KR950002963B1 - 다층배선 기판 - Google Patents

다층배선 기판 Download PDF

Info

Publication number
KR950002963B1
KR950002963B1 KR1019910016331A KR910016331A KR950002963B1 KR 950002963 B1 KR950002963 B1 KR 950002963B1 KR 1019910016331 A KR1019910016331 A KR 1019910016331A KR 910016331 A KR910016331 A KR 910016331A KR 950002963 B1 KR950002963 B1 KR 950002963B1
Authority
KR
South Korea
Prior art keywords
glass
ceramic
layer
silica
spheres
Prior art date
Application number
KR1019910016331A
Other languages
English (en)
Other versions
KR920007158A (ko
Inventor
기시오 요꼬우찌
히로시 가메자끼
마사또 와까무라
노부오 가메하라
고미찌 나와
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2252500A priority Critical patent/JP2906282B2/ja
Priority to JP90-252500 priority
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920007158A publication Critical patent/KR920007158A/ko
Application granted granted Critical
Publication of KR950002963B1 publication Critical patent/KR950002963B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/25Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991Coated
    • Y10T428/2993Silicic or refractory material containing [e.g., tungsten oxide, glass, cement, etc.]
    • Y10T428/2996Glass particles or spheres

Abstract

내용 없음.

Description

다층배선 기판

제1도는 본 발명의 다층배선 기판.

제2도에서 제4도는 1100℃에서 열처리한 후 SEM에 의하여 찍혀된 종래 실리카구의 사진.

제5도는 1100℃에서 열처리된 후 SEM에 의하여 찍혀진 Al2O3로 코팅한 실리카구의 사진.

본 발명은 구리와 같은 우수한 도선의 회로 패턴을 포함하여 낮은 유전율을 가지는 유리 세라믹 다층배선기판에 관한 것이며 다층배선 기판에 사용될 유리 세라믹 그린시트를 제조하는 방법에 관한 것이다.

고속에서 다량의 정보를 다루기 위하여 신호진동수가 증가되며 가끔 광통신 수단이 사용된다.

다층배선 또는 고속신호를 취급하기 위한 전기 회로를 가지는 회로 기판에서 전기 신호의 지연시간 r는 가능한한 짧아야 하며, 도선사이의 누화는 가능한한 낮아야 한다. 따라서, 다음식(I)에서 보여지는 것과 같이 기판의 전기 상수는 작아야 한다.

/C ………………………………………………………………(I)

위식에서 ε는 기판의 유전율이며 C는 빛의 속도이다. 또한 전송손실을 위하여 낮은 내전성을 가지는 금속재의 패턴에 의하여 기판위나 기판에 전기회로의 형성은 필요하다.

발명자는 기판의 재료로서는 유리 세라믹을 전기회로의 재료로서는 구리의 사용을 제안했다. 주성분으로서 알루미나(Al2O3,ε=10) 및 멀리트(3Al2O3·2SiO2ε=n)와 같은 세라믹을 함유한 그린시트(Green sheets) 1000℃ 이상의 온도에서 소결하는 것이 필요하다. 그러나 주성분으로서 보로실리케이트와 같은 유리 및 세라믹 분말을 함유하는 유리 세라믹 그린시트가 1000℃ 이하의 온도에서 구을 수 있으며 회로 패턴의 컨덕터재로서 사용될 1084℃의 용융점을 가지는 구리가 허락된다.

그럼에도 불구하고 이런 유리 세라믹 기판은 4 내지 6의 유전율을 가지며 이것은 정보 지연 시간을 단축시키기에 충분히 낮지 않다.

본 발명은 기판에 산재된 구멍 또는 다공성의 실리카 유리 구를 함유하는 유리 세라믹 다층 회로 기판에 관한 것이다. 기판에 산재된 구멍 또는 다공의 구를 함유하는 기판은 아래 설명처럼 공지되었다.

일본 미심사 특허공보(코카이) NO 59-111345는 기판에 분산된 구멍구를 함유하는 세라믹 회로 기판을 발표했다. 그리고 홀로 알루미나 스피어와 같은 무기 입자가 홀로 스피어로서 사용된다.

일본 미심사 특허공보(코카이) No 62-206861은 홀로 세라믹 입자가 세라믹 메트릭스에 분산되고 5kg/mm2이상의 휭강도 및 5 이하의 유전율을 가지는 세라믹 다층 기판을 공개한다. 사용된 홀로 세라믹 입자홀로 실리카 스피어이고 사용된 세라믹 메트릭스는 비결정이며 열처리하기 쉽게 즉, 결정화 유리가 될때 기판의 강도를 개선시키기 위하여 메트릭스에 결정이 형성된다.

일본 미심사 특허공보(고카이) NO 62-287658은 얇게 된 세라믹층 및 배선층 양쪽을 가지는 다층 회로기판을 발표하였고 세라믹층은 배선층의 용융점보다 더 낮은 연화점을 가지는 유리 및 유리 메트릭스에 분산된 100μm 이하의 직경을 가지는 홀로 실리카 입자로 이루어졌다.

일본 미심사 특허공보(코카이) NO-2-83995는 절연층을 가지고 얇게 양쪽으로 배선층을 가지는 다층회로 기판을 발표하였으며 여기서 절연층은 다른 다공율을 가지는 두영역을 가지며 큰 다공질을 가지는 영역이 배선층과 연결되어 있다.

일본 미심사 특허공보(코카이) No 63-358은 유리 세라믹과 함께 홀로 유리 스피어를 균일하게 혼합하여 이루어진 두꺼운. 필름을 형성하는데 있어 저 유전율 물질을 가르친다. 홀로 유리 스피어, 유리 세라믹, 및 유기 매개물이 혼합되고 지지층 위에 피복된다. 예를들면 지지대 위에 형성된 금속 패턴을 가지는 알루미나, 그리고 절연 기판을 얻기 위하여 건조된다.

상기 보여준 것처럼, 절연 메트릭스에 홀로 스피어를 사용하는 대부분의 개념이 발표되었다. 그러나 실리카 스피어의 결정화에 대한 대응책, 열팽창 계수의 급격한 증가를 일으키는 클리스토벨리트의 형성에 대한 대응책 또는 열처리에 의하여 실리카 스피어의 표면에 다공의 형성에 대한 대응책은 발표되지 않았다. 그러나 상기 공보는 기판의 강도를 증가시키기 위하여 실리카 스피어의 결정화를 촉진시키는 것에 대해 발표하었다,

슈퍼 컴퓨터로서 신호의 고속 전송에 필요한 전기 회로를 구성하는 세라믹 다충 기판은 다음 조건을 만족해야만 한다.

(1) 구리와 같은 낮은 내전성을 지닌 금속재는 배선 또는 도전체로 사용된다.

(2) 유전율이 가능한한 낮아야 된다.

(3) 기판의 열팽창 계수가 실리카 반도체의 열팽창 계수와 가까와야 된다.

유리 세라믹은 조건(1) 및 (3)을 만족하지만, 조건(2)를 만족하지 못한다. 즉, 얻게될 구리로 만들어진 배선 패턴이더라도 유리 세라믹은 1000℃보다 낮은 소성 온도를 가진다. 열팽창 계수는 보로 실리케이트, 납 보로 실리케이트 또는 알루미노 보로 실리케이트 등의 개시제로서 유리를 선택하므로 실리콘의 3.5×10-6/℃에 가깝게 된다. 그럼에도 뷸구하고 유전율은 4 내지 6만큼 불리하게 높다.

따라서, 본 발명의 목적도 상기 조건(1) 내지 (3)을 만족하는 다층 기판을 제공하는 것이며 여기서 유전율이 4이하이여야 된다.

본 발명의 상기 목적은 유리 세라믹층 적층판 및 전도체 패턴을 구성하는 다층배선 기판을 제공하며, 여기에 분산된 유리 및 세라믹을 이루는 유리 세라믹층을 제공하는 것이다. 더우기 유리 세라믹층은 유리 세라믹에 분산된 홀로 또는 다공성 실리카 유리 스피어로 이루어졌고 상기 홀로 또는 다공성 실리카 유리 스피어는 구성요소로서 알루미늄을 포함하는 세라믹 피복층으로 피복된다.

유리 세라믹층용 세라믹 그린시트는 홀로 또는 다공성 실리카 유리 스피어, 유리분말, 세라믹 분말, 바린더 수지, 가소제, 용매를 결합 혼합하고 세라믹 그린시트로 생성한 슬러리를 형성하여 제조된다. 여기서 상기 홀로 또는 다공성 실리카 유리 스피어가 구성요소로 알루미늄을 포함하는 세라믹 피복층으로 피복된다.

본 발명에서 사용된 홀로 또는 다공성 실리카 유리 스피어는 또한 홀로 또는 다공성 석영유리 스피어라고도 부른다. 왜냐하면 이들은 산화 보론 또는 알카리 금속이 존재하는 잔여물과 함께 실리카 90중량% 이상을 함유하여 바람직하게는 93중량% 이상을 함유하기 때문이다.

실리카는 무기 유전체 중에서 가장 낮은 유전율 ε 3.8을 가진다. 그리고 유전율은 실리카 및 공기의 복합체의 홀로 또는 다공체에 의하여 감소될 수 있다. 복합체의 유전율 ε는 아래와 같다.

ε0=(ε1ㆍε2)/(ε1V22V1) ……………………………………… (2)

여기서 ε0는 복합체 유전율이고 V1는 복합체 층부피에 대한 유전율 ε1를 가지는 유전체에 의하여 점유된 부피(이 경우는 석영)의 비이며 V2는 복합체 층부피에 대한 유전율 ε2를 가지는 유전체(이 경우는 공기)에 의하여 점유된 부피의 비이다.

홀로 실리카 유리 스피어 또는 홀로 석영 유리 스피어는 구성성분이 분리되고 발론(balloon)되는 동안 메톡시 실리케이트 Si(OCH3)4또는 에톡시 실리케이트 Si(OC2H5)4와 같은 유리실리콘 화합물의 열분해에 의하여 제조될 수 있다. 이런 홀로 실리카 유리 스피어는 후지 디비션 화학 주식회사에 의하여 "마이크로 발론"이란 상품명으로 구입할 수 있다. 다공성 실리카 유러 스피어 및 다공성 석영 유리 스피어는 실리카 또는 석영의 다공 물질을 분쇄하므로 제조될 수 있다.

홀로 실리카 유리 스피어는 900 내지 1000℃ 이상의 연화온도를 가지며 전형적으로는 950℃이다.

100μm 이상의 입자 크기를 가지는 홀로 실리카 또는 석영 유리 스피어는 콘크리트용 충전율로 사용되며 수지품의 무게를 저하시키는 물질로도 사용된다. 본 발명에서 20μm 미만의 평균 입자 크기를 가지는 흘로 또는 다공성 실리카는 저유전율을 가지는 다층 유리 세라믹 기판을 제공하기 위하여 유리 세라믹에 사용되는 세라믹 입자 대신에 사용된다. 즉, 그린시트는 주성분으로서 홀로 또는 실리카 스피어를 사용하여 제조된다.

그러나 이를 홀로 또는 다공성 실리카 스피어가 사용될때 다음의 문제가 발생된다.

(1) 가열될때, 실리카 스피어는 클리스토 벨리트로 상전이가 일어난다. 즉, 결정화가 발생되며 열팽창 계수가 약 1×10-5로 급격히 증가된다.

(2) 유기 실리콘 화합물의 열분해에 의하여 제조된 홀로 실리카 스피어가 연화온도 950℃일때, 알루미나와 같은 세라믹의 연화온도보다 더 낮고 확실한 기판을 얻기 위하여 약 1050℃로 연화온도를 올리는 것이 필요하다.

상기 문제를 해결하기 위하여 본 발명에 따라 홀로 또는 다공성 실리카 스피어가 구성요소로서 알루미늄을 함유하는 세라믹 피복층으로 피복된다. 그리고 그 결과는 다음과 같다.

(1) 실리카 유리의 결정화는 구성요소로서 알루미늄을 함유하는 세라믹 피복층의 존재로 인하여 방지된다. 비록 확인되지 않지만, 알루미늄은 실리카 유리의 결정화를 막기 위하여 실리카에 활산되며 또는 함께 활동한다. 따라서 결정화로 인한 열팽창 계수의 급격한 증가 및 스피어의 표면에 있는 다공의 형성이 방진된다.

(2) 홀로 또는 다공성 실리카 스피어 위의 세라믹 피복층의 존재는 1050℃로 홀로 또는 다공성 실리카 스피어의 연화온도를 향상시킬 수 있다.

구성요소인 알루미늄을 함유하는 세라믹이고 또는 1050℃ 이상의 연화 또는 용융점을 가지는 한, 구성요소인 알루미늄을 함유하는 세라믹 피복층은 알루미나,멀리트, 스피널, 질화 알루미늄 등으로 형성될 수 있다.

구성요소인 알루미늄을 함유하는 세라믹 피복층은 공지방법 예를들면 화학 증기 중착(CVD)법 또는 열분해 또는 금속층을 프래팅하고 산화물을 형성하기 위하여 열처리하거나 또는 세라믹의 슬러리에 스피어를 감그고 같은 방법으로 가열하므로 홀로 또는 다공성 실리카 스피어의 표면에 형성될 수 있다.

홀로 실리카 마이크로 스피어의 표면은 솔-겔법에 의하여 Al2O3세라믹과 같은 무기 물질로 피복될 수있다. 만약 마이크로 스피어가 알루미늄 이소프로폭사이드로 피복된다면 Al[OCH(CH2]3는 개시제로 사용된다.

솔-겔법에 의하여 알루미나 필름을 가지고 홀로 실리카 마이크로 스피어의 표면을 피복하기 위하여 평균입자 크기가 10μm인 홀로 실리카 마이크로 스피어 50g을 100g의 Al[OCH(CH3)2]3,140g의 C2H5OH, 80g의 H2O 및 1.2g의 HCl로부터 제조된 용액에 첨가한다. 알루미늄 알콕사이드 용액을 어느정도 용액의 가수분해가 일어나도록 교반한다. 용액의 겔화가 시작될때, 홀로 실리카 마이크로 스피어를 함유하는 용액이 스프래이 건조에 의하여 건조된다. 생성된 분말을 촉촉한 알루미나 필름을 얻기 위하여 피복 필름이 탈수 축합 반응을 받도록 전기 화덕의 공기속에서 100℃로 가열된다.

세라믹 피복층의 두께는 정밀하지 않다.

홀로 또는 다공성 실리카 스피어는 유리 세라믹층의 50부피% 이상의 양을 함유할 수 있으며 전형적으로 30부피% 이다.

유리 세라믹층의 유리 세라믹은 유리에 분산된 유리 및 세라믹 입자로 이루어졌다. 유리는 약 500 내지 900℃의 연화온도를 가지며 극 유리는 유리 세라믹층의 소성온도에서 녹지 않지만 연화된다. 이런 유리는 보로 실리케이트 유리, 납 보로 실리케이트 유리 또는 알루미노 보로 실리케이트 유리가 될 수 있다. 전형적으로 보로 실리케이트 유리는 상대적으로 낮은 유전율 4.1 내지 4.6을 가진다.

세라믹 입자는 보강재 및 결정화 방지로 유리 세라믹에 사용된다. 세라믹 입자의 실시예는 알루미나(ε=10) 멀리트(ε=7), 스피널, 질화 알루미늄 등이다. 세라믹 입자의 평균 입자 크기는 일반적으로 10μm까지이고 바람직하게는 3 내지 4μm이고 세라믹 입자의 양은 일반적으로 유리 세라믹층의 50부피%까지이고 바람직하게는 20 내지 40부피%이며 더 바람직하게는 25 내지 35부피%이다.

유리 세라믹층은 유리 세라믹의 그린시트를 소성하여 제조된다. 본 발명의 유리 세라믹층용 그린시트는 홀로 또는 다공성 실리카 유리 스피어, 유리분말, 세라믹 분말, 바인더 수지, 가소재, 용매를 결합 혼합하고 홀로 다공성 실리카 유리 스피어가 구성요소인 알루미늄을 함유하는 세라믹 피복층으로 피복된 세라믹그린시트로 생성된 슬러리를 형성하여 제조된다.

사용된 유리 분말은 평균 입자크기 10μm까지이고 바람직하게는 2 내지 3μm이고 그린시트를 제조하기위한 방법은 홀로 또는 다공성 실리카 유리 스피어를 첨가하는 것을 제외하고 종래방법과 동일하다. 그린시트의 전형적인 두께는 600 내지 300μm이다.

그린시트는 소정의 크기로 잘라지고 적층판을 형성하기 위해 도전체 패턴으로 성층된다. 적층판의 층수는 70 내지 80이며 구멍이 적층판에 형성된 후 적층판이 소성된다.

바람직한 전도체는 구리며 흰은 또는 백금등도 사용될 수 있다.

구리 전도체의 소성온도는 900 내지 1010℃이며 전형적으로 980℃이다. 그리고 소성 분위기는 젖은 질소이며 공기는 은 또는 백금등으로 사용할 수 있다.

보로 실리케이트 유리 및 세라믹 입자로 이루어지는 유리 세라믹 그린시트는 1010℃에서 소성되며 만약 본 발명의 세라믹 피복층이 없이 홀로 또는 다공성 실리카 유리 스피어가 유리 세라믹 그린시트에 첨가되면 소성온도는 탕화될때 좋은 자기화를 확인하기 위하여 960℃로 낮추어진다. 만약 탕화된 기판의 밀도가 낮아진다면 기판의 강도는 낮아지며 물흡수율도 증가된다. 따라서 기판의 신뢰도가 낮아진다. 그럼에도 불구하고 유리 세라믹 그린시트에 본 발명의 세라믹 피복층으로 피복된 홀로 또는 다공성 실리카 유리 스피어를 첨가하므로 소성온도는 980℃ 내지 10101℃가 될 수 있고 기판은 실리카 스피어의 결정화와 같은 문제가 발생하는 일없이 조밀하게 탕화될 수 있다.

다층 기판을 제조할때, 상단과 하단 표면은 회로 패턴이 형성될 부드러운 표면을 제공하기 위하여 닦여진다. 만약 유리 세라믹이 홀로 또는 다공성 스피어를 포함한다면 그리고 기판의 표면이 닦여진다면 다공은 홀로 또는 다공성 스피어 표면에 형성될 것이며 기판의 표면은 거칠게 될 것이다. 이런 문제를 해결하기 위하여, 유리 세라믹과 세라믹 입자로 이루어진 그러나 흘로 또는 다공성 스피어를 포함하지 않는 소수의 유리 세라믹층은 홀로 또는 다공성 스피어와 마찬가지로 유리 세라믹 및 세라믹 입자를 이루은 유리 세라믹층의 적층판의 두 표면에 성층되고 따라서 적층판 표면위에 성층되고 또한 폴리싱후 기판은 부드러움이 남는다. 물론, 기판의 양측위의 층에 세라믹 입자 함량이 증가된다. 왜냐하면 홀로 또는 다공성 스피어가 게거되기 때문이다

제1도는 본 발명의 다층 배선 기판의 구조를 나타낸다. 도면에서, 다층배선 기판 1의 몸체가 배선층(보이지 않음)과 홀로 실리카 스피어 2를 함유하는 유리 세라믹층으로 이루어졌고 유리 세라믹층 3과 4는 다층기판 1의 몸체 표면 둘위에 형성되고 폴리싱된다. 전도체 5의 회로 패턴은 이들 표면 위에 형성되고 LSI의 6은 회로 패턴에 장치된다.

실시예 1

20μm의 평균 입자 크기를 홀로 실리카 스피어(후지다비션화학 주식회사에 의하여 구입되는 마이크로 발론)와 황산 알루미늄 Al2/SO4)3가 배합되고 홀로 실리카 스피어의 표면 위에 황산 알루미늄층(Al2(SO4)3를 부착시키기 위하여 건조된다. 그다음 스피어는 표면위에 피복된 Al2O3층을 가지는 홀로 실리카 스피어를 얻기 위하여 1000℃에서 가열된다.

다음 조성물은 반죽되고 닥터 블래드법에 의하여 두께 300μm를 가지는 그린으로 형성된다.

피복된 홀로 실리카 스피어 100g

보로 실리케이트 글래스 200g

멀리트 입자 200g

폴리비닐 부틸알(바인더) 50g

디부틸 프탈레이트(가소제) 30g

메틸에틸케톤(용매) 50g

아세톤(용매 ) 100g

이 그린시트에서 배선 패턴과 통로홀이 Cu 페이스트로 형성되고 얻어진 그린시트 30이 적층판으로 형성되고 홀로 실리카 스피어 대신 실리카는 그 표면의 상단과 하단에 상층된다. 그다음 적층판은 10Pa에서 이소택틱 프레싱되기 쉽고 다층 유리 세라믹 배선 기판을 얻기 위하여 1000℃ 질소 분위기에서 가열된다.

따라서 얻어진 다층 유리 세라믹 배선 기판은 변형되지 않고 기판 내부의 실리카 스피어가 결정화되지 않는다. 기판의 유전율은 3.5이고 따라서 고주파수 전이에 대한 배선 기판으로 사용가능하다.

실시예 2

실시예1의 과정은 알루미늄 보로 실리케이트 글래스가 보로 실리케이트 유리 대신에 사용된다는 것을 제외하고 다층 유리 세라믹 배선 기판을 얻기 위하여 반복된다.

얻어진 다층 유리 세라믹 배선 기판은 변형되지 않고 기판내에 실리카 스피어가 결정화되지 않는다. 기판의 유전율이 약 3.5이며 기판의 열팽창 계수가 3.5(10-8이며 실리콘과 같다.

제2도 내지 4도는 1100℃에서 열처리된후 SEM에 의하여 찍혀진 세라믹 코팅이 없는 실리카 스피어의 사진이다. 사진의 크기는 제2도에서 ×500이고 제3도에서 ×1000이며 제4도에서 ×5000이다. 제2내지 4도에서의 사진은 상분리 및 구멍을 보여준다. 제5도는 1000℃ 열처리된후 ×1000의 크기로 SEx에 의하여 찍은 피복한 Al2O3을 가지는 실리카 스피어의 사진이다. 제5도에서 사진은 상분리는 일어나지 않고 구멍이 형성되지 않음을 보여준다.

Claims (13)

  1. 유리 세라믹층의 적층판 및 전도체 패턴으로 이루어진 다층배선 기판에 있어서 유리 세라믹으로 만들어진 유리 세라믹층이 유리 및 세라믹입자로 이루어졌고 상기 유리 세라믹층이 유리 세라믹에 분산된 홀로 또는 다공성 실리카 유리 스피어로 이루어졌고 상기 홀로 또는 다공성 실리카 유리 스피어가 구성요소인 알루미늄을 함유하는 세라믹 피복층으로 피복된 다층배선 기판.
  2. 제1항에 있어서, 상기 세라믹 피복층이 알루미늄, 멀리트, 스피엘 및 질화 알루미늄으로 구성된 기로부터 선택된 기인 다층배선 기판.
  3. 제1항에 있어서, 상기 홀로 또는 다공성 실리카 유리 스피어가 20μm 미만일 평균 직경을 가지는 다층배선 기판.
  4. 제1항에 있어서, 상기 홀로 또는 다공성 실리카 유리 스피어가 실리카 90중량% 이상으로 이루어진 다층배선 기판.
  5. 제1항에 있어서, 상기 홀로 또는 다공성 실리카 유리 스피어가 유리 세라믹층의 50부피% 미만의 양을 함유하는 다층배선 기판.
  6. 제1항에 있어서, 상기 유러 세라믹이 연화온도 700 내지 900℃를 가지며 상기 유리 세라믹의 상기세라믹 입자가 10μm 미만의 평균입자 크기이며 유리 세라믹층의 10부피% 이상을 함유하는 다층배선 기판.
  7. 제1항에 있어서, 상기 전도체가 구리인 다층배선 기판.
  8. 제1항에 있어서, 상기 다층 기판이 상기 유리 세라믹층의 상단 및 하단 두 표면에 형성된 둘째 유리세라믹층이 포함하고 유리 및 유리에 분산된 세라믹 입자를 포함하는 상기 둘째 유리 세라믹층이 홀로 또는 다공성 실리카 유리 스피어를 함유하지 않는 다층배선 기판.
  9. 제8항에 있어서, 상기 둘째 유리 세라믹층이 폴리싱되고 회로 패턴이 상기 둘째 유리 세라믹층의 폴리싱된 표면 위에 형성되는 다층배선 기판.
  10. 홀로 또는 다공성 실리카 유리 스피어, 유리분말, 세라믹 분말, 바인더 수지, 가소제, 용매를 결합 혼합하는 단계, 그다음 세라믹 그린시트로 생성 슬러리를 형성하는 단계, 여기서 상기 홀로 또는 다공성 실리카 유리 스피어가 구성요소인 알루미늄을 포함하는 세라믹 피복층으로 피복된 단계로 이루어지는 세라믹 그린시트 제조방법.
  11. 제10항에 있어서, 상기 세라믹 피복층이 알루미나, 멀리트, 스피널 및 질화 알루미늄으로 구성된 기로 부터 선택된 기인 세라믹 그린시트 제조방법.
  12. 제10항에 있어서, 상기 할로 또는 다공성 실리카 유리 스피어가 20μm 미만의 평균 직경을 가지는 세라믹 그린시트 제조방법.
  13. 제10항에 있어서, 상기 할로 또는 다공성 실리카 유리 스피어가 실리카 90중량% 이상으로 이루어진 세라믹 그린시트 제조방법.
KR1019910016331A 1990-09-20 1991-09-19 다층배선 기판 KR950002963B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2252500A JP2906282B2 (ja) 1990-09-20 1990-09-20 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JP90-252500 1990-09-20

Publications (2)

Publication Number Publication Date
KR920007158A KR920007158A (ko) 1992-04-28
KR950002963B1 true KR950002963B1 (ko) 1995-03-28

Family

ID=17238239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016331A KR950002963B1 (ko) 1990-09-20 1991-09-19 다층배선 기판

Country Status (6)

Country Link
US (2) US5275889A (ko)
EP (1) EP0477004B1 (ko)
JP (1) JP2906282B2 (ko)
KR (1) KR950002963B1 (ko)
CA (1) CA2051606C (ko)
DE (1) DE69103999T2 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434896A (en) * 1990-09-04 1995-07-18 Combustion Engineering, Inc. Wear resistant coating for components of fuel assemblies and control assemblies, and method of enhancing wear resistance of fuel assembly and control assembly components using wear-resistant coating
JPH04314394A (en) * 1991-04-12 1992-11-05 Fujitsu Ltd Glass ceramic circuit board and manufacture thereof
JP2610375B2 (ja) * 1992-02-27 1997-05-14 富士通株式会社 多層セラミック基板の製造方法
JPH0645759A (ja) * 1992-07-22 1994-02-18 Fujitsu Ltd 多層セラミック回路基板の製造方法
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
US5839188A (en) 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US6214746B1 (en) * 1999-05-07 2001-04-10 Honeywell International Inc. Nanoporous material fabricated using a dissolvable reagent
US6171687B1 (en) 1999-10-18 2001-01-09 Honeywell International Inc. Infiltrated nanoporous materials and methods of producing same
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
US20040176488A1 (en) * 2000-06-06 2004-09-09 Shyama Mukherjee Low dielectric materials and methods of producing same
US6627669B2 (en) 2000-06-06 2003-09-30 Honeywell International Inc. Low dielectric materials and methods of producing same
US6444715B1 (en) 2000-06-06 2002-09-03 Honeywell International Inc. Low dielectric materials and methods of producing same
US7056468B2 (en) * 2000-06-15 2006-06-06 Paratek Microwave, Inc. Method for producing low-loss tunable ceramic composites with improved breakdown strengths
EP1290753A1 (en) 2000-06-16 2003-03-12 Paratek Microwave, Inc. Electronically tunable dielectric composite thick films
US6423811B1 (en) 2000-07-19 2002-07-23 Honeywell International Inc. Low dielectric constant materials with polymeric networks
US20040102584A1 (en) * 2001-12-03 2004-05-27 Lau Kreisler S. Low dielectric constant materials with polymeric networks
JP3785903B2 (ja) * 2000-07-21 2006-06-14 株式会社村田製作所 多層基板及びその製造方法
DE10042653A1 (de) * 2000-08-31 2002-03-28 Bosch Gmbh Robert Keramische Mehrlagenschaltung
JP3847628B2 (ja) * 2002-01-09 2006-11-22 株式会社ワコム 低電圧駆動回路及び方法
JP4426805B2 (ja) * 2002-11-11 2010-03-03 日本特殊陶業株式会社 配線基板およびその製造方法
JP4554330B2 (ja) * 2004-10-21 2010-09-29 株式会社リコー 高耐久性を有する断熱スタンパ構造
US20070090545A1 (en) * 2005-10-24 2007-04-26 Condie Brian W Semiconductor device with improved encapsulation
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
US7432133B2 (en) * 2005-10-24 2008-10-07 Freescale Semiconductor, Inc. Plastic packaged device with die interface layer
US20090026924A1 (en) * 2007-07-23 2009-01-29 Leung Roger Y Methods of making low-refractive index and/or low-k organosilicate coatings
US7988412B2 (en) * 2007-08-24 2011-08-02 General Electric Company Structures for damping of turbine components
JP5105378B2 (ja) * 2007-12-26 2012-12-26 パナソニック株式会社 半導体装置および多層配線基板
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
CN102484023A (zh) * 2010-07-22 2012-05-30 松下电器产业株式会社 等离子显示面板用玻璃糊剂及等离子显示面板
DE102012004708A1 (de) * 2012-03-07 2013-09-12 Manfred Jaeckel Verfahren zur Herstellung eines offenporigen keramischen Formkörpers
WO2013146498A1 (ja) * 2012-03-30 2013-10-03 日本碍子株式会社 微構造解析方法、そのプログラム及び微構造解析装置
US9258892B2 (en) * 2013-07-23 2016-02-09 Rogers Corporation Circuit materials, circuits laminates, and method of manufacture thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838998A (en) * 1971-01-07 1974-10-01 R Carson Process for forming hollow glass micro-spheres from admixed high and low temperature glass formers
US3816107A (en) * 1971-02-19 1974-06-11 Cataphote Corp Method of increasing chemical durability of glass
GB1556993A (en) * 1975-07-17 1979-12-05 Sovitec Sa Gas-expansible bodies
GB1568817A (en) * 1975-11-13 1980-06-04 Sovitec Sa Glass-former comp
US4141055A (en) * 1977-04-27 1979-02-20 Bell Telephone Laboratories, Incorporated Crossover structure for microelectronic circuits
US4518737A (en) * 1978-12-26 1985-05-21 Rogers Corporation Dielectric material and method of making the dielectric material
JPH0123884B2 (ko) * 1980-11-25 1989-05-09 Tdk Electronics Co Ltd
US4450184A (en) * 1982-02-16 1984-05-22 Metco Incorporated Hollow sphere ceramic particles for abradable coatings
JPS5911345A (en) * 1982-07-09 1984-01-20 Mitsubishi Petrochem Co Ltd Method for kneading olefin polymer
JPS59111345A (en) * 1982-12-17 1984-06-27 Fujitsu Ltd Low-permittivity circuit substrate
JPH0451078B2 (ko) * 1983-12-23 1992-08-18 Hitachi Ltd
US4744831A (en) * 1984-07-30 1988-05-17 Minnesota Mining And Manufacturing Company Hollow inorganic spheres and methods for making such spheres
JPS6183674A (en) * 1984-10-01 1986-04-28 Hitachi Ltd Ceramic wire distribution substrate and manufacture
JPS61151063A (en) * 1984-12-24 1986-07-09 Fujitsu Ltd Circuit substrate material
US4618525A (en) * 1985-06-03 1986-10-21 Minnesota Mining And Manufacturing Company Coated glass microbubbles and article incorporating them
AT39598T (de) * 1985-08-14 1989-01-15 Toray Industries Mehrschichtige leiterlatte mit gleichmaessig verteilten fuellmaterial-teilchen und verfahren zu ihrer herstellung.
JPS6240791A (en) * 1985-08-19 1987-02-21 Fujitsu Ltd Circuit board material
US4781968A (en) * 1986-02-28 1988-11-01 Digital Equipment Corporation Micro-electronics devices and methods of manufacturing same
JPS62206861A (en) * 1986-03-07 1987-09-11 Hitachi Ltd Ceramic multilayer circuit board and semiconductor mounting structure
JPH0543316B2 (ko) * 1986-06-06 1993-07-01 Hitachi Ltd
JPH0458198B2 (ko) * 1986-10-23 1992-09-16 Fujitsu Ltd
JPH0417906B2 (ko) * 1986-12-16 1992-03-26 Fujitsu Ltd
DE3724156A1 (de) * 1987-07-22 1989-02-02 Norddeutsche Affinerie Verfahren zum herstellen von metallischen oder keramischen hohlkugeln
JPH01169989A (en) * 1987-12-24 1989-07-05 Ngk Insulators Ltd Ceramic green sheet
JPH01179740A (en) * 1988-01-06 1989-07-17 Fujitsu Ltd Glass-ceramic conjugate material
US4983550A (en) * 1988-08-24 1991-01-08 Potters Industries, Inc. Hollow glass spheres
JP2644845B2 (ja) * 1988-09-21 1997-08-25 株式会社日立製作所 セラミツク多層回路基板及びその用途
US4906514A (en) * 1988-11-21 1990-03-06 Corning Incorporated Metallized substrate for electronic device

Also Published As

Publication number Publication date
DE69103999D1 (de) 1994-10-20
DE69103999T2 (de) 1995-01-19
US5275889A (en) 1994-01-04
EP0477004A3 (en) 1993-02-24
KR920007158A (ko) 1992-04-28
EP0477004B1 (en) 1994-09-14
CA2051606A1 (en) 1992-03-21
US5593526A (en) 1997-01-14
CA2051606C (en) 1996-08-27
JPH04130072A (en) 1992-05-01
JP2906282B2 (ja) 1999-06-14
EP0477004A2 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
US4654095A (en) Dielectric composition
JP4557003B2 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
US6413620B1 (en) Ceramic wiring substrate and method of producing the same
Sebastian et al. Low loss dielectric materials for LTCC applications: a review
CA1326979C (en) Ceramic coated metal substrates for electronic applications
EP0805785B1 (en) Low dielectric loss glasses
JP3511895B2 (ja) セラミック多層基板の製造方法
KR900004378B1 (ko) 복수층 세라믹 회로기판 제조방법
US5858145A (en) Method to control cavity dimensions of fired multilayer circuit boards on a support
EP0196865B1 (en) Electronic circuit substrates
US7569162B2 (en) Electrically conductive paste and multilayer ceramic substrate
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
US5277723A (en) Method for producing multilayer ceramic body with convex side faces
US8586178B2 (en) Ceramic substrate material, method for the production and use thereof, and antenna or antenna array
Imanaka Multilayered low temperature cofired ceramics (LTCC) technology
CA1123115A (en) Multi-layered glass-ceramic structures having an internal distribution of copper-based conductors
US4781968A (en) Micro-electronics devices and methods of manufacturing same
US6759740B2 (en) Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
KR930000881B1 (ko) 세라믹 다층 회로판 및 반도체 모듈
US4865875A (en) Micro-electronics devices and methods of manufacturing same
EP0219807B1 (en) Low temperature fired ceramics
EP0806056B1 (en) Glass bonding layer for a ceramic circuit board support substrate
US6835682B2 (en) High thermal expansion glass and tape composition
US5283104A (en) Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
US4764233A (en) Process for producing a ceramic multi-layer circuit board

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070313

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee