KR940010909B1 - Heating apparatus - Google Patents

Heating apparatus Download PDF

Info

Publication number
KR940010909B1
KR940010909B1 KR1019940016841A KR19940016841A KR940010909B1 KR 940010909 B1 KR940010909 B1 KR 940010909B1 KR 1019940016841 A KR1019940016841 A KR 1019940016841A KR 19940016841 A KR19940016841 A KR 19940016841A KR 940010909 B1 KR940010909 B1 KR 940010909B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
film
nisi
silicide
Prior art date
Application number
KR1019940016841A
Other languages
Korean (ko)
Inventor
이와오 구니시마
도모노리 아오야먀
교이치 스구로
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP89-307322 priority Critical
Priority to JP1307322A priority patent/JP2921889B2/en
Priority to KR1019900019123A priority patent/KR940010907B1/en
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Priority to KR1019940016841A priority patent/KR940010909B1/en
Application granted granted Critical
Publication of KR940010909B1 publication Critical patent/KR940010909B1/en

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Abstract

내용 없음.No content.

Description

가열처리장치Heat treatment device
제 1a 도 내지 제 1e 도는 본 발명의 제 1 실시예에 따른 반도체장치의 제조공정을 나타낸 단면도,1A to 1E are cross-sectional views illustrating a manufacturing process of a semiconductor device according to a first embodiment of the present invention;
제 2 도는 제 1 실시예에 따른 반도체장치의 EG-I 특성곡선을 텅스턴(W)실리사이드를 이용해서 형성한 반도체장치의 EG-I 특성 곡선과 비교해서 나타낸 도면,2 is a diagram showing the E G -I characteristic curve of the semiconductor device according to the first embodiment in comparison with the E G -I characteristic curve of the semiconductor device formed using tungsten (W) silicide,
제 3a 도 내지 제 3c 도는 텅스텐실리사이드를 이용한 반도체장치의 제조공정을 나타낸 단면도,3A to 3C are cross-sectional views illustrating a manufacturing process of a semiconductor device using tungsten silicide,
제 4a 도 내지 제 4d 도는 본 발명의 제 2 실시예에 따른 반도체장치의 제조공정을 나타낸 단면도,4A to 4D are cross-sectional views illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention;
제 5 도는 제 2 실시예에 따른 반도체장치의 불순물농도의 분포를 나타낸 도면,5 is a diagram showing a distribution of impurity concentrations in the semiconductor device according to the second embodiment;
제 6a 도 내지 제 6d 도는 본 발명의 제 3 실시예에 따른 반도체장치의 제조공정을 나타낸 단면도,6A to 6D are cross-sectional views illustrating a manufacturing process of a semiconductor device according to a third embodiment of the present invention;
제 7 도는 본 발명의 제 5 실시예에 따른 반도체장치의 단면도,7 is a cross-sectional view of a semiconductor device according to a fifth embodiment of the present invention;
제 8 도는 본 발명의 제 6 실시예에 따른 가열처리장치를 나타낸 개략구성도,8 is a schematic configuration diagram showing a heat treatment apparatus according to a sixth embodiment of the present invention;
제 9 도는 본 발명의 제 7 실시예에 따른 가열처리장치를 나타낸 개략구성도이다.9 is a schematic configuration diagram showing a heat treatment apparatus according to a seventh embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : Si기판(반도체기판) 12 : 필드산화막11 Si substrate (semiconductor substrate) 12 field oxide film
13 : 게이트산화막 14 : 다결정실리콘막13 gate oxide film 14 polysilicon film
15 : 측벽절연막(SiO2막) 16, 16a : Ni막15: sidewall insulating film (SiO 2 film) 16, 16a: Ni film
17 : NiSi2층(금속화합물층) 31 : 분리용 절연막17: NiSi 2 layer (metal compound layer) 31: insulating film for separation
33 : Si기판 35 : n+매립층33: Si substrate 35: n + buried layer
37 : 절연막 39 : 에피택셜층37 insulating film 39 epitaxial layer
41 : 베이스 43 : 에미터41: base 43: emitter
61 : 챔버 63 : 히터61: chamber 63: heater
64 : 기판 65 : 박막층64 substrate 65 thin film layer
[산업상의 이용분야][Industrial use]
본 발명은 확산층의 상부등에 금속실리사이드가 선택적으로 형성된 살리사이드(SALICIE) 구조의 반도체 장치를 제조하기 위한 제조방법에 사용되는 가열처리장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heat treatment apparatus used in a manufacturing method for manufacturing a semiconductor device having a salicide (SALICIE) structure in which metal silicide is selectively formed on an upper portion of a diffusion layer.
[종래의 기술과 그 문제점]Conventional Technology and Its Problems
종래, LSI를 구성하는 기본 소자로서 MOS형 전계효과트랜지스터(FET)가 사용되고 있는 바, 이러한 LSI의 성능향상을 위해서는 MOS트랜지스터의 고성능화가 요구되고 있고, 이 MOS트랜지스터의 고성능화를 위해서는 소오스, 드레인영역등의 확산층을 얕게 형성하는 것이 중요하게 된다.Conventionally, MOS field effect transistors (FETs) have been used as basic elements of LSIs. In order to improve the performance of such LSIs, high performance of MOS transistors is required. It becomes important to form the diffusion layer of in shallow.
이러한 MOS트랜지스터의 확산층을 형성하는 방법으로는 저가속이온주입법이 널리 이용되고 있고, 최근에는 As등의 불순물확산법이 이용되고 있는 바, 이러한 방법을 이용함에 따라 0.1㎛정도의 깊이가 얕은 소오스, 드레임영역을 형성할 수 있다. 그 결과, 보다 고성능이면서 미세화된 MOS트랜지스터를 얻을 수 있는 한편, n+/p접합에 관해서는 0.1㎛정도의 깊이를 실행할 수 있고, p+/n접합에 관해서도 얕은 소오스, 드레인영역을 형성할 수 있다. 즉, Si+, Ge+, Sn+이온주입에 의해 Si단결정의 표면층을 비정질화하고, 이후 저가속 BF2주입을 수행하는 방법을 이용함에 의해 실현할 수 있다. 이 경우 활성화의 열처리를 수행한 후에도 0.1㎛정도의 깊이를 달성하는 것이 가능하게 된다.As a method of forming a diffusion layer of the MOS transistor, a low-speed ion implantation method has been widely used. In recent years, an impurity diffusion method such as As has been used. As a result of this method, a shallow source and drain having a depth of about 0.1 μm is used. A forest area can be formed. As a result, a higher performance and refined MOS transistor can be obtained, while a depth of about 0.1 μm can be achieved for n + / p junctions, and a shallow source and drain region can be formed also for p + / n junctions. have. In other words, the surface layer of the Si single crystal can be amorphized by Si + , Ge + , Sn + ion implantation, and then a low-speed BF 2 implantation can be realized. In this case, even after performing the heat treatment of activation, it becomes possible to achieve a depth of about 0.1 μm.
그런데, 0.1㎛ 정도의 확산층은 저항이 높아 100Ω/�이상의 시트저항이 되어버리기 때문에 반도체소자를 고속화하기 위해서는 확산층표면을 금속화함으로써 저항을 작게 할 필요가 있다. 그래서, 최근에는 살리사이드라 칭해지는 다결정 Si게이트와 소오스, 드레인의 표면에 선택적, 자기정합적으로 실리사이드를 형성하는 방법이 검토되고 있는 바, 이 방법은 불순물확산층을 형성한 다음 다결정 Si게이트의 측벽에 절연막을 형성하고, 기판전체면에 티탄(Ti)등과 같은 금속을 퇴적시키며, 이 금속에 램프어닐등에 의한 열처리를 시행해서 자기정합적으로 게이트, 드레인, 소오스만 실리사이드화한 다음 미반응의 금속을 에칭제거하게 된다.However, since the diffusion layer of about 0.1 占 퐉 has a high resistance and becomes a sheet resistance of 100 kW / * or more, it is necessary to reduce the resistance by metallizing the surface of the diffusion layer in order to speed up the semiconductor device. Therefore, recently, a method of selectively and self-aligning silicides on the surfaces of a polycrystalline Si gate, a source, and a drain, called salicide, has been studied. This method forms an impurity diffusion layer and then forms a sidewall of the polycrystalline Si gate. An insulating film is formed on the entire surface of the substrate, and a metal such as titanium (Ti) is deposited on the entire surface of the substrate. The metal is subjected to heat treatment by lamp annealing to suicide the gate, drain, and source in a self-aligned manner, and then unreacted metal. Will be etched away.
TiSi2(Ti실리사이드)는 불순물확산층의 시트저항을 감소시킬 목적으로 흔히 이용되고 있지만, 이 TiSi2에는 1989년 6월 12~13일자로 Chih-Shih Wei, Gopal Raghavan, M. Lawrence A. Dass, Mike Frost, Teodoro Brat 및 David B. Fraster에 의해 VMIC conference의 P241~P250에 기재되어 있는 바와 같이 다음과 같은 문제가 있다.TiSi 2 (Ti silicide) is commonly used to reduce the sheet resistance of the impurity diffusion layer, but TiSi 2 was used on June 12-13, 1989 by Chih-Shih Wei, Gopal Raghavan, M. Lawrence A. Dass, Mike Frost, Teodoro Brat and David B. Fraster have the following problems as described in P241-P250 of the VMIC conference.
첫째, TiSi2의 막의 강도는 신장성(항장력)이 있으면서 2~2.5×1010dynes/㎠의 값을 갖고, 또 TiSi2의 고강도는 Si기판에서의 결함을 더 초래하게 되게 되는데, 이러한 결함들은 접합보전성을 저하시키게 된다.First, the strength of the TiSi 2 film has a value of 2 ~ 2.5 × 10 10 dynes / cm 2 with extensibility (tensile strength), and the high strength of TiSi 2 causes more defects in the Si substrate. The joint integrity is lowered.
둘째, Si은 TiSi2형성시의 확산핵종(diffusing species)이기 때문에 Si의 게이트와 소오스/드레인영역으로부터 Ti상부층내로 확산되어 스페이서영역상에 실리사이드브리지를 형성하게 되어 게이트-소오스/드레인의 단락문제가 초래된다.Secondly, since Si is a diffusing species at the time of TiSi 2 formation, Si diffuses from the gate and source / drain regions of Si into the upper Ti layer to form a silicide bridge on the spacer region, resulting in a gate-source / drain short circuit problem. Caused.
[발명의 목적][Purpose of invention]
본 발명은 상기한 점을 감안해서이루어진 것으로, 살리사이드구조를 갖춘 반도체장치의 제조방법에 사용되면서 반도체장치에 대한 소정의 온도기울기를 용이하게 생성할 수 있는 가열처리장치를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object thereof is to provide a heat treatment apparatus which can be easily used to produce a predetermined temperature gradient for a semiconductor device while being used in a method of manufacturing a semiconductor device having a salicide structure. .
[발명의 구성 및 작용][Configuration and Function of Invention]
상기 목적을 달성하기 위한 본 발명의 가열처리장치는, 주요 표면 및 이면을 갖춘 반도체기판이 수용되는 용기와, 상기 반도체기판의 주요 표면측 및 이면측에 설치된 가열용 히터 및, 상기 반도체기판의 주요 표면에 냉각가스를 분무(spraying)하는 수단으로 구성되고, 이 수단에 의해 상기 반도체기판의 주요표면과 주요 이면사이에서 소정의 온도기울기가 일어나도록 되어 있다.The heat treatment apparatus of the present invention for achieving the above object includes a container in which a semiconductor substrate having a main surface and a back surface is accommodated, a heater for heating provided on a main surface side and a back surface side of the semiconductor substrate, and a main portion of the semiconductor substrate. And means for spraying cooling gas onto the surface, whereby a predetermined temperature gradient occurs between the main surface and the main back surface of the semiconductor substrate.
상기한 바와 같이 구성된 가열처리장치는 반도체기판을 가열하는 히터와 더불어 반도체기판의 주요 표면을 냉각하는 가스공급수단이 설치되어 있으므로 반도체기판의 주요한 표면(금속화합물층측)과 반도체기판의 주요 이면에서 상기한 온도기울기를 용이하게 생성할 수 있다.The heat treatment apparatus configured as described above has a heater for heating the semiconductor substrate, and a gas supply means for cooling the main surface of the semiconductor substrate is provided, so that the main surface of the semiconductor substrate (on the metal compound layer side) and the main back surface of the semiconductor substrate are provided. One temperature gradient can be easily produced.
[실시예]EXAMPLE
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제 1a 도 내지 제 1e 도는 본 발명의 제 1 실시예에 따른 반도체장치의 제조공정을 나타낸 단면도로서, 먼저 제 1a 도에 도시된 바와 같이 (100)면을 주면으로 하는 n형 Si기판(제 1 도전형 반도체기판; 11)상에 열산화에 의해 800㎜ 두께의 필드산화막(12)을 형성하게 되는데, 이 경우 Si기판(11)의 주면은 (100)면 대신에 (010)면 또는(001)면 이어도 된다. 이어 상기 산화막(12)에 의해 에워싸인 소자형성영역에 10nm두께의 게이트산화막(13)과 150nm두께의 As를 도우프한 다결정실리콘막(14a) 및 150nm두께의 규화(珪化)텅스턴(WSi2)막(14b)을 순차 적층한 다음, 이 적층막을 게이트전극형상으로 에칭가공하여 게이트전극부를 설치한다. 이후, CVD-SiO2막을 50nm두께로 퇴적시켜 이 막을 이방성에칭에 의해 가공해서 게이트의 측벽에 SiO2막(측벽절연막 ; 15)을 형성하게 된다.1A to 1E are cross-sectional views illustrating a manufacturing process of a semiconductor device according to a first embodiment of the present invention. First, an n-type Si substrate having a (100) plane as a main surface as shown in FIG. A thermal oxide film 12 having a thickness of 800 mm is formed on the conductive semiconductor substrate 11 by thermal oxidation. In this case, the main surface of the Si substrate 11 is a (010) plane or (001) instead of the (100) plane. ) May be used. Subsequently, a 10 nm thick gate oxide film 13 and a 150 nm thick As doped polycrystalline silicon film 14a and 150 nm thick silicide tungsten (WSi 2 ) are formed in the device formation region surrounded by the oxide film 12. ) 14b of films are sequentially stacked, and the laminated films are etched into gate electrode shapes to form gate electrode portions. Thereafter, a CVD-SiO 2 film is deposited to a thickness of 50 nm, and the film is processed by anisotropic etching to form an SiO 2 film (side wall insulating film; 15) on the sidewall of the gate.
이어, 제 1b 도에 도시한 바와 같이 Si기판(11)에 전체면에 스퍼터링법을 이용해서 예컨대 Ni막(16)의 금속막을 40nm두께로 퇴적함에 이어, N2분위기 중에서 850℃로 1시간의 어닐을 수행함으로써 제 1c 도에 도시된 바와 같이 약 150nm두께의 규화니켈(NiSi2)층(금속화합물층 ; 17)을 형성하게 된다. 여기서 16a는 반응시키지 않고 남긴 Ni층이다.Subsequently, as shown in FIG. 1B, the metal film of the Ni film 16 is deposited to 40 nm in thickness by using a sputtering method on the entire surface of the Si substrate 11, and then, for 1 hour at 850 ° C. in an N 2 atmosphere. The annealing is performed to form a nickel silicide (NiSi 2 ) layer (metal compound layer; 17) having a thickness of about 150 nm as shown in FIG. 1C. Here 16a is the Ni layer left without reacting.
다음에, 제 1d 도에 도시된 바와 같이 HCl과 H2O2의 혼합물을 이용해서 미반응의 Ni층(16a)을 상온에서 제거하게 되는데, 이때 혼합용액은 HCl : H2O2=3 : 1로 하였다. 이에 따라 소오스, 드레인영역에 자기 정합적으로 NiSi2층(17)이 형성되었고, 이때 NiSi2층(17)은 Si기판(11)의 깊이 방향에서는 150nm의 두께로 성장하였지만, Si기판(11)의 표면에 평행한 방향으로는 거의 성장이 발견되지 않았고, NiSi2층(17)은 게이트전극부의 측벽의 형성된 SiO2막(15)의 하부에는 침입되지 않았다. 또, NiSi2층(17)의 저부는 Si기판(11)의 (100)면, 측부는면에 의해 에워싸이도록 형성되었다.Next, as shown in FIG. 1d, the unreacted Ni layer 16a is removed at room temperature using a mixture of HCl and H 2 O 2 , wherein the mixed solution is HCl: H 2 O 2 = 3: It was set to 1. As a result, a NiSi 2 layer 17 was formed in the source and drain regions in a self-aligned manner. At this time, the NiSi 2 layer 17 was grown to a thickness of 150 nm in the depth direction of the Si substrate 11, but the Si substrate 11 was formed. Almost no growth was found in the direction parallel to the surface of the NiSi 2 layer 17 did not penetrate into the lower portion of the SiO 2 film 15 formed on the sidewall of the gate electrode portion. The bottom of the NiSi 2 layer 17 is a (100) plane of the Si substrate 11, and the side is It is formed to be surrounded by cotton.
이어, 브론이온(B+)을 가속전압 40keV, 도우즈량 1×1016cm-2으로 NiSi2층(17)내에 주입한 다음, 1050℃로 20초간 램프어닐을 수행함에 따라 NiSi2층(17)으로부터 보론이 Si기판(11)내에 확산되어 약 0.1㎛의 얕은 확산층(제 2 도전형 불순물층 ; 18)이 형성되었다.Subsequently, the bronze ion (B + ) was injected into the NiSi 2 layer 17 at an acceleration voltage of 40 keV and a dose amount of 1 × 10 16 cm −2 , and then ramped to 1050 ° C. for 20 seconds, thereby performing NiNi 2 layer (17). Boron was diffused into the Si substrate 11 to form a shallow diffusion layer (second conductivity type impurity layer; 18) of about 0.1 mu m.
이어, 제 1e 도에 도시된 바와 같이 층간절연막으로서 CVD-SiO2막(21)을 1㎛의 두께로 Si기판(11)의 전체면에 퇴적시킨 다음 소오스, 드레인영역상의 CVD-SiO2막(21)에 접촉구멍을 설치하고, 여기에 예컨대 TiN막(22)과 AlㆍSi합금막(23)의 퇴적막으로 이루어진 전극배선을 형성해서 전계효과트랜지스터를 완성하게 된다.Subsequently, as shown in FIG. 1E, a CVD-SiO 2 film 21 as an interlayer insulating film is deposited on the entire surface of the Si substrate 11 to a thickness of 1 占 퐉, and then the CVD-SiO 2 film on the source and drain regions ( 21, a contact hole is provided, and electrode wirings formed of, for example, a deposition film of the TiN film 22 and the Al / Si alloy film 23 are formed to complete the field effect transistor.
이상의 방법에 의해 형성된 MOS-FET의 게이트내압을 조사하였는바, 제 2 도는 본 실시예의 방법에 의해 형성된 MOS-FET의 게이트전계(EG)와 누설전류(I)와의 관계 및 후술하는 본 발명자등의 텅스턴(W)실리사이드를 이용해서 형성한 MOS-FET의 게이트전계(EG)와 누설전류(I)의 관계를 도시한 것이다.이 제 2 도에서 곡선 a는 본 실시예의 EG-I특성을 나타낸 것으로, SiO2막(15)의 막두께가 50nm이고, NiSi2층(17)의 막두께가 150nm인 경우의 것이고, 곡선 b, c, d는 W실리사이드를 이용해서 형성한 MOS-FET의 EG-I특성을 나타낸 것으로, 게이트의 측벽에 형성된 SiO2막의 막두께가 어느 곡선 b, c, d에서도 50nm, W실리사이드층의 막두께가 각각의 곡선 b, c, d에서 150nm, 10nm인 경우의 것이다.The gate breakdown voltage of the MOS-FET formed by the above method was examined. FIG. 2 shows the relationship between the gate electric field E G and the leakage current I of the MOS-FET formed by the method of the present embodiment and the inventors described later. Shows the relationship between the gate electric field (E G ) and the leakage current (I) of the MOS-FET formed by using tungsten (W) silicides. In FIG. 2, curve a shows E G -I of this embodiment. The characteristics are shown in the case where the film thickness of the SiO 2 film 15 is 50 nm and the film thickness of the NiSi 2 layer 17 is 150 nm, and the curves b, c, and d are formed of MOS- formed using W silicide. E G -I characteristics of the FET, the film thickness of the SiO 2 film formed on the sidewall of the gate is 50nm at any curve b, c, d, the film thickness of the W silicide layer is 150nm, respectively at the curves b, c, d, In the case of 10 nm.
이 제 2 도로부터 명확히 알 수 있는 바와 같이 금속실리사이드층(17)의 두께가 게이트의 측벽절연막(15)의 두께에 비해 3배인 경우(도면중 곡선(b)로 나타냄), 즉 게이트의 측벽절연막(15 ; SiO2)의 두께는 50nm인 것으로부터 금속실리사이드층(17 ; W실리사이드층)의 두께가 150nm인 경우에는 완전학 게이트 파괴가 발생하고 있다. 이에 대해 도면중 곡선(a)로 나타낸 본 발명의 실시예인 두께 150nm의 Ni실리사이드를 금속실리사이드층(17)으로서 이용해서 형성한 FET에서는 통상의 사용상태에서의 게이트파괴는 전혀 생기지 않고, 양호한 EG-V특성을 타나내고 있다. 또, W실리사이드를 이용해서 형성한 MOS-FET게이트의 EG-I특성을 본 실시예의 MOS-FET의 EG-I특성과 동일한 정도로 하기 위해서는 W실리사이드층의 막두께를 10nm정도로 할 필요가 있음을 알 수 있지만, W실리사이드층의 막두께를 얇게 하면 시트저항이 높아지게 되어 동작속도가 느려지게 된다는 문제가 생긴다.As can be clearly seen from FIG. 2, when the thickness of the metal silicide layer 17 is three times the thickness of the sidewall insulating film 15 of the gate (indicated by the curve b in the figure), that is, the sidewall insulating film of the gate Since the thickness of the (15; SiO 2 ) is 50 nm, when the thickness of the metal silicide layer (17 (W silicide layer)) is 150 nm, complete gate breakage occurs. On the other hand, in the FET formed by using Ni silicide having a thickness of 150 nm as the metal silicide layer 17, which is an embodiment of the present invention shown by the curve (a) in the figure, no gate breakage occurs in a normal use state, and good E G is achieved. -V characteristics are shown. In addition, to the W silicide to a gate of the MOS-FET E G -I characteristics formed using the same extent as E G -I characteristic of the MOS-FET of this embodiment that need to be about 10nm film thickness of the W silicide layer As can be seen, the thinner the thickness of the W silicide layer, the higher the sheet resistance and the lower the operating speed.
제 3a 도 내지 제 3c 도는 상기한 W실리사이드를 이용한 MOS트랜지스터의 제조공정을 나타낸 단면도로서, 최초에 제 3a 도에 도시된 바와 같이 필드산화막(82) 및 게이트전극의 측벽에 형성된 약 50nm두께의 측벽절연막(85)에 에워싸여 실리콘표면이 노출된 구조를 갖는 Si기판(81)상에 W막(86)을 퇴적시키게 된다. 여기서 83은 게이트산화막, 84a는 다결정실리콘막, 84b는 W실리사이드막을 나타낸다. 이어, 이 Si기판(81)을 램프어닐에 의해 가열하여 제 3b 도에 도시된 바와 같이 Si의 노출면에 W실리사이드층(87)을 형성하고 나서 제 3c 도에 나타낸 바와 같이 미반응의 W막(86)에 에칭제거한 다음, 이온주입법을 이용해 W실리사이드층(87)중에 불순물원소를 투입하고, 그 상부를 램프어닐에 의해 가열해서 얕은 불순물확산층(88)을 형성하게 된다. 최후에 Si기판(81)상에 층간절연막(91)을 설치한 다음 접촉구멍을 설치하고, 배선(93)을 형성해서 MOS-FET를 완성하게 된다. 이러한 제조벙법을 이용함에 의해 예컨대 150nm두께의 W실리사이드층을 형성할 수 있고, 시트저항은 3~5Ω/®으로 저감시킬 수 있다.3A to 3C are cross-sectional views illustrating a MOS transistor fabrication process using the above-described W silicide, wherein a sidewall having a thickness of about 50 nm is formed on the sidewalls of the field oxide film 82 and the gate electrode as shown in FIG. 3A. The W film 86 is deposited on the Si substrate 81 having the structure surrounded by the insulating film 85 and the silicon surface is exposed. Where 83 is a gate oxide film, 84a is a polysilicon film, and 84b is a W silicide film. Subsequently, the Si substrate 81 is heated by lamp annealing to form a W silicide layer 87 on the exposed surface of Si as shown in FIG. 3B, and then as shown in FIG. 3C, an unreacted W film. After the etching is removed to (86), an impurity element is introduced into the W silicide layer 87 by ion implantation, and the upper part is heated by lamp annealing to form a shallow impurity diffusion layer 88. Finally, an interlayer insulating film 91 is provided on the Si substrate 81, contact holes are formed, and wiring 93 is formed to complete the MOS-FET. By using this manufacturing method, for example, a 150-nm-thick W silicide layer can be formed, and the sheet resistance can be reduced to 3 to 5 mA / ®.
본 실시예에서 게이트의 파괴가 방지될 수 있는 이유는 다음에 같이 설명된다.The reason why the destruction of the gate can be prevented in this embodiment is explained as follows.
W실리사이드를 이용한 MOS-FET에서는 W실리사이드의 성장속도가 기판의 깊이방향과 기판에 평행한 방향에서 거의 같게 되므로 W실리사이드층(86)이 게이트전극의 측벽에 형성된 SiO2막(85)의 하부 또는 게이트산화막(83)의 하부에 침입된다. 이 결과, 게이트(SiO2막(83), 다결정실리콘막(84a), W실리사이드막(84b))의 양단에 스트레스가 가해져 게이트산화막(83)에 손실이 가해지게 되거나 게이트전극(다결정실리콘막(84a), W실리사이드막(84b))이 파괴되거나 한다. 이에 대해, 본 실시예에의 MOS-FET에서는 Ni실리사이드의 기판에 평행한 방향의 성장속도가 Ni실리사이드의 기판의 깊이방향에 따른 성장속도에 대해 현격하게 느려지게 된다(약 1/10). 이 때문에 150nm두께의 Ni 실리사이드층(17)을 형성한 경우에도 게이트전극의 측벽에 형성된 SiO2막(15)의 하부에 대한 Ni실리사이드층(17)의 침입은 거의 관찰되지 않는 정도로 억제되어 게이트산화막(13)의 손상이라던지 게이트전극의 파괴등이 방지되는 것이다.In the MOS-FET using W silicide, the growth rate of the W silicide becomes substantially the same in the direction of the depth of the substrate and in the direction parallel to the substrate, so that the W silicide layer 86 is formed on the lower side of the SiO 2 film 85 formed on the sidewall of the gate electrode. Invades the lower portion of the gate oxide film 83. As a result, stress is applied to both ends of the gate (SiO 2 film 83, polysilicon film 84a, W silicide film 84b), and loss is applied to the gate oxide film 83, or the gate electrode (polysilicon film ( 84a) and the W silicide film 84b) are destroyed. On the other hand, in the MOS-FET in this embodiment, the growth rate in the direction parallel to the substrate of Ni silicide becomes remarkably slower with respect to the growth rate in the depth direction of the substrate of Ni silicide (about 1/10). Therefore, even when the Ni silicide layer 17 having a thickness of 150 nm is formed, intrusion of the Ni silicide layer 17 into the lower portion of the SiO 2 film 15 formed on the sidewall of the gate electrode is suppressed to the extent that is hardly observed and the gate oxide film is suppressed. Damage to (13) or destruction of the gate electrode is prevented.
이와 같이 하여 본 실시예에 따르면 금속실리사이드를 이용한 얕은 접합을 갖는 반도체장치에 있어서 금속실리사이드로서 NiSi2를 선택함에 의해 게이트 측벽의 SiO2막(15)의 하부에 대한 NiSi2층(17)의 침입을 방지할 수 있기 때문에 낮은 시트저항을 얻는데 필요한 충분히 두꺼운 NiSi2층(17)을 형성하여도 게이트전극의 파괴등이 생기지 않고 양호한 전기특성을 갖는 MOS-FET를 실현할 수 있다.Thus, according to this embodiment, in the semiconductor device having the shallow junction using the metal silicide, the intrusion of the NiSi 2 layer 17 into the lower portion of the SiO 2 film 15 of the gate sidewall by selecting NiSi 2 as the metal silicide. Therefore, even if a sufficiently thick NiSi 2 layer 17 necessary for obtaining a low sheet resistance is formed, a MOS-FET having good electrical characteristics can be realized without breakage of the gate electrode or the like.
또, 상기 실시예에서는 금속실리사이드로서 NiSi2를 이용했지만, 금속화합물의 성장속도가 기판의 깊이방향과 기판에 평행한 방향에 다르고, NiSi2와 동일하게 취급되는 다른 금속화합물을 이용해도 좋다. 구체적으로는 Si표면에서 에피택셜성장하는 금속화합물이면 좋은데, 규화코발트(Co, Si2), 규화파라듐(Pb2Si), 규화백금(Pt Si, Pt2Si), 규화로듐(Rh3Si4), 규화철(Fe Si2), 규화루테늄(Ru,Si), 규화오스뮴(Os Si2) 또는 규화하프늄(Hf Si2)을 이용할 수 있다.In the above embodiment, NiSi 2 was used as the metal silicide, but the growth rate of the metal compound varies depending on the depth direction of the substrate and the direction parallel to the substrate, and other metal compounds treated as NiSi 2 may be used. Specifically, a metal compound epitaxially grown on the Si surface may be used. Cobalt silicide (Co, Si 2 ), palladium silicide (Pb 2 Si), platinum silicide (Pt Si, Pt 2 Si), or rhodium silicide (Rh 3 Si 4 ), iron silicide (Fe Si 2 ), ruthenium silicide (Ru, Si), osmium silicide (Os Si 2 ) or hafnium silicide (Hf Si 2 ) can be used.
또, 본 실시예에서는 금속실리사이드층을 형성한 후 불순물확산층을 형성하였지만, 불순물확산층을 형성한 후에 금속실리사이드층을 형성해도 좋다. 또, 본 실시예에서는 NiSi2의 형성을 직접 수행하였지만, 먼저 Ni2Si 또는 NiSi를 형성한 다음 미반응의 Ni를 제거하고 나서 NiSi2를 형성하는 공정을 이용해도 된다.In this embodiment, the impurity diffusion layer is formed after the metal silicide layer is formed, but the metal silicide layer may be formed after the impurity diffusion layer is formed. In addition, in the present embodiment, the formation of NiSi 2 is directly performed, but a process of forming NiSi 2 may be used after first forming Ni 2 Si or NiSi and then removing unreacted Ni.
제 4a 도 내지 제 4d 도는 본 발명의 제 2 실시예에 관한 반도체장치의 제조공정을 나타낸 단면도로서, 먼저 제 4a 도에 도시된 바와 같이 면방위(100), 비저항 4~5Ωcm의 n형 Si기판(제 1 도전형 반도체기판 ; 11)상에 0.6㎛ 두께의 필드산화막(12)을 형성하고, 계속해서 산화막(12)에 의해 에워싸인 소자형성 영역에 100Å두께의 게이트산화막(13)과 As가 300nm의 두께로 두우프된 다결정실리콘막(14)을 순차형성하여 반응성이온에칭(RIE)에 의해 각 막(13,14)을 게이트전극형상으로 가공하게 된다.4A to 4D are cross-sectional views showing the manufacturing process of the semiconductor device according to the second embodiment of the present invention. First, as shown in FIG. 4A, an n-type Si substrate having a surface orientation 100 and a resistivity of 4 to 5 m 3 is shown. (First Conducting Semiconductor Substrate; 11) A field oxide film 12 having a thickness of 0.6 mu m was formed, and then 100 nm thick gate oxide film 13 and As were formed in the element formation region surrounded by the oxide film 12. The polycrystalline silicon film 14, which is doped with a thickness of 300 nm, is sequentially formed, and each film 13, 14 is processed into a gate electrode shape by reactive ion etching (RIE).
그리고 나서 이 게이트전극형상의 적층막의 측벽에 0.15㎛두께의 SiO2막(측벽절연막 ; 15)을 형상한 다음 희불산처리(希弗酸處理)에 의해 Si기판(1)의 표면상에서 자연산화막을 제거하고, 이 Si기판(11)을 산소농도가 1ppm이하인 순수(純水)내에서 세정한 다음 N2중에서 건조시켜 진공조에 넣는다. 이어 이 진공조를 1×10-5pa이하로 감압시켜 전자비임증착에 의해 Si기판(11)의 전면에 30nm두께의 Ni막(16)을 형성하게 된다. 또는 진공조에 Ar을 도입시켜 진공조내의 압력을 0.5~0.7pa정도로 하고 Ni막(16)을 형성하게 된다. 또는 진공조에 Ar을 도입시켜 진공조내에 압력을 0.5~0.7pa정도로 하고 Ni를 스터퍼해서 Si기판(11)이 전체면에 Ni막(16)을 형성해도 좋다. 이어, Ni막(16)에 가속전압 15KeV의 B+이온을 1×1616m-2로 주입하게 된다.Then, a SiO 2 film (side wall insulating film; 15) having a thickness of 0.15 µm was formed on the sidewall of the gate electrode stacked film, and then a natural oxide film was formed on the surface of the Si substrate 1 by dilute hydrofluoric acid treatment. The Si substrate 11 is removed, washed in pure water having an oxygen concentration of 1 ppm or less, dried in N 2 and placed in a vacuum chamber. The vacuum chamber is then decompressed to 1 × 10 −5 pa or less to form a Ni film 16 having a thickness of 30 nm on the entire surface of the Si substrate 11 by electron beam deposition. Alternatively, Ar is introduced into the vacuum chamber so that the pressure in the vacuum chamber is about 0.5 to 0.7 pa to form the Ni film 16. Alternatively, Ar may be introduced into the vacuum chamber so that the pressure in the vacuum chamber is about 0.5 to 0.7 pa, and Ni is stuffed to form the Ni film 16 on the entire surface of the Si substrate 11. Subsequently, B + ions having an acceleration voltage of 15 KeV are implanted into the Ni film 16 at 1 × 16 16 m −2 .
다음에, Ar중에서 800℃로 40분간의 열처리를 Si기판(1)에 시행해서 제 4b 도에 도시된 바와 같이 두께 100nm의 NiSi2(금속화합물층 ; 17)을 형성함에 이어, 제 4c 도에 도시된 바와 같이 미반응의 Ni막(16a)을 과산화수소수와 염산의 혼합액에 의해 제거하게 된다.Next, heat treatment for 40 minutes at 800 ° C. in Ar was performed on the Si substrate 1 to form NiSi 2 (metal compound layer; 17) having a thickness of 100 nm, as shown in FIG. 4B, and then shown in FIG. 4C. As described above, the unreacted Ni film 16a is removed by a mixture of hydrogen peroxide solution and hydrochloric acid.
계속해서, 후술하는 가열처리장치를 이용하여 Si기판(11)의 표면에 He가스를 분무하여 표면냉각시키면서 Si기판(11)의 이면을 850℃으로 30분간 가열한 다음 NiSi2층(17)의 저부에 B+이온을 집적하여 제 4d 도에 도시된 바와 같이 40nm두께의 P+형 확산층(제 2 도전형 불순물확산층 ; 18)을 형성하게 된다. 또 보론을 도우프하여 형성된 P형 Si상에 n챈널 MOS-FET를 형성하는 경우에는 B+대신에 80KeV의 As+이온을 1×1016cm-2로 주입한 다음 상기 실시예와 동일한 공정을 수행해서 25~30nm의 n+형 확산층(18)을 형성하면 좋다.Subsequently, while heating the surface of the Si substrate 11 by spraying He gas on the surface of the Si substrate 11 using the heat treatment apparatus described later, the back surface of the Si substrate 11 was heated to 850 ° C. for 30 minutes, and then the NiSi 2 layer 17 was B + ions are accumulated at the bottom to form a P + type diffusion layer (second conductivity type impurity diffusion layer 18) having a thickness of 40 nm as shown in FIG. 4D. In addition, in the case of forming an n-channel MOS-FET on P-type Si formed by doping boron, 80 + KeV As + ions were implanted at 1 × 10 16 cm −2 instead of B + , followed by the same process as in the above example. What is necessary is just to form the n + type diffused layer 18 of 25-30 nm.
본 발명자들은 이와 같이 해서 얻어진 MOS-FET의 불순물농도를 조사하였는바, 제 5 도는 불순물확산층(18)이 형성된 영역의 Si기판(11)의 막두께방향에 관한 불순물농도분포(곡선 f)를 나타낸 도면으로, 이 제 5 도에는 비교예로서 불순물의 확산공정에서 금속실리사이드측과 기판측의 온도를 같게 할 때의 불순물농도분포(곡선 e)도 나타내고 있다. 여기서, 비교예보다 본 실시예가 NiSi2층(17)와 Si기판(11)과의 경계면에서 불순물농도가 보다 높으면서 불순물확산층(18)의 불순물농도도 보다 높게 되어 있는 것을 알 수 있다. 이는 NiSi2층(17)보다 Si기판(11)측의 쪽이 고온으로 되도록 함에 따라 NiSi2층(17)과 Si기판(11)의 사이의 불순물의 편석계수가 Si기판(11)측에서 크게 되도록 하여 Si기판(11)의 표면의 불순물농도를 최대로 하고 있기 때문이다. 그리고, NiSi2층(17)과 불순물확산층(18)의 경계면의 불순물농도가 높기 때문에 불순물확산층(18)의 불순물농도도 높게 되기 때문이다.The present inventors investigated the impurity concentration of the MOS-FET thus obtained, and FIG. 5 shows the impurity concentration distribution (curve f) in the film thickness direction of the Si substrate 11 in the region where the impurity diffusion layer 18 was formed. Fig. 5 also shows impurity concentration distribution (curve e) when the temperature on the metal silicide side and the substrate side are the same in the impurity diffusion step as a comparative example. Here, it can be seen that the present embodiment has a higher impurity concentration in the impurity diffusion layer 18 and a higher impurity concentration at the interface between the NiSi 2 layer 17 and the Si substrate 11 than in the comparative example. This NiSi number segregation coefficient of the impurity between the NiSi 2 layer 17 and the Si substrate 11, as the side of the Si substrate 11 side than the second layer 17 so that a high temperature largely in the Si substrate 11 side This is because the impurity concentration on the surface of the Si substrate 11 is maximized. This is because the impurity concentration of the impurity diffusion layer 18 is also high because the impurity concentration at the interface between the NiSi 2 layer 17 and the impurity diffusion layer 18 is high.
또, 본 실시예의 NiSi2층(17)과 확산층(18)의 경계면, 확산층(18)과 Si기판(11)의 경계면은 모두 평탄한 구조로 하고 있지만 제 3 도에 도시된 W실리사이드를 이용해서 형성한 MOS-FET의 경계면들은 불균일한 구조로 하고 있다. 경계면이 이러한 구조로 되면 pn접합부에서 국소적으로 큰 전계가 발생하고, 그 결과 pn접합부에서는 누설전류가 증대되며, 누설전류가 증대되면 Si기판(11)내의 pn접합부에서 파괴가 일어나는 등의 문제가 생기게 된다. 특히 불순물확산층(18)의 불순물농도가 낮으면 이러한 문제가 일어나기 쉬워진다. 따라서, 0.1㎛ 및 그 이하의 두께를 갖는 pn접합을 형성하는 것이 이 방법에서는 상당히 곤란하다는 것을 알 수 있다. 이러한 문제가 본 실시예에서 생기지 않는 것은 온도기울기를 상기와 같이 설정하게 되므로 NiSi2층(17)과 Si기판(11)의 경계면으로부터 불순물(B+이온)이 균일하게 Si기판(11)으로 확산되기 때문이다. 또 NiSi2층(17)과 Si기판(11)의 경계면에 비록 불균일하게 되어도 불순물확산층(18)의 불순물농도가 높기 때문에 누설전류는 쉽게 증대되지 않는다.The interface between the NiSi 2 layer 17 and the diffusion layer 18 and the interface between the diffusion layer 18 and the Si substrate 11 are all flat, but are formed using the W silicide shown in FIG. The interfaces of one MOS-FET have a non-uniform structure. If the interface has such a structure, a large electric field is generated locally at the pn junction, and as a result, the leakage current increases at the pn junction. If the leakage current increases, breakdown occurs at the pn junction in the Si substrate 11. Will be created. In particular, when the impurity concentration of the impurity diffusion layer 18 is low, such a problem is likely to occur. Thus, it can be seen that forming a pn junction with a thickness of 0.1 μm and below is quite difficult in this method. This problem does not occur in this embodiment, since the temperature gradient is set as described above, impurities (B + ions) diffuse uniformly from the interface between the NiSi 2 layer 17 and the Si substrate 11 to the Si substrate 11. Because it becomes. In addition, even if the interface between the NiSi 2 layer 17 and the Si substrate 11 is uneven, the leakage current does not increase easily because the impurity concentration of the impurity diffusion layer 18 is high.
이와 같이 해서 본 실시예에서는 얕으면서도 불순물농도가 높은 확산층(18)을 얻을 수 있어 확산층(18)의 저저항효과를 도모할 수 있고, 또 NiSi2층(17)과 확산층(18)의 경계면과, 확산층(18)과 Si기판(11)의 경계면을 평탄하게 할 수 있어 누설전류의 발생을 방지할 수 있다. 그 결과 동작속도가 빠르고 신뢰성이 높은 MOS-FET를 얻을 수 있다.Thus, in this embodiment, the diffusion layer 18 which is shallow and has a high impurity concentration can be obtained, and the low resistance effect of the diffusion layer 18 can be achieved, and the interface between the NiSi 2 layer 17 and the diffusion layer 18 and As a result, the interface between the diffusion layer 18 and the Si substrate 11 can be made flat to prevent the occurrence of leakage current. The result is a fast and reliable MOS-FET.
제 6a 도 내지 제 6d 도는 본 발명의 제 3 실시예에 관한 반도체장치의 제조공정을 나타낸 단면도로서, 본 실시예가 앞에서 설명한 제 2 실시예와 다른 점은 Ni막에 이온원자를 주입하는 대신에 Ni막을 실리사이드화한 다음 NiSi2층에 이온원자를 주입한다는 것이다.6A to 6D are sectional views showing the manufacturing process of the semiconductor device according to the third embodiment of the present invention. The present embodiment differs from the second embodiment described above in that Ni is used instead of implanting ion atoms into the Ni film. The film is silicided and ion atoms are implanted into the NiSi 2 layer.
먼저, 제 6a 도에 도시된 바와 같이 상기 제 2 실시예와 마찬가지로 n형 Si기판(11)상에 필드산화막(12)과 게이트산화막(13), 다결정실리콘막(14) 및 측벽절연막(15)을 각각 형성하고 나서 Si기판(11)의 전체면에 300nm 두께의 Ni막(16)을 형성하게 된다.First, as shown in FIG. 6A, the field oxide film 12, the gate oxide film 13, the polysilicon film 14 and the sidewall insulating film 15 are formed on the n-type Si substrate 11 as in the second embodiment. After forming the respective films, a Ni film 16 having a thickness of 300 nm is formed on the entire surface of the Si substrate 11.
이어, Ar중에서 850℃로 60분간의 열처리를 Si기판(11)에서 수행하여 제 6b 도에 도시된 바와 같이 Si기판(11)의 소정 장소에 100nm두께의 NiSi2층(17)을 형성한 다음, 미반응의 Ni막(16)을 과산화수소수와 염산의 혼합액으로 제거한 다음 제 6c 도에 도시된 바와 같이 Si기판(11)의 전체면에 가속전압(20~25KeV)의 B+이온을 1×1016cm-2으로 주입하게 된다.Subsequently, heat treatment for 60 minutes at 850 ° C. in Ar is performed on the Si substrate 11 to form a NiSi 2 layer 17 having a thickness of 100 nm at a predetermined place of the Si substrate 11 as shown in FIG. 6B. The unreacted Ni film 16 was removed with a mixture of hydrogen peroxide solution and hydrochloric acid, and then B + ions of acceleration voltage (20-25 KeV) were added to the entire surface of the Si substrate 11 as shown in FIG. 6C. 10 16 cm −2 .
다음에, 상기한 제 2 실시예와 마찬가지로 Si기판(11)의 표면에 He가스를 분무시켜 표면을 냉각시키면서 Si기판(11)의 이면을 850℃로 30분간 가열하여 NiSi2층(17)의 저부에 B+이온을 집적시켜 제 6d 도에 도시된 바와 같이 40nm두께의 P+형 확산층(18)을 형성하게 된다.Next, as in the above-described second embodiment, the back surface of the Si substrate 11 is heated to 850 ° C. for 30 minutes while the He gas is sprayed on the surface of the Si substrate 11 to cool the surface, thereby providing the NiSi 2 layer 17. B + ions are accumulated at the bottom to form a P + type diffusion layer 18 having a thickness of 40 nm as shown in FIG. 6D.
이와 같이 하여 본 실시예에서도 확산층(18)의 불순물농도를 높게 할 수 있어 상기 제 2 실시예와 동일한 효과를 얻을 수 있음을 알 수 있다.In this manner, it is understood that the impurity concentration of the diffusion layer 18 can be increased in this embodiment as well, and the same effect as in the second embodiment can be obtained.
이어, 본 발명의 제 4 실시예에 대해 설명한다.Next, a fourth embodiment of the present invention will be described.
최초에 상기 제 2 실시예와 마찬가지로 Si기판(11)상에 필드산화막(12)과 게이트산화막(13), 다결정실리콘막(14) 및 측벽절연막(15)을 형성한 다음, 이 Si기판을 진공챔버내에 수용하여 이 챔버내의 압력을 1×10-5pa까지 감압시키고, 이후 챔버내에 Ar를 도입해서 이 챔버내의 압력을 0.3~0.7pa로 하게 된다.First, as in the second embodiment, a field oxide film 12, a gate oxide film 13, a polysilicon film 14, and a sidewall insulating film 15 are formed on the Si substrate 11, and then the Si substrate is vacuumed. It is housed in a chamber and the pressure in the chamber is reduced to 1 × 10 −5 pa. Then, Ar is introduced into the chamber to make the pressure in the chamber 0.3 to 0.7 pa.
그리고, Ni를 스퍼터처리하여 Si기판(1)에 30nm두께의 Ni를 형성함과 동시에 Si기판(11)의 온도가 400~500℃로 되도록 텅스텐할로겐램프로 Si기판을 열처리함에 의해 Si 기판상의 Si 노출면에 65~70nm정도 두께의 NiSi층을 형성하게 된다.Ni is sputtered to form a 30 nm-thick Ni on the Si substrate 1 and heat-treat the Si substrate with a tungsten halogen lamp such that the temperature of the Si substrate 11 is 400 to 500 ° C. A 65-70 nm thick NiSi layer is formed on the exposed surface.
이어, Si기판을 챔버로부터 밖으로 취출하여 필드산화막과 측벽절연막상의 미반응 Ni막을 과산화수소와 염산의 혼합액을 이용하여 제거하게 된다. 그후, 가속전압 20~25KeV의 B+이온을 NiSi층에 1×1016cm-2로 주입함에 이어 산소농도가 1ppm이하의 N2중 또는 Ar분위기중에서 800~900℃로 30~60분간의 열처리를 Si기판에서 수행하여 약 100nm의 NiSi2층을 형성하고, 이때 열처리의 완료직후에 Si기판의 표면측에 냉각용 가스 예컨대 He등의 불활성가스를 분무시켜 Si기판의 표면이 이면보다 온도가 낮아지도록 하며, NiSi2층의 저부에 B+이온을 집적시키고, 이후의 처리는 제 2 실시예와 동일하게 수행하게 된다.Then, the Si substrate is taken out from the chamber to remove the unreacted Ni film on the field oxide film and the sidewall insulating film using a mixture of hydrogen peroxide and hydrochloric acid. Then, B + ions with an acceleration voltage of 20 to 25 KeV were injected into the NiSi layer at 1 × 10 16 cm -2 , followed by heat treatment for 30 to 60 minutes at 800 to 900 ° C. in N 2 or Ar atmosphere with an oxygen concentration of 1 ppm or less. Is carried out on a Si substrate to form a NiSi 2 layer having a thickness of about 100 nm. At this time, an inert gas such as a cooling gas, such as He, is sprayed onto the surface side of the Si substrate immediately after completion of the heat treatment so that the surface of the Si substrate is lower than the rear surface. In this case, B + ions are accumulated at the bottom of the NiSi 2 layer, and subsequent processing is performed in the same manner as in the second embodiment.
제 7 도는 본 발명의 제 5 실시예에 관한 반도체장치의 도면도로서, 이는 본 발명의 바이폴라 트랜지스터에 적용한 것이다.7 is a diagram showing the semiconductor device according to the fifth embodiment of the present invention, which is applied to the bipolar transistor of the present invention.
분리용 절연막(31)에 의해 소자분리된 표면이 (100)면인 P형 Si기판(33)의 표면에는 n+매립층(35)이 형성되어 있고, 이 Si기판(33)은 절연막(37)에 의해 베이스, 에미터영역과 콜렉터영역으로 분리되어 있다. 베이스, 에미터영역의 n+매립층(35)상에는 n형 에피택셜층(39)이 형성되어 있고, 이 에피택셜층(39)중에는 베이스(41)가 형성됨과 더불어, 이 베이스(41)중에는 에미터(43)가 형성되어 있다. 또, 콜렉터영역의 n+매립층(35)상에는 콜렉터인출층(45)과 접촉층(47)이 순차 형성되어 있고, 상기 n+매립층(35)과, 베이스(41), 에미터(43) 및, 접촉층(47)의 표면에는 각각 절연막(37,49)에 의해 분리되어 있다. 이들 절연막(37,49)의 사이에는 NiSi2층(51a, 51b, 51c)이 설치되어 있고, 이들 NiSi2층(51a, 51b, 51c)은 각각의 저면이 (100)면으로, 측면이면으로 에워싸여지도록 형성되어 있다.An n + buried layer 35 is formed on the surface of the P-type Si substrate 33 whose surface is separated from the insulating insulating film 31 by the (100) plane, and the Si substrate 33 is formed on the insulating film 37. It is divided into a base, an emitter region and a collector region. An n-type epitaxial layer 39 is formed on the n + buried layer 35 of the base and emitter regions, and the base 41 is formed in the epitaxial layer 39, and the emi in the base 41 is formed. Ruins 43 are formed. On the n + buried layer 35 of the collector region, the collector withdrawing layer 45 and the contact layer 47 are sequentially formed, and the n + buried layer 35, the base 41, the emitter 43, and the like. The surfaces of the contact layer 47 are separated by insulating films 37 and 49, respectively. NiSi 2 layers 51a, 51b, and 51c are provided between these insulating films 37 and 49. The NiSi 2 layers 51a, 51b, and 51c have (100) planes on their bottoms and side surfaces. It is formed to be surrounded by cotton.
이와 같이 구성된 바이폴라트랜지스터에서는 MOS트랜지스터의 경우와 마찬가지로 NiSi2층(51a, 51b, 51c)의 Si기판(33)의 표면에 평행한 방향의 성장이 Si기판(33)의 깊이방향의 성장보다 상당히 느리게 되므로 절연막(37, 49)이 손상을 받는 일이 없게 되고, 그 결과 신뢰성이 높은 바이트들을 얻을 수 있다. 또 베이스, 에미터영역과 콜렉터영역을 얕게 형성할 수 있으므로 미세한 바이폴라 트랜지스터를 얻을 수 있고, 그 결과 고집적 반도체장치의 실현이 가능하게 된다.In the bipolar transistor configured as described above, as in the case of the MOS transistor, growth in a direction parallel to the surface of the Si substrate 33 of the NiSi 2 layers 51a, 51b, and 51c is considerably slower than growth in the depth direction of the Si substrate 33. Therefore, the insulating films 37 and 49 are not damaged, and as a result, highly reliable bytes can be obtained. In addition, since the base, emitter region and collector region can be formed shallow, a fine bipolar transistor can be obtained, and as a result, a highly integrated semiconductor device can be realized.
이어, 본 발명의 제 6 실시예에 대해 설명하게 된다.Next, a sixth embodiment of the present invention will be described.
이 제 6 실시예는 기판의 가열처리에 이용되는 가열처리장치의 예로서, 제 8 도에 도시된 바와 같이 챔버(61)중의 서셉터(62)내부에 기판(64)의 이면가열용램프히터(63)가 설치되고, 상기 챔버(61)내의 위쪽에 기판(64)의 표면가열용 히터(66)가 설치된다. 또 가스도입관(67)은 가스흐름(68)이 기판(64)의 표면의 박막층(65)에 균일하게 분사되도록 설치되고, 가스배출관(68)이 챔버(61)의 하면에 설치된다.The sixth embodiment is an example of a heat treatment apparatus used for heat treatment of a substrate. As shown in FIG. 8, a lamp heater for heating the back surface of the substrate 64 in the susceptor 62 in the chamber 61 is shown. A 63 is provided, and a heater 66 for surface heating of the substrate 64 is provided above the chamber 61. In addition, the gas introduction pipe 67 is provided such that the gas flow 68 is uniformly sprayed on the thin film layer 65 on the surface of the substrate 64, and the gas discharge pipe 68 is provided on the lower surface of the chamber 61.
이러한 장치를 이용하여 기판(64)에 온도기울기를 생성하는 경우에는 최초에 램프히터(63)에 의해 챔버(61)내의 온도를 약 850℃가지 승온시키고, 이어 램프히터(63)의 스위치를 절환하여 가스도입관(67)으로부터 He가스 또는 Ar가스(68)를 기판(64)의 표면측에 분무시켜 표면박막층(65)보다 기판(64)쪽이 고온으로 되도록 하게 된다.In the case of generating a temperature gradient in the substrate 64 by using such a device, the temperature in the chamber 61 is raised by about 850 ° C. by the lamp heater 63, and then the switch of the lamp heater 63 is switched. Therefore, the He gas or the Ar gas 68 is sprayed from the gas introduction pipe 67 to the surface side of the substrate 64 so that the substrate 64 is made hotter than the surface thin film layer 65.
이 장치를 이용하면 상기 제 2~제 4 실시예에서 히터(63,66)를 온상태로 함으로써 Ni막(16)의 실리사이드화를 수행할 수 있고, 또 히터(63)를 온, 히터(66)를 오프시켜 가스도입관(67)으로부터 기판(64)의 표면을 향해 냉각가스를 흡착시킴으로써 기판(64)의 표면이 그 이면보다 높게 되는 온도기울기가 일어나 NiSi2층(17)과 Si기판(11)의 경계면에 B+이온을 집적시킬 수 있다.With this apparatus, the silicides of the Ni film 16 can be performed by turning on the heaters 63 and 66 in the second to fourth embodiments, and the heater 63 is turned on and the heater 66 is turned on. ) And the cooling gas is adsorbed from the gas introduction pipe 67 toward the surface of the substrate 64 so that a temperature gradient occurs in which the surface of the substrate 64 becomes higher than the rear surface thereof, thereby causing the NiSi 2 layer 17 and the Si substrate ( It is possible to integrate B + ions at the interface of 11).
또한, 본 장치를 이용하면 B+이온을 NiSi2층(17)의 저부에 효율좋게 집적시킬 수 있는 바, 예컨대 먼저 상기 제 4 실시예와 동일하게 하여 형성된 NiSi2층(17)에 B+이온을 주입한 다음 기판(64)에 대해 900~1050℃로 8~30초간 열처리를 수행하게 되고, 이 열처리의 완료직후에 기판(64)의 표면측 히터(66)를 차단시키고 나서 기판(64)의 표면에 냉각용 가스를 분무시킴으로써 기판(64)내에서 온도기울기가 일어나도록 하여 B+이온을 NiSi2층(17)의 저부에 효율좋게 집적시킬 수 있고, 이후의 처리는 제 2 실시예와 동일하게 수행하면 좋다.Furthermore, the B + ion to NiSi 2 layer 17 is formed of a bar which can be efficiently accumulated in the bottom, for example, first in the same way as in the fourth embodiment of the present With the device B + ions NiSi 2 layer 17 After the injection, heat treatment is performed on the substrate 64 at 900 to 1050 ° C. for 8 to 30 seconds, and immediately after completion of the heat treatment, the heater 66 of the substrate 64 is cut off, and then the substrate 64 is removed. By spraying a gas for cooling on the surface, a temperature gradient occurs in the substrate 64 so that B + ions can be efficiently integrated at the bottom of the NiSi 2 layer 17, and subsequent processing is the same as in the second embodiment. Good to do.
제 9 도는 본 발명의 제 7 실시예에 관한 가열처리장치를 나타낸 개략구성도로서, 챔버(71)내의 상부 및 하부에 각각 램프히터(73,76)를 설치함과 더불어 상기 챔버(71)의 내부에 서셉터(72)를 설치하는 한편, 이 서셉터(72)상에 기판(74)을 놓는다. 또, 도시된 바와 같이 가스도입관(77)과 가스배출관(79)을 설치하여 가스흐름(78)이 박막층(75)에 분사되도록 하게 된다. 이와 같이 구성된 장치에서는 기판(74)의 표면 및 이면측의 가열온도를 용이하게 제어할 수 있으므로 기판(74)내에서 온도기울기를 용이하게 이룰 수 있다.9 is a schematic configuration diagram showing a heat treatment apparatus according to a seventh embodiment of the present invention, in which lamp heaters 73 and 76 are installed at the upper and lower portions of the chamber 71, respectively. The susceptor 72 is provided inside, and the substrate 74 is placed on the susceptor 72. In addition, as shown, the gas introduction pipe 77 and the gas discharge pipe 79 are installed so that the gas flow 78 is injected into the thin film layer 75. In the apparatus configured as described above, since the heating temperature on the front and rear surfaces of the substrate 74 can be easily controlled, the temperature gradient can be easily achieved in the substrate 74.
이 장치를 이용하면 상기 제 3 실시예에서 B+이온을 NiSi2층의 저부에 용이하게 집적시킬 수 있다. 즉, NiSi2층(17)에 B+이온을 주입한 다음 900~1000℃에서 8~10초간의 열처리를 Si기판(11)에서 수행하고, 그 열처리의 완료직후에 Si기판(11)의 표면측의 가열을 중지하고 나서 Si기판(11)의 표면에 냉각용 가스 분무시킨다. 이 공정에 의해 기판(11)내에서 온도기울기가 생기게 되어 NiSi2층(17)의 저부에 B+이온이 효율적으로 집적되고, 이와 같이 해서 이 장치에 의해서도 상기 제 5 실시예의 장치와 마찬가지로 NiSi2의 저부에 B+이온을 집중시킬 수 있다.This device makes it easy to integrate B + ions into the bottom of the NiSi 2 layer in the third embodiment. That is, after implanting B + ions into the NiSi 2 layer 17, heat treatment is performed on the Si substrate 11 at 900 to 1000 ° C. for 8 to 10 seconds, and immediately after completion of the heat treatment, the surface of the Si substrate 11 is removed. After stopping the heating on the side, cooling gas is sprayed on the surface of the Si substrate 11. This process produces a temperature gradient in the substrate 11, which allows B + ions to be efficiently accumulated at the bottom of the NiSi 2 layer 17. In this manner, the NiSi 2 is also applied to the device as in the fifth embodiment. It is possible to concentrate B + ions at the bottom of.
또, 본 발명의 상기한 실시예들로 한정되지는 않는 바, 상기 각 실시예에서는 기판으로서 Si를 사용하였지만, Ge 혹은 화합물반도체, 예컨대 Si대신에 GaAs라던지 InP를 이용할 수 있고, 또 기판은 반도체의 인고트(ingot)로부터 잘라낸 웨이퍼뿐만 아니라 기판의 표면에 반도체층이 형성되어 있는 것이면 좋으므로 예컨대 SOS 또는 SOI기판등이어도 관계없다. 그리고, 본 발명은 MOS형 FET로 한정되지 않고 다른 FET 예컨대 쇼트키접합형 FET, pn접합형 FET라던지 헤테로접합형 FET에 대해서도 적용할 수 있고, 더욱이 FET, 바이폴라트랜지스터의 얇은 불순물확산층을 구비한 다른 반도체소자, 예컨대 다이오드에 적용하는 것도 가능하게 된다.In addition, although not limited to the above-described embodiments of the present invention, in each of the above examples, Si is used as the substrate, but GaAs or InP may be used in place of Ge or a compound semiconductor such as Si. The semiconductor layer may be formed not only on the wafer cut out from the semiconductor ingot, but also on the surface of the substrate. Thus, for example, an SOS or SOI substrate may be used. The present invention is not limited to MOS FETs, but can be applied to other FETs such as Schottky junction FETs, pn junction FETs, and heterojunction FETs. Furthermore, the present invention is further provided with thin impurity diffusion layers of FETs and bipolar transistors. It is also possible to apply to other semiconductor elements, for example diodes.
그 이 외에도 본 발명의 요지를 이탈하지 않는 범위내에서 여러 가지 변형해서 실시할 수 있다.In addition, various modifications can be made within the scope not departing from the gist of the present invention.
한편, 본 원 청구범위의 각 구성요소에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도에서 병기한 것은 아니다.On the other hand, reference numerals denoted in the components of the present application together to facilitate the understanding of the present invention, not intended to limit the technical scope of the present invention to the embodiments shown in the drawings.
[발명의 효과][Effects of the Invention]
상기한 바와 같이 본 발명에 따르면, 금속화합물층이 게이트전극의 측벽에 형성된 절연막의 하부에 침입하는 것을 방지할 수 있어 게이트파괴가 일어나지 않는 신뢰성이 높은 반도체장치와, 불순물확산층을 얕게 형성함과 더불어 기판측에 전류가 누설되는 것을 방지할 수 있으면서 소오스, 드레인등의 불순물확산층의 저항의 저감화를 도모할 수 있는 반도체장치의 제조방법에 이용되고, 소정의 온도기울기를 용이하게 생성할 수 있는 가열처리장치를 제공하게 된다.As described above, according to the present invention, it is possible to prevent the metal compound layer from penetrating into the lower portion of the insulating film formed on the sidewall of the gate electrode, thereby providing a highly reliable semiconductor device that does not cause gate breakage, and a shallow impurity diffusion layer. A heat treatment apparatus that can be used to manufacture a semiconductor device that can prevent leakage of current to the side and can reduce the resistance of an impurity diffusion layer such as a source or a drain, and can easily generate a predetermined temperature gradient. Will be provided.

Claims (4)

  1. 주요 표면 및 이면을 갖춘 반도체기판(64)이 수용되는 용기(61)와, 상기 반도체기판(64)의 주요 표면 및 이면에 설치된 가열용 히터(66,63) 및, 상기 반도체기판(64)의 주요 표면에 냉각가스(68)을 분무하는 수단(67)을 구비되고, 상기 수단(67)에 이해 상기 반도체기판(64)의 표면과 이면 사이에서 소정의 온도기울기가 생성되도록 된 것을 특징으로 하는 가열처리장치.A container 61 in which a semiconductor substrate 64 having a main surface and a back surface is accommodated, heating heaters 66 and 63 provided on the main surface and the back surface of the semiconductor substrate 64 and the semiconductor substrate 64. Means 67 are provided for spraying the cooling gas 68 on the main surface, and the means 67 is characterized in that a predetermined temperature gradient is generated between the surface and the rear surface of the semiconductor substrate 64. Heat treatment device.
  2. 제 1 항에 있어서, 상기 반도체기판(64)의 주요 표면에 냉각가스(68)를 분무하는 수단이 상기 반도체기판(64)의 주요 표면에 대한 상기 용기(61)의 상벽에 설치된 가스도입관(67)인 것을 특징으로 하는 가열처리장치.The gas introduction pipe according to claim 1, wherein the means for spraying the cooling gas 68 onto the main surface of the semiconductor substrate 64 is provided on the upper wall of the container 61 with respect to the main surface of the semiconductor substrate 64. 67) the heat treatment apparatus.
  3. 제 1 항에 있어서, 상기 반도체기판(64)의 주요 표면에 냉각가스(68)를 분무하는 수단이 상기 반도체기판(64)의 주요 표면에 수직인 상기 용기(61)의 측벽에 설치된 가스도입관(67)인 것을 특징으로 하는 가열처리장치.The gas introduction pipe according to claim 1, wherein the means for spraying the cooling gas (68) on the main surface of the semiconductor substrate (64) is provided on the side wall of the container (61) perpendicular to the main surface of the semiconductor substrate (64). And a heat treatment device (67).
  4. 제 1 항에 있어서, 상기 냉각가스(68)가 불활성가스인 것을 특징으로 하는 가열처리장치.The heat treatment apparatus according to claim 1, wherein the cooling gas (68) is an inert gas.
KR1019940016841A 1989-11-27 1994-07-13 Heating apparatus KR940010909B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP89-307322 1989-11-27
JP1307322A JP2921889B2 (en) 1989-11-27 1989-11-27 Method for manufacturing semiconductor device
KR1019900019123A KR940010907B1 (en) 1989-11-27 1990-11-24 Manufacturing method of semiconductor device having silicide structure
KR1019940016841A KR940010909B1 (en) 1989-11-27 1994-07-13 Heating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016841A KR940010909B1 (en) 1989-11-27 1994-07-13 Heating apparatus

Publications (1)

Publication Number Publication Date
KR940010909B1 true KR940010909B1 (en) 1994-11-19

Family

ID=26565062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016841A KR940010909B1 (en) 1989-11-27 1994-07-13 Heating apparatus

Country Status (1)

Country Link
KR (1) KR940010909B1 (en)

Similar Documents

Publication Publication Date Title
KR940010907B1 (en) Manufacturing method of semiconductor device having silicide structure
JP3285934B2 (en) Method for manufacturing semiconductor device
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
KR100440840B1 (en) Method of manufacturing semiconductor device and semiconductor device
JPH0845875A (en) Semiconductor device and its formation
US5571744A (en) Defect free CMOS process
WO2009067214A1 (en) Mos transistors having niptsi contact layers and methods for fabricating the same
JPH0727880B2 (en) Method for manufacturing semiconductor device
US5883003A (en) Method for producing a semiconductor device comprising a refractory metal silicide layer
US5453389A (en) Defect-free bipolar process
US6180464B1 (en) Metal oxide semiconductor device with localized laterally doped channel
JPH08274109A (en) High-frequency bipolar transistor body structure and its preparation
US5747371A (en) Method of manufacturing vertical MOSFET
US6255181B1 (en) Method for fabricating MOS semiconductor device having salicide region and LDD structure
US20020106875A1 (en) Method for manufacturing and structure for transistors with reduced gate to contact spacing
US5631178A (en) Method for forming a stable semiconductor device having an arsenic doped ROM portion
KR940010909B1 (en) Heating apparatus
US20060220112A1 (en) Semiconductor device forming method and structure for retarding dopant-enhanced diffusion
EP1035565A2 (en) Method of manufacturing semiconductor device including high-temperature heat treatment
TWI222113B (en) Silicide layer and fabrication method thereof and method for fabricating metal-oxide semiconductor transistor
JP3639009B2 (en) Manufacturing method of semiconductor device having Ti silicide layer
KR100464386B1 (en) Manufacturing method of transistor in semiconductor device
JPH07249763A (en) Fabrication of semiconductor device
GB2177255A (en) VLSI MOSFET circuits using refractory metal and/or refractory metal silicide
JPH07193237A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee