KR940010284A - 반도체장치의 범프형성방법 - Google Patents

반도체장치의 범프형성방법 Download PDF

Info

Publication number
KR940010284A
KR940010284A KR1019920018468A KR920018468A KR940010284A KR 940010284 A KR940010284 A KR 940010284A KR 1019920018468 A KR1019920018468 A KR 1019920018468A KR 920018468 A KR920018468 A KR 920018468A KR 940010284 A KR940010284 A KR 940010284A
Authority
KR
South Korea
Prior art keywords
bump
forming
mask layer
layer
semiconductor device
Prior art date
Application number
KR1019920018468A
Other languages
English (en)
Other versions
KR960011855B1 (ko
Inventor
윤상현
김진태
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920018468A priority Critical patent/KR960011855B1/ko
Publication of KR940010284A publication Critical patent/KR940010284A/ko
Application granted granted Critical
Publication of KR960011855B1 publication Critical patent/KR960011855B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 있어서 칩범프형성방법에 관한 것으로, 특히 반도체기판상에 형성된 전극패드 위에 소정의 물질층을 형성하는 공정, 상기 물질층 위에 마스크용 물질을 도포한 후 상기 마스크용 물질을 패터닝하여 제1마스크층을 형성하는 공정, 상기 제1마스크층에 의해 개구된 영역에 제1범프를 형성하는 공정, 결과를 전면에 마스크용 물질을 도포한 후 패터닝하여 상기 제1범프의 상부에 상기 제1범프와 면적이 다른 한개 또는 다수의 개구부를 형성하는 공정, 및 상기 개구부를 통해 상기 제1범프의 상부에 제2범프를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 범프형성방법을 제공한다.
따라서, ILB시 범프를 통해 전극패드에 가해지는 기계적 충격을 완화시킬 수 있으며, 리드표면의 상태에 따라 범프표면의 모양을 다양하게 만들 수 있는 이점이 있다.

Description

반도체장치의 범프형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제8도는 본 발명에 의한 범프 형성방법을 설명하기 위한 단면도들.

Claims (5)

  1. 반도체기판상에 형성된 전극패드 위에 소정의 물질층을 형성하는 공정; 상기 물질층 위에 마스크용 물질을 도포한 후 상기 마스크용 물질을 패터닝하여 제1마스크층을 형성하는 공정; 상기 제1마스크층에 의해 개구된 영역에 제1범프를 형성하는 공정; 결과를 전면에 마스크용 물질을 도포한 후 패터닝하여 상기 제1범프의 상부에 상기 제1범프와 면적이 다른 한 개 또는 다수의 개구부를 형성하는 공정; 및 상기 개구부를 통해 상기 제1범프의 상부에 제2범프를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 범프형성방법.
  2. 제1항에 있어서, 상기 제1마스크층 및 제2마스크층은 포토레지스트로 형성되는 것을 특징으로 하는 반도체 장치의 범프형성방법.
  3. 제2항에 있어서, 상기 제1마스크층으로 사용된 포토레지스트의 두께는 15㎛∼30㎛정도, 제2마스크층으로 사용된 포토레지스트의 두께는 1㎛∼15㎛정도로 형성하는 것을 특징으로 하는 반도체장치의 범프형성방법.
  4. 제1항에 있어서, 상기 제1범프의 높이는 10㎛~25㎛정도, 상기 제2범프의 높이는 1㎛~15㎛정도로 형성하는 것을 특징으로 하는 반도체장치의 범프형성방법.
  5. 제1항에 있어서, 상기 제1범프 및 제2범프는 전해도금방식으로 형성되는 것을 특징으로 하는 반도체장치의 범프형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018468A 1992-10-08 1992-10-08 반도체장치의 범프 형성방법 KR960011855B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920018468A KR960011855B1 (ko) 1992-10-08 1992-10-08 반도체장치의 범프 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018468A KR960011855B1 (ko) 1992-10-08 1992-10-08 반도체장치의 범프 형성방법

Publications (2)

Publication Number Publication Date
KR940010284A true KR940010284A (ko) 1994-05-24
KR960011855B1 KR960011855B1 (ko) 1996-09-03

Family

ID=19340817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018468A KR960011855B1 (ko) 1992-10-08 1992-10-08 반도체장치의 범프 형성방법

Country Status (1)

Country Link
KR (1) KR960011855B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818902B1 (ko) * 2000-04-18 2008-04-04 프리스케일 세미컨덕터, 인크. 상호 접속 구조체 제조 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818902B1 (ko) * 2000-04-18 2008-04-04 프리스케일 세미컨덕터, 인크. 상호 접속 구조체 제조 방법 및 장치

Also Published As

Publication number Publication date
KR960011855B1 (ko) 1996-09-03

Similar Documents

Publication Publication Date Title
KR950004464A (ko) 칩 범프의 제조방법
KR970008436A (ko) 반도체 소자의 범프구조 및 형성방법
KR970053663A (ko) 반도체 칩 스케일 반도체 패키지 및 그 제조방법
KR880003409A (ko) 반도체 장치를 제조하는 방법
JPS6461934A (en) Semiconductor device and manufacture thereof
KR950007059A (ko) 집적 회로
KR960019684A (ko) 리드프레임과 그 제조방법
KR940010284A (ko) 반도체장치의 범프형성방법
KR100571752B1 (ko) 칩 스케일 패키지
US20190295979A1 (en) Solder bump, flip chip structure and method for preparing the same
JP2797598B2 (ja) 混成集積回路基板
KR970024076A (ko) 솔더범프(solder bump)의 제조방법
KR970072363A (ko) Bga 반도체 패키지의 pcb 기판 구조
KR970030721A (ko) 반도체 기판 범프 및 그 제조방법
JP2003218113A (ja) 半導体装置及びその製造方法
KR100450242B1 (ko) 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
KR940010302A (ko) 반도체 접속장치
KR950021345A (ko) 반도체 장치 및 그의 제조 방법
JPH02121333A (ja) 半導体装置及びその製造方法
KR960043062A (ko) 반도체장치용 패드 및 그 제조방법
KR960015718A (ko) 반도체소자의 제조방법
KR940020542A (ko) 탭(tab) 패키지의 테이프 본딩방법
JPS6468935A (en) Face-down bonding of semiconductor integrated circuit device
KR970018084A (ko) 범프(bump) 접촉 방지용 홈이 형성된 섀도우 마스크(Shadow Mask)
JP2521417B2 (ja) 電鋳方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee