KR930020890A - S / T Interface Subscriber Board of Small Network Terminator - Google Patents

S / T Interface Subscriber Board of Small Network Terminator Download PDF

Info

Publication number
KR930020890A
KR930020890A KR1019920004871A KR920004871A KR930020890A KR 930020890 A KR930020890 A KR 930020890A KR 1019920004871 A KR1019920004871 A KR 1019920004871A KR 920004871 A KR920004871 A KR 920004871A KR 930020890 A KR930020890 A KR 930020890A
Authority
KR
South Korea
Prior art keywords
interface
interface unit
information
point
subscriber board
Prior art date
Application number
KR1019920004871A
Other languages
Korean (ko)
Other versions
KR950005634B1 (en
Inventor
이영대
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920004871A priority Critical patent/KR950005634B1/en
Publication of KR930020890A publication Critical patent/KR930020890A/en
Application granted granted Critical
Publication of KR950005634B1 publication Critical patent/KR950005634B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

본 발명은 종합 정보 통신망 소규모 NT 2(NETWORK TERMINATION 2), 또는 NT 12(NETWORK TERMINATION12)의 한 모듈로 종합 정보통망 단말기나 단말어댑터 (TERMINAL ADAPTER)와 직접 접속되어 기본 속도의 종합 정보 통신망 서비스를 가입자에게 제공한 것으로서, 하나의 보드로 되어 있으며, 점대점 구조에서는 8가입자, 점대다점 구조에서는 최대 64가입자 지원할 수 있는 가입자 보드에 관한 것이다. 본 발명은 점대점구조에서는 8대의 단말기를, 점대다점 구조에서는 최대 64대의 단말기를 지원한다. 또한 D채널 통신에는 RS485루프를, B채널 통신에는 PCM 인터페이스를 사용하므로써 본 발명에 의존하는 인터페이스를 지양하고, 호환성이 높은, 일반적으로 권고된 인터페이스를 사용하였다.The present invention is a module of small-scale NT 2 (NETWORK TERMINATION 2) or NT 12 (NETWORK TERMINATION 12) of the integrated telecommunication network directly connected to the integrated telecommunications terminal or terminal adapter (TERMINAL ADAPTER) subscribers to the basic speed integrated telecommunications service As provided to the, it is a single board, and relates to a subscriber board that can support up to 64 subscribers in the point-to-point structure, and up to 64 subscribers in the point-to-multipoint structure. The present invention supports 8 terminals in the point-to-point structure and up to 64 terminals in the point-to-multipoint structure. In addition, by using the RS485 loop for the D-channel communication and the PCM interface for the B-channel communication, the interface relying on the present invention is avoided, and a highly compatible and generally recommended interface is used.

Description

종합정보 통신망의 소규모 통신망 종단 장치의 S/T 인터페이스 가입자 보드S / T Interface Subscriber Board of Small Network Terminator

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 블럭도이다.1 is a block diagram of the present invention.

제2도는 제1도 중 S 인터페이스와, PCM 인터페이스와, D채널 제어부의 구체적 블럭도이다.FIG. 2 is a detailed block diagram of the S interface, the PCM interface, and the D channel control unit in FIG.

제3도는 제2도 중 8개 S인터페이스 콘트롤러의 데이타가 멀티플랙스 될 때의 타임 슬롯 할당도이다.3 is a time slot allocation diagram when data of eight S interface controllers of FIG. 2 are multiplexed.

제4도는 제3도 중 한 타임 슬롯을 차지하는 프레임 구조도이다.FIG. 4 is a frame structure diagram occupying one time slot of FIG.

제5도는 제1도 중 클럭 발생부와, RS485인터페이스부와, CPU의 구체 블럭도이다.5 is a detailed block diagram of a clock generator, an RS485 interface unit, and a CPU in FIG.

Claims (6)

종합 정보 통신망 단말기, 또는 단말어댑터와 직접 연결되어 기본 속도로 정보를 수신하는 S인터페이스부(100), 상기 S인터페이스부(100)와 연결되고, 상기 S인터페이스부(100)로부터 수신한 정보 중B 채널 정보만을 PCM 타임 슬롯에 실어 시스템(NT2 또는 NT12)의 스위치 매트릭스로 전송하거나 스위치 매트릭스로부터 RCM정보를 받아 S인터페이스부(100)으로 전송하는 RCM인터페이스부(200), 상기 S인터페이스부(100)에서 상기 PCM 인터페이스부(200)로의 정보 흐름 중에 D채널 정보를 삽입하는 추출하거나, 상기 PCM인터페이스(200)에서 상기 S인터페이스부(100)로의 정보 흐름에 D채널 정보를 삽입하는 D채널 제어부(300), 상기 시스템으로부터 클럭을 받아 상기 클럭에 동기된 클럭을 출력하여, 상기 S인터페이스부(100)에 공급하는 클럭 발생부(400), 상기 시스템의 상위 레벨과 D채널 정보를 주고받는 물리적 경로인 RS 458 인터페이스부(500), 및 상기의 종작을 전체적으로 제어 관리하는 CPU부(600)를 구비한 것을 특징으로 하는 종합정보 통신망 S/T인터페이스 가입자보드.S interface unit 100 directly connected to a comprehensive information network terminal or a terminal adapter to receive information at a basic speed, and connected to the S interface unit 100, and among the information received from the S interface unit 100. RCM interface unit 200, the S interface unit 100 to carry only the channel information in the PCM time slot to transmit to the switch matrix of the system (NT2 or NT12) or receive the RCM information from the switch matrix to the S interface unit 100 D-channel control unit 300 for inserting D-channel information in the information flow to the PCM interface unit 200 or inserting the D-channel information in the information flow from the PCM interface 200 to the S interface unit 100 in the A clock generator 400 which receives a clock from the system and outputs a clock synchronized with the clock, and supplies the clock to the S interface 100; D RS 458 interface unit 500, the physical path to exchange the channel information, and the ISDN S / T interface subscriber board comprising the sub-CPU 600 for overall control of the management of jongjak. 제1항에 있어서, 상기 S인터페이스부(100)는 8개의 S인터페이스 콘트롤러 (100 내지 117), 상기 S인터페이스 콘트롤러 각각에 연결된 과전압 보호회로(120 내지 127), 및 상기 과전압 보호회로(120 내지 127)에 연결된 라인 트랜스포머(140 내지 155)를 구비하고 있는 것을 특징으로 하는 종합 정보 통신망 S/T인터페이스 가입자보드.2. The S interface unit 100 according to claim 1, wherein the S interface unit 100 includes eight S interface controllers 100 to 117, overvoltage protection circuits 120 to 127 connected to each of the S interface controllers, and the overvoltage protection circuits 120 to 127. S / T interface subscriber board, characterized in that it comprises a line transformer (140 to 155) connected to). 제 2항에 있어서, 상기 CPU부(600)는 마이크로 프로세서(610), 상기 마이크로 프로세서(610)에 연결된 메모리 수단(620), 상기 마이크로 프로세서(610)와 상기 메모리 수단(620)에 연결된 칩 셀렉트수단(640), 및 상기 마이크로 프로세서(610)를 구비하고 있는 것을 특징으로 하는 종합 정보 통신망 S/T인터페이스 가입자 보드.The method of claim 2, wherein the CPU unit 600 includes a microprocessor 610, a memory means 620 connected to the microprocessor 610, and a chip select connected to the microprocessor 610 and the memory means 620. And a means (640) and said microprocessor (610). S / T interface subscriber board, characterized in that it comprises a. 제3항에 있어서, 상기RS485인터페이스부(500)는 RS485 수신기(510), 및 RS 485송신기(520)를 구비하고 있는 것을 특징으로 하는 종합 정보 통신망 S/T인터페이스 가입자 보드.4. The S / T interface subscriber board of claim 3, wherein the RS485 interface unit comprises an RS485 receiver (510) and an RS 485 transmitter (520). 제 4항에 있어서, 상기 클럭 발생부(400)는 상기 시스템측으로부터의 신호를 수신하는 제1카운터(420), 상기 제1카운터(420)에 연결된 위상 고정 루프(410), 상기 위상 고정 루프(410)에 연결된 제2카운터(430), 및 상기 제2카운터(430)에 연결된 앤드 게이트 수단(450)을 구비하고 있는 것을 특징으로 하는 종합 정보 통신망 S/T인터페이스 가입자 보드.5. The phase lock loop of claim 4, wherein the clock generator 400 receives a signal from the system side, a phase lock loop 410 connected to the first counter, and a phase lock loop. And a second counter (430) connected to the (410), and an end gate means (450) connected to the second counter (430). 제5항에 있어서, 상기 S 인터페이스부(100)는 상기 8개의 S 인터페이스 콘트롤러(110 내지117)를 점대점구조, 또는 점대 다전 구조로 셋팅하는데 사용하기 위한 딥 스위치(130)를 구비하고 있는 것을 특징으로 하는 종합 정보통신망 S/T인터페이스 가입자 보드.The method of claim 5, wherein the S interface unit 100 is provided with a dip switch 130 for use in setting the eight S interface controller (110 to 117) in a point-to-point structure, or a point-to-point structure Comprehensive information network S / T interface subscriber board. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920004871A 1992-03-25 1992-03-25 S/t interface surbscriber board of a small size network termination equipment in isdn KR950005634B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920004871A KR950005634B1 (en) 1992-03-25 1992-03-25 S/t interface surbscriber board of a small size network termination equipment in isdn

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004871A KR950005634B1 (en) 1992-03-25 1992-03-25 S/t interface surbscriber board of a small size network termination equipment in isdn

Publications (2)

Publication Number Publication Date
KR930020890A true KR930020890A (en) 1993-10-20
KR950005634B1 KR950005634B1 (en) 1995-05-27

Family

ID=19330844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004871A KR950005634B1 (en) 1992-03-25 1992-03-25 S/t interface surbscriber board of a small size network termination equipment in isdn

Country Status (1)

Country Link
KR (1) KR950005634B1 (en)

Also Published As

Publication number Publication date
KR950005634B1 (en) 1995-05-27

Similar Documents

Publication Publication Date Title
US5212691A (en) Private network with means for establishing virtual tie trunks between PBXS through ISDN public network
US5625685A (en) Network termination unit
KR930018891A (en) Analog telephone, digital data terminal and interconnection device of ISDN line
GB2185659A (en) Data transmission equipment
CA1333418C (en) Digital key system architecture
US5263081A (en) Method and apparatus for providing on-hook transmission for digital loop carrier channel units
US5077734A (en) Electronic exchange apparatus synchronized with digital network
EP0255290B1 (en) Time-slot assigner multiplexer
US4580259A (en) Switchboard control system
GB2358320A (en) Time division multiplexer with timeslot interchange unit located between trunk and tributary buses
US5446731A (en) Signaling channel data transmitting/receiving circuit of a primary multiplexer
CA1200330A (en) Time slot assignment facilities
KR930020890A (en) S / T Interface Subscriber Board of Small Network Terminator
US20020018491A1 (en) Plug-in multiplexer
GB2213024A (en) Data transmission system
KR940007980B1 (en) Isdn subscriber matching device
KR940007982B1 (en) Digiatl subscriber matching circuit
KR950008214B1 (en) Cept trunk interface unit of b-isdn
KR940007983B1 (en) Digital subscriber matching circuit
KR960002676B1 (en) Switching control of network termination in the isdn
Lu et al. The realization of ISDN user-network interface S0 reference point with special VLSI
KR940007984B1 (en) Subscriber matching circuit
KR940007981B1 (en) Digital subscriber matching circuit
KR100265354B1 (en) Small capacity switching system for Integrated Information Network (ISDN)
Windhausen et al. Report: Basic access network termination chip for ISDN 4-wire loops

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020417

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee