KR930015436A - 마스터/슬레이브 방식의 이중화 동기회로 - Google Patents

마스터/슬레이브 방식의 이중화 동기회로 Download PDF

Info

Publication number
KR930015436A
KR930015436A KR1019910024066A KR910024066A KR930015436A KR 930015436 A KR930015436 A KR 930015436A KR 1019910024066 A KR1019910024066 A KR 1019910024066A KR 910024066 A KR910024066 A KR 910024066A KR 930015436 A KR930015436 A KR 930015436A
Authority
KR
South Korea
Prior art keywords
master
slave
output
clock
power
Prior art date
Application number
KR1019910024066A
Other languages
English (en)
Other versions
KR950005141B1 (ko
Inventor
주범순
이창문
이정희
김정식
박권철
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019910024066A priority Critical patent/KR950005141B1/ko
Publication of KR930015436A publication Critical patent/KR930015436A/ko
Application granted granted Critical
Publication of KR950005141B1 publication Critical patent/KR950005141B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 전자교환기의 망동기 장치에 있어서, 이중화 동기회로에 관한 것으로, 특히 마스터/슬레이브(Master/Slave) 방식의 이중화 동기회로에 관한 것이다.
따라서, 본 발명은 이중화된 클럭공급장치에 마스터/슬레이브 방식을 하드웨어적으로 구형하므로써 이중화된 클럭 공급장치의 상태 저하 유발을 방지하고 유지보수시 시스템에 미치는 영향을 최소화하기 위한 것이다.

Description

마스터/슬레이브 방식의 이중화 동기회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 이중화 동기회로의 구성도,
제2도는 본 발명의 마스터/슬레이브 신호 발생에 대한 제어값 표시도.

Claims (4)

  1. 전자교환기의 만동기 장치중 마스터/슬레이브 방식의 이중화 동기회로에 있어서, 클럭의 상태변화를 감시하는 클럭상태 감시수단(101), 전원 온시 리셀 신호를 제공하는 전원리셀 수단(103), 상기 전원레벨 수단(103)의 출력 및 상대편에서 온 전원 온 인식값을 입력으로 하여 전원 온 순서를 인식하는 전원 온 순서 인식수단(102), 상기 클럭상태 감시수단(101)의 출력과 전원 온 순서 인식수단(102)의 출력(/1Q) 및 상대편에서 온 클럭 상태 감시값을 입력으로 하여 마스터/슬레이브 제어신호를 발생시키는 마스터/슬레이브 신호 발생수단(104), 상기 마스터/슬레이브 신호 발생수단(104)의 출력(c) 및 상대편에서 온 동기신호를 입력으로 하여 리셀 신호를 발생하는 입력 동기신호 제어수단(107), 상기 입력 동기신호 제어수단(107)의 출력에 의해 리셀되어 클럭을 분주하는 클럭 분주수단(106), 상기 클럭 분주수단(106)의 출력을 입력으로 하여 동기신호를 발생시키는 동기신호 발생수단(108)으로 구성되는 것을 특징으로 하는 마스터/슬레이브 방식의 이중화 동기회로.
  2. 제1항에 있어서, 상기 마스터/슬레이브 신호 발생수단(104)의 출력단(C)에 연결되어 마스터/슬레이브 상태를 가시화하는 마스터/슬레이브 상태 가시화 수단(105)을 포함하여 구성되는 것을 특징으로 하는 마스터/슬레이브 방식의 이중화 동기회로.
  3. 제1항에 또는 제2항에 있어서, 상기 전원 온 순서 인식수단(102)은 상기 전원 온 인식값을 클리어 단자(C)의 입력으로 하고 상기 전원 리셀수단(103)의 출력을 세트단자(S)의 입력으로 하는 플립플롭(201)으로 구성되는 것을 특징으로 하는 마스터/슬레이브 방식의 이중화 동기회로.
  4. 제1항에 또는 제2항에 있어서, 상기 클럭상태 감시수단(101)은 상기 클럭 분주수단(106)의 출력을 입력으로 하는 제1단안정 멀티바이브레이터(301), 상기 제1단안정 멀티바이브레이터(301)의 출력을 입력으로 하는 제2단안정 멀티바이브레이터(302), 및 상기 제1 및 제2단안정 멀티바이브레이터(301,302)의 출력을 입력으로 하는 논리합 수단(303)으로 구성되는 것을 특징으로 하는 마스터/슬레이브 방식의 이중화 동기회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910024066A 1991-12-23 1991-12-23 마스터/슬레이브 방식의 이중화 동기회로 KR950005141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910024066A KR950005141B1 (ko) 1991-12-23 1991-12-23 마스터/슬레이브 방식의 이중화 동기회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910024066A KR950005141B1 (ko) 1991-12-23 1991-12-23 마스터/슬레이브 방식의 이중화 동기회로

Publications (2)

Publication Number Publication Date
KR930015436A true KR930015436A (ko) 1993-07-24
KR950005141B1 KR950005141B1 (ko) 1995-05-18

Family

ID=19325746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024066A KR950005141B1 (ko) 1991-12-23 1991-12-23 마스터/슬레이브 방식의 이중화 동기회로

Country Status (1)

Country Link
KR (1) KR950005141B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322344B1 (ko) * 1999-06-09 2002-02-07 현대네트웍스 주식회사 에이디에스엘의 디에스엘에이엠 동기 클럭 절체회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322344B1 (ko) * 1999-06-09 2002-02-07 현대네트웍스 주식회사 에이디에스엘의 디에스엘에이엠 동기 클럭 절체회로

Also Published As

Publication number Publication date
KR950005141B1 (ko) 1995-05-18

Similar Documents

Publication Publication Date Title
KR940012831A (ko) 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치
KR960015134A (ko) 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기
KR950035370A (ko) 모니터의 전원 제어회로
KR900010557A (ko) 모듈러 용장 고장 허용 컴퓨터 시스템에서 신호를 동기시키는 방법 및 회로
KR970031357A (ko) 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems)
KR920704428A (ko) 고속 프리스케일러
KR890003084A (ko) 병렬식 ac전력 시스템에서의 전원을 동기시키기 위한 회로 및 방법
KR930015436A (ko) 마스터/슬레이브 방식의 이중화 동기회로
GB2311195B (en) Methods and apparatus for synchronizing a clock
KR890007564A (ko) 라인 동기화 회로
KR0186058B1 (ko) 동기식 클럭 발생회로
JPH0741230Y2 (ja) 低次群障害発生時用スタッフ率固定回路
KR19980066883A (ko) 다중컴퓨터 시스템의 클럭 생성장치
KR910016502A (ko) 페이지 프린터의 정방향 테스트 패턴 발생회로
JP2745775B2 (ja) 同期動作適合測定装置
KR930008421B1 (ko) 동기회로
KR930015534A (ko) 슬립방지용 동기신호 및 클럭 공급장치
KR200319358Y1 (ko) 클럭신호발생장치
KR950022074A (ko) 이중화 클럭절체시 과도현상 제거회로 및 불필요한 절체방지회로
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
JP2000183729A (ja) クロック発生回路
KR910013788A (ko) 클럭 발생 장치
KR930005604B1 (ko) 수평동기신호 일치화회로
JP2890670B2 (ja) 同期運転適合波形発生装置
KR920005643A (ko) 정지화상 전화기의 동기 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 17

EXPY Expiration of term