KR930014031A - 소팅 컨트롤러를 가지는 데이타 뱅크 - Google Patents
소팅 컨트롤러를 가지는 데이타 뱅크 Download PDFInfo
- Publication number
- KR930014031A KR930014031A KR1019910023338A KR910023338A KR930014031A KR 930014031 A KR930014031 A KR 930014031A KR 1019910023338 A KR1019910023338 A KR 1019910023338A KR 910023338 A KR910023338 A KR 910023338A KR 930014031 A KR930014031 A KR 930014031A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- sorting
- central processing
- processing unit
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 데이타 뱅크 집적회로에서 특히 중앙처리장치(CPU)의 기능 제약을 해결하기 위하여 램 소팅을 별도로 수행하는 소팅 컨트롤러에 관한 것으로, 종래에는 데이타 뱅크내에 소팅 컨트롤러가 구비되지 않고 중앙처리장치에 의해서 시스템 (system)이 소정의 기억된 데이타를 소팅하여 이로부터 많은 시간이 필요하게 되고 이때 타이머의 구동을 위한 타임체크가 제약을 받는다는 문제가 발생되는 바, 본 발명에서는 데이타 램에 기억된 소정의 데이타를 소팅할 시에 상기 중앙처리장치의 교신에 따라 독립적으로 소팅동작을 실행하는 소팅 컨트롤러(100)를 구비하므로서, 중앙처리장치의 부담을 줄여주고, 대단위 용량의 데이타를 기억시킬 수 있는 데이타 뱅크 집적회로를 구현할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 기술에 의한 데이타 뱅크 집적회로의 구성도,
제2도는 본 발명에 의한 데이타 뱅크 집적회로의 구성도,
제3도는 제2도에서의 소팅 컨트롤러의 블럭구성도.
Claims (3)
- 중앙처리장치의 제어에 의해서 소정의 데이타가 데이타 램에 저장되는 구조를 가지는 데이타 뱅크 집적회로에 있어서, 상기 데이타 램에 기억된 소정의 데이타를 소팅할 시에 상기 중앙처리장치와의 교신에 따라 독립적으로 소팅 동작을 실행하는 소팅 컨트롤러(100)를 구비함을 특징으로 하는 데이타 뱅크 집적회로.
- 제1항에 있어서, 상기 소팅 컨트롤러(100)가 데이타를 입력하는 버스 멀티플렉서(51)와, 상기 버스 멀티플렉서(51)의 출력신호를 입력하는 비교-이동부(52)와, 상기 비교-이동부(52)의 출력신호를 입력하고 중앙처리장치(CPU)에 연결되는 제1플래그 레지스터(53)와, 페이지 카운터(54)와, 디지트 카운터(55)와, 상기 중앙처리장치(CPU)의 신호를 받는 제2플래그 레지스터(56)와, 상기 제2플래그 레지스터(56)의 출력신호를 입력하여 소팅 컨트롤 신호를 발생하는 컨트롤 신호 발생장치(57)로 이루어짐을 특징으로 하는 데이타 뱅크 집적회로.
- 데이타 뱅크 집적회로에 있어서, 중앙처리장치(10)와, 소정의 데이타를 저장하는 데이타 램(20)과, 데이타 버스를 통해 상기 중앙처리장치(10)의 제어를 받는 페이지 디코더(30)와, 상기 데이타가 상기 데이타 램(20)에 저장될 장소를 선택하기 위한 디지트 디코더(40)와, 상기 데이타 버스를 통해 상기 페이지 디코더(30)와 연결되고 상기 중앙처리장치(10)와 교신할 수 있는 소팅 컨트롤러(100)를 구비하고 상기 데이타 램에 기억된 소정의 데이타를 소팅할 시에 상기 소팅 컨트롤러(100)가 상기 중앙처리장치(10)와의 교신에 따라 독립적으로 소팅동작을 실행함을 특징으로 하는 데이타 뱅크 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023338A KR930014031A (ko) | 1991-12-18 | 1991-12-18 | 소팅 컨트롤러를 가지는 데이타 뱅크 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023338A KR930014031A (ko) | 1991-12-18 | 1991-12-18 | 소팅 컨트롤러를 가지는 데이타 뱅크 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930014031A true KR930014031A (ko) | 1993-07-22 |
Family
ID=67356748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023338A Abandoned KR930014031A (ko) | 1991-12-18 | 1991-12-18 | 소팅 컨트롤러를 가지는 데이타 뱅크 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930014031A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180117555A (ko) * | 2017-04-19 | 2018-10-29 | 인피니언 테크놀로지스 아게 | 입력 데이터 샘플들의 시퀀스를 소팅할 때 비교기를 재사용하는 스케줄링 회로를 사용하는 축소된 영역의 중간값 필터 |
| CN114691559A (zh) * | 2020-12-25 | 2022-07-01 | 安徽寒武纪信息科技有限公司 | 数据处理电路、数据处理方法及相关产品 |
-
1991
- 1991-12-18 KR KR1019910023338A patent/KR930014031A/ko not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180117555A (ko) * | 2017-04-19 | 2018-10-29 | 인피니언 테크놀로지스 아게 | 입력 데이터 샘플들의 시퀀스를 소팅할 때 비교기를 재사용하는 스케줄링 회로를 사용하는 축소된 영역의 중간값 필터 |
| CN114691559A (zh) * | 2020-12-25 | 2022-07-01 | 安徽寒武纪信息科技有限公司 | 数据处理电路、数据处理方法及相关产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008768A (ko) | 반도체기억장치 | |
| KR860006743A (ko) | 데이타 처리 시스템 | |
| WO1996025720A3 (en) | Integrated circuit | |
| KR860003556A (ko) | 인터럽트 제어 시스템 | |
| KR920001552A (ko) | 반도체 메모리 장치의 다중 비트 병렬 테스트방법 | |
| KR900015434A (ko) | 신호 발생회로 | |
| KR950015399A (ko) | 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치 | |
| KR900018793A (ko) | 정렬처리장치의 제어데이타 생성장치 | |
| KR970068365A (ko) | 통신제어장치 및 그것을 사용한 통신시스템 | |
| KR930014031A (ko) | 소팅 컨트롤러를 가지는 데이타 뱅크 | |
| ATE180339T1 (de) | Datensignalverarbeitungsgerät | |
| JPS6420143A (en) | Data input/output device controlled by processor | |
| JPS5658800A (en) | Driving device of step motor for auxiliary scanning use | |
| KR830008221A (ko) | 수치제어장치 | |
| KR970022355A (ko) | 집적 회로내의 입출력 장치 | |
| KR880008172A (ko) | 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템 | |
| KR960009416A (ko) | 출력 버퍼 공급 회로에 따른 반도체 메모리 구성을 위한 장치 및 방법 | |
| KR940015848A (ko) | 데이타 처리 시스템 | |
| KR880011673A (ko) | 2단자쌍 메모리를 이용한 캐시 메모리 회로 | |
| SU1499354A1 (ru) | Устройство дл адресации блоков пам ти | |
| SU1667041A1 (ru) | Устройство дл ввода информации | |
| Malindzak Jr et al. | Punch card output in a small laboratory | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| KR910009095A (ko) | 동기 벡터 프로세서내의 신호 파이프라이닝 | |
| JPH02220153A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19911218 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19911218 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19940730 Patent event code: PE09021S01D |
|
| PC1902 | Submission of document of abandonment before decision of registration | ||
| SUBM | Surrender of laid-open application requested |