KR930011861B1 - Recording head - Google Patents

Recording head Download PDF

Info

Publication number
KR930011861B1
KR930011861B1 KR1019900000378A KR900000378A KR930011861B1 KR 930011861 B1 KR930011861 B1 KR 930011861B1 KR 1019900000378 A KR1019900000378 A KR 1019900000378A KR 900000378 A KR900000378 A KR 900000378A KR 930011861 B1 KR930011861 B1 KR 930011861B1
Authority
KR
South Korea
Prior art keywords
region
transistor
type
recording head
type semiconductor
Prior art date
Application number
KR1019900000378A
Other languages
Korean (ko)
Other versions
KR900011578A (en
Inventor
게이 후지나
히로시 나까노
도시히꼬 이찌세
Original Assignee
캐논 가부시끼가이샤
야마지 게이조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2-3365A external-priority patent/JP3005010B2/en
Application filed by 캐논 가부시끼가이샤, 야마지 게이조오 filed Critical 캐논 가부시끼가이샤
Publication of KR900011578A publication Critical patent/KR900011578A/en
Application granted granted Critical
Publication of KR930011861B1 publication Critical patent/KR930011861B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14016Structure of bubble jet print heads
    • B41J2/14088Structure of heating means
    • B41J2/14112Resistive element
    • B41J2/14129Layer structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1601Production of bubble jet print heads
    • B41J2/1604Production of bubble jet print heads of the edge shooter type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/1626Manufacturing processes etching
    • B41J2/1629Manufacturing processes etching wet etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/164Manufacturing processes thin film formation
    • B41J2/1642Manufacturing processes thin film formation thin film formation by CVD [chemical vapor deposition]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/164Manufacturing processes thin film formation
    • B41J2/1646Manufacturing processes thin film formation thin film formation by sputtering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01Embodiments of or processes related to ink-jet heads
    • B41J2202/13Heads having an integrated circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

내용 없음.No content.

Description

기록 헤드Recording head

제1a도는 종래 반도체장치의 개략단면도.1A is a schematic cross-sectional view of a conventional semiconductor device.

제1b도는 반도체 장치를 사용하는 구동회로도.1B is a drive circuit diagram using a semiconductor device.

제1c도는 반도체 장치를 사용하는 일예를 구동회로도.1C is a drive circuit diagram showing an example of using a semiconductor device.

제2a도는 본 발명의 제1실시예에 따라 기록헤드로 사용하는 반도체 장치의 일부의 도시한 개략 단면도.FIG. 2A is a schematic cross sectional view of a portion of a semiconductor device used as a recording head according to the first embodiment of the present invention; FIG.

제2b도는 본 발명의 제2실시예에 따라 기록헤드의 회로구성부를 도시한 회로도.FIG. 2B is a circuit diagram showing a circuit arrangement portion of the recording head according to the second embodiment of the present invention. FIG.

제3도는 반도체 장치의 기생효과의 일예를 도시한 도면.3 is a diagram showing an example of parasitic effects of a semiconductor device.

제4a도는 본 발명에 따른 기록헤드를 도시한 개략 사시도.4A is a schematic perspective view showing a recording head according to the present invention.

제4b도는 제4a도에서 선 E-E'을 따라 도시된 개략 단면도.4b is a schematic cross sectional view taken along the line E-E 'in FIG. 4a.

제5도는 본 발명의 제1실시예에 따른 기록헤드 구동방법의 구동작동을 도시한 도면.5 is a diagram showing a driving operation of the recording head driving method according to the first embodiment of the present invention.

제6a도 내지 제6f도는 본 발명의 제1실시예에 따른 기록헤드 제조공정을 도시한 도면.6A to 6F show a recording head manufacturing process according to the first embodiment of the present invention.

제7a도는 본 발명의 제2실시예에 따라 기록헤드에서 사용하는 반도체 장치의 일부를 도시한 개략단면도.FIG. 7A is a schematic sectional view showing a part of a semiconductor device used in a recording head according to the second embodiment of the present invention; FIG.

제7b도는 본 발명의 제2실시예에 따라 기록헤드의 일부 회로구조를 도시한 회로도.Fig. 7B is a circuit diagram showing a part of the circuit structure of the recording head according to the second embodiment of the present invention.

제8도는 반도체 장치의 기생효과를 도시한 예시도.8 is an exemplary diagram showing parasitic effects of a semiconductor device.

제9도는 본 발명의 제2실시예에 따른 기록헤드의 실제구조를 도시한 개략단면도.9 is a schematic sectional view showing the actual structure of a recording head according to a second embodiment of the present invention.

제10도는 본 발명의 제2실시예에 따른 기록헤드 구동방법을 도시한 도면.10 is a diagram showing a recording head driving method according to the second embodiment of the present invention.

제11a도 내지 제11j도는 본 발명의 제2실시예에 따른 기록헤드 제조공정을 도시한 개략 단면도.11A to 11J are schematic cross sectional views showing a recording head manufacturing process according to the second embodiment of the present invention.

제12도는 본 발명에 따른 기록헤드가 장착된 잉크분사기록 장치의 개략 사시도.12 is a schematic perspective view of an ink jet recording apparatus equipped with a recording head according to the present invention.

제13도는 제12도의 장치에 장착된 기록헤드 배치도.FIG. 13 is a layout diagram of a recording head mounted on the apparatus of FIG.

제14도는 제12도의 캐리지 배치도.14 is a carriage arrangement of FIG.

본 발명의 복사기, 팩시밀리, 워드프로세서, 호스트 컴퓨터 터미널의 출력프린터, 또는 비디오 출력프린터에서 사용하는 기록헤드에 관한 것으로서, 특히 전역변환소자와 기록소자가 공통기판위에 형성되는 기록헤드와 기록장치에 관한 것이다.The present invention relates to a recording head for use in a copying machine, a facsimile machine, a word processor, an output printer of a host computer terminal, or a video output printer, and more particularly, to a recording head and a recording device in which a global conversion element and a recording element are formed on a common substrate. will be.

지금까지는, 다수의 반도체소자가 배열되고 동시 또는 단독으로 동작하여, 제어될 각 세그먼트로의 전류공급을 제어하는 반도체 장치가 알려져 있다.Up to now, a semiconductor device is known in which a plurality of semiconductor elements are arranged and operated simultaneously or alone to control the supply of current to each segment to be controlled.

제1a도는 그러한 반도체 장치의 일예를 도시한다. 도면에서, 부재번호(24)는 절연기판; 부재번호(25)는 반도체 기판; 부재번호(26)는 애노드 반도체 영역; 부재번호(27)는 캐소드 영역을 나타낸다.1A shows one example of such a semiconductor device. In the figure, reference numeral 24 denotes an insulating substrate; The member number 25 includes a semiconductor substrate; A reference numeral 26 denotes an anode semiconductor region; Reference numeral 27 denotes a cathode area.

상기 반도체 장치는 개별 다이오드들이 절연기판위에 간격을 두고 각각 배열되고 기판위에 부착되어 있는 구조를 하고 있는 것을 특징으로 하고 있다.The semiconductor device is characterized in that the individual diodes are arranged at intervals on the insulating substrate and attached to the substrate.

이 장치가 상기 구조를 하고 있기 때문에, 다이오드의 기준 조건의 자유도가 크며 적당한 다이오드가 사용목적에 따라 광범위하게 선택될 수 있다. 게다가, 다이오드들간의 전기적인 상호간섭이 방지될 수 있기 때문에, 높은 역 바이어스 전압은 절연기판에 의해 차단될 수 있고, 대 전류가 공급될 수 있으며, 높은 내압을 가지며 대전류에 견딜 수 있는 반도체 장치가 실현된다.Since this device has the above structure, the degree of freedom of the reference conditions of the diode is large, and an appropriate diode can be widely selected depending on the intended use. In addition, since electrical interference between diodes can be prevented, a high reverse bias voltage can be interrupted by an insulating substrate, a large current can be supplied, a high breakdown voltage, and a semiconductor device capable of withstanding large currents. Is realized.

제1b도는 제1a도에 도시된 반도체 장치를 사용하는 전기 회로의 일예를 도시한다.FIG. 1B shows an example of an electric circuit using the semiconductor device shown in FIG. 1A.

이 회로에서, 예를들어 부하저항등과 같은 세그멘트(28)에 전류를 공급하기 위하여, 스위치(29)가 폐쇄되고, 포지티브 전위(H1)가 바이어스되며, 스위치(30)가 폐쇄되어 전류가 흐르게 될 세그먼트에 대응하는 다이오드(31)를 온 시킨다.In this circuit, the switch 29 is closed, the positive potential H 1 is biased, and the switch 30 is closed so that the current is supplied to the segment 28 such as a load resistance, for example. The diode 31 corresponding to the segment to flow is turned on.

이때, 단지 원하는 세그먼트(28)만이 타 세그먼트에 영향을 주지않고 홀로 작동될 수 있다.At this time, only the desired segment 28 can be operated alone without affecting other segments.

또한 기록헤드에서는, 상기 소망회로구조가 사용된다. 절연변환소자와 같은 각 세그먼트들은 각 다이오드에 접속되므로 세그먼트는 홀로 작동될 수 있다.In the recording head, the desired circuit structure is used. Since each segment, such as an isolation conversion element, is connected to each diode, the segment can be operated alone.

그러나, 상기 종래예에서는, 각각의 반도체 소자가 절연기판위에 배치되어 있기 때문에, 다음과 같은 기술적인 문제가 있다.However, in the above conventional example, since each semiconductor element is arranged on an insulating substrate, there are the following technical problems.

① 각각의 다이오드는 하나씩 절연기판위에 배치되어 부착되기 때문에, 필요한 단계가 많고 반도체 장치의 단가가 높다.(1) Since each diode is placed and attached one by one on an insulated substrate, there are many necessary steps and the cost of the semiconductor device is high.

② 각각의 다이오드가 사용되기 때문에, 다이오드의 특성들간에 큰 편차가 있다. 다수의 다이오드를 사용하는 경우에, 시스템의 설계에 있어서 전체 균형을 고려하여 허용도를 큰 값으로 설정할 수 있다.Since each diode is used, there is a large deviation between the characteristics of the diode. In the case of using multiple diodes, the tolerance can be set to a large value in consideration of the overall balance in the design of the system.

③ 다이오드를 전기접속시키기 위해 본딩을 수행할 때, 다이오드 배치에 따른 공간과 외형을 고려하여야 하며, 다이오드를 격리시키기 위한 간격을 고려해야 한다. 그래서, 유니트 구역당 양품율이 감소되어 전체 반도체장치의 소형화가 제한된다.③ When bonding is performed to connect the diodes, the space and shape of the diode arrangement must be taken into account, and the spacing to isolate the diodes must be taken into account. Thus, the yield rate per unit area is reduced, which limits the miniaturization of the entire semiconductor device.

상기 문제(① 내지 ③)를 해결하기 위하여, 미합중국 특허 번호 제4,429,321호(마쯔모도)로 발표된 공통 기판상에 별개의 소자를 형성하는 것이 바람직하다.In order to solve the above problems (1) to (3), it is preferable to form a separate element on a common substrate disclosed in US Pat. No. 4,429,321 (Matsumodo).

트랜지스터가 반도체 기판에 배치되고 회로가 제1c도에 도시된 것처럼 구성되는 경우에, ⑤만약 트랜지스터의 전류증폭요소에 변화가 있다면 소정의 내전류증폭요소를 가진 다이오드에서 전류가 집중된다.In the case where the transistor is disposed on the semiconductor substrate and the circuit is configured as shown in Fig. 1C, (5) current is concentrated in the diode having a predetermined withstand current amplifier element if there is a change in the current amplifier element of the transistor.

상기 반도체 장치가 잉크를 방출하기 위한 방출구멍, 방출포트와 연결된 액체통로, 및 열복사전송기록, 열기록에 사용되는 열헤드 또는 방출포트에 대응하는 액체통로의 내부 또는 외부에 구비된 방출에너지 발생소자 역할을 하는 전기/열 변환소자에 구성된 잉크분사 기록헤드와 같은 기록헤드에 사용되는 경우, 상기 원인에 따른 기록헤드의 확장과 고단가를 피하기가 어려우며, 게다가 전체기록장치가 크기와 가격면에서 증가한다.Emission energy generating element provided inside or outside of the liquid passage corresponding to the heat hole or discharge port used for heat radiation transfer recording and heat recording, and the heat passage for discharging ink, the liquid passage connected to the discharge port, and the semiconductor device. When used for a recording head such as an ink jet recording head configured in a functioning electric / thermal conversion element, it is difficult to avoid the expansion and the high cost of the recording head due to the above-mentioned causes, and the total recording apparatus increases in size and price. do.

특히, 잉크분사 기록장치에 사용되는 기록헤드에서, 본 발명자들은, 기록헤드의구조는 액체(잉크)를 사용하기 위하여 반도체장치에서 발생하는 열에 의한 영향 전기/열변환소자의 열발생에 의한 영향등을 충분히 검토하여 결정하여야 한다는 것을 많은 실험을 통해 알게 되었다.In particular, in the recording head used in the ink jet recording apparatus, the inventors have found that the structure of the recording head is influenced by heat generated in the semiconductor device in order to use liquid (ink). It has been found through many experiments that the decision must be thoroughly reviewed and determined.

즉, 헤드구조가, 열에너지를 발생하는 전열변환소자와 반도체 기능소자가 공통반도체 기판위에 형성될 때, 화질은 배선, 소자구조 및 구동조건에 따라 상당히 변화될 것이다. 구체적으로 기록종이에 방출된 잉크접착에 있어서 변동이 심할 것이다. 그러므로 질 높은 잉크분사기록을 얻기 위하여, 도트(dot)의 변동을 최소한 하나로 제한하는 구조가 나타나야 한다.That is, when the head structure is formed on the common semiconductor substrate, the electrothermal converting element and the semiconductor functional element generating thermal energy, the image quality will vary considerably depending on the wiring, the element structure and the driving conditions. Specifically, there will be a great variation in the adhesion of the ink released on the recording paper. Therefore, in order to obtain a high quality ink jet recording, a structure must be shown which limits the fluctuation of dots to at least one.

본 발명은 이전 기술을 감안하여 만들어졌다.The present invention has been made in view of the prior art.

본 발명의 제1목적은 비교적 쉽게 제조가능한 저단가의 반도체 장치를 제공하려는 것이다.It is a first object of the present invention to provide a low cost semiconductor device that can be manufactured relatively easily.

본 발명의 제2목적은, 특히 소자들간의 변동을 줄이고 장치가 일정한 소자로 구성된, 다수의 소자를 가진 반도체장치를 제공하는 것이다.It is a second object of the present invention to provide a semiconductor device having a plurality of elements, in particular, which reduces fluctuations between elements and in which the device is composed of constant elements.

본 발명의 제3목적은 고집적도를 가진 소형 반도체장치를 제공하는 것이다.It is a third object of the present invention to provide a small semiconductor device with high integration.

본 발명의 제4목적은 기생 PN접합구조로 인한 누설전류를 줄일 수 있는 효과적인 반도체 장치를 제공하는 것이다.It is a fourth object of the present invention to provide an effective semiconductor device capable of reducing leakage current due to a parasitic PN junction structure.

본 발명의 제5목적은 인접소자상의 영향이 방지되고 장치의 오기능이 발생하지 않는 다수의 소자로 구성된 반도체 장치를 제공하는 것이다.A fifth object of the present invention is to provide a semiconductor device composed of a plurality of devices in which the influence on the adjacent devices is prevented and the malfunction of the device does not occur.

본 발명의 제6목적은 훌륭한 방출특성을 가지며 고해상도를 고속으로 기록할 수 있는 기록헤드를 제공하는 것이다.A sixth object of the present invention is to provide a recording head having excellent emission characteristics and capable of recording high resolution at high speed.

본 발명의 제7목적은, 상기 문제들을 해결하려는 수단으로서, 반도체기판, 반도체기판 위에 구비된 트랜지스터 소자, 및 반도체 기판위에 구비된 전기/열변환 소자로 구성된 기록헤드를 제공하는 것이며, 여기서 기록헤드는 각 트랜지스터 소자의 베이스와 콜렉터가 폐쇄된 제1배선전극, 반도체 기판에 접속된 제2배선 전극, 및 전기/열 변환소자의 전극중 하나에 접속된 제3배선전극을 가지고, 그리고 트랜지스터 소자의 에미터와 전기/열 변환소자의 다른전극이 접속된다.A seventh object of the present invention is to provide a recording head comprising a semiconductor substrate, a transistor element provided on the semiconductor substrate, and an electric / thermal conversion element provided on the semiconductor substrate, as means for solving the above problems, wherein the recording head Has a first wiring electrode with a closed base and a collector of each transistor element, a second wiring electrode connected to a semiconductor substrate, and a third wiring electrode connected to one of the electrodes of the electric / thermal conversion element, and The emitter and the other electrode of the electric / heat conversion element are connected.

본 발명의 제8목적은; 반도체 기판; 반도체 기판위에 구비된 트랜지스터 소자; 및 반도체 기판위에 구비된 전기/열 변환소자로 구성된 기록헤드를 제공하는 것으로서, 여기서, 기록헤드는 전기/열 변환소자의 전극쌍중 하나에 접속된 제1배선전극과 트랜지스터 소자의 에미터에 접속된 제2배선전극을 가지며, 각 트랜지스터 소자의 베이스와 콜렉터는 폐쇄되고 전기/열 변환소자의 전극쌍중 다른 하나에 접속된다.The eighth object of the present invention is; Semiconductor substrates; A transistor device provided on the semiconductor substrate; And a recording head composed of an electrical / thermal conversion element provided on the semiconductor substrate, wherein the recording head is connected to the first wiring electrode connected to one of the electrode pairs of the electrical / thermal conversion element and the emitter of the transistor element. And a second wiring electrode, the base and the collector of each transistor element are closed and connected to the other one of the electrode pairs of the electric / thermal conversion element.

본 발명에 따라, 다수의 소자가 동일한 단계에 의해 기록 헤드의 기판에 형성될 수 있고, 고밀도, 고성능, 및 기록헤드의 소형화가 저 단가로 실현될 수 있다.According to the present invention, multiple elements can be formed on the substrate of the recording head by the same steps, and high density, high performance, and miniaturization of the recording head can be realized at low cost.

또 다른 실시예에 따라, 에너지 발생소자를 구동하는 트랜지스터의 콜렉터와 베이스는 폐쇄되고, 다수의 다이오드를 형성하는 트랜지스터의 전류증폭 요소간에 변동이 있다 하더라도, 전류집중은 소정의 대전류 증폭요소를 가진 다이오드에서는 발생하지 않는다. 그래서, 에너지 발생소자와 반도체 소자는 파괴되지 않는다.According to yet another embodiment, the collector and the base of the transistor driving the energy generating element are closed and the current concentration is a diode having a predetermined large current amplifying element, even if there is a variation between the current amplifying elements of the transistors forming a plurality of diodes. It does not occur in. Thus, the energy generating element and the semiconductor element are not destroyed.

한편, 실시예에 따라, 반도체소자와 에너지 발생소자는 동일기판에 형성될 수 있고, 고밀도, 고성능 기록헤드의 소형화가 실현될 수 있다. 게다가, 실시예의 회로구성에 따라, 항상 안정하고 훌륭한 방출반응 특성을 가진 액체 소적이 고속으로 형성될 수 있다.On the other hand, according to the embodiment, the semiconductor element and the energy generating element can be formed on the same substrate, and the miniaturization of the high density, high performance recording head can be realized. In addition, according to the circuit arrangement of the embodiment, liquid droplets which are always stable and have excellent emission reaction characteristics can be formed at high speed.

게다가, 본 발명의 회로구조에 따라, 항상 안정된 액체 소적이 훌륭한 반응과 고속으로 형성된다.In addition, according to the circuit structure of the present invention, always stable liquid droplets are formed with excellent reaction and high speed.

본 발명은 다음의 도면에 따라 상세히 설명될 것이다. 본 발명은 실시예에 한정되지 않는다. 본 발명의 목적을 얻기 위한 어떠한 수정도 본 발명의 사상내에서 이루어질 수 있다.The invention will be explained in detail according to the following drawings. The present invention is not limited to the examples. Any modification to achieve the object of the present invention may be made within the spirit of the present invention.

[실시예 1]Example 1

제2a도는 본 발명의 기록헤드에서 사용하는 기능소자를 도시한 개략 단면도이다. 도면에서, 부재번호 1은 N형 실리콘기판을 나타내고; 2는 N형 소자를 구성하는 에피텍셜 영역; 3은 소자를 형성하는 P형 콜렉터 매입영역; 4는 분리소자에 대한 N형 분리영역; 5는 소자를 구성하는 P형 콜렉터 영역; 6은 소자를 분리하는 P형 분리영역; 7은 소자를 구성하는 고농도 P형 에미터 영역; 8은 소자를 구성하는 고농도 P형 베이스 영역; 9는 소자를 구성하는 고농도 P형 분리 영역; 10은 소자를 분리하는 N형 분리영역을 나타낸다. 그러한 기능소자는, 전극(11)을 순방향으로 바이어스 시키고(VHI)를 전극(11)에 양전위의 바이어스(VHI)를 가하여 셀 내부의 PNP 트랜지스터가 온되고 바이어스 전류가 콜렉터 전류와 베이스 전류로서 에미터전극(113)으로 흐르도록 작동한다. 제2b도에 도시된 등가회로처럼 베이스와 콜렉터가 연결된 구성을 사용하여 기록헤드가 바람직하게 구동된다. 그래서, 기록헤드가 필요로 하는 고속 스위칭 성능이 얻어진다. 성능의 향상이 바람직하다. 기생효과는 비교적 적다. 따라서 소자들간의 변동이 작다. 그래서 안정구동전류를 얻을 수 있다.2A is a schematic cross-sectional view showing a functional element used in the recording head of the present invention. In the drawing, reference numeral 1 denotes an N-type silicon substrate; 2 is an epitaxial region constituting an N-type element; 3, a P-type collector buried region forming an element; 4 is an N-type isolation region for the isolation element; 5 is a P-type collector region constituting an element; 6, a P-type isolation region for separating elements; 7 is a high concentration P-type emitter region constituting the device; 8, a high concentration P-type base region constituting the device; 9 is a high concentration P-type isolation region constituting the device; 10 represents an N-type isolation region for separating the elements. Such a functional element biases the electrode 11 in the forward direction (V HI ) and applies a positive potential bias (V HI ) to the electrode 11 so that the PNP transistor inside the cell is turned on and the bias current is the collector current and the base current. It is operated to flow to the emitter electrode 113 as a. The recording head is preferably driven using a configuration in which the base and the collector are connected as in the equivalent circuit shown in FIG. 2B. Thus, the fast switching performance required by the recording head is obtained. Improvement in performance is desirable. Parasitic effect is relatively small. Therefore, the variation between devices is small. Thus, stable driving current can be obtained.

실시예에서, 분리 영역은 접지되지 않는다. 그러한 반도체 장치에서, 즉 분리영역이 접지되지 않는 반도체 장치에서는, 고농도 P형 콜렉터 영역을 제외한 콜렉터 영역간의 P형 콜렉터 매입영역(3), P형 콜렉터 영역(5)을 포함한 영역, 고농도 N형 베이스 영역(8)을 제외한 베이스 영역간에 N형 에피텍셜영역(2)을 포함하는 영역, 및 N형 실리콘기판의 집중을 줄이는 것이 바람직하다. 이것은 P형 콜렉터 매입영역(3)으로부터 다른 셀의 P형 콜렉터 매입영역(3)으로 N형 실리콘기판(1)을 통해 전하가 들어오는 것을 방치하기 때문이다.In an embodiment, the isolation region is not grounded. In such a semiconductor device, that is, in a semiconductor device in which the isolation region is not grounded, an area including the P-type collector embedding region 3 and the P-type collector region 5 between the collector regions except the high-concentration P-type collector region, and a high-concentration N-type base. It is preferable to reduce the concentration of the region including the N-type epitaxial region 2 and the N-type silicon substrate between the base regions other than the region 8. This is because charges are prevented from entering through the N-type silicon substrate 1 from the P-type collector embedded region 3 to the P-type collector embedded region 3 of another cell.

그 이유는 아래에서 제3도를 참조로 상세히 설명될 것이다. 제3도는 제2도에 도시된 기생효과를 가진 반도체장치의 등가회로를 도시한 도면이다. 도면에서, RC는 콜렉터 영역의 내부저항을 나타내고; RB는 베이스 영역의 내부저항을 표시하며; R3는 N형 실리콘기판(1)의 저항을 표시한다.The reason will be explained in detail with reference to FIG. 3 below. FIG. 3 is a diagram showing an equivalent circuit of the semiconductor device having the parasitic effect shown in FIG. In the figure, R C represents the internal resistance of the collector region; R B represents the internal resistance of the base region; R 3 represents the resistance of the N-type silicon substrate 1.

한편, Tr1은 P형 에미터 영역(7), N형 에피텍셜 영역(2), 및 P형 콜렉터 매입영역(3)에 의해 형성된 PNP 트랜지스터에 대응한다. Tr2는 N형 에피텍셜 영역(2), P형 콜렉터 매입영역(3), 및 N형 실리콘 기판에 의해 형성된 NPN트랜지스터에 대응한다. 게다가, Tr3은 P형 콜렉터 매입영역(3)과 인접셀의 N형 실리콘 기판(1)에 의해 형성된 기생 PNP기생 트랜지스터에 대응한다.On the other hand, Tr 1 corresponds to the PNP transistor formed by the P-type emitter region 7, the N-type epitaxial region 2, and the P-type collector embedded region 3. Tr 2 corresponds to the NPN transistor formed by the N-type epitaxial region 2, the P-type collector embedded region 3, and the N-type silicon substrate. In addition, Tr 3 corresponds to the parasitic PNP parasitic transistor formed by the P-type collector buried region 3 and the N-type silicon substrate 1 of the adjacent cell.

상기 회로에서, 트랜지스터(Tr3)가 온 되면 인접셀의 트랜지스터가 오작동된다. 오작동을 막기 위하여, RC, RB및 RS값을 큰값으로 설정하는 것이 바람직하다.In the circuit, when the transistor Tr 3 is turned on, the transistor of the adjacent cell malfunctions. In order to prevent malfunction, it is desirable to set the values of R C , R B and R S to a large value.

① Tr1은 콜렉터 전위는① Tr 1 is the collector potential

VC=VH-VBE(Tr1)+RC·IC V C = V H -V BE (Tr 1 ) + R CI C

로 표시된다.Is displayed.

한편, Tr1은 베이스 전위는On the other hand, Tr 1 is the base potential

VB=VH-VBE(Tr1)V B = V H -V BE (Tr 1 )

로 표시된다.Is displayed.

그러므로, Tr1은 콜렉터-에미터 전압(VBE)이 RC가 큰만큼 감소하므로, Tr1의 동작을 포화영역으로 설정된다. 그러므로, RC가 클때 B는 감소하고, 에미터로부터의 대부분의 전류가 B의 증가로 인하여 베이스로 흐르므로 다른 셀로의 전류누설이 감소한다.Therefore, Tr 1 decreases the collector-emitter voltage V BE as much as R C , so that the operation of Tr 1 is set to the saturation region. Therefore, when R C is large, B decreases, and since most of the current from the emitter flows to the base due to the increase of B, current leakage to other cells is reduced.

② RB값을 증가시켜 얻어지는 효과가 있다. 전류(IB)가 발생된 경우에, Tr2의 에미터 전위는 RB의 값이 크므로서 발생되고, 그것은 Tr2가 온되는 것을 어렵게 한다.② There is an effect obtained by increasing the R B value. Is generated when a current (I B) occur, the emitter potential of the Tr 2 is a larger value of R B, which makes it difficult that Tr 2-one.

③ 전류가 Tr2로 흐르면, 전위강하는 RS값이 크기 때문에 증가되므로, Tr3전위는 상승하고, Tr3가 온되는 것이 어렵게 된다.(3) When the current flows into Tr 2 , the potential drop increases because the value of R S is large, so that the Tr 3 potential rises and it becomes difficult to turn on Tr 3 .

상기 설명처럼, 인접셀의 오동작을 방지하기 위해, 각 RC,RB및 RS의 값은 크게 설정하는 것이 바람직하다. RC,RB및 RS의 값은 예컨대, 콜렉터 영역, 베이스 영역 및 N형 실리콘기판(1)의 농도를 감소시키므로서 큰 값으로 설정될 수 있다. 실시예에서, 불순물 농도는 1×1015에서 1×10-17-3의 범위내 값으로 설정되었다.As described above, in order to prevent malfunction of adjacent cells, it is preferable to set the values of each of R C , R B and R S large. The values of R C , R B and R S can be set to a large value, for example, by reducing the concentration of the collector region, the base region and the N-type silicon substrate 1. In the examples, the impurity concentration was set to a value in the range of 1 × 10 15 to 1 × 10 −17 cm −3 .

제4a도는 본 발명에 따라 잉크분사 기록헤드를 도시한 투시도이다. 부재번호 500은 잉크를 방출하는 방출부분을 나타내고, 501은 액체통로를 형성하는 분출부(500)로 통하는 액체통로 벽부재를 나타낸다. 액체통로 벽부재(501)는 감광성수지 같은것에 의해 형성된다. 부재번호(502)는 유리, 수지 같은 것으로 형성된 상부플레이트를 나타내고, 503은 액체의 공급부를 나타낸다.4A is a perspective view showing an ink jet recording head according to the present invention. Reference numeral 500 denotes a discharge portion for discharging ink, and 501 denotes a liquid passage wall member leading to the jetting portion 500 forming a liquid passage. The liquid passage wall member 501 is formed by a photosensitive resin or the like. Reference numeral 502 denotes an upper plate formed of glass, resin, or the like, and 503 denotes a supply portion of a liquid.

제4b도는 전술한 반도체소자의 구동부분을 가지는 잉크분사 기록헤드를 도시한 제4a도에서 선(E-E')에 따라 도시된 개략 횡단면도이다. 액체통로 벽부재(501)와 상부플레이트(502)는 상세한 설명을 생략하였다.FIG. 4B is a schematic cross sectional view shown along the line E-E 'in FIG. 4A showing the ink jet recording head having the driving portion of the semiconductor element described above. The liquid passage wall member 501 and the upper plate 502 have not been described in detail.

제5도는 제4a도 및 제4b도에 도시된 기록헤드를 구동시키는 방법을 설명한 다이어그램이다.5 is a diagram for explaining a method of driving the recording head shown in FIGS. 4A and 4B.

제4b도에 도시된 것과 같은 실시예의 기록헤드(100)에서, 상기 구동부분을 가지는 SiO2필름(101)은 기판위에 형성되는 열산화에 의해 형성된다. Al같은 것으로 만들어진 전극(104)과 HfB2같은 것으로 만들어진 열발생 저항층(103)에 의해 형성된 전기/열 변환소자는 산화물 필름위에 분사과정으로 형성된 SiO2필름같은 것을 포함한 축열층(102)위에 공급된다.In the recording head 100 of the embodiment as shown in FIG. 4B, the SiO 2 film 101 having the drive portion is formed by thermal oxidation formed on a substrate. The electrical / thermal conversion element formed by the electrode 104 made of Al or the heat generating resistive layer 103 made of HfB 2 or the like is supplied onto the heat storage layer 102 including the SiO 2 film formed by the spraying process on the oxide film. do.

더욱이, SiO2같은 것으로 만들어진 단열보호필름(105)과 분사과정에 의해 형성된 Ta 같은 것으로 만들어진 반 공동화 보호필름(106)은 전기/열 변환소자의 열발생부(110) 위에 및 위로 공급된다.Moreover, the heat insulating protective film 105 made of SiO 2 or the like and the semi-cavitation protective film 106 made of Ta or the like formed by the spraying process are supplied on and over the heat generating unit 110 of the electric / heat conversion element.

반면, 축열층(102)을 분사하고 형성함으로서 형성된 SiO2필름은 구동부의 배선들(201과 203)간의 단열 필름으로 완전히 형성된다. 보호층(105)에 대해서도, 필름은 배선(201과 202)간의 내부층 단열 필름으로 완전히 유사하게 형성된다.On the other hand, the SiO 2 film formed by spraying and forming the heat storage layer 102 is completely formed of a heat insulating film between the wirings 201 and 203 of the driving unit. Also for the protective layer 105, the film is formed completely similarly to the inner layer heat insulating film between the wirings 201 and 202.

감광성 폴리이미드 같은 유리물로 만들어진 보호층(107)은 구동부에서 상부플레이트의 배선(202)위에 뛰어난 기록액체 저항을 가지는 단연필름으로서 공급된다.The protective layer 107 made of glass material such as photosensitive polyimide is supplied as a short film having excellent recording liquid resistance on the wiring 202 of the upper plate at the driving portion.

제4a도에 도시된 구조는 별문제로 두고, 기록헤드는 또한 방법에 있어서, 홈, 오르피스판을 사용한 상부 플레이트 같은 것으로 조립될 수 있고, 그러한 것은 도시되지는 않았지만 분사부와 액체 통로를 형성하기 위해 배열된다. 전술한 것처럼, 기록헤드는 또한 액체가 열발생표면, 예컨대, 수직방향을 가로지르는 방향으로 분사되는 방식으로 조립될 수 있고, 액체가 제4a도에 도시된 것처럼 전기/열 변환소자의 열발생표면과 거의 평행인 방향으로 분사되는 형태와는 다른다.Apart from the structure shown in FIG. 4A, the recording head can also be assembled in a method such as a groove, an upper plate using an orifice plate, such as not shown to form a liquid passage with the jetting portion. To be arranged. As described above, the recording head may also be assembled in such a manner that liquid is injected in a direction generating a heat generating surface, for example, in a direction transverse to the vertical direction, and the liquid generating surface of the electric / heat converting element as shown in FIG. 4A. It is different from the type that is sprayed in the direction almost parallel to.

기록헤드를 구동시키는 방법은 이제 제5도를 참조하여 상세하게 설명된다. 비록 2개의 셀만 제5도에 도시되었지만, 전술한 것처럼 128개의 적정수의 셀이 M×N 매트릭스로 배열되어 전기적으로 연결되어있다.The method of driving the recording head is now described in detail with reference to FIG. Although only two cells are shown in FIG. 5, as described above, an appropriate number of 128 cells are arranged and electrically connected in an M × N matrix.

M 그룹 사이의 그룹내 N소자들 사이의 두소자로서 전열저항소자(RH1및 RH2)를 구동시키는 방식은 지금부터 설명될 것이다.The manner of driving the electrothermal resistance elements RH 1 and RH 2 as two elements between the N elements in the group between the M groups will now be described.

먼저, 전열 변환소자(RH1)를 구동시키기 위해, 바람직한 그룹은 예컨대, 장치몸체부에서 스위치(G1)로 선택되고 기록헤드의 전열 변환소자(RH1)는 장치몸체부에서 스위치(S1)로 선택된다. 그래서, 트랜지스터 구조를 사용한 다이오드 셀(SH1)이 먼저 바이어스되고, 전류가 공급되며, 그리고 전열 변환소자(RH1)가 열을 발생시킨다. 그런 열에너지는 액체상변화의 원인이 되어, 필름 비등효과가 발생되므로서 거품이 발생되고 액체가 분사부에서 분사된다.First, in order to drive the electrothermal conversion element RH 1 , the preferred group is selected, for example, by the switch G 1 in the device body part and the electrothermal conversion element RH 1 of the recording head is switched by the switch S 1 in the device body part. ) Is selected. Thus, diode cell SH 1 using the transistor structure is first biased, current is supplied, and electrothermal converting element RH 1 generates heat. Such thermal energy causes a liquid phase change, so that a film boiling effect is generated, bubbles are generated, and the liquid is injected from the injection portion.

위와 비슷한 방법에서, 전열변환소자(RH2)를 구동시키는 경우조차, 몸체부의 스위치(G1)와 S2가 선별적으로 온되고, 기록헤드의 다이오드셀(SH2)가 구동되므로서, 전류가 전열변환소자(RH2)로 공급된다.In the method similar to the above, even when driving the electrothermal conversion element (RH 2 ), the switch (G 1 ) and S 2 of the body portion is selectively turned on, the diode cell (SH 2 ) of the recording head is driven, the current Is supplied to the electrothermal conversion element (RH 2 ).

그럼에도 또다른 실시예에 따른 반도체 장치를 제조하는 방법이 제6도를 참조하여 설명될 것이다.Nevertheless, a method of manufacturing a semiconductor device according to another embodiment will be described with reference to FIG. 6.

① 5000에서 2000Å의 두께를 가지는 실리콘 산화물 필름은 약 1×1012에서 1×1016-3의 불순물 농도를 가지는 N형 기판(1)의 표면위에 열산화작용으로 형성된다.(1) A silicon oxide film having a thickness of 5000 to 2000 GPa is formed by thermal oxidation on the surface of an N-type substrate 1 having an impurity concentration of about 1 × 10 12 to 1 × 10 16 cm -3 .

② N형 분리매입영역(4)을 형성하는 실리콘 산화물 필름은 습식으로 제거된다.(2) The silicon oxide film forming the N-type isolation buried region 4 is wet removed.

③ 이온주입으로 손실에 대한 대응책을 위해 실리콘 산화물 필름은 약 100에서 3000Å의 두께가 될때까지 형성된다. 인, 비소같은 것으로 N형 구조에 대한 불순물이 이온주입 된다. N형 분리매입영역(4)은 열활산(두께 : 5∼20㎛, 불순물 농도 : 1×1015∼1×10-17-3)에 의해 형성된다.③ In order to cope with loss by ion implantation, silicon oxide film is formed until it is about 100 to 3000Å. Impurities such as phosphorus and arsenic are ion implanted into the N-type structure. The N type isolation buried region 4 is formed by thermal active acid (thickness: 5 to 20 mu m, impurity concentration: 1 x 10 15 to 1 x 10 -17 cm -3 ).

④ 다음은 P형 콜렉터매입영역(3)을 형성하는 영역의 산화물 필름은 제거된다. 붕소같은 P형 불순물은 약 100에서 3000Å 두께의 산화물필름을 통해 이온주입 된다. P형 콜렉터 매입영역(3)은 열확산으로 형성된다. 이때 쉬트(sheet) 저항은 1KΩ/□ 또는 그 이상의 값을 설정된다. 필름두께는 10에서 20㎛범위내의 값으로 설정된다. 불순물 농도는 1×10-15-3정도나 더작게 설정된다(위 과정은 제6a도에 해당한다).(4) Next, the oxide film in the region forming the P-type collector embedding region 3 is removed. P-type impurities such as boron are ion implanted through an oxide film about 100 to 3000 에서 thick. The P-type collector buried region 3 is formed by thermal diffusion. At this time, the sheet resistance is set to 1KΩ / □ or more. The film thickness is set to a value in the range of 10 to 20 mu m. The impurity concentration is set as small as 1 × 10 −15 cm −3 (the above process corresponds to FIG. 6a).

⑤ 전료면상의 산화물 필름은 제거된다. 1×1012에서 1×10-16-3의 불순물 농도의 N형 에피텍셜 실리콘 영역(2)과 약 5에서 20㎛의 두께는 적층성장으로 성장된다.⑤ The oxide film on the surface of the filler is removed. The N-type epitaxial silicon region 2 with an impurity concentration of 1 × 10 12 to 1 × 10 −16 cm −3 and a thickness of about 5 to 20 μm are grown by lamination growth.

⑥ 그래서, 약 1000에서 10000Å의 두께의 실리콘 산화물 필름은 에피텍셜 영역표면위에 형성된다. P형 콜렉터 영역(5)을 형성하는 영역의 산화물 필름은 습식으로 제거된다. P형 불순물은 새로 형성된 약 100에서 3000Å의 두께를 가지는 실리콘 산화물 필름을 통해 이온 주입된다. P형 콜렉터 영역(5)는 약 1×10-1723인 불순물 농도(필름두께 : 5∼10㎛)의 P형 콜렉터 매입영역을 이루기 위해 열확산으로 형성된다. 이때 쉬트 저항은 1KΩ/□ 또는 그 이상으로 설정된다.(6) Thus, a silicon oxide film of about 1000 to 10000 microns thick is formed on the epitaxial region surface. The oxide film in the region forming the P-type collector region 5 is wet removed. P-type impurities are ion implanted through the newly formed silicon oxide film having a thickness of about 100 to 3000 microns. The P-type collector region 5 is formed by thermal diffusion to form a P-type collector embedding region having an impurity concentration (film thickness: 5 to 10 mu m) of about 1 x 10 -17 cm 23 . At this time, the sheet resistance is set at 1 KΩ / □ or more.

⑦ N형 분리영역(6)은 형성하는 영역은 습식으로 제거된다. 인 함유 유리(PSG)필름은 전표면 위에 형성된다. 약 1×1014에서 1×100-16-3인 불순물농도의 N형 분리영역(6)은 1㎛ 또는 더 작은 두께가 될 때까지 열확산으로 형성된다. (위 과정은 제6b도에 해당된다.)⑦ The region where the N-type isolation region 6 is formed is removed by wet. Phosphorus-containing glass (PSG) films are formed on the entire surface. An N-type isolation region 6 having an impurity concentration of about 1 × 10 14 to 1 × 100 −16 cm −3 is formed by thermal diffusion until it becomes 1 μm or smaller in thickness. (The above process corresponds to Figure 6b.)

⑧ 다음은, 셀 영역의 산화물필름은 습식으로 제거된다. 100에서 3000Å의 두께를 가지는 실리콘 필름이 형성된다. 절연도료가 만들어진다. P형 불순물은 P형 에미터영역(7)과 고농도 P형 콜렉터 영역(7)에만 이온주입된다. 절연도료가 제거된다. 고농도 N형 베이스영역(8)과 고농도 N형 분리영역(10)을 형성하는 영역은 습식으로 제거된다. PSG필름은 전표면위에 형성된다. P 이온이 주입된다. P형 에미터영역(7), 고농도 P형 콜렉터 영역(9), 고농도 N형 베이스 영역(8), 및 고농도 N형 분리영역(10)은 동시에 형성된다(각 영역의 두께는 1㎛ 또는 더 작게 형성되고 불순물 농도는 1×1019에서 1×10-20-3범위내 값으로 따로따로 설정된다).(8) Next, the oxide film in the cell region is removed by wet. A silicon film with a thickness of 100 to 3000 mm 3 is formed. Insulation paint is made. P-type impurities are ion implanted only in the P-type emitter region 7 and the high concentration P-type collector region 7. Insulation paint is removed. The regions forming the highly concentrated N-type base region 8 and the highly concentrated N-type isolation region 10 are wet removed. PSG film is formed on the entire surface. P ions are implanted. The P-type emitter region 7, the high-concentration P-type collector region 9, the high-concentration N-type base region 8, and the high-concentration N-type isolation region 10 are formed simultaneously (the thickness of each region is 1 μm or more. Formed small and the impurity concentration is set separately to a value within the range of 1 × 10 19 to 1 × 10 −20 cm −3 ).

⑨ 각 전극의 접속점에서 실리콘 산화물 필름은 제거된다. 순수한 Al은 전 표면위에 성층된다. 전극을 제외한 나머지 영역의 잔여 Al층은 제거된다. Al과 실리콘간의 접합이행을 일으키기 위해, 합금과정은 실행되고 배선부분이 형성된다. SiO2필름(101)은 분사과정에 의해 상기 영역위에 형성된다.(위 과정은 제6c도에 해당한다.)9. The silicon oxide film is removed at the junction of each electrode. Pure Al is deposited on the entire surface. The remaining Al layer in the remaining region except for the electrode is removed. In order to cause joining between Al and silicon, an alloying process is performed and wiring portions are formed. SiO 2 film 101 is formed on the region by a spraying process (the process corresponds to Fig. 6c).

단열 영역(4)을 통한 기판(1)에 전기적으로 연결된 배선(203)이 형성된다. 축열층과 내부절연필름으로 쓰이는 SiO2필름(102)은 약 1.0㎛의 두께가 될 때까지 분사과정으로 전 표면위에 형성된다(위 과정은 제6d도에 해당한다). 다음, 1000Å 두께의 HfB2는 열발생저항층(103)으로 성층된다. 다이오드의 애노드 전극배선(201)과 캐소드 전극배선(202)으로 쓰이는 Al배선들과 전기/열 변환소자의 전극쌍(104a 및 104b)는 열발생 저항층(103)위에서 성층된다.A wiring 203 is formed which is electrically connected to the substrate 1 through the insulating region 4. The SiO 2 film 102, which is used as the heat storage layer and the internal insulating film, is formed on the entire surface by the spraying process until the thickness is about 1.0 mu m (the above process corresponds to FIG. 6d). Next, HfB 2 having a thickness of 1000 μs is formed into the heat generating resistance layer 103. Al wirings used as the anode electrode wiring 201 and the cathode electrode wiring 202 of the diode and the electrode pairs 104a and 104b of the electric / heat conversion element are stacked on the heat generating resistive layer 103.

그 다음은 Al가 선간의 절연층과 전기/열 변환소자의 보호층으로서 SiO2필름(105)은 분사과정으로 성층된다. 접촉홀이 형성된다. 캐소드 전극배선(202)이 형성된다. 반 공동화에 대한 보호층으로서 약 2000Å 두께의 Ta층은 전기/열 변환소자의 열 발생부의 윗 부분에서 성층된다. 더욱이, 보호층으로서 감광성 폴리이미드는 SiO2필름(105)과 캐소드 전극 배선(202)위에 형성된다(위 과정은 제6f도에 해당한다.)Next, Al is an insulating layer between the wires and a protective layer of the electric / heat conversion element, and the SiO 2 film 105 is formed by spraying. Contact holes are formed. The cathode electrode wiring 202 is formed. As a protective layer against anti-cavitation, a Ta layer about 2000 kW thick is deposited on top of the heat generating portion of the electric / heat conversion element. Furthermore, as a protective layer, the photosensitive polyimide is formed on the SiO 2 film 105 and the cathode electrode wiring 202 (the above process corresponds to Fig. 6f).

제4a도에 도시된 것처럼 기록헤드는 액체통과벽부재와 전술한 것과 같이 형성된 반도체 소자와 전기/열 변환소자를 가지는 기판에서 상부플레이트를 배열함으로써 제조된다.As shown in Fig. 4A, the recording head is manufactured by arranging an upper plate on a substrate having a liquid passing wall member, a semiconductor element formed as described above, and an electric / thermal conversion element.

전술한 방식으로 제조된 실시예에 따라 반도체 장치를 사용한 기록헤드에 대해서, 제2b도의 소자의 다수를 가지는 셀들은 매트릭스 처럼 연결되어 있어 동작실험들이 실행된다. 300mA(총2.4A)의 전류가 각 8개의 반도체 다이오드를 통해 흐르더라도 다른 다이오드들은 오동작을 일으키지 않으며 소적도 완전히 분사된다.For the recording head using the semiconductor device according to the embodiment manufactured in the above-described manner, cells having a plurality of elements in FIG. 2B are connected like a matrix so that operation experiments are performed. Even though 300mA (2.4A total) of current flows through each of the eight semiconductor diodes, the other diodes do not malfunction and the droplets are completely ejected.

비록 다이오드가 PNP 트랜지스터로 형성된 경우에 대해 실시예가 설명되었지만, 유사한 이점들은 또한 NPN 트랜지스터를 사용한 경우에 얻을 수 있다.Although embodiments have been described for the case where a diode is formed of a PNP transistor, similar advantages can also be obtained when using an NPN transistor.

전술한 것처럼, 실시예에 따라, 각각 고저항 전압을 가지고 전기적 분리 수행이 뛰어난 다수의 반도체 소자들은 단일 기판위에 형성될 수 있다. 따라서, 예컨대, 매트릭스 같이 연결된 반도체 소자를 포함한 회로에서, 외부에서 소자들은 하나하나 연결할 필요가 없으므로 단계수가 줄어들 수 있다. 그래서, 실패발생 상태수가 감소될 수 있고 높은 신뢰성이 보장될 수 있다.As described above, according to the embodiment, a plurality of semiconductor devices each having a high resistance voltage and excellent in electrical separation performance may be formed on a single substrate. Thus, for example, in a circuit including a semiconductor device connected like a matrix, the number of steps can be reduced since the devices need not be connected one by one from the outside. Thus, the number of failing states can be reduced and high reliability can be ensured.

반면, 실시예에 따라, 반도체 소자로 구동되는 전기/열 변환소자와 반도체 소자는 동일기판위에 형성될 수 있다. 따라서, 회로영역이 감소될 수 있는 기록헤드를 얻는 것이 가능하며, 단계수가 감소될 수 있어, 신뢰성이 높아지므로서, 높은 해상도의 기록화상이 형성될 수 있다.On the other hand, in some embodiments, the electric / heat conversion element and semiconductor element driven by the semiconductor element may be formed on the same substrate. Therefore, it is possible to obtain a recording head in which the circuit area can be reduced, and the number of steps can be reduced, so that the reliability is high, so that a high resolution recording image can be formed.

실시예는 다양한 응용분야에서 반도체 장치들에 이용될 수 있다. 예컨대, 실시예는 또한 초소전류용 다이오드로서도 이용될 수 있다. 실시예는 대 전류용 다이오드로서 역시 사용될 수 있다. 그런, 본 발명의 큰 잇점으로서는, 실시예의 반도체장치가 저항 전압에 대해서 뛰어나므로 대 전류에 의해 사용될 수 있다는 앞서 언급한 효과일 수 있다. 따라서, 실시예의 가장 전형적인 잇점은 큰 전류에 대한 장치로서 사용되는 경우를 얻을 수 있다는 것이다.Embodiments may be used in semiconductor devices in various applications. For example, the embodiment can also be used as a diode for microcurrent. The embodiment can also be used as a large current diode. As such, as a great advantage of the present invention, it may be the above-mentioned effect that the semiconductor device of the embodiment can be used by a large current because it is excellent with respect to the resistance voltage. Thus, the most typical advantage of the embodiment is that it can be used as a device for large currents.

더욱이, 트랜지스터가 반도체 소자로 사용되는 경우에 있어서, 구동전압은 에미터에 인가되어, 베이스와 콜렉터는 단락되며, 전기/열 변환소자가 연결되어, 최소 반송자가 베이스와 콜렉터간에 입사되지 않기 때문에, 스위칭 속도가 고속이어서, 발생 속도가 개량되므로 기생 효과는 또한 줄어들고, 액체에 대한 안정된 열에너지가 인가될 수 있으므로, 양호한 분사특성이 얻어질 수 있다.Furthermore, in the case where the transistor is used as a semiconductor element, the driving voltage is applied to the emitter, the base and the collector are short-circuited, and the electric / thermal conversion element is connected so that the minimum carrier does not enter between the base and the collector, Since the switching speed is high, the generation speed is improved, so the parasitic effect is also reduced, and stable thermal energy to the liquid can be applied, so that good injection characteristics can be obtained.

[실시예 2]Example 2

제7a도는 본 발명에 따른 기록헤드를 구동하는 구동부분을 도시하였다. 도면에서, 부재번호(71)는 P형 실리콘 기판을 나타낸다: 소자를 구성하는 N형 콜렉터 매입영역(72); 소자를 분리하는 P형 분리매입영역(73); N형 에피텍셜영역(74); 소자를 구성하는 P형 베이스 영역(75); 소자를 분리하는 P형 분리영역(76); 소자를 구성하는 N형 콜렉터 영역(77); 소자를 구성하는 고농도 P형 베이스 영역(78); 소자를 분리하는 고농도 P형 분리영역(79); 소자를 구성하는 N형 에미터 영역(80); 소자를 구성하는 고농도 N형 콜렉터 영역(81); 콜렉터/베이스 공통전극(82); 에미터 전극(83); 및 분리전극(83). NPN트랜지스터는 N형 콜렉터 매입영역(72), P형 베이스 영역(75), 및 N형 에미터영역(80)으로 형성된다. 콜렉터 영역은 영역(72, 77 및 81)에 의해 에미터 영역(80), 베이스 영역(75 및 78)을 완전히 둘러싸기 위해 형성된다. 반면에, 분리영역은 P형 분리매입영역, P형 분리영역(77), 및 고농도 P형 분리영역에 의해 소자분리 영역으로서 형성된다. 전술한 다수의 셀들은 매트릭스처럼 형성된다. 실시예로서 상기 구성을 가진 구동부분의 기초적인 동작은 이제부터 설명될 것이다. 제7b도는 실시예에 따라 반도체장치의 회로구성을 도시한 회로도이다. 실시예에서, 제7a도에 대해, 콜렉터/베이스 공통 전극(82)은 다이오드의 애노드에 해당하고 에미터 전극(83)은 다이오드의 캐소드에 해당한다. 즉, 콜렉터/베이스 공통 전극(82)에 양전위의 바이어스(VHI)를 인가함으로서, 셀내부의 NPN 트랜지스터는 온되고 바이어스 전류들은 콜렉터 전류와 베이스 전류로서 에미터 전극(83)에서 나온다. 본 발명에서처럼 구성을 사용함으로써, 즉, 베이스와 콜렉터가 단락된 제7b도에 도시된 구성을 사용함으로서, 고속스위칭이 이루어지며, 허용 발생특성이 얻어지며, 소자간 변환이 제거되며, 안정된 구성이 유도된다. 더욱이, 실시예에 대해, 접지에 분리전극(84)을 연결함으로서, 다른 인접셀에서 전하유입이 방지되므로 다른 비트들의 오동작의 문제점들이 제거된다.7A shows a drive portion for driving a recording head according to the present invention. In the drawing, reference numeral 71 denotes a P-type silicon substrate: an N-type collector buried region 72 constituting an element; A P-type isolation buried region 73 for separating the elements; An N-type epitaxial region 74; A P-type base region 75 constituting the device; A P-type isolation region 76 for separating the elements; An N-type collector region 77 constituting the element; A high concentration P-type base region 78 constituting the device; A high concentration P-type isolation region 79 for separating the elements; An N-type emitter region 80 constituting the device; A high concentration N-type collector region 81 constituting the element; Collector / base common electrode 82; Emitter electrode 83; And a separator electrode 83. The NPN transistor is formed of an N-type collector buried region 72, a P-type base region 75, and an N-type emitter region 80. The collector region is formed by the regions 72, 77, and 81 to completely surround the emitter region 80, the base regions 75 and 78. On the other hand, the isolation region is formed as an element isolation region by a P-type isolation buried region, a P-type isolation region 77, and a high concentration P-type isolation region. The plurality of cells described above are formed like a matrix. As an embodiment the basic operation of the driving portion having the above configuration will now be described. 7B is a circuit diagram showing the circuit configuration of the semiconductor device according to the embodiment. In an embodiment, for FIG. 7A, the collector / base common electrode 82 corresponds to the anode of the diode and the emitter electrode 83 corresponds to the cathode of the diode. That is, by applying a positive potential bias (V HI ) to the collector / base common electrode 82, the NPN transistor inside the cell is turned on and the bias currents exit the emitter electrode 83 as collector current and base current. By using the configuration as in the present invention, i.e., by using the configuration shown in FIG. Induced. Moreover, for the embodiment, by connecting the separator electrode 84 to ground, the inflow of charges in other adjacent cells is prevented, thus eliminating the problem of malfunction of other bits.

상기 반도체 장치에서, 1×1919-3또는 그 이상의 값으로 N형 콜렉터 매입영역(72)을 설정하는 것이 바람직하다. 한편, 베이스 영역(5)의 농도는 1×1013-3에서 1×1015-3의 범위내의 값으로 정하는 것이 바람직하다. 그리고 또한 고농도 베이스 영역(78)과 전극간의 접합면 면적을 최소가 되도록 감소시키는 것이 바람직하다. 이것은 NPN 트랜지스터로부터 P형 실리콘기판(71)과 분리영역(73, 74, 76)을 통해 그라운드(GND)로 흐르는 누설전류발생을 방지할 수 있기 때문이다.In the semiconductor device, it is preferable to set the N-type collector embedding region 72 to a value of 1x19 19 cm -3 or more. On the other hand, it is preferable to set the density | concentration of the base area | region 5 to the value within the range of 1 * 10 <13> cm <-3> -1 * 10 <15> cm <-3> . It is also desirable to reduce the junction surface area between the highly concentrated base region 78 and the electrode to a minimum. This is because leakage current flowing from the NPN transistor through the P-type silicon substrate 71 and the isolation regions 73, 74, and 76 to the ground GND can be prevented.

이러한 누설 전류발생이 방지되는 이유는 제8도를 참조하여 이하에 상세히 설명하기로 한다.The reason why such leakage current is prevented will be described below in detail with reference to FIG.

제8도는 제7a도에 보인 반도체 장치의 등가 회로를 도시한 것이다.FIG. 8 shows an equivalent circuit of the semiconductor device shown in FIG. 7A.

제8도에서 Rd는 콜렉터영역(N형 콜렉터 매입영역(72), N형 콜렉터영역(77), 및 고농도 N형 콜렉터영역(81)의 내부저항을 RB는 베이스영역(P형 베이스 영역(75) 및 고농도 P형 베이스 영역(78)의 내부저항을 각각 가리킨다. Tr1은 N형 콜렉터 매입영역(72), P형 베이스 영역(75), 및 N형 에미터영역(80)에 의해 형성되는 NPN 트랜지스터에 대응한다. 그리고, Tr2는 P형 베이스 영역(75), N형 콜렉터 매입영역(72), 및 P형 실리콘기판(71)에 의해 형성되는 PNP 트랜지스터를 가리킨다. 즉, Tr2는 결과적으로 누설전류의 원인이 되는 트랜지스터 구조를 나타낸다.In FIG. 8, R d represents the internal resistance of the collector region (N-type collector buried region 72, N-type collector region 77, and high concentration N-type collector region 81, and R B is the base region (P-type base region). Denotes internal resistances of the 75 and high concentration P-type base regions 78. Tr 1 is defined by the N-type collector embedding region 72, the P-type base region 75, and the N-type emitter region 80; Tr 2 indicates a PNP transistor formed by the P-type base region 75, the N-type collector buried region 72, and the P-type silicon substrate 71. That is, Tr 2 2 represents a transistor structure that eventually causes leakage current.

상기 회로에서(즉, 기록헤드의 구동부), 기생(Parasitic) 트랜지스터(Tr2)가 온되면 바이어스 전류는 거의 모두 기판(71)으로 누설되어 트랜지스터(Tr2)의 콜렉터와 에미터를 통해 GND 흘러나간다. 이 경우에 필요한 트랜지스터 Tr1의 에미터 전류를 얻기 위해서는 극도로 큰 바이어스 전류가 필요하므로 효율이 저하되며 전력 소비가 증가하고 전원장치의 원가도 비싸진다.In this circuit (i.e., the driver of the write head), when the parasitic transistor Tr 2 is on, almost all of the bias current leaks to the substrate 71 and flows GND through the collector and emitter of the transistor Tr 2 . I'm going. In this case, an extremely large bias current is required to obtain the emitter current of transistor Tr 1 , which reduces efficiency, increases power consumption, and increases the cost of the power supply.

이러한 문제를 해결하기 위해 이하의 대책이 강구되었다.In order to solve this problem, the following measures have been taken.

① Tr2를 온시키는 일이 없게끔 트랜지스터(Tr2)의 베이스 전압을 에미터 전압보다 높게 설정한다.① sets the base voltage of gekkeum transistor (Tr 2) no work of Tr on the 2 higher than the emitter voltage.

② Tr2에서 흘러나오는 전류(누설 전류)를 감소시키기 위해서, Tr2의 전류증폭율(β2)을 작은 값으로 설정한다.② In order to reduce the current (leakage current) flowing from Tr 2, and sets the current amplification factor (β 2) of the Tr 2 to a small value.

대책 ①만을 우선 설명하기로 한다. 제2도에서, Tr2가 온되는 것을 방지하기 위해서는 Tr2의 베이스와 에미터 사이의 전압 VBE(Tr2)에 대해Only the countermeasure ① will be described first. In FIG. 2 , the voltage V BE (Tr 2 ) between the base and the emitter of Tr 2 is used to prevent Tr 2 from turning on.

Figure kpo00002
Figure kpo00002

이라는 조건이 만족되어야 한다. 이제,Must be satisfied. now,

Figure kpo00003
Figure kpo00003

그러므로,therefore,

Figure kpo00004
Figure kpo00004

그러므로, 부등식(1)이 만족되기 위해서는Therefore, for inequality (1) to be satisfied

Figure kpo00005
Figure kpo00005

가 필요하다.Is needed.

즉, Tr2가 온되는 것을 방지하기 위해서는 베이스 영역의 저항 RB를 콜렉터영역의 저항 RC의 β1배 이상의 값으로 설정할 필요가 있다. 이 조건을 만족시키려면, 제7a도 및 제7b도에 보인 반도체 장치에 있어서, 콜렉터 영역의 저항(RC)을 예를들어 N형 콜렉터 매입영역(72)의 농도를 증가시킴으로써 감소시키지 않으면 안된다. 또는, 베이스영역의 저항(RB)을 증가시키기 위해서는 예를들어 고농도 P형 영역(78)의 농도를 감소시키거나, 베이스영역(78)의 면적을 감소시킨다.That is, in order to prevent Tr 2 from turning on, it is necessary to set the resistance R B of the base region to a value equal to or greater than β 1 times the resistance R C of the collector region. In order to satisfy this condition, in the semiconductor device shown in FIGS. 7A and 7B, the resistance R C of the collector region must be reduced, for example, by increasing the concentration of the N-type collector buried region 72. . Alternatively, to increase the resistance R B of the base region, for example, the concentration of the high concentration P-type region 78 is reduced, or the area of the base region 78 is reduced.

이제 대책 ②를 설명하기로 한다.The countermeasure ② will now be described.

대책 ①의 조건이 만족되지 않는 경우라해도, 즉,

Figure kpo00006
라 해도, 만일 β2<1이면 P형 실리콘기판(71)에의 누설 전류를 억제할 수 있다. 트랜지스터(Tr2)의 전류 증폭율(β2)을 작은 값으로 설정하자면 예를들어 Tr2의 베이스영역(N형 콜렉터 매입영역(2))의 농도를 증가시키는 것으로 충분하다.Even if the conditions of the measures ① are not satisfied, that is,
Figure kpo00006
Even if β 2 <1, leakage current to the P-type silicon substrate 71 can be suppressed. To set the current amplification ratio β 2 of the transistor Tr 2 to a small value, for example, it is sufficient to increase the concentration of the base region (N-type collector buried region 2) of Tr 2 .

즉, N형 콜렉터 매입영역(72)의 농도를 증가시키는 방법을 쓰면 대책 ①에도 대책 ②에도 효과가 있다.In other words, the use of the method of increasing the concentration of the N-type collector embedding region 72 is effective in the measures 1) and 2).

이러한 이유로 해서, 실시예에서는 N형 콜렉터 매입영역(72)의 불순물 농도가 1×1019-3이상으로 설정되었으며, 그리고 P형 베이스영역(5)의 불순물 농도 1×1013-3내지 1×1015-3의 범위내의 값으로 설정되었다. 제4a도는 실시예에 따른 잉크 분사 기록헤드를 보이는 개략적 사시도이다.For this reason, in the embodiment, the impurity concentration of the N-type collector buried region 72 is set to 1 × 10 19 cm −3 or more, and the impurity concentration of the P-type base region 5 is 1 × 10 13 cm −3 or more. It was set to the value in the range of 1x10 15 cm -3 . 4A is a schematic perspective view showing the ink jet recording head according to the embodiment.

제9도는 상기 언급된 반도체 소자의 구동부를 가지는 잉크 분사 기록헤드를 보이는 것으로서 제4a도의 E-E'선을 따라 본 개략 단면도이다.FIG. 9 is a schematic sectional view of the ink jet recording head having the above-mentioned driving portion of the semiconductor element, taken along the line E-E 'of FIG. 4A.

제10도는 제9도의 기록헤드를 구동하는 방법을 설명하는 개략도이다.FIG. 10 is a schematic view for explaining a method of driving the recording head of FIG.

실시예의 기록헤드(1100)에서, 상기 기능 소자를 가지며 열산화에 의해 형성되는 SiO2필름(1101)이 기판상에 형성된다.In the recording head 1100 of the embodiment, a SiO 2 film 1101 having the above functional elements and formed by thermal oxidation is formed on a substrate.

HfB2등에 의해 만들어지는 발열 저항층(1103) 및 Al등에 의해 만들어지는 전극(1104)으로써 구성되는 전열 변환소자는, 스퍼터링(sputtering)공정에 의해 형성되는 SiO2필름등으로 구성되는 축열층(蓄熱層)(1102) 위에 구비된다. 그리고, SiO2등에 의해 만들어지는 보호필름(1105)과 Ta등에 의해 만들어지는 보호필름(1106)이 스퍼터링 공정에 의해 형성되어 전연 변환소자의 발열부(1110)상에 구비된다.The electrothermal conversion element constituted by the heat generating resistive layer 1103 made of HfB 2 or the like and the electrode 1104 made of Al or the like is a heat storage layer made of a SiO 2 film or the like formed by a sputtering process. Iii) above 1102. Then, a protective film 1105 made of SiO 2 or the like and a protective film 1106 made of Ta or the like are formed by a sputtering process and provided on the heat generating portion 1110 of the all-electric converter.

두 개중 하나의 축열층(1102)을 형성하는 SiO2필름은 배선(82, 83, 84)과 전열 변환소자의 배선(1104), 구동부의 제2층 배선, 하부배선 사이의 층간 절연필름(1102)과 일체로 형성된다.The SiO 2 film forming one of the two heat storage layers 1102 is an interlayer insulating film 1102 between the wirings 82, 83, 84, the wiring 1104 of the electrothermal converting element, the second layer wiring of the driving unit, and the lower wiring. It is formed integrally with

보호층(1105)에 대해서도 마찬가지로, 필름은 제2배선(1104)과 상층배선(1111)사이에 층간 절연필름(1105')과 일체로 형성된다.Similarly for the protective layer 1105, the film is formed integrally with the interlayer insulating film 1105 ′ between the second wiring 1104 and the upper layer wiring 1111.

감광성 폴리아미드등의 유기재료로 만들어지는 보호층(1107)은 구동부의 최상부의 배선(1111)상에 우수한 기록액체내성을 가지는 절연필름으로서 구비된다.A protective layer 1107 made of an organic material such as photosensitive polyamide is provided as an insulating film having excellent recording liquid resistance on the wiring 1111 at the top of the drive section.

제1실시예와 유사하게, 본 실시예에 따르면, 기록헤드는 도시되지 않았지만 홈이 파인 상부 플레이트(top plate), 오리피스 플레이트(orifice plate)등이 액체의 통로와 방출공을 형성하도록 배치되는 방식으로도 구성될 수 있다. 앞서 말한 바와같이, 제4a도에 보인대로 전열 변환소자의 발열면과 거의 평행한 방향으로 액체가 방출되는 방식과는 달리, 발열면과 교차하는 방향으로 액체가 방출되는 방식으로도 기록헤드를 구성할 수가 있다.Similarly to the first embodiment, according to this embodiment, a recording head is not shown but a grooved top plate, orifice plate, etc. are arranged to form a passage and a discharge hole of a liquid. It may also be configured as. As described above, unlike the manner in which the liquid is discharged in a direction substantially parallel to the heat generating surface of the electrothermal converting element as shown in FIG. 4A, the recording head is constructed in such a manner that the liquid is discharged in the direction crossing the heat generating surface. You can do it.

기록헤드의 구동 방법을 이제 상세히 설명하기로 한다. 비록 제10도에서 단지 2개의 셀만이 도시되었지만, 예를들면 128개와 같이 적절한 수의 소자가 앞서 말한것과 같이 배치되어 M×N 매트릭스와 같이 전기적으로 접속된다.The driving method of the recording head will now be described in detail. Although only two cells are shown in FIG. 10, an appropriate number of elements, for example 128, are arranged as previously described and electrically connected as in an M × N matrix.

전열 저항소자(RH1과 RH2)를 M개의 그룹중 한그룹에 있는 N개의 세그먼트 중 두 세그먼트로서 구동하는 방법을 이제 설명하기로 한다.The method of driving the electrothermal resistance elements RH 1 and RH 2 as two of the N segments in one of the M groups will now be described.

우선, 전열 변환소자(RH1)를 구동하기 위해 장치 본체에 있는 스위치(G1)에 의해 소기의 그룹을 선택하고, 예를들면 장치 본체에 있는 스위치(S1)에 의해 전열 변환소자(RH1)를 선택한다. 그러므로, 트랜지스터 구성을 가지는 다이오드 셀(RH1)은 순방향으로 바이어스되며, 전류가 공급되고, 기록헤드이 전열 변환소자(RH1)는 열을 발생한다. 이러한 열에너지는 액체의 상태 변화를 초래하며, 이에 의해 필름 비등(boiling) 효과가 발생하고 기포가 생기며 액체는 방출공으로부터 방출된다.First, a desired group is selected by the switch G 1 in the apparatus main body to drive the electrothermal conversion element RH 1 , and for example, the switch S 1 in the apparatus main body is selected. 1 ). Therefore, the diode cell RH 1 having the transistor configuration is biased in the forward direction, current is supplied, and the heat transfer element RH 1 of the write head generates heat. This thermal energy causes a change in the state of the liquid, whereby a film boiling effect occurs, bubbles are generated, and the liquid is released from the discharge hole.

이러한 방식과 유사하게, 전열 변환소자(RH2)의 구동의 경우에도, 예를들면 장치 본체에 있는 스위치(G1및 S2)가 선별적으로 온되면 기록헤드에 있는 다이오드 셀(RH2)이 구동되며, 전열 변환소자(RH2)에 전류가 공급된다.Similarly, in the case of driving the electrothermal converting element RH 2 , for example, if the switches G 1 and S 2 in the device body are selectively turned on, the diode cell RH 2 in the recording head is selectively turned on. Is driven, and a current is supplied to the electrothermal converting element RH 2 .

P형 반도체 기판이 본 발명에서와 같이 사용되면, 분리전극(84)은 그라운드 전위로 유지되고, 이에 의해 기판을 분리영역(73, 76, 79)을 통해 그라운드 전위로 유지된다. 그러므로, 각 셀은 분리된다.If a P-type semiconductor substrate is used as in the present invention, the isolation electrode 84 is held at ground potential, thereby keeping the substrate at ground potential through the isolation regions 73, 76, 79. Therefore, each cell is separated.

이 구조는 또한 아래와 같은 우수한 효과를 갖는다. 이 구조가 기록헤드에 사용될 때 기판(71)은 그 자체가 외부에 부분적으로 노출되거나 또는 도전성 본체의 구성부재를 통해 노출된다. 따라서, 조작자가 기판(71)을 건드릴 염려가 있다.This structure also has the following excellent effects. When this structure is used for the recording head, the substrate 71 itself is partially exposed to the outside or through the constituent members of the conductive body. Thus, the operator may touch the substrate 71.

그리고, 제4a도에 보인대로, 기판(71)의 일부분이 에미션 오리피스 부근에 위치되면 잉크와 종이 먼지가 접착할 우려가 있다. 이러한 점에서 보면, P형 기판이 사용되어 그라운드 전위로 유지될 때, 바람직스럽지 못한 정전기 효과가 방지되며, 이에 의해 잉크의 열화와 종이 먼지등 이물질의 접착이 완전히 방지된다.As shown in FIG. 4A, when a part of the substrate 71 is positioned near the emission orifice, ink and paper dust may adhere to each other. In view of this, when a P-type substrate is used and maintained at ground potential, undesirable electrostatic effects are prevented, whereby deterioration of ink and adhesion of foreign matter such as paper dust are completely prevented.

더구나, 조작자가 기판을 건드린다 해도 기판은 그라운드 전위를 가지고 있으므로 조작자에게는 해가 없다. 기록헤드가 가져야할 전기 소자 분리 기능과 정전기 차폐 기능을 동시에 얻거나 만족시킬 수 있다.In addition, even if the operator touches the substrate, the substrate has a ground potential and thus does not harm the operator. It is possible to simultaneously obtain or satisfy the electric element isolation function and the electrostatic shielding function that the recording head should have.

실시예에 따른 기록헤드의 제조과정을 이제 설명하기로 한다.The manufacturing process of the recording head according to the embodiment will now be described.

① 5000에서 20000Å의 두께를 가지는 산화실리콘 필름이 약 1×1012-3에서 1×1016-3의 불순물농도를 가지는 P형 실리콘기판(71)의 표면상에 형성되었다.(1) A silicon oxide film having a thickness of 5000 to 20000 kPa was formed on the surface of the P-type silicon substrate 71 having an impurity concentration of about 1x10 12 cm -3 to 1x10 16 cm -3 .

각 셀의 콜렉터 매입영역(702)을 형성하기 위한 부분의 산화실리콘 필름은 포트리소그래피공정에 의해 제거되었다.The silicon oxide film of the portion for forming the collector buried region 702 of each cell was removed by a photolithography process.

이온 주입시의 손상을 막기 위한 대책으로서 산화실리콘 필름이 약 100에서 3000Å의 두께가 될 때까지 형성되었다. P, AS등의 N형 불순물이 이온 주입되었다. 불순물농도 1×1019-3이상의 N형 콜렉터 매입영역(72)이 10에서 20㎛ 두께가 될 때가지 열확산에 의해 형성되었다. 이때의 면적저항은 30Ω/□ 이하의 낮은 값으로 설정되었다.As a countermeasure to prevent damage during ion implantation, a silicon oxide film was formed until it became about 100 to 3000 mm thick. N-type impurities such as P and AS were ion implanted. An N-type collector buried region 72 having an impurity concentration of 1 × 10 19 cm -3 or more was formed by thermal diffusion until it became 10 to 20 mu m thick. The area resistance at this time was set to a low value of 30 mW / square or less.

그후에, P형 분리 매입영역(709)을 형성하기 위한 영역의 산화물 필름이 제거되었다. 약 100에서 3000Å두께의 산화물 필름이 형성되었다. B등 P형 불순물이 이온 주입되었다. 1×1017에서 1×1019-3의 불순물 농도를 가지는 P형 분리 매입영역(73)이 열확산에 의해 형성되었다(제11a도).Thereafter, the oxide film in the region for forming the P-type isolation buried region 709 was removed. An oxide film of about 100 to 3000 microns thick was formed. P-type impurities such as B were ion-implanted. A P-type isolation buried region 73 having an impurity concentration of 1 × 10 17 to 1 × 10 19 cm -3 was formed by thermal diffusion (Fig. 11A).

② 표면 전체에서 산화물 필름이 제거되었다. 약 1×1012에서 1×1016-3의 불순물 농도를 갖는 N형 에피텍셜영역(74)이 5에서 20㎛의 두께로 에피텍셜 성장되었다(상기 공정은 제11b도에 대응한다.)② The oxide film was removed from the whole surface. An N-type epitaxial region 74 having an impurity concentration of about 1 × 10 12 to 1 × 10 16 cm -3 was epitaxially grown to a thickness of 5 to 20 µm (the process corresponds to FIG. 11b).

③ 다음에, 약 100에서 300Å 두께의 산화실리콘 필름이 N형 에피텍셜 영역의 표면위에 형성된다.(3) Then, a silicon oxide film of about 100 to 300 microns thick is formed on the surface of the N-type epitaxial region.

그위에 레지스트(resist)가 피복되어 패턴(pattern) 형성된다. 저농도 베이스 영역(75) 형성을 위한 영역에만 p형 불순물이 이온 주입되었다. 레지스트는 제거되었다. 1×1013에서 1×1015-3의 불순물농도를 가지는 저농도 P형 베이스영역(75)이 두께 5에서 10㎛까지 열확산에 의해 형성되었다.A resist is coated thereon to form a pattern. The p-type impurity was ion-implanted only in the region for forming the low concentration base region 75. The resist was removed. A low concentration P-type base region 75 having an impurity concentration of 1 × 10 13 to 1 × 10 15 cm -3 was formed by thermal diffusion from 5 to 10 mu m in thickness.

표면 전체위의 산화물 필름이 제거되었다. 그리고, 두께 약 1000에서 10000Å의 산화실리콘 필름이 형성 되었다. P형 분리영역(76)을 형성할 영역의 산화물 필름이 제거되었다(도시되지 않은). BSG필름이 CVD공정을 사용하여 표면 전체위에 부착된다. 불순물농도 1×1018에서 1×1020-3이며 두께 약 10㎛인 P형 분리영역(76)이 열확산에 의해 추가로 형성되어 P형 분리 매입영역(73)에 까지 도달한다.The oxide film over the entire surface was removed. Then, a silicon oxide film having a thickness of about 1000 to 10000 kPa was formed. The oxide film in the region where the P-type isolation region 76 is to be formed was removed (not shown). The BSG film is deposited on the entire surface using a CVD process. A P-type isolation region 76 having an impurity concentration of 1 × 10 18 to 1 × 10 20 cm -3 and a thickness of about 10 μm is further formed by thermal diffusion to reach the P-type isolation buried region 73.

④ (도시되지 않은)BSG 필름이 제거되었다. 두께 약 1000에서 10000Å의 산화실리콘 필름이 형성되었다. 그리고 N형 콜렉터영역(77)을 형성할 영역만의 산화물 필름이 제거되었다. PSG필름이 형성되고, 이에 의해 P+이온이 주입되었다. N형 베이스영역(77)이 열확산에 의해 형성되어 콜렉터 매입영역(75)에 도달한다. 이때의 면적저항은 10Ω/□ 이하의 낮은 값으로 설정되었다. 반면, N형 콜렉터영역(77)의 두께는 약 10㎛으로 설정되었고, 불순물농도는 1×1018에서 1×1020-3의 값으로 설정되었다.④ The BSG film (not shown) was removed. A silicon oxide film with a thickness of about 1000 to 10000 kPa was formed. And the oxide film of only the area | region to form the N type collector area | region 77 was removed. PSG films were formed, whereby P + ions were implanted. An N-type base region 77 is formed by thermal diffusion to reach the collector embedding region 75. The area resistance at this time was set to a low value of 10 dB / square or less. On the other hand, the thickness of the N-type collector region 77 was set to about 10 mu m, and the impurity concentration was set to a value of 1 x 10 18 to 1 x 10 20 cm -3 .

그후에, 셀 영역의 산화물 필름이 제거되었다. 두께 100에서 3000Å의 산화실리콘 필름이 형성되었다. 레지스트가 패턴되었다. 고농도 베이스영역(78) 및 고농도 분리영역(79)을 형성할 영역에만 P형 불순물이 이온 주입되었다. 레지스트가 제거되었다. N형 에미터 영역(80)과 고농도 N형 콜렉터영역(81)을 형성한 영역의 산화물 필름이 제거되었다. 표면 전체 위에 PSG필름이 형성되었다. N+이온이 주입되었다. 고농도 P형 베이스영역(78), 고농도 P형 분리영역(79), N형 에미터영역(80), 고농도 N형 콜렉터영역(81)이 열확산에 의해 동시에 형성되었다. 상기 각 영역의 두께는 1.0㎛이하로 설정되었으며, 불순물 농도는 1×1019에서 1×1020-3의 범위내의 값으로 설정되었다(위의 공정은 제11d도에 대응한다).Thereafter, the oxide film in the cell region was removed. A silicon oxide film having a thickness of 100 to 3000 mm 3 was formed. The resist was patterned. P-type impurities were ion-implanted only in the region where the high concentration base region 78 and the high concentration isolation region 79 were to be formed. The resist was removed. The oxide film in the region where the N-type emitter region 80 and the high concentration N-type collector region 81 were formed was removed. PSG film was formed over the entire surface. N + ions were implanted. A high concentration P-type base region 78, a high concentration P-type isolation region 79, an N-type emitter region 80, and a high concentration N-type collector region 81 were simultaneously formed by thermal diffusion. The thickness of each region was set to 1.0 mu m or less, and the impurity concentration was set to a value in the range of 1x10 19 to 1x10 20 cm -3 (the above process corresponds to Fig. 11d).

⑤ 그리고, 각, 전극의 접속 위치에 있는 산화실리콘 필름이 제거되었다. 접촉구멍(contact hole)이 형성 되었다. 순수한 Al이 표면 전체위에 부착되었다. 전극영역 이외의 영역의 Al은 제거되었다. Al과 실리콘 사이의 접합성능을 높이기 위해, 합금(clloy)공정이 실행되어 하부 배선부(82, 83, 84)가 형성되었다(제11e도).(5) And the silicon oxide film in the connection position of each electrode was removed. Contact holes were formed. Pure Al was deposited all over the surface. Al in regions other than the electrode region was removed. In order to increase the bonding performance between Al and silicon, an alloy (clloy) process was performed to form lower wiring portions 82, 83, and 84 (FIG. 11E).

⑥ 층간 절연필름 역할을 하며 각각 약 1.0㎛의 두께를 갖는 축열층 및 SiO2필름(1102)이 스퍼터링 공정에 의해 표면 전체위에 형성되었다. 에미터와 베이스/콜렉터간의 전기적 접속을 위해 에칭에 의해 관통공(through hole)이 형성되었다(제11f도).(6) A heat storage layer and a SiO 2 film 1102 having a thickness of about 1.0 μm serving as an interlayer insulating film were formed on the entire surface by a sputtering process. Through holes were formed by etching for electrical connection between the emitter and the base / collector (FIG. 11f).

그리고, 두께 약 1000Å의 HfB2가 부착되어 발열저항층(1103)으로서 패턴된다. 전열 변환소자의 전극쌍(1104, 1104')이 형성된다. 그리고 한 전극(1104)과 에미터전극(83) 사이의 전기적 접속을 위해 Al이 스퍼터링에 의해 부착된다. 그리고, 각 전극과 중간 배선을 패턴하기 위한 에칭에 의해, 소기의 전기적 접속이 얻어진다(제11g도).Then, HfB 2 having a thickness of about 1000 mW is attached and patterned as the heat generating resistive layer 1103. Electrode pairs 1104 and 1104 'of the electrothermal converting elements are formed. And Al is attached by sputtering for electrical connection between one electrode 1104 and emitter electrode 83. Then, the desired electrical connection is obtained by etching for patterning each electrode and the intermediate wiring (FIG. 11g).

다음에, 전열 변환소자의 보호층과, 중간배선과 그 위에 형성된 상부 배선 사이의 절연층 역할을 하는 산화실리콘 필름이 스퍼터링에 의해 부착된다.Next, a silicon oxide film serving as an insulating layer between the protective layer of the electrothermal conversion element and the intermediate wiring and the upper wiring formed thereon is attached by sputtering.

다음에, 산화실리콘 필름에 에칭에 의해 관통공이 형성된다. 다시, Al부착 및 패터닝에 의해 중간 Al층을 통해 베이스/콜렉터전극(82)으로 접속된 상부 배선(1111)이 형성된다.Next, through holes are formed in the silicon oxide film by etching. Again, the upper wiring 1111 connected to the base / collector electrode 82 through the intermediate Al layer is formed by Al deposition and patterning.

따라서, 분리 배선은 하층에 구비된다. 에미터(캐소드) 배선과 전열 변환소자의 배선은 중간위치에 구비된다.Therefore, the isolation wiring is provided in the lower layer. The emitter (cathode) wiring and the wiring of the electrothermal conversion element are provided at intermediate positions.

베이스/콜렉터(애노드) 배선은 가장 위쪽의 위치에 배치된다. 결국 각각의 층이 두 개의 구멍을 통해 접속되는 3층 배선 구조가 된다(제11h도).Base / collector (anode) wiring is disposed at the topmost position. As a result, a three-layer wiring structure in which each layer is connected through two holes (Fig. 11h).

다음에, 캐비테이션(cavitation)방지를 위한 보호층으로서, 약 2000Å의 Ta층(1106)이 전열 변환소자의 상부에 형성된다. 다른 부분위에는 유기재료로 구성되는 감광 폴리아미드층(1107)이 보호층으로서 형성된다(제11i도).Next, as a protective layer for preventing cavitation, a Ta layer 1106 of about 2000 kPa is formed on the top of the electrothermal transducer. On the other part, a photosensitive polyamide layer 1107 made of an organic material is formed as a protective layer (Fig. 11i).

기록헤드는 전열 변환소자 및 반도체 소자를 가지는 기판에 액체통로벽부재(501)와 상부보드(board)(502)를 구비해 줌으로써 제조된다.The recording head is manufactured by providing a liquid passage wall member 501 and an upper board 502 on a substrate having an electrothermal converting element and a semiconductor element.

상기와 같이 제조된 반도체 장치를 사용하는 기록헤드에 대하여, 제7b도의 복수개의 반도체 소자를 가지는 셀이 매트릭스처럼 접속되었으며, 동작 실험이 수행되었다. 동작 실험에서는 8개의 반도체 다이오드가 한 세그먼트에 접속되고 각각 300mA(총 2.4A)의 전류가 각 다이오드를 통해 흐르도록 하였다. 그러나, 다른 반도체 다이오드는 오동작을 일으키지 않았으며, 액체 소적(aroplet)은 적절히 방출될 수 있었다. 본 발명은 또한 PNP트랜지스터 구성에도 적용 가능하다.For the recording head using the semiconductor device manufactured as described above, cells having a plurality of semiconductor elements in FIG. 7B were connected like a matrix, and operation experiments were performed. In the operation test, eight semiconductor diodes were connected to one segment and 300mA (2.4A total) of current flowed through each diode. However, other semiconductor diodes did not malfunction, and liquid droplets could be properly released. The present invention is also applicable to PNP transistor configurations.

제12도는 본 발명의 기록헤드가 설치되어 있는 잉크 분사 기록장치의 개략적 사시도이다.12 is a schematic perspective view of the ink jet recording apparatus in which the recording head of the present invention is installed.

기록지(808)를 기록 매체로서 보급하는 수단은 인자판(印字版) 롤러(804)와, 화살표(A)가 가리키는 방향으로 인자판 롤러를 회전시키는 축(806)으로 구성된다. 잉크탱크 일체형 헤드(818)가 캐리지(814) 위에 장착되며, 캐리지(814)는 두 개의 안내축(810 및 812)에 의해 안내되고 왕복 운동한다. 헤드(818)는 기록지 표면을 따라 움직이는 동안 잉크를 방출해줌으로써 기록을 행한다. 부재번호(816)는 기록헤드의 전열 변환소자를 구동할 구동신호와 반도체 기판 및 분리영역을 바이어스할 바이어스 신호를 송신할 플렉시블 케이블을 나타낸다.The means for replenishing the recording paper 808 as a recording medium includes a printing plate roller 804 and an axis 806 for rotating the printing plate roller in the direction indicated by the arrow A. FIG. An ink tank integrated head 818 is mounted on the carriage 814, which is guided and reciprocated by two guide shafts 810 and 812. The head 818 makes recording by releasing ink while moving along the recording paper surface. Reference numeral 816 denotes a flexible cable for transmitting a drive signal for driving the electrothermal converting element of the recording head and a bias signal for biasing the semiconductor substrate and the isolation region.

제13도는 기록헤드(818)를 보인다. 제4a도에 보인 헤드는 잉크탱크(824)내에 조립된다. 헤드(818)의 아래부분에는 전기접속단자(820)가 배치된다. 부재번호(838)는 플렉시블 케이블에 전기적으로 접속되며 헤드(818)의 접속단자(820)에 결합되어 있는 캐리지 측면 접속단자를 나타낸다. 캐리지 측면 접속단자(838)와 헤드 측면 접속단자(820)는 각각 구동신호를 송신할 접점과 바이어스 신호를 송신할 접점을 포함한다.13 shows the recording head 818. The head shown in FIG. 4A is assembled in the ink tank 824. An electrical connection terminal 820 is disposed below the head 818. Reference numeral 838 denotes a carriage side connection terminal electrically connected to the flexible cable and coupled to the connection terminal 820 of the head 818. The carriage side connection terminal 838 and the head side connection terminal 820 include contacts for transmitting a driving signal and contacts for transmitting a bias signal, respectively.

[실험예]Experimental Example

상기한 제1 및 제2실시예의 헤드와 종래예로서 표시되었던 미합중국 특허 제4,429,321호에 표시된 구성예의 헤드를 준비하였다. 각 헤드는 300mA와 10μsec의 펄스폭을 갖는 구동신호로 구동하여 방출된 잉크소적(droplet)의 도트 편이를 평가하였다.The heads of the first and second embodiments described above and the heads of the structural examples shown in US Pat. No. 4,429,321, which were displayed as conventional examples, were prepared. Each head was driven with a drive signal having a pulse width of 300 mA and 10 μsec to evaluate the dot shift of the ejected ink droplets.

평가방법은 다음과 같다.The evaluation method is as follows.

우선 구동펄스가 100회 입력되었고 잉크 소적이 동일 방출구로부터 방출되었다. 상대적으로 가장 먼 거리에 위치된 잉크소적을 기록지 표면에 부착한 잉크 소적중에서 선택하였으며 그 거리를 최대편이(σmax)로 설정하였다. 헤드를 1시간동안 계속 구동하되, 초기단계, 10분후, 30분후 및 1시간후의 각 상태에서 얻어진 샘플로부터 최대편이(σmax)를 각각 계산한다. 그 결과는 다음과 같다.First, the driving pulse was input 100 times and ink droplets were discharged from the same discharge port. Ink droplets located relatively farthest were selected from ink droplets affixed to the surface of the recording paper, and the distance was set to the maximum deviation (? Max). The head is kept running for 1 hour, but the maximum deviation (? Max) is calculated from the samples obtained at each of the initial stages, after 10 minutes, after 30 minutes and after 1 hour. the results are as follow.

Figure kpo00007
Figure kpo00007

단위 : ㎛(여기서, 부착된 도트의 모든 직경은 100㎛이었다)Unit: μm (wherein all diameters of the attached dots were 100 μm)

상기한 바와같이 본 발명 실시예에 따르면 비록 헤드를 장시간 사용할 때 조차도 방출 특성이 안정하며 양호한 화상이 얻어진다. 한편, 종래 구성에 따르면 초기단계에서 그렇게 큰 문제가 발생하지 않을지라도 헤드를 장시간 사용할 때 문제가 발생한다.As described above, according to the embodiment of the present invention, even when the head is used for a long time, the emission characteristics are stable and a good image is obtained. On the other hand, according to the conventional configuration, a problem occurs when the head is used for a long time even though such a big problem does not occur in the initial stage.

비록 그들 이유가 복잡할지라도 소자의 스위칭 특성이 매우 양호하기 때문에 잉크에서 미소 기포의 발생은 감소하며 제어가 양호한 필름 보일링 현상이 일어나며 장시간 동안 안정하다.Although their reasons are complex, the generation of microbubbles in the ink is reduced because of the very good switching characteristics of the device and the film boiling phenomenon with good control occurs and is stable for a long time.

상기한 바와 같이, 본 실시예에 따라 다수의 반도체 소자 각각이 고내압 성질을 가지며 전기 절연성능이 우수하고, 모든 소자가 단일기판에 형성될 수 있다. 그러므로 예를들어, 매트릭스 방식으로 연결된 반도체 소자로 구성되는 회로에 있어서 외측으로부터 소자에 개별적으로 접속할 필요가 없고, 공정수가 줄어들 수 있다. 따라서 고장 발생위치수가 감소될 수 있으며 고신뢰성이 보장될 수 있다.As described above, according to the present exemplary embodiment, each of the plurality of semiconductor devices has high breakdown voltage property and excellent electrical insulation performance, and all the devices may be formed on a single substrate. Therefore, for example, in a circuit composed of semiconductor elements connected in a matrix manner, there is no need to connect the elements individually from the outside, and the number of steps can be reduced. Therefore, the number of failure occurrence positions can be reduced and high reliability can be ensured.

한편, 실시예에 따르면 반도체 소자와 반도체 소자로 구동되는 전열 변환소자가 동일기판상에 형성될 수 있다. 그러므로 회로면적이 축소되고, 공정수가 감소되며, 신뢰성이 향상되고 고해상도의 기록화상이 형성 될 수 있는 기록헤드를 얻는 것이 가능하다.Meanwhile, according to the embodiment, a semiconductor device and an electrothermal conversion device driven by the semiconductor device may be formed on the same substrate. Therefore, it is possible to obtain a recording head in which the circuit area is reduced, the number of processes is reduced, the reliability is improved, and a high resolution recording image can be formed.

이 실시예는 각종 적용분야의 반도체 장치에 적용될 수 있다. 예를들면 이 실시예는 미소전류용 다이오드로서 적용될 수 있다. 또한 이 실시예는 대전류용 다이오드에 적용될 수 있다. 그러나 본 발명의 큰 이점으로서는 이 실시예의 반도체 장치가 내압 특성이 우수하고 대전류로 사용될 수 있다는 효과를 말할 수 있다. 그러므로 본 실시예의 가장 대표적인 이점을 대전류용 장치로서 사용될 때 얻어질 수 있다.This embodiment can be applied to semiconductor devices of various applications. For example, this embodiment can be applied as a diode for microcurrent. This embodiment can also be applied to large current diodes. However, as a great advantage of the present invention, it can be said that the semiconductor device of this embodiment is excellent in breakdown voltage characteristics and can be used with a large current. Therefore, the most representative advantage of this embodiment can be obtained when used as a device for high current.

더욱이, 반도체 소자로서 트랜지스터를 사용할 때 구동전압이 에미터에 인가되고, 베이스와 콜렉터는 단락되며 베이스와 콜렉터 사이에 어떤 소수 반송자로 주입되지 않기 때문에 스위칭 속도가 빠르며, 상승속도가 향상되고 또한 기생효과가 경감되고, 액체에 적합한 열에너지가 가해지고 양호한 방출 특성이 얻어질 수 있다.Moreover, when the transistor is used as a semiconductor device, the driving voltage is applied to the emitter, the base and the collector are shorted and no minority carrier is injected between the base and the collector, so the switching speed is fast, the rising speed is improved, and the parasitic effect Can be alleviated, suitable thermal energy applied to the liquid and good emission characteristics can be obtained.

Claims (14)

잉크를 방출하는 방출구를 갖는 잉크 분사 기록헤드에 있어서, 잉크를 방출하는데 사용되는 열에너지를 발생하기 위한 전열 변환소자와 전열 변환소자에 전기적으로 접속되는 트랜지스터 소자가 반도체 기판상에 형성되며, 그리고 이 트랜지스터 소자의 베이스와 콜렉터는 단락되고 전열 변환소자에 전기적으로 접속되는 것을 특징으로 하는 잉크 분사 기록헤드.In an ink jet recording head having an ejection opening for ejecting ink, electrothermal converting elements for generating thermal energy used to eject ink and transistor elements electrically connected to the electrothermal converting elements are formed on a semiconductor substrate, and And a base and a collector of the transistor element are short-circuited and electrically connected to the electrothermal converting element. 잉크를 방출하는 방출구를 갖는 잉크 분사 기록헤드에 있어서, 잉크를 방출하는데 사용되는 열에너지를 발생하기 위한 전열 변환소자와 전열 변환소자에 전기적으로 접속되는 트랜지스터 소자가 반도체 기판상에 형성되며, 그리고 트랜지스터 소자의 베이스와 콜렉터는 단락되고 트랜지스터 소자의 에미터는 전열 변환소자에 전기적으로 접속되는 것을 특징으로 하는 잉크 분사 기록헤드.In an ink jet recording head having an ejection opening for ejecting ink, an electrothermal converting element for generating thermal energy used to eject ink and a transistor element electrically connected to the electrothermal converting element are formed on a semiconductor substrate, and the transistor An ink jet recording head according to claim 1, wherein the base and the collector of the element are short-circuited and the emitter of the transistor element is electrically connected to the electrothermal converting element. 제1항 또는 제2항에 있어서, 상기 트랜지스터 소자는 NPN형 트랜지스터인 것을 특징으로 하는 헤드.The head according to claim 1 or 2, wherein the transistor element is an NPN transistor. 제1항 또는 제2항에 있어서, 상기 트랜지스터 소자는 P형 반도체 기판위에 존재하며 에피텍셜 성장에 의해 형성된 반도체 영역에 형성되는 것을 특징으로 하는 헤드.The head according to claim 1 or 2, wherein the transistor element is formed on a semiconductor region formed on the P-type semiconductor substrate and formed by epitaxial growth. 제1항에 있어서, 상기 트랜지스터 소자는 N형 반도체 기판위에 존재하며 에피텍셜 성장에 의해 형성된 반도체 영역에 형성되는 것을 특징으로 하는 헤드.The head of claim 1, wherein the transistor element is formed on a semiconductor region formed on an N-type semiconductor substrate and formed by epitaxial growth. 제1항에 있어서, 상기 트랜지스터 소자는 N형 반도체 기판위에 존재하며 에피텍셜 성장에 의해 형성된 반도체 영역에 형성되는 것을 특징으로 하는 헤드.The head of claim 1, wherein the transistor element is formed on a semiconductor region formed on an N-type semiconductor substrate and formed by epitaxial growth. 제1항에 있어서, 상기 트랜지스터 소자는 N형 반도체 기판위에 존재하며, 주변이 N형 반도체로 구성되며 포지티브 전위로 유지되는 분리영역으로 둘러싸여 있는 반도체 영역에 형성되는 것을 특징으로 하는 헤드.2. The head of claim 1, wherein the transistor element is formed on a semiconductor region, the semiconductor element being formed on an N-type semiconductor substrate and surrounded by an isolation region at the periphery of the N-type semiconductor and maintained at a positive potential. 제2항에 있어서, 상기 트랜지스터 소자는 N형 반도체 기판위에 존재하며, 주변이 P형 반도체로 구성되어 접지 전위로 유지되는 분리영역으로 둘러싸여 있는 반도체 영역에 형성되는 것을 특징으로 하는 헤드.3. A head according to claim 2, wherein said transistor element is formed on a semiconductor region which is located on an N-type semiconductor substrate and whose periphery is formed of a P-type semiconductor and surrounded by an isolation region held at ground potential. 제1항에 있어서, 상기 트랜지스터 소자는 1×1012부터 1/1016-3범위내에 있는 불순물농도를 갖는 N형 반도체 기판위에 형성되는 것을 특징으로 하는 헤드.The head according to claim 1, wherein the transistor element is formed on an N-type semiconductor substrate having an impurity concentration in the range of 1x10 12 to 1/10 16 cm -3 . 제2항에 있어서, 상기 트랜지스터 소자는 1×1012부터 1×1016-3범위내에 있는 불순물 농도를 갖는 P형 반도체 기판위에 형성되는 것을 특징으로 하는 헤드.3. The head of claim 2, wherein the transistor element is formed on a P-type semiconductor substrate having an impurity concentration in the range of 1x10 12 to 1x10 16 cm -3 . 제1항 또는 제2항에 있어서, 상기 전열 변환소자는 트랜지스터 소자가 형성되는 반도체 영역위에 절연막을 통해 박막으로서 형성되는 것을 특징으로 하는 헤드.The head according to claim 1 or 2, wherein the electrothermal converting element is formed as a thin film through an insulating film on the semiconductor region where the transistor element is formed. 제1항 또는 제2항에 있어서, 다수의 상기 전열 변환소자와 다수의 상기 트랜지스터 소자가 구비되며 매트릭스 형태로 접속되는 것을 특징으로 하는 헤드.The head according to claim 1 or 2, wherein a plurality of the electrothermal converting elements and a plurality of the transistor elements are provided and connected in a matrix form. 제2항에 있어서, 상기 트랜지스터 소자는 1×1019-3또는 그 이상의 불순물 농도를 갖는 N형 반도체로 구성되는 매입층; 및 1×1013부터 1×1015-3범위내에 있는 불순물 농도를 갖는 P형 반도체로 구성되는 베이스영역을 포함하는 것을 특징으로 하는 헤드.The semiconductor device of claim 2, wherein the transistor device comprises: an buried layer comprising an N-type semiconductor having an impurity concentration of 1 × 10 19 cm −3 or more; And a base region composed of a P-type semiconductor having an impurity concentration in the range of 1 × 10 13 to 1 × 10 15 cm -3 . 제1항 또는 제2항에 따른 기록헤드가 장착되는 캐리지와 기록매체를 운반하기 위한 수단을 갖춘 잉크 분사 기록장치로서, 상기 잉크 분사 기록장치는 기록헤드의 반도체 기판을 바이어스 하기 위한 바이어스 수단을 갖추는 것을 특징으로 하는 잉크 분사 기록장치.An ink jet recording apparatus having a carriage on which a recording head according to claim 1 is mounted and a means for conveying a recording medium, said ink jet recording apparatus having bias means for biasing a semiconductor substrate of the recording head. An ink jet recording apparatus, characterized in that.
KR1019900000378A 1989-01-13 1990-01-13 Recording head KR930011861B1 (en)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP1-007446 1989-01-13
JP744589 1989-01-13
JP1-007445 1989-01-13
JP744689 1989-01-13
JP1-018011 1989-01-27
JP1801189 1989-01-27
JP1-7445 1989-01-30
JP2228789 1989-01-30
JP1-022287 1989-01-30
JP1-3365 1990-01-12
JP2-3365A JP3005010B2 (en) 1989-01-30 1990-01-12 Recording head and recording device

Publications (2)

Publication Number Publication Date
KR900011578A KR900011578A (en) 1990-08-01
KR930011861B1 true KR930011861B1 (en) 1993-12-21

Family

ID=27454717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000378A KR930011861B1 (en) 1989-01-13 1990-01-13 Recording head

Country Status (1)

Country Link
KR (1) KR930011861B1 (en)

Also Published As

Publication number Publication date
KR900011578A (en) 1990-08-01
JPH02283454A (en) 1990-11-20

Similar Documents

Publication Publication Date Title
EP0378439B1 (en) Recording head
JP2662446B2 (en) Printhead and printhead element substrate
JPH0688414B2 (en) Inkjet printhead
US5850242A (en) Recording head and recording apparatus and method of manufacturing same
JPH0785931B2 (en) Inkjet print head
JP3798034B2 (en) Method for manufacturing integrated inkjet printhead
EP0518467A2 (en) Substrate for recording head, recording head and method for producing same
EP0494076A2 (en) Monolithic integrated circuit chip for a thermal ink jet printhead
US8651604B2 (en) Printheads
US5212503A (en) Liquid jet recording head having a substrate with minimized electrode overlap
US5567630A (en) Method of forming an ink jet recording device, and head using same
JPH0460832B2 (en)
KR930011861B1 (en) Recording head
EP0401440B1 (en) Monolithic silicon integrated circuit chip for a thermal ink jet printer
EP1312477B1 (en) Base plate for use of recording head, recording head, recording apparatus, and method for manufacturing recording head
US6070968A (en) Ink jet cartridge and apparatus having a substrate with grooves which contain heat generating elements
JP2708557B2 (en) Element substrate for liquid jet recording head, liquid jet recording head, head cartridge and recording apparatus
KR20110132251A (en) Liquid discharge head
JP3005010B2 (en) Recording head and recording device
US6416163B1 (en) Printhead array compensation device designs
JPS608956B2 (en) Diode array for thermal head
JP2761080B2 (en) Printhead, printhead substrate, and inkjet printing apparatus
JPH08238773A (en) Ink-jet rcording head, its manufacture and drive circuit
JP2792706B2 (en) Printhead, printhead substrate, and inkjet printing apparatus
JP2761081B2 (en) Printhead, printhead substrate, and inkjet printing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 16

EXPY Expiration of term