KR930011460B1 - Isolation forming method of semiconductor - Google Patents

Isolation forming method of semiconductor Download PDF

Info

Publication number
KR930011460B1
KR930011460B1 KR1019910001029A KR910001029A KR930011460B1 KR 930011460 B1 KR930011460 B1 KR 930011460B1 KR 1019910001029 A KR1019910001029 A KR 1019910001029A KR 910001029 A KR910001029 A KR 910001029A KR 930011460 B1 KR930011460 B1 KR 930011460B1
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
substrate
insulating film
layer
oxide film
Prior art date
Application number
KR1019910001029A
Other languages
Korean (ko)
Other versions
KR920015512A (en
Inventor
전대제
이영택
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910001029A priority Critical patent/KR930011460B1/en
Priority to FR9110684A priority patent/FR2671910A1/en
Priority to DE4129665A priority patent/DE4129665A1/en
Priority to ITMI912383A priority patent/IT1251564B/en
Priority to GB9119303A priority patent/GB2252201A/en
Priority to JP3257216A priority patent/JPH04269848A/en
Publication of KR920015512A publication Critical patent/KR920015512A/en
Application granted granted Critical
Publication of KR930011460B1 publication Critical patent/KR930011460B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Abstract

A buffer oxide layer is formed on a semiconductor substrate of a first conductive type and polysilicon and nitride layers sequentially formed on the buffer oxide layer. Then, part of the nitride layer formed on a predetermined element insulating region is selectively removed, and a polysilicon layer of which the thickness is similar to that of the nitride layer, is formed between the inner side walls of the remaining nitride layer portions. The polysilicon layer is oxidised and then the remaining nitride layer and polysilicon layer are removed, to thereby form an insulating oxide layer without affecting the substrate. Bird's beak phenomenon and stress on substrate are reduced in insulating region.

Description

반도체 장치의 소자분리 영역 형성방법Device isolation region formation method of a semiconductor device

제1도는 종래의 소자 분리 영역단면도.1 is a cross-sectional view of a conventional device isolation region.

제2도는 본 발명에 따른 소자 분리 영역 단면도.2 is a cross-sectional view of a device isolation region in accordance with the present invention.

제3도는 본 발명에 따른 제조공정도.3 is a manufacturing process diagram according to the present invention.

제4도는 본 발명의 다른 실시예에 따른 소자 분리 영역 단면도.4 is a cross-sectional view of an isolation region according to another exemplary embodiment of the present invention.

제5도는 본 발명의 다른 실시예에 따른 제조공정도.5 is a manufacturing process diagram according to another embodiment of the present invention.

본 발명은 반도체 장치의 제조 방법에 관한 것으로 특히 소자간의 분리영역을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming isolation regions between devices.

반도체 장치의 적절한 동작을 위해서 반도체 기판에 형성된 각각의 소자 영역들을 서로 전기적으로 격리시켜주는 기술이 필요하다.For proper operation of the semiconductor device, a technique for electrically isolating each device region formed in the semiconductor substrate from each other is required.

일반적인 소자 분리영역 형성방법으로는 선택 산화공정에 의하여 필드 산화막을 형성하는 방법이 있다.As a general method of forming a device isolation region, a field oxide film is formed by a selective oxidation process.

제1도는 종래의 소자 분리 영역 단면도로서 선택 산화법(Local Oxidation of Silicon : LOCOS)으로 소자 분리 영역에 필드 산화막을 형성한 후의 단면도이다.1 is a cross-sectional view of a conventional device isolation region after forming a field oxide film in the device isolation region by a local oxidation of silicon (LOCOS).

통상적인 선택 산화법은 제1도 전형의 실리콘 기판(2)상에 질화막(6)을 형성한 후 소자 분리영역을 형성하고자 하는 소정의 영역상에 있는 상기 질화막을 제거한다. 그 다음 산화공정을 실시하여 기판이 노출된 영역에만 국부적으로 두꺼운 필드 산화막(8)을 형성함으로써 소자분리영역을 완성한다.The conventional selective oxidation method forms the nitride film 6 on the silicon substrate 2 of the first conductivity type, and then removes the nitride film on the predetermined region where the device isolation region is to be formed. An oxidation process is then performed to form the locally thick field oxide film 8 only in the region where the substrate is exposed to complete the device isolation region.

상기와 같은 분리방법에 의해 질화막이 덮인 부분은 산화막이 자라지 않고 질화막이 덮이지 않은 부분만 기판을 소모하면서 필드산화막이 형성된다. 그 결과 산화막 성장에 따른 부피 팽창으로 인하여 질화막과 실리콘 기판과의 경계면에서 많은 스트레스가 발생하여 이로인한 결함(defect)(12)을 초래하게 된다. 이러한 결함은 소자분리 특성을 저하시키는 요소가 된다.By the separation method as described above, the field oxide film is formed while the oxide film does not grow and the portion where the nitride film is not covered consumes the substrate. As a result, a large amount of stress is generated at the interface between the nitride film and the silicon substrate due to the volume expansion caused by the oxide film growth, resulting in a defect (12). Such a defect becomes a factor that degrades device isolation characteristics.

상기한 결함을 감소시키기 위한 방법으로, 질화막을 형성하기전에 상기 기판 상면에 버퍼 산화막(4)을 형성한다. 그리하여 상기 버퍼 산화막(4)이 필드산화막 형성이 질화막과 실리콘 기판사이에서 완충역할을 하도록 되어 기판에 발생하는 스트레스를 감소시킬 수 있다. 그러나 상기 버퍼 산화막은 선택산화시 분리영역에서 소자영역으로 산화막이 신장되어 형성됨으로써 분리영역의 크기가 커지는 버즈 비크(bird's beak)현상(10)을 초래하게 된다.As a method for reducing the above defects, the buffer oxide film 4 is formed on the upper surface of the substrate before the nitride film is formed. Thus, the buffer oxide film 4 can form a field oxide film as a buffer between the nitride film and the silicon substrate, thereby reducing the stress generated on the substrate. However, the buffer oxide film is formed by extending the oxide film from the isolation region to the device region during selective oxidation, resulting in a bird's beak phenomenon 10 in which the size of the isolation region is increased.

즉 , 선택산화시 산소 원소가 상기 버퍼 산화막을 통하여 질화막 하면으로도 도달 가능하게 되어 질화막 하면에서도 상기 질화막을 들어올리면서 새부리(bird's beak) 형태로 산화막이 자라게 된다. 그 결과 분리영역의 면적이 증가되고 질화막 하면에서의 산화막의 부피 팽창으로 인해 큰 스트레스가 발생하여 많은 결함을 유발하기 때문에 서브미크론 영역의 트랜지스터의 미세화에 큰 지장을 초래하게 된다.That is, during selective oxidation, the oxygen element can reach the lower surface of the nitride film through the buffer oxide film, and the oxide film grows in the form of a bird's beak while lifting the nitride film from the lower surface of the nitride film. As a result, the area of the isolation region is increased and a large stress is generated due to the volume expansion of the oxide layer under the nitride layer, which causes a lot of defects, which causes a great problem in miniaturization of the transistor in the submicron region.

상기한 문제점들을 개선하기 위하여 상기 버퍼산화막과 질화막사이에 다결정 실리콘층을 삽입하에 상기 다결정 실리콘층을 산화시키는 방법이 제안되었다. 즉, 기판을 소모시키는 대신 다결정 실리콘층을 산화시킴으로서 기판의 스트레스와 버즈 비크가 감소 되도록 하였다. 그러나 이 방법 역시 다결정 실리콘층의 산화에 의한 버즈 비크현상을 피할 수 없다는 문제점이 있었다.In order to solve the above problems, a method of oxidizing the polycrystalline silicon layer by inserting a polycrystalline silicon layer between the buffer oxide film and the nitride film has been proposed. That is, the stress and the buzz beak of the substrate are reduced by oxidizing the polycrystalline silicon layer instead of consuming the substrate. However, this method also has a problem that the buzz beak phenomenon due to oxidation of the polycrystalline silicon layer can not be avoided.

따라서 본 발명의 목적은 반도체 장치의 소자 분리영역 형성방법에 있어서 버즈 비크 현상 및 기판의 스트레스 발생이 억제된 소자 분리영역의 형성방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for forming a device isolation region in which a buzz beak phenomenon and stress generation of a substrate are suppressed in the device isolation region formation method of a semiconductor device.

상기한 바와 같은 본 발명의 목적을 달성하기 위하여 제1도 전형의 실리콘 기판상에 버퍼 산화막과 질화막을 순차적으로 형성한 후 소자 분리영역의 질화막만을 선택적으로 제거한 다음 상기 기판 전면에 다결정 실리콘을 상기 질화막보다 더 두껍게 형성한 후 폴리싱(polishing)에 의해 질화막 표면과 다결정 실리콘의 표면을 평탄화시키고, 그 다음 상기 질화막 사이의 다결정 실리콘을 산화시켜 소자 분리영역을 형성함을 특징으로 한다.In order to achieve the object of the present invention as described above, after forming a buffer oxide film and a nitride film sequentially on the first conductive silicon substrate, and selectively removing only the nitride film of the device isolation region, polycrystalline silicon is deposited on the entire surface of the substrate After forming a thicker thickness, the surface of the nitride film and the surface of the polycrystalline silicon are planarized by polishing, and then the device isolation region is formed by oxidizing the polycrystalline silicon between the nitride films.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 소자분리 영역의 단면도로서, 소정영역에 제1도 전형의 채널 스톱(Channel Stop)이온 주입영역(26)이 형성된 제1도 전형의 실리콘 기판(14) 상면에 형성된 버퍼 산화막(16)과, 상기 채널 스톱 이온 주입영역(26) 상면에 다결정 실리콘의 산화에 의해 부피팽창된 분리산화막(24)이 형성되어 있다.FIG. 2 is a cross-sectional view of an isolation region according to the present invention, and a buffer formed on an upper surface of the silicon substrate 14 of the first degree typical type in which a channel stop ion implantation region 26 of the first degree typical is formed in a predetermined region. On the oxide film 16 and on the upper surface of the channel stop ion implantation region 26, a volumetric expanded oxide film 24 which is expanded by the oxidation of polycrystalline silicon is formed.

제3a-e도는 본 발명에 따른 제조공정으로서, 상기 제2도와 같은 명칭에 해당하는 것은 같은 번호를 사용 하였다.3a-e is a manufacturing process according to the present invention, the same numbers as those used in FIG.

상기 제3a도에서 제2도 전형의 실리콘 기판(14)상면에 100Å-500Å 두께의 버퍼 산화막(16)과 1000Å-3000Å두께의 질화막(18)을 각각 통상의 산화법과 화학기상증착법에 의해 형성한다.In FIG. 3A, a buffer oxide film 16 and a nitride film 18 having a thickness of 1000 Å-500 Å and a nitride film 18 having a thickness of 1000 Å-3000 에 are formed on the upper surface of the silicon substrate 14 of FIG. 2 by the conventional oxidation method and chemical vapor deposition. .

그 다음 상기 제3b도에서 사진식각 공정을 실시하여 분리영역의 질화막만을 선택적으로 제거한다. 그다음 분리영역을 높이기 위해 제1도 전형의 불순물을 이온주입한다.Then, a photolithography process is performed in FIG. 3b to selectively remove only the nitride film of the isolation region. Thereafter, ion implantation is performed to improve the isolation region.

그 다음 상기 제3c도에서 상기 기판(14) 상면에 상기 질화막(18)보다 더 두꺼운 두께로 다결정 실리콘(20)을 화학기상증착법에 의해 형성한다.Next, in FIG. 3C, polycrystalline silicon 20 is formed on the upper surface of the substrate 14 to a thickness thicker than that of the nitride film 18 by chemical vapor deposition.

그 다음 상기 제3d도에서와 같이 기계적인 폴리싱(Polising)방법에 의해 상기 질화막(18)의 표면이 노출될 때까지 평탄한 공정을 실시한다.Then, as shown in FIG. 3d, a flat process is performed until the surface of the nitride film 18 is exposed by a mechanical polishing method.

그 다음 상기 제3e도에서 상기 질화막(18)사이에 잔류하는 다결정 실리콘(22)을 습식 산화법으로 완전히 산화시켜 분리산화막(24)을 형성한다.Then, in FIG. 3E, the polycrystalline silicon 22 remaining between the nitride films 18 is completely oxidized by a wet oxidation method to form a separated oxide film 24.

이때 상기 제3b도의 공정에서 이온주입된 불순물이 기판(14)내로 소정의 깊이만큼 확산됨으로써 상기 분리산화막(24) 하면에는 기판보다 고농도의 채널 스톱용 이온주입 영역(26)이 형성된다.At this time, the impurity implanted in the process of FIG. 3b diffuses into the substrate 14 by a predetermined depth, so that the channel stop ion implantation region 26 having a higher concentration than the substrate is formed on the lower surface of the separation oxide film 24.

그 다음 상기 질화막(18)을 습식식각에 의해 제거함으로써 소자 분리영역을 위한 공정을 마무리한다.The nitride film 18 is then removed by wet etching to finish the process for the device isolation region.

본 발명에 의하면 기판의 실리콘을 소모하지 않고 질화막사이의 다결정 시리콘늬 산화만으로 분리산화막을 형성할 수 있다.According to the present invention, a separate oxide film can be formed only by oxidizing polycrystalline silicon between nitride films without consuming silicon of the substrate.

제4도는 본 발명의 다른 실시예에 따른 소자 분리영역의 단면도로서, 소정영역에 제1도 전형의 채널 스톱 이온 주입영역(44)이 형성된 제1도 전형의 실리콘 기판(28) 상면의 버퍼 산화막(32)과, 상기 채널 스톱 이온 주입영역(44) 상면에 다결정 실리콘의 산화에 의해 부피팽창되어 상기 채널스톱 이온 주입영역(44)의 쪽과 비슷한 제1폭과 상기 제1폭보다 좁은 제2폭을 가지는 분리산화막(42)이 형성되어 있다. 제5a-e도는 본 발명의 다른 실시예에 따른 제조 공정도로서 상기 제4도와 같은 명칭에 해당하는 것은 같은 번호를 사용하였다.4 is a cross-sectional view of a device isolation region according to another exemplary embodiment of the present invention, in which a buffer oxide film on an upper surface of a first conductive silicon substrate 28 having a first channel typical channel stop ion implantation region 44 formed therein is provided. A first width similar to that of the channel stop ion implantation region 44 and a second width narrower than the first width, by volume expansion by oxidation of polycrystalline silicon on the upper surface of the channel stop ion implantation region 44; A separation oxide film 42 having a width is formed. Figures 5a-e is a manufacturing process diagram according to another embodiment of the present invention used the same numbers as those corresponding to the same name as FIG.

상기 제5a도에서는 제1도 전형의 실리콘 기판(28) 상면에 통상의 산화법에 의한 100Å-500Å 두께의 버퍼 산화막(30)과, 화학기상증착법에 의한 500Å-2000Å 두께의 다결정 실리콘층(32) 및 1000Å-3000Å두께의 질화막(30)을 순차적으로 형성한다.In FIG. 5A, the buffer oxide film 30 having a thickness of 100 kV to 500 kPa by a conventional oxidation method and the polycrystalline silicon layer 32 having a thickness of 500 kV to 2000 kPa by chemical vapor deposition are formed on the upper surface of the silicon substrate 28 of FIG. And a nitride film 30 having a thickness of 1000 mV to 3000 mV in sequence.

그 다음 상기 제5b도에서 사진식각공정을 실시하여 분리영역의 질화막을 선택적으로 제거한다.Next, a photolithography process is performed in FIG. 5b to selectively remove the nitride film of the isolation region.

그 다음 분리능력을 높이기 위하여 제1도 전형의 불순물을 이온주입(38)한다.Then, in order to increase the separation ability, the ion of the first type typical impurities 38 is implanted.

그 다음 상기 제5c도에서 상기 기판(28)상면에 상기 질화막(26)보다 더 두꺼운 두께로 다결정 실리콘(40)을 화학기상증착법에 의해 형성한다.Next, in FIG. 5C, polycrystalline silicon 40 is formed on the upper surface of the substrate 28 to have a thickness thicker than that of the nitride film 26 by chemical vapor deposition.

그 다음 상기 제5d도에서와 같이 기계적인 폴리싱 방법에 의해 상기 질화막(36)의 표면이 노출될 때까지 평탄화 공정을 실시한다.Then, as shown in FIG. 5D, the planarization process is performed until the surface of the nitride film 36 is exposed by a mechanical polishing method.

그 다음 상기 제5e도에서 상기 질화막(36)사이에 잔류하는 다결정 실리콘(42)을 습식산화법으로 완전히 산화시켜 분리산화막(44)을 형성한다. 이때 상기 제5b도의 공정에서 이온주입된 불순물이 기판(28)내로 소정의 깊이만큼 확산됨으로써 상기 분리산화막(44)하면에는 기판보다 고농도의 채널 스톱용 이온 주입영역(46)이 형성된다.Then, in FIG. 5E, the polycrystalline silicon 42 remaining between the nitride films 36 is completely oxidized by a wet oxidation method to form a separated oxide film 44. At this time, the impurity implanted in the process of FIG. 5B diffuses into the substrate 28 by a predetermined depth, so that the ion stop region 46 for channel stop having a higher concentration than the substrate is formed in the separation oxide film 44.

그 다음 상기 질화막(36)과 다결정 실리콘(32)을 순차적으로 제거함으로써 소자 분리영역을 위한 공정을 마무리한다.Then, the nitride film 36 and the polycrystalline silicon 32 are sequentially removed to finish the process for the device isolation region.

상기 제a ~e도에 걸쳐 설명한 본 발명의 다른 실시예에서는 질화막하면에 다결정 실리콘층을 삽입함으로써 분리산화막 형성시 기판의 스트레스가 억제되도록 하였다.In another embodiment of the present invention described above with reference to FIGS. A through e, the stress of the substrate is suppressed when the isolation oxide film is formed by inserting the polycrystalline silicon layer on the lower surface of the nitride film.

또한 상기 실시예에서는 제5b도의 공정후 화학기상증착법으로 다결정 실리콘을 형성한 후 평탄화 공정을 실시하였으나, 다른 실시예에서는 노출된 다결정 실리콘층 상면에 선택적으로 다결정 실리콘을 침적할 수 있다. 그 결과 질화막 표면과의 평탄화 공정은 필요없게 된다.In addition, in the above embodiment, the polycrystalline silicon is formed by chemical vapor deposition after the process of FIG. 5b, and then the planarization process is performed. However, in another embodiment, polycrystalline silicon may be selectively deposited on the exposed upper surface of the polycrystalline silicon layer. As a result, the planarization process with the nitride film surface is unnecessary.

상술한 바와같이 본 발명은 반도체 장치의 소자 분리영역 형성 방법에 있어서 반도체 기판 상면에 버퍼산화막을 형성한 후 그 상면에 다결정 실리콘과 질화막을 순차적으로 형성하거나 질화막만을 형성한 다음 소자 분리영역의 질화막을 선택적으로 식각하고 그 다음 상기 질화막의 측면사이에 상기 질화막의 표면과 같은 높이의 다결정 실리콘을 형성하여 상기 다결정 실리콘을 산화시킴에 의해 기판내의 실리콘을 소모하지 않고도 분리산화막을 형성할 수 있다. 그 결과 버즈 비크 현상이 최대한으로 억제된 분리영역을 형성할 수 있는 효과가 있다.As described above, in the method of forming a device isolation region of a semiconductor device, a buffer oxide film is formed on an upper surface of a semiconductor substrate, and then polycrystalline silicon and a nitride film are sequentially formed on the upper surface, or only a nitride film is formed, and then the nitride film of the device isolation region is formed. By selectively etching and then forming polycrystalline silicon at the same height as the surface of the nitride film between the side surfaces of the nitride film to oxidize the polycrystalline silicon to form a separate oxide film without consuming silicon in the substrate. As a result, there is an effect of forming a separation region in which the buzz beak phenomenon is suppressed to the maximum.

또한 기판의 산화가 일어나지 않기 때문에 기판의 스트레스 및 이로인한 결함도 대폭 억제할 수 있는 효과가 있다.In addition, since oxidation of the substrate does not occur, there is an effect that the stress of the substrate and the resulting defects can be significantly suppressed.

Claims (11)

반도체 장치의 소자 분리영역 형성방법에 있어서, 제1도 전형의 반도체 기판(14)상면에 제1절연막(16)과 제2절연막(18)을 순차적으로 형성하는 제1공정과, 소정의 분리영역상에 있는 상기 제2절연막(18)을 제거하는 제2공정과, 상기 기판(14) 전면에 제1다결정 실리콘층을 침적한 후 상기 다결정 실리콘의 표면이 상기 제2절연막(18)의 표면과 일치할 때까지 평탄화 공정을 실시하는 제3공정과, 상기 제2절연막(18)의 측면사이의 다결정 실리콘을 산화시켜 분리산화막(24)을 형성하는 제4공정과, 상기 제2절연막(18)을 제거하는 제5공정이 연속적으로 이루어짐을 특징으로 하는 반도체 장치의 소자 분리영역 형성방법.A method of forming a device isolation region of a semiconductor device, comprising: a first step of sequentially forming a first insulating film 16 and a second insulating film 18 on an upper surface of a first conductive semiconductor substrate 14; A second process of removing the second insulating film 18 on the substrate; and depositing a first polycrystalline silicon layer on the entire surface of the substrate 14, and then the surface of the polycrystalline silicon is formed on the surface of the second insulating film 18. A third step of performing a planarization process until the same, a fourth step of oxidizing polycrystalline silicon between the side surfaces of the second insulating film 18 to form a separation oxide film 24, and the second insulating film 18 And a fifth step of removing the same is successively performed. 제1항에 있어서, 상기 제1절연막(16)이 산화막임을 특징으로 하는 반도체 장치의 소자 분리영역 형성방법.2. The method of claim 1, wherein the first insulating film (16) is an oxide film. 제2항에 있어서, 상기 제1절연막이 100Å-500Å의 두께로 형성됨을 특징으로 하는 반도체 장치의 소자 분리 영역 형성방법.The method of claim 2, wherein the first insulating layer is formed to a thickness of 100 kV to 500 kPa. 제1항에 있어서, 상기 제2절연막(18)이 질화막임을 특징으로 하는 반도체 장치의 소자 분리 영역 형성방법.The method of claim 1, wherein the second insulating film (18) is a nitride film. 제4항에 있어서, 상기 제2절연막(18)이 1000Å-3000Å의 두께로 형성됨을 특징으로 하는 반도체 장치의 소자 분리 영역 형성방법.5. The method of claim 4, wherein the second insulating film (18) is formed to a thickness of 1000 Å-3000 Å. 제1항에 있어서, 상기 제2절연막(18)의 두께에 의해 분리산화막(24)의 두께가 조절됨을 특징으로 하는 반도체 장치의 소자 분리 영역 형성방법.2. The method of claim 1, wherein the thickness of the isolation oxide film (24) is controlled by the thickness of the second insulating film (18). 제1항에 있어서, 상기 제3공정의 펴탄화 공정이 기계적 폴리싱 공정으로 실시됨을 특징으로 하는 반도체 장치의 소자 분리 영역 형성방법.2. The method of claim 1, wherein the spreading carbonization of the third process is performed by a mechanical polishing process. 제1항에 있어서, 상기 제2공정 후 상기 기판(14) 전면에 제1도 전형의 불순물을 이온 주입하여 채널 스톱 영역(26)을 형성하는 공정을 더 구비함을 특징으로 하는 반도체 장치의 소자 분리 영역 형성방법.The device of claim 1, further comprising: forming a channel stop region 26 by ion implanting impurities of a first conductivity type on the entire surface of the substrate 14 after the second process. Method of forming a separation zone. 제1항에 있어서, 상기 제1공정에서 상기 제1절연막(16)과 제2절연막(18)사이에 제2다결정 실리콘층(32)을 형성할 수 있음을 특징으로 하는 반도체 장치의 소자 분리 영역 형성방법.The device isolation region of claim 1, wherein a second polycrystalline silicon layer 32 is formed between the first insulating layer 16 and the second insulating layer 18 in the first process. Formation method. 제9항에 있어서, 상기 제2다결정 실리콘층이 500Å-2000Å의 두께로 형성됨을 특징으로 하는 반도체 장치의 소자 분리 영역 형성방법.10. The method of claim 9, wherein the second polycrystalline silicon layer is formed to a thickness of 500 ns to 2000 ns. 제9항에 있어서, 상기 제2공정후 노출된 제2다결정 실리콘층(32) 상면에 선택적으로 제1다결정 실리콘층을 침적할 수도 있음을 특징으로 하는 반도체 장치의 소자 분이 영역 형성방법.10. The method of claim 9, wherein the first polycrystalline silicon layer may be selectively deposited on the exposed upper surface of the second polycrystalline silicon layer (32) after the second process.
KR1019910001029A 1991-01-22 1991-01-22 Isolation forming method of semiconductor KR930011460B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019910001029A KR930011460B1 (en) 1991-01-22 1991-01-22 Isolation forming method of semiconductor
FR9110684A FR2671910A1 (en) 1991-01-22 1991-08-28 METHOD FOR FORMING AN ELEMENT INSULATION REGION IN A SEMICONDUCTOR DEVICE.
DE4129665A DE4129665A1 (en) 1991-01-22 1991-09-06 METHOD FOR PRODUCING A COMPONENT INSULATION AREA IN A SEMICONDUCTOR COMPONENT
ITMI912383A IT1251564B (en) 1991-01-22 1991-09-09 PROCEDURE FOR FORMING A REGION OF ISOLATION OF ELEMENTS IN A SEMICONDUCTOR DEVICE
GB9119303A GB2252201A (en) 1991-01-22 1991-09-10 Method of forming an insulating region in a semiconductor device
JP3257216A JPH04269848A (en) 1991-01-22 1991-09-10 Formation method of element isolation region at semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910001029A KR930011460B1 (en) 1991-01-22 1991-01-22 Isolation forming method of semiconductor

Publications (2)

Publication Number Publication Date
KR920015512A KR920015512A (en) 1992-08-27
KR930011460B1 true KR930011460B1 (en) 1993-12-08

Family

ID=19310149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001029A KR930011460B1 (en) 1991-01-22 1991-01-22 Isolation forming method of semiconductor

Country Status (6)

Country Link
JP (1) JPH04269848A (en)
KR (1) KR930011460B1 (en)
DE (1) DE4129665A1 (en)
FR (1) FR2671910A1 (en)
GB (1) GB2252201A (en)
IT (1) IT1251564B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142560A (en) * 2010-12-15 2012-07-26 Canon Inc Solid-state imaging device, method for manufacturing the same, and camera

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0067738A3 (en) * 1981-05-26 1986-06-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Method of reducing encroachment in a semiconductor device
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
US4570325A (en) * 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
JPS62290146A (en) * 1986-06-09 1987-12-17 Toshiba Corp Manufacture of semiconductor device
KR880008448A (en) * 1986-12-17 1988-08-31 강진구 How to remove the side isolation device
US4818235A (en) * 1987-02-10 1989-04-04 Industry Technology Research Institute Isolation structures for integrated circuits
DD268336A1 (en) * 1987-12-30 1989-05-24 Dresden Forschzentr Mikroelek PROCESS FOR PRODUCING INSULATION AREAS
US4962064A (en) * 1988-05-12 1990-10-09 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures

Also Published As

Publication number Publication date
GB9119303D0 (en) 1991-10-23
JPH04269848A (en) 1992-09-25
FR2671910A1 (en) 1992-07-24
ITMI912383A0 (en) 1991-09-09
IT1251564B (en) 1995-05-17
ITMI912383A1 (en) 1993-03-09
GB2252201A (en) 1992-07-29
DE4129665A1 (en) 1992-07-30
KR920015512A (en) 1992-08-27

Similar Documents

Publication Publication Date Title
US6093611A (en) Oxide liner for high reliability with reduced encroachment of the source/drain region
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
EP1213757A2 (en) Integrated circuits having and adjacent p-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
JPH104136A (en) Method for forming element isolating film of semiconductor device
KR100286073B1 (en) Method for manufacturing MOSFET having sidewall film
US5137843A (en) Isolation method for semiconductor device
JPH09181170A (en) Element isolation film forming method
JPH0851144A (en) Partial components of semiconductor integrated circuits and manufacture thereof
US5318922A (en) Method for manufacturing a semiconductor device
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
JPH11145273A (en) Manufacture of semiconductor device
US6525393B1 (en) Semiconductor substrate having an isolation region
KR930011460B1 (en) Isolation forming method of semiconductor
US6342431B2 (en) Method for eliminating transfer gate sacrificial oxide
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
KR100355870B1 (en) Shallow trench isolation manufacturing method of semiconductor devices
KR100297169B1 (en) Method for forming isolation layer of semiconductor device
US5956589A (en) Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method
KR100312656B1 (en) Method for fabricating bc-soi device
KR0161727B1 (en) Element isolation method of semiconductor device
KR100444315B1 (en) Method for manufacturing isolation layer with improved uniformity with active region of semiconductor device
KR930005237B1 (en) Manufacturing method of isolation regions in semiconductor
KR20030052663A (en) method for isolating semiconductor device
KR970003895B1 (en) Method of isolation of the elements on the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051109

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee