Claims (9)
소정의 데이타를 저장하는 다수개의 메모리 셀이 각각 존재하는 제1 및 제2메모리 어레이블록과 상기 제1 및 제2메모리 어레이블록에 공통으로 연결되는 비트라인 BL,와 상기 비트라인 BL,상에 설치되어 상기 제1 또는 상기 제2 메모리 어레이블록을 선택하기 위한 분리트랜지스터와 상기 비트라인 BL,의 전위차를 증폭하기 위한 비트라인센스엠프를 가지는 반도체 메모리 장치에 있어서, 상기 제1 및 제2메모리 어레이 블록의 게이타를 전송하기 위한 한쌍의 공통입출력선과?? 소정의 접지전압단 및 상기 공통 입출력선사이에 채널이 형성되고 상기 비트라인 BL,에 제어단자가 연결되어 상기 비트라인 BL,의 전위차를 감지하기 위한 감지회로와, 상기 비트라인 BL,및 상기 공통입출력선 사이에 체널이 형성되고 소정의 제1신호에 제어단자가 접속된 입력회로와, 상기 감지회로의 채널 및 상기 공통 입출력선 사이에 채널이 형성되고 소정의 제2신호에 제어단자가 접속된 출력회로로 이루어짐을 특징으로 하는 데이타 전송회로.First and second memory array blocks each having a plurality of memory cells storing predetermined data and bit lines BL commonly connected to the first and second memory array blocks; And the bit line BL, A isolation transistor and the bit line BL, each of which is installed on the first transistor to select the first or second memory array block; 12. A semiconductor memory device having a bit line sense amplifier for amplifying a potential difference of a semiconductor memory device, comprising: a pair of common input / output lines for transferring the gait of the first and second memory array blocks; A channel is formed between a predetermined ground voltage terminal and the common input / output line, and the bit line BL, A control terminal is connected to the bit line BL, A sensing circuit for sensing a potential difference between the bit line BL, And an input circuit having a channel formed between the common input / output lines and a control terminal connected to a predetermined first signal, and a channel formed between the channel of the sensing circuit and the common input / output line and a control terminal connected to the predetermined second signal. Data transmission circuit, characterized in that consisting of the output circuit connected.
제1항에 있어서, 상기 제1 및 제2신호는 각각 라이트용 컬럼선택신호 및 리드용 컬럼선택선신호임을 특징으로 하는 데이타 전송 회로.The data transfer circuit according to claim 1, wherein the first and second signals are respectively a column select signal for writing and a column select line signal for read.
제1항에 있어서, 상기 감지회로사 상기 비트라인 BL 및 BL에 각각 제어단자가 접속되고 소정의 접지전압단에 채널의 일단이 공통으로 접속되고 상기 한쌍의 공통 입출력선에 채널의 타단이 각각 연결되는 제1 및 제2감지용 트랜지스터(59)(60)로 이루어짐을 특징으로 하는 데이터 전송회로.The control circuit of claim 1, wherein a control terminal is connected to the bit lines BL and BL, respectively, and one end of a channel is commonly connected to a predetermined ground voltage terminal, and the other end of the channel is connected to the pair of common input / output lines, respectively. And a first and second sensing transistor (59) (60).
제3항에 있어서, 상기 출력회로가 상기 제2신호에 공통으로 제어단자가 접속되고 상기 제1 및 제2감지용 트랜지스터(59)(60)의 체널의 각 양단과 상기 공통 입출력사이에 체널의 양단이 각각 접속되는 제1 및 제출력용 츠랜지스터(61)(62)로 이루어짐을 특징으로 하는 데이타 전송 회로.4. A channel according to claim 3, wherein said output circuit is connected to a control terminal in common with said second signal, and between said both ends of a channel of said first and second sensing transistors (59, 60) and said common input / output. A data transfer circuit comprising first and second output transistors (61, 62) connected at both ends thereof.
제1항에 있어서, 상기 입력회로가 상기 제1신호에 공통으로 제어잔자가 접속되고 상기 비트라인 BL,과 상기 한쌍의 공통 입출력선에 채널의 양단이 각각 접속되는 제1 및 제2입력용 트랜지스터(63)(64)로 이루어짐을 특징으로 하는 데이타 전송 회로.The method of claim 1, wherein the input circuit is connected to the control signal in common to the first signal and the bit line BL, And first and second input transistors (63, 64) connected at both ends of the channel to the pair of common input / output lines, respectively.
제1항에 있어서, 상기 데이터 전송 회로가 소정의 라이트 동작시에 상기 한쌍의 공통 입출력선에 실리는 데이터가 상기 감지회로 및 상기 출력회로와 서로 절연관계에 놓이게 됨을 특징으로 하는 데이타 전송 회로.The data transfer circuit according to claim 1, wherein the data carried on the pair of common input / output lines is insulated from the sensing circuit and the output circuit during a predetermined write operation.
소정의 데이타를 저장하는 다수개의 메모리 쎌이 각각 존재하는 제1 및 제2메모리 어레이블록과 상기 제1 및 제2메모리 어레이블록에 공통으로 연결되는 비트라인 BL,와 상기 비트라인 BL,상에 설치되어 상기 제1 또는 상기 제2메모리 어레이블록을 선택하기 위한 분리트랜지스터와 상기 비트라인 BL,의 전위차를 증폭하시 위한 비트라인센스엠프를 가지는 반도체 메모리 장치에 있어서, 상기 제1 및 제2메모리 어레이 블록의 데이타를 전송하기 위한 한쌍의 공통입출력선과, 상기 비트라인 BL 및에 각각 제어단자가 접속되고 소정의 접지전압단에 채널의 일단이 공통으로 접속되고 상기 한쌍의 공통 입출력선에 채널의 타단이 각각 연결되는 제1 및 제2감지용 트랜지??터(59)(60)와, 상기 제1신호에 공통으로 제어단자가 접속되고 상기 비트라인 BL,과 상기 한쌍의 공통 입출력선에 채널의 양단이 각각 접속되는 제1 및 제2입력용 트랜지스터(63)(64)와, 상기 제2신호에 공통으로 제어단자가 접속되고 상??L 제1 및 제2감지용 트랜지스터(59)(60)의 채널의 각 양단과 상기 공통 입출력선사이에 채널의 양단이 각각 접속되는 제1 및 제2출력용 트랜지스터(61)(62)로 이루어짐을 특징으로 하는 데이타 전송 회로.A first and second memory array blocks each having a plurality of memory chips for storing predetermined data and a bit line BL commonly connected to the first and second memory array blocks; And the bit line BL, A isolation transistor and the bit line BL, each of which is installed on the first transistor to select the first or second memory array block; 11. A semiconductor memory device having a bit line sense amplifier for amplifying a potential difference of a semiconductor memory device, comprising: a pair of common I / O lines for transferring data of the first and second memory array blocks, the bit lines BL and First and second sensing transistors 59 each of which has a control terminal connected thereto, one end of a channel commonly connected to a predetermined ground voltage terminal, and the other end of the channel connected to the pair of common input / output lines, respectively. 60 and a control terminal connected in common to the first signal, the bit line BL, And first and second input transistors 63 and 64 connected at both ends of the channel to the pair of common input / output lines, respectively, and a control terminal connected to the second signal in common. Data transfer characterized in that the first and second output transistors 61 and 62 are connected between both ends of the channels of the second sensing transistors 59 and 60 and the both ends of the channel between the common input and output lines, respectively. Circuit.
제7항에 있어서, 상기 제1 및 제2신호는 각각 라이트용 컬럼선택선신호 및 리드용 컬럼선택신호임을 특징으로 하는 데이타 전송 회로.8. The data transfer circuit according to claim 7, wherein the first and second signals are respectively a column select line signal for writing and a column select signal for read.
제7항에 있어서, 상기 데이터 전송 회로가 소정의 라이트 동작시에 상기 한쌍의 공통 입출력선에 실리는 데이타가 상기 감지회로 및 상기 출력회로와 서로 절연관계에 놓이게 됨을 특징으로 하는 데이타 전송 회로.8. The data transfer circuit according to claim 7, wherein the data carried on the pair of common input / output lines is insulated from each other in the sensing circuit and the output circuit during a predetermined write operation.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.