KR930002315Y1 - Horizontal size stabilization circuit - Google Patents

Horizontal size stabilization circuit Download PDF

Info

Publication number
KR930002315Y1
KR930002315Y1 KR2019870023904U KR870023904U KR930002315Y1 KR 930002315 Y1 KR930002315 Y1 KR 930002315Y1 KR 2019870023904 U KR2019870023904 U KR 2019870023904U KR 870023904 U KR870023904 U KR 870023904U KR 930002315 Y1 KR930002315 Y1 KR 930002315Y1
Authority
KR
South Korea
Prior art keywords
transistor
horizontal
voltage
horizontal size
crt
Prior art date
Application number
KR2019870023904U
Other languages
Korean (ko)
Other versions
KR890015233U (en
Inventor
정갑연
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870023904U priority Critical patent/KR930002315Y1/en
Publication of KR890015233U publication Critical patent/KR890015233U/en
Application granted granted Critical
Publication of KR930002315Y1 publication Critical patent/KR930002315Y1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

수평 사이즈 안정화 회로Horizontal size stabilization circuit

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 제1도에 대한 파형도.2 is a waveform diagram of FIG.

제3도는 본 고안에 따른 회로도.3 is a circuit diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 수평편향출력회로 2 : 고압회로1: Horizontal deflection output circuit 2: High voltage circuit

3 : 수평사이즈 안정화회로 CRT : 브라운관3: horizontal size stabilization circuit CRT: CRT

FBT : 플라이백 트랜스 B+ : 전원FBT: Flyback Trans B +: Power

A : 수평 드라이브단 H. V : 애노우드단A: Horizontal drive stage H. V: Anowood stage

L1: 코일 R1~R : 저항L 1 : coil R 1 ~ R: resistance

HDY : 수평 편향 코일 C1: 콘덴서HDY: Horizontal Deflection Coil C 1 : Condenser

D1, D2: 다이오우드 ZD1: 제너 다이오우드D 1 , D 2 : Diode ZD 1 : Zener Diode

OP1: OP앰프 TR1~TR3: 트랜지스터OP 1 : OP Amp TR 1 ~ TR 3 : Transistor

본 고안은 모니터에 관한 것으로 특히 안정된 수평 사이즈 유지에 적당하도록한 수평 사이즈 안정화 회로에 관한 것이다.The present invention relates to a monitor, and in particular to a horizontal size stabilization circuit adapted to maintain a stable horizontal size.

종래의 기술 구성은 제1도에 따라 설명하면 다음과 같다.The conventional technical configuration will be described with reference to FIG.

수평 드라이브단(A)은 트랜지스터(TR1)의 베이스에 접속되고, 이 트랜지스터(TR1)의 에미터는 접지되며, 콜렉터는 코일(L1)을 거쳐 전원(B+)에 연결되며 이 콜렉터에는 접지된 다이오우드(D1)의 캐소드와 접지된 콘덴서(C1) 및 수평 편향 코일(HDY)이 연결되어 수평 편향 출력 회로(A)를 구성하며, 플라이백 트랜스(FBT)의 a단자는 공급 전원(B+)에 연결되고, b단자는 제너 다이오우드(ZD1)를 통해 접지되며, c단자는 저항(R1)을 거쳐 접지되며, d단자는 브라운관(CRT)의 애노우드단(H. V)에 접속되어 구성된 회로이다.Horizontal drive stage (A) is connected to the base of the transistor (TR 1), the transistors of the (TR 1) the emitter is grounded, the collector through the coil (L 1) is connected to a power source (B +) is a collector, the The cathode of the grounded diode (D 1 ), the grounded capacitor (C 1 ) and the horizontal deflection coil (HDY) are connected to form a horizontal deflection output circuit (A), and the a terminal of the flyback transformer (FBT) is a supply power source. Is connected to (B + ), b terminal is grounded through Zener diode (ZD 1 ), c terminal is grounded via resistor (R 1 ), and d terminal is the anode end of the CRT (H. V). Is a circuit connected to

이와 같이 구성된 회로의 동작을 제1도와 제2도를 참조하여 설명하면 다음과 같다.The operation of the circuit configured as described above will be described with reference to FIGS. 1 and 2.

수평 편향 출력 회로(1)의 수평 드라이브단(A)의 파형에 따라서 트랜지스터(TR1)가 온, 오프하여, 트랜지스터(TR1) 온일 경우 수평 편향 코일(HDY)로부터 트랜지스터(TR1)의 콜렉터 측으로 전류가 흐르며, 콘덴서(C1)는 충전된다.The transistor TR1 is turned on and off according to the waveform of the horizontal drive stage A of the horizontal deflection output circuit 1, and when the transistor TR 1 is on, the horizontal deflection coil HDY is moved from the horizontal deflection coil HDY to the collector side of the transistor TR 1 . Current flows and the capacitor C 1 is charged.

트랜지스터(TR1)의 오프일 경우 콘덴서(C1)에 충전된 전류가 다이오우드(D1)를 통해 방전됨으로 수평 편향 코일(HDY)에는 계속 전류가 흐른다. 고압 회로(2)의 플라이백 트랜스(FBT)의 a단자에 공급 전원(B+)이 가해지면 2차측 코일에 전압이 유기되고, 고압이 d단자로 부터 출력되어 브라운관(CRT)에 가해지며 다이오우드(D2)는 일정한 전압을 유지시킨다.When the transistor TR 1 is off, the current charged in the capacitor C 1 is discharged through the diode D 1 , so that the current continues to flow in the horizontal deflection coil HDY. When supply power (B + ) is applied to terminal a of flyback transformer (FBT) of high voltage circuit (2), voltage is induced to secondary coil, high voltage is output from terminal d and applied to CRT. (D 2 ) maintains a constant voltage.

그런데 브라운관(CRT)에서는 전류가 애노우드(H. V)로부터 캐소드(Rk) (Gk) (Bk)쪽으로 흐르고 전자는 캐소드에서 애노우드(H. V)쪽으로 이동하는데, 애노우드(H. V)의 전압이 높으면 전자가 캐소드(Rk) (Gk) (Bk)에서 애노우드(H. V) 쪽으로 빠르게 움직임으로 전자는 브라운관(CRT)의 가운데 부분으로 몰리게 되어 상의 사이즈가 줄어들게 되는데, 브라운관(CRT)의 목 부분을 둘러싸고 있는 수평 편향 코일(HDY)에는 항상 일정한 전류가 흐르면서 전자를 밖으로 끌어내어 수평으로 상의 사이즈를 유지하게 된다.However, in the CRT, current flows from the anode (H. V) to the cathode (Rk) (Gk) (Bk) and the electrons move from the cathode to the anode (H. V), where the anode (H. V) When the voltage is high, electrons move rapidly from cathode (Rk) (Gk) (Bk) to the anode (H. V), and electrons are concentrated in the center of the CRT, reducing the size of the image. The horizontal deflection coil (HDY) surrounding the neck portion of the neck always flows a constant current to draw electrons out to maintain the size of the image horizontally.

애노우드(H. V)의 전압이 낮을 경우 전자를 화면 중앙에 집중시키는 힘은 약해지나 수평 편향 코일(HDY)에는 항상 일정한 전류가 흘러 그의 힘이 더 크기 때문에 전자가 밖으로 튀어나가는 각도가 커져 수평 사이즈가 커진다.When the voltage of the anode (H. V) is low, the force that concentrates the electrons in the center of the screen is weakened, but the horizontal deflection coil (HDY) always has a constant current and its force is larger, so the angle of electrons sticking out is increased. The size increases.

제2도에 나타낸 바와 같이 1수평 주기(1H)동안 시간(T)만큼 애노우드(H. V)에 걸리는 전압이 낮아지면, 수평 사이즈의 크기가 시간(T)동안 커지게 되는 단점을 갖는다.As shown in FIG. 2, when the voltage applied to the anode H. V decreases by the time T during one horizontal period 1H, the size of the horizontal size becomes large during the time T. FIG.

이와 같은 단점을 보완하기 위한 본 고안의 구성을 제3도에 따라 설명하면 다음과 같다.Referring to the configuration of the present invention to compensate for such a disadvantage as shown in FIG. 3 as follows.

전원(B+)이 트랜지스터(TR2)의 에미터에 연결되고, 저항(R1)을 거쳐 트랜지스터(TR2)의 베이스에 인가되며, 트랜지스터(TR2)의 콜렉터는 코일(L1), 수평 편향 코일(HDY), 콘덴서(C1), 다이오우드(D1) 및 트랜지스터(TR1)로 구성된 수평 편향 출력 회로(1)의 코일(L1)에 연결되고 트랜지스터(TR2)의 베이스는 저항(R2)을 거쳐 트랜지스터(TR3)의 콜렉터에 접속되며, 트랜지스터(TR3)에 에미터는 저항(R6)을 거쳐 접지되고, 그의 베이스는 OP앰프(OP1)의 출력단에 접속되며 OP 앰프(OP1)의 부(-)입력단자는 저항(R4) (R3)을 거쳐 전원(B+)에 접속되고, OP 앰프(OP1)의 정(+)입력 단자는 저항(R6)의 일단에 연결되어 저항(R8)을 통해 접지되고, 병렬 연결된 저항(R7)을 거쳐 저항(R9) 및 플라이백 트랜스(FBT)와 브라운관(CRT)으로 구성된 고압 회로(2)의 플라이백 트랜스(FBT)의 C단자에 접속된다.Power source (B +) is connected to the emitter of the transistor (TR 2), via a resistor (R 1) is applied to the base of the transistor (TR 2), the collector of the transistor (TR 2) comprises a coil (L 1), The base of the transistor TR 2 is connected to a coil L 1 of a horizontal deflection output circuit 1 composed of a horizontal deflection coil HDY, a capacitor C 1 , a diode D 1 , and a transistor TR 1 . Is connected to the collector of transistor TR 3 via resistor R 2 , the emitter to transistor TR 3 is grounded via resistor R 6 , and its base is connected to the output terminal of OP amplifier OP 1 . the OP amplifier (OP 1) part (-) input terminal of the resistance (R 4) (R 3), the via is connected to the power source (B +), OP amplifier (OP 1), positive (+) input terminal of the resistance ( A high voltage circuit (2) consisting of a resistor (R 9 ) and a flyback transformer (FBT) and a CRT (CRT) connected to one end of R 6 and grounded through a resistor (R 8 ), and in parallel via a resistor (R 7 ) Flyback It is connected to the C terminal of the lance (FBT).

상기한 바와 같이 구성된 회로의 동작을 제3도를 참조하여 설명하면 다음과 같다.The operation of the circuit configured as described above will be described with reference to FIG.

브라운관(CRT)의 애노우드(H. V)에 고압이 걸려 정상적인 동작을 할 때에는 플라이백 트랜스(FBT)에 낮은 전압이 유기되고, 이 전압은 저항(R7) (R6)을 거쳐 OP 앰프(OP1)의 정(+) 입력단자에 인가되지만 이 경우 OP 앰프(OP1)의 부(-) 입력단자에 가해지는 전위가 더 높도록 저항(R4) (R5)의 값을 정하면 OP 앰프(OP1)의 출력단으로 부터는 로우의 출력 전위가 나오며, 이 전위가 베이스에 인가되는 트랜지스터(TR2)는 오프되어, 트랜지스터(TR2)는 저항(R1)을 통해 인가되는 전원(B+)의 전압에 의해 셀프 바이어스되어 이 트랜지스터(TR2)는 온이 되기 때문에 전원(B+)의 수평 편향 출력 회로(1)의 코일(L1)에 인가되어 정상 동작을 하며, 브라운관(CRT)의 애노우드(H. V)의 고압이 낮아져 수평 사이즈가 커질 경우에는 플라이백 트랜스(FBT)의 C단자로부터의 출력 전압이 높아지며, 이 전압은 저항(R7) (R8)을 거쳐 OP 앰프(OP1)의 정(+)입력단자에 인가되고 OP 앰프(OP1)는 동작을 하여 애노우드(H. V)의 고압이 낮아진 시간(제도의 T)동안 전류를 증폭하고, 이 증폭된 신호는 트랜지스터(TR3)의 베이스 인가되어 트랜지스터(TR3)의 콜렉터에는 낮아진 고압이 피드백 되는데, 이 신호는 베이스에 인가된 신호에 대해 역 위상을 가지며 트랜지스터(TR2)의 베이스에 인가되어 그의 바이어스 전압을 조정하여 전원(B+)으로부터 수평 편향 출력 회로(1)의 코일(L1)로 인가되는 전압이 낮아지게 되어 수평 사이즈 전압이 떨어지므로 수평 사이즈가 감소하게 된다.When the high voltage is applied to the anode (H. V) of the CRT, a low voltage is induced to the flyback transformer (FBT), and this voltage is passed through the resistor (R 7 ) (R 6 ) to the OP amplifier. assuming the value of the resistance to electric potential is higher is applied to an input terminal (R 4) (R 5) - () (OP 1) of the positive (+) in this case OP amplifier (OP 1), the portion applied to the input terminal, but A low output potential comes from the output terminal of the OP amplifier OP 1 , and the transistor TR 2 to which the potential is applied to the base is turned off, so that the transistor TR 2 is applied to a power source applied through the resistor R 1 ( Since the transistor TR 2 is self-biased by the voltage of B + ) and is turned on, the transistor TR 2 is applied to the coil L 1 of the horizontal deflection output circuit 1 of the power supply B + and operates normally. When the high pressure of the anode (H. V) of the CRT) decreases and the horizontal size increases, before the output from the C terminal of the flyback transformer (FBT) The voltage increases, and this voltage is applied to the positive input terminal of the OP amplifier OP 1 via a resistor R 7 (R 8 ), and the OP amplifier OP 1 operates to operate the anode (H. V). ), the high pressure, and amplifies the current for lower time (of the system T), the amplified signal is, the feedback is lower high pressure collector of the transistor (TR 3) the base is applied to the transistor (TR 3) of the signal to the base of The voltage applied to the coil L 1 of the horizontal deflection output circuit 1 from the power supply B + is low by having a reverse phase with respect to the applied signal and being applied to the base of the transistor TR 2 to adjust its bias voltage. As the horizontal size voltage drops, the horizontal size decreases.

상기한 바와 같이 본 고안은 브라운관(CRT)의 애노우드단(H. V)의 고압이 낮아지면 수평 편향 출력 회로(1)에 전압을 피드백시켜 수평 사이즈를 즉시 줄여줌으로서, 모니터 동작중 애노우단(H. V)의 고압이 낮아져도 일정한 수평 사이즈를 유지시키는 장점을 갖는다.As described above, the present invention feeds back a voltage to the horizontal deflection output circuit 1 when the high voltage of the anode end H. V of the cathode ray tube (CRT) is reduced, thereby immediately reducing the horizontal size. Even if the high pressure of the stage (H. V) is lowered, it has the advantage of maintaining a constant horizontal size.

Claims (1)

브라운관(CRT)의 애노우드단에 고압을 인가하는 플라이백 트랜스(FBT)에 유기되는 전압에 의해 브라운관의 수평 사이즈 상태를 비교 검출하는 OP 앰프(OP1)와 상기 OP 앰프(OP1)의 출력에 연동하여 수평편향 출력회로(1)에 출력 연동하여 수평편향 출력회로(1)에 인가되는 전압을 제어하므로써 수평사이즈를 일정하게 유지시켜주는 트랜지스터(TR3, TR2)를 포함하여 구성된 것을 특징으로 하는 수평사이즈 안정화회로.The output of the OP amplifier OP 1 and the OP amplifier OP 1 for comparing and detecting the horizontal size state of the CRT by voltage induced in the flyback transformer FBT applying a high voltage to the anode end of the CRT. And transistors TR 3 and TR 2 that maintain a constant horizontal size by controlling the voltage applied to the horizontal deflection output circuit 1 by interlocking with the horizontal deflection output circuit 1. Horizontal size stabilization circuit.
KR2019870023904U 1987-12-30 1987-12-30 Horizontal size stabilization circuit KR930002315Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870023904U KR930002315Y1 (en) 1987-12-30 1987-12-30 Horizontal size stabilization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870023904U KR930002315Y1 (en) 1987-12-30 1987-12-30 Horizontal size stabilization circuit

Publications (2)

Publication Number Publication Date
KR890015233U KR890015233U (en) 1989-08-12
KR930002315Y1 true KR930002315Y1 (en) 1993-05-03

Family

ID=19271100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870023904U KR930002315Y1 (en) 1987-12-30 1987-12-30 Horizontal size stabilization circuit

Country Status (1)

Country Link
KR (1) KR930002315Y1 (en)

Also Published As

Publication number Publication date
KR890015233U (en) 1989-08-12

Similar Documents

Publication Publication Date Title
US4045742A (en) High voltage shutdown circuit responsive to excessive beam current and high voltage
US6020694A (en) Horizontal size regulation circuit of display device
KR840005642A (en) Video signal processing system
KR940003512B1 (en) Automatic kinescope bias system
KR930002315Y1 (en) Horizontal size stabilization circuit
KR200153217Y1 (en) Broadband horizontal size control circuit of display apparatus
KR19990003850A (en) Center adjustment circuit of horizontal raster for monitor
US4831311A (en) High voltage stabilizing circuit for prevention of overheating
JP4172823B2 (en) Video display device
US5671016A (en) High voltage discharge circuit for CRT
US4529917A (en) Drive circuit for a horizontal output transformer
JP2865145B2 (en) Back raster controller for cathode ray tube
JP2650999B2 (en) Horizontal deflection circuit
KR100364735B1 (en) The control circuit of high voltage part by brightness of monitor in video display appliance
KR200150478Y1 (en) Circuit for protecting horizontal deflection circuit in a display apparatus
KR930003569Y1 (en) Vertical size control circuit for crt
US6160364A (en) Circuit for limiting horizontal image size of display
KR930002314Y1 (en) Spot eliminating circuit
KR100281382B1 (en) Monitor high voltage generation circuit
KR950001131B1 (en) Beam current control circuit for monitor
KR200200453Y1 (en) A detection circuit for secession of deflection yoke connector
KR910000532Y1 (en) High voltage automatic control circuit
JPH0728783Y2 (en) ABL circuit
KR950004168Y1 (en) High voltage stabilizing apparatus for large screen tv receiver
JPH0212768Y2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020401

Year of fee payment: 10

EXPY Expiration of term