KR920004342Y1 - 음량 보상 복조 회로 - Google Patents

음량 보상 복조 회로 Download PDF

Info

Publication number
KR920004342Y1
KR920004342Y1 KR2019860005600U KR860005600U KR920004342Y1 KR 920004342 Y1 KR920004342 Y1 KR 920004342Y1 KR 2019860005600 U KR2019860005600 U KR 2019860005600U KR 860005600 U KR860005600 U KR 860005600U KR 920004342 Y1 KR920004342 Y1 KR 920004342Y1
Authority
KR
South Korea
Prior art keywords
output
terminals
signal
asw
terminal
Prior art date
Application number
KR2019860005600U
Other languages
English (en)
Other versions
KR870017558U (ko
Inventor
박정은
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860005600U priority Critical patent/KR920004342Y1/ko
Publication of KR870017558U publication Critical patent/KR870017558U/ko
Application granted granted Critical
Publication of KR920004342Y1 publication Critical patent/KR920004342Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/607—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Stereophonic System (AREA)

Abstract

내용 없음.

Description

음량 보상 복조 회로
제 1 도는 종래의 음성 복조회로도.
제 2 도는 본 고안의 따른 음량 보상 복조회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 제1음성 복조 회로 12 : 제2음성 복조 회로
13 : 파리롯트신호검파 및 논리회로 ASW1, ASW2: 아날로그 스위치부
SW3: 모노/스테레오선택 스위치 OP1, OP2: 연산증폭기
G1, G2: 앤드게이트
본 고안은 국내 텔레비젼 스테레오 방송수신기에 관한 것으로, 특히 스테레오 방송수신 중에 강제 모노로 절환할때 발생하는 음량 감소를 보상해 줄 수 있게 한 음량 보상 복조회로에 관한 것이다.
제 1 도는 종래의 음성 복조회로도로서, 이에 도시된 바와같이 튜너중간주파 출력을 입력받는 영상검파부(1)의 출력측이 4.5MHz필터(2) 및 4.724MHz필터(3)를 각기 통하고, 제1음성 복조 회로(4) 및 제2음성 복조 회로(5)를 다시 각기 통해 디매트릭스부(5)의 입력단자(I1), (I2)에 각기 접속됨과 아울러 그 접속점이 아날로그 스위치(SW1), (SW2)의 일측단자(a1), (a2)에 각기 접속되고, 상기 디매트릭스부(5)의 출력단자(Q1), (Q2)가 상기 아날로그 스위치(SW1), (SW2)의 타측단자 (b1), (b2)에 접속되며, 상기 제2음성 복조 회로(5)의 출력측이 파이롯트 신호검파부(6)의 입력측에 접속되고, 그 파이롯트신호검파부(6)의 출력측이 콘트롤신호부(7)에 접속되어, 그 콘트롤신호부(7)에 의해 상기 아날로그 스위치(SW1), (SW2)를 제어하게 구성되어 있는 것으로, 이 종래 회로의 동작과정을 설명한다.
튜너 중간주파 출력이 영상검파부(1)에 입력되면, 그 영상검파부(1)의 출력신호중 4.5MHz의 신호는 4.5MHz필터(2)를 통하고, 4.724MHz의 신호는 4.724MHz필터 (3)를 통한 후 제1음성 복조 회로(4) 및 제2음성 복조 회로(5)에서 각기 복조되어, 디매트릭스(5)의 입력단자(I1), (I2) 및 아날로그 스위치(SW1), (SW2)의 일측단자(a1), (a2)에 인가된다.
이때, 튜너 중간주파 출력이 스테레오 방송신호인 경우에는 제1음성 복조 회로 (4) 및 제2음성 복조 회로(5)에서 음성신호(L+R), (L-R)가 출력된다.
이와같이 제2음성 복조 회로(5)에서 출력되는 음성신호(L-R)를 파이롯트신호검파부(6)에서 입력받아 파이롯트신호를 검출하고, 그 파이롯트신호검파부(6)의 검출신호에 의해 콘트롤신호부(7)에서 콘트롤신호를 출력하여 아날로그 스위치(SW1), (SW2)를 그의 타측단자(b1), (b2)에 단락시킨다. 그리고, 이때 디매트릭스(5)의 입력단자(I1), (I2)에 입력되는 음성신호(L+R), (L-R)는 디매트릭스 조합되어, 그의 출력단자(Q1), (Q2)에 좌, 우음성신호(2L), (2R)로 출력되며, 이 좌,우음성신호(2L), (2R)는 아날로그 스위치(SW1), (SW2)를 통해 좌, 우채널에 출력된다.
이와같은 상태에서 강제 모노 스위치에 의해 강제 모노로 절환될 경우에는 아날로그 스위치(SW1)만 그의 일측단자(a1)에 단락되고, 아날로그 스위치(SW2)는 어느 단자에도 단락되지 않으며, 이에 따라 제1음성 복조 회로(4)에서 출력되는 음성신호(L+R)가 좌채널에 출력되게 된다.
그러나, 이때 출력되는 음성신호(L+R)는 스테레오선택시의 좌, 우 음성신호 (2L, 2R)에 비하여 그의 음량이 절반으로 감소하게 된다.
이와같이 종래의 회로에 있어서는 스테레오 음성신호를 청취하는 도중에 모노로 강제 절환하는 경우에는 그에따른 음성신호의 음량이 스테레오 청취시에 비하여 절반으로 감소되는 결점이 있었다.
본 고안은 이와같은 종래의 결점을 감안하여, 스테레오 음성신호를 수신하는 도중에 모노로 강제 절환한 경우에는 스테레오 음성신호의 음량과 동일한 음성신호가 출력될 수 있는 음량 보상복조회로를 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 본 고안에 따른 음성 보상 복조회로도로서, 이에 도시한 바와같이 4.5MHz필터출력을 입력 받는 제1음성 복조 회로(11)의 출력측을 아날로그 스위치부 (ASW2)의 스위치(S21), (S22)를 각기 통해 좌, 우채널단자(L), (R)에 접속함과 아울러 저항(R1)을 통해서는 연산 증폭기(OP1)의 비반전입력단자에 접속하고 아날로그 스위치부(ASW1)의 스위치(S11) 및 저항(R6)을 통해서는 저항(R8) 및 연산증폭기(OP2)의 비반전입력단자에 접속하며, 4.724MHz필터출력을 입력받는 제2음성 복조 회로(12)의 출력측을 파이롯트신호검파 및 로직회로(13)에 접속함과 아울러 아날로그 스위치부(ASW1)의 스위치(S12) 및 저항(R4) 을 통해서는 연산증폭기(OP1)의 비반전입력단자에 접속하고, 저항(R5)을 통해서는 연산증폭기(OP2)의 반전입력단자에 접속하며, 상기 연산증폭기(OP1)의 출력단자를 아날로그 스위치부(ASW2)의 스위치 (S23), (S24)를 통해 좌, 우채널단자(L), (R)에 접속함과 아울러 상기 연산증폭기(OP1), (OP2)의 출력단자를 아날로그 스위치부(ASW1)의 스위치(S13), (S14)를 각기 통해 좌, 우채널단자(L), (R)에 접속하고, 전원단자(B+)를 모노/스테레오선택스위치(SW3)의 스테레오선택단자(b31) 및 모노선택단자(a32)에 공통접속함과 아울러 그의 모노선택단자 (a31) 및 스테레오선택단자(b32)를 접지에 접속하여, 그의 공통단자(C31), (C32)를 앤드게이트(G1), (G2)의 일측 입력단자에 각기 접속하고, 상기 파이롯트신호검파 및 로직회로 (13)의 출력단자(Q2)를 상기 앤드게이트(G1), (G2)의 타측입력단자에 접속하며, 그 앤드게이트(G1), (G2)의 출력단자를 상기에서 아날로그 스위치부(ASW1), (ASW2)의 제어단자 (C11-C14), (C21, C22)에 각기 공통접속하고, 상기 파이폿트신호 검파 및 로직회로(13)의 출력단자(Q1)를 상기 아날로그 스위치부(ASW2)의 제어단자(C23, C24)에 공통접속하여 구성한 것으로, 상기 아날로그 스위치부(ASW1), (ASW2)의 스위치(S11-S14), (S21-S24)는 그의 제어단자(C11-C14), (C21-C24)에 고전위 신호가 인가될때 단락되게 되어 있고, 상기 파이롯트신호검파 및 로직회로(13)는 스테레오 신호임을 나타내는 파이롯트신호를 검출할때 그의 출력단자(Q1), (Q2)에 각기 저전위 및 고전위를 출력하고, 파이롯트신호를 검출하지 못할때는 그의 출력단자(Q1), (Q2)에 각기 고전위 및 저전위를 출력하게 되어 있다.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
스테레오 방송신호가 수신되는 경우에는 4.5MHz필터출력을 입력받는 제1음성 복조 회로(11)에서 음성신호(L+R)가 출력되고, 4.724MHz필터출력을 입력받는 제2음성 복조 회로(12)에서는 음성신호(L-R)가 출력된다.
따라서, 이때 그 제2음성 복조 회로(12)에서 출력되는 음성신호(L-R)중 파이롯트신호를 파이롯트신호검파 및 로직회로(13)에서 검출하여, 그의 출력단자(Q1)에 저전위 신호를 출력하고, 그의 출력단자(Q2)에 고전위 신호를 출력하게 된다. 이와같이 출력단자(Q1)에 출력되는 저전위 신호는 아날로그 스위치부(ASW2)의 제어단자(C21, C22)에 인가되므로 그의 스위치(S21, S22) 개방상태로 된다.
또한, 이때 출력단자(Q2)에 출력되는 고전위 신호는 앤드게이트(G1), (G2)의 타측입력단자에 인가되므로 그 앤드게이트(G1), (G2)의 출력신호는 모노/스테레오선택스위치(SW3)의 선택상태에 따라 결정된다.
즉, 이때 모노/스테레오선택스위치(SW3)에서 스테레오를 선택하여, 그의 공통단자(C31), (C32)가 스테레오 선택단자(b31), (b32)에 단락되어 있는 상태에서는 앤드게이트(G1)의 일측 입력단자에 전원단자(B+)의 전원인 고전위 신호가 인가되어 고전위 신호가 출력되고, 앤드게이트(G2)의 타측 입력단자에 저전위 신호가 인가되어 저전위 신호가 출력된다.
이와 같이 앤드게이트(G1)에서 출력되는 고전위 신호는 아날로그 스위치 (ASW1)의 제어단자(C11-C14)에 인가되므로 그의 스위치(S11-S14)가 단락되고, 앤드게이트(G2)에서 출력되는 저전위 신호는 아날로그 스위치부(ASW2)의 제어단자(C23, C24)에 인가되므로 그의 스위치(S23, S24)가 개방된다. 따라서, 이때 제1음성 복조 회로(11)에서 출력되는 음성신호(L+R)는 저항(R1)을 통하고, 제2음성 복조 회로(12)에서 출력되는 음성신호(L-R)는 아날로그 스위치부(ASW1)의 스위치(S12) 및 저항(R4)을 통해 연산증폭기(OP1)의 비반전입력단자에 공통인가되며, 이에 따라 음성신호(L+R)(L-R)중 역위상인 우음성신호(R, -R)는 상쇄되어 좌음성신호(L)만이 연산증폭기(OP1)의 출력단자에 출력된다.
여기서, 증폭용 저항(R2, R3)의 값이 동일하다면 그 연산증폭기(OP1)의 출력신호인 좌음성신호는 2L로 된다.
또한, 상기 제1음성 복조 회로(11)에서 출력되는 음성신호(L+R)는 아날로그 스위치부(ASW1)의 스위치(S11) 및 저항(R6, R8)을 통해 연산증폭기(OP2)의 비반전입력단자에 인가되고, 제2음성 복조 회로(12)에서 출력되는 음성신호(L-R)는 저항(R5)을 통해 연산증폭기(OP2)의 반전입력단자에 인가되며, 이에 따라 그 연산증폭기(OP2)에서 (L+R)-(L-R)로 되어, 우음성신호(R)만이 출력된다. 여기서, 저항(R5, R7)의 값이 동일하다면, 그 연산증폭기(OP2)의 출력신호인 우음성신호는 2R로 된다.
이와 같이 출력되는 좌, 우음성신호(2L), (2R)는 아날로그 스위치부(ASW1)의 스위치(S13), (S14)를 각기 통해 좌, 우채널단자(L), (R)로 출력된다.
이와같은 상태에서 모노/스테레오선택스위치(SW3)를 모노로 선택하여, 그의 공통단자(C31), (C32)가 모노선택단자(a31), (a32)에 단락되면, 앤드게이트(G1)의 일측 입력단자에 저전위 신호가 인가되어, 그의 출력단자에 저전위 신호가 출력되므로 아날로그 스위치부(ASW1)의 스위치(S11-S14)가 모두 개방되고, 앤드게이트(G2)의 일측 입력단자에 고전위 신호가 인가되어, 그의 출력단자에 고전위 신호가 출력되므로 아날로그 스위치부(ASW2)의 스위치(S23, S24)가 단락된다.
따라서, 연산증폭기(OP1)의 출력신호가 그 스위치(S23) (S24)를 각기 통해 좌, 우채널단자(L), (R)로 출력된다.
즉, 이때 제1음성 복조 회로(11)에서 출력되는 음성신호(L+R)는 저항(R1)을 통한 후 연산증폭기(OP1)에서 2(L+R)신호로 증폭되어 출력되고, 이 출력신호인 2(L+R)의 음성신호가 아날로그 스위치부(ASW2)의 스위치(S23), (S24)를 각기 통해 좌, 우채널단자(L), (R)에 출력된다.
결국, 스테레오 방송수신 중 모노로 강제 절환하였을 경우에 좌, 우채널단자(L), (R)에 출력되는 음성신호는 2(L+R)로 되어 스테리오 수신시의 좌, 우음성신호(2L, 2R)의 음량과 같게된다.
한편, 스테레오 방송신호가 수신되지 않고, 모노방송신호가 수신되는 경우에는 파이롯트신호검파 및 로직회로(13)에서 파이롯트신호를 검출하지 못하여 그의 출력단자(Q1)에 고전위 신호가 출력되고, 출력단자(Q2)에 저전위 신호가 출력된다. 이와같이 출력단자(Q2)에 출력되는 저전위 신호는 앤드게이트(G1), (G2)의 타측입력단자에 인가되므로 모노/스테레오선택스위치(SW3)의 선택상태에 상관없이 그 앤드게이트(G1), (G2)에서 저전위 신호가 출력되어 아날로그 스위치부(ASW1), (ASW2)의 스위치(S11- S14), (S23S24)가 개방되고, 출력단자(Q1)에 출력되는 고전위 신호에 의해 아날로그 스위치부(ASW2)의 스위치(S21, S22)가 단락된다.
따라서, 이때 제1음성 복조 회로(11)의 출력신호가 그 아날로그 스위치부(ASW2)의 스위치(S21, S22)를 직접 통해 좌, 우채널단자(L), (R)에 출력된다.
이상에서 상세히 설명한 바와같이 본 고안은 스테레오 방송신호를 수신하는 도중에 모노로 강제 절환한 경우에도 좌, 우채널단자에 출력되는 음성신호의 음량이 스테레오 방송신호선택시의 음량과 동일하게 되므로 청취자에게 보다 편리함을 제공할 수 있는 효과가 있게된다.

Claims (1)

  1. 제1, 제2음성 복조 회로(11), (12)의 출력측을 저항(R1), (R5)을 각기 통해 연산증폭기(OP1)의 비반전 입력단자 및 연산증폭기(OP2)의 반전 입력단자에 각기 접속함과 아울러 아날로그 스위치(ASW1)의 스위치(S11), (S12) 및 저항(R4), (R6, R8)을 각기 통해 그 연산증폭기(OP2), (OP1)의 비반전 입력단자에 각기 접속하고, 상기 제1음성 복조 회로(11)의 출력측 및 연산증폭기(OP1)의 출력단자를 아날로그 스위치(ASW2)의 스위치 (S21, S22), (S23, S24)를 각기 통해 좌, 우채널단자(L, R)에 접속함과 아울러 그 연산증폭기(OP1), (OP2)의 출력단자를 상기 아날로그 스위치부(ASW1)의 스위치(S13), (S14)를 각기 통해 상기 좌, 우채널단자(L), (R)에 접속하며, 상기 제2음성 복조 회로(12)의 출력측을 파이롯트신호 검파 및 로직회로(13)에 접속하여, 그의 출력단자(Q1)를 상기 아날로그 스위치부(ASW2)의 제어단자(C21, C22)에 접속함과 아울러 출력단자(Q2)를 앤드게이트(G3, G2)의 타측입력단자에 접속하고, 모노선택단자(a31), (a32)가 접지 및 전원단자 (B+)에 각기 접속되고, 스테레오 선택단자(b31), (b32)가 전원단자(B+) 및 접지에 각기 접속된 모노/스테레오 선택스위치(SW3)의 공통단자(C31), (C32)를 상기 앤드게이트(G1), (G2)의 일측입력단자에 각기 접속하고, 그 앤드게이트(G1), (G2)의 출력단자를 상기 아날로그 스위치부(ASW1), (ASW2)의 제어단자(C11-C14), (C23C24)에 접속하여 구성된 것을 특징으로 하는 음량 보상 복조 회로.
KR2019860005600U 1986-04-24 1986-04-24 음량 보상 복조 회로 KR920004342Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860005600U KR920004342Y1 (ko) 1986-04-24 1986-04-24 음량 보상 복조 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860005600U KR920004342Y1 (ko) 1986-04-24 1986-04-24 음량 보상 복조 회로

Publications (2)

Publication Number Publication Date
KR870017558U KR870017558U (ko) 1987-11-30
KR920004342Y1 true KR920004342Y1 (ko) 1992-06-25

Family

ID=19251046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860005600U KR920004342Y1 (ko) 1986-04-24 1986-04-24 음량 보상 복조 회로

Country Status (1)

Country Link
KR (1) KR920004342Y1 (ko)

Also Published As

Publication number Publication date
KR870017558U (ko) 1987-11-30

Similar Documents

Publication Publication Date Title
US4140878A (en) Stereo demodulator system
US4074075A (en) Circuit for demodulating a stereo signal
KR920004342Y1 (ko) 음량 보상 복조 회로
US4110635A (en) Amplifying circuit
US4030036A (en) Bandwidth changing circuit
US4461021A (en) Circuit arrangement for receiving two modulating signals, more specifically for television
US4512031A (en) Arrangement for receiving TV-signals having left and right stereo sound signals
US2950356A (en) Radio-phonograph circuits
KR900001740Y1 (ko) 서라운드회로의 자동제어 회로
JP2009296478A (ja) 増幅回路
KR960008946B1 (ko) 신호 접속용 회로 장치
US4584536A (en) Balance control circuit
JPS6124878B2 (ko)
US4280101A (en) Stereophonic signal demodulation circuit
EP0056270A1 (en) Aural signal demodulation apparatus for a television receiver
KR880000816Y1 (ko) 텔레비젼 방송신호/브이티알 재생신호 절환회로
KR910005616Y1 (ko) 음향기기의 채널분리도 감쇄방지회로
KR100193536B1 (ko) 위성 수신기의 오디오 신호 선택회로
KR880002870Y1 (ko) 이중음성 선택회로
KR900009927Y1 (ko) 서라운드 음향 자동절환 회로
KR870000897Y1 (ko) Am 스테레오 수신회로
KR930007190Y1 (ko) 다방송 수신 시스템의 공용 디엠파 시스 회로
KR960008165Y1 (ko) 에이엠/에프엠 사운드 신호를 수신하는 텔레비젼의 음량 일치회로
JPS6223181Y2 (ko)
KR890001422Y1 (ko) 오디오앰프의 좌,우채널 분리형 모노회로

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19860424

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 19890420

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19860424

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19920125

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19920528

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19920917

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19921110

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19921110

FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 4

UR1001 Payment of annual fee

Payment date: 19941227

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

Termination date: 19971210

Termination category: Default of registration fee