KR920001546A - 메모리 셀 회로 및 그 동작 방법 - Google Patents

메모리 셀 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR920001546A
KR920001546A KR1019910010933A KR910010933A KR920001546A KR 920001546 A KR920001546 A KR 920001546A KR 1019910010933 A KR1019910010933 A KR 1019910010933A KR 910010933 A KR910010933 A KR 910010933A KR 920001546 A KR920001546 A KR 920001546A
Authority
KR
South Korea
Prior art keywords
transistor
node
mode
pair
series pair
Prior art date
Application number
KR1019910010933A
Other languages
English (en)
Other versions
KR100244425B1 (ko
Inventor
에스.마한트-쉐티 쉬발링
마크지.하워드
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR920001546A publication Critical patent/KR920001546A/ko
Application granted granted Critical
Publication of KR100244425B1 publication Critical patent/KR100244425B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

메모리 셀 회로 및 그 동작 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 구성되고 동작되는 메모리 셀의 개략도.

Claims (27)

  1. 데이타 값을 저장하기 위한 저장 소자, 상기 저장 소자의 제1노드에 접속 되어 있고 제1모드에서 상기 제1노드에 전압을 끌어 올리고, 제2모드에서는 상기 저장 소자의 판독/기입을 위하여 상기 제1노드에의 엑세스를 제공하는 동작을 하는 제1트랜지스터 직력 쌍, 및 상기 저장 소자의 제2노드에 접속되어 있고, 제1모드에서 상기 제2노드에 전압을 지정된 전압 레벨까지 끌어 올리고, 제2모드에서는 상기 저장 소자의 판독/기입을 위하여 상기 제2노드에의 전기적 액세스를 제공하는 동작을 하는 제2트랜지스터 직렬 쌍을 포함하는 것을 특징을 하는 메모리 셀.
  2. 제1항에 있어서, 상기 저장 소자가 결합 트랜지스터를 포함하고, 상기 제1노드는 상기 교차 결합 트랜지스터쌍의 제1트랜지스터의 게이트를 포함하고, 상기 제2노드는 상기 교차 결합트랜지스터 쌍의 제2트랜지스터의 게이트를 포함하는 것을 특징으로 하는 메모리 셀.
  3. 제1항에 있어서, 상기 제1트랜지스터 직렬쌍이 소스, 드레인 및 게이트를 갖고 상기 소스가 제1액세스선에 연결되도록 동작하고, 상기 게이트가 제1제어신호를 수신하도록 동작하는 제1트랜지스터, 및 소소, 드레인 및 게이트를 갖고, 상기 소스가 상기 제1트랜지스터의 상기 드레인에 접속되고, 상기 게이트가 제2제어 신호를 수신하고, 상기 드레인이 상기 제1노드에 접속되는 제2트랜지스터를 포함하는 것을 특징으로 하는 메모리 셀.
  4. 제3항에 있어서, 상기 제2트랜지스터 직렬쌍의 소스, 드레인 및 게이트를 갖고 상기 소스가 제2액세스선에 연결되도록 동작하고, 상기 게이트가 제1제어신호를 수신하도록 동작하는 제3트랜지스터, 및 소스, 드레인 및 게이트를 갖고, 상기 소스가 상기 제3트랜지스터의 상기 드레인에 연결되어 있고, 상기 게이트가 제2제어신호를 수신하도록 동작하고, 상기 드레인이 상기 제2노드에 연결되어 있는 제4트랜지스터를 포함하는 것을 특징으로 하는 메모리 셀.
  5. 제4항에 있어서, 제1,제2,제3및 제4트랜지스터가 각각n채널 트랜지스터를 포함하는 것을 특지으로 하는 메모리셀.
  6. 제1항에 있어서, 상기 제1모드동안 상기 제1트랜지스터 직렬쌍의 트랜지스터들을 비 중첩식으로 동기시키기위한 클럭 회로를 더 포함하는 것을 특징으로 하는 메모리셀.
  7. 제6항에 있어서, 상기 클럭회로가 상기 제1모드 중에 상기 제2트랜지스터 직력쌍의 트랜지스터들을 비 중첩식으로 동작시키도록 동기되는 것을 특징으로 하는 메모리 셀.
  8. 제1항에 있어서, 상기 제1모드 동안 상기 제1및 제2트랜지스터 직렬 쌍 모두에 지정된 전압레벨을 제공하기 위한 공급 회로를 더 포함하는 것을 특징으로 하는 메모리 셀.
  9. 제1항에 있어서, 상기 제2모드 동안 각자의 상기 트랜지스터 직렬쌍이 토통되도록 하는 도통회로를 더 포함하는 것을 특징으로 하는 메모리 셀.
  10. 제1항에 있어서, 상기 제1트랜지스터의 직렬 쌍 및 제2트랜지스터 직렬쌍의 트랜지스터들을 온도의 증가와 함께 증가된 주파수로 동기시키기 위한 온도 의존 클럭 회로를 더 포함하는 것을 특징으로 하는 메모리 셀.
  11. 데이타 값을 저장하기 위한 교차 결합 트랜지스터 쌍, 상기 저장 소자의 제1노드에 연결되고, 제1모드에서 상기 제1노드에 미리 지정된 전압을 전달함으로써 상기 제1노드에 전압을 끌어 올리도록 동작하며, 제2모드에서 상기 저장 소자의 판독/기입을 위한 제1노드에의 전기적 액세스를 제공하도록 동작하는 제1트랜지스터 직렬쌍, 상기 저장소자의 제2노드에 연결되고, 제1모드에서 상기 제2노드에 미리 지정된 전압을 전달함으로써, 제2노드에 전압을 끌어 올리는 동작을 하고, 제2모드에서 상기 저장 소자의 판독/기입을 위한 제2노드에의 전기적 액세스를 제공하도록 동작하는 제2트랜지스터의 직렬쌍, 상기 제1모드동안 상기 제1및 제2트랜지스터 쌍의 트랜지스터들을비 중첩식으로 교대로 동기시키기 위한 클럭회로, 상기 제1모드동안 상기 제1및 제2트랜지스터쌍 모두에게 미리 지정된 전압을 제공하기 위한 공급회로, 및 각각의 트랜지스터 쌍이 상기 제2모드 동안 도통되도록 하는 도통회로를 포함하는 것을 특징으로 하는 메모리 셀.
  12. 제11항에 있어서, 상기 제1모드가 상기 교차 접합 트랜지스터 쌍의 제1트랜지스터의 게이트를 포함하고, 상기 제2노드가 상기 교차 결합 트랜지스터 쌍의 제2트랜지스터의 게이트를 포함하는 것을 특징으로 하는 메모리 셀.
  13. 제11항에 있어서, 상기 제1트랜지스터 직렬 쌍이 소스, 드레인 및 게이트를 갖고 상기 소스가 제1액세스선에 연결되도록 동작하고, 상기 게이트가 제1제어신호를 수신하도록 동작하는 제1트랜지스터, 및 소스, 드레인및 게이트를 갖고, 상기 소스가 상기 제1트랜지스터의 상기 드레인에 연결되고, 상기 게이트가 제2 제어신호를수신하도록 동작하고, 상기 드레인이 상기 제1노드에 연결되는 제2트렌지스터를 포함하고, 상기 제2트랜지스직렬쌍이 소스, 드레인 및 게이트를 갖고, 상기 소스가 제2액세스선에 연결되도록 동작하고 상기 게이트가 제1제어신호를 수신하도록 동작하는 제3트랜지스터 및 소스, 드레인 및 게이트를 갖고 상기 소스가 상기 제3트랜지스터의 상기 드레인에 연결되고, 상기 게이트가 제2제어신호를 수신하도록 동작하고, 상기 드레인이 상기 제2노드에 연결되는 제4트랜지스터를 포함하는 것을 특징으로 하는 메모리 셀.
  14. 제13항에 있어서, 각각의 상기 제1,제2,제3및 제4트랜지스터가 n채널 트랜지스터를 포함하는 것을 특징으로 하는 메모리 셀.
  15. 제11항에 있어서, 상기 클럭회로가 상기 제1트랜지스터 직렬 쌍 및 상기 제2트랜지스터의 쌍의 트랜지스터들을 온도 상승과 함께 증가하는 주파수로 동기시키기 위한 온도 의존 클럭 회로를 포함하는 것을 특징으로 하는 메모리 셀.
  16. 저장 소자를 포함하는 메모리 셀을 동작시키는 방법에 있어서, 제1노드에 전압을 끌어 올리기 위하여 제1모드에서 저장 소자의 제1노드에 연결된 제1트랜지스터 직렬쌍을 동작시키는 단계, 저장소자의 기입/판독을 위한 제1노드에의 전기적 액세스를 제공하기 위하여 제2모드에서 제1트랜지스터 직렬 쌍을 동작시키는 단계, 제2노드에 전압을 끌어올리기 위하여 제1모드에서 저장 소장의 제1노드에 연결된 제2트랜지스터 직렬 쌍을 동작시키는 단계, 및 저장 소자의 기입/판독을 위한 제2노드에서 전기적 액세스를 제공하기 위한 제2모드에서 제2트랜지스터 직렬 쌍을 동작시키는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 제1모드에서 제2트랜지스터 직렬 쌍을 동작시키는 상기 단계가 제1직렬 쌍에 있는 트랜지스터들의 게이트들을 교대로 동기시키는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제16항에 있어서, 제1모드에서 제2트랜지스터 직렬 쌍을 동작시키는 상기 단계가 제2직렬 쌍에 있는 트랜지스터들의 게이트들을 교대로 동기시키는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제16항에 있어서, 제2모드에서 제1트랜지스터 직렬 쌍을 동작시키는 상기 단계가 제1직렬 쌍에 있는 트랜지스터들이 제2모드동안 도통되도록 하는 단계 포함하는 것을 특징으로 하는 방법.
  20. 제16항에 있어서, 제2모드에서 제2트랜지스터 직렬 쌍을 동작시키는 상기 단계가 제2직렬 쌍에 있는 트랜지스터들이 제2모드동안 도통되도록 하는 단계를 포함하는 것을 특징으로 하는 방법.
  21. 제16항에 있어서, 제1노드가 미리 지정된 전압 레밸에 의해 끌어 올려지도록 제1모드동안 제1트랜지스터 직렬 쌍에 상기 미리 지정된 전압 레밸을 공급하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제16항에 있어서, 제 2노드가 미리 지정된 전압 레밸에 의해 끌어 올려지도록 제1모드동안 제2트랜지스터 직렬 쌍에 상기 미리 지정된 전압 레밸을 공급하는 단계를 포함하는 것을 특징으로 하는 방법.
  23. 제16항에 있어서, 온도상승과 함께 증가하는 주파수로 제1및 제2트랜지스터 직렬쌍을 동기시키는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 저장 소자를 포함하는 메모리셀을 동작시키는 방법에 있어서, 제1노드에 전압을 끌어 올리기 우하여 제1모드에서 저장 소자의 제1노드에 연결된 제1트랜지스터 직렬 쌍을 동작시키고, 제1직렬 쌍에 있는 트랜지스터들의 게이트들을 교대로 동기시키는 단계를 포함하는 단계, 저장 소자의 기입/판독을 위하여 제1노드에서 전기적 액세스를 제공하도록 제2모드에서 제1트랜지스터 직렬쌍을 동작시키는 단게, 제2노드에 전압을 끌어 올리기 위하여 제1모드에서 저장 소자의 제2노드에 연결된 제2트랜지스터 직렬 쌍을 동작시키고, 제2직렬 쌍에 있는 트랜지스터들의 게이트들을 교대로 동기 시키는 단계, 및 저장 소자의 기입/판독을 위한 제2노드에의 전기적 액세스를 제공하도록 제2모드에 제2트랜지스터 직렬 쌍을 동작시키는 단계를 포함하는 것을 특지으로 하는 방법.
  25. 제24항에 있어서, 제2모드에서 제1트랜지스터 직렬 쌍을 동작시키는 상기 단계가 제1직렬 쌍에 있는 트랜지스터드릉 제2모드동안 도통하게 하는 단계를 포함하고, 제2모드에서 제2트랜지스터 직렬 쌍을 동작 시키는 상기 단계가 제2직렬 쌍에 있는 트랜지스터들을 제2모드동안 도통하게 하는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 제1노드가 미리 지정된 전압 레밸에 의해 끌어 올리도록 제1트랜지스터 직렬 쌍에 제1모드동안 상기 미리 지정된 전압 레밸을 공급하는 단계, 및 제2노드가 미리 지정된 전압 레벨에 의해 끌어 올려지도록 제1모드동안 제2트랜지스터 직렬 쌍에 상기 미리 지정된 전압 레벨을 공급하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  27. 제24항에 이ㅣㅆ어서, 제1모드에서 제1트랜지스터 직렬 쌍을 동작시키는 상기 단계 및 제1모드에서 제2트랜지스터 직렬 쌍을 동작시키는 상기 단계가 온도상승과 함께 증가하는 주파수로 제1및 제2트랜지스터 직렬 쌍들을 동기시키는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910010933A 1990-06-29 1991-06-28 메모리 셀 회로 및 그 동작방법 KR100244425B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US546,497 1990-06-29
US07/546,497 US5068825A (en) 1990-06-29 1990-06-29 Memory cell circuit and operation thereof

Publications (2)

Publication Number Publication Date
KR920001546A true KR920001546A (ko) 1992-01-30
KR100244425B1 KR100244425B1 (ko) 2000-03-02

Family

ID=24180701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010933A KR100244425B1 (ko) 1990-06-29 1991-06-28 메모리 셀 회로 및 그 동작방법

Country Status (5)

Country Link
US (1) US5068825A (ko)
EP (1) EP0463374B1 (ko)
JP (1) JP3235845B2 (ko)
KR (1) KR100244425B1 (ko)
DE (1) DE69127141T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2715759B1 (fr) * 1994-01-31 1996-03-22 Sgs Thomson Microelectronics Bascule bistable non volatile programmable, avec réduction de parasites en mode de lecture, notamment pour circuit de redondance de mémoire.
US5475633A (en) * 1994-06-01 1995-12-12 Intel Corporation Cache memory utilizing pseudo static four transistor memory cell
DE19503782A1 (de) * 1995-02-04 1996-08-08 Philips Patentverwaltung Verzögerungsschaltung
US5615160A (en) * 1995-09-08 1997-03-25 International Business Machines Corporation Minimal recharge overhead circuit for domino SRAM structures
US6442061B1 (en) * 2001-02-14 2002-08-27 Lsi Logic Corporation Single channel four transistor SRAM
US8896148B2 (en) * 2010-06-22 2014-11-25 Infineon Technologies Ag Use of auxiliary currents for voltage regulation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4334293A (en) * 1978-07-19 1982-06-08 Texas Instruments Incorporated Semiconductor memory cell with clocked voltage supply from data lines
US4184208A (en) * 1978-07-19 1980-01-15 Texas Instruments Incorporated Pseudo-static semiconductor memory cell
US4209851A (en) * 1978-07-19 1980-06-24 Texas Instruments Incorporated Semiconductor memory cell with clocked voltage supply from data lines
US4236229A (en) * 1978-07-19 1980-11-25 Texas Instruments Incorporated Semiconductor memory cell with synthesized load resistors
US4349894A (en) * 1978-07-19 1982-09-14 Texas Instruments Incorporated Semiconductor memory cell with synthesized load resistors
US4995001A (en) * 1988-10-31 1991-02-19 International Business Machines Corporation Memory cell and read circuit

Also Published As

Publication number Publication date
DE69127141T2 (de) 1998-02-05
EP0463374B1 (en) 1997-08-06
KR100244425B1 (ko) 2000-03-02
JPH05135585A (ja) 1993-06-01
EP0463374A3 (en) 1993-03-17
JP3235845B2 (ja) 2001-12-04
US5068825A (en) 1991-11-26
EP0463374A2 (en) 1992-01-02
DE69127141D1 (de) 1997-09-11

Similar Documents

Publication Publication Date Title
KR100369278B1 (ko) 연상 메모리(ｃａｍ)
KR0163485B1 (ko) 플립플롭 회로
TW472445B (en) Semiconductor integrated circuit
TW525185B (en) Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
KR970023375A (ko) 데이터 유지회로
JPS62117192A (ja) メモリー回路とメモリーアレイとメモリー回路のデータアクセス方法
KR870002591A (ko) 시리얼 데이터 기억 반도체 메모리
KR950001776A (ko) 강유전체 메모리
TW578155B (en) A circuit of boosting a voltage for use in a flash memory device
JPS57141097A (en) Storage circuit
KR860008559A (ko) 반도체 기억장치
EP3459176A1 (en) Unified retention flip-flop architecture and control
KR900011012A (ko) 반도체 메모리 집적회로
KR920001546A (ko) 메모리 셀 회로 및 그 동작 방법
KR880006698A (ko) 씨모오스 반도체 메모리장치의 입출력 회로
KR930015015A (ko) 강유전성 캐패시터를 갖는 메모리 셀
US3548388A (en) Storage cell with a charge transfer load including series connected fets
JPS6052519B2 (ja) 半導体記憶装置のデコ−ダ回路
US4803659A (en) EPROM latch circuit
JPH05234378A (ja) スタティック型メモリセル
JPH08190799A (ja) センスアンプ回路
CN105590647A (zh) 非易失静态随机存取存储器电路
KR980005008A (ko) 감지 증폭기 구동 회로
KR900005442A (ko) 반도체 기억장치
KR100191466B1 (ko) 디램 장치의 감지 증폭기 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041011

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee