KR920000839Y1 - 전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로 - Google Patents

전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로 Download PDF

Info

Publication number
KR920000839Y1
KR920000839Y1 KR2019890005490U KR890005490U KR920000839Y1 KR 920000839 Y1 KR920000839 Y1 KR 920000839Y1 KR 2019890005490 U KR2019890005490 U KR 2019890005490U KR 890005490 U KR890005490 U KR 890005490U KR 920000839 Y1 KR920000839 Y1 KR 920000839Y1
Authority
KR
South Korea
Prior art keywords
current
computer
optocoupler
data
current loop
Prior art date
Application number
KR2019890005490U
Other languages
English (en)
Other versions
KR900019144U (ko
Inventor
지태만
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019890005490U priority Critical patent/KR920000839Y1/ko
Publication of KR900019144U publication Critical patent/KR900019144U/ko
Application granted granted Critical
Publication of KR920000839Y1 publication Critical patent/KR920000839Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로
제1도는 본 고안에 따른 콤퓨터의 송신부 구성도.
제2도는 본 고안에 따름 컴퓨터의 수신부 구성도.
* 도면의 주요부분에 대한 부호의 설명
D1-D5 : 다이오드 Q1-Q3 : 트랜지스터
R1-R11 : 저항 U1-U2 : 옵토커플러
U3-U4: 인버터
본 고안은 컴퓨터와 컴퓨터간의 데이타 인터페이스 회로에 관한 것으로, 특히, 전류루프 방식을 이용하여 컴퓨터와 호스트 컴퓨터간에 데이ㅌ를 인터페이스할 수 있는 회로에 관한 것이다.
일반적으로 호스터 컴퓨터와 터미널(DTE : Data Terminal Equipment) 또는 호스트 컴퓨터와 컴퓨터간에 데이터를 인터페이스하는 경우에는 RS-232C 또는 RS-422 방식을 이용하여 데이타를 인터페이스하고 있다. 상기 RS-232C 또는 RS-422 방식은 데이타 전송거리는 통상 수십 m에서 1km이내 정도가 된다. 이때 호스트 컴퓨터와 컴퓨터간의 인터페이스 방식을 전류루프 방식으로 구현하면 상기 RS-232C방식 또는 RS422방식보다 원거리 전송이 가능하다. 통상 전류루프 방식을 사용하면 데이타 전송거리는 1.5km-2km로 확장할 수 있다. 또한 전류루프 방식와 회로를 제공받고자 하는 컴퓨터와 데이타 통신을 하고자 하는 경우, 대부분의 컴퓨터가 RS232C/422 방식을 사용하므로 데이타의 통신이 불가능해진다.
따라서 본 고안의 목적은 호스트 컴퓨터에서 전류루프 방식의 컴퓨터와 데이타를 전송할 수 있는 전류루프 방식의 데이타 인터페이스 회로를 제공함에 있다.
이하 본 고안을 도면을 참조하여 상세히 설명한다.
제1도는 전류로 변환된 데이타를 TTL 레벨로 변환하는 전류루프 방식의 송신부 구성도로서, 컴퓨터의 송신단에 발광부가 접속되고 호스트 컴퓨터의 수신단에 수광부가 접속되며, 상기 컴퓨터로 부터 전송되는 제1전류 또는 제2전류에 이해 전류 루프의 형성을 제어하여 수광 부축으로 출력하는 제1옵토커플러(U1)와, 다이오드(D1), 트랜지스터 (Q1) 및 저항 (R1, R2)로 구성되어, 상기 제1옵토커플러(U1)의 발광부 출력단에 스위칭 소자를 접속하고, 상기 발광부가 과전류 출력시 스위칭되어 상기 발광부로 유입되는 전류를 바이패스하는 제1보호수단과, 저항(R3-R7), 캐패시터(C1), 트랜지스터(Q2), 다이오드(D2) 및 인버터(U3)로 구성되어, 상기 제1옵토 커플러의 수광부에 접속되어 상기 수광부를 출력하는 제1전류 또는 제2전류를 TTL레벨 전압으로 변환하여 데이타의 논리를 결정한 후, 상기 호스트 컴퓨터의 수신단자로 인가하는 수신 수단으로 구성된다.
제2도는 TTL전압 레벨의 송신 데이타를 전류루프 방식으로 출력하는 수신부의 구성도로서, 호스트 컴퓨터의 송신단에 발광부가 접속되고 컴퓨터의 수신단에 수광부가 접속되며, 상기 송신단으로 부터 인가되는 데이타의 논리에 따라 전류루프의 형성을 제어하여 상기 컴퓨터로 출력하는 제2옵토커플러(U2)와, 상기 컴퓨터의 수신단과 상기 제2옵토커플러(U2)의 발광부 사이에 접속되어 TTL레벨 전압의 데이터를 상기 발광부로 인가하는 인버터(U4)와, 다이오드(D3-D5), 저항(R8-R11), 트랜지스터(Q3)로 구성되며, 상기 제2옵토커플러의 수광부에 스위칭 소자를 접속하고, 상기 수광부가 과전류 출력시 스위칭되어 상기 수광부를 출력하는 전류를 바이패스하는 제2보호 수단으로 구성된다.
상기 구성에서 인버터(U4)는 상기 제2옵토커플러(U2)를 구동하는 수단이 된다.
상술한 제1도 및 제2도의 구성에 의거 본 고안을 상세히 설명한다.
먼저 전류루프 인터페이스 방식은 RS-232C인터페이스와 RS-422 인터페이스와는 달리 호스트 컴퓨터측의 인터페이스와 컴퓨터측의 인터페이스를 각각 만들어야 한는데, 그 이유는 호스트 컴퓨터측에는 옵토커플러가 내장되어지지 않고, 전류루프 방식의 인터페이스 회로를 사용하는 컴퓨터에는 옵토커플러가 내장되어 있기 때문이다. 또한 호스트 컴퓨터의 전류루프 인터페이스 회로를 구성하는 경우, 컴퓨터로 입출력되는 전류 20mA의 유무를 검출하고 이 검출전류 값에 따라 데이타 논리 레벨의 TTL신호로 변환할 수 있어야 한다. 여기서 전류 20mA는 제1전류라 가정하고, 전류 20mA가 흐르지 않는 상태를 제2전류라 가정한다. 그러므로 상기 호스트 컴퓨터는 전류루프 방식의 터미널 송신부에서 출력되는 20mA의 전류를 검출하여 TTL레벨의 디지탈 신호로 변환하는 기능과, TTL레벨의 데이타의 논리상태에 따라 일정전압이 공급되고 있는 루프의 형성을 제어하여 루프의 상태에서 검출전류를 컴퓨터측이 감지할 수 있도록 하는 기능이 있어야 한다.
먼저 호스트 컴퓨터가 컴퓨터로 부터 전송되는 데이타를 수신하는 과정을 설명한다.
컴퓨터로 부터 전류로변환된 데이타가 송신단(Tx+, TX-)에 인가되면, 제1옵토커플러(U1)는 전류의 상태를 감지하게 된다. 즉, 상기 컴퓨터로 부터 출력되는 전류가 “하이”데이타 성분을 변환 출력할 경우에는 제1전류상태가 되므로, 상기 제1옵토커플러(U1)의 발광부가 턴온되어 전류루프가 형성되며, 이로 인하여 제1옵토커플러 (U1)의 수광부가 턴온되므로 트랜지스터(Q2)로 역시 턴온되어 인버터(U3)로 “로우”신로를 인가한다. 따라서 상기 인버터(U3)는 상기 트랜지스터(Q2)의 컬렉터단으로 출력되는 “로우”신호를 반전하여 TTL레벨의 “하이”신호를 발생하여 호스트 컴퓨터의 수신단(RXD)로 공급한다. 이때 저항(R3-R5) 및 캐패시터(C1)는 상기 제1옵토커플러(U1)의 에미터 전류가일정 전류 이상일 시에만 트랜지스터(Q3)를 턴온시킬 수 있도록 하는 기능을 수행한다.
그러나 상기 컴퓨터로부터 출력되는 전류가 “로우”데이타를 변환할 경우에는 제2전류상태가 되므로 제1옵토커플러(U1)의 발광부가 오프되어 전류루프를 형성하지 못하며 이로인해 제1옵토커플러(U1)의 수광부도 턴오프상태가 되어 에미터단으로 제 2전류상태의 로우레벨 전류를 출력한다. 그러면 상기 트랜지스터(Q2)도 턴오프 상태를 유지하게 되므로 트랜지스터(Q2) 컬렉터단으로 TTL레벨의 “하이”신호를 출력하게 디며, 인버터(U3)는 상기 트랜지스터(Q2)의 컬렉터 출력을 “로우”신호로 반전하여 호스트 컴퓨터의 수신단(RXD)로 공급한다. 상기 수신단(RXD)는 호스트 컴퓨터의 디지탈 인터페이스부에 접속되며, 상기 디지탈 인터페이스부는 수신되는 직렬 데이타를 병렬 데이타로 변환한후 제어부로 인가한다.
이때 상기 제1도에서 다이오드(D1)는 단자의 극성오접속시 회로의 손상을 방지하는 기능을 수행한다. 또한 상기 제1옵토커플러(U1)의 발광부에 과전류가 유입될 시에는 저항(R1-R2) 및 트랜지스터(Q1)의 스위칭에 의해 과전류를 바이패스시킨다. 즉 상기 제1옵토커플러(U1)의 발광부가 과전류를 발생하면, 상기 트랜지스터(Q1)가 턴온되므로 상기 발광부로 유입되는 전류가 트랜지스트(Q2)를 통해 바이패스 되어 상기 제1옵토커플러(U1)를 보호할 수 있다.
두번째로 호스트 컴퓨터에서 전송하는 데이타의 논리 상태에 따라 전류루프를 개폐시켜 데이타를 인식하는 과정을 설명한다.
상기 호스트 컴퓨터의 디지탈 인터페이스부를 통해 송신단(TXD)로 공급되는 TTL레벨의 데이타는 인버터(U4)에서 반전되어 제2옵토커플러(U2)의 발광부로 인가된다. 이때 송신데이타가 “하이”논리 상태이면, 인버터(U4)에서 반전되어 “로우”논리상태가 되며, 이로인하여 제2옵토커플러(U2)의 발광부가 턴온되며, 이로인해 상기 제2옵토커플러(U2)의 수광부가 턴온되어 전류루프를 형성한다. 이때 상기 제2옵토크플러(U2)수광부가 턴온되면 전류의 루프가 형성되므로, 컴퓨터의 수신단(RX+, RX-)으로는 제1전류가 유입되게 된다. 또한 상기 인버터(U4)로 인가되는 TTL레벨의 데이타가 “로우”논리상태이면, 인버터(U4)에서 반전되어 “하이”리상태가 된다. 그러면 상기 제2옵토커플러(U2)의 발광부가 턴오프되며, 이로 인하여 제2옵토커플러(U2)의 트랜지스터로 턴오프 상태가 되므로 전류루프를 형성하지 못하게 된다. 그러므로 상기와 전류루프가 형성되지 못하면 제2전류상태가 되어 상기 컴퓨터가 전류를 감지하지못하므로 “로우”상태의 데이타라는 것을 감지하게 된다. 이때 다이오드(D5)는 단자의 극성 오접속시 회로를 보호하는 기능을 수행한다.
또한 상기 전류루프 형성시 상기 제2옵토커플러(U2)의 수광부측으로 과전류가 유입되면, 다이오드(D3, D4), 저항(R10) 및 트랜지스터(Q3)의 스위칭에 의해 과전류를 바이패스 시킨다. 즉, 상기 제2옵토커플러(U2)의 수광부가 과전류를 출력하면 상기 트랜지스터(Q3)가 턴온되므로, 상기 수광부로 유입되는 과전류가 트랜지스터(Q3)를 통해 바이패스되어 제2옵토커플러를 보호할 수 있다.
상술한 바와 같이 호스트 컴퓨터와 전류루프 방식을 사용하는 컴퓨터간의 데이타 전송시, 상기 호스트 컴퓨터에 전류루프 방식의 인터페이스를 부가함으로 데이타 통신을 용이하게 수행할 수 있는 이점이 있다.

Claims (1)

  1. 전류루프 방식을 사용하는 컴퓨터와 데이타를 인터페이싱 하는 호스트 컴퓨터의 인터페이스 회로에 있어서, 컴퓨터의 송신단에 발광부에 접속되고 호스트 컴퓨터의 수신단에 수광부가 접속되면, 상기 컴퓨터로 부터 전송되는 제1전류 또는 제2전류에 의해 전류 루프의 형성을 제어하여 수광부측으로 출력하는 제1옵토커플러와, 상기 제1옵토커플러의 발광부 츨력단에 스위칭 소자를 접속하고, 상기 발광부가 과전류 출력시 스위칭되므로 상기 발광부로 유입되는 전류를 바이패스하는 제1보호수단과, 상기 제1옵토 커플러의 수광부에 접속되고 상기 수광부를 출력하는 제1전류 또는 제2전류를 TTL레벨 전압으로 변환하여 데이타의 논리를 결정한 후, 상기 호스트 컴퓨터의 수신단자로 인가하는 수신 수단과, 상기 호스트 컴퓨터의 송신단에 발광부가 접속되고 컴퓨터의 수신단에 수광부가 접속되며, 상기 송신단으로 부터 인가되는 데이타의 논리에 따라 전류루프의 형성을 제어하여 상기 컴퓨터로 출력하는 제2옵토커플러와, 상기 호스트 컴퓨터의 송신단과 상기 제2옵토커플러의 발광부 사이에 접속되어 TTL레벨 전아버의 데이타를 상기 발광부를 인가하는 구동 수단과, 상기 제2옵토커플러의 수광부에 스위칭 소자를 접속하고, 상기 수광부가 과전류 출력시 스위칭되어 상기 수광부를 출력하는 전류를 바이패스하는 제2보호수단으로 구성된 것을 특징으로 하는 전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로.
KR2019890005490U 1989-04-29 1989-04-29 전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로 KR920000839Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890005490U KR920000839Y1 (ko) 1989-04-29 1989-04-29 전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890005490U KR920000839Y1 (ko) 1989-04-29 1989-04-29 전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로

Publications (2)

Publication Number Publication Date
KR900019144U KR900019144U (ko) 1990-11-08
KR920000839Y1 true KR920000839Y1 (ko) 1992-01-31

Family

ID=19285632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890005490U KR920000839Y1 (ko) 1989-04-29 1989-04-29 전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로

Country Status (1)

Country Link
KR (1) KR920000839Y1 (ko)

Also Published As

Publication number Publication date
KR900019144U (ko) 1990-11-08

Similar Documents

Publication Publication Date Title
EP0107017B1 (en) Fiber optic data transmission system
US4809286A (en) Laser driver circuit
CA1183900A (en) Optically coupled bidirectional transceiver
US5761463A (en) Method and apparatus for logic network interfacing with automatic receiver node and transmit node selection capability
JP2000299706A5 (ko)
US20060046766A1 (en) Method and system for bidirectional communications and power transmission
US4792957A (en) Laser temperature controller
US4450571A (en) Two-way signal transmission and one-way DC power supply using a single line pair
US4893002A (en) Loss of optical input circuit
USRE42178E1 (en) Fiber optic conversion system and method
US5034944A (en) Optical fiber bus controller
KR920000839Y1 (ko) 전류루프 방식을 이용한 컴퓨터의 데이타 인터페이스회로
US5838471A (en) Infrared echo canceling
US4757193A (en) Laser DC bias controller
US5729371A (en) Optical communications device
US4850043A (en) High integrity optical data transmission system
US4697275A (en) Receiving circuit for signal transmission systems
US6111530A (en) Method for detecting data output by optical coupler using analog to digital converter with preset initial reference
JPH07221679A (ja) 差動信号伝送システムの断線検出装置
KR940003825Y1 (ko) 데이타 전송선로의 노이즈 차단회로
JPS6084050A (ja) 回線断検出回路
KR900002534Y1 (ko) 상이한 인터페이스회로를 구비한 직렬 통신기기의 접속회로
KR920009155B1 (ko) 데이타 통신 및 단말장치의 전류루프 정합회로
EP0129994B1 (en) Interface circuit
KR920000388B1 (ko) 송·수신 데이타 충돌 감지회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20031223

Year of fee payment: 13

EXPY Expiration of term