KR840002012B1 - Chrominance signal processing circuit - Google Patents
Chrominance signal processing circuit Download PDFInfo
- Publication number
- KR840002012B1 KR840002012B1 KR1019810000261A KR810000261A KR840002012B1 KR 840002012 B1 KR840002012 B1 KR 840002012B1 KR 1019810000261 A KR1019810000261 A KR 1019810000261A KR 810000261 A KR810000261 A KR 810000261A KR 840002012 B1 KR840002012 B1 KR 840002012B1
- Authority
- KR
- South Korea
- Prior art keywords
- constant current
- signal
- transistors
- color
- phase
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 발명을 적용한 컬러텔레비젼 수상기의 색신호 시스템의 개략구성도.1 is a schematic configuration diagram of a color signal system of a color television receiver to which the present invention is applied.
제2도는 본 발명의 일 실시예의 접속도.2 is a connection diagram of one embodiment of the present invention.
제3도는 제2도 장치의 일부인 위상 제어회로의 접속도.3 is a connection diagram of a phase control circuit that is part of the FIG.
제4도는 제3도의 위상제어 회로의 설명을 위한 등기회로도.4 is a registered circuit diagram for explaining the phase control circuit of FIG.
제5도는 위상제어 회로의 설명을 위한 파형도.5 is a waveform diagram for explaining a phase control circuit.
본 발명은 칼러텔레비젼 수상기의 색 신호처리 회로에 관한 것이다.The present invention relates to a color signal processing circuit of a color television receiver.
색 신호처리 회로에서는, ACC, 화상제어 및 칼러 제어등을 행한다. 종래에 있어서는, 이러한 제각기의 제어에 대응하는 별개의 이득제어 증폭기를 다단접속 하기 때문에 회로 규모가 커지고, 집적회로화 하는 경우에는 집적장치로부터 도출되는 리드 수가 증가하는 단점이 있다. 또한 색상 제어는 색복조용의 연속파(삽입 반송파)의 위상을 변화시키는 것에 행해지고, 위상 변이용 리액탄스 소자가 집접 회로의 외부에 설치된다.In the color signal processing circuit, ACC, image control and color control are performed. In the related art, since a separate gain control amplifier corresponding to each of these controls is connected in multiple stages, the circuit scale becomes large, and in the case of the integrated circuit, the number of leads derived from the integrated device increases. In addition, color control is performed by changing the phase of the continuous wave (insertion carrier wave) for color demodulation, and the phase shifting reactant element is provided outside the integrated circuit.
본 발명의 목적은, ACC, 화상제어 및 칼러 제어등에 대해 개별적으로 이득The object of the present invention is to individually gain for ACC, image control, color control, etc.
이하 본 발명의 일시예를 설명하겠다.Hereinafter will be described an example of the present invention.
제1도에 있어서 (1)은 본 발명에 적용되는 색 신호 처리회로를 도시한다. 입력단자(2)에는 반송색 신호가 공급된다. 색 신호 처리회로(1)의 출력단자(3)에 나타나는 반송색 신호는 ACC 검파회로(5)에 공급되며, 출력단자(4)에 나타나는 반송색 신호는 색 디코더(6) 및 버스터게이트(7)에 공급된다. 버스트 게이트(7)로 부터 취출되는 버스트 신호는 색 동기 회로(8)에 공급되며, 색동기회로(8)에서 형성되는 삽입 반송파는 색 디코더(6)에 공급되어 색복조를 위하여 이용된다. 3개의 색차 신호 R-Y, G-Y, B-Y는 색 디코더(6)로 부터 얻어진다. 수평 동기 신호를 지연하고 얻어지는 버스트 플래그는 ACC 검파회로(5), 버스트 게이트(7) 및 색 신호처리 회로(1)의 단자(9)에 인가된다. 색 신호처리회로(1)는 검파회로(5)로 부터의 ACC신호가 공급되는 단자(10), 화상제어신호가 공급되는 단자(11), 칼러제어 신호가 공급되는 단자(12), 색상 제어 신호가 공급되는 단자(13)를 갖는다. 이들 제어신호는 직류 전압으로서 볼륨 등에 의하여 발생된다.In FIG. 1, (1) shows a color signal processing circuit applied to the present invention. The carrier color signal is supplied to the
제2도는 본 발명이 적용된 신호 처리회로(1)를 상세히 도시한 것이다. 제2도에 있어서 출력단자(4'),(4")는 점선으로 둘러싸인 위상 제어회로(14'),(14")로부2 shows in detail the
제3도는 위상 제어 회로를 도시한다.3 shows a phase control circuit.
제3도에 있어서 (14a),(14b)는 동상으로 레벨이 차동적으로 변화되는 입력신호가 인가되는 입력 단자를 나타낸다. 이들 입력단자(14a),(14b)의 제각기에는 트랜지스터(15a),(15b)의 베이스가 접속된다. 트랜지스터(15a),(15b)의 에미터는 제각기 저항(16a),(16b)을 통하여 접지되며, 제각기의 콜렉터는 전원단자[17 : 전원전압(+VCC)]에 접속되어서, 에미터 폴로워형이 구성이 된다. 트랜지스터(15a),(15b)의 에미터들 사이에는 콘덴서(18) 및 저항(19)의 직렬회로가 접속되며, 이들 양자의 접속점으로 부터는 출력단자(4'),(4")가 도출된다.In Fig. 3, reference numerals 14a and 14b denote input terminals to which an input signal whose level is differentially changed in phase is applied. The bases of the
콘덴서(18)를 C로 하고, 저항(19)을 R로 하면, 상기 위상제어 회로의 등가회로는 에미터폴로워 형의 트랜지스터(15a),(15b)에 의한 입력 전압원(V1),(V2)를 포함하는 제4도의 구성으로 된다. 한쪽의 입력전압(V1)이 0에서 V까지 변화하게 되면, 다른쪽의 입력 전압(V2)은 V에서 0까지 변화한다. 여기서 ()로서 선정된다. 이제()로 하면, 저항 R 및 콘덴서 C에서 전체의 전류가 흘러서 출력단자(4)에서 취출되는 출력전압 V3는()로 된다. 또한 (V1=V)이고 (V2=0)일때, 출력전압 V3는When the
로 되어, 입력전압에 대하여 위상이 45늦는 출력전압 V3를 얻을 수 있다. 또한 (V1=0), (V2=V)인 경우에는,Phase with respect to the input voltage A late output voltage V 3 can be obtained. In the case of (V 1 = 0) and (V 2 = V),
로 되어, 입력전압에 대하여 위상이 45앞서는 출력전압 V3를 얻게된다.Phase with respect to the input voltage The preceding output voltage V 3 is obtained.
제2도의 구성에 있어서, 입력단자(2)에는 버스트 신호를 포함하는 반송색 신호가 공급되어 신호 변환회로(20)에서 차동적인 2개의 신호전류로 변환된다. 신호 변환회로(20)는 다이오드(21),(22)의 직렬 접속과 다이오드(23) 및 트랜지스터(24)의 콜렉터-에미터 통로의 직렬접속이 2I0의 정전류원(25)과 바이어스 전압원(26) 사이에 삽입되고, 다이오드(21) 및 (22)의 접속점은 트랜지스터(24)의 베이스에 접속되며, 이 접속점이 또한 저항(27)을 통하여 입력 단자(2)에 접속되는 구성으로서, 트랜지스터(24)의 베이스는 차동증폭기의 한쪽 트랜지스터(28)의 베이스에 접속되고, 트랜지스터(24)의 콜렉터는 상기 차동증폭기의 다른쪽 트랜지스터(29)의 베이스에 접속된다. 이런 트랜지스터(28),(29)의 에미터 공통접속점에는 2I1의 정전류원(30)이 접속된다. 트랜지스터(28),(29)의 제각기 콜렉터는 트랜지스터(31),(32)의 제각기 에미터에 접속된다.In the configuration of FIG. 2, a carrier color signal including a burst signal is supplied to the
또한, 트랜지스터(28) 및 (29)의 제각기의 콜렉터에는 정전류원(42a),(42b)가 접속된다. 정전류원(42a),(42b)은 화상 제어 신호에 의하여 제어되는 정전류 I2를 동등하게 흐르게 하는 동시에, 버스트 구간에서는 단자(9)로부터의 스위칭 신호(버스트 플래그)에 의하여 오프된다. 휘도신호 및 반송색 신호의 진폭을 동시에 변화시키는 것은 화상 제어이며, 반송 색 신호의 진폭만을 변화시키는 것은 칼러 제어이다. 도시된 바와 같이 휘도 신호 시스템에 설치된 이득 제어 회로에는 화상 제어신호가 인가된다. 또한 출력단자(3)에는 ACC 검파회로(5 : 제1도 참조)가 접속된다. 이 ACC회로(5)로부터 발생하는 버스트 신호의 피크값에 따른 ACC 신호에 의해서 신호 변환회로(20)의 정전류 2I0의 크기가 제어된다. 신호변환회로(20)와 트랜지스터(28),(29)로 된 차동증폭기에 의해서 이득제어 회로(ACC 회로)가 구성되며 그의 이득은 (I2/I0)에 비례하게 된다.In addition, constant current sources 42a and 42b are connected to the collectors of the
신호 변환회로(20)에 있어서, 다이오드(21),(22)의 접속점에 신호 전류 is가가 흐른다. 이제, 신호 전류 is에 의하여 트랜지스터(28),(29)의 콜렉터 전류가 도시된 바와 같이(I1+ix),(I1-ix)로 변화된다고 가정하자, 다이오드(34) 및 트랜지스터(35)로 되는 전류 밀러 회로에 있어서, 트랜지스터(35)의 에미터 전류는 (I1+ix),(I1-ix)로 되고, 출력회로(40)에 대해서는 2ix로 되는 출력 전류가 공급된다. 다이오드(21) 및 (23)의 베이스-에미터 간 전압강하 VBE21및 VBE23과 트랜지스터(28) 및 (29)의 베이스-에미터 간 전압강하 VBE28및 VBE29의 제각기는In the signal conversion circuit 20, the signal current is at the connection point of the
로 된다. 단, 여기서 Is : 역방향 포화전류, q : 전자의 전하, K : 볼츠만 정수, T : 절대온도이다. 또한 VB21+VBE28=VBE23+VBE29의 관계가 성립되므로It becomes Where Is is the reverse saturation current, q is the charge of the electron, K is the Boltzmann constant, and T is the absolute temperature. In addition, the relationship between V B21 + V BE28 = V BE23 + V BE29 is established.
즉, In other words,
따라서이므로 트랜지스터(28),(29)의 콜렉터에서 취출되어 출력회로(40)에 공급되는 신호성분은 I1/I0에 비례하게 된다.therefore Therefore, the signal components taken out from the collectors of the
또한, 트랜지스터(31)의 에미터는 트랜지스터(44),(45)의 베이스에 접속되며, 이들 트랜지스터(44),(45)의 콜렉터는 제각기는 저항(48),(49)를 통해 전원단자(17)에 접속됨과 동시에, 상기한 위상제어 회로(점선으로 둘러싸이게 표시됨)의 입력단자(14a),(14b)에 접속된다. 트랜지스터(32)의 에미터는 트랜지스터(46),(47)의 베이스에 접속되고, 이들의 트랜지스터(46),(47)의 콜렉터는 저항(51),(52)을 통해 전원단자(17)에 접속됨과 동시에, 상기한 위상제어회로(점선으로 싸여 도시됨)의 입력단자(14a),(14b)에 접속된다. 트랜지스터(44),(45)의 콜렉터에는 동상의 신호가 나타나며, 역상의 신호는 트랜지스터(46),(47)의 콜렉터에 나타나다. 따라서 2개의 위상제어 회로의 출력 단자(4')(4")에서 얻어진 신호는 차동적이다. 출력단자(4'),(4")에서의 버스트 신호를 포함한 반송색 신호는 버스트 게이트(7) 및 색 디코더(6 : 제1도 참조)에 공급된다.In addition, the emitters of the
위상 제어 회로의 입력단자(14a)에 접속된 트랜지스터(44),(46)의 에미터들이 공통으로 접속되고, 입력단자(14b)에 접속된 트랜지스터(45),(47)의 에미터들이 공통으로 접속되어 2개의 차동증폭기가 구성된다. 트랜지스터(28),(29)에 의한 차동증폭기와 상기 2개의 차동증폭기에 의하여 이득제어 회로가 구성된다. 상기 2개의 차동증폭기의 에미터 공통 접속점은 트랜지스터(52),(53)의 콜렉터에 제각기 접속됨과 동시에, 트랜지스터(55),(56)의 콜렉터에 제각기 접속된다. 트랜지스터(52),(53)의 베이스에는 공통의 직류 전압원(54)이 접속되며, 양자의 에미터 공통 접속점에는 2I3의 정전류원(57)이 접속된다. 이 정전류원(57)은3 The emitters of the transistors 44 and 46 connected to the input terminal 14a of the phase control circuit are commonly connected, and the emitters of the transistors 45 and 47 connected to the input terminal 14b are common. Two differential amplifiers are connected. A gain control circuit is formed by the differential amplifiers by the
또한 트랜지스터(55),(56)의 에미터 공통접속점에는 2I4의 정전류원(58)이 접속된다. 정전류원(58)은 인버터(59)로서 반전되는 단자(9)로 부터의 스위칭 신호에 의하여 버스트 구간에서 온된다. 트랜지스터(55)의 베이스는 전압원(54)에 접속되며, 트랜지스터(56)의 베이스는 저항(60)을 통하여 가변전압원(61)에 접속된다. 전압원(54)는 트랜지스터(62) 베이스-에미터 접합을 통하여 2I5의 정전류원(63)에 접속됨과 동시에, 가변전압원(61)은 저항(60) 및 다이오드(64)를 통시여 산기의 정전류원(63)에 접속된다. 가변 전압원(61)은 색상 제어 신호에 의하여 가변된다.In addition, a constant current source 58 of 2I 4 is connected to the emitter common connection point of the
반송 색 신호 구간에서는, 정전류원(58)이 오프되며, 정전류원(57)이 온 되어지므로, 정전류 2I3는 트랜지스터(52),(53)에 I3만큼 흐르며, 이 정전류 I3에 의하여 트랜지스터(45),(47)로 구성된 차동증폭기와 트랜지스터(44),(46)으로 구성된 차동증폭기가 작동한다. 그러므로, 트랜지스터(44),(45)의 콜렉터에는 등상으로서 동일 레벨의 반송색 신호가 나타나며, 역상으로서 동일레벨 반송색 신호가 트랜지스터(46),(47)의 콜렉터에 나타난다. 따라서, 2개의 위상제어회로로 부터는 원래의 위상과 동일 위상으로서 서로 역상의 반송색 신호가 나타난다. 색복조회로에 이러한 반송색 신호가 공급된다. 이런 반송색 신호 구간에서는 ACC를 포함하는 반송색 신호의 이득은에 비례하게 된다. 그러므로 ACC신호에 의하여 정전류0 2 3 In the carrier color signal section, since the constant current source 58 is turned off and the constant current source 57 is turned on, the constant current 2I 3 flows to the
또한 버스트 구간에서는 정전류원(57)이 오프되며, 정전류원(58)이 온된다. 색상 제어신호에 의하여 가변 전압원(61)이 제어되고, 이것에 의해 트랜지스터(62) 및 다이오드(64)를 흐르는 전류의 분할비가 변화되며, 이러한 결과로, 트랜지스터(44),(46)를 통하여 흐르는 신호 전류와 트랜지스터(45),(47)를 통하여 흐르는 신호 전류의 레벨이 차동적으로 변화한다. 전술된 바와같이 위상 제어 회로의 출력단자(4'),(4")에는 입력단자(14a),(14b)에 제각기 공급되는 신호 레벨에 응답하여 위상이 변화되는 버스트 신호가 얻어진다. 이러한 버스트 신호는 게이트 된 색동기 회로(8 : 제1도 참조) 공급되며, 색동기 회로(8)에서는 버스트 신호의 위상과 대응하는 위상이 삽입 반송파가 발생된다. 이러한 삽입 반송파에 의하여 색복조가 행하여지므로, 색상제어가 행해지게 된다. 버스트 구간에서의 이득은에 비례한다.In the burst section, the constant current source 57 is turned off, and the constant current source 58 is turned on. The variable voltage source 61 is controlled by the color control signal, whereby the division ratio of the current flowing through the
상술된 일실시예의 설명에서 이해되는 바와같이, 트랜지스터(28),(29)로 되는 제1차동증폭기와, 트랜지스터(44),(46) (또는 트랜지스터 45, 47)으로서 된 제2차동증폭기에 의하여 이득제어 회로를 구성하고, 이러한 이득 제어 회로에 의하여 반송색 신호의 진폭을 제어한다. 이렇게 함과 동시에, 제2의 차동증폭기의 출력측의 관계를 만족하면 되게 때문에, 콘덴서를 작은 용량의 것을 사용하여도 되므로 직접회로에 콘덴서를 내장시킬 수 있다. 또한 본 발명에서는 차동적으로 전체가 구성되어 있으므로, 전원 접지를 통한 잡음의 영향을 받지 않는다. 더우기, 이득 제어의 전체는 전류에 의하여 제어되어지므로 주파수특성이 양호하고 왜곡율이 낮게 된다.As will be understood in the description of one embodiment described above, a first differential
또한, 정전류 I3를 변화하여 이득제어를 행할 때에는 트랜지스터(44),(45),(46),(47)의 콜렉터에 나타나는 출력 신호의 직류레벨도 변동3 Further, when performing the gain control by changing the constant current I 3 transistors 44, 45, 46, the DC level of the output signal appearing on the collector of 47 Figure 3 variation
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019810000261A KR840002012B1 (en) | 1981-01-28 | 1981-01-28 | Chrominance signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019810000261A KR840002012B1 (en) | 1981-01-28 | 1981-01-28 | Chrominance signal processing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR830005800A KR830005800A (en) | 1983-09-09 |
KR840002012B1 true KR840002012B1 (en) | 1984-10-27 |
Family
ID=19220036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019810000261A KR840002012B1 (en) | 1981-01-28 | 1981-01-28 | Chrominance signal processing circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR840002012B1 (en) |
-
1981
- 1981-01-28 KR KR1019810000261A patent/KR840002012B1/en active
Also Published As
Publication number | Publication date |
---|---|
KR830005800A (en) | 1983-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4814724A (en) | Gain control circuit of current mirror circuit type | |
GB1419748A (en) | Current stabilizing arrangement | |
US4052679A (en) | Phase shifting circuit | |
KR900001814B1 (en) | Pll circuit | |
US4150309A (en) | Transistor circuit having a plurality of constant current sources | |
US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
KR840002012B1 (en) | Chrominance signal processing circuit | |
US4343018A (en) | Chrominance signal processing circuit | |
KR940006265B1 (en) | Matrix circuit of fm stereo multiplex demodulatio circuit | |
US4978924A (en) | Linear switch with high off-state isolation | |
US4250461A (en) | Current mirror amplifier | |
US3673505A (en) | Synchronous demodulator employing a common-base transistor amplifier | |
JPS624037B2 (en) | ||
US4255701A (en) | Variable phase shift apparatus | |
US3679982A (en) | Synchronous demodulator employing transistor base-emitter clamping action | |
US3679981A (en) | Synchronous demodulator employing common base transistor amplifier input and base-emitter clamping action | |
US4318051A (en) | Symmetrically gain controlled differential amplifier | |
US5448188A (en) | Signal processing device for providing a signal corresponding to an input signal and for providing a signal which does not correspond to the input signal | |
KR800001025B1 (en) | Phase control circuit suitable for use in a tint control stage of a color television system | |
JP2523988B2 (en) | Quadrature detector | |
KR900008521B1 (en) | Gain control circuit | |
US3553354A (en) | Synchronous am demodulator | |
US4278944A (en) | Chopper type switching circuit | |
KR830000542B1 (en) | Gain control circuit | |
KR100339929B1 (en) | Four quadrant multiplier circuit and a receiver including such a circuit |