KR20240047668A - 펠티어 소자 - Google Patents

펠티어 소자 Download PDF

Info

Publication number
KR20240047668A
KR20240047668A KR1020220126979A KR20220126979A KR20240047668A KR 20240047668 A KR20240047668 A KR 20240047668A KR 1020220126979 A KR1020220126979 A KR 1020220126979A KR 20220126979 A KR20220126979 A KR 20220126979A KR 20240047668 A KR20240047668 A KR 20240047668A
Authority
KR
South Korea
Prior art keywords
substrate
type semiconductor
electrode layer
semiconductor device
paragraph
Prior art date
Application number
KR1020220126979A
Other languages
English (en)
Other versions
KR102682801B1 (ko
Inventor
이용제
이기문
장수진
최수빈
Original Assignee
국립군산대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립군산대학교산학협력단 filed Critical 국립군산대학교산학협력단
Priority to KR1020220126979A priority Critical patent/KR102682801B1/ko
Publication of KR20240047668A publication Critical patent/KR20240047668A/ko
Application granted granted Critical
Publication of KR102682801B1 publication Critical patent/KR102682801B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 펠티어 소자에 관한 것으로서, 본 발명의 일 실시예에 따른 펠티어 소자는, 제1 기판; 상기 기판 상에 배치된 제1 전극층; 상기 전극층 상에 전기적으로 연결되나, 서로 이격되게 배치되는 p-형 반도체 소자 및 n-형 반도체 소자를 포함하는 적어도 하나의 단위셀; 상기 p-형 반도체 소자 및 상기 n-형 반도체 소자 상에 배치된 제2 전극층; 및 상기 제2 전극층 상에 배치된 제2 기판;을 포함하고, 상기 n-형 반도체 소자는 PTC(positive temperature coefficiency) 서미스터를 포함하는 것이다.

Description

펠티어 소자{PELTIER DEVICE}
본 발명은 펠티어 소자에 관한 것이다.
일반적으로, 펠티어 소자(Peltier device)는 n-형 반도체/p-형 반도체를 서로 접합시킨 구조로서 n-형 반도체에서 p-형 반도체 또는 p-형 반도체에서 n-형 반도체로 이동 시에 전자/전공이 열에너지를 흡수 및 방출하게 된다. 따라서, 소자에 전압을 인가하여 전류를 흐르게 하면 전자/정공이 각각 n-형 반도체, p-형 반도체에서 이동을 하면서 한쪽 면에서는 발열, 다른 면에서는 흡열이 발생하게 된다.
도 1은 일반적인 펠티어 소자를 나타내는 단면이다.
도 1을 참조하면, 일반적인 펠티어 소자(100)는, 제1 기판(110), 제1 전극층(120), p-형 반도체 소자(130), n-형 반도체 소자(140), 제2 전극층(150), 제2 기판(160) 및 히트 싱크(170)를 포함한다.
도1에 도시된 바와 같이, 펠티어 소자는 p-형 반도체와 n-형 반도체를 서로 연결하여 전류를 흘려주면, 전류 방향이 n-형 반도체에서 p- 형 반도체로 흐르는 면에서는 냉각이 되며 다른 한 쪽의 면은 가열이 되는 소자이다. 이러한 소자의 전류 방향을 반대로 흘려주면 가열면과 냉각면이 서로 바뀌게 되는 특징이 있다.
이 펠티어 소자는 전자/전공이 물질 계면에서 열에너지를 바로 흡/방출을 하기 때문에 국소 부위의 순간적인 온도 변화가 빠른 편이다.
그러나, 펠티어 소자가 온도 변화를 유지하는 정상 작동을 하기 위해서는 발열 부위의 방열 구조가 필수적이다. 이러한 방열 구조가 없이 전원을 인가하게 되면 발열 부위가 과열, 열충격 등에 의해서 소자가 오작동 또는 손상이 된다. 또한, 방열 구조가 있어도 과전류나 다른 이상 동작에 의해서 발열 구조의 열 방출 능력 이상의 열이 발생될 수 있기 때문에 펠티어 소자를 히터로 사용 시 표면 온도를 제한하는 별도의 온도 센서 및 제어 기기가 필요하다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 발열 부위의 과열 억제로 신뢰성을 향상시킬 수 있는 펠티어 소자를 제공하고자 한다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 분야 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 펠티어 소자는, 제1 기판; 상기 기판 상에 배치된 제1 전극층; 상기 전극층 상에 전기적으로 연결되나, 서로 이격되게 배치되는 p-형 반도체 소자 및 n-형 반도체 소자를 포함하는 적어도 하나의 단위셀; 상기 p-형 반도체 소자 및 상기 n-형 반도체 소자 상에 배치된 제2 전극층; 및 상기 제2 전극층 상에 배치된 제2 기판;을 포함하고, 상기 n-형 반도체 소자는 PTC(positive temperature coefficiency) 서미스터를 포함하는 것이다.
일 실시형태에 있어서, 상기 PTC 서미스터는, PTC 세라믹 기판; 및 상기 기판 상의 적어도 일면에 형성된 전극층;을 포함하는 것일 수 있다.
일 실시형태에 있어서, 상기 PTC 세라믹 기판은, 바륨타이타네이트(BaTiO3)계 세라믹을 포함하고, 상기 바륨타이타네이트(BaTiO3)계 세라믹 기판은, 3가 원소 또는 5가 원소로 도핑된 M-도핑된 바륨타이타네이트(M-doped BaTiO3)를 포함하는 것일 수 있다.
일 실시형태에 있어서, 상기 3가 원소는, La, Sb 및 Y로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하고, 상기 5가 원소는, V, Nb, Ta 및 Sb로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
일 실시형태에 있어서, 상기 M-도핑된 바륨타이타네이트(M-doped BaTiO3) 중 3가 원소 또는 5가 원소 도핑량은, 0.1 mol% 내지 1.0 mol%인 것일 수 있다.
일 실시형태에 있어서, 상기 제1 기판 및 상기 제2 기판은, 각각, 알루미나(Al2O3), 지르코니아(ZrO2), 질화알루미늄(AlN), 유리(SiO2), 글라스-세라믹, 실리콘카바이드(SiC) 및 질화실리콘(Si3N4)으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
일 실시형태에 있어서, 상기 제1 기판 및 상기 제2 기판은 두께가, 각각, 100 ㎛ 내지 1,000 ㎛의 두께 범위를 가지는 것일 수 있다.
일 실시형태에 있어서, 상기 p-형 반도체 소자는, CuAl2O4, CuAlO2, Bi-Te계, Co-Sb계, Pb-Te계, Ge-Tb계, Si-Ge계, Sb-Te계, Sm-Co계, 전이금속 규화물계, 스쿠테르다이트(Skuttrudite)계, 규화물(Silicide)계 및 하프휘슬러(Half heusler)로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
일 실시형태에 있어서, 상기 p-형 반도체 소자 및 n-형 반도체 소자는, 각각, 2 mm 내지 10 mm의 두께 범위를 가지는 것일 수 있다.
일 실시형태에 있어서, 상기 제1 전극층 및 상기 제2 전극층은, 각각, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Cu, Rh, Au, V, Nb, Ag, Pd, Zn 및 Ru 또는 이들의 합금으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
일 실시형태에 있어서, 상기 제1 전극층 및 상기 제2 전극층은, 각각, 2 mm 내지 10 mm의 두께 범위를 가지는 것일 수 있다.
본 발명의 다른 실시예에 따른 열전 발전 장치는, 본 발명의 일 실시예의 펠티어 소자를 포함한다.
본 발명의 일 실시예에 따른 펠티어 소자는, n형 반도체로서 PTC 서미스터를 사용함으로써, PTCR(positive temperature coefficient resistivity) 기능으로 과열을 억제시킬 수 있어 소자의 신뢰성 향상시킬 수 있다.
본 발명의 일 실시예에 따른 열전 발전 장치는, 별도 온도 제어 시스템 불필요하므로 구성을 단순화시킬 수 있고, 제조 단가를 낮출 수 있다.
도 1은 종래의 펠티어 소자의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 펠티어 소자의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 펠티어 소자의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 PTC 서미스터를 나타낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 PTC 서미스터를 나타낸 단면도이다.
도 6은 본 발명의 실시예에 따른 PTC 서미스터의 온도에 따른 저항 변화를 나타낸 그래프이다.
이하에서, 첨부된 도를 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도를 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
이하, 본 발명의 펠티어 소자에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 펠티어 소자는, 제1 기판; 상기 기판 상에 배치된 제1 전극층; 상기 전극층 상에 전기적으로 연결되나, 서로 이격되게 배치되는 p-형 반도체 소자 및 n-형 반도체 소자를 포함하는 적어도 하나의 단위셀; 상기 p-형 반도체 소자 및 상기 n-형 반도체 소자 상에 배치된 제2 전극층; 및 상기 제2 전극층 상에 배치된 제2 기판;을 포함하고, 상기 n-형 반도체 소자는 PTC(positive temperature coefficiency) 서미스터를 포함하는 것이다.
본 발명의 일 실시예에 따른 펠티어 소자는, n형 반도체로서 PTC 서미스터를 사용함으로써, PTCR(positive temperature coefficient resistivity) 기능으로 과열을 억제시킬 수 있어 소자의 신뢰성 향상시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 펠티어 소자의 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 펠티어 소자(200)는, 제1 기판(210), 제1 전극층(220), p-형 반도체 소자(230), n-형 반도체 소자(240), 제2 전극층(250) 및 제2 기판(260)을 포함한다.
본 발명의 실시예에 따른 펠티어 소자(200)는, 상기 제1 기판(210) 및 상기 제2 기판(260)이 대향하고 있다.
일 실시형태에 있어서, 상기 제1 기판(210) 및 상기 제2 기판(260)은 소자의 구조적 기구물 역할과 열전 소자가 작동될 때 방열부와 흡열부로 열을 전달하는 것으로, 전기 절연성 재질 또는 전도성 재질로 구성될 수 있다.
예를 들어, 상기 제1 기판(210)은 전기적 절연을 가지지 않아도 되고, 즉, 전기적 통전이 되어도 되고, 제2 기판(260)은 반드시 전기적으로 절연되어야 한다.
도 3은 본 발명의 다른 실시예에 따른 펠티어 소자의 단면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 펠티어 소자(200)는, 제1 기판(210), 제1 전극층(220), p-형 반도체 소자(230), n-형 반도체 소자(240), 제2 전극층(250) 및 제2 기판(260)을 포함한다.
일 실시형태에 있어서, 상기 제1 기판(210) 및 상기 제2 기판(260)은, 각각, 알루미나(Al2O3), 지르코니아(ZrO2), 질화알루미늄(AlN), 유리(SiO2), 글라스-세라믹, 실리콘카바이드(SiC) 및 질화실리콘(Si3N4)으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
일 실시형태에 있어서, 상기 제1 기판(210) 및 상기 제2 기판(260)은 두께가, 각각, 100 ㎛ 내지 1,000 ㎛; 100 ㎛ 내지 800 ㎛; 100 ㎛ 내지 500 ㎛; 100 ㎛ 내지 300 ㎛; 200 ㎛ 내지 1,000 ㎛; 200 ㎛ 내지 800 ㎛; 200 ㎛ 내지 500 ㎛; 200 ㎛ 내지 300 ㎛; 300 ㎛ 내지 1,000 ㎛; 300 ㎛ 내지 800 ㎛; 300 ㎛ 내지 500 ㎛; 400 ㎛ 내지 1,000 ㎛; 400 ㎛ 내지 800 ㎛; 400 ㎛ 내지 500 ㎛; 500 ㎛ 내지 1,000 ㎛; 500 ㎛ 내지 800 ㎛; 600 ㎛ 내지 1,000 ㎛; 600 ㎛ 내지 800 ㎛; 700 ㎛ 내지 1,000 ㎛; 700 ㎛ 내지 800 ㎛; 800 ㎛ 내지 1000 ㎛; 또는 900 ㎛ 내지 1,000 ㎛;인 것일 수 있다.
일 실시형태에 있어서, 상기 제1 기판(210) 및 상기 제2 기판(260)의 두께가 상기 범위를 벗어나는 경우 소자 구조물로서의 기계적 강도가 약해지거나, 최종 소자의 두께가 과도하게 두꺼워질 수 있다.
일 실시형태에 있어서, 상기 제1 기판(210) 및 상기 제2 기판(260)의 흡열과 발열의 발생 위치는 전류의 방향에 따라 변경 가능하다. 예를 들어, 상기 제1 기판(210)은 흡열반응이 발생하는 흡열부(Cool side) 기판이며, 이러한 기판에 방열 패드(미도시)를 더 포함할 수 있다. 상기 방열 패드는 실리콘 고분자 또는 아크릴 고분자로 형성될 수 있으며, 0.5 W/mk 내지 5.0 W/mk 범위의 열 전도도를 가짐으로써 열 전달 효율을 극대화시킬 수 있다. 또한, 절연체 역할을 할 수 있다.
일 실시형태에 있어서, 상기 제2 기판(260)은 발열부(Hot side) 기판일 수 있다.
서로 마주보도록 대향 배치된 제1 기판(210) 및 제2 기판(260) 상에 각각, 제1 전극(220)과 제2 전극(250)이 배치된다. 즉, 제1 전극(220)과 대향하는 위치에 제2 전극(250)이 배치된다.
일 실시형태에 있어서, 상기 제2 기판(260) 히트 싱크(270)를 더 포함할 수도 있다.
그러나, 도 3에서와 같이, PTC 서미스터를 포함함으로써 방열효율을 높여 펠티어 소자에서의 히트 싱크가 없어도 사용할 수 있다.
일 실시형태에 있어서, 상기 제1 전극층(220)과 제2 전극층(250)은 서로 동일하거나 또는 상이한 것일 수 있다.
일 실시형태에 있어서, 상기 제1 전극층(220) 및 상기 제2 전극층(250)은, 각각, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Cu, Rh, Au, V, Nb, Ag, Pd, Zn 및 Ru 또는 이들의 합금으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
일 실시형태에 있어서, 상기 제1 전극층(220)과 제2 전극층(250)은 소정의 형상으로 패턴화될 수 있으며, 그 형상은 특별히 제한되지 않는다.
일 실시형태에 있어서, 상기 제1 전극층(220) 및 상기 제2 전극층(250)은 두께가, 각각, 100 ㎛ 내지 1,000 ㎛; 10 ㎛ 내지 80 ㎛; 10 ㎛ 내지 50 ㎛; 10 ㎛ 내지 30 ㎛; 20 ㎛ 내지 100 ㎛; 20 ㎛ 내지 80 ㎛; 20 ㎛ 내지 50 ㎛; 20 ㎛ 내지 30 ㎛; 30 ㎛ 내지 100 ㎛; 30 ㎛ 내지 80 ㎛; 30 ㎛ 내지 50 ㎛; 40 ㎛ 내지 100 ㎛; 40 ㎛ 내지 80 ㎛; 40 ㎛ 내지 50 ㎛; 50 ㎛ 내지 100 ㎛; 50 ㎛ 내지 80 ㎛; 60 ㎛ 내지 100 ㎛; 60 ㎛ 내지 80 ㎛; 70 ㎛ 내지 100 ㎛; 70 ㎛ 내지 80 ㎛; 80 ㎛ 내지 100 ㎛; 또는 90 ㎛ 내지 100 ㎛;인 것일 수 있다.인 것일 수 있다.
일 실시형태에 있어서, 상기 제1 전극층(220) 및 상기 제2 전극층(250)의 두께가 상기 범위를 벗어나는 경우, 금속 판에 p, n 소재 솔더링 작업에 용이하지 않다.
일 실시형태에 있어서, 상기 제1 전극(220) 및 제2 전극(250) 사이에 p-형 반도체 소자(230)와 전기적으로 연결되는 n-형 반도체 소자(240)를 포함하는 단위셀;을 적어도 하나 이상 포함한다.
이 경우 단위셀을 이루는 펠티어 소자의 경우, 한쪽은 상기 p-형 반도체 소자(230) 및 상기 n-형 반도체 소자(240)는 제1 전극(220) 및 제2 전극(250)과 연결되며, 이러한 구조가 다수 형성되며 상기 반도체 소자에 전극을 매개로 전류가 공급되는 회로선(미도시)에 의해 펠티어 효과를 구현하게 된다.
본 발명의 열전모듈에 적용되는 열전소자에서, 또한, 단위셀을 이루며 상호 대향하는 p-형 반도체 소자(230) 및 n-형 반도체 소자(240)의 형상 및 크기는 동일하게 이루어지나, 이 경우 p-형 반도체 소자(230)의 전기전도도와 n-형 반도체 소자(240)의 전기전도도 특성이 서로 달라 냉각효율을 저해하는 요소로 작용하게 되는 점을 고려하여, 어느 한쪽의 체적을 상호 대향하는 다른 반도체소자의 체적과는 상이하게 형성하여 냉각성능을 개선할 수 있도록 하는 것도 가능하다. 즉, 상호 대향하여 배치되는 단위셀의 반도체 소자의 체적을 상이하게 형성하는 것은, 크게 전체적인 형상을 다르게 형성하거나, 동일한 높이를 가지는 반도체소자에서 어느 한쪽의 단면의 직경을 넓게 형성하거나, 동일한 형상의 반도체 소자에서 높이나 단면의 직경을 다르게 하는 방법으로 구현하는 것이 가능하다. 특히, n-형 반도체 소자(240)의 직경을 p-형 반도체 소자(230)보다 더 크게 형성하여 체적을 증가시켜 열전효율을 개선할 수 있도록 할 수 있다.
일 실시형태에 있어서, 상기 p-형 반도체 소자(230)는, CuAl2O4, CuAlO2, Bi-Te계, Co-Sb계, Pb-Te계, Ge-Tb계, Si-Ge계, Sb-Te계, Sm-Co계, 전이금속 규화물계, 스쿠테르다이트(Skuttrudite)계, 규화물(Silicide)계 및 하프휘슬러(Half heusler)로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
바람직하게는, 상기 p-형 반도체 소자(230)는, CuAl2O4, CuAlO2와 같은 구리 알루미늄(Copper Aluminum) 산화물계 물질을 사용하는 것일 수 있다.
일 실시형태에 있어서, 상기 n-형 반도체 소자(240)는 PTC 서미스터(300)를 포함한다.
상기 PTC 서미스터(300)는, PTCR(positive temperature coefficient resistivity)을 나타내는 n 형 반도체를 펠티어 소자 구성에서 n-형 소재로서 적용하여 Tc의 온도 억제 기능을 추가할 수 있다.
일 실시형태에 있어서, 상기 PTC 서미스터는, PTC 세라믹 기판; 및 상기 기판 상의 적어도 일면에 형성된 전극층;을 포함하고, 상기 기판 및 전극층 사이에 버퍼층을 포함하는 것일 수 있다.
도 4는 본 발명의 일 실시예에 따른 PTC 서미스터를 나타낸 단면도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 세라믹 서미스터(300)는, PTC 세라믹 기판(310); 및 전극층(320);을 포함할 수 있다.
본 발명의 일 실시예에 따른 세라믹 서미스터(300)는, PTC 세라믹 기판과 전극층 간의 균일한 접촉면과 밀착성이 증가되어, 안정적인 성능을 제공할 뿐만 아니라, 저항을 감소시켜 성능을 향상시킬 수 있다.
본 발명의 일 예로, PTC 세라믹 기판(310)은, 바륨타이타네이트(BaTiO3)계 PTC 세라믹을 포함할 수 있다.
일 실시 형태에 있어서, 상기 PTC 세라믹 기판(310)은, 10 ㎛ 내지 10 mm; 10 ㎛ 내지 1 mm; 30 ㎛ 내지 1 mm; 50 ㎛ 내지 1 mm; 80 ㎛ 내지 1 mm; 100 ㎛ 내지 1 mm; 10 ㎛ 내지 500 ㎛; 30 ㎛ 내지 500 ㎛; 50 ㎛ 내지 500 ㎛; 80 ㎛ 내지 500 ㎛; 10 ㎛ 내지 100 ㎛; 30 ㎛ 내지 100 ㎛; 50 ㎛ 내지 100 ㎛; 또는 80 ㎛ 내지 100 ㎛;의 두께일 수 있다.
일 실시형태에 있어서, 상기 PTC 세라믹 기판은, 바륨타이타네이트(BaTiO3)계 세라믹을 포함하고, 상기 바륨타이타네이트(BaTiO3)계 세라믹 기판은, 3가 원소 또는 5가 원소로 도핑된 M-도핑된 바륨타이타네이트(M-doped BaTiO3)를 포함하는 것일 수 있다. n-형 반도체를 위해서는 Ba 자리에 3가 원소가, Ti 자리에는 5가 원소가 위치하여야 한다. 예를 들어, BaTiO3의 기지 변종은 Ba가 Ca 또는 Sr로 치환된 고용체 형태가 될 수 있다. 여기에 n-형 치환하여 PTC 효과를 보는 소재로 사용 가능하다. PTC 서미스터는 BaTiO3에 소량의 불순물을 첨가하여 전도성을 갖게 한 일종의 n-형 산화물 반도체이다.
일 실시형태에 있어서, 상기 3가 원소는, La, Sb 및 Y로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하고, 상기 5가 원소는, V, Nb, Ta 및 Sb로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
BaTiO3는 일반적으로 절연체이나 Ba+2 자리에 3가의 La, Sb, Y 등 또는 Ti+4 자리에 5가의 V, Nb, Ta 및 Sb 등의 가전자수가 다른 이온이 소량 도핑 되면 n-형 반도체가 될 수 있다.
일 실시형태에 있어서, 상기 M-도핑된 바륨타이타네이트(M-doped BaTiO3) 중 3가 원소 또는 5가 원소 도핑량은, 0.1 mol% 내지 1.0 mol%; 0.1 mol% 내지 0.8 mol%; 0.1 mol% 내지 0.5 mol%; 0.1 mol% 내지 0.3 mol%; 0.3 mol% 내지 1.0 mol%; 0.3 mol% 내지 0.8 mol%; 0.3 mol% 내지 0.5 mol%; 0.5 mol% 내지 0.8 mol%; 또는 0.8 mol% 내지 1.0 mol%;인 것일 수 있다. 바람직하게는, 0.3 mol% 내지 0.6 mol%인 것일 수 있다.
일 실시형태에 있어서, 상기 M-도핑된 바륨타이타네이트(M-doped BaTiO3) 중 3가 원소 또는 5가 원소 도핑량이 0.1 mol% 미만인 경우 n-형 반도체 특성이 나타나지 않고, 1.0 mol% 초과인 경우 물질 특성에 의한 전도도 감소로 반도체에서 절연체 특성을 보인다.
본 발명에서, M-도핑된 바륨타이타네이트(M-doped BaTiO3) 3가 원소 또는 5가 원소의 도핑량을 조절함으로써, Tc의 이동을 30 ℃ 내지 300 ℃로 조절할 수 있기 때문에 급격한 온도 증가 지점을 조절할 수 있고, 펠티어 소자 목적에 맞는 다양한 용도로 적용 가능다.
일 실시형태에 있어서, 상기 PTC 세라믹 기판은, 금속타이타네이트, 금속산화물 및 금속원소 중 적어도 하나 이상; 을 더 포함할 수 있다.
예를 들어, 상기 금속타이타네이트, 금속산화물 및 금속원소는, 상기 바륨타이타네이트(BaTiO3)계 세라믹 100 중량부에 대해 0.001 내지 10 중량부; 0.1 내지 5 중량부; 또는 1 내지 2 중량부로 포함될 수 있다.
예를 들어, 상기 금속타이타네이트, 금속산화물 및 금속원소는, La, Gd, Nb, Ta, Pb, Sr, Sn, Zr, Mn, Al, Si 및 Ti 중 1종 이상을 포함하는 금속타이타네이트, 금속산화물 및 금속원소일 수 있다.
예를 들어, 상기 금속타이타네이트는, PbTiO3(lead titanate), SrTiO3(strontium titanate), TiO2 등 일 수 있다.
예를 들어, 상기 금속산화물은, Y2O3, Sb2O5, SiO2, Nd2O3, Pb3O4, PbO, MnCO3, Er2O3 등일 수 있다.
본 발명의 다른 실시예에 따른 PTC 서미스터는, 상기 PTC 세라믹 기판(310) 및 상기 전극층(320) 사이에 버퍼층(315)을 더 포함할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 PTC 서미스터를 나타낸 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 세라믹 서미스터(300)는, PTC 세라믹 기판(310); 버퍼층(315); 및 전극층(320);을 포함할 수 있다.
본 발명의 일 예로, 버퍼층(315)은, 전극층(320)의 접촉면적을 증가시켜, 기판(310)과 전극층(320)의 접촉면의 균일성을 향상시키고, 안정성이 향상된 전극층을 제공할 수 있다.
예를 들어, 버퍼층(315)은, 전극층(320)과 동일하거나 또는 상이한 성분을 포함할 수 있고, 바람직하게는 전극층(315)의 저항, 접착력을 고려하여 전극층(320)과 동일한 성분을 포함할 수 있다.
예를 들어, 버퍼층(315)은, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Cu, Rh, Au, V, Nb, Ag, Pd, Zn 및 Ru 또는 이들의 합금으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있으며, 바람직하게는 Ti, Ag, Zn, Co, Al, Ni 또는 이들의 합금, 예를 들어, Ag-Zn, Zn-Ni, Ag-Zn-Al 등일 수 있다.
예를 들어, 버퍼층(315)은, 도금층일 수 있으며, 상기 도금층은, 원자 단위로 증착되므로, 표면의 접촉 균일성을 증대시킬 수 있다.
예를 들어, 버퍼층(315)은, 단일층 또는 복수층일 수 있으며, 상기 복수층은, 서로 상이한 두께 또는 성분의 층으로 구성될 수 있다.
예를 들어, 버퍼층(315)은, 5 ㎛ 이하; 1 nm 내지 5 ㎛; 100 nm 내지 2㎛; 또는 100 nm 내지 1㎛의 두께를 가질 수 있다. 상기 두께 범위 내에 포함되면, 버퍼층의 표면의 균일성이 좋아 전극층의 접촉면을 증가시키고, 서미스터에 안정적인 성능을 제공하는 전극층의 형성이 가능할 수 있다.
본 발명의 일 예로, 전극층(320)은, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Cu, Rh, Au, V, Nb, Ag, Pd, Zn 및 Ru, 이들의 합금 또는 이들의 산화물로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
예를 들어, 상기 산화물은, ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO 및 GZO으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
예를 들어, 상기 전극층은, 10 ㎛ 이상; 10 ㎛ 내지 200 ㎛; 또는 50 ㎛ 내지 100 ㎛의 두께를 가질 수 있으며, 상기 두께 범위 내에 포함되면, 서미스터에 안정적인 성능을 제공할 수 있다.
본 발명의 일 실시예에 따라, 버퍼층(315) 대 전극층(320)의 두께비는, 1:2 내지 200; 1:10 내지 100; 또는 1:20 내지 50일 수 있다.
일 실시형태에 있어서, 상기 p-형 반도체 소자(230) 및 n-형 반도체 소자(240)는, 각각, 2 mm 내지 10 mm; 2 mm 내지 8 mm; 2 mm 내지 5 mm; 5 mm 내지 10 mm; 5 mm 내지 8 mm; 또는 8 mm 내지 10 mm;의 두께 범위를 가지는 것일 수 있다.
상기 p-형 반도체 소자(230) 및 n-형 반도체 소자(240)가, 상기 범위인 경우 발열 접점과 흡열 접점의 물리적 거리가 있게 되고 소재 내부 열평형(열전달이 내부로) 되기 전에 각 전극 밖으로 전극 방열, 흡열의 일어나게 되어 소재가 온도가 유지된다.
본 발명의 일 실시예에 따른 펠티어 소자는, n형 반도체로서 PTC 서미스터를 사용함으로써, 과열이 억제되어 펠티어 소자 적용 제품 군들의 별도 온도 제어 시스템 불필요로 가격 및 구성 단순화시킬 수 있다.
본 발명의 다른 실시예에 따른 열전 발전 장치는, 본 발명의 일 실시예의 펠티어 소자를 포함한다.
열전 발전 장치에 PTC 기능이 들어 가서 정상적 온도에서는 발전을 쓰다가 고온에서 전기가 차단되고 알람이 뜨게 해서 고온 알람을 하는 센서 기능의 응용이 가능하다.
이하, 하기 실시예 및 비교예를 참조하여 본 발명을 상세하게 설명하기로 한다. 그러나, 본 발명의 기술적 사상이 그에 의해 제한되거나 한정되는 것은 아니다.
[실시예]
PTC 서미스터 제조
바륨타이타네이트(BaTiO3)에 3가 원소 La 0.3 mol%을 도핑하였다. 전극층Ag-Zn을 스크린 프린팅으로 10 ㎛ 두께를 형성하였다.
펠티어 소자 제조
P형 반도체로서 Mg 첨가된 CuAlO2를 사용하였고, n형 반도체로 상기 PTC 서미스터를 사용하여 3×3×5 mm3를 서로 0.3 mm 구리 박막 전극에 연결하였다.
도 6은 본 발명의 일 실시예에 따른 PTC 서미스터의 온도에 따른 저항 변화를 나타낸 그래프이다.
도 6을 참조하면, 낮은 온도에서는 NTCR(negative temperature coefficient resistivity) 특성을 보이다 특정 온도(Tc)에서 급격한 저항의 증가(PTCR)의 특성을 보이는 것을 확인할 수 있다.
이상과 같이 실시예들이 비록 한정된 도에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.
100, 200: 펠티어 소자
110: 210: 제1 기판
120, 220: 제1 전극층
130, 230: p-형 반도체 소자
140, 240: n-형 반도체 소자
150, 250: 제2 전극층
160, 260: 제2 기판
170, 270: 히트싱크
300: PTC 서미스터
310: PTC 세라믹 기판
315: 버퍼층
320: 전극층

Claims (11)

  1. 제1 기판;
    상기 기판 상에 배치된 제1 전극층;
    상기 전극층 상에 전기적으로 연결되나, 서로 이격되게 배치되는 p-형 반도체 소자 및 n-형 반도체 소자를 포함하는 적어도 하나의 단위셀;
    상기 p-형 반도체 소자 및 상기 n-형 반도체 소자 상에 배치된 제2 전극층; 및
    상기 제2 전극층 상에 배치된 제2 기판;
    을 포함하고,
    상기 n-형 반도체 소자는 PTC(positive temperature coefficiency) 서미스터를 포함하는 것인,
    펠티어 소자.
  2. 제1항에 있어서,
    상기 PTC 서미스터는,
    PTC 세라믹 기판; 및
    상기 기판 상의 적어도 일면에 형성된 전극층;
    을 포함하는 것인,
    펠티어 소자.
  3. 제2항에 있어서,
    상기 PTC 세라믹 기판은, 바륨타이타네이트(BaTiO3)계 세라믹을 포함하고,
    상기 바륨타이타네이트(BaTiO3)계 세라믹 기판은, 3가 원소 또는 5가 원소로 도핑된 M-도핑된 바륨타이타네이트(M-doped BaTiO3)를 포함하는 것인,
    펠티어 소자.
  4. 제3항에 있어서,
    상기 3가 원소는, La, Sb 및 Y로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하고,
    상기 5가 원소는, V, Nb, Ta 및 Sb로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것인,
    펠티어 소자.
  5. 제3항에 있어서,
    상기 M-도핑된 바륨타이타네이트(M-doped BaTiO3) 중 3가 원소 또는 5가 원소 도핑량은,
    0.1 mol% 내지 1.0 mol%인 것인,
    펠티어 소자.
  6. 제1항에 있어서,
    상기 제1 기판 및 상기 제2 기판은,
    각각, 알루미나(Al2O3), 지르코니아(ZrO2), 질화알루미늄(AlN), 유리(SiO2), 글라스-세라믹, 실리콘카바이드(SiC) 및 질화실리콘(Si3N4)으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것인,
    펠티어 소자.
  7. 제1항에 있어서,
    상기 제1 기판 및 상기 제2 기판은 두께가,
    각각, 100 ㎛ 내지 1,000 ㎛의 두께 범위를 가지는 것인,
    펠티어 소자.
  8. 제1항에 있어서,
    상기 p-형 반도체 소자는, CuAl2O4, CuAlO2, Bi-Te계, Co-Sb계, Pb-Te계, Ge-Tb계, Si-Ge계, Sb-Te계, Sm-Co계, 전이금속 규화물계, 스쿠테르다이트(Skuttrudite)계, 규화물(Silicide)계 및 하프휘슬러(Half heusler)로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것인,
    펠티어 소자.
  9. 제1항에 있어서,
    상기 p-형 반도체 소자 및 n-형 반도체 소자는,
    각각, 2 mm 내지 10 mm의 두께 범위를 가지는 것인,
    펠티어 소자.
  10. 제1항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층은,
    각각, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Cu, Rh, Au, V, Nb, Ag, Pd, Zn 및 Ru 또는 이들의 합금으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것인,
    펠티어 소자.
  11. 제1항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층은, 각각, 2 mm 내지 10 mm의 두께 범위를 가지는 것인,
    펠티어 소자.
KR1020220126979A 2022-10-05 2022-10-05 펠티어 소자 KR102682801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220126979A KR102682801B1 (ko) 2022-10-05 2022-10-05 펠티어 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220126979A KR102682801B1 (ko) 2022-10-05 2022-10-05 펠티어 소자

Publications (2)

Publication Number Publication Date
KR20240047668A true KR20240047668A (ko) 2024-04-12
KR102682801B1 KR102682801B1 (ko) 2024-07-09

Family

ID=90680511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220126979A KR102682801B1 (ko) 2022-10-05 2022-10-05 펠티어 소자

Country Status (1)

Country Link
KR (1) KR102682801B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150067492A (ko) * 2013-12-10 2015-06-18 현대자동차주식회사 열전소자모듈
KR20160117944A (ko) * 2015-04-01 2016-10-11 엘지이노텍 주식회사 열전모듈 및 이를 포함하는 열전환장치
CN107275017A (zh) * 2017-06-14 2017-10-20 上海萃励电子科技有限公司 一种可消除累积热量影响的ptc过流保护元件
KR101875333B1 (ko) * 2017-07-14 2018-07-05 군산대학교산학협력단 Ptc 세라믹 서미스터 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150067492A (ko) * 2013-12-10 2015-06-18 현대자동차주식회사 열전소자모듈
KR20160117944A (ko) * 2015-04-01 2016-10-11 엘지이노텍 주식회사 열전모듈 및 이를 포함하는 열전환장치
CN107275017A (zh) * 2017-06-14 2017-10-20 上海萃励电子科技有限公司 一种可消除累积热量影响的ptc过流保护元件
KR101875333B1 (ko) * 2017-07-14 2018-07-05 군산대학교산학협력단 Ptc 세라믹 서미스터 및 이의 제조방법

Also Published As

Publication number Publication date
KR102682801B1 (ko) 2024-07-09

Similar Documents

Publication Publication Date Title
JP5902627B2 (ja) 温度依存的なコンデンサ、およびコンデンサモジュール
WO2004061982A1 (ja) 熱電変換材料を利用した電子部品の冷却装置
KR20150088063A (ko) 열전모듈 및 이를 포함하는 냉각장치
WO2014033891A1 (ja) 熱電変換デバイス
KR102164983B1 (ko) 열전소자
US11404622B2 (en) Insulated heat transfer substrate, thermoelectric conversion module, and method for manufacturing insulated heat transfer substrate
US20200152849A1 (en) High performance thermoelectric device and method of manufacturing the same at ultra-high speed
JPWO2014148585A1 (ja) 熱スイッチ、温度調整構造、およびバッテリーパック
CN103545440B (zh) 热电转换结构及使用其的散热结构
KR102682801B1 (ko) 펠티어 소자
KR102510123B1 (ko) 열전소자
JP6383013B2 (ja) 電子デバイス
US10897001B2 (en) Thermoelectric conversion module
EP3324453B1 (en) Thermoelectric conversion element and method of manufacturing the same
KR102456680B1 (ko) 열전소자
JP7435972B2 (ja) 熱流スイッチング素子
JP2012046372A (ja) Ptc素子および発熱モジュール
KR20190137674A (ko) 열전 재료, 및 이를 포함하는 열전 소자 및 전자 소자
JP6784322B2 (ja) 複合酸化物
JP6791350B2 (ja) 複合酸化物
US20220359805A1 (en) Heat-utilizing power generation module and thermal power generation device equipped with same
JP5061706B2 (ja) 熱電素子とその製造方法および熱電変換モジュール
KR20170046006A (ko) 열전소자 및 이를 포함하는 열전모듈
KR102448420B1 (ko) 열전 소자
KR20180022249A (ko) 열전 모듈

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant