KR20230110351A - 노이즈 억제 장치 - Google Patents

노이즈 억제 장치 Download PDF

Info

Publication number
KR20230110351A
KR20230110351A KR1020237021649A KR20237021649A KR20230110351A KR 20230110351 A KR20230110351 A KR 20230110351A KR 1020237021649 A KR1020237021649 A KR 1020237021649A KR 20237021649 A KR20237021649 A KR 20237021649A KR 20230110351 A KR20230110351 A KR 20230110351A
Authority
KR
South Korea
Prior art keywords
common mode
mode coil
control device
low
noise suppression
Prior art date
Application number
KR1020237021649A
Other languages
English (en)
Inventor
준이치로 이시카와
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20230110351A publication Critical patent/KR20230110351A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/123—Suppression of common mode voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/40—Means for preventing magnetic saturation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Filters And Equalizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

공통 모드 전류를 보다 확실히 억제할 수 있는 노이즈 억제 장치를 제공한다. 노이즈 억제 장치는 전원과 제어 장치의 사이에 접속된 공통 모드 코일과, 상기 공통 모드 코일과 병렬로 접속되고, 상기 전원과 상기 제어 장치의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 전자 장치를 구비했다. 해당 노이즈 억제 장치에 의하면, 전자 장치에는, 전원과 제어 장치의 사이에 흐르는 전류 중 저주파의 전류가 흐른다. 이 때문에, 공통 모드 전류를 보다 확실히 억제할 수 있다.

Description

노이즈 억제 장치
본 개시는 노이즈 억제 장치에 관한 것이다.
특허 문헌 1은 노이즈 억제 장치를 개시한다. 해당 노이즈 억제 장치에 의하면, 공통 모드 전류를 억제할 수 있다.
특허 문헌 1: 일본 특개 2013－158085호 공보
그렇지만, 특허 문헌 1에 기재된 노이즈 억제 장치는, 공통 모드 코일에 걸리는 전압을 상쇄하도록 배선에 전압을 인가한다. 이 때문에, 공통 모드 코일의 전원측이 높은 임피던스인 경우 등에 있어서, 공통 모드 전류를 억제할 수 없는 경우도 있다.
본 개시는 상술된 과제를 해결하기 위해서 이루어졌다. 본 개시의 목적은, 공통 모드 전류를 보다 확실히 억제할 수 있는 노이즈 억제 장치를 제공하는 것이다.
본 개시에 따른 노이즈 억제 장치는, 전원과 제어 장치의 사이에 접속된 공통 모드 코일과, 상기 공통 모드 코일과 병렬로 접속되고, 상기 전원과 상기 제어 장치의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 전자 장치를 구비했다.
본 개시에 의하면, 전자 장치에는, 전원과 제어 장치의 사이에 흐르는 전류 중 저주파의 전류가 흐르고, 공통 모드 코일에는 흐르지 않기 때문에, 이것에 따른 공통 모드 코일의 자기 포화를 방지할 수 있다. 이 때문에, 고주파 공통 모드 전류를 보다 확실히 억제할 수 있다.
도 1은 실시 형태 1에 있어서의 노이즈 억제 장치가 적용되는 엘리베이터 시스템의 구동계의 주요부의 구성도이다.
도 2는 실시 형태 1에 있어서의 노이즈 억제 장치가 적용되는 엘리베이터 시스템의 구동계의 주요부의 공통 모드의 등가 회로이다.
도 3은 실시 형태 1에 있어서의 노이즈 억제 장치의 전자 장치의 주요부의 구성도이다.
도 4는 실시 형태 1에 있어서의 노이즈 억제 장치의 효과를 설명하기 위한 전류 파형을 나타내는 도면이다.
도 5는 실시 형태 1에 있어서의 노이즈 억제 장치에 있어서 제1 출력측 대 지간 콘덴서와 제2 출력측 대 지간 콘덴서와 출력측 저항이 마련되는 것에 의한 효과를 설명하기 위한 오픈 루프 특성을 나타내는 도면이다.
도 6은 실시 형태 1에 있어서의 노이즈 억제 장치의 연산 장치의 하드웨어 구성도이다.
도 7은 실시 형태 2에 있어서의 노이즈 억제 장치의 전자 장치의 내부 구성도이다.
실시 형태에 대해서 첨부 도면에 따라서 설명한다. 또한, 각 도면 중, 동일 또는 상당하는 부분에는 동일 부호가 부여된다. 해당 부분의 중복 설명은 적절히 간략화 내지 생략된다.
실시 형태 1.
도 1은 실시 형태 1에 있어서의 노이즈 억제 장치가 적용되는 엘리베이터 시스템의 구동계의 주요부의 구성도이다.
도 1에 있어서, 전원(1)은 전력을 공급할 수 있도록 마련된다. 예를 들면, 전원(1)은 상용 전원이다. 모터(2)는 엘리베이터의 권상기의 주요부를 이룬다. 제어 장치(3)는 엘리베이터의 권상기를 제어할 수 있도록 마련된다. 예를 들면, 제어 장치(3)는 도시되지 않은 인버터를 이용하여 전원(1)으로부터의 전력을 모터(2)에 공급할 수 있도록 마련된다. 접지선(4)은 기준 전위체로서 전원(1)과 모터(2)에 접속된다. 접지(5)는 접지선(4)에 접속된다.
노이즈 억제 장치(6)는 전원(1)과 제어 장치(3)의 사이에 마련된다. 노이즈 억제 장치(6)는 도시하지 않은 동일 코어에 감겨진 복수의 공통 모드 코일(7)과 복수의 입력측 상간(相間) 콘덴서(8)와 복수의 출력측 상간 콘덴서(9)와 제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)과 전자 장치(13)를 구비한다.
복수의 공통 모드 코일(7)은 전원(1)과 제어 장치(3)의 사이에 접속된다. 복수의 입력측 상간 콘덴서(8)는, 전원(1)과 공통 모드 코일(7)의 사이에 접속된다. 복수의 출력측 상간 콘덴서(9)는 공통 모드 코일(7)과 제어 장치(3)의 사이에 접속된다. 제1 출력측 대 지간 콘덴서(10)는 복수의 출력측 상간 센서와 접지선(4)의 사이에 접속된다. 전자 장치(13)는 공통 모드 코일(7)과 병렬로 접속된다. 구체적으로는, 전자 장치(13)는 공통 모드 코일(7)의 권선의 양단에 접속된다.
다음으로, 도 2를 이용하여, 공통 모드의 등가 회로를 설명한다.
도 2는 실시 형태 1에 있어서의 노이즈 억제 장치가 적용되는 엘리베이터 시스템의 구동계의 주요부의 공통 모드의 등가 회로이다.
도 2에 있어서, 공통 모드 전압원(14)은 제어 장치(3)가 발생시키는 공통 모드 전압에 상당한다. 대지간 용량(15)은 모터(2)의 권선과 하우징 사이의 대지간 용량에 상당한다.
해당 등가 회로에 있어서, 공통 모드 전압은 공통 모드 코일(7)과 제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)의 병렬 회로와 대지간 용량(15)으로 분담된다. 도시되지 않았지만, 전원(1)에 흐르는 누설 전류는, 공통 모드 코일(7)로 분담되는 전압과 공통 모드 코일(7)의 임피던스 특성으로 정해진다.
전자 장치(13)는 연산 장치(16)와 전력 증폭기(17)를 구비한다.
연산 장치(16)는 공통 모드 코일(7)의 양단에 걸리는 전압을 검출한다. 연산 장치(16)는 해당 전압으로부터 바이패스해야 할 전류의 값을 연산한다. 전력 증폭기(17)는 연산 장치(16)의 연산 결과를 증폭한다. 전력 증폭기(17)는 증폭한 전류를 흘린다. 전자 장치(13)는 전원(1)과 제어 장치(3)의 사이에 흐르는 전류 중 저주파의 전류가 전자 장치 내로 흐르도록 동작함으로써, 공통 모드 코일(7)의 코어의 내부에 발생하는 저주파의 자속을 억제한다.
이 때, 제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)의 직렬 접속체는, 제1 출력측 대 지간 콘덴서(10)만으로는 억제할 수 없는 공통 모드 코일(7)과의 공진의 댐핑을 행한다.
다음으로, 도 3을 이용하여, 전자 장치(13)가 바이패스시키는 전류의 결정 방법을 설명한다.
도 3은 실시 형태 1에 있어서의 노이즈 억제 장치의 전자 장치의 주요부의 구성도이다.
도 3에 나타내지는 것처럼, 연산 장치(16)는 오차 검출기(18)와 제1 진폭 증폭·감쇠기(19)와, 제1 적분기(20)와, 오차 증폭기(21)를 구비한다.
오차 증폭기(21)는 제2 진폭 증폭·감쇠기(22)와 제2 적분기(24)와 제3 진폭 증폭·감쇠기(23)와 가산기(25)를 구비한다.
오차 검출기(18)는 지령값과 공통 모드 코일(7)에 발생하는 전압의 값의 정보의 입력을 접수한다. 오차 검출기(18)는 지령값과 공통 모드 코일(7)에 발생하는 전압의 값의 차분을 연산한다. 예를 들면, 오차 검출기(18)는 지령값을 0으로 하고, 지령값과 공통 모드 코일(7)에 발생하는 전압의 값의 차분을 연산한다. 오차 검출기(18)는 해당 차분의 값의 정보를 출력한다.
제1 진폭 증폭·감쇠기(19)는 오차 검출기(18)의 출력값의 정보의 입력을 접수한다. 제1 진폭 증폭·감쇠기(19)는 오차 검출기(18)의 출력값을 증폭한 값을 연산한다. 제1 진폭 증폭·감쇠기(19)는 오차 검출기(18)로부터의 출력값을 증폭한 값을 출력한다.
제1 적분기(20)는 제1 진폭 증폭·감쇠기(19)의 출력값의 정보의 입력을 접수한다. 제1 적분기(20)는 제1 진폭 증폭·감쇠기(19)의 출력값을 적분함으로써 전류에 상당하는 변량(變量)의 값을 연산한다. 제1 진폭 증폭·감쇠기(19)는 전류에 상당하는 변량의 값의 정보를 출력한다.
오차 증폭기(21)는 제1 적분기(20)의 출력값의 정보의 입력을 접수한다. 오차 증폭기(21)는 제2 진폭 증폭·감쇠기(22)와 제2 적분기(24)와 제3 진폭 증폭·감쇠기(23)와 가산기(25)를 이용하여 제1 적분기(20)의 출력값을 증폭한 값을 연산한다. 오차 증폭기(21)는, 제1 적분기(20)의 출력값을 증폭한 값의 정보를 출력한다.
전력 증폭기(17)는 오차 증폭기(21)의 출력값의 정보의 입력을 접수한다. 전력 증폭기(17)는 오차 증폭기(21)의 출력값에 대응한 전류를 공통 모드 코일(7), 제1 출력측 대 지간 콘덴서(10), 제2 출력측 대 지간 콘덴서(11), 출력측 저항(12), 대지간 용량(15) 등의 부품으로 흘린다. 또한, 공통 모드 코일(7)에 있어서, 양단에 나타나는 전압은, 이들 부품의 임피던스(26)에 의해 정해진다.
다음으로, 도 4를 이용하여, 노이즈 억제 장치(6)의 효과를 설명한다.
도 4는 실시 형태 1에 있어서의 노이즈 억제 장치의 효과를 설명하기 위한 전류 파형을 나타내는 도면이다. 도 4에 있어서, 가로축은 시간이다. 세로축은 전류이다. 모든 축의 축척은 동일하다.
도 4의 (a)는 실시 형태 1에 있어서의 전원(1)으로의 누설 전류의 파형을 나타낸다. 도 4의 (b)는 전자 장치(13)가 마련되어 있지 않은 경우의 전원(1)으로의 누설 전류의 파형을 나타낸다. 도 4의 (c)는 실시 형태 1에 있어서의 전자 장치(13)에 바이패스되는 전류의 파형을 나타낸다. 도 4의 (d)는 실시 형태 1에 있어서의 공통 모드 코일(7)의 공통 모드 전류의 파형을 나타낸다. 도 4의 (e)는 전자 장치(13)가 마련되어 있지 않은 경우의 공통 모드 코일(7)의 공통 모드 전류의 파형을 나타낸다.
전자 장치(13)가 마련되어 있지 않은 경우, 공통 모드 코일(7)에 있어서, 발생하는 자속에 의해 자기가 포화된다. 자기가 포화되어 있는 기간에 있어서, 공통 모드 코일(7)의 인덕턴스는 작아진다. 이 때문에, 도 4의 (b)와 (e)에 각각 나타내지는 것처럼, 노이즈 전류는 억제되지 않고 전원(1)과 공통 모드 코일(7)로 흐른다.
이것에 대해, 도 4의 (c)에 나타내지는 것처럼, 실시 형태 1에 있어서, 전자 장치(13)는 전원(1)과 어 장치의 사이에 흐르는 전류 중 저주파의 전류를 바이패스한다. 이 경우, 공통 모드 코일(7)에 있어서, 자기의 포화가 억제된다. 그 결과, 도 4의 (a)에 나타내지는 것처럼, 전원(1)에 흐르는 고주파 노이즈 전류는 억제되어 있다. 도 4의 (d)에 나타내지는 것처럼, 공통 모드 코일(7)에는, 고주파의 노이즈 전류만이 흐른다.
다음으로, 도 5를 이용하여, 제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)이 마련되는 것에 의한 효과를 설명한다.
도 5는 실시 형태 1에 있어서의 노이즈 억제 장치에 있어서 제1 출력측 대 지간 콘덴서와 제2 출력측 대 지간 콘덴서와 출력측 저항이 마련되는 것에 의한 효과를 설명하기 위한 오픈 루프 특성을 나타내는 도면이다.
도 5의 (a)는 제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)이 마련되었을 경우의 오픈 루프 특성을 나타낸다. 도 5의 (b)는 제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)이 마련되지 않은 경우의 오픈 루프 특성을 나타낸다.
제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)이 마련되지 않은 경우, 도 5의 (b)에 나타내지는 것처럼, 공통 모드 코일(7)과 제1 대 지간 콘덴서의 공진에 의해, 큰 피크가 20kHz 부근에서 발생한다. 이 특성이 고려되는 경우, 상용 전원의 주파수 부근에 있어서, 작은 오픈 루프 게인 밖에 확보되지 않는다.
또한, 도 5의 (b)에 있어서는, 공통 모드 코일(7)과 제1 출력측 대 지간 콘덴서(10)의 공진 주파수에 절점(break) 주파수를 맞춘 PI 요소가 제어계에 추가되어 있지만, 해당 공진의 영향은 개선시킬 수 없다.
제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)이 마련되었을 경우, 공진이 억제된다. 이 때문에, 도 5의 (a)에 나타내지는 것처럼, 상용 전원의 주파수 부근에 있어서, 큰 오픈 루프 게인이 확보된다.
또한, 도 5의 (a)에 있어서는, 오픈 루프 게인이 중간 수준으로 설정되어 있지만, 게인 공차 주파수를 더 올려도 문제없다.
또, 도 5의 (a)에 있어서는, 공통 모드 코일(7)과 제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)의 공진 주파수에 절점 주파수를 맞춘 PI 요소가 제어계에 추가되어 있다.
이상에서 설명한 실시 형태 1에 의하면, 전자 장치(13)에는, 전원(1)과 제어 장치(3)의 사이에 흐르는 공통 모드 전류 중 저주파의 전류가 흐른다. 구체적으로는, 전자 장치(13)에 있어서, 공통 모드 코일에 발생하는 저주파의 전압을 검출하고, 해당 저주파의 전압에 대응한 저주파의 전류가 흐름으로써, 공통 모드 코일(7)의 내부에 발생하는 저주파의 자속이 억제된다. 이 때문에, 전자 장치(13)가 없으면 저주파 공통 모드 전류가 흐름으로써 공통 모드 코일에서 발생하는 자기 포화에 의한 임피던스 저하를 억제하여, 고주파의 공통 모드 전류를 보다 확실히 억제할 수 있다.
또, 공통 모드 코일(7)에 있어서는, 노멀 전류도 흐르지만, 공통 모드 코일(7)의 단자 간에는, 노멀 모드 전류에 의한 전압 성분은 미미하기 때문에, 그 영향은 무시할 수 있다. 이 때문에, 공통 모드 코일(7)에 발생하는 전압의 전압 검출용 권선을 공통 모드 코일(7)의 코어에 새롭게 마련하는 일 없이, 전원(1)으로부터 제어 장치(3)에 전력 공급을 행하고 있는 공통 모드 코일(7)과 공용할 수 있어, 공통 모드 코일(7)에 발생하는 전압을 용이하게 검출할 수 있다.
또, 노이즈 억제 장치(6)는 제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)을 구비한다. 이 때문에, 공진을 억제할 수 있다.
또, 전자 장치(13)는 공통 모드 코일(7)과 제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)의 공진 주파수에 PI 요소의 절점 주파수를 가지는 제어 연산을 행한다. 이 때문에, 오픈 루프 게인의 설정 자유도를 높일 수 있다. 또한, 해당 절점 주파수보다 더 저주파에 절점 주파수를 가지는 PI 요소를 추가하여, 저주파역의 오픈 루프 게인을 향상시켜도 된다.
또, 부하 전류가 큰 특정 조건하에 있어서만 공통 모드 코일(7)에 있어서 자기가 포화되는 경우, 전자 장치(13)에 있어서, 전원(1)과 제어 장치(3)의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 상태로 할지 여부를 전환 가능하게 해도 된다. 예를 들면, 연산 장치(16)의 입력을 무효화하거나, 전자 장치(13)의 출력을 개방하거나, 오차 증폭기(21)의 증폭율을 낮추거나 하여, 불필요한 기간에는 전자 장치(13)에서의 전류의 바이패스를 행하지 않아도 된다. 이 경우, 전력 증폭기(17)의 평균 발열량을 삭감시킬 수 있다. 그 결과, 작고 염가인 전자 장치(13)를 실현할 수 있다.
예를 들면, 제어 장치(3)가 엘리베이터의 엘리베이터 칸을 구동시키기 위한 전력을 공급할 때, 엘리베이터 칸에 걸리는 부하에 따라서, 전원(1)과 제어 장치(3)의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 상태로 할지 여부를 결정해도 된다. 예를 들면, 제어 장치(3)가 엘리베이터의 엘리베이터 칸을 구동시키기 위한 전력을 공급할 때, 엘리베이터 칸의 속도에 따라서, 전원(1)과 제어 장치(3)의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 상태로 할지 여부를 결정해도 된다. 이러한 경우, 엘리베이터 시스템에 있어서, 작고 염가인 전자 장치(13)를 실현할 수 있다.
다음으로, 도 6을 이용하여, 연산 장치(16)의 예를 설명한다.
도 6은 실시 형태 1에 있어서의 노이즈 억제 장치의 연산 장치의 하드웨어 구성도이다.
연산 장치(16)의 각 기능은, 처리 회로에 의해 실현할 수 있다. 예를 들면, 처리 회로는 적어도 1개의 프로세서(100a)와 적어도 1개의 메모리(100b)를 구비한다. 예를 들면, 처리 회로는 적어도 1개의 전용의 하드웨어(200)을 구비한다.
처리 회로가 적어도 1개의 프로세서(100a)와 적어도 1개의 메모리(100b)를 구비하는 경우, 연산 장치(16)의 각 기능은, 소프트웨어, 펌웨어, 또는 소프트웨어와 펌웨어의 조합으로 실현된다. 소프트웨어 및 펌웨어 중 적어도 일방은, 프로그램으로서 기술된다. 소프트웨어 및 펌웨어 중 적어도 일방은, 적어도 1개의 메모리(100b)에 격납된다. 적어도 1개의 프로세서(100a)는 적어도 1개의 메모리(100b)에 기억된 프로그램을 읽어내 실행함으로써, 연산 장치(16)의 각 기능을 실현한다. 적어도 1개의 프로세서(100a)는 중앙 처리 장치, 처리 장치, 연산 장치(16), 마이크로 프로세서, 마이크로 컴퓨터, DSP라고도 한다. 예를 들면, 적어도 1개의 메모리(100b)는 RAM, ROM, 플래쉬 메모리, EPROM, EEPROM 등의, 불휘발성 또는 휘발성의 반도체 메모리, 자기 디스크, 플렉서블 디스크, 광 디스크, 콤팩트 디스크, 미니 디스크, DVD 등이다.
처리 회로가 적어도 1개의 전용의 하드웨어(200)를 구비하는 경우, 처리 회로는, 예를 들면, 단일 회로, 복합 회로, 프로그램화한 프로세서, 병렬 프로그램화한 프로세서, ASIC, FPGA, 또는 이들의 조합으로 실현된다. 예를 들면, 연산 장치(16)의 각 기능은, 각각 처리 회로로 실현된다. 예를 들면, 연산 장치(16)의 각 기능은 통합하여 처리 회로로 실현된다.
연산 장치(16)의 각 기능에 대해서, 일부를 전용의 하드웨어(200)로 실현하고, 타부를 소프트웨어 또는 펌웨어로 실현해도 된다. 예를 들면, 오차 증폭기(21)의 기능에 대해서는 전용의 하드웨어(200)로서의 처리 회로로 실현하고, 오차 증폭기(21)의 기능 이외의 기능에 대해서는 적어도 1개의 프로세서(100a)가 적어도 1개의 메모리(100b)에 격납된 프로그램을 읽어내 실행함으로써 실현해도 된다.
이와 같이, 처리 회로는 하드웨어(200), 소프트웨어, 펌웨어, 또는 이들의 조합으로 연산 장치(16)의 각 기능을 실현한다. 또한, 본 구성은 디지털 회로로 실현하는 경우의 구성이며, 도 3의 연산 장치(16)의 각 기능을 OP AMP 등의 아날로그 회로로 실현해도 된다.
실시 형태 2.
도 7은 실시 형태 1에 있어서의 노이즈 억제 장치의 전자 장치의 내부 구성도이다. 또한, 실시 형태 1의 부분과 동일 또는 상당 부분에는 동일 부호가 부여된다. 해당 부분의 설명은 생략된다.
도 7에 있어서, 전원(1) 측에 있어서 배선이 길어지면, 배선 인덕턴스(27)와 배선 저항(28)의 값이 커진다. 이 경우, 제1 입력측 대 지간 콘덴서(29)와 제2 입력측 대 지간 콘덴서(30)와 입력측 저항(31)이 마련된다.
제1 입력측 대 지간 콘덴서(29)는 전원(1)과 공통 모드 코일(7) 사이의 배선과 접지선(4)의 사이에 접속된다. 제2 입력측 대 지간 콘덴서(30)는 전원(1)과 공통 모드 코일(7) 사이의 배선에 접속된다. 입력측 저항(31)은 제2 입력측 대 지간 콘덴서(30)와 접지선(4)의 사이에 접속된다.
이상에서 설명한 실시 형태 2에 의하면, 노이즈 억제 장치(6)는 제1 입력측 대 지간 콘덴서(29)와 제2 입력측 대 지간 콘덴서(30)와 입력측 저항(31)을 구비한다. 이 때문에, 전원(1)의 측의 배선이 긴 경우에도, 전원측의 임피던스 상승을 억제할 수 있어, 전자 장치(13)의 동작의 안정성을 유지할 수 있다. 또, 제1 출력측 대 지간 콘덴서(10)와 제2 출력측 대 지간 콘덴서(11)와 출력측 저항(12)의 조합에 의해, 공통 모드 코일(7)의 고주파 단자 간 임피던스가 낮아진다. 이 때문에, 고주파 노이즈에 의해서 공통 모드 코일(7)의 단자 간 전압이 커지는 것을 억제할 수 있다. 그 결과, 전력 증폭기(17)에 필요한 전원 전압을 억제하여, 전력 증폭기(17)의 발열을 억제할 수 있다.
이상과 같이, 본 개시의 노이즈 억제 장치는 엘리베이터 시스템에 이용할 수 있다.
1: 전원 2: 모터
3: 제어 장치 4: 접지선
5: 접지 6: 노이즈 억제 장치
7: 공통 모드 코일 8: 입력측 상간 콘덴서
9: 출력측 상간 콘덴서 10: 제1 출력측 대 지간 콘덴서
11: 제2 출력측 대 지간 콘덴서 12: 출력측 저항
13: 전자 장치 14: 공통 모드 전압원
15: 대지간 용량 16: 연산 장치
17: 전력 증폭기 18: 오차 검출기
19: 제1 진폭 증폭·감쇠기 20: 제1 적분기
21: 오차 증폭기 22: 제2 진폭 증폭·감쇠기
23: 제3 진폭 증폭·감쇠기 24: 제2 적분기
25: 가산기 26: 임피던스
27: 배선 인덕턴스 28: 배선 저항
29: 제1 입력측 대 지간 콘덴서 30: 제2 입력측 대 지간 콘덴서
31: 입력측 저항 100a: 프로세서
100b: 메모리 200: 하드웨어

Claims (11)

  1. 전원과 제어 장치의 사이에 접속된 공통 모드 코일과,
    상기 공통 모드 코일과 병렬로 접속되고, 상기 전원과 상기 제어 장치의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 전자 장치를 구비한 노이즈 억제 장치.
  2. 청구항 1에 있어서,
    상기 전자 장치는 상기 공통 모드 코일에 발생하는 저주파의 전압을 검출하고, 해당 저주파의 전압에 대응한 저주파의 전류가 흐름으로써, 상기 공통 모드 코일의 내부에 발생하는 저주파의 자속을 억제하는 노이즈 억제 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 공통 모드 코일에 발생하는 저주파 전압의 검출 수단은, 노멀 전류가 흐르는 공통 모드 코일인 노이즈 억제 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 공통 모드 코일과 상기 제어 장치 사이의 배선에 접속된 출력측 대 지간 콘덴서와,
    상기 출력측 대 지간 콘덴서와 기준 전위체의 사이에 접속된 출력측 저항을 구비한 노이즈 억제 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 공통 모드 코일과 상기 제어 장치 사이의 배선과 기준 전위체의 사이에 접속된 출력측 콘덴서를 구비한 노이즈 억제 장치.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 전원과 상기 공통 모드 코일 사이의 배선에 접속된 입력측 대 지간 콘덴서와,
    상기 입력측 대 지간 콘덴서와 기준 전위체의 사이에 접속된 입력측 저항을 구비한 노이즈 억제 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 전원과 상기 공통 모드 코일 사이의 배선과 기준 전위체의 사이에 접속된 입력측 콘덴서를 구비한 노이즈 억제 장치.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 전자 장치는 상기 전원과 상기 제어 장치 사이의 소자에 있어서의 공진 주파수에 PI 요소의 절점 주파수를 가지는 제어 연산을 행하는 노이즈 억제 장치.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 전자 장치는 상기 전원과 상기 제어 장치의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 상태로 할지 여부가 전환 가능하게 마련된 노이즈 억제 장치.
  10. 청구항 9에 있어서,
    상기 전자 장치는 상기 제어 장치가 엘리베이터의 엘리베이터 칸을 구동시키기 위한 전력을 공급할 때, 상기 엘리베이터 칸에 걸리는 부하에 따라서, 상기 전원과 상기 제어 장치의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 상태로 할지 여부를 결정하는 노이즈 억제 장치.
  11. 청구항 9 또는 청구항 10에 있어서,
    상기 전자 장치는 상기 제어 장치가 엘리베이터의 엘리베이터 칸을 구동시키기 위한 전력을 공급할 때, 상기 엘리베이터 칸의 속도에 따라서, 상기 전원과 상기 제어 장치의 사이에 흐르는 전류 중 저주파의 전류가 흐르는 상태로 할지 여부를 결정하는 노이즈 억제 장치.
KR1020237021649A 2021-01-05 2021-01-05 노이즈 억제 장치 KR20230110351A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/000125 WO2022149192A1 (ja) 2021-01-05 2021-01-05 ノイズ抑制装置

Publications (1)

Publication Number Publication Date
KR20230110351A true KR20230110351A (ko) 2023-07-21

Family

ID=82358141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237021649A KR20230110351A (ko) 2021-01-05 2021-01-05 노이즈 억제 장치

Country Status (6)

Country Link
US (1) US20240097557A1 (ko)
JP (1) JP7513120B2 (ko)
KR (1) KR20230110351A (ko)
CN (1) CN116648844A (ko)
DE (1) DE112021006755T5 (ko)
WO (1) WO2022149192A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013158085A (ja) 2012-01-27 2013-08-15 Mitsubishi Electric Corp 高周波電流低減装置および検出トランス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05292668A (ja) * 1992-04-13 1993-11-05 Mels Corp ノイズフィルター
JPH11122909A (ja) * 1997-10-16 1999-04-30 Fuji Electric Co Ltd 電力変換装置のノイズフィルタ
JP5754779B2 (ja) 2012-01-13 2015-07-29 Ｎｅｃネットワークプロダクツ株式会社 雑音抑制回路および雑音抑制方法
JP2017011895A (ja) 2015-06-23 2017-01-12 田淵電機株式会社 高周波零相電流遮断用インバータ回路
JP6650109B2 (ja) 2015-12-25 2020-02-19 富士電機株式会社 ノイズフィルタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013158085A (ja) 2012-01-27 2013-08-15 Mitsubishi Electric Corp 高周波電流低減装置および検出トランス

Also Published As

Publication number Publication date
CN116648844A (zh) 2023-08-25
JP7513120B2 (ja) 2024-07-09
JPWO2022149192A1 (ko) 2022-07-14
US20240097557A1 (en) 2024-03-21
DE112021006755T5 (de) 2023-10-19
WO2022149192A1 (ja) 2022-07-14

Similar Documents

Publication Publication Date Title
US8823448B1 (en) Feed forward active EMI filters
JP4322428B2 (ja) 増幅器回路
US11088614B2 (en) Conductive noise suppressor, power converter, and motor device
JP6672259B2 (ja) フラックスゲート検出器を備えた電流変換器
CN107462773B (zh) 负载检测器
JP6568743B2 (ja) 伝導性ノイズ抑制回路及びインバータ装置
JP2017521675A5 (ko)
US5565765A (en) Current sensor operating according to the compensation theorem
JP5004368B2 (ja) 電流センサ
JP2014241711A (ja) アクティブｅｍｃフィルタ
KR20070048204A (ko) 라인 전도된 간섭 신호를 억제하기 위한 능동 전자기 간섭필터 회로
EP3480950A1 (en) Load detector
US5407027A (en) Elevator control apparatus with compensation for current sensor offset voltage
JP7513120B2 (ja) ノイズ抑制装置
US7898243B2 (en) Device for determining the strength of the magnetic field of an electromagnet
JP2008271628A (ja) 電流検出回路
KR20190100842A (ko) 근접 센서
WO2023073984A1 (ja) コモンモードフィルタ
US20180358175A1 (en) Active inductor
WO2021161945A1 (ja) 電源安定化装置
EP4350965A1 (en) Current injection type active filter and circuit
JP2022021066A (ja) 電源装置
JP3511999B2 (ja) モータ制御装置及びそれを有する機器
US20210344290A1 (en) Power supply control circuits for brushless dc (bldc) motors
JPH0540134A (ja) 電流検出器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal