KR20230066099A - 반송 방법 및 처리 시스템 - Google Patents

반송 방법 및 처리 시스템 Download PDF

Info

Publication number
KR20230066099A
KR20230066099A KR1020237012393A KR20237012393A KR20230066099A KR 20230066099 A KR20230066099 A KR 20230066099A KR 1020237012393 A KR1020237012393 A KR 1020237012393A KR 20237012393 A KR20237012393 A KR 20237012393A KR 20230066099 A KR20230066099 A KR 20230066099A
Authority
KR
South Korea
Prior art keywords
processing
substrate
time
wafer
module
Prior art date
Application number
KR1020237012393A
Other languages
English (en)
Inventor
와타루 나카고미
쇼타로 무라카와
나오유키 사토
후미타카 센토
다츠야 무코야마
시게루 구보타
게이스케 히라이데
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020159632A external-priority patent/JP7546427B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230066099A publication Critical patent/KR20230066099A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67727—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using a general scheme of a conveying path within a factory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2602—Wafer processing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/39—Robotics, robotics to robotics hand
    • G05B2219/39106—Conveyor, pick up article, object from conveyor, bring to test unit, place it
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

기판에 소망하는 처리를 실시하는 적어도 1개의 처리부와, 상기 처리부에 대해서 기판을 반송하는 반송부를 구비하는 처리 시스템에 있어서, 연속적으로 처리되는 복수의 기판을 상기 반송부로부터 상기 처리부에 반송하는 방법으로서, 복수의 상기 기판의 각각에는, 해당 기판에 대한 처리 시간을 임의로 변경하기 위한 조정치가 미리 할당되고, 금회 처리되는 제1기판에 할당된 상기 조정치를 취득하는 공정과, 상기 제1기판보다 전에 처리된 기준 기판에 할당된 기준 조정치를 취득하는 공정과, 상기 기준 기판에 대해서 행해진 실제의 처리 시간인 실적 시간을 취득하는 공정과, 상기 실적 시간에 상기 제1기판에 할당된 상기 조정치와 상기 기준 조정치의 차분을 반영시키는 것에 의해, 제1기판의 예측 처리 시간을 산출하는 공정과, 산출된 상기 예측 처리 시간에 근거하여, 상기 제1기판보다 후에 처리되는 제2기판의 반송 타이밍을 조정하는 공정을 포함한다.

Description

반송 방법 및 처리 시스템
본 개시는, 기판의 반송 방법 및 처리 시스템에 관한 것이다.
특허 문헌 1에는, 내부에 수용한 기판에 대해서 소망하는 가스 처리를 실시하는 챔버와, 상기 챔버에 대해 복수의 기판을 연속적으로 반송하는 반송 기구와, 기판을 상기 챔버에 반입하기 전에 처리 가스를 상기 챔버에 도입시키고, 소정 시간 후에 상기 챔버 내에 기판을 반입시키도록 상기 처리 가스의 도입과 상기 반송 기구의 동작을 제어하는 제어 기구를 구비하는 가스 처리 장치가 개시되어 있다.
[특허 문헌 1] 일본 특개 2008－160000호 공보
본 개시에 따른 기술은, 기판 처리 장치에 있어서 연속적으로 처리되는 복수의 기판의 반송 타이밍을 적절히 조정하고, 그 기판 처리 장치에 있어서의 기판 처리를 효율적으로 행한다.
본 개시의 일 태양은, 기판에 소망하는 처리를 실시하는 적어도 1개의 처리부와, 상기 처리부에 대해서 기판을 반송하는 반송부를 구비하는 처리 시스템에 있어서, 연속적으로 처리되는 복수의 기판을 상기 반송부로부터 상기 처리부에 반송하는 방법으로서, 복수의 상기 기판의 각각에는 해당 기판에 대한 처리 시간을 임의로 변경하기 위한 조정치가 미리 할당되고, 금회 처리되는 제1기판에 할당된 상기 조정치를 취득하는 공정과, 상기 제1기판보다 전에 처리된 기준 기판에 할당된 기준 조정치를 취득하는 공정과, 상기 기준 기판에 대해서 행해진 실제의 처리 시간인 실적 시간을 취득하는 공정과, 상기 실적 시간에 상기 제1기판에 할당된 상기 조정치와 상기 기준 조정치의 차분을 반영시키는 것에 의해, 제1기판의 예측 처리 시간을 산출하는 공정과, 산출된 상기 예측 처리 시간에 근거하여, 상기 제1기판보다 후에 처리되는 제2기판의 반송 타이밍을 조정하는 공정을 포함한다.
본 개시에 의하면, 기판 처리 장치에 있어서 연속적으로 처리되는 복수의 기판의 반송 타이밍을 적절히 조정하고, 그 기판 처리 장치에 있어서의 기판 처리를 효율적으로 행한다.
도 1은 본 실시 형태에 따른 기판 처리 장치의 구성의 개략을 나타내는 평면도이다.
도 2는 본 실시 형태에 따른 웨이퍼 반송의 타이밍 제어 방법의 주된 공정을 나타내는 흐름도다.
도 3은 레시피 데이터베이스에 기록된 레시피 정보의 상세를 나타내는 설명도이다.
도 4는 본 실시 형태에 따른 웨이퍼 반송의 모습을 모식적으로 나타내는 설명도이다.
종래, 진공 분위기 하에서 반도체 웨이퍼(기판：이하, 단지 「웨이퍼」라고 한다.)를 반송하고, 그 웨이퍼에 대해서 각종 진공 처리를 행하는 진공 처리 장치가 알려져 있다. 이 진공 처리 장치에서는, 그 진공 처리 장치에 반입되는 복수매의 웨이퍼에 대해서, 각종 처리 모듈 간에서의 반송, 및 각종 진공 처리가, 순차, 연속적으로 행해진다.
상술한 특허 문헌 1에는, 진공 처리로서의 COR(Chemical　Oxide　Removal) 처리, 및 PHT(Post　Heat　Treatment) 처리를, 순차, 웨이퍼에 대해서 행하는 가스 처리 장치가 개시되어 있다. 특허 문헌 1에 기재된 가스 처리 장치에 의하면, 프로세스 컨트롤러로부터의 지령에 의해, 복수매의 웨이퍼가 연속적으로 각 처리 챔버(처리 모듈)에 반송되도록, 웨이퍼의 반송이 제어된다.
이 웨이퍼의 반송, 및 각종 진공 처리에 있어서는, 진공 처리 장치에 있어서의 스루풋의 저하를 억제하기 위해, 각종 처리 모듈에 대한 웨이퍼 반송의 타이밍을 제어하고, 그 웨이퍼의 처리 대기 시간을 짧게 하는 것이 요구된다.
이 웨이퍼 반송의 타이밍 제어에는, 종래, 그 타이밍 제어가 행해지는 금회의 웨이퍼(이하, 「금회 웨이퍼」라고 한다.)에 선행하여 처리된 웨이퍼(이하, 「선행 웨이퍼」라고 한다.)에 대해서 대상의 진공 처리(레시피)를 실행했을 때의 계측 시간을 레시피에 보존한 레시피 실적 시간(이하, 단지 「실적 시간」이라고 하는 경우가 있다.)」이 이용되고 있다. 구체적으로는, 대상의 레시피가 행해진 선행 웨이퍼의 실적 시간을 이용하는 것으로, 동일한 레시피가 실행되는 금회 웨이퍼에 대한 그 레시피에 필요로 하는 시간을 예측하고, 레시피의 종료의 타이밍에 맞추어 금회 웨이퍼의 반송 타이밍을 제어하는 것에 의해, 웨이퍼 반송을 최적화할 수가 있다.
그런데, 이 웨이퍼 반송의 타이밍 제어를 하기 위한 「실적 시간」에는, 예를 들면 금회 웨이퍼의 이전 공정의 처리 결과나, 선행 웨이퍼의 대상 레시피의 처리 결과 등에 근거하여, 금회 웨이퍼에 대한 대상 레시피의 처리 시간을 조정하기 위해 데이터(이하, 「베리어블 데이터」라고 한다.)가 포함되어 있다. 그 베리어블 데이터는, 예를 들면 오퍼레이터의 수동 입력이나 이전 공정의 처리 결과에 근거하는 자동 입력 등에 의해, 진공 처리 장치에 반입되는 복수매의 웨이퍼마다 할당하여 설정된다.
그렇지만, 상술한 종래의 웨이퍼 반송의 타이밍 제어 방법에 있어서는, 이와 같이 웨이퍼마다 할당되는 베리어블 데이터가 고려되지 않고, 선행 웨이퍼와 금회 웨이퍼에서 그 베리어블 데이터가 다른 경우에 스루풋이 저하할 우려가 있었다. 구체적으로는, 상술한 바와 같이 선행 웨이퍼의 실적 시간에 근거하여 금회 웨이퍼의 반송 타이밍이 제어되지만, 이때, 선행 웨이퍼와 금회 웨이퍼의 베리어블 데이터가 같은 것을 상정하여 금회 웨이퍼를 반송하기 때문에, 반송 타이밍이 올바르게 예측되지 않고, 처리 대기 시간이 발생하여 스루풋 저하의 원인이 될 우려가 있었다. 그리고, 이러한 베리어블 데이터가 다른 것에 기인하는 스루풋의 저하에 대해서는 특허 문헌 1에도 기재가 없고, 이러한 관점에 있어서 개선의 여지가 있다.
본 개시에 따른 기술은, 상기 사정을 감안하여 된 것으로, 기판 처리 장치에 있어서 연속적으로 처리되는 복수의 기판의 반송 타이밍을 적절히 조정하고, 그 기판 처리 장치에 있어서의 기판 처리를 효율적으로 행한다. 이하, 일 실시 형태에 따른 진공 처리 장치, 및 본 실시 형태에 따른 웨이퍼 반송 방법에 대해, 도면을 참조하면서 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 가지는 요소에 있어서는, 동일한 부호를 부여하는 것에 의해 중복 설명을 생략한다.
＜진공 처리 장치＞
먼저, 일 실시 형태에 따른 진공 처리 장치의 구성에 대해 설명한다. 도 1은, 진공 처리 장치(1)의 구성의 개략을 모식적으로 나타내는 평면도이다. 본 실시 형태에 있어서는, 진공 처리 장치(1)가, 처리 모듈로서의 COR 모듈, 및 PHT 모듈을 구비하는 경우를 예로 설명한다. 또한, 본 개시의 진공 처리 장치(1)가 구비하는 각종 처리 모듈의 구성은 이것에 한정되지 않고, 임의로 선택될 수 있다.
도 1에 나타내는 바와 같이 진공 처리 장치(1)는, 대기부(10)와 감압부(11)가 로드 록 모듈(20a), (20b)을 통하여 일체로 접속된 구성을 가지고 있다. 대기부(10)는, 대기압 분위기 하에 있어서 웨이퍼 W에 소망하는 처리를 행하는 복수의 대기 모듈을 구비한다. 감압부(11)는, 감압 분위기 하에 있어서 웨이퍼 W에 소망하는 처리를 행하는 복수의 감압 모듈을 구비한다.
로드 록 모듈(20a)은, 대기부(10)의 후술하는 로더 모듈(30)로부터 반송된 웨이퍼 W를, 감압부(11)의 후술하는 트랜스퍼 모듈(60)에 인도하기 위해, 웨이퍼 W를 일시적으로 유지한다. 로드 록 모듈(20a)은, 내부에 복수, 예를 들면 2개의 스토커(도시하지 않음)를 가지고 있고, 이것에 의해 내부에 2매의 웨이퍼 W를 동시에 유지한다.
로드 록 모듈(20a)은, 게이트 밸브(도시하지 않음)가 마련된 게이트(도시하지 않음)를 통하여, 후술하는 로더 모듈(30) 및 후술하는 트랜스퍼 모듈(60)에 접속되어 있다. 이 게이트 밸브에 의해, 로드 록 모듈(20a)와, 로더 모듈(30) 및 트랜스퍼 모듈(60) 사이의 기밀성의 확보와 서로의 연통을 양립시킨다.
로드 록 모듈(20a)에는 가스를 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되고, 해당 급기부와 배기부에 의해 내부가 대기압 분위기와 감압 분위기로 전환 가능하게 구성되어 있다. 즉 로드 록 모듈(20a)은, 대기압 분위기의 대기부(10)와, 감압 분위기의 감압부(11) 사이에서, 적절히 웨이퍼 W의 전달을 할 수 있도록 구성되어 있다.
로드 록 모듈(20b)은 트랜스퍼 모듈(60)로부터 반송된 웨이퍼 W를 로더 모듈(30)에 전달하기 위해, 웨이퍼 W를 일시적으로 유지한다. 로드 록 모듈(20b)은, 로드 록 모듈(20a)과 동일한 구성을 가지고 있다. 즉, 도시하지 않은 게이트 밸브, 도시하지 않는 게이트, 도시하지 않는 급기부, 및 도시하지 않는 배기부를 가지고 있다.
또한, 로드 록 모듈(20a), (20b)의 수나 배치는, 본 실시 형태로 한정되는 것은 아니고, 임의로 설정할 수 있다.
대기부(10)는, 후술하는 웨이퍼 반송 기구(40)를 구비한 로더 모듈(30), 복수의 웨이퍼 W를 보관 가능한 풉(31)을 탑재하는 로드 포트(32), 웨이퍼 W를 냉각하는 CST 모듈(33), 및 웨이퍼 W의 수평 방향의 방향을 조절하는 오리엔터 모듈(34)을 가지고 있다.
로더 모듈(30)은 내부가 직사각형의 케이스로 되고, 케이스의 내부는 대기압 분위기로 유지되어 있다. 로더 모듈(30)의 케이스의 긴 변을 구성하는 일 측면에는, 복수, 예를 들면 3개의 로드 포트(32)가 병설되어 있다. 로더 모듈(30)의 케이스의 긴 변을 구성하는 다른 측면에는, 로드 록 모듈(20a), (20b)이 병설되어 있다. 로더 모듈(30)의 케이스의 짧은 변을 구성하는 일 측면에는, CST 모듈(33)이 마련되어 있다. 로더 모듈(30)의 케이스의 짧은 변을 구성하는 다른 측면에는, 오리엔터 모듈(34)가 마련되어 있다.
또한, 로드 포트(32), CST 모듈(33), 및 오리엔터 모듈(34)의 수나 배치는 본 실시 형태로 한정되는 것은 아니고, 임의로 설정할 수 있다. 또, 대기부(10)에 마련되는 대기 모듈의 종류도 본 실시 형태로 한정되는 것은 아니고, 임의로 선택할 수 있다.
풉(31)은 복수, 예를 들면 1로트 25매의 웨이퍼 W를 수용한다. 또, 로드 포트(32)에 탑재된 풉(31)의 내부는, 예를 들면, 대기나 질소 가스 등으로 채워져 밀폐되어 있다.
로더 모듈(30)의 내부에는, 웨이퍼 W를 반송하는 웨이퍼 반송 기구(40)가 마련되어 있다. 웨이퍼 반송 기구(40)는, 웨이퍼 W를 유지하여 이동하는 반송 암(41a), (41b)과, 반송 암(41a), (41b)을 회전 가능하게 지지하는 회전대(42)와, 회전대(42)를 탑재한 회전 탑재대 (43)를 가지고 있다. 웨이퍼 반송 기구(40)는, 로더 모듈(30)의 케이스의 내부에 있어서 긴 방향으로 이동 가능하게 구성되어 있다.
감압부(11)는, 2매의 웨이퍼 W를 각종 처리 모듈에 대해서 동시에 반송하는 트랜스퍼 모듈(60)과, 웨이퍼 W에 COR 처리를 행하는 COR 모듈(61)과, 웨이퍼 W에 PHT 처리를 행하는 PHT 모듈(62)을 가지고 있다. 트랜스퍼 모듈(60), COR 모듈(61), 및 PHT 모듈(62)의 내부는, 각각 감압 분위기로 유지된다. 또, COR 모듈(61) 및 PHT 모듈(62)은, 트랜스퍼 모듈(60)에 대해서 복수, 예를 들면 3개씩 마련되어 있다.
반송부로서의 트랜스퍼 모듈(60)은 내부가 직사각형의 케이스로 되고, 상술한 바와 같이 도시하지 않은 게이트 밸브를 통하여 로드 록 모듈(20a), (20b)에 접속되어 있다. 트랜스퍼 모듈(60)은, 로드 록 모듈(20a)에 반입된 웨이퍼 W를 하나의 COR 모듈(61), 하나의 PHT 모듈(62)에 순차 반송하여 COR 처리와 PHT 처리를 실시한 후, 로드 록 모듈(20b)을 통하여 대기부(10)에 반출한다.
처리부로서의 COR 모듈(61)의 내부에는, 2매의 웨이퍼 W를 수평 방향으로 늘어놓아 탑재하는 2개의 스테이지(61a), (61b)가 마련되어 있다. COR 모듈(61)은, 스테이지(61a), (61b)에 웨이퍼 W를 늘어놓아 탑재하는 것에 의해, 2매의 웨이퍼 W에 대해서 동시에 COR 처리를 행한다. 또한, COR 모듈(61)에는, 처리 가스나 퍼지 가스 등을 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되어 있다.
처리부로서의 PHT 모듈(62)의 내부에는, 2매의 웨이퍼 W를 수평 방향으로 늘어놓아 탑재하는 2개의 스테이지(62a), (62b)가 마련되어 있다. PHT 모듈(62)은, 스테이지(62a), (62b)에 웨이퍼 W를 늘어놓아 탑재하는 것에 의해, 2매의 웨이퍼 W에 대해서 동시에 PHT 처리를 행한다. 또한, PHT 모듈(62)에는, 가스를 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되어 있다.
또, COR 모듈(61) 및 PHT 모듈(62)은, 게이트 밸브(도시하지 않음)가 마련된 게이트(도시하지 않음)를 통하여, 트랜스퍼 모듈(60)에 접속되어 있다. 이 게이트 밸브에 의해, 트랜스퍼 모듈(60)과 COR 모듈(61) 및 PHT 모듈(62) 사이의 기밀성의 확보와 서로의 연통을 양립시킨다.
또한, 트랜스퍼 모듈(60)에 마련되는 처리 모듈의 수나 배치, 및 종류는 본 실시 형태로 한정되는 것은 아니고, 임의로 설정할 수 있다.
트랜스퍼 모듈(60)의 내부에는, 웨이퍼 W를 반송하는 웨이퍼 반송 기구(70)가 마련되어 있다. 웨이퍼 반송 기구(70)는, 2매의 웨이퍼 W를 종렬로 유지하여 이동하는 반송 암(71a), (71b)과, 반송 암(71a), (71b)을 회전 가능하게 지지하는 회전대(72)와, 회전대(72)를 탑재한 회전 탑재대(73)를 가지고 있다. 또, 트랜스퍼 모듈(60)의 내부에는, 트랜스퍼 모듈(60)의 긴 방향으로 연신하는 가이드 레일(74)이 마련되어 있다. 회전 탑재대(73)는 가이드 레일(74) 상에 마련되고, 웨이퍼 반송 기구(70)를 가이드 레일(74)을 따라 이동 가능하게 구성되어 있다.
이상의 진공 처리 장치(1)에는, 제어부(80)가 마련되어 있다. 제어부(80)는, 예를 들면 CPU나 메모리 등을 구비한 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 가지고 있다. 프로그램 저장부에는, 진공 처리 장치(1)에 있어서의 웨이퍼 W의 처리를 제어하는 프로그램이 저장되어 있다. 또, 프로그램 저장부에는, 상술한 각종 처리 모듈이나 반송 기구 등의 구동계의 동작을 제어하여, 진공 처리 장치(1)에 있어서의 후술의 웨이퍼 반송의 타이밍 제어를 행하기 위한 프로그램도 저장되어 있다. 구체적으로는, 예를 들면 웨이퍼의 반송 동작을 제어하는 후술의 「웨이퍼 반송 제어 태스크」, 처리 모듈에 있어서의 레시피를 실행하는 후술의 「레시피 실행 제어 태스크」, 및 처리 모듈에 있어서의 레시피를 관리하는 후술의 「레시피 관리 태스크」등이 저장되어 있다. 또한, 상기 프로그램은, 컴퓨터로 판독 가능한 기억 매체 H에 기록되어 있던 것으로서, 해당 기억 매체 H로부터 제어부(80)에 인스톨된 것이어도 좋다.
＜웨이퍼 반송 방법＞
본 개시에 따른 진공 처리 장치(1)는 이상과 같이 구성되어 있다. 다음에, 진공 처리 장치(1)을 이용하여 행해지는 웨이퍼 처리, 및 웨이퍼 반송에 대해 설명한다. 또한, 이하의 설명에 있어서는 풉(31)에 수용된 1로트(25매)의 웨이퍼 W에 대해서, 연속적으로 2매엽으로 처리를 행하는 경우를 예로 설명을 행한다. 또, 이하의 설명에 이용하는 「웨이퍼 W1~W25」는, 1로트(25매)의 웨이퍼 W의 각각 대해, 웨이퍼 처리가 행해지는 차례로 1~25의 번호를 부여한 것이다.
또, 통상의 웨이퍼 처리에 있어서는 감압부(11)에 마련된 복수의 COR 모듈(61), 및 PHT 모듈(62)을 이용하여 웨이퍼 W를 병행 처리하지만, 이하의 설명에 있어서는 웨이퍼 반송의 타이밍 제어에 대한 설명을 명확화하기 위해, 웨이퍼 W1~W25의 모두가 동일한 COR 모듈(61), PHT 모듈(62)을 이용하여 처리되는 경우를 예로 설명을 행한다.
먼저, 복수, 1로트(25매)의 웨이퍼 W를 수납한 풉(31)이, 로드 포트(32)에 반입된다. 로드 포트(32)에 풉(31)이 배치되면, 풉(31)에 대해서 웨이퍼 반송 기구(40)가 액세스하고, 풉(31)으로부터 웨이퍼 W1이 꺼내진다. 풉(31)으로부터 반출된 웨이퍼 W1은, 오리엔터 모듈(34)에 의해 수평 방향의 방향이 조절된다. 다음에, 웨이퍼 W1의 수평 방향의 방향을 조절하는 동안에, 풉(31)으로부터 웨이퍼 W2가 꺼내진다.
풉(31)으로부터 꺼내진 웨이퍼 W2는, 수평 방향의 방향이 조절된 웨이퍼 W1이 오리엔터 모듈(34)로부터 꺼내진 직후에, 해당 오리엔터 모듈(34)에 반입되어 수평 방향의 방향이 조절된다.
오리엔터 모듈(34)로부터 꺼내진 W1은, 로드 록 모듈(20a)의 스토커(도시하지 않음)에 반송되고, 일시적으로 유지된다. 마찬가지로, 수평 방향의 방향이 조절된 웨이퍼 W2가 오리엔터 모듈(34)로부터 꺼내지고, 로드 록 모듈(20a)의 스토커(도시하지 않음)에 반송된다.
로드 록 모듈(20a)에 2매의 웨이퍼 W1, W2가 반송되면, 그 로드 록 모듈(20a)의 내부가 대기압 분위기로부터 감압 분위기로 전환된 후, 트랜스퍼 모듈(60)의 내부와 연통된다. 계속하여 2매의 웨이퍼 W1, W2는, 웨이퍼 반송 기구(70)의 반송 암(71a)에 전달되고, 트랜스퍼 모듈(60)에 반입된다.
2매의 웨이퍼 W1, W2를 유지한 웨이퍼 반송 기구(70)는, 다음에, 하나의 COR 모듈(61)의 앞으로 이동한다. 계속하여, 반송 암(71a)이 COR 모듈(61)의 내부에 진입하고, 2매의 웨이퍼 W1, W2가 COR 모듈(61)의 스테이지(61a), (61b)에 각각 전달된다. 그 후, 반송 암(71a)은 COR 모듈(61)으로부터 퇴출하고, 2매의 웨이퍼 W1, W2에 대해서 COR 처리가 행해진다. 또한, 본 실시 형태에 따른 COR 처리에 있어서는, 후술의 레시피 데이터베이스 DB에 기록된 복수의 COR 처리의 레시피 중에서, 목적에 따라 적어도 하나의 레시피를 선택적으로 실행한다.
2매의 웨이퍼 W1, W2의 COR 처리가 개시되면, 다음에 처리되는 2매의 웨이퍼 W3, W4가 풉(31)으로부터 꺼내지고, 오리엔터 모듈(34)을 통하여 로드 록 모듈(20a)에 반입된 후, 또한 웨이퍼 반송 기구(70)에 의해 하나의 COR 모듈(61)의 앞에 반송된다. 여기서, 2매의 웨이퍼 W3, W4의 하나의 COR 모듈(61)로의 반송 타이밍은, 선행 웨이퍼인 2매의 웨이퍼 W1, W2에 대한 COR 처리가 완료하는 타이밍에서, 그 하나의 COR 모듈(61)의 앞에 웨이퍼 W3, W4가 도착하도록 제어된다. 즉, 하나의 COR 모듈(61)에 대한 웨이퍼 W1, W2의 반출과, 웨이퍼 W3, W4의 반입을 동시에 행할 수가 있도록 반송 타이밍이 제어된다. 또한, 이 반송 타이밍의 제어 방법의 상세한 것에 대하여는 후술한다.
계속하여, 웨이퍼 W1, W2에 대한 COR 처리가 완료하면, 웨이퍼 반송 기구(70)의 반송 암(71b)이 COR 모듈(61)의 내부에 진입하고, 스테이지(61a), (61b)로부터 반송 암(71b)에 2매의 웨이퍼 W1, W2가 전달된다. 계속하여, 웨이퍼 반송 기구(70)의 반송 암(71a)이 COR 모듈(61)의 내부에 진입하고, 반송 암(71a)으로부터 스테이지(61a), (61b)에 2매의 웨이퍼 W3, W4가 전달된다. 그 후, 반송 암(71a)이 COR 모듈(61)로부터 퇴출하고, 2매의 웨이퍼 W3, W4에 대해서 COR 처리가 행해진다.
다음에, 2매의 웨이퍼 W1, W2를 유지한 웨이퍼 반송 기구(70)가 하나의 PHT 모듈(62)의 앞까지 이동한다. 계속하여, 반송 암(71b)이 PHT 모듈(62)에 진입하고, 2매의 웨이퍼 W1, W2가 PHT 모듈(62)의 스테이지(62a), (62b)에 각각 전달된다. 그 후, 반송 암(71b)은 PHT 모듈(62)로부터 퇴출하고, 2매의 웨이퍼 W1, W2에 대해서 PHT 처리가 행해지다. 또한, 본 실시 형태에 따른 PHT 처리에 있어서는, 후술의 레시피 데이터베이스 DB에 기록된 복수의 PHT 처리의 레시피 중에서, 목적에 따라 적어도 하나의 레시피를 선택적으로 실행한다.
계속하여, 웨이퍼 W1, W2에 대한 PHT 처리가 완료하면, 웨이퍼 반송 기구(70)의 반송 암(71b)이 PHT 모듈(62)의 내부에 진입하고, 스테이지(62a), (62b)로부터 반송 암(71b)에 2매의 웨이퍼 W1, W2가 전달된다. 이때, COR 처리가 완료된 2매의 웨이퍼 W3, W4를 PHT 모듈(62)의 스테이지(62a), (62b)에 반송하는 것, 즉, PHT 모듈(62)에 대한 웨이퍼 W1, W2의 반출과, 웨이퍼 W3, W4의 반입이 동시에 행해지는 것이 바람직하다. 또 더하여, 이 때, COR 모듈(61)에 대한 웨이퍼 W3, W4의 반출과, 다음에 처리되는 2매의 웨이퍼 W5, W6의 반입이 동시에 행해지는 것이 더욱 바람직하다. 또한, 상술한 바와 같이, 반송 타이밍의 제어 방법의 상세에 대하여는 후술한다.
2매의 웨이퍼 W1, W2가 PHT 모듈(62)로부터 반출되면, 다음에, 2매의 웨이퍼 W1, W2를 유지한 웨이퍼 반송 기구(70)가 로드 록 모듈(20b)의 앞까지 이동한다. 계속하여, 2매의 웨이퍼 W1, W2가 웨이퍼 반송 기구(70)의 반송 암(71b)으로부터 스토커(도시하지 않음)에 전달된다.
로드 록 모듈(20b)에 2매의 웨이퍼 W1, W2가 반송되면, 그 로드 록 모듈(20b)의 내부가 감압 분위기로부터 대기압 분위기로 전환된 후, 로더 모듈(30)의 내부와 연통된다. 계속하여 2매의 웨이퍼 W1, W2는, 웨이퍼 반송 기구(40)에 전달되고, 로더 모듈(30)에 반입된다. 그 후, 로더 모듈(30)에 의해 2매의 웨이퍼 W1, W2가 CST 모듈(33)에 수납되고, CST 처리가 행해진다.
CST 모듈(33)에 반송된 2매의 웨이퍼 W1, W2는, 미리 정해진 시간(예를 들면 1분)의 CST 처리가 완료하면, 로더 모듈(30)에 의해 로드 포트(32)에 탑재된 풉(31)에 수납되고, 다른 웨이퍼 W3~W25의 처리가 완료할 때까지 대기 상태가 된다.
이와 같이, 일련의 오리엔트 처리, COR 처리, PHT 처리, 및 CST 처리가, 모든 웨이퍼 W1~W25에 대해서 순차 행해진다. 그리고, 모든 웨이퍼 W1~W25에 대해서의 소망하는 처리가 종료하고, 최후의 웨이퍼 W25가 풉(31)에 수납되면, 진공 처리 장치(1)에 있어서의 일련의 웨이퍼 처리가 종료한다.
본 실시 형태에 따른 진공 처리 장치(1)에 있어서의 웨이퍼 처리, 및 웨이퍼 반송은 이상과 같이 하여 행해진다. 상술한 바와 같이, 웨이퍼의 반송 타이밍은, 하나의 처리 모듈에 대한 선행 웨이퍼의 반출과, 금회 웨이퍼의 반입이 동시에 행해지도록 반송 타이밍이 제어되는 것이 바람직하다. 그렇지만, 특히 웨이퍼마다 할당되는 베리어블 데이터가 선행 웨이퍼와 금회 웨이퍼에서 다른 경우, 하나의 처리 모듈에 있어서의 레시피의 종료 타이밍을 정확하게 예측하지 못하고, 반송의 타이밍을 적절히 제어할 수 없을 우려가 있다.
그래서, 금회 웨이퍼의 반송 타이밍이 빨라, 처리 모듈에서의 선행 웨이퍼에 대한 레시피가 계속되고 있는 도중에 금회 웨이퍼가 처리 모듈의 앞까지 반송되어 버린 경우, 그 금회 웨이퍼는, 웨이퍼 반송 기구(70)의 반송 암(71) 상에서 선행 웨이퍼의 처리가 완료할 때까지 대기하게 된다. 통상, 상술한 바와 같이 진공 처리 장치(1)에 있어서는 복수의 풉(31)으로부터 반입되는 복수의 웨이퍼 W를 복수의 처리 모듈을 이용하여 병행하여 처리하기 때문에, 이와 같이 반송 암(71) 상에서의 금회 웨이퍼의 대기가 생긴 경우, 이러한 동안은 반송 암(71)으로 다른 웨이퍼 W를 반송할 수가 없게 된다. 즉, 이러한 동안에 다른 웨이퍼 W의 처리를 행할 수 없고, 이것에 의해 진공 처리 장치(1)의 스루풋이 저하한다.
한편, 금회 웨이퍼의 반송 타이밍이 늦어, 처리 모듈에서의 선행 웨이퍼에 대한 레시피가 완료해도 금회 웨이퍼가 처리 모듈의 앞까지 반송되지 않은 경우, 선행 웨이퍼를 처리 모듈로부터 반출하지 못하고, 그 선행 웨이퍼는 처리 모듈의 내부에서 대기하게 된다. 이와 같이 선행 웨이퍼의 대기가 생긴 경우, 이러한 동안은 처리 모듈로 다른 웨이퍼 W를 처리할 수가 없게 되고, 스루풋이 저하한다. 또 더하여, 이와 같이 처리 모듈의 내부에서의 선행 웨이퍼의 대기가 생긴 경우, 그 처리 모듈의 내부의 잔여 가스의 영향에 의해 선행 웨이퍼에의 처리가 과분하게 진행하고, 선행 웨이퍼에 대해서 소망하는 처리 결과가 얻어지지 않게 될 우려가 있다.
이와 같이, 웨이퍼 반송의 타이밍을 적절히 제어할 수 없었던 경우, 스루풋의 저하나 선행 웨이퍼에 대한 처리 결과의 결함이 생길 우려가 있다. 이 때문에, 웨이퍼 반송의 타이밍은, 바람직하게는 처리 모듈에 있어서의 선행 웨이퍼의 레시피의 완료 전후 5초 이내, 보다 바람직하게는 선행 웨이퍼의 레시피의 완료와 대략 동시에, 금회 웨이퍼가 그 처리 모듈의 앞에 도착하도록 제어되는 것이 바람직하다.
그래서 다음에, 상술한 진공 처리 장치(1)에 있어서의 웨이퍼 W의 반송 타이밍의 제어 방법의 상세에 대하여 설명한다. 또한, 이하의 설명에 있어서는 COR 모듈(61)에 있어서의 COR 처리의 설정 시간이 t초, PHT 모듈(62)에 있어서의 PHT 처리의 설정 시간이 T초(t＜T)인 경우, 즉 PHT 처리가 COR 처리보다 길고, PHT 모듈(62)에 있어서 진공 처리 장치(1)에 있어서의 처리가 율속하는 경우를 예로 설명을 행한다.
도 2는, 본 실시 형태에 따른 웨이퍼 반송의 타이밍 제어의 일련의 흐름을 간이하게 나타내는 흐름도다. 도 2에 나타내는 바와 같이, 본 실시 형태에 따른 반송 타이밍의 제어에 있어서는, 상술의 「웨이퍼 반송 제어 태스크」, 「레시피 실행 제어 태스크」, 「레시피 관리 태스크」가 이용된다. 또, 도 3은 레시피 데이터베이스 DB의 기록된 레시피 정보의 상세를 모식적으로 나타내는 설명도이다.
먼저, 진공 처리 장치(1)에 있어서의 웨이퍼 W에 대한 처리의 개시에 앞서, 웨이퍼 반송 제어 태스크에 의해 최초로 처리되는 2매의 웨이퍼 W1, W2의 반송 계획을 구축한다(도 2의 시퀀스 S1).
반송 계획의 구축을 함에 있어서는, 2매의 웨이퍼 W1, W2에 할당된 베리어블 데이터 V를 취득한다. 베리어블 데이터 V는, 웨이퍼 W1, W2에 실시되는 각종 진공 처리의 처리 스텝 시간마다 설정되고, 이러한 처리 스텝의 실행 시간을 임의로 조정하기 위해서 입력되는 조정치이다. 이 베리어블 데이터를 변경하는 것에 의해, 임의의 웨이퍼 W에 대한 해당 처리 스텝의 실행 시간을 임의로 변경할 수가 있다.
또한, 본 실시 형태에 있어서는 베리어블 데이터 V의 변경에 의해 웨이퍼 W에 대한 해당 처리 스텝의 실행 시간을 변경하는 경우를 예로 설명을 행하지만, 베리어블 데이터 V는, 웨이퍼 W의 처리에 따른 다른 조건, 예를 들면 가스의 유량이나 온도 등을 제어하는 것도 가능하다.
또 반송 계획의 구축을 함에 있어서는, 그 반송 계획이 구축되는 웨이퍼 W1, W2를 금회 웨이퍼로 하여, 그 웨이퍼 W1, W2보다 이전에 동 레시피가 실시된 선행 웨이퍼 반송 시의 레시피 실적 시간, 및 그 선행 웨이퍼에 할당된 베리어블 데이터 V를 취득한다. 선행 웨이퍼의 실적 시간, 및 베리어블 데이터 V는, 예를 들면 레시피 관리 태스크가, 각종 레시피의 전회(前回) 실행 시에 있어서의 실적 시간(처리 실측 시간), 및 베리어블 데이터 V가 쌍이 되어 기록된 레시피 데이터베이스 DB를 참조하는 것으로 취득된다.
웨이퍼 W1, W2(금회 웨이퍼)의 베리어블 데이터 V, 선행 웨이퍼의 실적 시간 및 베리어블 데이터 V가 취득되면, 다음에, 시퀀스 S1에서 취득된 각종 데이터에 근거하여, 웨이퍼 W1, W2에 레시피를 실행한 경우에 필요로 하는 레시피 처리 시간을 예측한다(도 2의 시퀀스 S2).
구체적으로는, 선행 웨이퍼와 금회 웨이퍼에서 베리어블 데이터 V가 다른 경우, 선행 웨이퍼와 금회 웨이퍼의 레시피 처리 시간은 베리어블 데이터 V의 차분으로 변동한다. 즉, 예를 들면 선행 웨이퍼의 베리어블 데이터 V가 예를 들면 10초, 금회 웨이퍼의 베리어블 데이터 V가 예를 들면 20초였던 경우, 금회 웨이퍼에 대한 레시피 처리 시간은, 선행 웨이퍼의 레시피 처리 시간과 비교하여 10초 길어진다고 예측된다. 그래서 본 실시 형태에 따른 웨이퍼 반송의 타이밍 제어에 있어서는, 하기 (1)식에 의해, 금회 웨이퍼의 레시피 처리 시간을 예측한다.
금회 웨이퍼의 레시피 처리 시간［초］=선행 웨이퍼의 실적 시간［초］＋(금회 웨이퍼의 베리어블 데이터 V［초］－선행 웨이퍼의 베리어블 데이터 V［초］)···(1)
본 실시 형태에 있어서는, 이와 같이 선행 웨이퍼와 금회 웨이퍼의 베리어블 데이터 V의 차분을 고려하여 금회 웨이퍼의 레시피 처리 시간을 예측한다. 그리고, 이와 같이 예측된 레시피 처리 시간에 근거하여 후술하는 바와 같이 금회 웨이퍼의 반송 타이밍을 제어, 조정하는 것으로, 연속하여 처리되는 웨이퍼 W 간에서 베리어블 데이터 V가 다른 경우여도, 진공 처리 장치(1)에 있어서의 처리의 스루풋 저하를 억제할 수가 있다.
웨이퍼 W1, W2의 레시피 처리 시간이 예측되면, 반송 계획이 구축된 2매의 웨이퍼 W1, W2의 각종 처리 모듈로의 반송이 개시되고(도 2의 시퀀스 S4), 순차, COR 처리 및 PHT 처리가 실행된다(도 2의 시퀀스 S5). 또, 이 각종 처리 모듈로의 웨이퍼 반송을 함에 있어서는, 웨이퍼 반송 제어 태스크로부터 레시피 실행 제어 태스크로 웨이퍼 W1, W2의 레시피, 및 각종 처리 데이터에 설정된 베리어블 데이터 V가 제공된다. 또한, 웨이퍼 W1, W2는 로트 중에서 최초로 처리되는 웨이퍼이기 때문에, 도 2의 시퀀스 S3로 나타내는 반송 타이밍의 조정은 행해지지 않는다.
2매의 웨이퍼 W1, W2의 반송, 및 각종 모듈에 있어서의 레시피가 개시되면, 다음에 처리되는 2매의 웨이퍼 W3, W4의 반송 계획이 구축되고(도 2의 시퀀스 S1), 웨이퍼 W3, W4의 레시피 처리 시간을 예측한다(도 2의 시퀀스 S2).
웨이퍼 W3, W4의 반송 계획의 구축 방법, 및 레시피 처리 시간의 예측은 웨이퍼 W1, W2와 동일하다. 즉, 웨이퍼 W3, W4에 할당된 베리어블 데이터 V, 레시피 데이터베이스 DB에 기록된 선행 웨이퍼의 실적 시간, 및 베리어블 데이터 V를 취득한 후, 상기 (1)식에 근거하여 금회 웨이퍼로서의 웨이퍼 W3, W4의 레시피 처리 시간을 예측한다.
웨이퍼 W3, W4의 레시피 처리 시간이 예측되면, 구축된 반송 계획, 및 선행하여 처리되는 2매의 웨이퍼 W1, W2의 반송 상태(시퀀스 S4) 및 처리 상태(시퀀스 S5)에 근거하여, 2매의 웨이퍼 W3, W4의 각종 처리 모듈로의 반송 타이밍이 조정된다(도 2의 시퀀스 S3).
2매의 웨이퍼 W1, W2의 반송, 처리 상태(시퀀스 S4, S5)와, 2매의 웨이퍼 W3, W4의 반송 타이밍의 조정의 관계에 대해, 구체적으로 설명한다. 도 4는, 진공 처리 장치(1)에 있어서의 웨이퍼 반송의 모습을 경시적으로 나타내는 설명도이다.
시퀀스 S3에 있어서 웨이퍼 W1, W2의 레시피 처리 시간이 예측되면, 도 4(a)에 나타내는 바와 같이, 반송 계획이 구축된 2매의 웨이퍼 W1, W2가 풉(31)으로부터 꺼내져 로드 록 모듈(20a)를 통하여 하나의 COR 모듈(61)에 반입되고, t초의 COR 처리가 실행된다. 또한, 이 COR 처리에는 도 3의 레시피 데이터베이스 DB에도 나타내는 바와 같이 복수의 처리 스텝이 포함되어 있다. 상술한 COR 처리의 t초의 처리 시간이란, 도 3에 나타내는 바와 같이 이들 복수의 처리 스텝의 합계 시간으로서의 레시피 처리 시간을 나타낸 것이다.
2매의 웨이퍼 W1, W2에 대한 COR 처리가 완료하면, 도 4(b)에 나타내는 바와 같이, 2매의 웨이퍼 W1, W2는 PHT 모듈(62)에 반송된다. 본 실시 형태에 있어서는, PHT 처리가 COR 처리보다 길고, PHT 모듈(62)에 있어서 처리가 율속하기 때문에, COR 처리가 완료된 2매의 웨이퍼 W1, W2는, 다음에 처리되는 2매의 웨이퍼 W3, W4를 기다리지 않고 PHT 모듈(62)에 반입된다.
2매의 웨이퍼 W1, W2가 PHT 모듈(62)에 반입되면, T초의 PHT 처리가 개시된다. 이 PHT 처리의 T초의 처리 시간이란, 도 3에 나타내는 바와 같이 복수의 처리 스텝의 합계 시간으로서의 레시피 처리 시간을 나타낸 것이다.
웨이퍼 W1, W2에 대한 PHT 처리가 개시되면, 다음에 웨이퍼 W3, W4가 로드 록 모듈(10a), COR 모듈(61)을 통하여 PHT 모듈(62)의 앞까지 반송된다. 여기서, 웨이퍼 W3, W4의 PHT 모듈(62)의 앞으로의 도착의 타이밍은, 상술한 바와 같이 바람직하게는 선행 웨이퍼(웨이퍼 W1, W2)의 PHT 처리의 완료 전후 5초 이내, 보다 바람직하게는 선행 웨이퍼의 레시피의 완료와 개략 동시인 것이 바람직하다. 그래서 본 실시 형태에 있어서의 웨이퍼 반송의 타이밍 제어에 있어서는, 하기 (2)식에 근거하여 금회 웨이퍼(웨이퍼 W3, W4)의 풉(31)으로부터의 반송 개시 타이밍을 제어한다.
X=선행 웨이퍼에 실행 중의 레시피의 잔여 시간-금회 웨이퍼의 대상의 처리 모듈의 앞까지의 반송에 필요로 하는 시간···(2)
식(2) 중, 「선행 웨이퍼에 실행 중의 레시피의 잔여 시간」은, 예를 들면 PHT 모듈(62)에 있어서의 2매의 웨이퍼 W1, W2에 대한 PHT 처리의 잔여 시간을 나타내고 있다. 또, 「금회 웨이퍼의 대상의 처리 모듈의 앞까지의 반송에 필요로 하는 시간」은, 예를 들면 로드 록 모듈(10a), COR 모듈(61)을 통하여 웨이퍼 W3, W4를 풉(31)으로부터 PHT 모듈(62)의 앞까지 반송하는데 필요로 하는 시간을 나타내고 있다.
그리고 본 실시 형태에 있어서는, 식(2)의 산출 결과가 0 이상(X≥0)인 경우, 즉 웨이퍼 W1, W2에 대한 PHT 처리의 잔여 시간이 웨이퍼 W3, W4의 반송에 필요로 하는 시간보다 큰 경우에는 웨이퍼 W3, W4의 반송을 개시하지 않는다. 환언하면, PHT 모듈(62)의 앞에서 웨이퍼 W3, W4의 대기 시간이 발생할 우려가 있는 경우에는 웨이퍼 W3, W4의 반송을 개시하지 않고, PHT 모듈(62)의 앞에서의 웨이퍼 W3, W4의 대기 시간이 생기지 않게 되는 타이밍까지 풉(31)의 내부에서 대기한다. 한편, 식(2)의 산출 결과가 그 이외(X＜0)인 경우, 즉 웨이퍼 W3, W4의 반송에 필요로 하는 시간이 웨이퍼 W1, W2에 대한 PHT 처리의 잔여 시간보다 큰 경우에는 웨이퍼 W3, W4의 반송을 즉시 개시한다. 환언하면, PHT 모듈(62)의 앞에서 웨이퍼 W3, W4의 대기 시간이 발생하지 않고, 또, PHT 모듈(62)의 내부에서 웨이퍼 W1, W2의 대기 시간이 발생하는 경우에는 웨이퍼 W3, W4의 반송을 개시한다.
본 실시 형태에 있어서는, 이와 같이 선행 웨이퍼에 대한 레시피의 잔여 시간과, 금회 웨이퍼의 반송에 필요로 하는 시간에 근거하여 금회 웨이퍼의 반송 개시 타이밍을 제어하는 것에 의해, 적절히 진공 처리 장치(1)에 있어서의 스루풋의 저하를 억제할 수 있다. 또, 이 반송 타이밍의 조정에 이용되는 레시피의 잔여 시간은, 도 2의 시퀀스 S2에서 산출된 선행 웨이퍼의 레시피 처리 시간의 예측 결과에 근거하여 산출된다. 즉, 웨이퍼 W의 할당된 베리어블 데이터 V를 고려하여 산출된 레시피 처리 시간의 예측 결과에 근거하여 반송 개시 타이밍이 제어되기 때문에, 연속하여 처리되는 웨이퍼 W 간에서 베리어블 데이터 V가 다른 경우여도, 진공 처리 장치(1)에 있어서의 처리의 스루풋 저하를 적절히 억제할 수가 있다.
2매의 웨이퍼 W3, W4의 반송 타이밍이 조정(도 2의 시퀀스 S3)되면, 2매의 웨이퍼 W3, W4의 각종 처리 모듈로의 반송, 및 처리가 개시되고(도 2의 시퀀스 S4, S5), 도 4(c)에 나타내는 바와 같이 PHT 모듈(62)의 앞까지 반송된다.
그리고, 웨이퍼 W1, W2에 대한 PHT 처리가 완료하면, 도 4(d)에 나타내는 바와 같이, PHT 모듈(62)에 대한 웨이퍼 W1, W2의 반출과, 웨이퍼 W3, W4의 반입이 순차 행해진다.
그 후, PHT 모듈(62)로부터 반출된 웨이퍼 W1, W2는, 도 4(e)에 나타내는 바와 같이 로드 록 모듈(20b)을 통하여 CST 모듈(33)에 반송된다. 그리고 그 후, 더하여 웨이퍼 반송 기구(40)에 의해 풉(31)에 전달되는 것으로, 웨이퍼 W1, W2에 대한 일련의 웨이퍼 처리가 종료한다.
웨이퍼 W1, W2에 대한 웨이퍼 처리가 완료하면, 그 웨이퍼 W1, W2의 각종 처리에 실제로 필요로 한 시간(웨이퍼 W1, W2의 레시피 실적 시간), 및 그 웨이퍼 W1, W2에 할당된 베리어블 데이터 V가, 도 2에 나타낸 레시피 데이터베이스 DB에 보존된다(도 2의 시퀀스 S6). 보다 구체적으로는, 웨이퍼 W1, W2의 레시피 실적 시간, 및 베리어블 데이터 V에 의해, 대상의 레시피에 따른 레시피 데이터베이스 DB의 데이터를 덮어쓰기 갱신한다. 덮어쓰기 갱신된 레시피 데이터베이스 DB의 실적 시간, 및 베리어블 데이터 V는, 차회, 동일한 레시피에 의해 웨이퍼 W의 처리가 행해질 때에 참조된다.
한편, 2매의 웨이퍼 W3, W4의 반송, 및 각종 모듈에 있어서의 레시피가 개시(도 2의 시퀀스 S4, S5)되면, 도 4(e)에 나타낸 바와 같이, 더하여 다음에 처리되는 2매의 웨이퍼 W5, W6의 반송 계획이 구축되고(도 2의 시퀀스 S1), 웨이퍼 W5, W6의 레시피 처리 시간을 예측한다(도 2의 시퀀스 S2). 또 더하여, 구축된 반송 계획, 및 선행하여 처리되는 2매의 웨이퍼 W3, W4의 반송 상태(시퀀스 S4) 및 처리 상태(시퀀스 S5)에 근거하여, 2매의 웨이퍼 W5, W6의 각종 처리 모듈로의 반송 타이밍이 조정되고(도 2의 시퀀스 S3), 그 후, 2매의 웨이퍼 W5, W6의 반송, 및 각종 모듈에 있어서의 레시피가 개시(도 2의 시퀀스 S4, S5)된다.
그리고 본 실시 형태에 있어서는, 이와 같이 1로트(25매)의 웨이퍼 W의 모두에 대해서 도 2 및 도 4에 나타낸 상술의 방법과 동일한 방법에 의해 웨이퍼 반송, 및 처리가 행해지고, 그 후, 풉(31)에 모든 웨이퍼 W1~W25가 전달되면, 진공 처리 장치(1)에 있어서의 일련의 웨이퍼 처리가 종료한다. 또한, 모든 웨이퍼 W1~W25에 대해서 동일한 레시피로 처리가 행해진 경우에는, 그 일련의 웨이퍼 처리의 종료 후, 레시피 데이터베이스 DB에는 최후에 처리된 웨이퍼 W25의 실적 시간, 및 베리어블 데이터 V가 기록된 상태가 된다.
본 실시 형태에 따른 웨이퍼 반송의 타이밍 제어는, 이상과 같이 하여 행해진다. 또한, 이상의 실시 형태에 있어서는 설명의 명확화를 위해, 복수의 웨이퍼 W를 하나의 COR 모듈(61), 및 하나의 PHT 모듈(62)만을 이용하여 처리를 행하는 경우를 예로 설명을 행했다. 그렇지만, 당연하게 복수의 COR 모듈(61), 및 PHT 모듈(62)에 의해 웨이퍼 W를 병행 처리하는 것으로, 진공 처리 장치(1)에 있어서의 스루풋을 향상할 수가 있다.
이상, 본 실시 형태에 따른 웨이퍼 반송의 타이밍 제어 방법에 의하면, 임의로 입력되는 조정치(변수)인 베리어블 데이터 V의 변동을 고려하여, 상기 (1)식에 의해 진공 처리 장치(1)에 있어서 처리되는 웨이퍼 W의 레시피 처리 시간을 산출한다. 이것에 의해, 선행 웨이퍼와 금회 웨이퍼에서 베리어블 데이터 V가 다른 경우여도, 적절히 그 베리어블 데이터 V의 차분을 고려하여 웨이퍼 W에 실시되는 처리 스텝마다의 처리 시간이나, 복수의 처리 스텝의 합계 시간으로서의 레시피 처리 시간을 산출할 수가 있다. 환언하면, 베리어블 데이터 V의 차분을 고려하여 금회 웨이퍼에 대한 레시피의 완료 타이밍을 산출할 수가 있고, 이것에 의해 적절히 웨이퍼 W의 반송 타이밍을 결정할 수가 있다.
그리고, 이와 같이 웨이퍼 W의 반송 타이밍을 적절히 결정할 수가 있기 때문에, 반송 암 상에 있어서의 금회 웨이퍼의 대기 시간, 및, 처리 모듈의 내부에 있어서의 선행 웨이퍼의 대기 시간을 저감할 수가 있다. 이것에 의해, 특히 복수의 처리 모듈을 병행하여 이용하는 경우에 있어서, 반송 암이 웨이퍼를 유지한 상태에서 대기 상태가 되는 것으로, 그 반송 암에 의해 다른 웨이퍼를 반송할 수 없게 되는 시간이 저감되고, 진공 처리 장치(1)에 있어서의 스루풋의 저하가 억제된다. 또, 처리 모듈의 내부에서 선행 웨이퍼의 대기 시간이 생기는 것에 의한, 스루풋의 저하, 및 선행 웨이퍼에의 과분한 처리의 진행이 억제된다.
또, 이와 같이 웨이퍼 W의 반송 타이밍을 적절히 결정할 수가 있기 때문에, 하나의 처리 모듈에 대한 선행 웨이퍼의 반출과, 금회 웨이퍼의 반입을 동시에 행할 수가 있다. 이것에 의해, 하나의 처리 모듈의 앞으로의 웨이퍼 반송 기구의 이동 횟수를 저감할 수 있고, 그 결과, 진공 처리 장치(1)에 있어서의 스루풋의 저하가 더 적절히 억제된다.
또, 이상의 실시 형태에 의하면, 웨이퍼 반송의 타이밍 제어에 이용되는 선행 웨이퍼의 실적 시간, 및 베리어블 데이터 V가 기록되는 레시피 데이터베이스 DB에는, 금회 웨이퍼의 레시피 실적 시간, 및 베리어블 데이터 V가 덮어쓰기에 의해 기록된다. 웨이퍼 W에 대한 레시피 처리 시간은, 예를 들면 처리 모듈의 장치 특성의 변화 등에 의해 변화하는 경우가 있지만, 이와 같이 레시피 데이터베이스 DB를 덮어쓰기에 의해 갱신하는 것에 의해, 항상 최신의 선행 웨이퍼의 데이터를 참조하여 레시피 처리 시간을 산출할 수가 있다. 즉, 장치 특성 등의 변화를 경시적으로 갱신하여 레시피 처리 시간을 산출할 수 있다.
또한, 이상의 실시 형태에 있어서는 웨이퍼 W의 반송 계획은, 풉(31)으로부터 반출 전의 웨이퍼 W에 대해서 순차 구축되었지만, 웨이퍼 W의 반송 계획을 구축하는 타이밍은 이것으로 한정되는 것은 아니다. 즉, 상기 실시 형태에 있어서는 일련의 웨이퍼 처리의 전체에 걸치는 반송 계획을 구축한 후에 웨이퍼 W의 반송(풉(31)으로부터의 반출)을 개시했지만, 웨이퍼 W의 반송 계획은, 각종 처리 모듈에 대한 웨이퍼 W의 반송 전에 각각 구축되어도 좋다. 구체적으로는, 예를 들면 풉(31)의 내부에서 대기하는 웨이퍼 W에 대해서 COR 모듈(61)에 대한 반송 계획을 구축하고, 그 후, COR 처리가 행해지고 있는 웨이퍼 W에 대해서는, 재차 PHT 모듈(62)에 대한 반송 계획이 더 구축되도록 해도 좋다.
또한, 이상의 실시 형태에 있어서는, COR 모듈(61)에 있어서의 COR 처리가, PHT 모듈(62)에 있어서의 PHT 처리보다 짧은(PHT 처리에서 율속하는) 경우를 예로 설명을 행하였다. 그렇지만, 당연하게, COR 처리가 PHT 처리보다 긴(COR 처리에서 율속하는) 경우나, COR 처리와 PHT 처리의 처리 시간이 같은 경우여도, 본 개시의 기술에 따른 웨이퍼 반송의 타이밍 제어를 행할 수가 있다.
또한, 도 3의 레시피 데이터베이스 DB에도 나타낸 바와 같이, COR 모듈(61)에 있어서의 COR 처리나 PHT 모듈(62)에 있어서의 PHT 처리에는, 복수의 처리 스텝이 포함되어 있다. 그 처리 스텝에는, 미리 정해진 설정 시간에서 처리를 행하는 「시간 스텝」과, 미리 정해진 처리 결과(예를 들면 온도나 압력 등)에 도달할 때까지 처리를 행하는 「안정 스텝」이 포함되어 있다.
이러한 안정 스텝에 있어서는, 상술한 바와 같이 선행 웨이퍼와 금회 웨이퍼에서 베리어블 데이터 V가 다른 경우여도, 미리 정해진 처리 결과가 얻어질 때까지의 시간을 실적 시간으로서 사용하기 때문에, 베리어블 데이터 V의 변동에 기인하는 스루풋의 저하가 생길 우려는 적다. 한편, 시간 스텝에 있어서는, 상술한 바와 같이 선행 웨이퍼와 금회 웨이퍼에서 베리어블 데이터 V가 다른 경우에는, 실제의 레시피 처리 시간을 실적 시간으로서 사용하기 때문에, 베리어블 데이터 V의 변동에 기인하는 스루풋의 저하가 생길 우려는 크다.
그래서, 본 실시 형태에 따른 웨이퍼 반송의 타이밍 제어에 있어서는, 웨이퍼 W에 실시되는 레시피에 포함되는 복수의 처리 스텝 중, 「시간 스텝」에 따른 처리 스텝에만, 상술의 타이밍 제어가 행해져도 좋다. 이와 같이 타이밍 제어를 행하는 대상의 처리 스텝의 수를 줄이는 것에 의해, 진공 처리 장치(1)에 있어서의 처리의 제어를 간이화할 수가 있다. 다만, 당연하게 「안정 스텝」에 따른 처리 스텝에 대해서도 상술의 타이밍 제어를 행해도 좋다.
또한, 이상의 실시 형태에 있어서는, 감압 환경 하에서 웨이퍼 W에 대해서 처리를 행하는 진공 처리 장치(1)에 있어서의 웨이퍼 반송의 타이밍 제어를 행하는 경우를 예로 설명을 행했지만, 복수의 처리 모듈에 대해서 웨이퍼 W를 연속적으로 반송하여 처리를 행하는 것이면, 본 개시에 따른 기술이 적용되는 웨이퍼 처리 장치의 구성은 한정되는 것은 아니다. 즉, 예를 들면 대기압화에서 복수의 처리를 연속적으로 행하는 대기 처리 장치에 있어서, 본 개시의 기술에 따른 웨이퍼 반송의 타이밍 제어가 행해져도 좋다.
또, 이상의 실시 형태에 있어서는 2매의 웨이퍼 W가 동시에 반송, 처리되는 2매잎 처리가 행해지는 경우를 예로 설명을 행했지만, 예를 들면 웨이퍼 W가 매엽 처리, 또는 3매입 이상으로 처리되는 경우여도 본 개시의 기술에 따른 웨이퍼 반송의 타이밍 제어를 적용할 수 있다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 하는 것이다. 상기의 실시 형태는, 첨부의 청구의 범위 및 그 주지를 일탈하지 않고, 여러 가지 형태로 생략, 치환, 변경되어도 좋다.
1 진공 처리 장치
V 베리어블 데이터
W 웨이퍼

Claims (10)

  1. 기판에 소망하는 처리를 실시하는 적어도 1개의 처리부와, 상기 처리부에 대해서 기판을 반송하는 반송부를 구비하는 처리 시스템에 있어서, 연속적으로 처리되는 복수의 기판을 상기 반송부로부터 상기 처리부에 반송하는 방법으로서,
    복수의 상기 기판의 각각에는, 해당 기판에 대한 처리 시간을 임의로 변경하기 위한 조정치가 미리 할당되고,
    금회 처리되는 제1기판에 할당된 상기 조정치를 취득하는 공정과,
    상기 제1기판보다 전에 처리된 기준 기판에 할당된 기준 조정치를 취득하는 공정과,
    상기 기준 기판에 대해서 행해진 실제의 처리 시간인 실적 시간을 취득하는 공정과,
    상기 실적 시간에 상기 제1기판에 할당된 상기 조정치와 상기 기준 조정치의 차분을 반영시키는 것에 의해, 제1기판의 예측 처리 시간을 산출하는 공정과,
    산출된 상기 예측 처리 시간에 근거하여, 상기 제1기판보다 후에 처리되는 제2기판의 반송 타이밍을 조정하는 공정을 포함하는, 반송 방법.
  2. 제1항에 있어서,
    상기 제2기판의 반송 타이밍의 조정을 함에 있어서는,
    상기 예측 처리 시간으로부터 산출되는, 처리 모듈에 있어서의 상기 제1기판에 대한 처리의 종료 예측 시간과,
    상기 제2기판의 상기 처리 모듈까지의 반송 시간
    을 비교하는 것에 의해, 상기 제2기판의 반송 개시의 타이밍이 조정되는, 반송 방법.
  3. 제2항에 있어서,
    상기 종료 예측 시간의 전후 5초 이내에, 상기 제2기판이 상기 처리 모듈에 반송되도록, 상기 반송 개시의 타이밍이 조정되는, 반송 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 처리 시스템에는, 상기 기판에 각종 처리를 실시하기 위한 복수의 처리 모듈이 마련되고,
    상기 반송 개시의 타이밍이 조정되는 상기 처리 모듈은, 복수의 상기 처리 모듈 중, 상기 기판에 대한 처리 시간이 길고, 처리 시스템에 있어서의 상기 기판의 처리에 율속이 생기는 처리 모듈인, 반송 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1기판에 대한 처리의 종료 후, 상기 제1기판에 할당된 상기 조정치를, 상기 기준 조정치로서 덮어쓰기 하여 갱신하는 공정을 포함하는, 반송 방법.
  6. 복수의 기판을 연속적으로 처리하는 처리 시스템으로서,
    기판에 소망하는 처리를 실시하는 적어도 1개의 처리부와,
    상기 처리부에 대해서 기판을 반송하는 반송부와,
    상기 반송부로부터 상기 처리부에 대한 기판의 반송 동작을 제어하는 제어부를 구비하고,
    복수의 상기 기판의 각각에는, 해당 기판에 대한 처리 시간을 임의로 변경하기 위한 조정치가 미리 할당되고,
    상기 제어부는,
    금회 처리되는 제1기판에 할당된 상기 조정치를 취득하는 공정과,
    상기 제1기판보다 전에 처리된 기준 기판에 할당된 기준 조정치를 취득하는 공정과,
    상기 기준 기판에 대해서 행해진 실제의 처리 시간인 실적 시간을 취득하는 공정과,
    상기 실적 시간에 상기 제1기판에 할당된 상기 조정치와 상기 기준 조정치의 차분을 반영시키는 것에 의해, 제1기판의 예측 처리 시간을 산출하는 공정과,
    산출된 상기 예측 처리 시간에 근거하여, 상기 제1기판보다 후에 처리되는 제2기판의 반송 타이밍을 조정하는 공정을 행하도록 상기 기판의 반송 동작을 제어하는, 처리 시스템.
  7. 제6항에 있어서,
    상기 제어부는, 상기 제2기판의 반송 타이밍의 조정을 함에 있어서,
    상기 예측 처리 시간으로부터 산출되는, 상기 처리부에 있어서의 상기 제1기판에 대한 처리의 종료 예측 시간과,
    상기 제2기판의 상기 처리부까지의 반송 시간
    을 비교하는 것에 의해, 상기 제2기판의 반송 개시의 타이밍을 조정하는, 처리 시스템.
  8. 제7항에 있어서,
    상기 제어부는, 상기 종료 예측 시간의 전후 5초 이내에, 상기 제2기판이 상기 처리부에 반송되도록, 상기 반송 개시의 타이밍을 조정하는, 처리 시스템.
  9. 제7항 또는 제8항에 있어서,
    상기 반송부에 인접하여 복수의 상기 처리부가 마련되고,
    상기 반송 개시의 타이밍이 조정되는 상기 처리부는, 복수의 상기 처리부 중, 상기 기판에 대한 처리 시간이 길고, 처리 시스템에 있어서의 상기 기판의 처리에 율속이 생기는 처리부인, 처리 시스템.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 제어부는, 상기 제1기판에 대한 처리의 종료 후, 상기 제1기판에 할당된 상기 조정치를, 상기 기준 조정치로서 덮어쓰기 하여 갱신하는, 처리 시스템.
KR1020237012393A 2020-09-24 2021-09-10 반송 방법 및 처리 시스템 KR20230066099A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020159632A JP7546427B2 (ja) 2020-09-24 搬送方法及び処理システム
JPJP-P-2020-159632 2020-09-24
PCT/JP2021/033312 WO2022065077A1 (ja) 2020-09-24 2021-09-10 搬送方法及び処理システム

Publications (1)

Publication Number Publication Date
KR20230066099A true KR20230066099A (ko) 2023-05-12

Family

ID=80846584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237012393A KR20230066099A (ko) 2020-09-24 2021-09-10 반송 방법 및 처리 시스템

Country Status (5)

Country Link
US (1) US20230411194A1 (ko)
KR (1) KR20230066099A (ko)
CN (1) CN116210078A (ko)
TW (1) TW202230456A (ko)
WO (1) WO2022065077A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160000A (ja) 2006-12-26 2008-07-10 Tokyo Electron Ltd ガス処理装置およびガス処理方法ならびに記憶媒体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595460B2 (en) * 2013-04-10 2017-03-14 Hitachi Kokusai Electric Inc. Substrate processing apparatus, recording medium and method of manufacturing semiconductor device
JP7137976B2 (ja) * 2018-07-04 2022-09-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160000A (ja) 2006-12-26 2008-07-10 Tokyo Electron Ltd ガス処理装置およびガス処理方法ならびに記憶媒体

Also Published As

Publication number Publication date
TW202230456A (zh) 2022-08-01
US20230411194A1 (en) 2023-12-21
CN116210078A (zh) 2023-06-02
WO2022065077A1 (ja) 2022-03-31
JP2022053047A (ja) 2022-04-05

Similar Documents

Publication Publication Date Title
JP6002532B2 (ja) 真空処理装置及び真空処理方法
US10133264B2 (en) Method of performing aging for a process chamber
KR101447985B1 (ko) 진공 처리 장치 및 피처리체의 반송 방법
KR102242431B1 (ko) 기판 처리 시스템, 기판 반송 방법, 및 제어 프로그램
JP2011124496A (ja) 半導体処理システム及びプログラム
JPWO2017038237A1 (ja) 保管装置および保管方法
US20090114346A1 (en) Substrate processing apparatus
JP2011091334A (ja) 基板処理装置
KR20230066099A (ko) 반송 방법 및 처리 시스템
CN110223934B (zh) 调度器、衬底处理装置及衬底输送方法
JP7546427B2 (ja) 搬送方法及び処理システム
US20210280445A1 (en) Substrate processing apparatus and substrate processing method
JP2009076495A (ja) 真空処理装置
KR102571843B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP4657528B2 (ja) 処理システムおよび処理方法
JP2008288282A (ja) 基板処理装置
JP6430889B2 (ja) 真空処理装置およびその運転方法
US20230230862A1 (en) Substrate transport method and substrate processing system
US12062559B2 (en) Substrate processing system, substrate processing method, and control program
JP2006222328A (ja) 基板処理装置
JP5972608B2 (ja) 基板処理装置、及び半導体装置の製造方法並びにプログラム
KR101884632B1 (ko) 기판식각장치의 기판 식각 제어방법
CN114464551A (zh) 处理装置和处理方法
JP2005136021A (ja) 基板処理装置
JP2024010382A (ja) 真空処理装置の運転方法