KR20230036176A - 정전용량형 미세가공 초음파 변환자 소자 및 그 제조 방법 - Google Patents
정전용량형 미세가공 초음파 변환자 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20230036176A KR20230036176A KR1020210118720A KR20210118720A KR20230036176A KR 20230036176 A KR20230036176 A KR 20230036176A KR 1020210118720 A KR1020210118720 A KR 1020210118720A KR 20210118720 A KR20210118720 A KR 20210118720A KR 20230036176 A KR20230036176 A KR 20230036176A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- silicon
- glass layer
- active regions
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 223
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 197
- 239000010703 silicon Substances 0.000 claims abstract description 197
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 194
- 239000011521 glass Substances 0.000 claims abstract description 187
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 133
- 239000012528 membrane Substances 0.000 claims abstract description 95
- 230000002093 peripheral effect Effects 0.000 claims abstract description 81
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 19
- 230000002265 prevention Effects 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000002604 ultrasonography Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 215
- 238000005530 etching Methods 0.000 description 19
- 239000012535 impurity Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 230000004927 fusion Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000011734 sodium Substances 0.000 description 4
- 238000004814 ceramic processing Methods 0.000 description 3
- 230000003749 cleanliness Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0292—Electrostatic transducers, e.g. electret-type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
- B06B2201/50—Application to a particular transducer type
- B06B2201/51—Electrostatic transducer
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Transducers For Ultrasonic Waves (AREA)
Abstract
본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법은, 실리콘 소자 기판; 상기 실리콘 소자 기판 상에 배치된 단결정 실리콘 멤브레인; 상기 단결정 실리콘 멤브레인 상에 배치된 상부 전극; 및 상기 실리콘 소자 기판의 하부면에 배치된 제1 전극 패드 및 제2 전극 패드를 포함한다. 상기 실리콘 소자 기판은, 상기 실리콘 소자 기판의 상부에 매트릭스 형태로 배열되고 전극으로 동작하는 복수의 활성 영역들; 상기 실리콘 소자 기판에 매립되어 상기 활성 영역들을 서로 분리시키는 트렌치 유리층; 상기 트렌치 유리층을 감싸도록 배치되고 상기 실리콘 소자 기판을 관통하여 배치된 관통 트렌치 유리층; 및 상기 관통 트렌치 유리층을 감싸도록 배치된 주변 영역;을 포함한다.
Description
본 발명은 반도체 공정기술을 이용한 정전용량형 초음파 변환자 소자와 그 제작 방법에 관한 것으로, 더 구체적으로 아노딕 본딩과 이중 트렌치 구조를 채용한 정전용량형 초음파 변환자 소자에 관한 것이다.
기존 세라믹 가공법에 의한 초음파 변환자는 압전물질을 기계적인 가공법 (dicing)으로 제작함으로써 대량생산이 힘들어 제품의 가격상승을 유발한다.
기존 세라믹 가공법에 의한 초음파 변환자는 정전용량형 초음파 트랜스듀서 (capacitive micromachined ultrasonic transducer; cMUT)로 대체되고 있다.
정전용량형 초음파 변환자는 반도체 공정기반 기술로 제작되어 대량 생산 및 신뢰성을 향상시킬 수 있다. cMUT은 기존 세라믹 가공법으로 제작된 초음파 변환자와 비교하여 음압이 낮은 한계점을 가지고 있어 하나의 채널에 복수의 cMUT 셀로 구성하는 것이 일반적이다.
cMUT은 반도체 공정을 사용함으로써 신호처리칩과 단일화가 가능하다. cMUT은 통상적으로 웨이퍼 융합 본딩(wafer fusion bonding) 또는 웨이퍼 직접 본딩(wafer direct bonding)을 통하여 진공 케비티(vacuum cavity)를 형성할 수 있다.
웨이퍼 융합 본딩(wafer fusion bonding)은 두 웨이퍼의 표면의 평탄도(flatness), 거칠기(smoothness), 및 세정도(cleanliness)에 의존한다. 특히 세정도가 낮은 경우, 본딩 공정 실패율이 높다.
초음파를 전기적으로 조향하기 위하여 2-D 배열을 사용이 필수적이며 이를 위하여 전기 신호를 각 채널에서 전극을 연결하여야 한다. 2-D 배열을 제작하기 위하여 통상적으로 cMUT은 실리콘 관통 전극 (Through silicon via; TSV) 공정을 사용한다. 각 채널은 높은 파워를 생성하기 위하여 복수의 케비티 셀들을 포함한다.
따라서, 복수의 케비티 셀들의 면적 효율을 증가시키고 웨이퍼 융합 본딩(wafer fusion bonding)을 대체하여 안정적인 본딩을 제공할 새로운 공정 및 새로운 구조가 요구된다.
본 발명의 해결하고자는 일 기술적 과제는 cMUT의 웨이퍼 융합 본딩(wafer fusion bonding)공정으로 인한 낮은 공정 수율을 해결하고 복수의 케비티 셀들의 면적 효율을 증가시킨 새로운 구조의 cMUT 소자를 제공하는 것이다.
본 발명의 해결하고자는 일 기술적 과제는 cMUT의 웨이퍼 융합 본딩(wafer fusion bonding)공정으로 인한 낮은 공정 수율을 해결하고 복수의 케비티 셀들의 면적 효율을 증가시킨 새로운 구조의 cMUT 소자의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법은, 실리콘 소자 기판; 상기 실리콘 소자 기판 상에 배치된 단결정 실리콘 멤브레인; 상기 단결정 실리콘 멤브레인 상에 배치된 상부 전극; 및 상기 실리콘 소자 기판의 하부면에 배치된 제1 전극 패드 및 제2 전극 패드를 포함한다. 상기 실리콘 소자 기판은, 상기 실리콘 소자 기판의 상부에 매트릭스 형태로 배열되고 전극으로 동작하는 복수의 활성 영역들; 상기 실리콘 소자 기판에 매립되어 상기 활성 영역들을 서로 분리시키는 트렌치 유리층; 상기 트렌치 유리층을 감싸도록 배치되고 상기 실리콘 소자 기판을 관통하여 배치된 관통 트렌치 유리층; 및 상기 관통 트렌치 유리층을 감싸도록 배치된 주변 영역;을 포함한다. 상기 단결정 실리콘 멤브레인은 상기 실리콘 소자 기판의 상부면 상에 상기 관통 절연 유리층을 덮도록 배치되고 상기 활성 영역들과 정렬되는 복수의 진공 케비티들을 포함한다. 상기 복수의 진공 케비티들은 상기 단결정 실리콘 멤브레인의 하부면이 함몰되어 형성된다. 상기 상부 전극은 상기 주변 영역으로 연장되고 상기 주변 영역을 통하여 상기 제1 전극 패드와 전기적으로 연결된다. 상기 활성 영역들은 상기 제2 전극 패드와 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 단결정 실리콘 멤브레인은 상기 관통 트렌치 유리층 및 상기 트렌치 유리층과 아노딕 본딩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 유리층의 두께는 1 um 내지 10 um이고, 상기 진공 케비티의 높이는 0.1 um 내지 0.8 um이고, 상기 단결정 실리콘 멤브레인의 두께는 0.5 um 내지 2 um이고, 상기 실리콘 소자 기판의 두께는 200 um 내지 500 um이고, 상기 진공 케비티는 원형이고, 직경은 10um 내지 50 um이고, 이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um일 수 있다.
본 발명의 일 실시예에 있어서, 상기 진공 케비티들 각각은 상기 단결정 실리콘 멤브레인의 하부면에 단락 방지 절연층을 더 포함할 수 있다. 상기 단락 방지 절연층의 두께는 100nm 내지 200 nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 활성 영역들 각각은 그 상부면에 단락 방지 절연층을 더 포함할 수 있다. 상기 단락 방지 절연층의 두께는 100nm 내지 200 nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 관통 트렌치 유리층의 폭은 20 um 내지 50 um이고, 이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um일 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 유리층 및 상기 관통 트렌치 유리층은 상기 실리콘 소자 기판과 확산방지를 위한 확산 방지층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법은, 실리콘 소자 기판을 패터닝하여 제1 트렌치를 형성하여 복수의 활성영역들 및 주변 영역을 형성하고 상기 제1 트렌치 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치를 형성하는 단계; 상기 실리콘 소자 기판 상에 유리 기판을 배치하고 리플로우하여 상기 제1 트렌치 및 상기 제2 트렌치를 유리층으로 채워서 트렌치 유리층 및 관통 트렌치 유리층을 각각 형성하는 단계; 상기 실리콘 소자 기판의 상부면을 평탄화하여 상기 활성 영역들을 노출하고 상기 실리콘 소자 기판의 하부면을 연마하여 상기 관통 트렌치 유리층을 노출시키는 단계; 실리콘 기판/절연층/단결정 실리콘층을 포함한 실리콘 온 인슐레이터(SOI) 기판의 단결정 실리콘층을 패터닝하여 상기 활성 영역들에 대응하는 진공 케비티들과 상기 주변 영역에 대응하는 보조 케비티를 형성하는 단계; 상기 실리콘 온 인슐레이터(SOI) 기판의 상기 단결정 실리콘층과 상기 실리콘 소자 기판의 상기 트렌치 유리층 및 상기 관통 트렌치 유리층을 아노딕 접합하는 단계; 상기 실리콘 온 인슐레이터(SOI) 기판의 실리콘 기판 및 절연층을 제거하는 단계; 상기 단결정 실리콘층을 절단하여 상기 단결정 실리콘 멤브레인을 형성하는 단계; 및 상기 단결정 실리콘 멤브레인의 상부면을 덮고 상기 주변 영역을 덮는 상부 전극을 형성하고, 상기 실리콘 소자 기판의 하부면에 상기 주변 영역에 대응하는 위치에 제1 전극 패드와 상기 활성 영역들에 대응하는 위치에 제2 전극 패드를 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 실리콘 소자 기판을 패터닝하여 제1 트렌치를 형성하여 복수의 활성영역들 및 주변 영역을 형성하고 및 상기 제1 트렌치 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치를 형성하는 단계는, 상기 실리콘 소자 기판 상에 패터닝 공정을 통하여 식각된 제1 트렌치와 식각되지 않은 활성 영역들 및 주변 영역을 형성하는 단계; 및 상기 제1 트렌치 내에 패터닝 공정을 통하여 식각된 제2 트렌치를 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 유리층의 두께는1 um 내지 10 um이고, 상기 진공 케비티의 높이는 0.1 um 내지 0.8 um이고, 상기 단결정 실리콘 멤브레인의 두께는 0.5 um 내지 2 um이고, 상기 실리콘 소자 기판의 두께는 200 um 내지 500 um이고, 상기 진공 케비티는 원형이고, 직경은 10um 내지 50 um이고, 이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um일 수 있다.
본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자는, 실리콘 소자 기판; 상기 실리콘 소자 기판 상에 배치된 단결정 실리콘 멤브레인; 상기 단결정 실리콘 멤브레인 상에 배치된 상부 전극; 및 상기 실리콘 소자 기판의 하부면에 배치된 제1 전극 패드 및 제2 전극 패드를 포함한다. 상기 실리콘 소자 기판은, 상기 실리콘 소자 기판의 상부에 매트릭스 형태로 배열되고 전극으로 동작하는 복수의 활성 영역들; 상기 실리콘 소자 기판에 매립되어 상기 활성 영역들 서로 분리시키는 트렌치 유리층; 상기 트렌치 유리층을 감싸도록 배치되고 상기 실리콘 소자 기판을 관통하여 배치된 관통 트렌치 유리층; 및 상기 관통 트렌치 유리층을 감싸도록 배치된 주변 영역;을 포함한다. 상기 활성 영역들의 상부면은 상기 트렌치 유리층의 상부면보다 낮도록 형성된다. 복수의 진공 케비티들은 상기 단결정 실리콘 멤브레인과 상기 활성 영역들 사이에 형성된다. 상기 단결정 실리콘 멤브레인은 상기 실리콘 소자 기판의 상부면 상에 상기 관통 절연 유리층을 덮도록 배치된다. 상기 상부 전극은 상기 주변 영역으로 연장되고 상기 주변 영역을 통하여 상기 제1 전극 패드와 전기적으로 연결된다. 상기 활성 영역들은 상기 제2 전극 패드와 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 단결정 실리콘 멤브레인은 상기 관통 트렌치 유리층 및 상기 트렌치 유리층과 아노딕 본딩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 유리층의 깊이는 1 um 내지 10 um이고, 상기 진공 케비티의 높이는 0.1 um 내지 0.8 um이고, 상기 단결정 실리콘 멤브레인의 두꼐는 0.5 um 내지 2 um이고, 상기 실리콘 소자 기판의 두께는 200 um 내지 500 um이고, 상기 진공 케비티는 원형이고, 직경은 10um 내지 50 um이고, 이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um일 수 있다.
본 발명의 일 실시예에 있어서, 상기 진공 케비티들 각각은 상기 단결정 실리콘 멤브레인의 하부면에 단락 방지 절연층을 더 포함할 수 있다. 상기 단락 방지 절연층은 2nm 내지 200 nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 활성 영역들 각각은 그 상부면에 절연층을 더 포함하고, 상기 절연층은 100nm 내지 200 nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 관통 트렌치 유리층의 폭은 20 um 내지 50 um이고, 이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um일 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 유리층 및 상기 관통 트렌치 유리층은 상기 실리콘 소자 기판과 확산방지를 위한 확산 방지층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법은, 실리콘 소자 기판을 패터닝하여 제1 트렌치를 형성하여 복수의 활성영역들 및 주변 영역을 형성하고 상기 제1 트렌치 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치를 형성하는 단계; 상기 실리콘 소자 기판 상에 유리 기판을 배치하고 리플로우하여 상기 제1 트렌치 및 상기 제2 트렌치를 유리층으로 채워 트렌치 유리층 및 관통 트렌치 유리층을 각각 형성하는 단계; 상기 실리콘 소자 기판의 상부면을 평탄화하여 상기 활성 영역들 및 상기 주변 영역을 노출하고 상기 실리콘 소자 기판의 하부면을 연마하여 상기 관통 트렌치 유리층을 노출시키는 단계; 상기 활성 영역들과 상기 주변 영역을 리세스하여 진공 케비티 및 보조 진공 케비티를 형성하는 단계; 실리콘 기판/절연층/단결정 실리콘층을 포함한 상기 실리콘 온 인슐레이터(SOI) 기판의 상기 단결정 실리콘층과 상기 실리콘 소자 기판의 상기 트렌치 유리층 및 관통 트렌치 유리층을 아노딕 접합하는 단계; 상기 실리콘 온 인슐레이터(SOI) 기판의 실리콘 기판 및 절연층을 제거하는 단계; 상기 단결정 실리콘층을 절단하여 상기 단결정 실리콘 멤브레인을 형성하는 단계; 및 상기 단결정 실리콘 멤브레인의 상부면을 덮고 상기 주변 영역을 국부적으로 덮는 상부 전극을 형성하고, 상기 실리콘 소자 기판의 하부면에 상기 주변 영역에 대응하는 위치에 제1 전극 패드와 상기 활성 영역들에 대응하는 위치에 제2 전극 패드를 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 실리콘 소자 기판을 패터닝하여 제1 트렌치를 형성하여 복수의 활성영역들 및 주변 영역을 형성하고 및 상기 제1 트렌치 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치를 형성하는 단계는, 상기 실리콘 소자 기판 상에 패터닝 공정을 통하여 식각된 제1 트렌치와 식각되지 않은 활성 영역들 및 주변 영역을 형성하는 단계; 및 상기 제1 트렌치 내에 패터닝 공정을 통하여 식각된 제2 트렌치를 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 유리층의 두께는 1 um 내지 10 um이고, 상기 진공 케비티의 높이는 0.1 um 내지 0.8 um이고, 상기 단결정 실리콘 멤브레인의 두께는 0.5 um 내지 2 um이고, 상기 실리콘 소자 기판의 두께는 200 um 내지 500 um이고, 상기 진공 케비티는 원형이고, 직경은 10um 내지 50 um이고, 이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um일 수 있다.
본 발명의 일 실시예에 따른 cMUT 소자는 고집적된 멤브레인과 실리콘 소자 기판의 접합 강도 및 수율을 증가시키고 8 MHz 이상의 고주파에서 동작시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 평면도이다.
도 2a는 도 1의 정전용량형 초음파 변환자 소자의 하나의 채널을 나타내는 실리콘 소자 기판의 평면도이다.
도 2b는 도 1의 정전용량형 초음파 변환자 소자의 하나의 채널을 나타내는 실리콘 소자 기판 및 SOI 기판의 평면도이다.
도 3은 도 2b의 A-A' 선을 따라 자른 단면도이다.
도 4는 도 2b의 B-B' 선을 따라 자른 단면도이다.
도 5a 내지 도 5m은 본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법을 나타내는 단면도들이다.
도 6은 본 발명의 다른 실시예에 따른 정전용량형 초음파 변환자 소자의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 정전용량형 초음파 변환자 소자의 단면도이다.
도 8a 내지 도 8h은 본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법을 나타내는 단면도들이다.
도 2a는 도 1의 정전용량형 초음파 변환자 소자의 하나의 채널을 나타내는 실리콘 소자 기판의 평면도이다.
도 2b는 도 1의 정전용량형 초음파 변환자 소자의 하나의 채널을 나타내는 실리콘 소자 기판 및 SOI 기판의 평면도이다.
도 3은 도 2b의 A-A' 선을 따라 자른 단면도이다.
도 4는 도 2b의 B-B' 선을 따라 자른 단면도이다.
도 5a 내지 도 5m은 본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법을 나타내는 단면도들이다.
도 6은 본 발명의 다른 실시예에 따른 정전용량형 초음파 변환자 소자의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 정전용량형 초음파 변환자 소자의 단면도이다.
도 8a 내지 도 8h은 본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법을 나타내는 단면도들이다.
웨이퍼 융합 본딩(wafer fusion bonding)은 위치에 따른 세정도의 차이에 의하여 불량을 유발할 수 있다. cMUT에서 실리콘 기판을 관통하는 실리콘 관통 전극(TSV) 또는 실리콘 기판을 관통하는 실리콘 관통 절연층을 사용하는 경우, 통상적으로 실리콘 관통 전극을 위한 트렌치( 또는 홀)는 10 이상의 높은 식각 종횡비 및 상기 높은 종횡비에 기인한 트렌치의 테이퍼링에 의하여 미세한 피치를 달성하기 어렵다.
cMUT의 각 채널은 복수의 케비티 셀들을 포함하고, 진공 케비티 셀들의 수가 증가함에 따라, 진공 케비티 셀들 사이의 간격은 실리콘 관통 전극을 위하여 낭비된다. 따라서, 진공 케비티 셀들 사이의 간격을 감소시키어, 집적도의 증가가 요구된다.
본 발명은 진공 케비티 셀들 (또는 진공 케비티들) 사이의 간격을 감소시키어 집적도를 증가시키고, 세정도에 민감하지않은 아노딕 본딩(anodic bonding)을 사용하여 불량률을 감소시킬 수 있다. 진공 케비티 셀들 사이의 간격은 듀얼 다마신(dual damascene) 공정과 유사한 이중 트렌치 공정과 유리판의 열 리플로우(thermal reflow) 공정을 사용하여 감소시킬 수 있다.
본 발명은 실리콘 소자 기판 상에 제1 트렌치를 형성하고, 상기 제1 트렌치와 일부 중첩되어 상기 제1 트렌치에서 더 함몰된 제2 트렌치를 형성한다. 이어서, 아노딕 본딩(anodic bonding)을 사용하여 실리콘 소자 기판과 유리 기판을 접합한다. 유리 기판은 리플로우(reflow)에 의하여 제1 트렌치 및 제2 트렌치를 채워 유리층을 형성한다. 상기 유리층이 형성된 실리콘 소자 기판의 상부면은 상기 실리콘 소자 기판을 노출하도록 평탄화된다. 또한, 상기 실리콘 소자 기판의 하부면은 상기 제2 트렌치를 채우는 상기 유리층이 노출되도록 연마된다. 이어서. 진공 케비티들을 포함한 SOI 기판과 상기 유리층은 아노딕 본딩(anodic bonding)을 통하여 접합함으로써 접합수율을 향상시킬 수 있다. 이어서, 상기 SOI 기판의 실리콘 기판과 산화물층을 제거한다. 또한, 제1 트렌치를 사용함으로써 케비티 셀의 낮은 종횡비가 구현 가능하여 직경이 작은 초음파 변환자 제작이 가능하다. 직경이 작은 초음파 변환자를 통하여 집적도를 향상 시킬 수 있으며 고주파수 대역(8 MHz 이상)의 초음파를 발생 시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 평면도이다.
도 2a는 도 1의 정전용량형 초음파 변환자 소자의 하나의 채널을 나타내는 실리콘 소자 기판의 평면도이다.
도 2b는 도 1의 정전용량형 초음파 변환자 소자의 하나의 채널을 나타내는 실리콘 소자 기판 및 SOI 기판의 평면도이다.
도 3은 도 2b의 A-A' 선을 따라 자른 단면도이다.
도 4는 도 2b의 B-B' 선을 따라 자른 단면도이다.
도 1 내지 도 4를 참조하면, 정전용량형 초음파 변환자 소자(100)는, 실리콘 소자 기판(110); 상기 실리콘 소자 기판(110) 상에 배치된 단결정 실리콘 멤브레인(132a); 상기 단결정 실리콘 멤브레인(132a) 상에 배치된 상부 전극(136); 및 상기 실리콘 소자 기판(110)의 하부면에 배치된 제1 전극 패드(14) 및 제2 전극 패드(12)를 포함한다. 정전용량형 초음파 변환자 소자(100)는 단결정 실리콘 멤브레인(132a)의 진동에 의하여 초음파를 발생시킨다.
상기 실리콘 소자 기판(110)은, 상기 실리콘 소자 기판(110)의 상부에 매트릭스 형태로 배열되고 하부 전극으로 동작하는 복수의 활성 영역들(116); 상기 실리콘 소자 기판(110)에 매립되어 상기 활성 영역들(116)을 서로 분리시키는 트렌치 유리층(114); 상기 트렌치 유리층(114)을 감싸도록 배치되고 상기 실리콘 소자 기판(110)을 관통하여 배치된 관통 트렌치 유리층(112); 및 상기 관통 트렌치 유리층(112)을 감싸도록 배치된 주변 영역(118);을 포함한다. 정전용량형 초음파 변환자 소자(100)의 활성 영역들(116)은 하부 전극으로 동작한다.
상기 단결정 실리콘 멤브레인(132a)은 상기 실리콘 소자 기판(110)의 상부면 상에 상기 관통 절연 유리층(112)을 덮도록 배치되고 상기 활성 영역들(116)과 정렬되는 복수의 진공 케비티들(122)을 포함한다. 복수의 진공 케비티들(122)은 상기 단결정 실리콘 멤브레인(132a)의 하부면이 함몰되어 형성된다. 상기 상부 전극(136)은 상기 단결정 실리콘 멤브레인(132a) 상에서 상기 주변 영역(132)으로 연장되고 상기 주변 영역(132)을 통하여 상기 제1 전극 패드(14)와 전기적으로 연결된다. 상기 활성 영역들(116)은 상기 제2 전극 패드(12)와 전기적으로 연결된다. 상기 단결정 실리콘 멤브레인(132a)은 단결정 실리콘으로 불순물로 도핑되거나 또는 도핑되지 않을 수 있다.
정전용량형 초음파 변환자 소자(100)는 복수의 채널들(10)을 포함할 수 있다. 상기 채널들(10) 각각은 상기 제2 전극 패드(12)를 통하여서 서로 다른 위상의 전기 신호를 제공받아 빔 포밍(beam-forming)을 수행할 수 있다. 각 채널(10)은 적어도 하나의 진공 케비티(122)를 포함할 수 있다. 바람직하게는, 각 채널(10)은 매트릭스 형태로 배열된 복수의 진공 케비티들(122)을 포함할 수 있다. 예시적으로, 진공 케비티들(122)은 3x3 배열 내지 10x10 배열일 수 있다. 상기 진공 케비티들(122)에 의하여 형성된 진공 케비티 셀들 각각은 고유 진동수에서 동작하나 충분한 파워를 제공하지 못할 수 있다. 따라서, 매트릭스 형태로 배열된 각 채널(10)은 동일한 전기적 신호를 제공받아 복수의 진공 케비티 셀들을 이용하여 충분한 출력 파워를 제공할 수 있다. 진공 케비티 셀들 각각은 구동 바이어스 전압을 낮추기 위하여 1um 이하의 충분히 얇은 멤브레인이 요구된다. 또한, 진공 케비티(122)의 직경은 필요주파수에 따라 설계되어 질 수 있다.
각 채널(10)을 구성하는 진공 케비티 셀들 또는 진공 케비티들의 직접도를 증가시키기 위하여 서로 밀접하게 배치될 필요가 있다. 이러한 밀접 배치를 위하여, 단결정 실리콘 멤브레인(132a)과 실리콘 소자 기판(110)은 충분한 접착 강도를 요구한다. 또한, 진공 케비티들(122) 사이의 간격 또는 활성영역들 사이의 간격(w)은 트렌치 유리층(114)을 형성하기 위한 식각 종횡비(etching aspect ratio)에 의존한다. 따라서, 식각 종횡비를 낮추어 활성영역들(116) 사이의 최소 간격(w) 또는 진공 케비티들(122) 사이의 간격을 감소시킬 필요가 있다.
본 발명은 낮은 식각 종횡비를 가진 제1 트렌치(143)를 사용하여 활성영역들(116) 사이의 최소 간격(w)을 감소시키고, 단결정 실리콘 맴브레인(132)과 실리콘 소자 기판(110)의 유리층(112,114)과 아노딕 접합을 이용하여 접합 강도를 증가시킬 수 있다. 높은 식각 종횡비를 가진 제2 트렌치(145)의 폭(g)은 20 um 내지 50 um로 최적화될 수 있다.
상기 실리콘 소자 기판(110)은 고농도 불순물로 도핑된 저저항 실리콘 소자 기판일 수 있다. 상기 불순물은 p형 불순물 또는 n형 불순물일 수 있다. 상기 실리콘 소자 기판(110)의 두께는 200 um 내지 500 um일 수 있다.
상기 실리콘 소자 기판(110)의 상부면은 상기 실리콘 소자 기판(110)을 노출시키는 섬 형태의 복수의 활성 영역들(116), 상기 활성 영역들(116)을 감싸도록 배치된 트렌치 유리층(114), 상기 트렌치 유리층(114)을 감싸도록 배치된 관통 트렌치 유리층(112), 및 상기 관통 트렌치 유리층(112)을 감싸도록 배치된 주변 영역(118)을 포함한다. 상기 복수의 활성 영역들(116)은 진공 케비티 셀 또는 단위 축전지를 구성하는 하부 전극들로 동작한다.
상기 활성 영역들(116) 각각은 평면도 상에서 원형, 사각형, 또는 육각형일 수 있다. 바람직하게는, 상기 활성 영역들(116)은 원형일 수 있다. 상기 활성 영역들(116)은 주기적으로 배열될 수 있다. 예를 들어, 상기 활성 영역들(116)은 매트릭스 형태로 배열될 수 있다. 상기 활성 영역들(116)은 상기 실리콘 소자 기판(110)에서 돌출되어 하부 전극으로 동작한다. 상기 활성 영역들(116)은 돌출된 저저항 실리콘 소자 기판의 일부이다.
트렌치 유리층(114)은 상기 활성 영역들(116)을 서로 분리시키는 절연층이다. 상기 트렌치 유리층(114)은 유리이고, 예를 들어, 붕규산 유리(borosilicated glass)일 수 있다. 상기 트렌치 유리층(114)은 평면도 상에 사각형, 또는 육각형일 수 있다. 상기 트렌치 유리층(114) 내에 복수의 활성 영역들(116)이 서로 이격되어 섬 형태로 배열될 수 있다. 상기 트렌치 유리층(114)은 나트륨(Na)을 포함하는 유리일 수 있다. 상기 트렌치 유리층(114)의 두께는 1 um 내지 10 um 일 수 있다. 상기 트렌치 유리층(114)의 두께는 상기 진공 케비티(122)의 높이의 10 배 이상일 수 있다. 이에 따라, 상기 트렌치 유리층(114)은 상기 실리콘 소자 기판(110)과 상기 상부 전극(136) 사이의 기생 정전 용량을 감소시킬 수 있다. 상기 트렌치 유리층(114)의 깊이가 너무 깊으면, 활성 영역들(116) 사이의 최소 간격(w)을 감소시키기 어렵다.
상기 트렌치 유리층(114)의 폭 또는 활성 영역들(116) 사이의 최소 간격(w)은 0. 5um 내지 5 um 일 수 있다. 바람직하게는, 최소 간격(w)은 0. 5um 내지 2um 일 수 있다. 상기 최소 간격(w)이 0.5 um 미만 이면, 아노딕 본딩의 접합 강도가 감소할 수 있다. 상기 최소 간격(w)이 2um 초과이면, 집적도가 감소할 수 있다.
관통 트렌치 유리층(112)은 상기 실리콘 소자 기판(110)을 관통하여 배치된다. 상기 관통 트렌치 유리층(112)은 이웃한 채널들(10)을 서로 전기적으로 절연시킬 수 있다. 상기 관통 트렌치 유리층(112)은 붕규산 유리(borosilicated glass)일 수 있다. 상기 관통 트렌치 유리층은 나트륨(Na)을 포함하는 유리일 수 있다.
상기 관통 트렌치 유리층(112)은 깊은 트렌치(deep trench) 반응성 이온 에칭(reactive ion etching; RIE) 공정에 의하여 식각된 후 유리층에 의하여 리플로우 공정에 의하여 매립되어 형성될 수 있다. 상기 깊은 트렌치 공정은 식각 종횡비에 따라 식각 깊이 또는 제2 트렌치의 기울기(θ)가 정해질 수 있다. 상기 실리콘 소자 기판(110)의 두께는 200 um 내지 500 um일 수 있다. 따라서, 안정적으로 상기 실리콘 소자 기판(110)을 관통하기 위하여 상기 관통 트렌치 유리층(112)의 폭(g)은 20 um 내지 50 um일 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 트렌치 유리층 및 상기 관통 트렌치 유리층은 상기 실리콘 소자 기판 사이에 확산방지를 위한 확산 방지층(미도시)을 더 포함할 수 있다. 상기 확산 방지층은 실리콘 산화막 또는 알루미늄 산화막일 수 있다.
주변 영역(118)은 상기 관통 트렌치 유리층(112)의 외곽에 배치되며, 바람직하게는 상기 관통 트렌치 유리층(112)을 감싸도록 배치될 수 있다. 주변 영역(118)은 상기 실리콘 소자 기판(110)의 상부면이 노출된 부위일 수 있다. 주변 영역(118)의 상부면은 활성영역(116)의 상부면과 동일한 평면일 있다. 상기 주변 영역(118)은 상기 상부 전극(136)과 상기 제1 전극 패드(14)를 연결하는 전기적 연결통로로 사용될 수 있다. 상기 제1 전극 패드(14)는 접지에 연결될 수 있다.
단결정 실리콘 멤브레인(132a)은 불순물로 도핑되지 않은 단결정 실리콘 또는 도핑된 단결정 실리콘일 수 있다. 상기 단결정 실리콘 멤브레인(132a)은 진동판으로 동작할 수 있다. 상기 단결정 실리콘 멤브레인(132a)의 두께는 0.5 um 내지 2 um일 수 있다. 상기 진공 케비티들(122)은 상기 단결정 실리콘 멤브레인(132a)의 하부면에 형성될 수 있다. 상기 진공 케비티(122)의 형상은 원형, 사각형, 또는 육각형일 수 있다. 상기 진공 케비티(122)의 형상은 상기 활성 영역(116)의 형상과 동일이고 상기 활성 영역보다 약간 더 클 수 있다. 원형 진공 캐비티(122)의 직경은 10um 내지 50 um일 수 있다.
예를 들어, 상기 단결정 실리콘 멤브레인(132a)의 두께가 1 um이고, 원형 진공 캐비티(122)의 직경이 20um이고, 상기 진공 케비티(122)의 높이가 0.5 um인 경우, 진동 고유 주파수는 약 8 MHz일 수 있다.
본 발명의 cMUT의 진동 고유주파수는 8 MHz 이상일 수 있다. 초음파 변환자의 성능최적화를 위하여, 상기 단결정 실리콘 멤브레인(132a)의 두께(t)는 2 um 이하일 수 있다. 구체적으로, 단결정 실리콘 멤브레인(132a)의 두께(t)는 상기 진공 케비티(122)의 높이의 2 배 내지 10배일 수 있다. 단결정 실리콘 멤브레인(132a)은 함몰된 구조의 단결정 실리콘을 사용하여 별도의 물질을 사용하여 지지부를 제공하는 구조에 비하여 안정적인 진동 특성을 제공할 수 있다. 또한, 진동 주파수를 변경하는 경우, 상기 단결정 실리콘 멤브레인(132a)의 두께(t)는 용이하게 설계 변경될 수 있다.
상기 단결정 실리콘 멤브레인(132a)은 그 하부면에 동일한 형상의 진공 케비티들(122)을 포함한다. 상기 진공 케비티들(122) 각각은 상기 활성 영역들(116)과 서로 마주 보도록 배치된다. 상기 진공 케비티(122)의 높이는 0.1 um 내지 1 um일 수 있다. 바람직하게는, 상기 진공 케비티(122)의 높이는 0.1 um 내지 0.8 um일 수 있다.
상기 진공 케비티(122)는 원형, 사각형, 또는 육각형일 수 있다. 상기 진공 캐비티의 형상은 상기 활성 영역의 형상과 동일할 수 있다. 상기 단결정 실리콘 멤브레인(132a)의 하부면에서 돌출된 부위는 유리층과 아노딕 본딩을 수행하고 상기 진공 케비티를 지지할 수 있다. 또한, 상기 진공 캐비티(122)의 직경은 상기 활성 영역(116)의 직경과 실질적으로 동일하거나 약간 클 수 있다. 이에 따라, 상기 단결정 실리콘 멤브레인(132a)의 하부면에서 돌출된 부위는 상기 트렌치 유리층(112)과 아노딕 본딩하여 지지 부재로 사용될 수 있다.
상부 전극(136)은 Ti/Au (10nm/100nm)의 적층 구조 또는 Ti/Al(10nm/100nm)일 수 있다. 상기 Ti는 접착층 및 확산 방지층으로 동작할 수 있다. 상기 상부 전극(136)은 상기 진공 케비티(122)에 대응하는 위치마다 상기 진공 케비티(122)과 동일한 크기 혹은 작은 원형으로 배치되고, 서로 배선(136a)을 통하여 서로 연결될 수 있다. 상기 배선(136a)은 매트릭스 형태로 배열된 진공 케비티들(122)의 제1 배열 방향, 상기 제1 배열 방향에 수직한 제2 배열 방향, 및 이들의 대각선 방향으로 연장될 수 있다. 상기 상부 전극(136)은 상기 단결정 실리콘 멤브레인(132a)을 대각선 방향으로 연장되어 상기 주변 영역(118)에 배치된 보조 상부 전극(136b)과 연결될 수 있다. 이러한 상부 전극의 형상은 기생 정전 용량을 감소시킬 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 상부 전극(136)은 상기 단결정 실리콘 멤브레인(132a)의 진공 케비티들(122)을 덮는 한 다양한 형태로 변경될 수 있다.
제1 전극 패드(14)는 상기 실리콘 소자 기판(110)의 주변 영역(118)의 하부면에 배치될 수 있다. 또한, 상기 제2 전극 패드(12)는 상기 실리콘 소자 기판(110)의 활성 영역(116)의 하부면에 배치될 수 있다. 상기 제1 전극 패드(14)는 상기 주변 영역(118)을 통하여 상기 상부 전극(136)과 전기적으로 연결될 수 있다. 상기 제2 전극 패드(12)는 상기 활성 영역(116)과 전기적으로 연결될 수 있다. 상기 제1 전극 패드(14) 및 상기 제2 전극 패드(12)는 Ti/Au의 적층 구조일 수 있다.
cMUT과 같은 정전용량형 변환자(100)에서 고전압 펄스 신호가 단결정 실리콘 멤브레인(132a)에 가해질 때 정전력(electrostatic force)의 작용으로 단결정 실리콘 멤브레인(132a)의 기계적인 떨림을 초래한다. 즉, 전기 신호는 음압 신호로 변환된다. 상기 음압 신호는 인체 내부를 통과하면서 인체의 여러 조직 층 (layer) 간의 임피던스 (acoustic impedance) 차이에 의해서 일부분의 신호는 다양한 세기의 에코 (echo) 신호로 시간차를 갖고 반사된다. 정전용량형 변환자(100)는 반사 신호를 수신할 수 있다.
이렇게 반사되어 돌아 온 음압 신호는 정전용량형 변환자(100)에 인가되면, 정전용량형 변환자(100)의 정전용량에 변화를 준다. 상기 정전 용량의 변화는 전기 신호로 다시 변환되어 회로 수신단에 전달이 된다. Analog front end (AFE) integrated circuit (IC)는 미약한 전기 신호를 아날로그 수신단의 저잡음 증폭기와 에코 신호의 시간차에 따라 이득 변환이 가능한 이득 변환 증폭기 (time-to-gain compensation amplifier; TGC)를 통해 증폭된다. 증폭된 신호는 analog-to-digital converter (ADC) 를 거쳐서 디지털 신호처리부로 전달된다.
아날로그 회로 기판(20)은 Analog front end (AFE) integrated circuit (IC)을 포함하고, 상기 제1 전극 패드(14) 및 상기 제2 전극 패드(12)를 통하여 AFE-IC에 연결될 수 있다.
아날로그 회로 기판(20)은 상기 실리콘 소자 기판(120)의 하부에 배치되어 단일칩으로 패키징될 수 있다.
도 5a 내지 도 5m은 본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법을 나타내는 단면도들이다.
도 5a 내지 도 5m을 참조하면, 정전용량형 초음파 변환자 소자(100)의 제조 방법은, 실리콘 소자 기판(110)을 패터닝하여 제1 트렌치(143)를 형성하여 복수의 활성영역들(116) 및 주변 영역(118)을 형성하고 상기 제1 트렌치(143) 내에 상기 제1 트렌치(143)보다 더 깊은 제2 트렌치(145)를 형성하는 단계; 상기 실리콘 소자 기판(110) 상에 유리 기판(146)을 배치하고 리플로우하여 상기 제1 트렌치(143) 및 상기 제2 트렌치(145)를 유리층(146a)으로 채워 트렌치 유리층(114) 및 관통 트렌치 유리층(112)을 각각 형성하는 단계; 상기 실리콘 소자 기판(110)의 상부면을 평탄화하여 상기 활성 영역들(116)을 노출하고 상기 실리콘 소자 기판(110)의 하부면을 연마하여 상기 관통 트렌치 유리층(112)을 노출시키는 단계; 실리콘 기판/절연층/단결정 실리콘층을 포함한 실리콘 온 인슐레이터(SOI) 기판(130)의 단결정 실리콘층(132)을 패터닝하여 상기 활성 영역들(116)에 대응하는 진공 케비티들(122)과 상기 주변 영역(118)에 대응하는 보조 케비티(122a)를 형성하는 단계; 상기 실리콘 온 인슐레이터(SOI) 기판(130)의 상기 단결정 실리콘층(132)과 상기 실리콘 소자 기판의 상기 트렌치 유리층(114) 및 관통 트렌치 유리층(112)을 아노딕 접합하는 단계; 상기 실리콘 온 인슐레이터(SOI) 기판의 실리콘 기판(131a) 및 절연층(131b)을 제거하는 단계; 상기 단결정 실리콘층(132)을 절단하여 상기 단결정 실리콘 멤브레인(132a)을 형성하는 단계; 및 상기 단결정 실리콘 멤브레인(132a)의 상부면을 덮고 상기 주변 영역(118)을 국부적으로 덮는 상부 전극(136)을 형성하고, 상기 실리콘 소자 기판의 하부면에 상기 주변 영역에 대응하는 위치에 제1 전극 패드(14)와 상기 활성 영역들에 대응하는 위치에 제2 전극 패드(12)를 형성하는 단계를 포함한다.
도 5a 내지 도 5c를 참조하면, 실리콘 소자 기판(110)을 패터닝하여 제1 트렌치(143)를 형성하여 복수의 활성영역들(116) 및 주변 영역(118)을 형성하고 상기 제1 트렌치(143) 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치(145)를 형성한다.
도 5a를 참조하면, 상기 실리콘 소자 기판(110) 상에 패터닝 공정을 통하여 식각된 제1 트렌치(143)와 식각되지 않은 활성 영역들(116) 및 주변 영역(118)을 형성할 수 있다. 구체적으로, 실리콘 소자 기판(110) 상에 제1 식각 마스크(142)가 형성될 수 있다. 상기 제1 식각 마스크(142)는 포토레지스트 패턴일 수 있다. 상기 제1 식각 마스크(142)를 이용하여 이방성 식각하여 제1 트렌치(143)를 형성할 수 있다. 상기 제1 트렌치(143)는 복수의 활성영역들(116) 및 주변 영역(118)을 정의할 수 있다. 복수의 활성영역들(116)은 섬 형태로 서로 이격되고, 상기 주변 영역(118) 내에 배치될 수 있다. 상기 복수의 활성영역들(116) 및 주변 영역(118)은 제1 식각 마스크(142)에 의하여 식각되지 않은 영역일 수 있다. 상기 제1 식각 마스크(142)는 포토레지스트 패턴일 수 있다. 상기 복수의 활성영역들(116)은 매트릭스 형태로 배열되고, 이웃한 활성 영역들(116) 사이의 최소 간격(w)은 0. 5um 내지 5 um 일 수 있다. 상기 제1 트렌치(143)의 깊이는 1 um 내지 10 um일 수 있다. 이에 따라 낮은 식각 종횡비를 가지며, 식각 형상은 테이퍼링 없이 수행될 수 있다.
도 5b 및 도 5c를 참조하면, 상기 제1 식각 마스크(142)를 제거하고, 상기 활성 영역들(116)을 감싸도록 상기 제1 트렌치 상에 제2 트렌치(145)를 형성할 수 있다. 상기 제1 트렌치(143) 내에 패터닝 공정을 통하여 식각된 제2 트렌치(145)를 형성할 수 있다. 상기 제2 트렌치(145)를 형성하는 제2 식각 마스크(144)는 200 um 내지 500 um의 실리콘을 식각하기 위하여 사용될 수 있다. 상기 제2 식각 마스크(144)는 포토레지스트 패턴 또는 하드 마스크 패턴일 수 있다. 상기 제2 식각 마스크(144)를 사용하여 깊은 반응성 이온 식각(deep reactive ion etching)을 수행할 수 있다. 상기 제2 트렌치(145)의 식각 종횡비는 10 이상일 수 있다. 상기 제2 트렌치(145)의 테이퍼 각도는 85 도 내지 90도 일 수 있다.
제1 트렌치(143)의 내에 제2 트렌치(145)를 배치하여, 제2 트렌치(145)에서 식각 종횡비는 감소될 수 있다. 또한, 제2 트렌치(145)를 형성하는 과정에서, 제1 트렌치(143)의 대부분은 제2 식각 마스크(144)로 덥혀, 패턴 사이즈에 식각 특성이 의존하는 마이크로로딩 효과가 감소될 수 있다. 상기 제2 트렌치(145)는 보쉬(Bosch) 공정에 의하여 진행될 수 있다. 이중 트렌치 공정에 의하여, 활성 영역들(116) 사이의 좁은 간격이 확보되고, 채널간 분리를 수행할 수 있다. 이어서, 상기 제2 식각 마스크(144)는 제거될 수 있다.
본 발명의 변형된 실시예에 따르면, 제1 마스크로 깊은 트렌치(200um~500um)를 먼저 형성하고, 제2 마스크로 깊은 트렌치와 얇은 트렌치(1um~10um)를 동시에 식각하는 이중 트렌치 공정이 수행될 수 있다.
도 5d 및 도 5e를 참조하면, 상기 실리콘 소자 기판(110) 상에 유리 기판(146)을 배치하고 리플로우(reflow)하여 상기 제1 트렌치(143) 및 상기 제2 트렌치(145)를 유리층(146a)으로 채워 트렌치 유리층(114) 및 관통 트렌치 유리층(114)을 각각 형성한다. 유리 기판(146)은 붕규산 유리(borosilicated glass)일 수 있다. 상기 유리 기판(146)은 상기 실리콘 소자 기판(110)과 고진공 상태에서 접합할 수 있다. 이어서, 본딩된 실리콘-유리 기판은 섭씨 500도 이상의 가열로(furnace)에서 리플로우(reflow) 공정을 진행할 수 있다. 이에 따라, 유리 기판(146)은 상기 제1 트렌치(143) 및 상기 제2 트렌치(145)를 채울 수 있다. 상기 제1 트렌치(143)는 유리층에 의하여 채워져 상기 트렌치 유리층(114)를 형성하고, 상기 제2 트렌치(145)는 유리층에 의하여 채워져 관통 트렌치 유리층(112)을 형성할 수 있다. 상기 트렌치 유리층(114)은 평면도 상에 사각형, 또는 육각형일 수 있다. 상기 트렌치 유리층(114) 내에 복수의 활성 영역들(116)이 서로 이격되어 배열될 수 있다. 상기 관통 트렌치 유리층(112)은 상기 트렌치 유리층(114)의 외곽에 배치된다.
도 5f를 참조하면, 상기 실리콘 소자 기판(110)의 상부면을 평탄화하여 상기 활성 영역들(116) 및 주변 영역(118)을 노출하고 상기 실리콘 소자 기판(110)의 하부면을 연마하여 상기 관통 트렌치 유리층(112)을 노출시킨다. 상기 평탄화 공정 및 상기 연마 공정은 화학 기계 연마(chemical mechanical polishing; CMP) 공정에 의하여 수행될 수 있다. 이에 따라, 각 채널은 서로 전기적으로 분리된다. 상기 CMP 공정은 표면에 물질에 따른 표면 단차를 제공할 수 있다.
도 5g 및 도 5h를 참조하면, 실리콘 기판/절연층/단결정 실리콘층을 포함한 실리콘 온 인슐레이터(SOI) 기판의 단결정 실리콘층(132)을 패터닝하여 상기 활성 영역들(116)에 대응하는 진공 케비티들(122)과 상기 주변 영역(118)에 대응하는 보조 케비티(122a)를 형성한다. 보조 케비티(122a)는 CMP 공정은 표면에 물질에 따른 표면 단차에 의한 접합 불량을 억제할 수 있다.
단결정 실리콘층(132)은 두께(t)는 1 um 내지 2.0 um일 수 있다. 단결정 실리콘층은 도핑되거나 도핑되지 않을 수 있다. 상기 절연층(131a)은 실리콘산화막일 수 있다. 단결정 실리콘층(132)의 패터닝 깊이는 진공 케이비티(122)의 높이에 대응하고, 0.3 um 내지 0.8 um일 수 있다. 상기 진공 케비티(122)는 원형이고, 직경은 10um 내지 50 um일 수 있다. 진공 케비티(122)는 상기 활성 영역(116)보다 약간 크게 형성되고, 상기 활성 영역(116)과 수직으로 정렬되도록 배열될 수 있다. 보조 케비티(122a)는 상기 주변 영역(118) 상에 배치된다. 상기 보조 캐비티(122a)는 아노딕 본딩시 표면 단차에 의한 오정렬을 억제할 수 있다.
도 5i를 참조하면, 상기 진공 케비티들(122) 각각에 상기 단결정 실리콘 멤브레인(132a)의 하부면에 단락 방지 절연층(123)을 형성한다. 상기 단락 방지 절연층(123)의 두께는 100nm 내지 200 nm일 수 있다. 상기 단락 방지 절연층(123)은 상기 단결정 실리콘층(132)이 불순물로 도핑된 경우 단결정 실리콘 맴브레인(132a)과 활성 영역(116)의 단락을 방지한다. 상기 단락 방지 절연층(123)은 실리콘 산화막일 수 있다. 상기 단락 방지 절연층(123)은 증착과 식각 패터닝 공정에 의하여 수행되거나, 마스크를 사용한 선택적 산화공정을 통하여 형성될 수 있다.
도 5j를 참조하면, 상기 실리콘 온 인슐레이터(SOI) 기판(130)의 상기 단결정 실리콘층(132)과 상기 실리콘 소자 기판(110)의 상기 트렌치 유리층(114) 및 관통 트렌치 유리층(112)을 아노딕 접합한다. 아노딕 접합은 진공 용기 내에서 섭씨 200도 이상의 고온에서 전기장과 압력을 인가하여 수행될 수 있다. 이에 따라, 상기 단결정 실리콘층(132)은 상기 실리콘 소자 기판(110)의 상기 트렌치 유리층(114) 및 관통 트렌치 유리층(112)과 Na 이온의 이동에 의하여 서로 아노딕 접합(anodic bonding)될 수 있다. 상기 아노딕 본딩은 표면의 청결 상태 및 평판도에 의존하지 않고 안정적인 접합을 제공할 수 있다.
도 5k를 참조하면, 상기 실리콘 온 인슐레이터(SOI) 기판(130)의 실리콘 기판(131a) 및 절연층(131b)을 제거한다. 상기 실리콘 기판(131a)은 실리콘 연마 및 화학적 식각에 의하여 제거될 수 있다. 또한, 절연층(131b)은 반응성 이온 식각에 의하여 제거될 수 있다.
도 5l를 참조하면, 상기 단결정 실리콘층(132)을 절단하여 상기 단결정 실리콘 멤브레인(132a)을 형성한다. 상기 단결정 실리콘층(132)의 절단은 반응성 이온 식각에 의하여 보조 케비티(122a)를 제거하도록 수행될 수 있다. 상기 단결정 실리콘층(132)은 상기 보조 케비티(122a)를 제거하도록 절단되어 상기 관통 트렌치 유리층(112)과 실질적으로 정렬될 수 있다.
도 5m을 참조하면, 상기 단결정 실리콘 멤브레인(132a)의 상부면을 덮고 상기 주변 영역(118)을 국부적으로 덮는 상부 전극(136)을 형성하고, 상기 실리콘 소자 기판(110)의 하부면에 상기 주변 영역(118)에 대응하는 위치에 제1 전극 패드(14)와 상기 활성 영역들(116)에 대응하는 위치에 제2 전극 패드(12)를 형성한다. 상기 상부 전극(136)은 Ti/Au (10nm/100nm)의 적층 구조 또는 Ti/Al(10nm/100nm)일 수 있다. 상기 상부 전극(136)은 도전층의 증착 후 패터닝되어 형성될 수 있다. 제1 전극 패드(14) 및 제2 전극 패드(12)는 도전층의 증착 후 패터닝되어 형성될 수 있다. 상기 제1 전극 패드(14) 및 제2 전극 패드(12)는 Ti/Au일 수 있다.
도 6은 본 발명의 다른 실시예에 따른 정전용량형 초음파 변환자 소자의 단면도이다.
도 6을 참조하면, 정전용량형 초음파 변환자 소자(100a)는, 실리콘 소자 기판(110); 상기 실리콘 기판(110) 상에 배치된 단결정 실리콘 멤브레인(132a); 상기 단결정 실리콘 멤브레인(132a) 상에 배치된 상부 전극(136); 및 상기 실리콘 소자 기판(110)의 하부면에 배치된 제1 전극 패드(14) 및 제2 전극 패드(12)를 포함한다. 정전용량형 초음파 변환자 소자(100)는 단결정 실리콘 멤브레인의 진동에 의하여 초음파를 발생시킨다.
상기 실리콘 소자 기판(110)은, 상기 실리콘 소자 기판(110)의 상부에 매트릭스 형태로 배열되고 전극으로 동작하는 복수의 활성 영역들(116); 상기 실리콘 소자 기판(110)에 매립되어 상기 활성 영역들(116)을 서로 분리시키는 트렌치 유리층(114); 상기 트렌치 유리층(114)을 감싸도록 배치되고 상기 실리콘 소자 기판(110)을 관통하여 배치된 관통 트렌치 유리층(112); 및 상기 관통 트렌치 유리층(112)을 감싸도록 배치된 주변 영역(118);을 포함한다. 정전용량형 초음파 변환자 소자(100)의 활성 영역들(116)은 하부 전극으로 동작한다.
상기 단결정 실리콘 멤브레인(132a)은 상기 실리콘 소자 기판(110)의 상부면 상에 상기 관통 절연 유리층(112)을 덮도록 배치되고 상기 활성 영역들(116)과 정렬되는 복수의 진공 케비티들(122)을 포함한다. 복수의 진공 케비티들(122)은 상기 단결정 실리콘 멤브레인(132a)의 하부면이 함몰되어 형성된다. 상기 상부 전극(136)은 상기 단결정 실리콘 멤브레인(132a) 상에서 상기 주변 영역(132)으로 연장되고 상기 주변 영역(132)을 통하여 상기 제1 전극 패드(14)와 전기적으로 연결된다. 상기 활성 영역들(116)은 상기 제2 전극 패드(12)와 전기적으로 연결된다. 상기 단결정 실리콘 멤브레인(132a)은 단결정 실리콘으로 불순물로 도핑되거나 또는 도핑되지 않을 수 있다.
상기 활성 영역들(116) 각각은 그 상부면에 단락 방지 절연층(116a)을 더 포함한다. 상기 단락 방지 절연층(116a)의 두께는 100nm 내지 200 nm이고, 실리콘 산화막일 수 있다. 상기 단락 방지 절연층(116a)은 실리콘 산화막일 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 정전용량형 초음파 변환자 소자의 단면도이다.
도 7을 참조하면, 정전용량형 초음파 변환자 소자(200)는, 실리콘 소자 기판(110); 상기 실리콘 기판(110) 상에 배치된 단결정 실리콘 멤브레인(232a); 상기 단결정 실리콘 멤브레인(232a) 상에 배치된 상부 전극(136); 및 상기 실리콘 소자 기판(110)의 하부면에 배치된 제1 전극 패드(14) 및 제2 전극 패드(12)를 포함한다. 정전용량형 초음파 변환자 소자(200)는 단결정 실리콘 멤브레인(232a)의 진동에 의하여 초음파를 발생시킨다.
상기 실리콘 소자 기판(110)은, 상기 실리콘 소자 기판(110)의 상부에 매트릭스 형태로 배열되고 하부 전극으로 동작하는 복수의 활성 영역들(116); 상기 실리콘 소자 기판(110)에 매립되어 상기 활성 영역들(116)을 서로 분리시키는 트렌치 유리층(114); 상기 트렌치 유리층(114)을 감싸도록 배치되고 상기 실리콘 소자 기판(110)을 관통하여 배치된 관통 트렌치 유리층(112); 및 상기 관통 트렌치 유리층(112)을 감싸도록 배치된 주변 영역(118)을 포함한다.
상기 활성 영역들(116)의 상부면은 상기 트렌치 유리층(114)의 상부면보다 낮도록 형성되고, 복수의 진공 케비티들(222)은 상기 단결정 실리콘 멤브레인(232a)과 상기 활성 영역들(116) 사이에 형성된다. 상기 단결정 실리콘 멤브레인(232a)은 상기 실리콘 소자 기판(110)의 상부면 상에 상기 관통 절연 유리층(112)을 덮도록 배치된다. 상기 상부 전극(136)은 상기 주변 영역(118)으로 연장되고 상기 주변 영역(118)을 통하여 상기 제1 전극 패드(14)와 전기적으로 연결된다. 상기 활성 영역들(116)은 상기 제2 전극 패드(12)와 전기적으로 연결된다.
상기 트렌치 유리층(114) 및 상기 관통 트렌치 유리층(112)은 상기 실리콘 소자 기판(110) 사이에 확산방지를 위한 확산 방지층(245)을 더 포함할 수 있다. 상기 확산 방지층(245)은 실리콘 산화막 또는 알루미늄 산화막일 수 있다. 상기 확산 방지층(245)은 제1 트렌치(143) 및 제2 트렌치(146)의 측면 및 하부면에 배치될 수 있다. 상기 확산 방지층(245)은 원자층 증착 공정에 의하여 형성될 수 있다. 상기 확산 방지층(245)은 상기 유리층의 금속 원자가 상기 실리콘 소자 기판으로 확산을 억제할 수 있다. 이에 따라, 상기 활성 영역들의 불순물 농도 분포는 안정적으로 유지될 수 있다.
상기 활성 영역들(116)과 상기 단결정 실리콘 멤브레인(232a) 사이의 공간은 진공 케비티(222)를 형성한다. 상기 진공 케비티의 높이는 0.1 um 내지 0.5 um일 수 있다. 상기 진공 케비티(222)는 원형이고, 직경은 10um 내지 50 um일 수 있다.
상기 트렌치 유리층(114)의 두께는 1 um 내지 10 um일 수 있다. 상기 단결정 실리콘 멤브레인(232a)의 두께는 0.5 um 내지 2 um일 수 있다. 상기 실리콘 소자 기판(110)의 두께는 200 um 내지 500 um일 수 있다. 이웃한 활성 영역들(116) 사이의 최소 간격(w)은 0.5um 내지 5 um일 수 있다.
도 8a 내지 도 8h은 본 발명의 일 실시예에 따른 정전용량형 초음파 변환자 소자의 제조 방법을 나타내는 단면도들이다.
도 5a 내지 도 5m, 및 도 8a 내지 도 8h을 참조하면, 정전용량형 초음파 변환자 소자(200)의 제조 방법은, 실리콘 소자 기판(110)을 패터닝하여 제1 트렌치(143)를 형성하여 복수의 활성영역들(116) 및 주변 영역(118)을 형성하고 및 상기 제1 트렌치(143) 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치(145)를 형성하는 단계; 상기 실리콘 소자 기판(110) 상에 유리 기판을 배치하고 리플로우하여 상기 제1 트렌치(143) 및 상기 제2 트렌치(145)를 유리층(146a)으로 채워 트렌치 유리층(114) 및 관통 트렌치 유리층(112)을 각각 형성하는 단계; 상기 실리콘 소자 기판(110)의 상부면을 평탄화하여 상기 활성 영역들(116) 및 상기 주변 영역(118)을 노출하고 상기 실리콘 소자 기판의 하부면을 연마하여 상기 관통 트렌치 유리층(112)을 노출시키는 단계; 상기 활성 영역들(116)과 상기 주변 영역(118)을 리세스 식각하여 진공 케비티(222) 및 보조 진공 케비티(222a)를 형성하는 단계; 실리콘 기판/절연층/단결정 실리콘층을 포함한 상기 실리콘 온 인슐레이터(SOI) 기판(230)의 상기 단결정 실리콘층(232)과 상기 실리콘 소자 기판(120)의 상기 트렌치 유리층(114) 및 관통 트렌치 유리층(112)을 아노딕 접합하는 단계; 상기 실리콘 온 인슐레이터(SOI) 기판의 실리콘 기판(231b) 및 절연층(231a)을 제거하는 단계; 상기 단결정 실리콘층(232)을 절단하여 상기 단결정 실리콘 멤브레인(232a)을 형성하는 단계; 및 상기 단결정 실리콘 멤브레인(232a)의 상부면을 덮고 상기 주변 영역을 국부적으로 덮는 상부 전극(136)을 형성하고, 상기 실리콘 소자 기판(120)의 하부면에 상기 주변 영역에 대응하는 위치에 제1 전극 패드(14)와 상기 활성 영역들에 대응하는 위치에 제2 전극 패드(12)를 형성하는 단계를 포함한다.
다시, 도 5a 내지 도 5c를 참조하면, 실리콘 소자 기판(110)을 패터닝하여 제1 트렌치(143)를 형성하여 복수의 활성영역들(116) 및 주변 영역(118)을 형성하고 및 상기 제1 트렌치(143) 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치(145)를 형성한다.
도 8a를 참조하면, 상기 제1 트렌치(143) 및 상기 제2 트렌치(145)의 측면 및 하부면을 덮는 확산 방지층(245)이 증착될 수 있다. 상기 확산 방지층(245)은 실리콘 산화막 또는 알루미늄 산화막일 수 있다. 상기 확산 방지층(245)의 두께는 수 nm 내지 수백 nm일 수 있다.
도 8b를 참조하면, 상기 실리콘 소자 기판(110) 상에 유리 기판을 이용하여 리플로우하여 상기 제1 트렌치 및 상기 제2 트렌치를 유리층(146a)으로 채워 트렌치 유리층(114) 및 관통 트렌치 유리층(114)을 각각 형성할 수 있다.
도 8c를 참조하면, 상기 실리콘 소자 기판(120)의 상부면을 평탄화하여 상기 활성 영역들(116) 및 상기 주변 영역(118)을 노출하고 상기 실리콘 소자 기판(110)의 하부면을 연마하여 상기 관통 트렌치 유리층(112)을 노출시킬 수 있다.
도 8d를 참조하면, 상기 활성 영역들(116)과 상기 주변 영역(118)을 리세스 식각하여 진공 케비티(222) 및 보조 진공 케비티(222a)를 형성할 수 있다. 상기 리세스 식각은 습식 식각 또는 건식 식각일 수 있다. 상기 리세스 식각의 깊이는 0.1um 내지 0.5 um일 수 있다. 이에 따라, 상기 진공 케비티(22)의 높이는 0.1um 내지 0.5 um일 수 있다.
도 8e 및 도 8f를 참조하면, 실리콘 기판(231b)/절연층(231a)/단결정 실리콘층(232)을 포함한 상기 실리콘 온 인슐레이터(SOI, 230) 기판의 상기 단결정 실리콘층(232)과 상기 실리콘 소자 기판(120)의 상기 트렌치 유리층(114) 및 관통 트렌치 유리층(112)을 아노딕 접합한다.
단락 방지 절연층(223)은 상기 진공 케비티들(222) 각각에 대응하는 위치에서 단결정 실리콘층(232) 상에 형성된다. 상기 단락 방지 절연층(223)의 두께는 100nm 내지 200 nm일 수 있다. 상기 단락 방지 절연층(223)은 상기 단결정 실리콘층(232)이 불순물로 도핑된 경우 단결정 실리콘 맴브레인(232a)과 활성 영역(116)의 단락을 방지한다. 단락 방지 절연층(223)은 실리콘 산화막일 수 있다. 상기 단락 방지 절연층(223)은 증착과 식각 패터닝 공정에 의하여 수행되거나, 마스크를 사용한 선택적 산화공정을 통하여 형성될 수 있다.
도 8g를 참조하면, 상기 실리콘 온 인슐레이터(SOI) 기판의 실리콘 기판 및 절연층을 제거한다.
도 8h를 참조하면, 상기 단결정 실리콘층(232)을 절단하여 상기 단결정 실리콘 멤브레인(232a)을 형성한다.
이어서, 상기 단결정 실리콘 멤브레인(232a)의 상부면을 덮고 상기 주변 영역을 국부적으로 덮는 상부 전극(136)을 형성하고, 상기 실리콘 소자 기판의 하부면에 상기 주변 영역에 대응하는 위치에 제1 전극 패드(14)와 상기 활성 영역들에 대응하는 위치에 제2 전극 패드(12)를 형성한다.
본 발명의 변형된 실시예에 따르면, 상기 단락 방지 절연층(223)은 활성 영역 상에 형성될 수 있다.
본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
110: 실리콘 소자 기판
112: 관통 트렌치 유리층
114: 트렌치 유리층
116: 활성 영역들
118: 주변 영역
122: 진공 케비티
132a: 단결정 실리콘 멤브레인
136: 상부 전극
112: 관통 트렌치 유리층
114: 트렌치 유리층
116: 활성 영역들
118: 주변 영역
122: 진공 케비티
132a: 단결정 실리콘 멤브레인
136: 상부 전극
Claims (20)
- 실리콘 소자 기판;
상기 실리콘 소자 기판 상에 배치된 단결정 실리콘 멤브레인;
상기 단결정 실리콘 멤브레인 상에 배치된 상부 전극; 및
상기 실리콘 소자 기판의 하부면에 배치된 제1 전극 패드 및 제2 전극 패드를 포함하고,
상기 실리콘 소자 기판은:
상기 실리콘 소자 기판의 상부에 매트릭스 형태로 배열되고 전극으로 동작하는 복수의 활성 영역들;
상기 실리콘 소자 기판에 매립되어 상기 활성 영역들을 서로 분리시키는 트렌치 유리층;
상기 트렌치 유리층을 감싸도록 배치되고 상기 실리콘 소자 기판을 관통하여 배치된 관통 트렌치 유리층; 및
상기 관통 트렌치 유리층을 감싸도록 배치된 주변 영역;을 포함하고.
상기 단결정 실리콘 멤브레인은 상기 실리콘 소자 기판의 상부면 상에 상기 관통 절연 유리층을 덮도록 배치되고 상기 활성 영역들과 정렬되는 복수의 진공 케비티들을 포함하고,
상기 복수의 진공 케비티들은 상기 단결정 실리콘 멤브레인의 하부면이 함몰되어 형성되고,
상기 상부 전극은 상기 주변 영역으로 연장되고 상기 주변 영역을 통하여 상기 제1 전극 패드와 전기적으로 연결되고,
상기 활성 영역들은 상기 제2 전극 패드와 전기적으로 연결되는 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제1 항에 있어서,
상기 단결정 실리콘 멤브레인은 상기 관통 트렌치 유리층 및 상기 트렌치 유리층과 아노딕 본딩되는 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제1 항에 있어서,
상기 트렌치 유리층의 두께는 1 um 내지 10 um이고,
상기 진공 케비티의 높이는 0.1 um 내지 0.8 um이고,
상기 단결정 실리콘 멤브레인의 두께는 0.5 um 내지 2 um이고,
상기 실리콘 소자 기판의 두께는 200 um 내지 500 um이고,
상기 진공 케비티는 원형이고, 직경은 10um 내지 50 um이고,
이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um인 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제1 항에 있어서,
상기 진공 케비티들 각각은 상기 단결정 실리콘 멤브레인의 하부면에 단락 방지 절연층을 더 포함하고,
상기 단락 방지 절연층의 두께는 100nm 내지 200 nm인 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제1 항에 있어서,
상기 활성 영역들 각각은 그 상부면에 단락 방지 절연층을 더 포함하고,
상기 단락 방지 절연층의 두께는 100nm 내지 200 nm인 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제1 항에 있어서,
상기 관통 트렌치 유리층의 폭은 20 um 내지 50 um이고,
이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um인 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제1 항에 있어서,
상기 트렌치 유리층 및 상기 관통 트렌치 유리층은 상기 실리콘 소자 기판과 확산방지를 위한 확산 방지층을 더 포함하는 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 실리콘 소자 기판을 패터닝하여 제1 트렌치를 형성하여 복수의 활성영역들 및 주변 영역을 형성하고 상기 제1 트렌치 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치를 형성하는 단계;
상기 실리콘 소자 기판 상에 유리 기판을 배치하고 리플로우하여 상기 제1 트렌치 및 상기 제2 트렌치를 유리층으로 채워서 트렌치 유리층 및 관통 트렌치 유리층을 각각 형성하는 단계;
상기 실리콘 소자 기판의 상부면을 평탄화하여 상기 활성 영역들을 노출하고 상기 실리콘 소자 기판의 하부면을 연마하여 상기 관통 트렌치 유리층을 노출시키는 단계;
실리콘 기판/절연층/단결정 실리콘층을 포함한 실리콘 온 인슐레이터(SOI) 기판의 단결정 실리콘층을 패터닝하여 상기 활성 영역들에 대응하는 진공 케비티들과 상기 주변 영역에 대응하는 보조 케비티를 형성하는 단계;
상기 실리콘 온 인슐레이터(SOI) 기판의 상기 단결정 실리콘층과 상기 실리콘 소자 기판의 상기 트렌치 유리층 및 상기 관통 트렌치 유리층을 아노딕 접합하는 단계;
상기 실리콘 온 인슐레이터(SOI) 기판의 실리콘 기판 및 절연층을 제거하는 단계;
상기 단결정 실리콘층을 절단하여 상기 단결정 실리콘 멤브레인을 형성하는 단계; 및
상기 단결정 실리콘 멤브레인의 상부면을 덮고 상기 주변 영역을 덮는 상부 전극을 형성하고, 상기 실리콘 소자 기판의 하부면에 상기 주변 영역에 대응하는 위치에 제1 전극 패드와 상기 활성 영역들에 대응하는 위치에 제2 전극 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 정전용량형 초음파 변환자 소자의 제조 방법. - 제8항에 있어서,
실리콘 소자 기판을 패터닝하여 제1 트렌치를 형성하여 복수의 활성영역들 및 주변 영역을 형성하고 및 상기 제1 트렌치 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치를 형성하는 단계는:
상기 실리콘 소자 기판 상에 패터닝 공정을 통하여 식각된 제1 트렌치와 식각되지 않은 활성 영역들 및 주변 영역을 형성하는 단계; 및
상기 제1 트렌치 내에 패터닝 공정을 통하여 식각된 제2 트렌치를 형성하는 단계;를 포함하는 것을 특징으로 하는 정전용량형 초음파 변환자 소자의 제조 방법. - 제8 항에 있어서,
상기 트렌치 유리층의 두께는1 um 내지 10 um이고,
상기 진공 케비티의 높이는 0.1 um 내지 0.8 um이고,
상기 단결정 실리콘 멤브레인의 두께는 0.5 um 내지 2 um이고,
상기 실리콘 소자 기판의 두께는 200 um 내지 500 um이고,
상기 진공 케비티는 원형이고, 직경은 10um 내지 50 um이고,
이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um인 것을 특징으로 하는 정전용량형 초음파 변환자 소자의 제조 방법.. - 실리콘 소자 기판;
상기 실리콘 소자 기판 상에 배치된 단결정 실리콘 멤브레인;
상기 단결정 실리콘 멤브레인 상에 배치된 상부 전극; 및
상기 실리콘 소자 기판의 하부면에 배치된 제1 전극 패드 및 제2 전극 패드를 포함하고,
상기 실리콘 소자 기판은:
상기 실리콘 소자 기판의 상부에 매트릭스 형태로 배열되고 전극으로 동작하는 복수의 활성 영역들;
상기 실리콘 소자 기판에 매립되어 상기 활성 영역들 서로 분리시키는 트렌치 유리층;
상기 트렌치 유리층을 감싸도록 배치되고 상기 실리콘 소자 기판을 관통하여 배치된 관통 트렌치 유리층; 및
상기 관통 트렌치 유리층을 감싸도록 배치된 주변 영역;을 포함하고.
상기 활성 영역들의 상부면은 상기 트렌치 유리층의 상부면보다 낮도록 형성되고.
복수의 진공 케비티들은 상기 단결정 실리콘 멤브레인과 상기 활성 영역들 사이에 형성되고,
상기 단결정 실리콘 멤브레인은 상기 실리콘 소자 기판의 상부면 상에 상기 관통 절연 유리층을 덮도록 배치되고,
상기 상부 전극은 상기 주변 영역으로 연장되고 상기 주변 영역을 통하여 상기 제1 전극 패드와 전기적으로 연결되고,
상기 활성 영역들은 상기 제2 전극 패드와 전기적으로 연결되는 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제11 항에 있어서,
상기 단결정 실리콘 멤브레인은 상기 관통 트렌치 유리층 및 상기 트렌치 유리층과 아노딕 본딩되는 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제11 항에 있어서,
상기 트렌치 유리층의 깊이는 1 um 내지 10 um이고,
상기 진공 케비티의 높이는 0.1 um 내지 0.8 um이고,
상기 단결정 실리콘 멤브레인의 두꼐는 0.5 um 내지 2 um이고,
상기 실리콘 소자 기판의 두께는 200 um 내지 500 um이고,
상기 진공 케비티는 원형이고, 직경은 10um 내지 50 um이고,
이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um인 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제11 항에 있어서,
상기 진공 케비티들 각각은 상기 단결정 실리콘 멤브레인의 하부면에 단락 방지 절연층을 더 포함하고,
상기 단락 방지 절연층은 2nm 내지 200 nm인 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제11 항에 있어서,
상기 활성 영역들 각각은 그 상부면에 절연층을 더 포함하고,
상기 절연층은 100nm 내지 200 nm인 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제11 항에 있어서,
상기 관통 트렌치 유리층의 폭은 20 um 내지 50 um이고,
이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um인 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 제11 항에 있어서,
상기 트렌치 유리층 및 상기 관통 트렌치 유리층은 상기 실리콘 소자 기판과 확산방지를 위한 확산 방지층을 더 포함하는 것을 특징으로 하는 정전용량형 초음파 변환자 소자. - 실리콘 소자 기판을 패터닝하여 제1 트렌치를 형성하여 복수의 활성영역들 및 주변 영역을 형성하고 상기 제1 트렌치 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치를 형성하는 단계;
상기 실리콘 소자 기판 상에 유리 기판을 배치하고 리플로우하여 상기 제1 트렌치 및 상기 제2 트렌치를 유리층으로 채워 트렌치 유리층 및 관통 트렌치 유리층을 각각 형성하는 단계;
상기 실리콘 소자 기판의 상부면을 평탄화하여 상기 활성 영역들 및 상기 주변 영역을 노출하고 상기 실리콘 소자 기판의 하부면을 연마하여 상기 관통 트렌치 유리층을 노출시키는 단계;
상기 활성 영역들과 상기 주변 영역을 리세스하여 진공 케비티 및 보조 진공 케비티를 형성하는 단계;
실리콘 기판/절연층/단결정 실리콘층을 포함한 상기 실리콘 온 인슐레이터(SOI) 기판의 상기 단결정 실리콘층과 상기 실리콘 소자 기판의 상기 트렌치 유리층 및 관통 트렌치 유리층을 아노딕 접합하는 단계;
상기 실리콘 온 인슐레이터(SOI) 기판의 실리콘 기판 및 절연층을 제거하는 단계;
상기 단결정 실리콘층을 절단하여 상기 단결정 실리콘 멤브레인을 형성하는 단계; 및
상기 단결정 실리콘 멤브레인의 상부면을 덮고 상기 주변 영역을 국부적으로 덮는 상부 전극을 형성하고, 상기 실리콘 소자 기판의 하부면에 상기 주변 영역에 대응하는 위치에 제1 전극 패드와 상기 활성 영역들에 대응하는 위치에 제2 전극 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 정전용량형 초음파 변환자 소자의 제조 방법. - 제18항에 있어서,
실리콘 소자 기판을 패터닝하여 제1 트렌치를 형성하여 복수의 활성영역들 및 주변 영역을 형성하고 및 상기 제1 트렌치 내에 상기 제1 트렌치보다 더 깊은 제2 트렌치를 형성하는 단계는:
상기 실리콘 소자 기판 상에 패터닝 공정을 통하여 식각된 제1 트렌치와 식각되지 않은 활성 영역들 및 주변 영역을 형성하는 단계; 및
상기 제1 트렌치 내에 패터닝 공정을 통하여 식각된 제2 트렌치를 형성하는 단계;를 포함하는 것을 특징으로 하는 정전용량형 초음파 변환자 소자의 제조 방법. - 제18 항에 있어서,
상기 트렌치 유리층의 두께는 1 um 내지 10 um이고,
상기 진공 케비티의 높이는 0.1 um 내지 0.8 um이고,
상기 단결정 실리콘 멤브레인의 두께는 0.5 um 내지 2 um이고,
상기 실리콘 소자 기판의 두께는 200 um 내지 500 um이고,
상기 진공 케비티는 원형이고, 직경은 10um 내지 50 um이고,
이웃한 활성 영역들 사이의 최소 간격은 0.5um 내지 5 um인 것을 특징으로 하는 정전용량형 초음파 변환자 소자의 제조 방법.
본 결과물은 나노종합기술원의 반도체공정기반 나노메디컬 디바이스개발사업(대면적 반도체 공정기반 휴대용 초음파 진단모듈 개발)으로 지원받아 연구되었습니다.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210118720A KR102536838B1 (ko) | 2021-09-07 | 2021-09-07 | 정전용량형 미세가공 초음파 변환자 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210118720A KR102536838B1 (ko) | 2021-09-07 | 2021-09-07 | 정전용량형 미세가공 초음파 변환자 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230036176A true KR20230036176A (ko) | 2023-03-14 |
| KR102536838B1 KR102536838B1 (ko) | 2023-05-26 |
Family
ID=85502682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210118720A KR102536838B1 (ko) | 2021-09-07 | 2021-09-07 | 정전용량형 미세가공 초음파 변환자 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102536838B1 (ko) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263444A (ja) * | 2009-05-08 | 2010-11-18 | Canon Inc | 静電容量型機械電気変換素子及びその製法 |
| KR20110029809A (ko) * | 2009-09-16 | 2011-03-23 | 삼성전자주식회사 | 초음파 트랜스듀서 및 그 제조 방법 |
| KR20130070197A (ko) * | 2011-12-19 | 2013-06-27 | 삼성전자주식회사 | 초음파 변환기의 셀, 소자, 이를 포함하는 초음파 변환기 및 그 제조 방법 |
| KR20160018393A (ko) * | 2014-08-08 | 2016-02-17 | 캐논 가부시끼가이샤 | 전극이 관통 배선과 접속된 디바이스, 및 그 제조 방법 |
| KR20200011594A (ko) * | 2014-07-14 | 2020-02-03 | 버터플라이 네트워크, 인크. | 마이크로제작된 초음파 트랜스듀서 및 관련된 장치와 방법 |
| KR20200033240A (ko) * | 2020-03-10 | 2020-03-27 | 한국과학기술원 | 멤스 소자 및 멤스 디바이스의 제조 방법 |
| KR20200112027A (ko) * | 2019-03-20 | 2020-10-05 | 한국과학기술연구원 | 정전용량형 미세가공 초음파 트랜스듀서 및 그 제조방법 |
-
2021
- 2021-09-07 KR KR1020210118720A patent/KR102536838B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263444A (ja) * | 2009-05-08 | 2010-11-18 | Canon Inc | 静電容量型機械電気変換素子及びその製法 |
| KR20110029809A (ko) * | 2009-09-16 | 2011-03-23 | 삼성전자주식회사 | 초음파 트랜스듀서 및 그 제조 방법 |
| KR20130070197A (ko) * | 2011-12-19 | 2013-06-27 | 삼성전자주식회사 | 초음파 변환기의 셀, 소자, 이를 포함하는 초음파 변환기 및 그 제조 방법 |
| KR20200011594A (ko) * | 2014-07-14 | 2020-02-03 | 버터플라이 네트워크, 인크. | 마이크로제작된 초음파 트랜스듀서 및 관련된 장치와 방법 |
| KR20160018393A (ko) * | 2014-08-08 | 2016-02-17 | 캐논 가부시끼가이샤 | 전극이 관통 배선과 접속된 디바이스, 및 그 제조 방법 |
| KR20200112027A (ko) * | 2019-03-20 | 2020-10-05 | 한국과학기술연구원 | 정전용량형 미세가공 초음파 트랜스듀서 및 그 제조방법 |
| KR20200033240A (ko) * | 2020-03-10 | 2020-03-27 | 한국과학기술원 | 멤스 소자 및 멤스 디바이스의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102536838B1 (ko) | 2023-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210291228A1 (en) | Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections | |
| US10093534B2 (en) | Capacitive micromachined ultrasonic transducer and method of fabricating the same | |
| US8324006B1 (en) | Method of forming a capacitive micromachined ultrasonic transducer (CMUT) | |
| US9937528B2 (en) | Capacitive micromachined ultrasonic transducer (CMUT) forming | |
| US8980670B2 (en) | Electromechanical transducer and method of manufacturing the same | |
| US10335827B2 (en) | Ultrasonic transducer device with through-substrate via | |
| US10835922B2 (en) | Ultrasound transducer device and method of manufacturing the same | |
| US8222065B1 (en) | Method and system for forming a capacitive micromachined ultrasonic transducer | |
| US9596528B2 (en) | Capacitive micromachined ultrasonic transducer and method of fabricating the same | |
| JP5734878B2 (ja) | 低温ウエハ接合によって作製されるモノリシック集積型ｃｍｕｔの作製方法 | |
| US20120187508A1 (en) | Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (cmut) array cells and array elements | |
| US20090148967A1 (en) | Methods of making and using integrated and testable sensor array | |
| KR102536838B1 (ko) | 정전용량형 미세가공 초음파 변환자 소자 및 그 제조 방법 | |
| CN110773408A (zh) | 电容式微纳超声换能器及其制备方法 | |
| US20230412989A1 (en) | Cmut transducer and method for manufacturing a cmut transducer | |
| JP6144752B2 (ja) | 高周波数ｃｍｕｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |