KR20220134611A - 반도체 디바이스 인쇄 검사 정렬을 위한 시스템 및 방법 - Google Patents
반도체 디바이스 인쇄 검사 정렬을 위한 시스템 및 방법 Download PDFInfo
- Publication number
- KR20220134611A KR20220134611A KR1020227029919A KR20227029919A KR20220134611A KR 20220134611 A KR20220134611 A KR 20220134611A KR 1020227029919 A KR1020227029919 A KR 1020227029919A KR 20227029919 A KR20227029919 A KR 20227029919A KR 20220134611 A KR20220134611 A KR 20220134611A
- Authority
- KR
- South Korea
- Prior art keywords
- alignment
- die
- row
- dies
- images
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 168
- 238000007689 inspection Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title description 35
- 230000008569 process Effects 0.000 claims abstract description 107
- 238000012549 training Methods 0.000 claims abstract description 75
- 230000003287 optical effect Effects 0.000 claims abstract description 52
- 230000007547 defect Effects 0.000 claims description 18
- 238000005286 illumination Methods 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000005259 measurement Methods 0.000 description 6
- 238000012512 characterization method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 230000000153 supplemental effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
- G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
- G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
- G06V10/7515—Shifting the patterns to accommodate for positional errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/77—Processing image or video features in feature spaces; using data integration or data reduction, e.g. principal component analysis [PCA] or independent component analysis [ICA] or self-organising maps [SOM]; Blind source separation
- G06V10/774—Generating sets of training patterns; Bootstrap methods, e.g. bagging or boosting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V20/00—Scenes; Scene-specific elements
- G06V20/50—Context or environment of the image
- G06V20/52—Surveillance or monitoring of activities, e.g. for recognising suspicious objects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20021—Dividing image into blocks, subimages or windows
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V2201/00—Indexing scheme relating to image or video recognition or understanding
- G06V2201/06—Recognition of objects for industrial automation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Multimedia (AREA)
- Databases & Information Systems (AREA)
- Artificial Intelligence (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- Health & Medical Sciences (AREA)
- Computing Systems (AREA)
- General Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
시스템은 광학 검사 서브시스템에 통신 가능하게 결합된 컨트롤러를 포함하고, 컨트롤러는 샘플의 트레이닝 이미지를 수신하고; 마스터 다이에서 정렬 타겟을 식별하고; 마스터 다이 및 기준 다이의 제1 세트를 포함하는 샘플의 제1 다이 행의 기준 이미지의 제1 세트를 수신하고; 제1 행의 정렬된 기준 이미지의 제1 세트를 생성하기 위해 미세 정렬 프로세스를 통해 기준 다이의 제1 세트를 마스터 다이에 정렬하고; 샘플의 제2 다이 행의 기준 이미지의 제2 세트를 수신하고; 코스 정렬 오프셋 값을 사용하여 정렬 타겟 및 트레이닝 이미지에 기초하여 기준 다이의 제2 세트를 마스터 다이에 정렬하고; 미세 정렬 프로세스를 통해 기준 다이의 제2 세트를 마스터 다이에 정렬하도록 구성된다.
Description
본 발명은 일반적으로 반도체 웨이퍼 제조 및 계측에 관한 것으로, 특히 반도체 디바이스 기준 이미지 및 트레이닝 이미지의 개선된 인쇄 검사 정렬을 위한 방법 및 시스템에 관한 것이다.
논리 디바이스 및 메모리 디바이스와 같은 반도체 디바이스의 제조는 일반적으로 반도체 디바이스의 다양한 피처 및 다중 층을 형성하기 위해 다수의 반도체 제조 및 계측 프로세스를 사용하여 반도체 디바이스를 처리하는 것을 포함한다. 일부 제조 프로세스는 웨이퍼와 같은 반도체 디바이스에 피처를 인쇄하기 위해 포토마스크/레티클을 이용한다. 반도체 디바이스가 측면으로 점점 작아지고 수직으로 확장됨에 따라, 웨이퍼 및 포토마스크/레티클 검사 프로세스의 감도와 처리량을 증가시키기 위해 향상된 검사 및 검토 디바이스 및 절차를 개발하는 것이 중요해지고 있다.
반도체 디바이스는 제조 프로세스 동안 결함이 생길 수 있다. 검사 프로세스는 반도체 제조 프로세스 중 다양한 단계에서 수행되어 샘플의 결함을 검출한다. 검사 프로세스는 집적 회로와 같은 반도체 디바이스를 제조하는 중요한 부분이다. 이러한 검사 프로세스는 반도체 디바이스의 치수가 감소함에 따라 받아들일 수 있는 반도체 디바이스를 성공적으로 제조하기 위해 더욱 중요해지고 있다. 비교적 작은 결함이라도 반도체 디바이스에서 원치 않는 변형을 유발할 수 있기 때문에 반도체 디바이스의 치수가 감소함에 따라 결함 검출이 매우 바람직하게 된다.
결함 검출은 이미지 정렬 프로세스를 통한 반도체 디바이스의 기준 이미지 및 테스트 이미지의 정확한 정렬을 요구할 수 있다. 이미지 정렬 프로세스는 기준 이미지 및 테스트 이미지 사이의 오프셋을 측정하고, 측정된 오프셋만큼 기준 이미지 및/또는 테스트 이미지를 시프트시키는 것을 포함할 수 있다. 그러나, 종래의 정렬 기술(예: 종래의 인쇄 검사 기술)은 일반적으로 다중 기준 다이를 마스터 다이에 적절하게 정렬하기 위해 다중 스캔을 요구한다. 또한 종래의 정렬 기술은 표준 기준 다이(Standard Reference Die; SRD)의 단일-레티클 기준 경우에 대해서만 작동한다. 더욱이, 이러한 종래의 정렬 기술은 허용 가능한 정렬 임계값 내에서 이미지를 적절하게 정렬하지 못할 수 있다는 점에서 강건하지 않다.
따라서, 위에서 확인된 이전 접근법의 결점 중 하나 이상을 고치는 시스템 및 방법을 제공하는 것이 바람직할 것이다.
시스템은 개시된다. 실시예에서, 시스템은 광학 검사 서브시스템에 통신 가능하게 결합된 컨트롤러를 포함하고, 컨트롤러는 메모리에 저장된 프로그램 명령어 세트를 실행하도록 구성된 하나 이상의 프로세서를 포함하고, 프로그램 명령어 세트는 하나 이상의 프로세서로 하여금 마스터 다이를 포함하는 샘플의 하나 이상의 트레이닝 이미지를 수신하고; 마스터 다이에서 하나 이상의 정렬 타겟을 식별하고 하나 이상의 정렬 타겟을 메모리에 저장하고; 마스터 다이 및 하나 이상의 기준 다이의 제1 세트를 포함하는 샘플의 제1 다이 행의 하나 이상의 기준 이미지의 제1 세트를 수신하고; 제1 행의 하나 이상의 정렬된 기준 이미지의 제1 세트를 생성하기 위해 하나 이상의 미세 정렬 프로세스를 통해 하나 이상의 기준 다이의 제1 세트를 마스터 다이에 정렬하고; 하나 이상의 기준 다이의 제2 세트를 포함하는 샘플의 제2 다이 행의 하나 이상의 기준 이미지의 제2 세트를 수신하고; 코스 정렬 오프셋 값을 사용하여 정렬 타겟 및 하나 이상의 트레이닝 이미지에 기초하여 하나 이상의 기준 다이의 제2 세트를 마스터 다이에 정렬하고; 제2 다이 행의 하나 이상의 정렬된 기준 이미지의 제2 세트를 생성하기 위해 미세 정렬 프로세스를 통해 하나 이상의 기준 다이의 제2 세트를 마스터 다이에 정렬 하게 하도록 구성된다.
시스템이 개시된다. 실시예에서, 시스템은 샘플의 이미지를 얻도록 구성된 광학 검사 서브시스템을 포함한다. 시스템은 광학 검사 서브시스템에 통신 가능하게 결합된 컨트롤러를 더 포함할 수 있으며, 컨트롤러는 메모리에 저장된 프로그램 명령어 세트를 실행하도록 구성된 하나 이상의 프로세서를 포함하고, 프로그램 명령어 세트는 하나 이상의 프로세서로 하여금 광학 검사 서브시스템으로부터 마스터 다이를 포함하는 제1 샘플의 하나 이상의 트레이닝 이미지를 수신하고; 마스터 다이에서 하나 이상의 정렬 타겟을 식별하고 하나 이상의 정렬 타겟을 메모리에 저장하고; 광학 검사 서브시스템으로부터 마스터 다이 및 하나 이상의 기준 다이의 제1 세트를 포함하는 제2 샘플의 제1 다이 행의 하나 이상의 기준 이미지의 제1 세트를 수신하고; 제1 행의 하나 이상의 정렬된 기준 이미지의 제1 세트를 생성하기 위해 하나 이상의 미세 정렬 프로세스를 통해 하나 이상의 기준 다이의 제1 세트를 마스터 다이에 정렬하고; 광학 검사 서브시스템으로부터 하나 이상의 기준 다이의 제2 세트를 포함하는 제2 샘플의 제2 다이 행의 하나 이상의 기준 이미지의 제2 세트를 수신하고; 코스 정렬 오프셋 값을 사용하여 정렬 타겟 및 하나 이상의 트레이닝 이미지에 기초하여 하나 이상의 기준 다이의 제2 세트를 마스터 다이에 정렬하고; 제2 다이 행의 하나 이상의 정렬된 기준 이미지의 제2 세트를 생성하기 위해 미세 정렬 프로세스를 통해 하나 이상의 기준 다이의 제2 세트를 마스터 다이에 정렬하게 하도록 구성된다.
방법이 개시된다. 실시예에서, 방법은 마스터 다이를 포함하는 샘플의 하나 이상의 트레이닝 이미지를 얻는 단계; 마스터 다이에서 하나 이상의 정렬 타겟을 식별하고 하나 이상의 정렬 타겟을 메모리에 저장하는 단계; 마스터 다이 및 하나 이상의 기준 다이의 제1 세트를 포함하는 샘플의 제1 다이 행의 하나 이상의 기준 이미지의 제1 세트를 얻는 단계; 제1 행의 하나 이상의 정렬된 기준 이미지의 제1 세트를 생성하기 위해 하나 이상의 미세 정렬 프로세스를 통해 하나 이상의 기준 다이의 제1 세트를 마스터 다이에 정렬하는 단계; 하나 이상의 기준 다이의 제2 세트를 포함하는 샘플의 제2 다이 행의 하나 이상의 기준 이미지의 제2 세트를 얻는 단계; 코스 정렬 오프셋 값을 사용하여 정렬 타겟 및 하나 이상의 트레이닝 이미지에 기초하여 하나 이상의 기준 다이의 제2 세트를 마스터 다이에 정렬하는 단계; 및 제2 다이 행의 하나 이상의 정렬된 기준 이미지의 제2 세트를 생성하기 위해 미세 정렬 프로세스를 통해 하나 이상의 기준 다이의 제2 세트를 마스터 다이에 정렬하는 단계를 포함한다.
전술한 일반적인 설명 및 다음의 상세한 설명 모두는 단지 예시적이고 설명적인 것이며 청구된 바와 같이 본 발명을 반드시 제한하는 것은 아님을 이해해야 한다. 본 명세서에 포함되고 명세서의 일부를 구성하는 첨부 도면은 본 발명의 실시예를 예시하고 일반적인 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
본 개시의 수많은 장점은 다음과 같은 첨부 도면을 참조하여 당업자에 의해 더 잘 이해될 수 있다
도 1은 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 이미지에 대한 인쇄 검사 정렬을 수행하기 위한 시스템을 예시한다.
도 2a 내지 도 2b는 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 이미지의 인쇄 검사 정렬을 수행하기 위한 방법의 흐름도를 예시한다.
도 3a는 본 개시의 하나 이상의 실시예에 따른, 마스터 다이 및 복수의 기준 다이를 포함하는 샘플의 트레이닝 이미지의 단순화된 블록도를 예시한다.
도 3b는 본 개시의 하나 이상의 실시예에 따른, 마스터 다이 및 복수의 기준 다이를 포함하는 샘플의 기준 이미지의 단순화된 블록도를 예시한다.
도 4는 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 이미지의 인쇄 검사 정렬을 수행하기 위한 개략도를 예시한다.
도 5는 기준 이미지 및 트레이닝 이미지 사이의 정렬 타겟의 오프셋을 예시하는 그래프이다.
도 6은 본 개시의 하나 이상의 실시예에 따른, 정규화된 상호 상관(NCC)에 기초하여 정렬한 이후의 기준 이미지 및 트레이닝 이미지 사이의 정렬 타겟의 오프셋을 예시하는 그래프이다.
도 7a는 본 개시의 하나 이상의 실시예에 따른, 미세 정렬 프로세스를 위해 작은 블록으로 분할된 이미지의 스와스(swath)를 예시한다.
도 7b는 본 개시의 하나 이상의 실시예에 따른, 미세 정렬 후의 정렬 타겟의 오프셋을 예시하는 그래프이다.
도 8은 본 개시의 하나 이상의 실시예에 따른 샘플의 이미지를 예시한다.
도 9는 X-방향에서 도 8의 이미지를 포함하는 정렬 블록을 사용하여 측정된 오프셋을 예시하는 그래프이다.
도 10은 본 개시의 하나 이상의 실시예에 따른, 스와스 레벨 후처리 이후 x-방향에서 도 8의 이미지의 정렬 타겟의 오프셋을 예시하는 그래프이다.
도 11은 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 광학 이미지 내의 영역의 안정성을 예시한다.
도 1은 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 이미지에 대한 인쇄 검사 정렬을 수행하기 위한 시스템을 예시한다.
도 2a 내지 도 2b는 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 이미지의 인쇄 검사 정렬을 수행하기 위한 방법의 흐름도를 예시한다.
도 3a는 본 개시의 하나 이상의 실시예에 따른, 마스터 다이 및 복수의 기준 다이를 포함하는 샘플의 트레이닝 이미지의 단순화된 블록도를 예시한다.
도 3b는 본 개시의 하나 이상의 실시예에 따른, 마스터 다이 및 복수의 기준 다이를 포함하는 샘플의 기준 이미지의 단순화된 블록도를 예시한다.
도 4는 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 이미지의 인쇄 검사 정렬을 수행하기 위한 개략도를 예시한다.
도 5는 기준 이미지 및 트레이닝 이미지 사이의 정렬 타겟의 오프셋을 예시하는 그래프이다.
도 6은 본 개시의 하나 이상의 실시예에 따른, 정규화된 상호 상관(NCC)에 기초하여 정렬한 이후의 기준 이미지 및 트레이닝 이미지 사이의 정렬 타겟의 오프셋을 예시하는 그래프이다.
도 7a는 본 개시의 하나 이상의 실시예에 따른, 미세 정렬 프로세스를 위해 작은 블록으로 분할된 이미지의 스와스(swath)를 예시한다.
도 7b는 본 개시의 하나 이상의 실시예에 따른, 미세 정렬 후의 정렬 타겟의 오프셋을 예시하는 그래프이다.
도 8은 본 개시의 하나 이상의 실시예에 따른 샘플의 이미지를 예시한다.
도 9는 X-방향에서 도 8의 이미지를 포함하는 정렬 블록을 사용하여 측정된 오프셋을 예시하는 그래프이다.
도 10은 본 개시의 하나 이상의 실시예에 따른, 스와스 레벨 후처리 이후 x-방향에서 도 8의 이미지의 정렬 타겟의 오프셋을 예시하는 그래프이다.
도 11은 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 광학 이미지 내의 영역의 안정성을 예시한다.
이하, 첨부 도면에 예시된 개시된 발명을 상세히 참조할 것이다.
일반적으로 도 1 내지 도 11을 참조하여, 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 이미지에 대한 인쇄 검사 정렬을 수행하기 위한 시스템 및 방법이 설명된다.
결함을 검출하는 것은 이미지 정렬 프로세스를 통한 반도체 디바이스의 기준 이미지 및 테스트 이미지의 정확한 정렬을 요구할 수 있다. 이미지 정렬 프로세스는 기준 이미지 및 테스트 이미지 사이의 오프셋을 측정하는 단계 및 측정된 오프셋만큼 기준 이미지 및/또는 테스트 이미지를 시프트시키는 단계를 포함할 수 있다. 종래의 광대역 플라즈마(BroadBand Plasma; BBP) 검사는 샘플 제작 중에 생성된 샘플 결함을 식별하는 데 사용될 수 있으며, 동일한 스와스 내에서 동일한 스캔으로부터 샘플에 상이한 다이를 정렬하도록 구성될 수 있다. 인쇄 검사를 위해, 정렬은 상이한 스캔 및 상이한 스와스에 걸쳐 수행되어야 하며, 별도의 샘플 간에도 필요할 수 있다.
극자외선(EUV) 리소그래피가 7nm 미만의 디자인 룰 디바이스를 제조하기 위한 생산에 활발히 사용됨에 따라, EUV 마스크/레티클의 검사가 점점 더 중요해지고 있다. 일반적으로 광학 레티클 검사 툴은 EUV 마스크를 검사하는 데 사용된다. 그러나 기존의 레티클 검사 툴에서 사용되는 광학 파장에 대해 비투과성인 펠리클(pellicle)이 EUV 마스크/레티클에 있는 경우, 인쇄된 샘플의 검사에 기초한 대체 검사 방법론이 필요하다. 인쇄된 웨이퍼 검사 방법론은 때때로 "레티클 인쇄 검사(Reticle Print Check)"라고 지칭될 수 있다.
레티클 인쇄 검사는 인쇄된 웨이퍼 검사를 통한 EUV 마스크 모니터링을 위한 BBP 검사 솔루션이다. 일부 레티클 인쇄 검사 기술은 대략적인 정렬 프로세스 및 미세 정렬 프로세스를 포함하는 2단계 검사/정렬 프로세스를 사용했다. 이 대략 및 미세 정렬 접근법은 때때로 20nm 이상의 리피터 결함(repeater defect)을 검출하는 것을 목표로 하는 SRD+ 20nm에서 이용될 수 있다. SRD+ 20nm 트레인(train)에서, 기준 다이는 하나의 다이 행으로부터 저장된다. 그 후, 10nm 이상의 리피터 결함을 검출하기 위해 인쇄 검사 10nm가 이용될 수 있다.
그러나, 이러한 종래의 정렬 기술은 일반적으로 정렬을 수행하기 위해 동일한 스와스 내에서 동일한 스캔으로부터 다이-대-다이 정렬을 이용한다. 따라서, 이러한 종래의 정렬 기술(예를 들어, 종래의 인쇄 검사 기술)은 일반적으로 다중 기준 다이를 마스터 다이에 적절하게 정렬하기 위해 다중 스캔을 필요로 한다. 더 작은 리피터 결함을 검출하기 위한 과제 중 하나는 인쇄 검사 단일 다이 레티클(Single Die Reticle; SDR) 트레인 동안 다중 다이 행(예: 다중 스캔, 다중 스와스)에서 다중 기준 다이를 저장하는 것이다. 더욱이, 이러한 종래의 정렬 기술은 허용 가능한 정렬 임계값 내에서 이미지를 적절하게 정렬하지 못한다는 점에서 강건하지 않다.
따라서, 본 개시의 실시예는 위에서 식별된 이전 접근법의 결점 중 하나 이상을 고치는 시스템 및 방법에 관한 것이다. 본 개시의 실시예는 트레인 동안 단일 스캔에서 다중 다이로부터의 다중 기준 다이를 마스터 다이로 정렬할 수 있는 시스템 및 방법에 관한 것이다. 단일 스캔 동안, 본 개시의 실시예는 다수의 다이 행으로부터 마스터 다이 및 기준 다이를 식별, 정렬 및 저장할 수 있다. 본 개시의 추가적인 실시예는 충분한 대략적인 정렬 임계값 내에서 복수의 기준 다이를 마스터 다이에 정렬하기 위해 단일의 대략적인 정렬 오프셋 값을 이용하는 것에 관한 것이다.
본 개시의 시스템 및 방법은 단일 스캔 내에서 인쇄 검사 정렬이 수행될 수 있게 할 수 있다는 점이 본 명세서에서 고려된다. 본 개시의 실시예는 또한 단일 다이 레티클(Single-Die Reticle; SDR) 및 다중 다이 레티클(Multi-Die Reticle; MDR) 사용 사례 모두에 대한 인쇄 검사에서 보다 강건한 정렬을 가능하게 함으로써 대략적인 정렬 프로세스를 개선할 수 있다. 또한, 본 개시의 실시예가 스캔-대-스캔 변동을 감소시킬 수 있다는 점이 본 명세서에서 고려된다.
도 1은 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 이미지에 대한 인쇄 검사 정렬을 수행하기 위한 시스템(100)을 예시한다. 특히, 도 1은 반도체 디바이스 트레이닝 이미지(125) 및 기준 이미지(135)를 정렬하기 위한 시스템(100)을 예시한다.
실시예에서, 시스템(100)은 광학적 특성화 서브시스템(102)을 포함할 수 있다. 광학 검사 서브시스템(102)은 이미지 기반 계측 툴, 검토 툴 등을 포함하지만 이에 제한되지 않는, 당업계에 알려진 임의의 광학 기반 검사/특성화 시스템 또는 툴을 포함할 수 있다. 예를 들어, 검사 서브시스템(102)은 광학 암시야(dark-field) 검사 툴 및/또는 광학 명시야(bright-field) 검사 툴을 포함할 수 있다. 광학 검사 서브시스템(102)은 조명 소스(112), 조명 암(111), 수집 암(113), 및 검출기 어셈블리(126)를 포함할 수 있지만 이에 제한되지 않는다.
일 실시예에서, 광학 검사 서브시스템(102)은 스테이지 어셈블리(122) 상에 배치된 샘플(120)을 검사 및/또는 측정하도록 구성된다. 조명 소스(112)는 광대역 방사선 소스(예를 들어, 크세논 램프, 레이저 지속 플라즈마(Laser-Sustained Plasma; LSP) 조명 소스), 협대역 조명 소스(예를 들어, 레이저 조명 소스) 등을 포함하지만 이에 제한되지 않는, 조명(101)을 생성하기 위한 당업계에 알려진 임의의 조명 소스를 포함할 수 있다. 조명 소스(112)는 DUV, UV, VUV, 및/또는 EUV 조명을 생성하도록 구성될 수 있다. 예를 들어, EUV 조명 소스는 EUV 범위에서 조명을 생성하도록 구성된 방전 생성 플라즈마(Discharge Produced Plasma; DPP) 조명 소스 또는 레이저 생성 플라즈마(Laser Produced Plasma; LPP) 조명 소스를 포함할 수 있다. 다른 예로서, 조명 소스(1002)는 X선 방사선을 생성하도록 구성될 수 있다. 다른 실시예에서, 조명 소스(112)는 하나 이상의 방향으로 조명 소스(112)를 작동시키도록 구성된 포지셔너의 세트에 동작 가능하게 결합될 수 있다. 예를 들어, 컨트롤러(104)는 시스템(100)의 구성요소 중 임의의 것에 의해 생성된 빔 오정렬을 수정하기 위해 X-방향, Y-방향 및/또는 Z-방향 중 하나 이상으로 조명 소스(112)를 병진하도록 포지셔너 세트를 지향할 수 있다.
다른 실시예에서, 광학 검사 서브시스템(102)은 조명(101)을 샘플(120)로 지향시키도록 구성된 조명 암(111)을 포함할 수 있다. 광학 검사 서브시스템(102)의 조명 소스(112)는 암시야 배향, 명시야 배향 등을 포함하지만 이에 제한되지 않는 당업계에 공지된 임의의 배향으로 구성될 수 있음에 유의한다. 예를 들어, 하나 이상의 광학 요소(114, 124)는 암시야 배향, 명시야 배향 등으로 검사 서브시스템(102)을 구성하기 위해 선택적으로 조정될 수 있다.
샘플(120)은 웨이퍼(예를 들어, 반도체 웨이퍼), 레티클, 포토마스크 등을 포함하지만 이에 제한되지 않는 당업계에 공지된 임의의 샘플을 포함할 수 있다. 본 개시를 통해 사용된 용어 "웨이퍼"는 반도체 및/또는 비반도체 재료로 이루어진 기판을 지칭한다. 예를 들어, 반도체 재료의 경우, 웨이퍼는 단결정 실리콘, 갈륨 비소, 및/또는 인화인듐으로 형성될 수 있지만 이에 제한되지는 않는다. 다른 실시예에서, 샘플(120)은 포토마스크/레티클을 포함한다. 이와 같이, 용어 "웨이퍼", "샘플" 및 "샘플”은 본 개시에서 상호교환적으로 사용될 수 있다. 따라서, 위의 설명은 본 개시의 범위를 한정하는 것으로 해석되어서는 안 되며, 예시에 불과하다.
일 실시예에서, 샘플(120)은 샘플(120)의 이동을 용이하게 하기 위해 스테이지 어셈블리(122) 상에 배치된다. 다른 실시예에서, 스테이지 어셈블리(122)는 작동 가능한 스테이지이다. 예를 들어, 스테이지 어셈블리(122)는 하나 이상의 선형 방향(예를 들어, x-방향, y-방향 및/또는 z-방향)을 따라 샘플(120)을 선택적으로 병진시키는 데 적합한 하나 이상의 병진 스테이지를 포함할 수 있지만 이에 제한되지 않는다. 다른 예로서, 스테이지 어셈블리(122)는 회전 방향을 따라 샘플(120)을 선택적으로 회전시키기에 적합한 하나 이상의 회전 스테이지를 포함할 수 있지만 이에 제한되지 않는다. 다른 예로서, 스테이지 어셈블리(122)는 선형 방향을 따라 샘플(120)을 선택적으로 병진 이동시키기에 적합한 병진 스테이지 및/또는 회전 방향을 따라 샘플(120)을 회전시키기에 적합한 회전 스테이지를 포함할 수 있지만, 이에 제한되지는 않는다. 시스템(100)은 당업계에 공지된 임의의 스캐닝 모드에서 동작할 수 있음을 본 명세서에서 유의한다.
조명 암(111)은 당업계에 공지된 임의의 수 및 임의의 유형의 광학 구성요소를 포함할 수 있다. 일 실시예에서, 조명 암(111)은 하나 이상의 광학 요소(114), 하나 이상의 광학 요소(115)의 세트, 빔 스플리터(116), 및 대물 렌즈(118)를 포함한다. 이와 관련하여, 조명 암(111)은 조명 소스(112)로부터의 조명(101)을 샘플(120)의 표면 상으로 집속하도록 구성될 수 있다. 하나 이상의 광학 요소(114)는 하나 이상의 미러, 하나 이상의 렌즈, 하나 이상의 편광기, 하나 이상의 빔 스플리터, 파장판 등을 포함하지만 이에 제한되지 않는 당업계에 공지된 임의의 광학 요소를 포함할 수 있다.
다른 실시예에서, 광학 검사 서브시스템(102a)은 샘플(120)로부터 반사되거나 산란된 조명을 수집하도록 구성된 수집 암(113)을 포함한다. 다른 실시예에서, 수집 암(113)은 반사 및 산란된 광을 하나 이상의 광학 요소(124)를 통해 검출기 어셈블리(126)의 하나 이상의 센서로 지향 및/또는 집속할 수 있다. 하나 이상의 광학 요소(124)는 하나 이상의 미러, 하나 이상의 렌즈, 하나 이상의 편광기, 하나 이상의 빔 스플리터, 파장판 등을 포함하지만 이에 제한되지 않는 당업계에 공지된 임의의 광학 요소를 포함할 수 있다. 검출기 어셈블리(126)는 샘플(120)로부터 반사되거나 산란된 조명을 검출하기 위한 당업계에 공지된 임의의 센서 및 검출기 어셈블리를 포함할 수 있음에 유의한다.
다른 실시예에서, 광학 검사 서브시스템(102)의 검출기 어셈블리(126)는 샘플(120)로부터 반사되거나 산란된 조명에 기초하여 샘플(120)의 계측 데이터를 수집하도록 구성된다. 검출기 어셈블리(126)는 광 증배관(Photo-Multiplier Tube; PMT), 전하 결합 소자(Charge Coupled Device; CCD), 시간-지연 통합(Time-Delay Integration; TDI) 카메라 등을 포함하지만 이에 제한되지 않는 당업계에 공지된 임의의 검출기 어셈블리를 포함할 수 있다. 다른 실시예에서, 검출기 어셈블리(126)는 수집된/얻은 이미지(예: 트레이닝 이미지(125), 기준 이미지(135)) 및/또는 계측 데이터를 컨트롤러(104)로 전송하도록 구성된다.
실시예에서, 컨트롤러(104)는 광학 검사 서브시스템(102)의 다양한 구성요소에 통신 가능하게 결합될 수 있다. 예를 들어, 컨트롤러(104)는 조명 소스(112), 스테이지 어셈블리(122), 및/또는 검출기 어셈블리(126)에 동작 가능하게 결합될 수 있다. 시스템(100)의 컨트롤러(104)는 하나 이상의 프로세서(106) 및 메모리(108)를 포함할 수 있다. 메모리(108)는 하나 이상의 프로세서(106)가 본 개시의 다양한 단계를 수행하게 하도록 구성된 프로그램 명령어를 포함할 수 있다. 일 실시예에서, 프로그램 명령어는 샘플(120)의 하나 이상의 측정을 수행하기 위해 하나 이상의 프로세서(106)가 광학 검사 서브시스템(102)의 하나 이상의 특성을 조정하게 하도록 구성된다.
일 실시예에서, 하나 이상의 프로세서(106)는 당업계에 공지된 임의의 하나 이상의 처리 요소를 포함할 수 있다. 이러한 의미에서, 하나 이상의 프로세서(106)는 소프트웨어 알고리즘 및/또는 명령어를 실행하도록 구성된 임의의 마이크로프로세서 유형 디바이스를 포함할 수 있다. 일 실시예에서, 하나 이상의 프로세서(106)는 본 개시 전체에 걸쳐 설명된 바와 같이 데스크탑 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 또는 시스템(100)을 작동하도록 구성된 프로그램을 실행하도록 구성된 다른 컴퓨터 시스템(예: 네트워크로 연결된 컴퓨터)으로 구성될 수 있다. 본 개시 전체에 걸쳐 설명된 단계는 단일 컴퓨터 시스템 또는 대안적으로 다중 컴퓨터 시스템에 의해 수행될 수 있음을 인식해야 한다. 또한, 본 개시 전체에 걸쳐 설명된 단계는 하나 이상의 프로세서(106) 중 임의의 하나 이상에서 수행될 수 있음을 인식해야 한다. 일반적으로, 용어 "프로세서"는 메모리(108)로부터 프로그램 명령어를 실행하는 하나 이상의 처리 요소를 갖는 임의의 디바이스를 포함하도록 광범위하게 정의될 수 있다. 더욱이, 시스템(100)의 상이한 서브시스템(예: 조명 소스(112), 전자 빔 소스(128), 검출기 어셈블리(126), 전자 검출기 어셈블리(134), 컨트롤러(104), 사용자 인터페이스(110) 등)은 본 개시 전체에 걸쳐 설명된 단계의 적어도 일부를 수행하기에 적합한 프로세서 또는 논리 요소를 포함할 수 있다. 따라서, 위의 설명은 본 개시에 대한 제한이 아닌 단순히 예시로 해석되어야 한다.
메모리(108)는 연관된 하나 이상의 프로세서(106)에 의해 실행가능한 프로그램 명령어 및 검사 서브시스템(102)으로부터 수신된 데이터를 저장하기에 적합한 당업계에 공지된 임의의 저장 매체를 포함할 수 있다. 예를 들어, 메모리(108)는 비일시적 메모리 매체를 포함할 수 있다. 예를 들어, 메모리(108)는 읽기 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 자기 또는 광학 메모리 디바이스(예를 들어, 디스크), 자기 테이프, 솔리드 스테이트 드라이브 등을 포함할 수 있지만 이에 제한되지 않는다. 메모리(108)는 하나 이상의 프로세서(106)와 함께 공통 컨트롤러 하우징에 수용될 수 있음에 또한 유의한다. 대안적인 실시예에서, 메모리(108)는 프로세서(106), 컨트롤러(104) 등의 물리적 로케이션에 대해 원격 위치될 수 있다. 다른 실시예에서, 메모리(108)는 하나 이상의 프로세서(106)로 하여금 본 개시를 통해 설명된 다양한 단계를 수행하게 하기 위한 프로그램 명령어를 유지한다.
일 실시예에서, 사용자 인터페이스(110)는 컨트롤러(104)에 통신 가능하게 결합된다. 일 실시예에서, 사용자 인터페이스(110)는 하나 이상의 데스크탑, 태블릿, 스마트폰, 스마트 시계 등을 포함할 수 있지만 이에 제한되지 않는다. 다른 실시예에서, 사용자 인터페이스(110)는 시스템(100)의 데이터를 사용자에게 표시하는데 사용되는 디스플레이를 포함한다. 사용자 인터페이스(110)의 디스플레이는 당업계에 공지된 임의의 디스플레이를 포함할 수 있다. 예를 들어, 디스플레이는 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 기반 디스플레이 또는 CRT 디스플레이를 포함할 수 있지만 이에 국한되지 않는다. 당업자는 사용자 인터페이스(110)와 통합될 수 있는 임의의 디스플레이 디바이스가 본 개시의 구현에 적합하다는 것을 인식해야 한다. 다른 실시예에서, 사용자는 사용자 인터페이스(110)의 사용자 입력 디바이스를 통해 사용자에게 표시된 데이터에 응답하여 선택 및/또는 명령어를 입력할 수 있다.
앞서 언급한 바와 같이, 시스템(100)의 컨트롤러(104)는 메모리(108)에 저장된 프로그램 명령어 세트를 실행하도록 구성된 하나 이상의 프로세서(106)를 포함할 수 있으며, 프로그램 명령어 세트는 하나 이상의 프로세서(106)로 하여금 본 개시의 다양한 단계/기능을 수행하게 하도록 구성된다. 일 실시예에서, 프로그램 명령어는 샘플(120)의 하나 이상의 측정을 수행하기 위해 하나 이상의 프로세서(106)로 하여금 광학 검사 서브시스템(102)의 하나 이상의 특성을 조정하게 하도록 구성된다. 다른 예로서, 프로그램 명령어 세트는 컨트롤러(104)의 하나 이상의 프로세서(106)로 하여금 마스터 다이를 포함하는 샘플의 하나 이상의 트레이닝 이미지를 수신하고; 마스터 다이에서 하나 이상의 정렬 타겟을 식별하고 메모리에 하나 이상의 정렬 타겟을 저장하고; 마스터 다이 및 하나 이상의 기준 다이의 제1 세트를 포함하는 샘플의 제1 다이 행의 하나 이상의 기준 이미지의 제1 세트를 수신하고; 제1 행의 하나 이상의 정렬된 기준 이미지의 제1 세트를 생성하기 위해 미세 정렬을 사용하여 각각의 정렬 블록 상에서 마스터 다이에 하나 이상의 기준 다이의 제1 세트를 정렬하고; 하나 이상의 기준 다이의 제2 세트를 포함하는 샘플의 제2 다이 행의 하나 이상의 기준 이미지의 제2 세트를 수신하고; 코스 정렬 오프셋 값을 사용하여 정렬 타겟 및 하나 이상의 트레이닝 이미지에 기초하여 하나 이상의 기준 다이의 제2 세트를 마스터 다이에 정렬하고; 제2 다이 행의 하나 이상의 정렬된 기준 이미지의 제2 세트를 생성하기 위해 미세 정렬 프로세스를 통해 하나 이상의 기준 다이의 제2 세트를 마스터 다이에 정렬하게 하도록 구성될 수 있다.
컨트롤러(104)에 의해 수행되는 다양한 단계/기능은 도 2a 내지 도 2b를 참조하여 추가로 도시되고 이해될 수 있다.
도 2a 내지 도 2b는 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스(예: 샘플(120))의 이미지의 인쇄 검사 정렬을 수행하기 위한 방법(200)의 흐름도를 예시한다. 방법(200)의 단계는 시스템(100)에 의해 전부 또는 부분적으로 구현될 수 있음을 본 명세서에서 유의한다. 그러나, 추가적인 또는 대안적인 시스템 레벨 실시예가 방법(200)의 단계의 전부 또는 일부를 수행할 수 있다는 점에서 방법(200)은 시스템(100)으로 제한되지 않음이 추가로 인식된다.
단계(202)에서, 샘플(120)의 하나 이상의 트레이닝 이미지(125)를 얻는다. 예를 들어, 도 3a는 샘플(120)의 트레이닝 이미지(125)의 단순화된 블록도를 예시한다. 트레이닝 이미지(125)는 광학 특성화 서브시스템(102), 메모리, 네트워크 등을 포함하지만 이에 제한되지 않는 당업계에 공지된 임의의 소스로부터 수신될 수 있다. 예를 들어, 컨트롤러(104)는 광학 검사 서브시스템(102)로 하여금 하나 이상의 트레이닝 이미지(125)를 얻게 하도록 구성될 수 있고, 그 후 광학 검사 서브시스템(102)으로부터 하나 이상의 얻은 트레이닝 이미지(125)를 수신할 수 있다.
하나 이상의 트레이닝 이미지(125)는 샘플(120)의 하나 이상의 스와스 스캔 동안 얻을 수 있다. 예를 들어, 스와스 스캔(스와스 이미지)은 샘플(120)의 단일의 왼쪽에서 오른쪽으로의 스캔을 통해 얻을 수 있다. 다른 예로서, 스와스 이미지는 샘플(120)의 단일의 오른쪽에서 왼쪽으로의 스캔을 통해 얻을 수 있다. 본 명세서에서 스와스 스캔은 본 개시의 목적을 위해 다중 다이의 하나 이상의 이미지를 포함함에 유의한다. 또한, 본 명세서에서 각각의 다이 이미지는 본 개시의 목적을 위해 다수의 프레임 이미지를 포함함에 유의한다. 실시예에서, 하나 이상의 트레이닝 이미지(125)는 마스터 다이(306) 및 복수의 기준 다이(308a 내지 308n)를 포함하는 복수의 다이(304)를 포함할 수 있다. 수신된 트레이닝 이미지(125)는 메모리(108)에 저장될 수 있다.
마스터 다이(306)는 기준 다이(308) 각각을 마스터 다이(306)에 정렬하기 위해 후속 단계에서 사용될 수 있다. 마스터 다이(306)는 복수의 다이(304)로부터 수동으로 및/또는 자동으로 선택될 수 있다. 예를 들어, 컨트롤러(104)는 마스터 다이(306)가 될 복수의 다이(304) 중의 다이를 자동으로 선택할 수 있다. 다른 예로서, 사용자는 마스터 다이(306)를 선택하기 위해 사용자 인터페이스(110)를 통해 하나 이상의 입력 명령을 입력할 수 있다.
도 3a에 도시된 바와 같이, 복수의 다이(304)는 당업계에 공지된 임의의 배열/구성으로 배열될 수 있다. 예를 들어, 복수의 다이(304)는 복수의 다이 행(302a 내지 302e)을 포함하는 어레이로 배열될 수 있다. 그러나, 본 명세서에서 도 3a에 도시된 다이의 배열은 제한하는 것으로 간주되어서는 안 되고 단지 예시를 위해 제공됨에 유의한다.
SDR 트레인 동안, 하나의 다이가 마스터 다이로 선택될 수 있고, 하나 이상의 추가 다이가 기준 다이로 선택될 수 있다. 따라서, 실시예에서, 복수의 다이(304) 중 하나의 다이가 마스터 다이(306)로 식별되거나 선택될 수 있다. 유사하게, 하나 이상의 추가 다이가 기준 다이(308)로 식별되거나 선택될 수 있다. 일부 실시예에서, 마스터 다이(306)(예: "비기준 다이(310)")가 아닌 복수의 다이(304)의 각각의 다이는 기준 다이(308)로 식별/선택될 수 있다. 본 명세서에서 임의의 다이 행(302)으로부터의 임의의 다이가 SDR 트레인을 수행하도록 선택될 수 있음에 유의한다.
추가 및/또는 대안적인 실시예에서, 도 3a에 도시된 바와 같이, 복수의 다이(304)의 다이의 서브세트만이 기준 다이(308)로 선택될 수 있다. 복수의 기준 다이(304)가 다이 행(302)에 배열되는 일부 실시예에서, 기준 다이는 각각의 다이 행(302)이 하나 이상의 기준 다이(308)를 포함하도록 선택될 수 있다. 예를 들어, 마스터 다이(306)를 포함하는 제1 다이 행(302a)은 하나 이상의 기준 다이(308a, 308b, 308c)의 제1 세트를 포함할 수 있다. 유사하게, 다른 예로서, 제1 다이 행(302a)에 인접한 제2 다이 행(304b)은 하나 이상의 기준 다이(308d 내지 308g)의 제2 세트를 포함할 수 있다.
단계(204)에서, 마스터 다이(306) 내의 하나 이상의 정렬 타겟이 식별된다. 본 명세서에서 컨트롤러(104) 및/또는 사용자(사용자 인터페이스를 통해)가 자동으로 및/또는 수동으로 하나 이상의 정렬 타겟을 식별할 수 있음에 유의한다. 하나 이상의 정렬 타겟은 메모리(108)에 저장될 수 있다. 메모리(108)에 하나 이상의 정렬 타겟의 로케이션(location)/위치(position)를 저장함으로써, 정렬 타겟이 검색되고 후속하는 대략적인 정렬 프로세스 및 미세 정렬 프로세스에 활용될 수 있다.
예를 들어, 정렬 타겟은 두 이미지의 오프셋을 측정하는 데 사용될 수 있다. 정렬 타겟은 X-방향 및 Y-방향 모두에서 높은 기울기의 모서리 및/또는 로케이션을 포함하지만 이에 제한되지 않는 샘플(120)의 임의의 구별 가능 및/또는 식별 가능한 피처를 포함할 수 있다. 일반적으로 임의의 피처, 또는 고유한 X 및/또는 Y 방향 피처를 가진 구조가 정렬 타겟으로 사용될 수 있다. 일부 실시예에서, 대략적인 정렬 프로세스는 정렬 오프셋을 측정할 때 프레임당 하나의 정렬 타겟을 활용할 수 있다. 다른 실시예에서, 대략적인 정렬 프로세스는 스테이지 불확실성을 커버하도록 선택된 더 큰 탐색 범위를 활용한다. 본 명세서에서 스테이지 불확실성을 포함하기 위해 더 큰 검색 범위를 선택하면 대략적인 정렬 프로세스에 대해 자격이 부여되는 타겟이 더 적을 수 있음에 유의한다. 예를 들어, 타겟이 어레이 영역과 같은 반복 패턴 영역에 있는 경우 타겟이 오프셋 측정에 적합하지 않다. 이와 관련하여, 스파스 타겟으로부터의 오프셋이 미세 이미지 변위를 적절하게 나타내지 않을 수 있기 때문에 스와스의 전체 및/또는 스와스의 선택 영역에 대한 정렬 오프셋이 충분히 정확하지 않을 수 있다.
하나 이상의 정렬 타겟을 식별한 후, 컨트롤러(104)는 식별된 정렬 타겟에 기초하여 마스터 다이(306)에 대한 기준 다이(308) 각각의 위치 및/또는 오프셋을 결정하도록 구성될 수 있다. 예를 들어, 컨트롤러(104)는 마스터 다이(306)에 대한 기준 다이(308) 각각의 위치를 매핑하는 가상 "맵"을 구성하도록 구성될 수 있다. 이와 관련하여, 마스터 다이(306)에 대한 각각의 기준 다이(308)의 위치가 결정되고 메모리(108)에 저장될 수 있다.
단계(206)에서, 샘플(120)의 제1 다이 행(302a)의 하나 이상의 기준 이미지(135)의 제1 세트를 얻는다. 제1 다이 행(302a)은 마스터 다이(306) 및 하나 이상의 기준 다이(308a, 308b, 308c)의 제1 세트를 포함할 수 있다. 본 명세서에서 하나 이상의 기준 다이(308a 내지 308b)의 제1 세트는 임의의 수의 기준 다이(308)를 포함할 수 있음에 유의한다. 기준 이미지(135)는 광학 특성화 서브시스템(102), 메모리, 네트워크 등을 포함하지만 이에 제한되지 않는 당업계에 공지된 임의의 소스로부터 수신될 수 있다. 예를 들어, 컨트롤러(104)는 광학 검사 서브시스템(102)로 하여금 하나 이상의 기준 이미지(135)를 얻게 하도록 구성될 수 있고, 그 후 광학 검사 서브시스템(102)으로부터 하나 이상의 얻은 기준 이미지(135)를 수신할 수 있다. 일부 경우에, 얻은 기준 이미지(135) 및 트레이닝 이미지(125)는 오정렬될 수 있다. 예를 들어, 기준 이미지(135) 및 트레이닝 이미지(125)는 스테이지 불확실성, 센서 지터, 픽셀 시프트 등으로 인해 오정렬될 수 있다. 하나 이상의 얻은 기준 이미지(135)는 메모리에 저장될 수 있다.
도 3b는 본 개시의 하나 이상의 실시예에 따른 마스터 다이(306) 및 복수의 기준 다이(308a 내지 308n)를 포함하는 복수의 다이(304)를 포함하는 샘플(120)의 기준 이미지(135)의 단순화된 블록도를 예시한다. 본 명세서에서 달리 언급되지 않는 한, 본 명세서에서 도 3a에 도시된 트레이닝 이미지(125)와 연관된 임의의 논의는 도 3b에 예시된 기준 이미지(135)에 적용되는 것으로 간주될 수 있음에 유의한다.
일 실시예에서, 제1 다이 행(302a)의 하나 이상의 기준 이미지(135)의 제1 세트를 샘플(120)의 하나 이상의 스와스 스캔 동안 얻는다. 예를 들어, 제1 다이 행(302a)의 하나 이상의 기준 이미지(135)의 제1 세트는 샘플(120)의 제1 다이 행(302a)의 단일 스와스 스캔 동안 얻을 수 있다. 본 명세서에서 마스터 다이(306)를 포함하는 다이 행(302)은 "제1 다이 행(302a)"으로 식별될 수 있음에 유의한다. 따라서, 얻은 하나 이상의 기준 이미지(135)의 제1 세트는 마스터 다이(306)를 포함하는 다이 행(302)의 스와스 스캔 동안 얻은 하나 이상의 기준 이미지(135)를 포함할 수 있다.
본 개시의 목적을 위해, 샘플의 선택된 영역을 검사하기 위해 샘플 또는 샘플의 일부에 대한 "스캔"이 수행될 수 있다. 이와 관련하여, "단일 스캔"을 통해 정렬을 수행하도록 구성된 본 개시의 실시예는 샘플(120)의 임의의 주어진 영역이 한 번만 스캔/검사됨을 나타낸다(모든 영역이 검사되도록 보장하기 위해 임의의 스와스 오버레이 영역은 제외됨). 하나의 다이 행(302)의 모든 영역을 커버하기 위해, 다중 "스와스"를 가진 스캔이 요구될 수 있다. BBP 검사 툴에서, 일반적인 스와스 높이는 약 8000 내지 9000픽셀일 수 있다. 따라서 픽셀 크기가 50nm이고 다이 높이가 30mm라고 가정하면, 다이 행의 전체 높이를 스캔/검사하는 데 75개의 스와스(30,000,000/(8000*50) = 75개의 스와스)가 요구될 수 있다.
일부 실시예에서, 단일 샘플(120)은 트레이닝 이미지(125) 및 기준 이미지(135)를 얻는데 사용될 수 있다. 예를 들어, 샘플(120)의 스캔의 제1 세트는 트레이닝 이미지(125)를 얻는 데 사용될 수 있고, 샘플(120)의 스캔의 제2 세트는 기준 이미지(135)를 얻는 데 사용될 수 있다. 이 예에서, 도 3a에 예시된 샘플(120)은 도 3b에 예시된 동일한 샘플(120)을 포함할 수 있다. 추가적인 및/또는 대안적인 실시예에서, 트레이닝 이미지(125) 및 기준 이미지(135)의 후속 세트는 상이한 샘플(120)에 기초하여 얻을 수 있다. 예를 들어, 제1 샘플(120a)의 스캔의 제1 세트(예: 골든 레퍼런스)는 트레이닝 이미지(125)를 얻는데 사용될 수 있고, 제2 샘플(120b)의 스캔의 제2 세트(예: SRD(Standard Reference Die) 검사를 수행할 때 얻은 스캔)는 기준 이미지(135)를 얻는 데 사용될 수 있다. 이 예에서, 도 3a에 예시된 샘플(120)은 제1 샘플(120a)을 포함할 수 있고, 도 3b에 예시된 샘플(120)은 제2 샘플(120b)을 포함할 수 있다.
단계(208)에서, 하나 이상의 기준 다이(308a, 308b, 308c)의 제1 세트는 제1 다이 행(302a)의 하나 이상의 정렬된 기준 이미지(135)의 제1 세트를 생성하기 위해 하나 이상의 미세 정렬 프로세스를 통해 마스터 다이(306)에 정렬된다. 하나 이상의 기준 다이(308a, 308b, 308c)의 제1 세트는 하나 이상의 정렬된 기준 이미지(135)의 제1 세트를 생성하기 위해 정렬 타겟 및 하나 이상의 트레이닝 이미지(125)에 기초하여 마스터 다이(306)에 정렬될 수 있다. 예를 들어, 컨트롤러(104)는 하나 이상의 정렬된 기준 이미지(135)를 생성하기 위해 하나 이상의 정렬 타겟에 기초하여 기준 이미지(135)의 제1 세트 내에서 기준 다이(308a 내지 308c)의 제1 세트를 마스터 다이(306)에 정렬하도록 구성될 수 있다. 본 명세서에서 사용되는 바와 같이 용어 "정렬된 기준 이미지(135)"는 정렬된 기준 이미지(135) 내의 기준 다이(308)가 트레이닝 이미지(125) 내의 각각의 기준 다이(308)에 대응하도록(예: 매칭, 정렬하도록) 선택적으로 수정 및/또는 조정된 기준 이미지를 나타낼 수 있다. 실시예에서, 컨트롤러(104)는 하나 이상의 정렬된 기준 이미지(135)의 제1 세트를 메모리(108)에 저장하도록 구성될 수 있다.
실시예에서, 컨트롤러(104)는 하나 이상의 대략적인 정렬 프로세스 및/또는 하나 이상의 미세 정렬 프로세스를 통해 마스터 다이(306)에 하나 이상의 기준 다이(308a 내지 308c)의 제1 세트를 정렬하도록 구성될 수 있다. 대략적인 정렬 프로세스는 ± 2 픽셀 이내로 두 개의 이미지를 정렬(예: 기준 다이(308) 정렬)하는 데 사용될 수 있는 반면 미세 정렬 프로세스는 ±0.05 픽셀 이내로 두 개의 이미지를 정렬(예: 기준 다이(308) 정렬)하는 데 사용될 수 있다. 미세 정렬 프로세스는 SYSTEM AND METHOD FOR ALIGNING SEMICONDUCTOR DEVICE REFERENCE IMAGES AND TEST IMAGES라는 명칭으로 2017년 12월 11일에 출원된 미국 특허 출원 번호 15/837,582의 Hong et al.에 의해 더 자세히 논의되고, 이는 전체가 참조로 본 명세서에 통합된다.
본 명세서에서 단일 다이 행(302) 또는 스와스 스캔 내의 다이(예: 기준 다이(308))의 오프셋은 일반적으로 작을 수 있다(예: 대략 ± 3 픽셀 내)는 점을 유의한다. 이 오프셋 범위는 미세 정렬 프로세스의 범위 내에 있다. 이와 관련하여, 하나 이상의 기준 다이(308a, 308b, 308c)의 제1 세트는 대략적인 정렬 프로세스 없이 미세 정렬 프로세스로 직접 마스터 다이(306)에 정렬될 수 있다. 예를 들어, 일부 실시예에서, 단계(208)는 하나 이상의 미세 정렬 프로세스를 사용하여 마스터 다이(306)에 하나 이상의 기준 다이(308a 내지 308c)의 제1 세트를 정렬하는 단계를 포함할 수 있다. 예를 들어, 컨트롤러(104)는 하나 이상의 기준 이미지(135)의 제1 세트와 하나 이상의 트레이닝 이미지(125) 사이의 하나 이상의 정렬 타겟의 복수의 개별 오프셋을 측정함으로써 미세 정렬 프로세스를 통해 하나 이상의 기준 다이(308a 내지 308c)의 제1 세트를 마스터 다이(306)에 정렬하도록 구성될 수 있다. 그 후, 컨트롤러(104)는 기준 이미지(135)와 트레이닝 이미지(125) 사이의 왜곡을 수정하기 위해 측정된 개별 오프셋을 조정함으로써 기준 다이(308a 내지 308c)의 제1 세트를 마스터 다이(306)에 정렬하도록 구성될 수 있다.
제1 다이 행(302a) 내의 기준 다이(308)의 오프셋이 미세 정렬 프로세스의 범위보다 큰 경우에, 단계(208)는 하나 이상의 미세 정렬 프로세스가 뒤따르는 하나 이상의 대략적인 정렬 프로세스를 통해 기준 다이(308a 내지 308c)의 제1 세트를 마스터 다이(306)에 정렬하는 단계를 포함할 수 있다. 하나 이상의 대략적인 정렬 프로세스는 본 명세서에서 더 자세히 논의될 것이다.
단계(210)에서, 샘플(120)의 제2 다이 행(302b)의 하나 이상의 기준 이미지(135)의 제2 세트를 얻는다. 예를 들어, 컨트롤러(104)는 하나 이상의 기준 다이(308d, 308e, 308f, 308g)의 제2 세트를 포함하는 제2 다이 행(302b)의 하나 이상의 기준 이미지(135)의 제2 세트를 수신/획득할 수 있다. 기준 이미지(135)의 제2 세트는 광학 검사 서브시스템(102)을 포함하지만 이에 제한되지 않는 당업계에 공지된 임의의 이미지 소스로부터 얻을 수 있다. 일부 실시예에서, 제2 다이 행(302b)은 도 3b에 도시된 바와 같이 제1 다이 행(302a)에 직접 인접할 수 있다. 그러나, 본 명세서에서 달리 언급하지 않는 한, 이는 본 개시를 제한하는 것으로 간주되어서는 안 된다.
실시예에서, 하나 이상의 기준 이미지(135)의 제2 세트는 제2 다이 행(302b)의 스와스 스캔 동안 얻을 수 있다. 예를 들어, 트레이닝 이미지(125)를 제1 샘플(120a)의 스캔 동안 얻고, 기준 이미지(135)의 제1 세트를 제2 샘플(120b)의 제1 스와스 스캔 동안 얻는 실시예에서, 기준 이미지(135)의 제2 세트는 제2 샘플(120b)의 제2 스와스 스캔 동안 얻는다.
단계(212)에서, 하나 이상의 기준 다이(308d 내지 308g)의 제2 세트는 코스 정렬 오프셋 값을 사용하여 정렬 타겟 및 하나 이상의 트레이닝 이미지(125)에 기초하여 마스터 다이(306)에 정렬된다. 예를 들어, 컨트롤러(104)는 정렬 타겟에 기초하여 기준 다이(308d 내지 308g)의 제2 세트에 대한 대략적인 정렬 오프셋 값을 결정하고, 제2 세트의 정렬된 기준 이미지(135)를 생성하기 위해 기준 다이(308d-308g)의 제2 세트를 기준 이미지(135)의 제2 세트 내에서 마스터 다이(306)에 정렬하도록 구성될 수 있다. 본 명세서에서 이전에 언급된 바와 같이, 정렬된 기준 이미지(135)의 제2 세트는 기준 다이(308d 내지 308g)를 마스터 다이(306)(및/또는 트레이닝 이미지(125))에 정렬하기 위해 선택적으로 수정 및/또는 조정된 기준 이미지를 포함할 수 있다. 실시예에서, 컨트롤러(104)는 정렬된 기준 이미지(135)의 제2 세트를 메모리에 저장하도록 구성될 수 있다.
도 4는 본 개시의 하나 이상의 실시예에 따른 반도체 디바이스(샘플(120))의 이미지의 인쇄 검사 정렬을 수행하기 위한 개략도를 예시한다. 특히, 도 4는 기준 다이(308)와 마스터 다이(306)의 정렬을 예시한다. 도 4에 도시된 바와 같이, 컨트롤러(104)는 복수의 기준 다이(308)를 제1 다이 행(302a)에 위치된 마스터 다이(306)에 정렬하도록 구성될 수 있다. 복수의 기준 다이(308)는 제1 다이 행(302a)과 상이한 제2 다이 행(302b)에 위치될 수 있다.
도 4에 도시된 바와 같이, 컨트롤러(104)는 동일한 다이 행(302b) 내의 다이 사이의 각각의 오프셋뿐만 아니라 다이 행(302) 사이의 오프셋(예를 들어, 제2 다이 행(302b)과 제1 다이 행(302a) 사이의 오프셋)을 계산함으로써 기준 다이(308)를 마스터 다이(306)에 정렬하도록 구성될 수 있다. 예를 들어, 일 실시예에서, 기준 다이(308d)는 대략적인 정렬 프로세스 및 미세 정렬 프로세스를 통해 마스터 다이(306)에 정렬될 수 있다. 후속적으로, 기준 다이(308d)와 동일한 다이 행(302b) 내의 다른 다이(308)는 미세 정렬 프로세스를 통해서만 기준 다이(308d)에 정렬될 수 있다. 이와 관련하여, 하나의 기준 다이(308)를 마스터 다이(306)에 정렬함으로써, 동일한 행 내의 다른 기준 다이(308)는 대략적인 정렬 프로세스를 필요로 하지 않을 수 있는데, 이는 미세 정렬 프로세스가 이전에 정렬된 기준 다이(308d)에 정렬하기 위해 이용될 수 있기 때문이다.
일 실시예에서, 하나 이상의 대략적인 정렬(또는 전역 정렬) 프로세스는 스와스 전체 또는 스와스의 선택 영역의 2개의 이미지(예: 기준 이미지(135), 트레이닝 이미지(125)) 사이의 오프셋을 측정한다. 예를 들어, 대략적인 정렬 프로세스는 동일한 스캔으로부터의 이미지 사이의 오프셋을 측정할 수 있다. 다른 예로서, 대략적인 정렬 프로세스는 기준 이미지(135) 및 트레이닝 이미지(125) 사이의 오프셋을 측정할 수 있다. 다른 실시예에서, 대략적인 정렬 프로세스는 반도체 설계 데이터로부터 렌더링된 이미지 및 광학 기준 이미지(135) 사이의 오프셋을 측정할 수 있다.
스테이지 불확실성(예: 스테이지 어셈블리(122)의 위치 불확실성)으로 인해, 다이 행(예: 제1 다이 행(302a)에서 제2 다이 행(302b)까지)에 걸친 및/또는 스와스 스캔에 걸친 정렬 오프셋이 대략 ±1μm까지 상대적으로 클 수 있다. 이러한 큰 오프셋 검색 범위(±1μm)는 일반적으로 미세 정렬 프로세스의 범위보다 크다. 따라서, 다이 행(302)에 걸친 및/또는 스와스 스캔에 걸친 정렬 오프셋을 위해, 대략적인 정렬 프로세스 및 미세 정렬 프로세스가 모두 필요할 수 있다.
실시예에서, 대략적인 정렬 프로세스는 기준 이미지(135) 및 트레이닝 이미지(125)를 ±2 픽셀 이내로 정렬(예를 들어, 트레이닝 이미지(125)에 기초하여 기준 다이(308)를 마스터 다이(306)에 ±2 픽셀 이내로 정렬)하도록 구성될 수 있다. 이는 상대적으로 낮은 정확도 요구이지만, 사용되는 대략적인 정렬 프로세스는 기준 다이(308)를 ±2 픽셀 이내로 일관되게(항상) 정렬할 수 있다는 점에서 강건해야 한다. 그러나, 종래의 대략적인 정렬 기술은 때때로 2개의 이미지(또는 기준 다이(308))를 ±2 픽셀 이내로 적절하게 정렬하는 데 실패한다는 점에서 강건하지 않다는 것이 밝혀졌다. 대략적인 정렬 동안 제대로 정렬되지 않으면 후속적으로 미세 정렬 프로세스가 실패할 수 있다.
따라서, 본 개시의 일부 실시예는 이전의 대략적인 정렬 기술보다 더 강건한(예: 더 일관된) 대략적인 정렬 프로세스에 관한 것이다. 특히, 본 개시의 실시예는 상대적으로 적은 수의 정렬 타겟을 사용하여 항상 ±2 픽셀 이내로 2개의 이미지를 정렬할 수 있는 대략적인 정렬 프로세스에 관한 것이다.
본 개시의 대략적인 정렬 프로세스는 도 2b를 참조하여 더 이해될 수 있다. 도 2b는 본 개시의 하나 이상의 실시예에 따른 반도체 디바이스(예: 샘플(120))의 이미지의 인쇄 검사 정렬을 수행하기 위한 방법(200)의 일부의 흐름도를 예시한다. 특히, 도 2b는 대략적인 정렬 프로세스를 수행하기 위한 단계(212)의 하위 단계를 예시한다.
단계(216)에서, 하나 이상의 기준 이미지(135)의 제2 세트 및 하나 이상의 트레이닝 이미지(125) 사이의 오프셋 값이 하나 이상의 정렬 타겟 각각에 대해 결정된다. 예를 들어, 제2 다이 행(302b)의 스와스 스캔에 대해, 컨트롤러(104)는 복수의 정렬 타겟에 대한 스와스 스캔에 걸친 복수의 오프셋 값을 결정하도록 구성될 수 있다. 이는 도 5 내지 도 6을 참조하여 더 이해될 수 있다.
도 5는 기준 이미지 및 트레이닝 이미지 사이의 정렬 타겟의 오프셋을 예시하는 그래프(500)이다. 특히, 그래프(500)는 x-축 상의 복수의 정렬 타겟 및 y-축 상의 트레이닝 이미지 및 기준 이미지 사이의 각각의 정렬 타겟의 각각의 오프셋을 예시한다.
그래프(500)는 각각의 다이(예: 기준 다이(308), 테스트 다이) 및 마스터 다이(306) 사이의 다중 정렬 타겟으로부터 측정된 오프셋을 예시한다. 그래프(500)에 예시된 다이의 오프셋은 마스터 다이(306)의 스와스 스캔과 상이한 스와스 스캔으로부터 유래할 수 있다. 상이한 스와스는 샘플(120)의 동일한 스캔으로부터 유래될 수 있지만, 마스터 다이(306)와 비교하여 상이한 다이 행(302)의 것일 수 있다. 추가적인 및/또는 대안적인 실시예에서, 상이한 스와스는 별개의 샘플(120a, 120b)의 스캔으로부터 유래될 수 있다.
정렬 타겟은 단일 스와스 스캔에 걸쳐 샘플(120) 및/또는 마스터 다이(306) 상의 위치의 함수로서 x-축 상에 배열될 수 있다. 그래프(500)에 의해 도시된 바와 같이, 정렬 타겟에 걸쳐 명확하게 정의된 오프셋이 없다. 0과 1 사이의 오프셋을 나타내는 정렬 타겟의 제1 세트가 있는 반면, 정렬 타겟의 제2 세트는 대략 -8의 오프셋을 나타낸다. 종래의 정렬 클러스터링 알고리즘은 어떤 대략적인 정렬 오프셋이 선택되어야 하는지 정확하게 결정하지 못할 수 있다. 따라서, 종래의 대략적인 정렬 클러스터링 알고리즘은 정렬 타겟 세트에 대한 대략적인 정렬 오프셋을 식별하는 데 실패할 가능성이 높다.
본 개시의 실시예는 시스템(100) 및 방법(200)으로 하여금 그래프(500)에 도시된 이전의 대략적인 정렬 프로세스의 결점을 해결할 수 있게 할 수 있다. 예를 들어, 본 개시의 실시예는 스와스 스캔 내의 상대적인 위치가 아닌 정규화된 상호 상관(NCC) 값, 합 제곱 차이(SSD) 값 등과 같은 각각의 정렬 타겟과 연관된 다른 값에 따라 오프셋 값을 구성 및/또는 정렬할 수 있다.
예를 들어, 단계(218)에서, 컨트롤러(104)는 하나 이상의 정렬 타겟 각각에 대한 정규화된 상호 상관(NCC) 값을 계산할 수 있다. 예를 들어, 컨트롤러(104)는 그래프(500)의 x-축을 따라 그려진 정렬 타겟(예: 정렬 타겟 1 내지 79) 각각에 대한 NCC 값을 계산할 수 있다. 컨트롤러(104)는 당업계에 공지된 임의의 수학적 기술 또는 알고리즘을 사용하여 NCC 값을 계산하도록 구성될 수 있다. 실시예에서, 컨트롤러(104)는 NCC 값 및 연관된 정렬 타겟을 메모리(108)에 저장할 수 있다.
단계(220)에서, 컨트롤러(104)는 연관된 NCC 스코어에 따라 정렬 타겟을 배열 및/또는 정렬하도록 구성될 수 있다. 예를 들어, 컨트롤러(104)는 연관된 NCC 값에 따라 하나 이상의 정렬 타겟의 정렬된 목록을 생성하도록 구성될 수 있고, 여기서 정렬 타겟은 가장 큰 NCC 점수에서 가장 작은 NCC 점수까지 정렬된 목록 내에서 구성된다. 이는 도 6을 참조하여 더 이해될 수 있다.
도 6은 본 개시의 하나 이상의 실시예에 따른 정규화된 상호 상관(NCC)에 기초하여 정렬한 이후 기준 이미지(135) 및 트레이닝 이미지(125) 사이의 정렬 타겟의 오프셋을 예시하는 그래프(600)이다.
다시 한번, 그래프(600)는 x-축 상의 복수의 정렬 타겟, 및 y-축 상의 트레이닝 이미지 및 기준 이미지 사이의 각각의 정렬 타겟의 각각의 오프셋을 예시한다. 그러나, 도 5와 비교하여 그래프(600)는 각각의 정렬 타겟의 NCC 값에 따라 정렬 타겟 및 각각의 오프셋을 구성한다. 예를 들어, 컨트롤러(104)는 각각의 정렬 타겟에 대한 NCC 값을 계산하고, 연관된 NCC 값을 메모리(108)에 저장하고, 그 후 결정된 NCC 값에 따라 정렬 타겟을 배열하도록 구성될 수 있다. 예를 들어, 그래프(600)의 x-축 상의 정렬 타겟은 가장 큰 NCC 값에서 가장 작은 NCC 값(y-축을 따라 가장 크고, x-축을 따라 이동함에 따라 NCC 값이 작아짐)까지 구성될 수 있다.
그래프(600)에 도시된 바와 같이, NCC 값에 따라 정렬 타겟을 배열하는 것은 그래프(500)에 비해 더 정의된 오프셋 트렌드를 야기할 수 있다. 예를 들어, NCC 값에 따라 정렬 타겟을 배열함으로써, 0과 2 사이의 오프셋을 나타내는 정렬 타겟의 제1 세트 및 -6과 -8 사이의 오프셋을 나타내는 정렬 타겟의 제2 세트가 있음을 알 수 있다.
단계(222)에서, 컨트롤러(104)는 서로의 선택된 범위 내에서 오프셋 값을 나타내는 정렬된 목록에서 정렬 타겟의 하나 이상의 클러스터를 식별하도록 구성될 수 있다. 다시 말해서, 컨트롤러(104)는 유사한 오프셋 값을 나타내는 NCC 스코어에 의해 조직될 때 정렬 타겟의 하나 이상의 클러스터를 식별하도록 구성될 수 있다. 정렬 타겟의 클러스터를 결정하기 위해 사용되는 선택된 범위는 컨트롤러(104) 및/또는 사용자(사용자 인터페이스(110)를 통해)에 의해 자동 및/또는 수동으로 선택될 수 있다. 예를 들어, 더 작은 선택된 범위는 정렬 타겟이 단일 클러스터로 그룹화되기 위해 서로 더 작은 오프셋 값 편차를 나타낼 것을 요구할 수 있는 반면, 더 큰 선택된 범위는 정렬 타겟이 단일 클러스터로 그룹화되기 위해 서로 더 큰 오프셋 값 편차를 나타낼 것을 요구할 수 있다.
일부 실시예에서, 컨트롤러(104)는 유사한 오프셋 값을 나타내는 정렬 오프셋의 제1 클러스터에 대응하는 대략적인 정렬 오프셋 값(예: 강건한 대략적인 정렬 오프셋 값)을 선택하도록 구성될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 컨트롤러(104)는 0과 2 사이의 유사한 오프셋을 나타내는 정렬 타겟의 제1 세트를 식별하도록 구성될 수 있고, 따라서 정렬 오프셋의 제1 세트의 적어도 일부를 " 제1 클러스터”로 식별할 수 있다. 다른 예로서, 컨트롤러(104)는 -6과 -8 사이에서 유사한 오프셋을 나타내는 정렬 타겟의 제2 클러스터를 식별하도록 구성될 수 있고, 따라서 정렬 오프셋의 제2 세트의 적어도 일부를 "제2 클러스터"로 식별할 수 있다.
단계(224)에서, 컨트롤러(104)는 정렬 타겟의 식별된 클러스터의 오프셋 값에 기초하여 대략적인 정렬 오프셋 값을 결정하도록 구성될 수 있다. 예를 들어, 유사한 오프셋 값을 갖는 정렬 타겟의 단지 하나의 클러스터만이 식별된 경우, 컨트롤러(104)는 식별된 클러스터의 오프셋 값에 기초하여 각각의 스와스 스캔에 대한 대략적인 정렬 오프셋 값을 결정하도록 구성될 수 있다. 예를 들어, 결정된 대략적인 정렬 오프셋 값은 정렬 타겟의 식별된 클러스터와 연관된 오프셋 값의 중앙값 또는 평균을 포함할 수 있다.
컨트롤러(104)가 유사한 오프셋 값을 갖는 정렬 타겟(예: 서로의 선택된 범위 내의 오프셋 값을 나타내는 정렬 타겟)의 2개 이상의 클러스터를 식별하는 실시예에서, 컨트롤러(104)는 가장 큰 평균 NCC 값을 갖는 정렬 타겟의 클러스터를 대략적인 정렬 오프셋 값을 결정하기 위해 사용되는 클러스터로 선택하도록 구성될 수 있다. 예를 들어, 그래프(600)에 도시된 바와 같이, 컨트롤러(104)는 0과 2 사이의 오프셋 값을 갖는 정렬 값의 제1 클러스터를 식별하도록 구성될 수 있고, -6과 -8 사이의 오프셋 값을 갖는 정렬 값의 제2 클러스터를 식별하도록 추가로 구성될 수 있다. 이 예에서, 컨트롤러(104)는 제1 클러스터가 제2 클러스터보다 더 높은 평균 NCC 값을 나타냄을 결정하고, 이에 의해 제1 클러스터를 대략적인 정렬 오프셋 값을 결정하는 데 사용될 클러스터로 선택 및/또는 식별하도록 구성될 수 있다. 이 예에서, 컨트롤러(104)는 대략적인 정렬 오프셋 값을 제1 클러스터의 중앙 또는 평균 오프셋 값(예: 0과 1 사이의 오프셋 값의 중앙값 또는 평균)으로 결정하도록 구성될 수 있다.
스와스 스캔(예: 다이 행(302b 내지 302n)의 기준 이미지 세트(135))에 대한 대략적인 정렬 오프셋 값이 식별된 클러스터의 중앙값 또는 평균에 의해 계산되는 것으로 설명되지만, 본 명세서에서 달리 언급되지 않는 한 이것은 본 개시의 제한으로 간주되어서는 안 된다. 예를 들어, 그래프(600)에서 정렬 타겟의 제1 클러스터를 선택할 때, 컨트롤러(104)는 식별된 클러스터의 연관된 오프셋 값에 기초하여 대략적인 정렬 오프셋 값을 결정하기 위해 제1 클러스터의 연관된 오프셋 값 및 당업계에 공지된 임의의 수학적 기술, 연산, 또는 알고리즘을 사용하도록 구성될 수 있다.
가장 높은 NCC 값을 갖는 정렬 타겟의 클러스터와 연관된 오프셋 값을 선택함으로써, 본 개시의 실시예는 종래의 정렬 기술로 가능하지 않을 수 있는 대략적인 정렬 오프셋 값의 정확한 결정을 가능하게 할 수 있다. 추가로, 다이 행(302b 내지 302n)의 기준 이미지(135) 세트 또는 전체 스와스 스캔에 대한 대략적인 정렬 오프셋 값을 계산함으로써, 본 개시의 대략적인 정렬 프로세스는 종래의 대략적인 정렬 프로세스에 비해 훨씬 더 강건할 수 있다. 예를 들어, 제2 다이 행(302b)에 걸쳐 얻은 기준 이미지(135)의 제2 세트를 참조할 때, 컨트롤러(104)는 기준 이미지(135)의 제2 세트 각각에 대해 사용될 단일의 강건한 대략적인 정렬 오프셋 값을 계산하기 위해 단계(216 내지 224)를 수행하도록 구성될 수 있다. 기준 이미지(135)의 제2 세트 각각에 대해 사용될 단일의 강건한 대략적인 정렬 오프셋 값을 사용함으로써, 대략 정렬 오프셋 값은 항상 기준 이미지(135)의 제2 세트가 ±2 픽셀 내에서 정렬되도록 할 수 있음이 밝혀졌다.
본 명세서에서 단일의 대략적인 정렬 오프셋 값(복수의 대략적인 정렬 오프셋과 대조적으로)을 이용하는 것은 종래의 대략적인 정렬 프로세스와 비교하여 이미지를 정렬하는 정확도가 약간 떨어지는 대략적인 정렬 프로세스를 야기할 수 있음을 유의한다. 그러나, 본 개시의 대략적인 정렬 프로세스는 항상 ±2 픽셀 내의 정렬을 달성할 수 있다는 점에서 종래의 프로세스보다 훨씬 더 강건함이 밝혀졌다. 또한, 대략적인 정렬 프로세스에 미세 정렬 프로세스가 뒤따를 것이라는 사실 때문에, 약간의 정확도 감소는 중요하지 않게 된다. 따라서, 본 개시의 대략적인 정렬 프로세스는 미세 정렬 이후에 동일한 전체 정확도를 유지하면서 보다 강건한 대략적인 정렬을 가능하게 한다.
단계(216 내지 224)가 NCC 값에 기초하여 대략적인 정렬 오프셋 값을 결정하는 단계로 도시되고 설명되지만, 이는 본 명세서에서 달리 언급되지 않는 한 본 개시의 제한으로 간주되어서는 안 된다. 예를 들어, 단계(216 내지 224)는 SSD 값에 따라 수행될 수 있다. 예를 들어, 일부 실시예에서, 컨트롤러(104)는 하나 이상의 정렬 타겟 각각에 대한 하나 이상의 기준 이미지(135)의 제2 세트 및 하나 이상의 트레이닝 이미지(125) 사이의 오프셋 값을 결정하고; 하나 이상의 정렬 타겟 각각에 대한 합 제곱 차이(SSD) 값을 계산하고; (도 6에 도시된 바와 같이) 가장 작은 것에서 가장 큰 것까지 연관된 SSD 값에 따라 하나 이상의 정렬 타겟의 정렬된 목록을 생성하고; 서로의 선택된 범위 내의 오프셋 값을 나타내는 정렬된 목록 내의 정렬 타겟의 클러스터를 식별하고; 정렬 타겟의 식별된 클러스터의 오프셋 값에 기초하여 대략적인 정렬 오프셋 값을 결정함으로써 단계(216 내지 224)를 수행하도록 구성될 수 있다.
단계(212)에서 대략적인 정렬에 이어, 방법(200)은 단계(214)에서 미세 정렬을 진행할 수 있다. 단계(214)에서, 하나 이상의 기준 다이(308)의 제2 세트는 제2 다이 행(302b)의 하나 이상의 정렬된 기준 이미지의 제2 세트를 생성하기 위해 미세 정렬 프로세스를 통해 마스터 다이(306)에 정렬된다. 실시예에서, 컨트롤러(104)는 하나 이상의 정렬된 기준 이미지(135)의 제2 세트를 메모리(108)에 저장하도록 구성될 수 있다.
실시예에서, 단계(214)에서 수행되는 미세 정렬 프로세스는 정렬을 개선하고 기준 이미지(135)를 ±0.05 픽셀 이내로 정렬하기 위해 (±2 픽셀 내로 이미지를 정렬하는) 강건한 대략적인 정렬 오프셋 값 및 더 작은 검색 범위(± 1 내지 3 픽셀)를 활용할 수 있다. 이와 관련하여, 미세 정렬 프로세스는 대략적인 정렬 프로세스보다 더 많은 수의 타겟을 활용할 수 있다. 또한 검색 범위가 더 작기 때문에 대략적인 정렬 프로세스보다 미세 정렬 프로세스에 더 많은 타겟을 사용할 수 있다. 예를 들어, 타겟은 어레이 구조의 반복 패턴 상의 타겟을 포함할 수 있지만 이에 제한되지 않는다.
실시예에서, 미세 정렬 프로세스는 개별 오프셋 데이터를 수정한다. 다른 실시예에서, 미세 정렬 프로세스는 기준 이미지(135) 및 트레이닝 이미지(125) 사이의 잔여 오프셋을 측정한다. 미세 정렬 프로세스는 대략적인 정렬 프로세스보다 더 정확한 이미지 오프셋을 생성할 수 있다. 예를 들어, 미세 정렬 프로세스는 샘플(120) 상의 임의의 위치에서 ±0.05픽셀(3시그마)의 정렬 정확도로 기준 이미지(135) 및 트레이닝 이미지(125)를 정렬할 수 있는 반면, 대략적인 정렬 프로세스는 샘플(120) 상의 임의의 위치에서 ±1 픽셀(3 시그마)의 정렬 정확도로만 기준 이미지(135) 및 트레이닝 이미지(125)를 정렬할 수 있다.
도 4에 도시된 바와 같이, 컨트롤러(104)는 다이 행(302b)에 대한 결정된 강건한 대략적인 정렬 오프셋 값을 활용하고, 각각의 다이 행(302b)에 대한 강건한 대략적인 정렬 오프셋 값을 개선하고, 그 후 정렬된 기준 이미지(135)의 세트를 생성하기 위해 다이 행(302b)과 연관된 기준 이미지(135)를 선택적으로 수정하는 하나 이상의 미세 정렬 프로세스를 수행할 수 있다.
예로서, 컨트롤러(104)는 하나 이상의 기준 이미지(135)의 제2 세트 및 하나 이상의 트레이닝 이미지(125) 사이의 하나 이상의 정렬 타겟의 복수의 개별 오프셋을 측정함으로써 미세 정렬 프로세스를 통해 하나 이상의 기준 다이(308d 내지 308g)의 제2 세트를 마스터 다이(306)에 정렬하도록 구성될 수 있다. 이 예에서, 컨트롤러(104)는 왜곡을 수정하기 위해 측정된 복수의 개별 오프셋을 조정함으로써 미세 정렬 프로세스를 통해 하나 이상의 기준 다이(308d 내지 308g)의 제2 세트를 마스터 다이(306)에 정렬하도록 구성될 수 있다.
방법(200)이 제1 다이 행(302a) 및 제2 다이 행(302b)에 대해서만 정렬된 기준 이미지의 세트를 생성하는 것으로 도시 및 설명되지만, 이는 본 명세서에서 달리 언급되지 않는 한 본 개시의 제한으로 간주되어서는 안 된다. 이와 관련하여, 컨트롤러(104)는 임의의 수의 다이 행(302n) 및/또는 스와스 스캔에 대해 단계(210 내지 214) 및/또는 단계(216 내지 224)를 수행하도록 구성될 수 있다.
예를 들어, 기준 다이(308h, 308i, 308j, 308k)의 제3 세트를 포함하는 제3 다이 행(302c)을 참조하면, 컨트롤러(104)는 샘플(120)의 제3 다이 행(302c)의 하나 이상의 기준 이미지(135)의 제3 세트를 수신하고; 코스 정렬 오프셋 값(단계(216 내지 224)에 따라 계산될 수 있음)을 사용하여 정렬 타겟 및 하나 이상의 트레이닝 이미지(125)에 기초하여 하나 이상의 기준 다이(308h 내지 308k)의 제3 세트를 마스터 다이(306)에 정렬하고; 제3 다이 행(302c)의 하나 이상의 정렬된 기준 이미지(135)의 제3 세트를 생성하기 위해 미세 정렬 프로세스를 통해 하나 이상의 기준 다이(308h 내지 308k)의 제3 세트를 마스터 다이(306)에 정렬하도록 구성될 수 있다. 이 프로세스는 샘플(120)의 각각의 다이 행(302b 내지 302n)에 대해 반복될 수 있다.
본 명세서에서 강건한 대략적인 정렬 오프셋 값은 다이 행(302) 및/또는 스와스 스캔 사이에서 변할 수 있음을 유의한다. 예를 들어, 제2 다이 행(302b)을 정렬(예: 수정, 변경)하는 데 활용되는 대략적인 정렬 오프셋 값은 제3 다이 행(302c)을 정렬(예: 수정, 변경)하는 데 이용되는 대략적인 정렬 오프셋 값과 상이할 수 있다.
정렬된 기준 이미지(135)의 세트(예: 제1 다이 행(302a)와 연관된 정렬된 기준 이미지(135)의 제1 세트, 제2 다이 행(302b)와 연관된 정렬된 기준 이미지(135)의 제2 세트 등)를 생성한 후, 컨트롤러(104)는 샘플(120)의 하나 이상의 특성을 결정하기 위해 정렬된 기준 이미지(135)를 트레이닝 이미지(125)와 비교하도록 구성될 수 있다. 예를 들어, 컨트롤러(104)는 하나 이상의 트레이닝 이미지(125) 및 다이 행(302) 및/또는 샘플(120)의 스와스 스캔 중 임의의 것과 연관된 저장된 정렬된 기준 이미지(135) 사이의 하나 이상의 차이에 기초하여 기준 이미지(135)를 얻은 샘플(120)의 하나 이상의 특성을 결정하도록 구성될 수 있다. 결정될 수 있는 샘플(120)의 특성은 결함의 유형, 결함의 위치, 임계 치수, 측정 등을 포함하지만 이에 제한되지 않는 당업계에 알려진 임의의 특성을 포함할 수 있다.
일부 실시예에서, 컨트롤러(104)는 샘플(120)의 결정된 특성에 기초하여 제어 신호를 생성하도록 추가로 구성될 수 있으며, 여기서 하나 이상의 제어 신호는 하나 이상의 프로세스 툴의 하나 이상의 특성을 선택적으로 조정하도록 구성된다. 예를 들어, 도 1을 참조하면, 시스템(100)은 컨트롤러(104)에 통신 가능하게 결합된 하나 이상의 제조 툴을 더 포함할 수 있다. 하나 이상의 제조 툴은 리소그래피 툴, 에칭 툴, 증착 툴, 연마 툴 등을 포함하지만 이에 제한되지 않는 샘플(120)을 검사 및/또는 제조하도록 구성된 당업계에 공지된 임의의 제조 툴을 포함할 수 있다. 동일한 예를 계속하면, 컨트롤러(104)는 샘플(120)의 결정된 특성에 기초하여 피드-포워드 또는 피드-백 루프에서 하나 이상의 제조 툴의 하나 이상의 특성을 조정하도록 구성된 하나 이상의 제어 신호를 생성하도록 구성될 수 있다. 피드-포워드 및/또는 피드-백 루프는 컨트롤러(104)에 의해 식별된 샘플(120)의 하나 이상의 결함을 수정하기 위해 개시될 수 있다.
도 7a는 본 개시의 하나 이상의 실시예에 따른 미세 정렬 프로세스를 위해 작은 블록으로 분할된 이미지의 스와스를 도시한다. 특히, 도 7a는 샘플(120)의 이미지의 스와스에 대한 미세 정렬 오프셋 측정을 예시한다.
실시예에서, 미세 정렬은 미세 정렬 오프셋 측정, 및 스와스-레벨 미세 정렬 오프셋 후처리를 포함할 수 있다. 하나 이상의 미세 정렬 프로세스를 수행할 때, 컨트롤러(104)는 샘플(120)의 이미지의 스와스를 작은 블록으로 나누도록 구성될 수 있다. 예를 들어, 이미지의 제1 스와스를 샘플(120)의 제1 행(302a)에 대해 얻을 수 있고, 이미지의 제2 스와스를 샘플(120)의 제2 행(302b)에 대해 얻을 수 있으며, 이미지의 제3의 스와스를 샘플(120)의 제3 행(302c)에 대해 얻을 수 있고, 이하 동일하다. 이 예에서, (행(302a 내지 302n)에 대응하는) 각각의 스와스는 복수의 블록으로 분할될 수 있다. 제1 스와스는 블록(700a 내지 700n)으로 분할될 수 있고, 제2 스와스는 블록(702a 내지 702n)으로 분할될 수 있고, 제3 스와스는 블록(704a 내지 704n)으로 분할될 수 있고, 이하 동일하다.
미세 정렬 프로세스 동안, 컨트롤러(104)는 각각의 개별 블록(700, 702, 704, 706)에 대한 미세 정렬 오프셋을 결정하도록 구성될 수 있다. 예를 들어, 정렬 타겟에 기초하여 대략적인 정렬 프로세스가 수행될 수 있는 경우, 256x400 크기의 각 정렬 블록에 대해 미세 정렬 프로세스가 수행될 수 있다. 이와 관련하여, 컨트롤러(104)는 블록(700a)에 대한 제1 미세 정렬 오프셋 값, 블록(700b)에 대한 제2 미세 정렬 오프셋 값, 및 블록(706n)에 대한 제n 미세 정렬 오프셋 값을 결정하도록 구성될 수 있다. 각각의 개별 블록과 연관된 미세 정렬 오프셋 값은 메모리(108)에 저장될 수 있다. 이는 도 7b을 참조하여 더 이해될 수 있다.
도 7b는 본 개시의 하나 이상의 실시예에 따른 미세 정렬 후의 정렬 타겟의 오프셋을 예시하는 그래프(701)이다. 특히, 그래프(701)는 x-축을 따라 도 7a에 도시된 블록 ID, 및 y-축을 따라 각 블록과 연관된 대응하는 미세 정렬 오프셋을 예시한다.
각각의 블록에 대한 미세 정렬 오프셋 값을 결정한 후, 컨트롤러(104)는 그래프(701)에 도시된 바와 같이 블록에 대해 결정된 미세 정렬 오프셋 값을 그래프로 나타내도록 구성될 수 있다. 그래프(701)에 도시된 바와 같이, 상수 X 값에 대한 Y를 따른 미세 정렬 오프셋 차이는 다른 X 값에 걸쳐 일관된다. 본 명세서에서 일부 블록에 대한 오프셋은 측정할 수 없거나 X 및/또는 Y 방향을 따른 피처(예: 정렬 타겟)이 없기 때문에 부정확하게 측정될 수 있음에 유의한다. 이는 도 8 내지 도 10을 참조하여 더 이해될 수 있다.
도 8은 본 개시의 하나 이상의 실시예에 따른 샘플(120)의 이미지(135)를 예시한다. 도 8에 도시된 바와 같이, 이미지(135)의 전체 프레임은 식별 가능한 수직 피처 없이 수평 피처("줄무늬")만을 포함할 수 있다. 종래의 정렬 기술은 이러한 수직 피처의 부족으로 인해 X 방향을 따라 기준 이미지 및 테스트 이미지를 정렬하지 못할 수 있다.
예를 들어, 도 9는 X-방향에서 도 8의 이미지를 포함하는 정렬 블록을 사용하여 측정된 오프셋을 예시하는 그래프(900)이다. 도 9에서 위쪽 및 아래쪽으로의 다중 스파이크는 부정확한 오프셋, 또는 도 8의 x 방향을 따른 것과 같은 정렬 타겟에서 정확하게 측정할 수 없는 오프셋을 나타낸다. 따라서, 도 9의 다중 스파이크는 종래의 정렬 기술이 X-방향을 따라 각 블록(예: 블록 700, 702, 704, 706)에 대한 미세 정렬 오프셋 값을 효과적으로 결정할 수 없을 수도 있음을 나타낸다.
비교로, 도 10은 본 개시의 하나 이상의 실시예에 따른 스와스 레벨 후처리 이후 x-방향에서 도 8의 이미지의 정렬 타겟의 오프셋을 예시하는 그래프(1000)이다. 이와 관련하여, 그래프(1000)는 시스템(100) 및/또는 방법(200)에 의해 수행되는 바와 같이, 도 8에 예시된 이미지(135)의 대략적인 및 미세 정렬의 결과를 예시할 수 있다. 도 10에 도시된 바와 같이, 스와스 레벨 미세 정렬 프로세스는 도 9에 예시된 부정확한 오프셋을 제거하고 부정확한 오프셋을 보다 정밀하고 정확한 오프셋으로 대체할 수 있다.
그래프(1000)를 그래프(900)와 비교하면, 본 개시의 실시예는 X-방향을 따른 블록에 대한 미세 정렬 오프셋의 정확한 결정을 가능하게 할 수 있음을 알 수 있다. 이미지의 스와스 내에서 이웃하는 프레임을 활용함으로써, 본 개시의 시스템(100) 및 방법(200)은 식별 피처가 없는 경우에도 보다 정확하고 강건한 오프셋 결정을 가능하게 할 수 있다.
도 11은 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스의 광학 이미지(135) 내의 복수의 영역(1102a, 1102b, 1102c, 1102d)을 예시한다. 보다 구체적으로, 도 11은 상이한 스캔 사이의 영역의 안정성을 예시한다. 본 명세서에서 사용되는 바와 같이, 용어 "영역의 안정성"는 동일한 픽셀(예: 동일한 다이-상대적 로케이션)이 다중 스캔에 걸쳐 동일한 영역 내에 속하는 경우를 나타낸다.
샘플(120)의 결함 또는 다른 피처를 검사할 때, 샘플(120) 및/또는 샘플(120)의 이미지(135)는 복수의 영역으로 세분될 수 있다. 예를 들어, 이미지(135)는 제1 영역(1102a), 제2 영역(1102b), 제3 영역(1102c) 및 제4 영역(1102d)을 포함하는 사분면으로 분할될 수 있다. 검사를 용이하게 하고 신속하게 하기 위해 컨트롤러(104)는 특정 영역(1102) 내의 특정 결함을 검사하도록 구성될 수 있다. 따라서, 샘플(120) 상의 위치와 연관된 픽셀이 정확한 영역(1102)으로 분류/그룹화되는 것이 중요하다.
본 명세서에서 앞서 언급한 바와 같이, 종래의 정렬 기술은 스캔-대-스캔 변동을 초래할 수 있으며, 이는 동일한 픽셀이 (패턴-대-디자인 정렬(PDA) 없이) 상이한 스캔 동안 상이한 영역(1102)으로 떨어지게 할 수 있다. 예를 들어, 종래의 정렬 기술을 사용하여, 샘플(120) 상의 위치와 연관된 픽셀은 제1 스캔 동안 제1 영역(1102a)에 배치될 수 있다. 이어서, 제2 스캔 동안, 샘플(120) 상의 동일한 위치와 연관된 픽셀이 제3 영역(1102c)에 배치될 수 있다. 이는 샘플(120)의 피처 또는 결함을 식별하지 못하는 결과를 초래할 수 있다.
비교로, 본 개시의 실시예는 각각의 기준 다이(308)가 상이한 스캔으로부터 마스터 다이(306)에 정렬되는 것을 보장할 수 있다. 예를 들어, 제1 영역(1102a) 내의 픽셀은 스캔에 걸쳐 항상 제1 영역(1102a)에 속할 것이고, 제3 영역(1102c) 내의 픽셀은 스캔에 걸쳐 항상 제3 영역(1102c)에 속할 것이고, 이하 동일하다. 각 스캔에 대해 모든 다이는 마스터 다이(306)에 정렬되어(트레이닝 스캔 동안 저장됨) 픽셀 레벨 영역 배치가 스캔마다 일관될 수 있다. (동일한 다이 상대 로케이션 상의) 동일한 픽셀은 상이한 스캔으로부터 동일한 영역에 할당될 수 있다. 마스터 다이(306)의 위치를 메모리에 저장하고 각 기준 다이(308)를 마스터 다이(306)에 정렬함으로써, 본 개시의 실시예는 픽셀(예: 결함 픽셀)이 스캔마다 동일한 영역(1102)에 속하는 것을 보장할 수 있다. 따라서, 본 개시의 시스템(100) 및 방법(200)은 각각의 스캔이 동일한 레티클-상대 좌표 정확도를 유발하도록 보장할 수 있고, 이에 의해 스캔-대-스캔 변동을 감소시킬 수 있다.
당업자는 본 명세서에 설명된 구성요소(예: 동작), 디바이스, 대상, 및 이에 수반되는 논의는 개념적 명확성을 위한 예로서 사용되며 다양한 구성 변경이 고려된다는 것을 인식할 것이다. 결과적으로, 본 명세서에 사용된 특정 예시와 동반된 논의는 더 일반적인 클래스를 나타내기 위한 것이다. 일반적으로 특정 예시의 사용은 그의 클래스를 대표하기 위한 것이며, 특정 구성요소(예: 동작), 디바이스 및 대상이 포함되지 않은 것이 제한으로 간주되어서는 안 된다.
본 명세서에서 주로 임의의 복수 및/또는 단수 용어의 사용과 관련하여, 당업자는 문맥 및 적용에 적절하게 복수에서 단수로 및/또는 단수에서 복수로 바꿀 수 있다. 다양한 단수/복수 치환은 명확성을 위해 본 명세서에서 명확하게 설명되지 않는다.
본 명세서에 설명된 발명은 때때로 다른 구성요소 내에 포함되거나 다른 구성요소와 연결된 상이한 구성요소를 예시한다. 그러한 도시된 아키텍처는 단지 예시일 뿐이며, 실제로 동일한 기능을 달성하는 많은 다른 아키텍처가 구현될 수 있다는 것을 이해해야 한다. 개념적 의미에서 동일한 기능을 달성하기 위한 구성요소의 임의의 배열은 원하는 기능이 달성되도록 효과적으로 "연관"된다. 따라서, 특정 기능을 달성하기 위하여 본 명세서에서 결합된 임의의 2개의 구성요소는 아키텍처 또는 중간 구성요소와 상관없이 원하는 기능이 달성되도록 서로 "연관된" 것으로 볼 수 있다. 마찬가지로, 그렇게 연관된 임의의 두 구성요소는 원하는 기능을 달성하기 위하여 서로 "동작 가능하게 연결"되거나 "동작 가능하게 결합"되는 것으로 또한 볼 수 있으며 그렇게 연관될 수 있는 임의의 두 구성요소는 원하는 기능을 달성하기 위하여 서로 "동작 가능하게 결합가능한" 것으로 볼 수도 있다. 동작 가능하게 결합가능한 특정 예는 물리적으로 결합가능하고/하거나 물리적으로 상호작용하는 구성요소 및/또는 무선으로 상호작용 가능하고/하거나 무선으로 상호작용하는 구성요소 및/또는 논리적으로 상호작용하고/하거나 논리적으로 상호작용 가능한 구성요소를 포함하지만 이에 제한되지는 않는다.
일부 예에서, 하나 이상의 구성 요소는 본 명세서에서 "~로 구성되다", "~로 구성 가능하다", "동작 가능한/동작 준비가 된", "적응된/적응 가능한", "~할 수 있다", "순응가능한/순응되는" 등으로 지칭될 수 있다. 당업자는 문맥에서 달리 요구하지 않는 한 이러한 용어(예: "구성되다")가 일반적으로 능동-상태 구성 요소 및/또는 비능동-상태 구성 요소 및/또는 대기-상태 구성 요소를 포함할 수 있음을 인식할 것이다.
본 명세서에 기재된 본 주제의 특정 양상이 도시되고 설명되었지만, 본 명세서의 교시에 기초하여, 본 명세서에 설명된 주제 및 그것의 더 넓은 양상을 벗어나지 않고 변경 및 수정이 이루어질 수 있음이 당업자에게 명백할 것이며, 따라서, 첨부된 청구범위는 본 명세서에 기술된 주제의 진정한 정신 및 범위 내에 있는 모든 변경 및 수정을 그 범위 내에 포함해야 한다. 일반적으로 본 명세서, 특히 첨부된 청구범위(예: 첨부된 청구범위의 본문)에서 사용되는 용어는 일반적으로 "개방형" 용어로서 의도된다는 것이 당업자에 의해 이해될 것이다(예를 들어, "포함하는"이라는 용어는 "포함하지만 이에 국한되지 않는"으로 해석되어야 하고, "가지는"이라는 용어는 "적어도 가지는"으로 해석되어야 하고, "포함한다"라는 용어는 "포함하지만 이에 국한되지 않는다"로 해석되어야 한다). 특정 수의 도입된 청구항 기재가 의도된다면, 그러한 의도는 청구항에 명시적으로 기재될 것이며, 그러한 기재가 없을 경우 그러한 의도가 존재하지 않는다는 것이 당업자에 의해 더 이해될 것이다. 예를 들어, 이해를 돕기 위하여, 다음의 첨부된 청구범위는 청구항 기재를 도입하기 위하여 "적어도 하나" 및 "하나 이상"이라는 도입구의 사용을 포함할 수 있다. 그러나 그러한 문구의 사용은 동일한 청구항이 "하나 이상" 또는 "적어도 하나"라는 도입구 및 "a" 또는 "an"과 같은 부정관사(예를 들어, "a" 및/또는 "an"은 일반적으로 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 해석되어야 한다)를 포함할 때에도, 부정관사 "a" 또는 "an"에 의한 청구항 기재의 도입이 그러한 도입된 청구항 기재를 포함하는 임의의 특정 청구항을 단지 하나의 그러한 기재를 포함하는 발명으로 제한한다는 것을 의미하는 것으로 해석되어서는 안 된다; 청구항 기재를 도입하기 위하여 사용되는 정관사를 사용하는 경우에도 마찬가지가 적용된다. 또한, 특정 수의 도입된 청구항 기재가 명시적으로 기재된 경우에도, 당업자는 그러한 기재가 일반적으로 적어도 기재된 수를 의미하는 것으로 해석되어야 한다는 것을 인식할 것이다(예를 들어, 다른 수식어 없이, "2개의 기재”의 기본적인 기재는 일반적으로 적어도 두 개의 기재 또는 두 개 이상의 기재를 의미한다). 또한, "A, B, 및 C 등 중 적어도 하나"와 유사한 관례가 사용되는 경우, 일반적으로 이러한 구성은 당업자가 그 관례를 이해할 것이라는 점에서 의도된다(예를 들어, "A, B 및 C 중 적어도 하나를 가지는 시스템"은 A 단독, B 단독, C 단독, A와 B 함께, A와 C 함께, B와 C 함께, 및/또는 A, B, 및 C 함께 등을 가지는 시스템을 포함하지만 이에 국한되지는 않을 것이다). "A, B 또는 C 등 중 적어도 하나"와 유사한 관례가 사용되는 경우, 일반적으로 그러한 구성은 당업자가 그 관례를 이해할 것이라는 점에서 의도된다(예를 들어, "A, B 또는 C 중 적어도 하나를 가지는 시스템"은 A 단독, B 단독, C 단독, A와 B 함께, A와 C 함께, B와 C 함께, 및/또는 A, B, 및 C 함께 등을 가지는 시스템을 포함하지만 이에 국한되지는 않을 것이다). 설명, 청구범위, 또는 도면에 있든 간에 둘 이상의 대안적 용어를 제시하는 사실상 모든 이접적 단어 및/또는 구는 문맥이 달리 지시하지 않는 한 용어 중 하나, 용어 중 하나 또는 두 용어 모두를 포함하는 가능성을 고려하는 것으로 이해되어야 한다는 것이 당업자에 의해 또한 이해될 것이다. 예를 들어, "A 또는 B"라는 문구는 "A" 또는 "B" 또는 "A 및 B"의 가능성을 포함하는 것으로 이해될 것이다.
첨부된 청구범위와 관련하여, 당업자는 그 안에 인용된 동작이 일반적으로 임의의 순서로 수행될 수 있음을 이해할 것이다. 또한, 다양한 동작 흐름이 순서대로 제시되지만, 다양한 동작이 예시된 것과 다른 순서로 수행될 수 있거나 동시에 수행될 수 있음을 이해해야 한다. 이러한 대체 순서의 예는 문맥이 달리 지시하지 않는 한 중첩된(overlapping), 인터리브된(interleaved), 인터럽트된(interrupted), 재정렬된(reordered), 증분된(incremental), 준비된(preparatory), 보충적인(supplemental), 동시에(simultaneous), 역으로(reverse) 또는 기타 변형 순서를 포함할 수 있다. 또한, "반응하는(responsive to)", "관련된(related to)" 또는 기타 과거형 형용사와 같은 용어는 문맥이 달리 지시하지 않는 한 일반적으로 그러한 변형을 배제하도록 의도되지 않는다.
본 발명의 특정 실시예가 예시되었지만, 본 발명의 다양한 수정 및 실시예가 전술한 개시의 범위 및 사상을 벗어나지 않고 당업자에 의해 이루어질 수 있음이 명백하다. 본 개시 및 그에 수반되는 많은 이점이 전술한 설명에 의해 이해될 것으로 믿어지며, 개시된 주제로부터 벗어나지 않고 또는 그의 모든 물질적 이점을 희생하지 않고 구성요소의 형태, 구성 및 배열에 다양한 변경이 이루어질 수 있음이 명백할 것이다. 설명된 형태는 단지 설명을 위한 것이며, 이러한 변경을 포함(encompass)하고 포함(include)하는 것이 다음 청구범위의 의도이다. 따라서, 본 발명의 범위는 본 명세서에 첨부된 청구범위에 의해서만 제한되어야 한다.
Claims (28)
- 시스템으로서,
광학 검사 서브시스템에 통신 가능하게 결합된 컨트롤러를 포함하고,
상기 컨트롤러는 메모리에 저장된 프로그램 명령어 세트를 실행하도록 구성되고,
상기 프로그램 명령어 세트는 상기 하나 이상의 프로세서로 하여금
샘플의 하나 이상의 트레이닝 이미지를 수신하고 -상기 샘플은 마스터 다이를 포함함-;
상기 마스터 다이 내의 하나 이상의 정렬 타겟을 식별하고 상기 하나 이상의 정렬 타겟을 메모리에 저장하고;
샘플의 제1 다이 행의 하나 이상의 기준 이미지의 제1 세트를 수신하고 -상기 제1 다이 행은 마스터 다이 및 하나 이상의 기준 다이의 제1 세트를 포함함-;
상기 제1 행의 하나 이상의 정렬된 기준 이미지의 제1 세트를 생성하기 위해 하나 이상의 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제1 세트를 상기 마스터 다이에 정렬하고;
상기 샘플의 제2 다이 행의 하나 이상의 기준 이미지의 제2 세트를 수신하고 - 상기 제2 다이 행은 하나 이상의 기준 다이의 제2 세트를 포함함-;
코스 정렬 오프셋 값을 사용하여 상기 정렬 타겟 및 상기 하나 이상의 트레이닝 이미지에 기초하여 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하고;
상기 제2 다이 행의 하나 이상의 정렬된 기준 이미지의 제2 세트를 생성하기 위해 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하게 하도록 구성되는, 시스템. - 제1항에 있어서,
상기 하나 이상의 트레이닝 이미지 및 상기 하나 이상의 정렬된 기준 이미지의 제1 세트 또는 상기 하나 이상의 정렬된 기준 이미지의 제2 세트 중 적어도 하나 사이의 하나 이상의 차이에 기초하여 상기 샘플의 하나 이상의 특성을 결정하는, 시스템. - 제2항에 있어서,
상기 샘플의 하나 이상의 특성은 상기 샘플의 하나 이상의 결함을 포함하는, 시스템. - 제1항에 있어서,
상기 컨트롤러는,
상기 하나 이상의 정렬 타겟 각각에 대해 상기 하나 이상의 기준 이미지의 제2 세트 및 상기 하나 이상의 트레이닝 이미지 사이의 오프셋 값을 결정하고;
상기 하나 이상의 정렬 타겟 각각에 대한 정규화된 상호 상관(normalized cross correlation; NCC) 값을 계산하고;
가장 큰 값에서 가장 작은 값까지의 연관된 NCC 값에 따라 상기 하나 이상의 정렬 타겟의 정렬된 목록(sorted list)을 생성하고;
서로의 선택된 범위 내의 오프셋 값을 나타내는 상기 정렬된 목록 내의 정렬 타겟의 클러스터를 식별하고;
상기 정렬 타겟의 식별된 클러스터의 오프셋 값에 기초하여 대략적인 정렬 오프셋 값을 결정함으로써,
상기 대략적인 정렬 오프셋 값을 결정하도록 구성되는, 시스템. - 제4항에 있어서,
상기 정렬 타겟의 식별된 클러스터의 오프셋 값에 기초하여 상기 대략적인 정렬 오프셋 값을 결정하는 것은,
상기 정렬 타겟의 식별된 클러스터의 오프셋 값의 중앙값 또는 평균 중 적어도 하나를 결정하는 것을 포함하는, 시스템. - 제4항에 있어서,
서로의 선택된 범위 내의 오프셋 값을 나타내는 상기 정렬된 목록 내의 정렬 타겟의 클러스터를 식별하는 것은,
서로의 선택된 범위 내의 오프셋 값을 나타내는 상기 정렬된 목록 내의 정렬 타겟의 2개 이상의 클러스터를 식별하는 것; 및
가장 큰 평균 NCC 값을 가진 상기 정렬 타겟의 클러스터를 식별하는 것을 포함하는, 시스템. - 제1항에 있어서,
상기 컨트롤러는,
상기 하나 이상의 정렬 타겟 각각에 대해 상기 하나 이상의 기준 이미지의 제2 세트 및 상기 하나 이상의 트레이닝 이미지 사이의 오프셋 값을 결정하고;
상기 하나 이상의 정렬 타겟 각각에 대한 SSD(sum squared difference) 값을 계산하고;
가장 작은 값에서 가장 큰 값까지의 연관된 SSD 값에 따라 상기 하나 이상의 정렬 타겟의 정렬된 목록을 생성하고;
서로의 선택된 범위 내의 오프셋 값을 나타내는 상기 정렬된 목록 내의 정렬 타겟의 클러스터를 식별하고;
상기 정렬 타겟의 식별된 클러스터의 오프셋 값에 기초하여 대략적인 정렬 오프셋 값을 결정함으로써,
상기 대략적인 정렬 오프셋 값을 결정하도록 구성되는, 시스템. - 제1항에 있어서,
상기 제1 행의 상기 하나 이상의 정렬된 기준 이미지의 제1 세트는 메모리에 저장되는, 시스템. - 제1항에 있어서,
상기 제2 행의 상기 하나 이상의 정렬된 기준 이미지의 제2 세트는 메모리에 저장되는, 시스템. - 제1항에 있어서,
상기 컨트롤러는,
상기 샘플의 적어도 하나의 추가 다이 행의 하나 이상의 기준 이미지의 적어도 하나의 추가 세트를 수신하고 -상기 적어도 하나의 추가 다이 행은 하나 이상의 기준 다이의 적어도 하나의 추가 세트를 포함함-;
코스 정렬 오프셋 값을 사용하여 상기 정렬 타겟 및 상기 하나 이상의 트레이닝 이미지에 기초하여 상기 하나 이상의 기준 다이의 적어도 하나의 추가 세트를 상기 마스터 다이에 정렬하고,
상기 적어도 하나의 추가 다이 행의 하나 이상의 정렬된 기준 이미지의 적어도 하나의 추가 세트를 생성하기 위해 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 적어도 하나의 추가 세트를 상기 마스터 다이에 정렬하도록 추가로 구성되는, 시스템. - 제10항에 있어서,
상기 제2 다이 행을 정렬하는 데 사용되는 대략적인 정렬 오프셋 값은 상기 적어도 하나의 추가 다이 행을 정렬하는 데 사용되는 대략적인 정렬 오프셋 값과 상이한, 시스템. - 제1항에 있어서,
상기 하나 이상의 트레이닝 이미지, 상기 하나 이상의 기준 이미지의 제1 세트, 및 상기 하나 이상의 기준 이미지의 제2 세트 중 적어도 하나는 상기 광학 검사 서브시스템으로부터 수신되는, 시스템. - 제1항에 있어서,
상기 하나 이상의 트레이닝 이미지는 제1 샘플의 스캔 동안 획득되고,
상기 하나 이상의 기준 이미지의 제1 세트는 제2 웨이퍼의 제1 스와스(swath) 스캔 동안 획득되고,
상기 하나 이상의 기준 이미지의 제2 세트는 상기 제2 웨이퍼의 제2 스와스 스캔 동안 획득되는, 시스템. - 제1항에 있어서,
상기 컨트롤러는 상기 하나 이상의 기준 이미지의 제2 세트 및 상기 하나 이상의 트레이닝 이미지 사이의 상기 하나 이상의 정렬 타겟의 복수의 개별 오프셋을 측정함으로써 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하도록 구성되는, 시스템. - 제14항에 있어서,
상기 컨트롤러는 왜곡을 수정하기 위해 상기 측정된 복수의 개별 오프셋을 조정함으로써 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하도록 구성되는, 시스템. - 시스템으로서,
샘플의 이미지를 얻도록 구성되는 광학 검사 서브 시스템; 및
상기 광학 검사 서브시스템에 통신 가능하게 결합된 컨트롤러를 포함하고, 상기 컨트롤러는 메모리에 저장된 프로그램 명령어 세트를 실행하도록 구성되는 하나 이상의 프로세서를 포함하고,
상기 프로그램 명령어 세트는 상기 하나 이상의 프로세서로 하여금,
상기 광학 검사 서브시스템으로부터 제1 샘플의 하나 이상의 트레이닝 이미지를 수신하고 -상기 제1 샘플은 마스터 다이를 포함함-;
상기 마스터 다이에서 하나 이상의 정렬 타겟을 식별하고 상기 하나 이상의 정렬 타겟을 메모리에 저장하고;
상기 광학 검사 서브 시스템으로부터 제2 샘플의 제1 다이 행의 하나 이상의 기준 다이의 제1 세트를 수신하고 -상기 제1 다이 행은 마스터 다이 및 하나 이상의 기준 다이의 제1 세트를 포함함-;
상기 제1 행의 하나 이상의 정렬된 기준 이미지의 제1 세트를 생성하기 위해 하나 이상의 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제1 세트를 상기 마스터 다이에 정렬하고;
상기 광학 검사 서브 시스템으로부터 상기 제2 샘플의 제2 다이 행의 하나 이상의 기준 이미지의 제2 세트를 수신하고 -상기 제2 다이 행은 하나 이상의 기준 다이의 제2 세트를 포함함-;
코스 정렬 오프셋 값을 사용하여 상기 정렬 타겟 및 상기 하나 이상의 트레이닝 이미지에 기초하여 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하고;
상기 제2 다이 행의 하나 이상의 정렬된 기준 이미지의 제2 세트를 생성하기 위해 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하게 하도록 구성되는, 시스템. - 제16항에 있어서,
상기 하나 이상의 트레이닝 이미지 및 상기 하나 이상의 정렬된 기준 이미지의 제1 세트 또는 상기 하나 이상의 정렬된 기준 이미지의 제2 세트 중 적어도 하나 사이의 하나 이상의 차이에 기초하여 상기 제2 샘플의 하나 이상의 특성을 결정하는, 시스템. - 제17항에 있어서,
상기 제2 샘플의 하나 이상의 특성은 상기 제2 샘플의 하나 이상의 결함을 포함하는, 시스템. - 제16항에 있어서,
상기 컨트롤러는,
상기 하나 이상의 정렬 타겟 각각에 대해 상기 하나 이상의 기준 이미지의 제2 세트 및 상기 하나 이상의 트레이닝 이미지 사이의 오프셋 값을 결정하고;
상기 하나 이상의 정렬 타겟 각각에 대한 NCC(normalized cross correlation) 값을 계산하고;
가장 큰 값에서 가장 작은 값까지의 연관된 NCC 값에 따라 상기 하나 이상의 정렬 타겟의 정렬된 목록을 생성하고;
서로의 선택된 범위 내의 오프셋 값을 나타내는 상기 정렬된 목록 내의 정렬 타겟의 클러스터를 식별하고;
상기 정렬 타겟의 식별된 클러스터의 오프셋 값에 기초하여 대략적인 정렬 오프셋 값을 결정함으로써,
상기 대략적인 정렬 오프셋 값을 결정하도록 구성되는, 시스템. - 제19항에 있어서,
상기 정렬 타겟의 식별된 클러스터의 오프셋 값에 기초하여 상기 대략적인 정렬 오프셋 값을 결정하는 것은,
상기 정렬 타겟의 식별된 클러스터의 오프셋 값의 중앙값 또는 평균 중 적어도 하나를 결정하는 것을 포함하는, 시스템. - 제19항에 있어서,
서로의 선택된 범위 내의 오프셋 값을 나타내는 상기 정렬된 목록 내의 정렬 타겟의 클러스터를 식별하는 것은,
서로의 선택된 범위 내의 오프셋 값을 나타내는 상기 정렬된 목록 내의 정렬 타겟의 2개 이상의 클러스터를 식별하는 것; 및
가장 큰 평균 NCC 값을 갖는 상기 정렬 타겟의 클러스터를 식별하는 것을 포함하는, 시스템. - 제16항에 있어서,
상기 컨트롤러는,
상기 하나 이상의 정렬 타겟 각각에 대해 상기 하나 이상의 기준 이미지의 제2 세트 및 상기 하나 이상의 트레이닝 이미지 사이의 오프셋 값을 결정하고;
상기 하나 이상의 정렬 타겟 각각에 대한 SSD(sum squared difference) 값을 계산하고;
가장 큰 값에서 가장 작은 값까지의 연관된 SSD 값에 따라 상기 하나 이상의 정렬 타겟의 정렬된 목록을 생성하고;
서로의 선택된 범위 내의 오프셋 값을 나타내는 상기 정렬된 목록 내의 정렬 타겟의 클러스터를 식별하고;
상기 정렬 타겟의 식별된 클러스터의 오프셋 값에 기초하여 대략적인 정렬 오프셋 값을 결정함으로써,
상기 대략적인 정렬 오프셋 값을 결정하도록 구성되는, 시스템 - 제16항에 있어서,
상기 컨트롤러는,
상기 광학 검사 서브시스템으로부터 상기 제2 샘플의 적어도 하나의 추가 다이 행의 하나 이상의 기준 이미지의 적어도 하나의 추가 세트를 수신하고 -상기 적어도 하나의 추가 다이 행은 하나 이상의 기준 다이의 적어도 하나의 추가 세트를 포함함-;
코스 정렬 오프셋 값을 사용하여 상기 정렬 타겟 및 상기 하나 이상의 트레이닝 이미지에 기초하여 상기 하나 이상의 기준 다이의 적어도 하나의 추가 세트를 상기 마스터 다이에 정렬하고,
상기 적어도 하나의 추가 다이 행의 하나 이상의 정렬된 기준 이미지의 적어도 하나의 추가 세트를 생성하기 위해 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 적어도 하나의 추가 세트를 상기 마스터 다이에 정렬하도록 추가로 구성되는, 시스템. - 제23항에 있어서,
상기 제2 다이 행을 정렬하는 데 사용되는 대략적인 정렬 오프셋 값은 상기 적어도 하나의 추가 다이 행을 정렬하는 데 사용되는 대략적인 정렬 오프셋 값과 상이한, 시스템. - 제16항에 있어서,
상기 하나 이상의 트레이닝 이미지, 상기 하나 이상의 기준 이미지의 제1 세트, 및 상기 하나 이상의 기준 이미지의 제2 세트 중 적어도 하나는 상기 광학 검사 서브 시스템으로부터 수신되는, 시스템. - 제16항에 있어서,
상기 컨트롤러는 상기 하나 이상의 기준 이미지의 제2 세트 및 상기 하나 이상의 트레이닝 이미지 사이의 상기 하나 이상의 정렬 타겟의 복수의 개별 오프셋을 측정함으로써 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하도록 구성되는, 시스템. - 제26항에 있어서,
상기 컨트롤러는 왜곡을 수정하기 위해 상기 측정된 복수의 개별 오프셋을 조정함으로써 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하도록 구성되는, 시스템. - 방법으로서,
샘플의 하나 이상의 트레이닝 이미지를 얻는 단계 -상기 샘플은 마스터 다이를 포함함-;
상기 마스터 다이에서 하나 이상의 정렬 타겟을 식별하고 상기 하나 이상의 정렬 타겟을 메모리에 저장하는 단계;
샘플의 제1 다이 행의 하나 이상의 기준 이미지의 제1 세트를 얻는 단계 - 상기 제1 다이 행은 마스터 다이 및 하나 이상의 기준 다이의 제1 세트를 포함함-;
상기 제1 행의 하나 이상의 정렬된 기준 이미지의 제1 세트를 생성하기 위해 하나 이상의 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제1 세트를 상기 마스터 다이에 정렬하는 단계;
상기 샘플의 제2 다이 행의 하나 이상의 기준 이미지의 제2 세트를 얻는 단계 -상기 제2 다이 행은 하나 이상의 기준 다이의 제2 세트를 포함함-;
코스 정렬 오프셋 값을 사용하여 상기 정렬 타겟 및 상기 하나 이상의 트레이닝 이미지에 기초하여 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하는 단계; 및
상기 제2 다이 행의 하나 이상의 정렬된 기준 이미지의 제2 세트를 생성하기 위해 미세 정렬 프로세스를 통해 상기 하나 이상의 기준 다이의 제2 세트를 상기 마스터 다이에 정렬하는 단계
를 포함하는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/778,607 | 2020-01-31 | ||
| US16/778,607 US11201074B2 (en) | 2020-01-31 | 2020-01-31 | System and method for semiconductor device print check alignment |
| PCT/US2021/015147 WO2021154765A1 (en) | 2020-01-31 | 2021-01-26 | System and method for semiconductor device print check alignment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220134611A true KR20220134611A (ko) | 2022-10-05 |
Family
ID=77062140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227029919A KR20220134611A (ko) | 2020-01-31 | 2021-01-26 | 반도체 디바이스 인쇄 검사 정렬을 위한 시스템 및 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11201074B2 (ko) |
| KR (1) | KR20220134611A (ko) |
| CN (1) | CN114930512B (ko) |
| IL (1) | IL294865B2 (ko) |
| TW (1) | TW202147473A (ko) |
| WO (1) | WO2021154765A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230075297A1 (en) * | 2021-09-03 | 2023-03-09 | Kla Corporation | Wafer alignment improvement through image projection-based patch-to-design alignment |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4185789B2 (ja) | 2003-03-12 | 2008-11-26 | 株式会社日立ハイテクノロジーズ | パターン検査方法及びその装置 |
| US8233699B2 (en) * | 2005-08-30 | 2012-07-31 | Camtek Ltd. | Inspection system and a method for detecting defects based upon a reference frame |
| US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| WO2011104372A1 (en) * | 2010-02-26 | 2011-09-01 | Micronic Mydata AB | Method and apparatus for performing pattern alignment |
| US9401016B2 (en) * | 2014-05-12 | 2016-07-26 | Kla-Tencor Corp. | Using high resolution full die image data for inspection |
| US10043265B2 (en) * | 2016-03-17 | 2018-08-07 | Kla-Tencor Corporation | System, method and computer program product for identifying fabricated component defects using a local adaptive threshold |
| US10151706B1 (en) * | 2016-04-07 | 2018-12-11 | Kla-Tencor Corp. | Inspection for specimens with extensive die to die process variation |
| US9984454B2 (en) * | 2016-04-22 | 2018-05-29 | Kla-Tencor Corporation | System, method and computer program product for correcting a difference image generated from a comparison of target and reference dies |
| US10042974B2 (en) | 2016-05-30 | 2018-08-07 | Camtek Ltd. | Inspecting a wafer using image and design information |
| US10365232B2 (en) * | 2017-05-15 | 2019-07-30 | Kla-Tencor Corp. | High accuracy of relative defect locations for repeater analysis |
| US10964014B2 (en) * | 2017-10-30 | 2021-03-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect detecting method and defect detecting system |
| KR102427648B1 (ko) * | 2017-11-03 | 2022-08-01 | 삼성전자주식회사 | 결함 검사 방법 및 결함 검사 장치 |
| US10572991B2 (en) * | 2017-11-07 | 2020-02-25 | Kla-Tencor Corporation | System and method for aligning semiconductor device reference images and test images |
| JP7057220B2 (ja) * | 2018-05-24 | 2022-04-19 | 株式会社ニューフレアテクノロジー | マルチ電子ビーム画像取得装置及びマルチ電子ビーム光学系の位置決め方法 |
-
2020
- 2020-01-31 US US16/778,607 patent/US11201074B2/en active Active
-
2021
- 2021-01-19 TW TW110101919A patent/TW202147473A/zh unknown
- 2021-01-26 WO PCT/US2021/015147 patent/WO2021154765A1/en active Application Filing
- 2021-01-26 IL IL294865A patent/IL294865B2/en unknown
- 2021-01-26 CN CN202180008240.4A patent/CN114930512B/zh active Active
- 2021-01-26 KR KR1020227029919A patent/KR20220134611A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN114930512A (zh) | 2022-08-19 |
| US20210242059A1 (en) | 2021-08-05 |
| WO2021154765A1 (en) | 2021-08-05 |
| CN114930512B (zh) | 2024-05-03 |
| IL294865B1 (en) | 2024-03-01 |
| IL294865A (en) | 2022-09-01 |
| IL294865B2 (en) | 2024-07-01 |
| TW202147473A (zh) | 2021-12-16 |
| US11201074B2 (en) | 2021-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102329153B1 (ko) | 두 개의 포토마스크의 비교에 의한 포토마스크의 검사 | |
| KR102347057B1 (ko) | 전자 빔 이미지에서의 결함 위치 결정 | |
| TWI797382B (zh) | 在極端紫外光光罩上所檢測到之缺陷處理 | |
| US9710903B2 (en) | System and method for detecting design and process defects on a wafer using process monitoring features | |
| JP5843241B2 (ja) | 検査装置、及び検査方法 | |
| KR102369848B1 (ko) | 관심 패턴 이미지 집단에 대한 이상치 검출 | |
| US20150379707A1 (en) | Mask inspection apparatus, mask evaluation method and mask evaluation system | |
| US9922415B2 (en) | Inspection method, inspection apparatus, and inspection system | |
| KR102102019B1 (ko) | 포토마스크 결함의 변화 모니터링 | |
| US9557277B2 (en) | Inspection apparatus and inspection method | |
| WO2016064685A1 (en) | Critical dimension uniformity enhancement techniques and apparatus | |
| TW201719783A (zh) | 用於模型化基礎臨界尺寸測量之技術及系統 | |
| KR102079420B1 (ko) | 통합된 멀티 패스 검사 | |
| US11727557B2 (en) | Inspection apparatus for detecting defects in photomasks and dies | |
| JP5301405B2 (ja) | 表面欠陥検査装置 | |
| KR101698891B1 (ko) | 마스크 검사 장치 및 마스크 검사 방법 | |
| KR20220134611A (ko) | 반도체 디바이스 인쇄 검사 정렬을 위한 시스템 및 방법 | |
| JP2009150718A (ja) | 検査装置および検査プログラム | |
| KR20160072784A (ko) | 검사 방법 및 검사 장치 | |
| TWI686673B (zh) | 檢查方法 | |
| US20160203595A1 (en) | Inspection apparatus and inspection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |