KR20220123102A

KR20220123102A - 비디오 코딩을 위한 방법 및 장치

Info

Publication number: KR20220123102A
Application number: KR1020227026644A
Authority: KR
Inventors: 정 오영; 샹 리; 산 류
Original assignee: 텐센트 아메리카 엘엘씨
Priority date: 2020-12-16
Filing date: 2021-09-24
Publication date: 2022-09-05
Also published as: KR102647645B1; EP4070237A1; WO2022132277A1; JP2023521556A; CN115428461A; US20220191553A1; US11483591B2; EP4070237A4; JP7449402B2

Abstract

본 개시내용의 양태들은 비디오 처리에서와 같은 신경망 처리를 위한 방법들 및 장치들을 제공한다. 일부 예들에서, 신경망 처리를 위한 장치는 처리 회로를 포함한다. 처리 회로는 합성곱 연산에 대한 입력이 구분적으로 일정한 제1 입력 채널을 포함한다고 결정한다. 그 다음, 처리 회로는 합성곱 연산을 위한 입력의 다른 채널들에 기초하여 제1 중간 출력 채널을 계산하고; 그 다음에, 제1 중간 출력 채널 및 제1 입력 채널의 조합(예컨대, 선형 조합)에 기초하여 합성곱 연산의 출력을 생성한다.

Description

비디오 코딩을 위한 방법 및 장치

본 출원은, 2020년 12월 16일자로 출원된 미국 가출원 제63/126,194호, "APPLICATION OF PARTIAL DEPTHWISE SEPARABLE CONVOLUTION TO ENHANCE VIDEO QUALITY IN A VIDEO CODEC"에 대한 우선권의 이익을 주장하는, 2021년 9월 13일자로 출원된 미국 특허 출원 제17/447,525호, "METHOD AND APPARATUS FOR VIDEO CODING"에 대한 우선권의 이익을 주장한다. 선행 출원들의 전체 개시내용들은 그 전체가 본 명세서에 참조로 포함된다.

본 개시내용은 일반적으로 신경망 처리에 관련된 실시예들을 설명한다. 더 구체적으로, 본 개시내용은 비디오 코덱에서 픽처 품질을 개선하기 위한 신경망 처리 기법들을 제공한다.

본 명세서에 제공된 배경기술 설명은 본 개시내용의 맥락을 일반적으로 제시하기 위한 것이다. 현재 명명된 발명자들의 연구- 그 연구가 이 배경기술 섹션에서 설명되는 한 -뿐만 아니라 출원 시에 선행 기술로서 달리 자격이 없을 수 있는 설명의 양태들은 명시적으로도 암시적으로도 본 개시내용에 대한 선행 기술로서 인정되지 않는다.

비디오 코딩 및 디코딩은 모션 보상(motion compensation)을 갖는 인터-픽처 예측(inter-picture prediction)을 사용하여 수행될 수 있다. 압축되지 않은 디지털 비디오는 일련의 픽처들을 포함할 수 있고, 각각의 픽처는, 예를 들어, 1920x1080 루미넌스 샘플들 및 연관된 크로미넌스 샘플들의 공간 차원(spatial dimension)을 갖는다. 이 일련의 픽처들은, 예를 들어, 초당 60개 픽처 또는 60Hz의, 고정된 또는 가변 픽처 레이트(비공식적으로 프레임 레이트로도 알려져 있음)를 가질 수 있다. 압축되지 않은 비디오는 특정 비트레이트 요건들을 갖는다. 예를 들어, 샘플당 8비트에서의 1080p60 4:2:0 비디오(60Hz 프레임 레이트에서의 1920x1080 루미넌스 샘플 해상도)는 1.5Gbit/s 대역폭에 가까울 것을 요구한다. 한 시간 분량의 이러한 비디오는 600GBytes를 초과하는 저장 공간을 요구한다.

비디오 코딩 및 디코딩의 하나의 목적은, 압축을 통한, 입력 비디오 신호에서의 중복성(redundancy)의 감소일 수 있다. 압축은 전술된 대역폭 및/또는 저장 공간 요건들을, 일부 경우들에서는, 2 자릿수 이상 감소시키는 데 도움이 될 수 있다. 무손실 압축 및 손실 압축 둘 다 뿐만 아니라 이들의 조합이 이용될 수 있다. 무손실 압축은 압축된 원래의 신호(original signal)로부터 원래의 신호의 정확한 사본(exact copy)이 재구성될 수 있는 기법들을 지칭한다. 손실 압축을 사용할 때, 재구성된 신호는 원래의 신호와 동일하지 않을 수 있지만, 원래의 신호와 재구성된 신호 사이의 왜곡은 재구성된 신호를 의도된 애플리케이션에 유용하게 만들 정도로 충분히 작다. 비디오의 경우에, 손실 압축이 널리 이용된다. 용인되는 왜곡의 양은 애플리케이션에 의존하는데; 예를 들어, 특정 소비자 스트리밍 애플리케이션들의 사용자들은 텔레비전 배포 애플리케이션들의 사용자들보다 더 높은 왜곡을 용인할 수 있다. 달성가능한 압축비는 다음을 반영할 수 있다: 더 높은 허용가능/용인가능 왜곡은 더 높은 압축비들을 계산할 수 있다.

비디오 인코더 및 디코더는, 예를 들어, 모션 보상, 변환, 양자화, 및 엔트로피 코딩을 포함하여, 수개의 광범위한 카테고리들로부터의 기법들을 활용할 수 있다.

비디오 코덱 기술들은 인트라 코딩으로 알려진 기법들을 포함할 수 있다. 인트라 코딩에서, 샘플 값들은 이전에 재구성된 참조 픽처들로부터의 샘플들 또는 다른 데이터를 참조하지 않고 표현된다. 일부 비디오 코덱들에서, 픽처는 샘플들의 블록들로 공간적으로 세분된다. 샘플들의 모든 블록들이 인트라 모드에서 코딩될 때, 그 픽처는 인트라 픽처(intra picture)일 수 있다. 인트라 픽처들 및 그것들의 파생물들, 이를테면, 독립적인 디코더 리프레시 픽처들(independent decoder refresh pictures)은 디코더 상태를 리셋하기 위해 사용될 수 있고, 따라서 코딩된 비디오 비트스트림 및 비디오 세션에서 첫번째 픽처로서 또는 스틸 이미지(still image)로서 사용될 수 있다. 인트라 블록의 샘플들은 변환에 노출될 수 있고, 변환 계수들은 엔트로피 코딩 전에 양자화될 수 있다. 인트라 예측은 사전 변환 도메인에서 샘플 값들을 최소화하는 기법일 수 있다. 일부 경우들에서, 변환 후의 DC 값이 더 작을수록, 그리고 AC 계수들이 더 작을수록, 엔트로피 코딩 후의 블록을 표현하기 위해 주어진 양자화 스텝 크기(quantization step size)에서 요구되는 비트들이 더 적다.

예를 들어 MPEG-2 세대 코딩 기술들로부터 알려진 것과 같은 전통적인 인트라 코딩은 인트라 예측을 사용하지 않는다. 그러나, 일부 더 새로운 비디오 압축 기술들은, 예를 들어, 공간적으로 이웃하는, 그리고 디코딩 순서에서 선행하는, 데이터의 블록들의 인코딩/디코딩 동안 획득된 주위의 샘플 데이터 및/또는 메타데이터로부터, 시도하는 기법들을 포함한다. 이러한 기법들은 이후 "인트라 예측(intra prediction)" 기법들로 불린다. 적어도 일부 경우들에서, 인트라 예측은 참조 픽처들로부터가 아니라 재구성 중인 현재 픽처로부터의 참조 데이터만을 사용한다는 점에 유의한다.

많은 상이한 형태의 인트라 예측이 있을 수 있다. 주어진 비디오 코딩 기술에서 그러한 기법들 중 하나보다 많은 기법이 사용될 때, 사용 중인 기법은 인트라 예측 모드에서 코딩될 수 있다. 특정 경우들에서, 모드들은 서브모드들 및/또는 파라미터들을 가질 수 있고, 이들은 개별적으로 코딩되거나 모드 코드워드에 포함될 수 있다. 주어진 모드/서브모드/파라미터 조합에 사용할 코드워드는 인트라 예측을 통한 코딩 효율 이득에 영향을 미칠 수 있으며, 코드워드들을 비트스트림으로 변환하는데 사용되는 엔트로피 코딩 기술도 마찬가지일 수 있다.

인트라 예측의 특정 모드가 H.264로 도입되었고, H.265에서 개선되었고, JEM(joint exploration model), VVC(versatile video coding), 및 BMS(benchmark set)와 같은 더 새로운 코딩 기술들에서 추가로 개선되었다. 이미 이용가능한 샘플들에 속하는 이웃 샘플 값들을 사용하여 예측기 블록(predictor block)이 형성될 수 있다. 이웃 샘플들의 샘플 값들은 방향에 따라 예측기 블록 내에 복사된다. 사용 중인 방향에 대한 참조는 비트스트림에서 코딩될 수 있거나, 그 자체가 예측될 수 있다.

도 1a를 참조하면, 하부 우측에 (35개의 인트라 모드의 33개의 각도 모드에 대응하는) H.265의 33개의 가능한 예측기 방향으로부터 알려진 9개의 예측기 방향의 서브세트가 묘사되어 있다. 화살표들이 수렴(converge)하는 포인트(101)는 예측되고 있는 샘플을 표현한다. 화살표들은 샘플이 예측되고 있는 방향을 표현한다. 예를 들어, 화살표(102)는 샘플(101)이 샘플(a sample) 또는 샘플들로부터 상부 우측으로, 수평으로부터 45도 각도로 예측되는 것을 지시한다. 유사하게, 화살표(103)는 샘플(101)이 샘플 또는 샘플들로부터 샘플(101)의 하부 좌측으로, 수평으로부터 22.5도 각도에서 예측되는 것을 지시한다.

여전히 도 1a를 참조하면, 상단 좌측에는 4x4 샘플들(파선, 굵은 선으로 지시됨)의 정사각형 블록(104)이 묘사되어 있다. 정사각형 블록(104)은 16개의 샘플을 포함하고, 각각은 "S", Y 차원에서의 그의 포지션(예컨대, 행 인덱스) 및 X 차원에서의 그의 포지션(예컨대, 열 인덱스)으로 라벨링되어 있다. 예를 들어, 샘플 S21은 Y 차원에서의 (상단으로부터) 두 번째 샘플 및 X 차원에서의 (좌측으로부터) 첫번째 샘플이다. 유사하게, 샘플 S44는 Y 차원 및 X 차원 둘 다에서 블록(104)에서 네 번째 샘플이다. 블록의 크기가 4x4 샘플이므로, S44는 하단 우측에 있다. 유사한 넘버링 스킴을 추종하는 참조 샘플들이 추가로 도시되어 있다. 참조 샘플은 블록(104)에 대한 R, 그의 Y 포지션(예컨대, 행 인덱스) 및 X 포지션(열 인덱스)으로 라벨링된다. H.264 및 H.265 둘 다에서, 예측 샘플들은 재구성 중인 블록에 이웃하고; 따라서, 음의 값들이 사용될 필요가 없다.

인트라 픽처 예측은 시그널링된 예측 방향에 의해 적절하게 이웃 샘플들로부터 참조 샘플 값들을 복사함으로써 작동할 수 있다. 예를 들어, 코딩된 비디오 비트스트림은, 이 블록에 대해, 화살표(102)와 일치하는 예측 방향을 지시하는- 즉, 샘플들이 예측 샘플 또는 샘플들로부터 상부 우측으로, 수평으로부터 45도 각도로 예측되는 -시그널링을 포함한다고 가정한다. 그 경우에, 샘플들 S41, S32, S23 및 S14가 동일한 참조 샘플 R05로부터 예측된다. 그 후 샘플 S44가 참조 샘플 R08로부터 예측된다.

특정 경우들에서, 특히 방향들이 45도로 균일하게 분할가능하지 않을 때, 다수의 참조 샘플들의 값들은 참조 샘플을 계산하기 위해, 예를 들어, 보간을 통해 조합될 수 있다.

비디오 코딩 기술이 개발됨에 따라 가능한 방향의 수가 증가하였다. H.264(2003년)에서, 9개의 상이한 방향이 표현될 수 있었다. 이는 H.265(2013년)에서 33개로 증가되었고, 본 개시내용의 시점에, JEM/VVC/BMS는 최대 65개의 방향을 지원할 수 있다. 가장 가능성 있는 방향들을 식별하기 위한 실험들이 수행되었고, 엔트로피 코딩에서의 특정 기법들은 가능성이 적은 방향들에 대한 특정 페널티를 수용하면서 적은 수의 비트들로 그러한 가능성 있는 방향들을 표현하는데 사용된다. 또한, 방향들 자체는 때때로 이웃하는 이미 디코딩된 블록들에서 사용되는 이웃 방향들로부터 예측될 수 있다.

도 1b는 시간에 따라 증가하는 수의 예측 방향들을 예시하기 위해 JEM에 따른 65개의 인트라 예측 방향들을 묘사하는 개략도(180)를 도시한다.

방향을 표현하는 코딩된 비디오 비트스트림 내의 인트라 예측 방향 비트들의 매핑은 비디오 코딩 기술마다 상이할 수 있고; 예를 들어, 예측 방향의 단순한 직접 매핑으로부터 인트라 예측 모드, 코드워드들, 가장 가능성 있는 모드들을 수반하는 복잡한 적응적 스킴들, 및 유사한 기법들에 이르기까지 다양할 수 있다. 그러나, 모든 경우에, 특정 다른 방향들보다 비디오 콘텐츠에서 통계적으로 발생할 가능성이 적은 특정 방향들이 있을 수 있다. 비디오 압축의 목표는 중복성(redundancy)의 감소이기 때문에, 잘 작동하는 비디오 코딩 기술에서, 그러한 가능성이 적은 방향들은 가능성이 높은 방향들보다 더 많은 비트 수로 표현될 것이다.

모션 보상은 손실 압축 기법일 수 있고, 이전에 재구성된 픽처 또는 그것의 일부(참조 픽처)로부터의 샘플 데이터의 블록이, 모션 벡터(motion vector)(이후 MV)에 의해 지시된 방향으로 공간적으로 시프트된 후에, 새롭게 재구성된 픽처 또는 픽처 부분의 예측에 사용되는 기법들과 관련될 수 있다. 일부 경우들에서, 참조 픽처는 현재 재구성 중인 픽처와 동일할 수 있다. MV들은 2차원 X 및 Y, 또는 3차원을 가질 수 있으며, 세번째는 사용 시 참조 픽처의 지시이다(후자는, 간접적으로, 시간 차원일 수 있음).

일부 비디오 압축 기법들에서, 샘플 데이터의 특정 구역에 적용가능한 MV는 다른 MV들, 예를 들어 재구성 중인 구역에 공간적으로 인접한 샘플 데이터의 다른 구역과 관련되고, 디코딩 순서에서 그러한 MV에 선행하는 MV들로부터 예측될 수 있다. 그렇게 함으로써 MV를 코딩하기 위해 요구되는 데이터의 양을 실질적으로 감소시킬 수 있고, 그에 의해 중복성을 제거하고 압축을 증가시킨다. MV 예측은, 예를 들어, 카메라로부터 도출된 입력 비디오 신호(자연 비디오로 알려짐)를 코딩할 때 단일 MV이 적용가능한 구역보다 더 큰 구역들이 유사한 방향으로 이동할 통계적 가능성이 있고, 따라서, 일부 경우들에서 이웃 구역의 MV들로부터 도출된 유사한 모션 벡터를 사용하여 예측될 수 있기 때문에 효과적으로 작동할 수 있다. 그 결과, 주어진 구역에 대해 발견되는 MV가 주위의 MV들로부터 예측된 MV와 유사하거나 동일하게 되고, 그것은 결국, MV를 직접 코딩하는 경우에 사용되는 것보다 더 적은 수의 비트들로, 엔트로피 코딩 후에, 표현될 수 있다. 일부 경우들에서, MV 예측은 원래의 신호(즉: 샘플 스트림)로부터 도출된 신호(즉: MV들)의 무손실 압축의 예일 수 있다. 다른 경우들에서, MV 예측 자체는, 예를 들어, 수개의 주위 MV들로부터 예측기를 계산할 때 라운딩 에러들 때문에 손실성일 수 있다.

다양한 MV 예측 메커니즘이 H.265/HEVC(ITU-T Rec.H.265, "High Efficiency Video Coding", December 2016)에 설명되어 있다. H.265가 제공하는 많은 MV 예측 메커니즘 중에서, 이하 "공간 병합(spatial merge)"이라고 지칭되는 기법이 본 명세서에 설명된다.

도 2를 참조하면, 현재 블록(201)은 공간적으로 시프트된 동일한 크기의 이전 블록으로부터 예측가능한 것으로 모션 검색 프로세스 동안 인코더에 의해 발견된 샘플들을 포함한다. 그 MV를 직접 코딩하는 대신에, MV는 하나 이상의 참조 픽처와 연관된 메타데이터로부터, 예를 들어, 가장 최근의(디코딩 순서에서) 참조 픽처로부터, A0, A1, 및 B0, B1, B2(각각, 202 내지 206)로 나타낸 5개의 주위 샘플 중 어느 하나와 연관된 MV를 사용하여 도출될 수 있다. H.265에서, MV 예측은 이웃 블록이 사용하고 있는 동일한 참조 픽처로부터의 예측기들을 사용할 수 있다.

본 개시내용의 양태들은, 비디오 처리에서와 같은, 신경망 처리를 위한 방법들 및 장치들을 제공한다. 일부 예들에서, 신경망 처리를 위한 장치는 처리 회로를 포함한다. 처리 회로는 합성곱 연산(convolution operation)을 위한 입력이 구분적으로 일정한 제1 입력 채널을 포함한다고 결정한다. 그 다음, 처리 회로는 합성곱 연산을 위한 입력의 다른 채널들에 기초하여 제1 중간 출력 채널을 계산하고; 그 다음, 제1 중간 출력 채널 및 제1 입력 채널의 조합(이를테면, 선형 조합)에 기초하여 합성곱 연산의 출력을 생성한다.

일부 예들에서, 처리 회로는 커널과 입력의 다른 채널들에 감소된 채널 합성곱 연산을 적용하여 제1 중간 출력 채널을 생성한다.

일부 예들에서, 처리 회로는 제1 입력 채널을 가중 값과 곱하여 제2 중간 출력 채널을 생성하고, 제1 중간 출력 채널을 제2 중간 출력 채널과 더하여 합성곱 연산의 출력을 생성할 수 있다. 예에서, 처리 회로는 제1 입력 채널에 대응하는 커널 요소들에 기초하여 가중 값을 계산한다. 예를 들어, 처리 회로는 제1 입력 채널에 대응하는 커널 요소들의 합을 계산한다. 다른 예에서, 가중 값은 제1 입력 채널에 대응하는 커널 요소들에 기초하여 미리 계산되고 메모리에 저장된다. 처리 회로는 저장된 가중 값에 대한 메모리에 액세스할 수 있다.

일부 예들에서, 처리 회로는, 제1 입력 채널이 입력의 다른 채널들로부터 수신된 픽처에 대한 양자화 파라미터(QP) 맵을 포함한다고 결정한다. 픽처는 QP 맵 내의 QP 값들에 기초하여 재구성된다. 이어서, 처리 회로는 커널과 다른 채널들로부터 수신된 픽처의 컬러 성분들에 감소된 채널 합성곱 연산을 적용하여 제1 중간 출력 채널을 생성한다. 처리 회로는 제1 중간 출력 채널과 QP 맵의 선형 조합에 기초하여 합성곱 연산의 출력을 생성한다.

일부 예들에서, 처리 회로는 디블록킹 필터로부터 출력되는 픽처를 수신한다. 일부 예들에서, 처리 회로는 합성곱 연산의 출력에 조밀한 잔차 합성곱 신경망 기반 루프 필터를 적용할 수 있다.

본 개시내용의 양태들은 또한 컴퓨터에 의해 실행될 때 컴퓨터로 하여금 신경망 처리를 위한 방법을 수행하게 하는 명령어들을 저장한 비일시적 컴퓨터 판독가능 매체를 제공한다.

개시된 주제의 추가의 특징들, 본질 및 다양한 이점들이 다음의 상세한 설명 및 첨부 도면들로부터 더 명백해 질 것이다.
도 1a는 인트라 예측 모드들의 예시적인 서브세트의 개략적인 예시이다.
도 1b는 예시적인 인트라 예측 방향들의 예시이다.
도 2는 하나의 예에서 현재 블록 및 그 주위의 공간 병합 후보들의 개략적인 예시이다.
도 3은 실시예에 따른 통신 시스템(300)의 단순화된 블록도의 개략적인 예시이다.
도 4는 실시예에 따른 통신 시스템(400)의 단순화된 블록도의 개략적인 예시이다.
도 5는 실시예에 따른 디코더의 단순화된 블록도의 개략적인 예시이다.
도 6은 실시예에 따른 인코더의 단순화된 블록도의 개략적인 예시이다.
도 7은 다른 실시예에 따른 인코더의 블록도를 도시한다.
도 8은 다른 실시예에 따른 디코더의 블록도를 도시한다.
도 9는 일부 예들에서 루프 필터 유닛의 블록도를 도시한다.
도 10은 일부 예들에서 다른 루프 필터 유닛의 블록도를 도시한다.
도 11은 일부 예들에서 신경망 기반 필터의 블록도를 도시한다.
도 12는 일부 예들에서 전처리 모듈의 블록도를 도시한다.
도 13은 일부 예들에서의 신경망 구조의 블록도를 도시한다.
도 14는 조밀한 잔차 유닛의 블록도를 도시한다.
도 15는 일부 예들에서의 후처리 모듈의 블록도를 도시한다.
도 16은 표준 합성곱(standard convolution)을 예시하는 그래프를 도시한다.
도 17은 깊이별 합성곱(depthwise convolution)을 예시하는 그래프를 도시한다.
도 18은 지점별 합성곱(pointwise convolution)을 예시하는 그래프를 도시한다.
도 19는 양자화 파라미터 맵의 예를 도시한다.
도 20은 일부 예들에서 부분적 깊이별 분리가능 합성곱(partial depthwise separable convolution)(PDSC)을 예시하는 그래프를 도시한다.
도 21은 신경망 구조의 블록도를 도시한다.
도 22는 프로세스 예를 약술하는 흐름도를 도시한다.
도 23은 실시예에 따른 컴퓨터 시스템의 개략적인 예시이다.

도 3은 본 개시내용의 실시예에 따른 통신 시스템(300)의 단순화된 블록도를 예시한다. 통신 시스템(300)은, 예를 들어, 네트워크(350)를 통해, 서로 통신할 수 있는 복수의 단말 디바이스를 포함한다. 예를 들어, 통신 시스템(300)은 네트워크(350)를 통해 상호접속되는 제1 쌍의 단말 디바이스들(310 및 320)을 포함한다. 도 3의 예에서, 제1 쌍의 단말 디바이스들(310 및 320)은 데이터의 단방향 송신을 수행한다. 예를 들어, 단말 디바이스(310)는 네트워크(350)를 통해 다른 단말 디바이스(320)로의 송신을 위해 비디오 데이터(예컨대, 단말 디바이스(310)에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 인코딩된 비디오 데이터는 하나 이상의 코딩된 비디오 비트스트림의 형태로 송신될 수 있다. 단말 디바이스(320)는 네트워크(350)로부터 코딩된 비디오 데이터를 수신하고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구하고 복구된 비디오 데이터에 따라 비디오 픽처들을 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 애플리케이션들(media serving applications) 등에서 일반적일 수 있다.

다른 예에서, 통신 시스템(300)은, 예를 들어, 화상회의(videoconferencing) 동안 발생할 수 있는 코딩된 비디오 데이터의 양방향 송신을 수행하는 제2 쌍의 단말 디바이스들(330 및 340)을 포함한다. 데이터의 양방향 송신을 위해, 예에서, 단말 디바이스들(330 및 340) 중의 각각의 단말 디바이스는 네트워크(350)를 통해 단말 디바이스들(330 및 340) 중의 다른 단말 디바이스로의 송신을 위해 비디오 데이터(예컨대, 단말 디바이스에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 단말 디바이스들(330 및 340) 중의 각각의 단말 디바이스는 또한 단말 디바이스들(330 및 340) 중의 다른 단말 디바이스에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구할 수 있고, 복구된 비디오 데이터에 따라 액세스가능 디스플레이 디바이스에서 비디오 픽처들을 디스플레이할 수 있다.

도 3의 예에서, 단말 디바이스들(310, 320, 330 및 340)은 서버들, 개인용 컴퓨터들 및 스마트 폰들로서 예시될 수 있지만, 본 개시내용의 원리들은 그렇게 제한되지 않는다. 본 개시내용의 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비를 갖는 애플리케이션을 찾는다. 네트워크(350)는 예를 들어 와이어라인(유선) 및/또는 무선 통신 네트워크들을 포함하여, 단말 디바이스들(310, 320, 330 및 340) 사이에 코딩된 비디오 데이터를 전달하는 임의의 수의 네트워크들을 표현한다. 통신 네트워크(350)는 회선-교환(circuit-switched) 및/또는 패킷-교환(packet-switched) 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 원거리통신(telecommunications) 네트워크들, 근거리 통신망들(local area networks), 광역 통신망들(wide area networks) 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(350)의 아키텍처 및 토폴로지는 아래에서 본 명세서에서 설명되지 않는 한 본 개시내용의 동작에 중요하지 않을 수 있다.

도 4는, 개시된 주제를 위한 애플리케이션에 대한 예로서, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치를 예시한다. 개시된 주제는 예를 들어, CD, DVD, 메모리 스틱 등을 포함하여, 디지털 미디어 상의 압축된 비디오의 저장, 디지털 TV, 영상 회의 등을 포함하는, 다른 비디오 인에이블(enabled) 애플리케이션들에도 동일하게 적용가능할 수 있다.

스트리밍 시스템은, 예를 들어 압축되지 않은 비디오 픽처들의 스트림(402)을 생성하는 비디오 소스(401), 예를 들어 디지털 카메라를 포함할 수 있는 캡처 서브시스템(413)을 포함할 수 있다. 예에서, 비디오 픽처들의 스트림(402)은 디지털 카메라에 의해 촬영되는 샘플들을 포함한다. 인코딩된 비디오 데이터(404)(또는 코딩된 비디오 비트스트림)와 비교할 때 많은 데이터 용량을 강조하기 위해 굵은 선으로 묘사된 비디오 픽처들의 스트림(402)은 비디오 소스(401)에 결합된 비디오 인코더(403)를 포함하는 전자 디바이스(420)에 의해 처리될 수 있다. 비디오 인코더(403)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 비디오 픽처들의 스트림(402)과 비교할 때 적은 데이터 용량을 강조하기 위해 얇은 선으로서 묘사된 인코딩된 비디오 데이터(404)(또는 인코딩된 비디오 비트스트림(404))는 미래의 사용을 위해 스트리밍 서버(405) 상에 저장될 수 있다. 도 4에서의 클라이언트 서브시스템들(406 및 408)과 같은 하나 이상의 스트리밍 클라이언트 서브시스템들은 스트리밍 서버(405)에 액세스하여 인코딩된 비디오 데이터(404)의 사본들(407 및 409)을 검색할 수 있다. 클라이언트 서브시스템(406)은, 예를 들어, 전자 디바이스(430) 내에 비디오 디코더(410)를 포함할 수 있다. 비디오 디코더(410)는 인코딩된 비디오 데이터의 착신(incoming) 사본(407)을 디코딩하고 디스플레이(412)(예컨대, 디스플레이 스크린) 또는 다른 렌더링 디바이스(묘사되지 않음) 상에 렌더링될 수 있는 비디오 픽처들의 발신(outgoing) 스트림(411)을 생성한다. 일부 스트리밍 시스템들에서, 인코딩된 비디오 데이터(404, 407, 및 409)(예컨대, 비디오 비트스트림들)는 특정 비디오 코딩/압축 표준들에 따라 인코딩될 수 있다. 이러한 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. 예에서, 개발 중인 비디오 코딩 표준은 비공식적으로 VVC(Versatile Video Coding)로서 알려져 있다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.

전자 디바이스들(420 및 430)은 다른 컴포넌트들(도시되지 않음)을 포함할 수 있다는 점에 유의한다. 예를 들어, 전자 디바이스(420)는 비디오 디코더(도시되지 않음)도 포함할 수 있고 전자 디바이스(430)는 비디오 인코더(도시되지 않음)도 포함할 수 있다.

도 5는 본 개시내용의 실시예에 따른 비디오 디코더(510)의 블록도를 도시한다. 비디오 디코더(510)는 전자 디바이스(530)에 포함될 수 있다. 전자 디바이스(530)는 수신기(531)(예컨대, 수신 회로)를 포함할 수 있다. 비디오 디코더(510)는 도 4의 예에서의 비디오 디코더(410) 대신에 사용될 수 있다.

수신기(531)는 비디오 디코더(510)에 의해 디코딩될 하나 이상의 코딩된 비디오 시퀀스- 동일하거나 다른 실시예에서, 한 번에 하나의 코딩된 비디오 시퀀스 -를 수신할 수 있고, 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(501)로부터 수신될 수 있다. 수신기(531)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그것들 각자의 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있다. 수신기(531)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(531)와 엔트로피 디코더/파서(520)(이후 "파서(520)") 사이에 버퍼 메모리(515)가 결합될 수 있다. 특정 애플리케이션들에서, 버퍼 메모리(515)는 비디오 디코더(510)의 부분이다. 다른 것들에서, 그것은 비디오 디코더(510)(묘사되지 않음) 외부에 있을 수 있다. 또 다른 것들에서, 예를 들어 네트워크 지터를 방지하기 위해, 비디오 디코더(510) 외부의 버퍼 메모리(묘사되지 않음), 그리고 추가로, 예를 들어 재생 타이밍(playout timing)을 핸들링하기 위해, 비디오 디코더(510) 내부의 다른 버퍼 메모리(515)가 존재할 수 있다. 수신기(531)가 충분한 대역폭 및 제어가능성의 저장/포워드(store/forward) 디바이스로부터, 또는 등시동기식 네트워크(isosynchronous network)로부터 데이터를 수신하고 있을 때, 버퍼 메모리(515)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 베스트 에포트 패킷 네트워크들(best effort packet networks) 상에서의 사용을 위해, 버퍼 메모리(515)가 요구될 수 있고, 비교적 클 수 있으며, 유리하게는 적응적 크기일 수 있고, 비디오 디코더(510) 외부의 운영 체제 또는 유사한 요소들(묘사되지 않음)에서 적어도 부분적으로 구현될 수 있다.

비디오 디코더(510)는 코딩된 비디오 시퀀스로부터 심벌들(521)을 재구성하기 위해 파서(520)를 포함할 수 있다. 이러한 심벌들의 카테고리들은 비디오 디코더(510)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로, 도 5에 도시된 바와 같이, 전자 디바이스(530)의 일체 부분(integral part)은 아니지만 전자 디바이스(530)에 결합될 수 있는 렌더링 디바이스(512)(예컨대, 디스플레이 스크린)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI 메시지(Supplemental Enhancement Information) 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형태일 수 있다. 파서(520)는 수신되는 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따른 것일 수 있고, 가변 길이 코딩, 허프만 코딩(Huffman coding), 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는 다양한 원리들을 추종할 수 있다. 파서(520)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더 내의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 픽처 그룹들(Groups of Pictures, GOPs), 픽처들, 타일들, 슬라이스들, 매크로블록들, 코딩 유닛들(Coding Units, CUs), 블록들, 변환 유닛들(Transform Units, TUs), 예측 유닛들(Prediction Units, PUs) 등을 포함할 수 있다. 파서(520)는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터 값들, 모션 벡터들 등과 같은 정보를 추출할 수 있다.

파서(520)는 버퍼 메모리(515)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(521)을 생성할 수 있다.

심벌들(521)의 재구성은 코딩된 비디오 픽처 또는 그 부분들의 타입(이를테면: 인터 및 인트라 픽처, 인터 및 인트라 블록), 및 다른 인자들에 의존하여 다수의 상이한 유닛들을 수반할 수 있다. 어느 유닛들이 수반되는지, 그리고 어떻게 되는지는 파서(520)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(520)와 아래의 다수의 유닛 사이의 그러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되어 있지 않다.

이미 언급된 기능 블록들 이외에, 비디오 디코더(510)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약 하에서 동작하는 실제 구현에서, 이들 유닛 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위해, 아래의 기능 유닛들로의 개념적 세분(subdivision)이 적절하다.

제1 유닛은 스케일러/역변환 유닛(551)이다. 스케일러/역변환 유닛(551)은, 파서(520)로부터의 심벌(들)(521)로서, 어느 변환을 사용할지, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들 등을 포함하는, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 스케일러/역변환 유닛(551)은 집계기(aggregator)(555)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.

일부 경우들에서, 스케일러/역변환(551)의 출력 샘플들은 인트라 코딩된 블록; 즉: 이전에 재구성된 픽처들로부터의 예측 정보를 사용하는 것이 아니라, 현재 픽처의 이전에 재구성된 부분들로부터의 예측 정보를 사용할 수 있는 블록에 관련될 수 있다. 그러한 예측 정보는 인트라 픽처 예측 유닛(552)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 픽처 예측 유닛(552)은 현재 픽처 버퍼(558)로부터 페치된 주위의 이미 재구성된 정보를 사용하여, 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성한다. 현재 픽처 버퍼(558)는, 예를 들어, 부분적으로 재구성된 현재 픽처 및/또는 완전히 재구성된 현재 픽처를 버퍼링한다. 집계기(555)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(552)이 생성한 예측 정보를 스케일러/역변환 유닛(551)에 의해 제공된 출력 샘플 정보에 추가한다.

다른 경우들에서, 스케일러/역변환 유닛(551)의 출력 샘플들은 인터 코딩되고, 잠재적으로 모션 보상된 블록에 관련될 수 있다. 이러한 경우에, 모션 보상 예측 유닛(553)은 참조 픽처 메모리(557)에 액세스하여 예측에 사용되는 샘플을 페치할 수 있다. 블록에 관련된 심벌들(521)에 따라 페치된 샘플들을 모션 보상한 후에, 이들 샘플은 집계기(555)에 의해 스케일러/역변환 유닛(551)의 출력(이 경우에 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 모션 보상 예측 유닛(553)이 예측 샘플들을 페치하는 참조 픽처 메모리(557) 내의 어드레스들은, 예를 들어 X, Y, 및 참조 픽처 컴포넌트들을 가질 수 있는 심벌들(521)의 형태로 모션 보상 예측 유닛(553)에 이용가능한 모션 벡터들에 의해 제어될 수 있다. 모션 보상은 또한 서브샘플 정확한 모션 벡터들이 사용 중일 때 참조 픽처 메모리(557)로부터 페치된 샘플 값들의 보간, 모션 벡터 예측 메커니즘 등을 포함할 수 있다.

집계기(555)의 출력 샘플들은 루프 필터 유닛(556) 내의 다양한 루프 필터링 기법들의 대상이 될 수 있다. 비디오 압축 기술들은, 파서(520)로부터의 심벌들(521)로서 루프 필터 유닛(556)에 이용가능하게 되고 코딩된 비디오 시퀀스(코딩된 비디오 비트스트림으로도 지칭됨)에 포함된 파라미터들에 의해 제어되는 인-루프 필터 기술(in-loop filter technologies)들을 포함할 수 있지만, 코딩된 픽처 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서에서) 부분들의 디코딩 동안 획득된 메타-정보에 응답적일 뿐만 아니라, 이전에 재구성되고 루프-필터링된 샘플 값들에 응답적일 수도 있다.

루프 필터 유닛(556)의 출력은 렌더링 디바이스(512)에 출력될 뿐만 아니라 미래의 인터-픽처 예측에서 사용하기 위해 참조 픽처 메모리(557)에 저장될 수도 있는 샘플 스트림일 수 있다.

특정 코딩된 픽처들은, 완전히 재구성되면, 미래 예측을 위한 참조 픽처들로서 사용될 수 있다. 예를 들어, 현재 픽처에 대응하는 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 참조 픽처로서 식별되면(예를 들어, 파서(520)에 의해), 현재 픽처 버퍼(558)는 참조 픽처 메모리(557)의 일부가 될 수 있고, 다음의 코딩된 픽처의 재구성을 개시하기 전에 새로운 현재 픽처 버퍼가 재할당될 수 있다.

비디오 디코더(510)는 ITU-T Rec.H.265와 같은 표준에서의 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스는 비디오 압축 기술 또는 표준의 신택스 및 비디오 압축 기술 또는 표준에서 문서화된 프로파일들 둘 다를 고수한다는 점에서, 코딩된 비디오 시퀀스는 사용 중인 비디오 압축 기술 또는 표준에 의해 특정된 신택스(syntax)를 준수할 수 있다. 구체적으로, 프로파일은 비디오 압축 기술 또는 표준에서 이용가능한 모든 툴들로부터 그 프로파일 하에서 사용하기 위해 이용가능한 유일한 툴들로서 특정 툴들을 선택할 수 있다. 또한 준수(compliance)를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡도가 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것일 수 있다. 일부 경우들에서, 레벨들은 최대 픽처 크기, 최대 프레임 레이트, 최대 복원 샘플 레이트(예를 들어 초당 메가샘플로 측정됨), 최대 참조 픽처 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.

실시예에서, 수신기(531)는 인코딩된 비디오와 함께 추가적인(중복) 데이터를 수신할 수 있다. 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 부분으로서 포함될 수 있다. 추가적인 데이터는 데이터를 적절히 디코딩하고/하거나 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(510)에 의해 사용될 수 있다. 추가적인 데이터는 예를 들어, 시간, 공간, 또는 SNR(signal noise ratio) 향상 계층들, 중복 슬라이스들, 중복 픽처들, 순방향 에러 정정 코드들 등의 형태일 수 있다.

도 6은 본 개시내용의 실시예에 따른 비디오 인코더(603)의 블록도를 도시한다. 비디오 인코더(603)는 전자 디바이스(620)에 포함된다. 전자 디바이스(620)는 송신기(640)(예컨대, 송신 회로)를 포함한다. 비디오 인코더(603)는 도 4의 예에서의 비디오 인코더(403) 대신에 사용될 수 있다.

비디오 인코더(603)는 비디오 인코더(603)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(601)(도 6의 예에서는 전자 디바이스(620)의 부분이 아님)로부터 비디오 샘플들을 수신할 수 있다. 다른 예에서, 비디오 소스(601)는 전자 디바이스(620)의 일부이다.

비디오 소스(601)는, 임의의 적합한 비트 심도(예를 들어: 8비트, 10비트, 12비트, ...), 임의의 컬러 공간(예를 들어, BT.601 Y CrCB, RGB, ...), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형태로 비디오 인코더(603)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(601)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상회의 시스템에서, 비디오 소스(601)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 모션을 부여하는 복수의 개별 픽처로서 제공될 수 있다. 픽처들 자체는 픽셀들의 공간적 어레이로서 조직될 수 있는데, 각각의 픽셀은 사용 중인 샘플링 구조, 컬러 공간 등에 의존하여 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 이하의 설명은 샘플들에 초점을 맞춘다.

실시예에 따르면, 비디오 인코더(603)는 소스 비디오 시퀀스의 픽처들을 실시간으로 또는 애플리케이션에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(643)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것이 제어기(650)의 하나의 기능이다. 일부 실시예들에서, 제어기(650)는 아래 설명되는 바와 같이 다른 기능 유닛들을 제어하고 다른 기능 유닛들에 기능적으로 결합된다. 결합은 명료성을 위해 묘사되지 않는다. 제어기(650)에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(픽처 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값들, ...), 픽처 크기, 픽처 그룹(GOP) 레이아웃, 최대 모션 벡터 검색 범위 등을 포함할 수 있다. 제어기(650)는 특정 시스템 설계에 대해 최적화된 비디오 인코더(603)에 관련된 다른 적합한 기능들을 갖도록 구성될 수 있다.

일부 실시예들에서, 비디오 인코더(603)는 코딩 루프에서 동작하도록 구성된다. 과도하게 단순화된 설명으로서, 예에서, 코딩 루프는 소스 코더(630)(예컨대, 코딩될 입력 픽처, 및 참조 픽처(들)에 기초하여 심벌 스트림과 같은 심벌들을 생성하는 것을 담당함), 및 비디오 인코더(603)에 임베드된 (로컬) 디코더(633)를 포함할 수 있다. 디코더(633)는 (원격) 디코더가 또한 생성하는 것과 유사한 방식으로 샘플 데이터를 생성하기 위해 심벌들을 재구성한다(심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문에). 재구성된 샘플 스트림(샘플 데이터)은 참조 픽처 메모리(634)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트-정확한 결과들(bit-exact results)로 이어지기 때문에, 참조 픽처 메모리(634) 내의 콘텐츠도 또한 로컬 인코더와 원격 인코더 사이에서 비트 정확(bit exact)하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "볼(would see)" 것과 정확히 동일한 샘플 값들을 참조 픽처 샘플로서 "본다(sees)". 참조 픽처 동기성의 이 기본적인 원리(그리고 결과적인 드리프트, 예를 들어, 채널 에러들 때문에 동기성이 유지될 수 없는 경우)는 일부 관련 기술들에서도 사용된다.

"로컬(local)" 디코더(633)의 동작은 도 5와 관련하여 위에서 이미 상세히 설명된 비디오 디코더(510)와 같은 "원격(remote)" 디코더와 동일할 수 있다. 그러나, 또한 도 5를 간단히 참조하면, 심벌들이 이용가능하고 엔트로피 코더(645) 및 파서(520)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 버퍼 메모리(515), 및 파서(520)를 포함하는, 비디오 디코더(510)의 엔트로피 디코딩 부분들은 로컬 디코더(633)에서 완전히 구현되지 않을 수 있다.

이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형태로 존재할 필요가 있다는 점이다. 이러한 이유로, 개시된 주제는 디코더 동작에 초점을 맞춘다. 인코더 기술들은 포괄적으로 설명된 디코더 기술들의 역(inverse)이기 때문에 그것들에 대한 설명은 축약될 수 있다. 특정 구역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.

동작 동안, 일부 예들에서, 소스 코더(630)는, "참조 픽처들"로서 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 픽처를 참조하여 예측적으로 입력 픽처를 코딩하는, 모션 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(632)은 입력 픽처의 픽셀 블록들과 입력 픽처에 대한 예측 참조(들)로서 선택될 수 있는 참조 픽처(들)의 픽셀 블록들 사이의 차이들을 코딩한다.

로컬 비디오 디코더(633)는, 소스 코더(630)에 의해 생성된 심벌들에 기초하여, 참조 픽처들로서 지정될 수 있는 픽처들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(632)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 6에 도시되지 않음)에서 디코딩될 수 있을 때, 재구성된 비디오 시퀀스는 전형적으로 일부 에러들을 갖는 소스 비디오 시퀀스의 복제본(replica)일 수 있다. 로컬 비디오 디코더(633)는 참조 픽처들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 픽처들이 참조 픽처 캐시(634)에 저장되게 할 수 있다. 이러한 방식으로, 비디오 인코더(603)는 (송신 에러들이 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 픽처들로서 공통 콘텐츠를 갖는 재구성된 참조 픽처들의 사본들을 로컬로 저장할 수 있다.

예측기(635)는 코딩 엔진(632)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 픽처에 대해, 예측기(635)는 새로운 픽처들에 대한 적절한 예측 참조로서 역할할 수 있는 참조 픽처 모션 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 픽처 메모리(634)를 검색할 수 있다. 예측기(635)는 적절한 예측 참조들을 찾기 위해 샘플 블록 바이 픽처 블록 기준으로(sample block-by-pixel block basis) 동작할 수 있다. 일부 경우들에서, 예측기(635)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(634)에 저장된 다수의 참조 픽처로부터 인출된 예측 참조들을 가질 수 있다.

제어기(650)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 소스 코더(630)의 코딩 동작을 관리할 수 있다.

전술한 모든 기능 유닛들의 출력은 엔트로피 코더(645)에서 엔트로피 코딩의 대상이 될 수 있다. 엔트로피 코더(645)는 다양한 기능 유닛들에 의해 생성된 심벌들을, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 기술들에 따라 심벌들을 무손실 압축함으로써, 코딩된 비디오 시퀀스로 변환한다.

송신기(640)는, 인코딩된 비디오 데이터를 저장할 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(660)을 통한 송신을 준비하기 위해 엔트로피 코더(645)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(640)는 비디오 코더(603)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.

제어기(650)는 비디오 인코더(603)의 동작을 관리할 수 있다. 코딩 동안, 제어기(650)는, 각자의 픽처에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있는, 특정 코딩된 픽처 타입을 각각의 코딩된 픽처에 배정할 수 있다. 예를 들어, 픽처들은 종종 다음 픽처 타입들 중 하나로서 배정될 수 있다:

인트라 픽처(Intra Picture)(I 픽처)는 예측의 소스로서 시퀀스 내의 임의의 다른 픽처를 사용하지 않고 코딩되고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, "IDR"(Independent Decoder Refresh) 픽처들을 포함하는, 상이한 타입들의 인트라 픽처들을 허용한다. 본 기술분야의 통상의 기술자는 I 픽처들의 이러한 변형들 및 그것들 각자의 애플리케이션들 및 특징들을 인식한다.

예측 픽처(Predictive picture)(P 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 모션 벡터 및 참조 인덱스를 사용하여 인트라 예측(intra prediction) 또는 인터 예측(inter prediction)을 사용하여 코딩 및 디코딩될 수 있는 것일 수 있다.

양방향 예측 픽처(Bi-directionally Predictive Picture)(B 픽처)는 각 블록의 샘플 값들을 예측하기 위해 많아야 2개의 모션 벡터들 및 참조 인덱스들을 사용하는 인트라 예측 또는 인터 예측을 사용하여 코딩 및 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 픽처들은 단일 블록의 재구성을 위해 2개보다 많은 참조 픽처 및 연관된 메타데이터를 사용할 수 있다.

소스 픽처들은 흔히 복수의 샘플 블록(예를 들어, 각각 4x4, 8x8, 4x8, 또는 16x16 샘플들의 블록들)으로 공간적으로 세분되고 블록별로(on a block-by-block basis) 코딩될 수 있다. 블록들은 블록들의 각자의 픽처들에 적용되는 코딩 배정에 의해 결정된 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처들의 블록들은 비예측적으로 코딩될 수 있거나 그것들은 동일한 픽처의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 픽처들의 픽셀 블록들은, 하나의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 예측적으로 코딩될 수 있다. B 픽처들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 예측적으로 코딩될 수 있다.

비디오 인코더(603)는 ITU-T Rec. H.265와 같은 미리 결정된 비디오 코딩 기술 또는 표준에 따라 코딩 동작들을 수행할 수 있다. 그것의 동작에서, 비디오 인코더(603)는, 입력 비디오 시퀀스에서 시간 중복성 및 공간 중복성을 이용하는 예측 코딩 동작들을 포함하여, 다양한 압축 동작들을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용 중인 비디오 코딩 기술 또는 표준에 의해 특정된 신택스(syntax)를 준수할 수 있다.

실시예에서, 송신기(640)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 소스 코더(630)는 코딩된 비디오 시퀀스의 부분으로서 그러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 픽처들 및 슬라이스들과 같은 다른 형태의 중복 데이터, SEI 메시지들, VUI 파라미터 세트 프래그먼트들 등을 포함할 수 있다.

비디오는 시간 시퀀스에서 복수의 소스 픽처(비디오 픽처)로서 캡처될 수 있다. 인트라-픽처 예측(종종 인트라 예측으로 축약됨)은 주어진 픽처에서 공간 상관을 이용하고, 인터-픽처 예측은 픽처들 사이의 (시간 또는 다른) 상관을 이용한다. 예에서, 현재 픽처라고 지칭되는, 인코딩/디코딩 중인 특정 픽처가 블록들로 파티셔닝된다. 현재 픽처 내의 블록이 비디오 내의 이전에 코딩되고 여전히 버퍼링된 참조 픽처 내의 참조 블록과 유사할 때, 현재 픽처 내의 블록은 모션 벡터라고 지칭되는 벡터에 의해 코딩될 수 있다. 모션 벡터는 참조 픽처 내의 참조 블록을 가리키고, 다수의 참조 픽처가 사용 중인 경우에, 참조 픽처를 식별하는 제3의 차원을 가질 수 있다.

일부 실시예들에서, 인터-픽처 예측에서 양예측 기법이 사용될 수 있다. 양예측 기법에 따르면, 둘 다 비디오 내의 현재 픽처에 디코딩 순서에서 앞서는(그러나, 디스플레이 순서에서, 과거 및 미래에 각각 있을 수 있는) 제1 참조 픽처 및 제2 참조 픽처와 같은 2개의 참조 픽처가 사용된다. 현재 픽처 내의 블록은 제1 참조 픽처 내의 제1 참조 블록을 가리키는 제1 모션 벡터, 및 제2 참조 픽처 내의 제2 참조 블록을 가리키는 제2 모션 벡터에 의해 코딩될 수 있다. 블록은 제1 참조 블록과 제2 참조 블록의 조합에 의해 예측될 수 있다.

또한, 코딩 효율을 개선하기 위해 인터-픽처 예측에서 병합 모드(merge mode) 기법이 사용될 수 있다.

본 개시내용의 일부 실시예들에 따르면, 인터 픽처 예측들 및 인트라 픽처 예측들과 같은 예측들은 블록들의 유닛에서 수행된다. 예를 들어, HEVC 표준에 따르면, 비디오 픽처들의 시퀀스에서의 픽처는 압축을 위해 CTU(coding tree units)로 파티셔닝되고, 픽처에서의 CTU들은 64x64 픽셀들, 32x32 픽셀들, 또는 16x16 픽셀들과 같은 동일한 크기를 갖는다. 일반적으로, CTU는, 하나의 루마 CTB 및 2개의 크로마 CTB들인, 3개의 CTB들(coding tree blocks)을 포함한다. 각각의 CTU는 하나 또는 다수의 CU(coding units)으로 재귀적으로 쿼드트리 분할(recursively quadtree split)될 수 있다. 예를 들어, 64x64 픽셀들의 CTU는 64x64 픽셀들의 하나의 CU, 또는 32x32 픽셀들의 4개의 CU, 또는 16x16 픽셀들의 16개의 CU로 분할될 수 있다. 예에서, 각각의 CU는, 인터 예측 타입 또는 인트라 예측 타입과 같은, CU에 대한 예측 타입을 결정하기 위해 분석된다. CU는 시간 및/또는 공간 예측성에 의존하여 하나 이상의 PU(prediction units)로 분할된다. 일반적으로, 각각의 PU는 루마 예측 블록(prediction block, PB)과 2개의 크로마 PB를 포함한다. 실시예에서, 코딩(인코딩/디코딩)에서의 예측 동작은 예측 블록의 유닛에서 수행된다. 예측 블록의 예로서 루마 예측 블록을 사용하면, 예측 블록은, 8x8 픽셀들, 16x16 픽셀들, 8x16 픽셀들, 16x8 픽셀들 등과 같은, 픽셀들에 대한 값들(예컨대, 루마 값들)의 행렬을 포함한다.

도 7은 본 개시내용의 다른 실시예에 따른 비디오 인코더(703)의 도면을 도시한다. 비디오 인코더(703)는 비디오 픽처들의 시퀀스에서 현재 비디오 픽처 내의 샘플 값들의 처리 블록(예컨대, 예측 블록)을 수신하고, 처리 블록을 코딩된 비디오 시퀀스의 부분인 코딩된 픽처 내에 인코딩하도록 구성된다. 예에서, 비디오 인코더(703)는 도 4의 예에서의 비디오 인코더(403) 대신에 사용된다.

HEVC 예에서, 비디오 인코더(703)는 8x8 샘플들 등의 예측 블록과 같은 처리 블록에 대한 샘플 값들의 행렬 등을 수신한다. 비디오 인코더(703)는 처리 블록이, 예를 들어, 레이트-왜곡 최적화를 사용하는 인트라 모드, 인터 모드, 또는 양예측 모드를 사용하여 최선으로 코딩되는지를 결정한다. 처리 블록이 인트라 모드로 코딩되어야 할 때, 비디오 인코더(703)는 인트라 예측 기법을 사용하여 처리 블록을 코딩된 픽처 내에 인코딩할 수 있고; 처리 블록이 인터 모드 또는 양예측 모드로 코딩되어야 할 때, 비디오 인코더(703)는 처리 블록을 코딩된 픽처 내로 인코딩하기 위해 인터 예측 또는 양예측 기법을 각각 사용할 수 있다. 특정 비디오 코딩 기술들에서, 병합 모드는 예측기들 외부의 코딩된 모션 벡터 성분의 이익 없이 하나 이상의 모션 벡터 예측기로부터 모션 벡터가 도출되는 인터 픽처 예측 서브모드일 수 있다. 특정 다른 비디오 코딩 기술들에서, 대상 블록에 적용가능한 모션 벡터 성분이 존재할 수 있다. 예에서, 비디오 인코더(703)는 처리 블록들의 모드를 결정하기 위한 모드 결정 모듈(도시되지 않음)과 같은 다른 컴포넌트들을 포함한다.

도 7의 예에서, 비디오 인코더(703)는 도 7에 도시된 바와 같이 함께 결합된 인터 인코더(inter encoder)(730), 인트라 인코더(intra encoder)(722), 잔차 계산기(residue calculator)(723), 스위치(726), 잔차 인코더(724), 일반 제어기(721), 및 엔트로피 인코더(725)를 포함한다.

인터 인코더(730)는 현재 블록(예컨대, 처리 블록)의 샘플들을 수신하고, 블록을 참조 픽처들 내의 하나 이상의 참조 블록(예컨대, 이전 픽처들 및 나중 픽처들 내의 블록들)과 비교하고, 인터 예측 정보(예컨대, 인터 인코딩 기법에 따른 중복 정보의 설명, 모션 벡터들, 병합 모드 정보)를 생성하고, 임의의 적합한 기법을 사용하여 인터 예측 정보에 기초하여 인터 예측 결과들(예컨대, 예측된 블록)을 계산하도록 구성된다. 일부 예들에서, 참조 픽처들은 인코딩된 비디오 정보에 기초하여 디코딩되는 디코딩된 참조 픽처들이다.

인트라 인코더(722)는 현재 블록(예컨대, 처리 블록)의 샘플들을 수신하고, 일부 경우들에서 블록을 동일한 픽처 내의 이미 코딩된 블록들과 비교하고, 변환 후 양자화된 계수들을 생성하고, 일부 경우들에서 또한 인트라 예측 정보(예컨대, 하나 이상의 인트라 인코딩 기법에 따른 인트라 예측 방향 정보)를 수신하도록 구성된다. 예에서, 인트라 인코더(722)는 또한 동일한 픽처 내의 참조 블록들 및 인트라 예측 정보에 기초하여 인트라 예측 결과들(예컨대, 예측 블록)을 계산한다.

일반 제어기(721)는 일반 제어 데이터를 결정하고 일반 제어 데이터에 기초하여 비디오 인코더(703)의 다른 컴포넌트들을 제어하도록 구성된다. 예에서, 일반 제어기(721)는 블록의 모드를 결정하고, 모드에 기초하여 스위치(726)에 제어 신호를 제공한다. 예를 들어, 모드가 인트라 모드일 때, 일반 제어기(721)는 잔차 계산기(723)에 의한 사용을 위해 인트라 모드 결과를 선택하도록 스위치(726)를 제어하고, 인트라 예측 정보를 선택하고 인트라 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(725)를 제어하고; 모드가 인터 모드일 때, 일반 제어기(721)는 잔차 계산기(723)에 의한 사용을 위해 인터 예측 결과를 선택하도록 스위치(726)를 제어하고, 인터 예측 정보를 선택하고 인터 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(725)를 제어한다.

잔차 계산기(723)는 수신된 블록과 인트라 인코더(722) 또는 인터 인코더(730)로부터 선택된 예측 결과들 사이의 차이(잔차 데이터)를 계산하도록 구성된다. 잔차 인코더(724)는 잔차 데이터에 기초하여 동작하여 잔차 데이터를 인코딩하여 변환 계수들을 생성하도록 구성된다. 예에서, 잔차 인코더(724)는 잔차 데이터를 공간 도메인에서 주파수 도메인으로 전환하고, 변환 계수들을 생성하도록 구성된다. 그 후 변환 계수들은 양자화 처리의 대상이 되어 양자화된 변환 계수들을 획득한다. 다양한 실시예들에서, 비디오 인코더(703)는 잔차 디코더(728)를 또한 포함한다. 잔차 디코더(728)는 역변환을 수행하고, 디코딩된 잔차 데이터를 생성하도록 구성된다. 디코딩된 잔차 데이터는 인트라 인코더(722) 및 인터 인코더(730)에 의해 적합하게 사용될 수 있다. 예를 들어, 인터 인코더(730)는 디코딩된 잔차 데이터 및 인터 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있고, 인트라 인코더(722)는 디코딩된 잔차 데이터 및 인트라 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있다. 디코딩된 블록들은 디코딩된 픽처들을 생성하기 위해 적합하게 처리되고 디코딩된 픽처들은 메모리 회로(도시되지 않음)에 버퍼링되고 일부 예들에서 참조 픽처들로서 사용될 수 있다.

엔트로피 인코더(725)는 인코딩된 블록을 포함하도록 비트스트림을 포맷하도록 구성된다. 엔트로피 인코더(725)는 HEVC 표준과 같은 적합한 표준에 따라 다양한 정보를 포함하도록 구성된다. 예에서, 엔트로피 인코더(725)는 일반 제어 데이터, 선택된 예측 정보(예컨대, 인트라 예측 정보 또는 인터 예측 정보), 잔차 정보, 및 다른 적합한 정보를 비트스트림 내에 포함시키도록 구성된다. 개시된 주제에 따르면, 인터 모드 또는 양예측 모드의 병합 서브모드에서 블록을 코딩할 때, 잔차 정보가 존재하지 않는다는 점에 유의한다.

도 8은 본 개시내용의 다른 실시예에 따른 비디오 디코더(810)의 도면을 도시한다. 비디오 디코더(810)는 코딩된 비디오 시퀀스의 부분인 코딩된 픽처들을 수신하고, 코딩된 픽처들을 디코딩하여 재구성된 픽처들을 생성하도록 구성된다. 예에서, 비디오 디코더(810)는 도 4의 예에서의 비디오 디코더(410) 대신에 사용된다.

도 8의 예에서, 비디오 디코더(810)는 도 8에 도시된 바와 같이 함께 결합된 엔트로피 디코더(871), 인터 디코더(880), 잔차 디코더(873), 재구성 모듈(874), 및 인트라 디코더(872)를 포함한다.

엔트로피 디코더(871)는, 코딩된 픽처로부터, 코딩된 픽처가 구성되는 신택스 요소들을 표현하는 특정 심벌들을 재구성하도록 구성될 수 있다. 그러한 심벌들은, 예를 들어, 블록이 코딩되는 모드(이를테면, 예를 들어, 인트라 모드, 인터 모드, 양예측(bi-predicted) 모드, 후자의 둘은 병합 서브모드 또는 다른 서브모드에서), 인트라 디코더(872) 또는 인터 디코더(880) 각각에 의한 예측을 위해 사용되는 특정 샘플 또는 메타데이터를 식별할 수 있는 예측 정보(이를테면, 예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 예를 들어, 양자화된 변환 계수들의 형태로 된 잔차 정보 등을 포함할 수 있다. 예에서, 예측 모드가 인터 또는 양예측 모드일 때, 인터 예측 정보가 인터 디코더(880)에 제공되고; 예측 타입이 인트라 예측 타입일 때, 인트라 예측 정보가 인트라 디코더(872)에 제공된다. 잔차 정보는 역양자화의 대상이 될 수 있고 잔차 디코더(873)에 제공된다.

인터 디코더(880)는 인터 예측 정보를 수신하고, 인터 예측 정보에 기초하여 인터 예측 결과들을 생성하도록 구성된다.

인트라 디코더(872)는 인트라 예측 정보를 수신하고, 인트라 예측 정보에 기초하여 예측 결과들을 생성하도록 구성된다.

잔차 디코더(873)는 역양자화를 수행하여 탈양자화된 변환 계수들을 추출하고, 탈양자화된 변환 계수들을 처리하여 잔차를 주파수 도메인으로부터 공간 영역으로 전환하도록 구성된다. 잔차 디코더(873)는 또한(QP(Quantizer Parameter)를 포함하도록) 특정 제어 정보를 요구할 수 있고, 그 정보는 엔트로피 디코더(871)에 의해 제공될 수 있다(이는 단지 저용량 제어 정보일 수 있으므로 데이터 경로가 묘사되지 않음).

재구성 모듈(874)은, 공간 도메인에서, 잔차 디코더(873)에 의해 출력된 잔차와 예측 결과들(경우에 따라 인터 또는 인트라 예측 모듈들에 의해 출력된 것)을 조합하여 재구성된 블록을 형성하도록 구성하고, 재구성된 블록은 재구성된 픽처의 부분일 수 있고, 재구성된 픽처는 결국 재구성된 비디오의 부분일 수 있다. 시각적 품질을 개선하기 위해 디블록킹(deblocking) 동작 등과 같은 다른 적합한 동작들이 수행될 수 있다는 점에 유의한다.

비디오 인코더들(403, 603, 및 703), 및 비디오 디코더들(410, 510, 및 810)은 임의의 적합한 기법을 사용하여 구현될 수 있다는 점에 유의한다. 실시예에서, 비디오 인코더들(403, 603, 및 703), 및 비디오 디코더들(410, 510, 및 810)은 하나 이상의 집적 회로를 사용하여 구현될 수 있다. 다른 실시예에서, 비디오 인코더들(403, 603, 및 603), 및 비디오 디코더들(410, 510, 및 810)은 소프트웨어 명령어들을 실행하는 하나 이상의 프로세서를 사용하여 구현될 수 있다.

신경망 기술은 비디오 코딩 기술과 함께 사용될 수 있고, 신경망을 갖는 비디오 코딩 기술은 하이브리드 비디오 코딩 기술로 지칭될 수 있다. 예를 들어, 루프 필터 유닛(556)과 같은 루프 필터 유닛은 샘플 필터링을 위해 다양한 루프 필터들을 적용할 수 있다. 루프 필터들 중 하나 이상은 신경망에 의해 구현될 수 있다. 본 개시내용의 양태들은 신경망을 사용하여 픽처 품질을 개선하기 위한 하이브리드 비디오 코딩 기술들에서의 인-루프 필터링의 기법들을 제공한다. 구체적으로, 본 개시내용의 양태에 따르면, 비디오 품질을 향상시키기 위해 비디오 코딩에서 부분적 깊이별 분리가능 합성곱의 기법들이 사용될 수 있다.

본 개시내용의 일부 양태들에 따르면, 하이브리드 비디오 코딩 기술들에서의 적응 필터링은 픽처 품질을 개선하기 위한 입력들 중 하나로서 양자화 파라미터 맵을 갖는 신경망을 사용할 수 있다. 신경망의 가중 파라미터들의 수 및 컴퓨팅을 감소시키기 위해, 부분적 깊이별 분리가능 합성곱(PDSC)으로 지칭되는 합성곱 신경망 계층의 타입이 사용될 수 있다.

일부 예들(예컨대, JVET-T0057)에서, 정상 합성곱 및 깊이별 분리가능 합성곱(DSC)은 인 루프 필터들에 의해 사용된다.

본 개시내용의 양태에 따르면, 인 루프 필터들은 기준 데이터에 영향을 주는 필터들이다. 예를 들어, 루프 필터 유닛(556)에 의해 필터링된 이미지는 추가 예측을 위한 참조로서 참조 픽처 메모리(557)와 같은 버퍼에 저장된다. 인 루프 필터들은 비디오 코덱에서 비디오 품질을 개선할 수 있다.

도 9는 일부 예들에서 루프 필터 유닛(900)의 블록도를 도시한다. 루프 필터 유닛(900)은 예에서 루프 필터 유닛(556) 대신에 사용될 수 있다. 도 9의 예에서, 루프 필터 유닛(900)은 디블록킹 필터(901), 샘플 적응 오프셋(SAO) 필터(902), 및 적응 루프 필터(ALF) 필터(903)를 포함한다. 일부 예들에서, ALF 필터(903)는 교차 성분 적응 루프 필터(CCALF)를 포함할 수 있다.

동작 동안, 예에서, 루프 필터 유닛(900)은 재구성된 픽처를 수신하고, 재구성된 픽처에 대해 다양한 필터들을 적용하고, 재구성된 픽처에 응답하여 출력 픽처를 생성한다.

일부 예들에서, 디블록킹 필터(901) 및 SAO 필터(902)는 블록 코딩 기법들이 사용될 때 도입되는 블록킹 아티팩트들 및 샘플 왜곡을 제거하도록 구성된다. 디블록킹 필터(901)는 블록 코딩 기법들이 사용될 때 형성되는 형상 에지들을 평활화할 수 있다. SAO 필터(902)는 비디오 프레임 내의 다른 샘플들에 대한 왜곡을 감소시키기 위해 특정 오프셋들을 샘플들에 적용할 수 있다. ALF(903)는, 예를 들어, 샘플들의 블록에 분류를 적용한 다음, 샘플들의 블록에 대해 분류와 연관된 필터를 적용할 수 있다. 필터의 필터 계수들은 일부 예들에서 인코더에 의해 결정되고 디코더에 시그널링될 수 있다.

일부 예들(예컨대, JVET-T0057)에서, 밀집 잔차 합성곱 신경망 기반 인-루프 필터(DRNLF)라고 지칭되는 추가적인 필터가 디블록킹 필터(901)와 SAO 필터(902) 사이에 삽입될 수 있다. DRNLF는 픽처 품질을 추가로 개선할 수 있다.

도 10은 일부 예들에서 루프 필터 유닛(1000)의 블록도를 도시한다. 루프 필터 유닛(1000)은 예에서 루프 필터 유닛(556) 대신에 사용될 수 있다. 도 10의 예에서, 루프 필터 유닛(1000)은 디블록킹 필터(1001), SAO 필터(1002), ALF 필터(1003), 및 디블록킹 필터(1001)와 SAO 필터(1002) 사이에 배치되는 DRNLF 필터(1010)를 포함한다.

디블록킹 필터(1001)는 디블록킹 필터(901)와 유사하게 구성되고, SAO 필터(1002)는 SAO 필터(902)와 유사하게 구성되고, ALF 필터(1003)는 ALF 필터(903)와 유사하게 구성된다.

DRNLF 필터(1010)는 디블록킹된 픽처(1011)로 도시된 디블록킹 필터(1001)의 출력을 수신하고, 또한 재구성된 픽처의 양자화 파라미터(QP) 맵을 수신한다. QP 맵은 재구성된 픽처 내의 블록들의 양자화 파라미터들을 포함한다. DRNLF 필터(1010)는 개선된 품질을 갖는 필터링된 픽처(1019)에 의해 도시되는 픽처를 출력할 수 있고, 필터링된 픽처(1019)는 추가 필터링 프로세스들을 위해 SAO 필터(1002)에 공급된다.

본 개시내용의 양태에 따르면, 비디오 처리를 위한 신경망은 컬러 공간에서 컬러 성분들을 처리하기 위한 다수의 채널을 포함할 수 있다. 예에서, 컬러 공간은 YCbCr 모델을 사용하여 정의될 수 있다. YCbCr 모델에서, Y는 루마 성분(휘도)을 표현하고, Cb 및 Cr은 크로마 성분을 표현한다. 이하의 설명에서, YUV는 YCbCr 모델을 사용하여 인코딩되는 포맷을 설명하기 위해 사용된다는 점에 유의한다.

본 개시내용의 양태에 따르면, 신경망 내의 다수의 채널들은 동일한 크기의 컬러 성분들에 대해 동작하도록 구성된다. 일부 예들에서, 픽처들은 상이한 크기들의 컬러 성분들에 의해 표현될 수 있다. 예를 들어, 휴먼 시각 시스템은 컬러보다 휘도의 변화들에 훨씬 더 민감하고, 따라서 비디오 시스템은 휴먼의 눈에 의해 인지되는 많은 시각적 차이 없이 파일 크기를 감소시키고 송신 시간을 절약하기 위해 크로마 성분들을 압축할 수 있다. 일부 예들에서, 크로마 서브샘플링 기법들은 루미넌스보다 컬러 차이에 대한 휴먼 시각 시스템의 시력을 이용하여 루마 정보에 대한 것보다 크로마 정보에 대한 더 적은 해상도를 구현하는 데 사용된다.

일부 예들에서, 서브샘플링은 4:4:4, 4:2:0, 4:2:2, 4:1:1 등과 같은 3-부분 비율로서 표현될 수 있다. 예를 들어, 4:4:4 YUV444로도 지칭됨)는 YCbCr 성분들 각각이 서브샘플링 없이 동일한 샘플 레이트를 갖는다는 것을 지시하고; 4:2:0(YUV420로도 지칭됨)은 크로마 성분들이 서브샘플링된다는 것을 지시하고, 모든 4개의 픽셀(또는 Y 성분)은 Cb 성분 및 Cr 성분에 대응할 수 있다. YUV420은 본 개시내용에서의 기법들을 예시하기 위해 서브샘플링 포맷의 예로서 다음의 설명에서 사용된다는 것에 주목한다. 이 기법들은 다른 서브샘플링 포맷에 사용될 수 있다.

일반적으로, 신경망은 서브샘플링되지 않은 포맷(예컨대, YUV444)의 픽처들에 대해 동작할 수 있다. 따라서, 서브샘플링된 포맷의 픽처에 대해, 픽처는 신경망에 입력으로서 제공되기 전에 서브샘플링되지 않은 포맷으로 전환된다.

도 11은 일부 예들에서 DRNLF 필터(1100)의 블록도를 도시한다. DRNLF 필터(1100)는 예에서 DRNLF 필터(1010) 대신에 사용될 수 있다. DRNLF 필터(1100)는 도 11에 도시된 바와 같이 함께 결합된 QP 맵 양자화기(1110), 전처리 모듈(1120), 메인 처리 모듈(1130) 및 후처리 모듈(1140)을 포함한다. 메인 처리 모듈(1130)은 도 11에 도시된 바와 같이 함께 결합된 패치 페처(1131), 패치 기반 DRNLF 커널 처리 모듈(1132) 및 패치 리어셈블러(1133)를 포함한다.

일부 예들에서, QP 맵은 현재 재구성된 픽처 내의 각자의 블록들을 재구성하기 위해 적용되는 QP 값들의 맵을 포함한다. QP 맵 양자화기(1110)는 값들을 미리 결정된 값들의 세트로 양자화할 수 있다. 예(예컨대, JVET-T0057)에서, QP 값들은 QP 맵 양자화기(1110)에 의해 22, 27, 32 및 37 중 하나로 양자화될 수 있다.

전처리 모듈(1120)은 디블록킹된 픽처를 제1 포맷으로 수신하고, 메인 처리 모듈(1130)에 의해 사용되는 제2 포맷으로 전환할 수 있다. 예를 들어, 메인 처리 모듈(1130)은 YUV444 포맷으로 픽처를 처리하도록 구성된다. 전처리 모듈(1120)이 YUV444 포맷과 상이한 포맷의 디블록킹된 픽처를 수신할 때, 전처리 모듈(1120)은 상이한 포맷의 디블록킹된 픽처를 처리하고, YUV444 포맷의 디블록킹된 픽처를 출력할 수 있다. 예를 들어, 전처리 모듈(1120)은 YUV420 포맷의 디블록킹된 픽처를 수신한 다음, U 및 V 크로미넌스 채널들을 2배로 수평 및 수직으로 보간하여 YUV444 포맷의 디블록킹된 픽처를 생성한다.

메인 처리 모듈(1130)은 YUV444 포맷의 디블록킹된 픽처와 양자화된 QP 맵을 입력으로서 수신할 수 있다. 패치 페처(1131)는 입력들을 패치들로 분해한다. DRNLF 커널 처리 모듈(1132)은 DRNLF 커널에 기초하여 패치들 각각을 각각 처리할 수 있다. 패치 리어셈블러(1133)는 처리된 패치들을 DRNLF 커널 처리 모듈(1132)에 의해 YUV444 포맷의 필터링된 픽처로 어셈블링할 수 있다.

후처리 모듈(1140)은 제2 포맷의 필터링된 픽처를 다시 제1 포맷으로 전환한다. 예를 들어, 후처리 모듈(1140)은 YUV444 포맷의 필터링된 픽처(메인 처리 모듈(1130)로부터 출력됨)를 수신하고 YUV420 포맷의 필터링된 픽처를 출력한다.

도 12는 일부 예들에서 전처리 모듈(1220)의 블록도를 도시한다. 예에서, 전처리 모듈(1220)은 전처리 모듈(1120) 대신에 사용된다.

전처리 모듈(1220)은 YUV420 포맷의 디블록킹된 픽처를 수신하고, 디블록킹된 픽처를 YUV444 포맷으로 전환하고, YUV444 포맷의 디블록킹된 픽처를 출력할 수 있다. 구체적으로, 전처리 모듈(1220)은 Y 성분에 대한 루미넌스 입력 채널 및 U(Cb) 성분 및 V(Cr) 성분에 대한 2개의 크로미넌스 입력 채널을 각각 포함하는 3개의 입력 채널에서 디블록킹된 픽처를 수신한다. 전처리 모듈(1220)은 Y 성분에 대한 루미넌스 출력 채널 및 U(Cb) 성분 및 V(Cr) 성분에 대한 2개의 크로미넌스 출력 채널을 각각 포함하는 3개의 출력 채널에 의해 디블록킹된 픽처를 출력한다.

예에서, 디블록킹된 픽처가 YUV420 포맷을 가질 때, Y 성분은 크기 (H, W)를 갖고, U 성분은 크기 (H/2, W/2)를 갖고, V 성분은 크기 (H/2, W/2)를 가지며, 여기서 H는 디블록킹된 픽처의 (예컨대, 샘플들의 단위로) 높이를 나타내고, W는 디블록킹된 픽처의 (예컨대, 샘플들의 단위로) 폭을 나타낸다.

도 12의 예에서, 전처리 모듈(1220)은 Y 성분을 크기조절(resize)하지 않는다. 전처리 모듈(1220)은 루미넌스 입력 채널로부터 크기 (H, W)를 갖는 Y 성분을 수신하고, 크기 (H, W)를 갖는 Y 성분을 루미넌스 출력 채널에 출력한다.

전처리 모듈(1220)은 각각 U 성분 및 V 성분을 크기조절한다. 전처리 모듈(1220)은 U 성분 및 V 성분을 각각 처리하기 위한 제1 크기조절 유닛(1221) 및 제2 크기조절 유닛(1222)을 포함한다. 예를 들어, 제1 크기조절 유닛(1221)은 크기 (H/2, W/2)를 갖는 U 성분을 수신하고, U 성분을 크기 (H, W)로 크기조절하고, 크기 (H, W)를 갖는 U 성분을 U 성분에 대한 크로미넌스 출력 채널에 출력한다. 제2 크기조절 유닛(1222)은 크기 (H/2, W/2)를 갖는 V 성분을 수신하고, V 성분을 크기 (H, W)로 크기조절하고, 크기 (H, W)를 갖는 V 성분을 V 성분에 대한 크로미넌스 출력 채널로 출력한다. 일부 예들에서, 제1 크기조절 유닛(1221)은, 란초스(Lanczos) 보간 필터를 사용하는 것과 같은, 보간에 기초하여 U 성분을 크기조절한다. 유사하게, 일부 예들에서, 제2 크기조절 유닛(1222)은, 란초스 보간 필터를 사용하는 것과 같은, 보간에 기초하여 V 성분을 크기조절한다.

일부 예에서, 란초스 보간 필터 등을 사용하는 것과 같은 보간 동작들은 보간 동작들의 출력이 의미있는 U(Cb) 성분 및 V(Cr) 성분에 대해 음이 아닌 것과 같이 의미있는 값들이 되도록 보장할 수 없다. 예에서, 보간 동작들의 출력은 음이 아닌 값들이 되도록 클리핑될 수 있다. 일부 예들에서, 전처리 후의 YUV444 포맷의 디블록킹된 픽처들이 저장될 수 있고 그 후 YUV444 포맷의 저장된 픽처들이 신경망의 트레이닝 프로세스에서 사용될 수 있다. U(Cb) 성분 및 V(Cr) 성분의 음의 값들은 신경망의 훈련 프로세스의 결과들에 악영향을 미칠 수 있다.

도 13은 신경망 구조(1300)의 블록도를 도시한다. 일부 예들에서, 신경망 구조(1300)는 조밀한 잔차 합성곱 신경망 기반 인-루프 필터(DRNLF)에 사용되고, 패치 기반 DRNLF 커널 처리 모듈(1132) 대신에 사용될 수 있다. 신경망 구조(1300)는 DRU(1301)-DRU(1304)와 같은 일련의 조밀한 잔차 유닛들(DRU들)을 포함하고, DRU들의 수는 N으로 나타낸다. 도 13에서, 합성곱 커널의 수는 M으로 나타내고, M은 또한 합성곱을 위한 출력 채널들의 수이다. 예를 들어, "CONV 3×3×M"은 커널 크기 3×3의 M개의 합성곱 커널을 갖는 표준 합성곱을 지시하고, "DSC 3×3×M"은 커널 크기 3×3의 M개의 합성곱 커널을 갖는 깊이별 분리가능 합성곱을 지시한다. N 및 M은 계산 효율과 성능 사이의 절충을 위해 설정될 수 있다. 예(예컨대, JVET-T0057)에서, N은 4로 설정되고 M은 32로 설정된다.

동작 동안, 신경망 구조(1300)는 디블록킹된 픽처를 패치별로 처리한다. YUV444 포맷의 디블록킹된 픽처의 각각의 패치에 대해, 패치는 정규화되고(예컨대, 도 13의 예에서 1023에 의해 나누어짐), 디블록킹된 픽처의 평균 값은 정규화된 패치로부터 제거되어 내부 입력(1313)의 제1 부분(1311)을 획득한다. 내부 입력의 제2 부분(1313)은 QP 맵으로부터의 것이다. 예를 들어, 제1 부분(1311)을 형성하는 패치에 대응하는 QP 맵의 패치(QP 맵 패치로 지칭됨)가 QP 맵으로부터 획득된다. QP 맵 패치는 정규화된다(예컨대, 도 13에서 51에 의해 나누어짐). 정규화된 QP 맵 패치는 내부 입력(1313)의 제2 부분(1312)이다. 제2 부분(1312)은 제1 부분(1311)과 연접(concatenate)되어 내부 입력(1313)을 획득한다. 내부 입력(1313)은 제1 정규 합성곱 블록(1351)(CONV 3x3xM으로 도시됨)에 제공된다. 그 다음, 제1 정규 합성곱 블록(1351)의 출력은 N개의 DRU에 의해 처리된다. 제1 정규 합성곱 블록(1351)의 출력은 M개의 채널을 포함한다는 점에 유의한다.

각각의 DRU에 대해, 중간 입력이 수신 및 처리된다. DRU의 출력은 중간 입력과 연접되어 다음 DRU에 대한 중간 입력을 형성한다. DRU(1302)를 예로서 사용하여, DRU(1302)는 중간 입력(1321)을 수신하고, 중간 입력(1321)을 처리하고 출력(1322)을 생성한다. 출력(1322)은 중간 입력(1321)과 연접되어 DRU(1303)에 대한 중간 입력(1323)을 형성한다.

중간 입력(1321)이 M개보다 많은 채널들을 갖기 때문에, "CONV 1×1×M"의 합성곱 연산이 중간 입력(1321)에 적용되어 DRU(1302)에 의한 추가 처리를 위해 M개의 채널들을 생성할 수 있다는 점에 유의한다. 또한, 제1 정규 합성곱 블록(1351)의 출력은 M개의 채널을 포함하고, 따라서 출력은 "CONV 1×1×M"의 합성곱 연산을 사용하지 않고 DRU(1301)에 의해 처리될 수 있다는 점에 유의한다.

마지막 DRU의 출력은 마지막 정규 합성곱 블록(1359)에 제공된다. 마지막 정규 합성곱 블록(1359)의 출력은, 예를 들어, 도 13에 도시된 바와 같이 디블록킹된 픽처의 평균 값을 더하고 1023을 곱함으로써 정규 픽처 패치 값들로 전환된다.

도 14는 조밀한 잔차 유닛(DRU)(1400)의 블록도를 도시한다. 일부 예들에서, DRU(1400)는 DRU(1301), DRU(1302), DRU(1303) 및 DRU(1304)와 같은 도 13에서의 DRU들 각각 대신에 사용될 수 있다.

도 14의 예에서, DRU(1400)는 중간 입력 x를 수신하고, 숏컷(1401)을 통해 후속 DRU에 중간 입력을 직접 전파한다. DRU(1400)는 정규 처리 경로(1402)를 또한 포함한다. 일부 예들에서, 정규 처리 경로(1402)는 정규 합성곱 계층(1411), 깊이별 분리가능 합성곱(DSC) 계층들(1412 및 1414), 및 정류된 선형 유닛(ReLU) 계층(1413)을 포함한다. 예를 들어, 중간 입력 x는 정규 처리 경로(1402)의 출력과 연접되어 후속 DRU에 대한 중간 입력을 형성한다.

일부 예들에서, DSC 계층들(1412 및 1414)은 계산 비용을 감소시키는 데 사용된다.

본 개시내용의 양태에 따르면, 신경망 구조(1300)는 Y, U(Cb), V(Cr) 성분들에 각각 대응하는 3개의 채널을 포함한다. 3개의 채널은 일부 예들에서 Y 채널, U 채널 및 V 채널로 지칭될 수 있다. DRNLF 필터(1100)는 인트라 픽처 및 인터 픽처 둘 다에 적용될 수 있다. 일부 예들에서, 픽처 레벨 및 CTU 레벨에서 DRNLF 필터(1100)의 온/오프를 지시하기 위해 추가적인 플래그들이 시그널링된다.

도 15는 일부 예들에서 후처리 모듈(1540)의 블록도를 도시한다. 후처리 모듈(1540)은 예에서 후처리 모듈(1140) 대신에 사용될 수 있다. 후처리 모듈(1540)은 Y 성분, U 성분 및 V 성분의 값들을 미리 결정된 음이 아닌 범위 [a,b]로 각각 클립하는 클립 유닛들(1541-1543)을 포함한다. 예에서, 음이 아닌 범위의 하한 a 및 상한 b는 a=16×4 및 b=234×4로 설정될 수 있다. 또한, 후처리 모듈(1540)은 클립된 U 성분 및 V 성분을 크기 (H,W)로부터 크기 (H/2,W/2)로 각각 크기조절하는 크기조절 유닛들(1545 및 1546)을 포함하고, 여기서 H는 원래의 픽처(예컨대, 디블록킹된 픽처)의 높이이고 W는 폭이다.

일부 예들(예컨대, JVET-T0057)에서, 표준 합성곱, 깊이별 합성곱 및 깊이별 분리가능 합성곱(DSC)은 인 루프 필터들에 의해 사용될 수 있다. 표준 합성곱, 깊이별 합성곱 및 깊이별 분리가능 합성곱(DSC)이 각각 설명될 것이다.

일부 예들에서, 표준 합성곱(정규 합성곱(regular convolution), 정상 합성곱(normal convolution)으로도 지칭됨)은 깊이 차원을 갖는 공간 차원(예컨대, 폭 및 높이)에 합성곱을 직접 적용할 수 있다.

도 16은 표준 합성곱을 예시하는 그래프를 도시한다. 도 16의 예에서, 블록(예컨대, 8x8의 패치)에 대응하는 입력 텐서(1610)는 폭, 높이 및 깊이 차원들을 포함할 수 있다. 예를 들어, 폭은 블록의 폭이고, 높이는 블록의 높이이며, 깊이는 블록의 Y, Cb 및 Cr 성분들에 대한 3개의 입력 채널 및 블록의 QP 맵에 대한 입력 채널과 같은 4개의 입력 채널을 포함한다. 블록이 8×8 블록(패치로도 지칭됨)일 때, 입력 텐서(1610)는 4×8×8 어레이이다. 필터(1620)는 4×3×3 커널이다. 표준 합성곱에서, 도 16에서의 출력 채널(1630)과 같은, 각각의 출력 채널에 대해, 표준 합성곱은 8x8 어레이의 출력 채널(1630)을 생성하기 위해 깊이 차원은 물론 폭 및 높이 차원들에서 필터(1620)와 입력 텐서(1610)에 합성곱을 직접 적용할 수 있다. 표준 합성곱은 하나의 스텝에서 깊이별 및 공간 별 계산을 수행한다.

파이토치(PyTorch)(오픈 소스 머신 러닝 라이브러리)와 같은 일부 예들에서, 출력 신호를 생성하기 위해 입력 신호에 적용되는 표준 합성곱은 몇몇 입력 패치들로 구성된 입력 신호에 대한 2-D 합성곱들을 사용하여 계산될 수 있다. 입력 신호 input은 픽처 프레임일 수 있고, 크기 (N,C_in,H,W)의 입력 텐서에 의해 표현될 수 있으며, 여기서 N은 패치들의 수를 나타내고 배치 크기(batch size)로도 지칭되며, C_in은 입력 채널들의 수(예컨대, 깊이)를 나타내고, H는 픽셀들에서의 픽처 프레임들의 높이를 나타내며, W는 픽셀들에서의 픽처 프레임의 폭을 나타낸다. 출력 신호는 크기 (N,C_out,H_out,W_out)의 출력 텐서로 표현될 수 있고, C_out은 출력 채널들의 수를 나타내며, H_out은 출력 픽처의 높이를 나타내고, W_out은 출력 픽처의 폭을 나타낸다. 일부 예들에서, H_out은 H와 동일하고, W_out은 W와 동일하다. 예에서, 출력 신호는 수학식 1에 따라 설명될 수 있다

여기서 N_i는 패치(배치(batch)로도 지칭됨)에 대한 인덱스를 나타내고,

는 출력 채널에 대한 인덱스를 나타내며,

는 출력 채널에 대한 바이어스 값을 나타내고,

는 2-D 교차-상관 연산자를 나타내며, 가중 값

은 k번째 입력 채널 및

출력 채널과 연관된 커널의 (공간 차원들에서의) 2D 가중 어레이일 수 있고, input(N_i, k)는 입력 신호 내의 패치 N_i에 대한 k번째 입력 채널의 2-D 어레이(공간 차원)를 나타낸다.

표준 합성곱을 사용하여, 신경망에 수반되는 가중 파라미터들의 수는 약 C_in×C_out×H_f×W_f이며, 여기서 H_f는 필터의 높이를 나타내고, W_f는 필터의 폭을 나타낸다는 점에 유의한다. 예에서, 입력 채널들의 수는 4이고, 출력 채널들의 수는 32이며, 필터의 높이는 3이고 필터의 폭은 3이며, 그러면 가중 파라미터들의 수는 1,152이다.

깊이별 합성곱(depthwise convolution)은 대응하는 입력 채널과 각각의 필터 채널의 합성곱들을 수행하는 것을 지칭한다.

도 17은 깊이별 합성곱을 예시하는 그래프를 도시한다. 도 17의 예에서, 입력 텐서(1710)는 입력 텐서(1610)와 유사하다. 깊이 차원에 따르면, 입력 텐서(1710)는 4개의 입력 채널(1711-1714)을 포함하고, 각각의 입력 채널은 공간 차원들에서 2D 어레이를 포함한다. 그 다음, 입력 채널들(1711-1714)에 대응하는 4개의 필터 채널(1721-1724)이 깊이별 합성곱에 사용된다.

깊이별 합성곱의 경우, 필터 채널(1721)과 입력 채널(1711)에 제1 합성곱이 적용되어 출력 채널(1731)을 생성하고; 필터 채널(1722)과 입력 채널(1712)에 제2 합성곱이 적용되어 출력 채널(1732)을 생성하고; 필터 채널(1723)과 입력 채널(1713)에 제3 합성곱이 적용되어 출력 채널(1733)을 생성하고; 필터 채널(1724)과 입력 채널(1714)에 제4 합성곱이 적용되어 출력 채널(1734)을 생성한다. 출력 채널들(1731-1734)은 출력 텐서(1730) 내로 적층된다.

깊이별 분리가능 합성곱(DSC)은 깊이별 합성곱의 제1 스텝, 및 포인트별 합성곱의 제2 스텝에 의해 깊이별 및 공간별 계산을 수행한다. 깊이별 합성곱은 도 17을 참조하여 도시되고 설명되며, 출력 텐서(1730)는 DSC의 제1 스텝에 의해 중간 출력 텐서로서 지칭될 수 있다.

도 18은 DSC의 제2 스텝에서 사용될 수 있는 포인트별 합성곱을 예시하는 그래프를 도시한다. 포인트들(1840)과 (예컨대, 출력 텐서(1730)에 대응하는) 중간 출력 텐서(1830)의 채널들에 포인트별 합성곱이 적용되어 깊이별 합성곱으로부터의 중간 출력 텐서(1830)의 채널들의 선형 조합으로서 출력 채널(1850)을 생성할 수 있다.

DSC에 기초한 계산의 경우, 입력 신호 input은 픽처 프레임일 수 있고, 크기 (N,C_in,H,W)의 입력 텐서에 의해 표현될 수 있으며, 여기서 N은 패치들의 수를 나타내고 배치 크기(batch size)로도 지칭되며, C_in은 입력 채널들(예컨대, 깊이)의 수를 나타내고, H는 픽셀들에서의 픽처 프레임들의 높이를 나타내며, W는 픽셀들에서의 픽처 프레임의 폭을 나타낸다. 출력 신호는 크기 (N,C_out,H_out,W_out)의 출력 텐서로 표현될 수 있고, C_out은 출력 채널들의 수를 나타내며, H_out은 출력 픽처의 높이를 나타내고, W_out은 출력 픽처의 폭을 나타낸다. 일부 예들에서, H_out은 H와 동일하고, W_out은 W와 동일하다. 일부 예들에서, 각각의 채널(입력 채널 k)에 대해, DSC의 제1 스텝의 계산들은 수학식 2에 의해 표현될 수 있다:

여기서 N_i는 패치(배치(batch)로도 지칭됨)에 대한 인덱스를 나타내고, k는 채널의 인덱스를 나타내며,

는 채널에 대한 바이어스를 나타내고,

는 2-D 교차-상관 연산자를 나타내며,

는 k번째 채널에 대한 커널의 2D 가중 어레이(공간 차원)일 수 있고, input(N_i,k)는 입력 신호 내의 패치 N_i에 대한 k번째 채널의 2-D 어레이(공간 차원)을 나타내며,

는 패치 N_i에 대한 k번째 채널의 중간 출력을 나타낼 수 있다.

일부 예에서, 제2 스텝에서의 포인트별 합성곱은, 수학식 3에 의해 표현되는 바와 같이, 깊이별 합성곱의 중간 출력들의 선형 조합으로서 DSC의 출력을 생성할 수 있다:

여기서, N_i는 패치(배치로도 지칭됨)에 대한 인덱스를 나타내고,

는 출력 채널에 대한 인덱스를 나타내고,

는 출력 채널에 대한 바이어스 값을 나타내고,·는 곱셈 연산자를 나타내고,

는 k번째 채널 및 출력 채널

에 대해 연관된 가중 값을 나타내고,

는 패치 N_i에 대한 k번째 채널의 중간 출력을 나타낸다.

깊이별 분리가능 합성곱을 사용하여, 신경망에 수반되는 가중 파라미터들(신경망 파라미터들, 모델 파라미터들, 필터 커널 파라미터들 등으로도 지칭됨)의 수는 약 C_in×H_f×W_f+C_in×C_out이며, 여기서 H_f는 필터의 높이를 나타내고, W_f는 필터의 폭을 나타낸다는 점에 유의한다. 예에서, 입력 채널들의 수는 4이고, 출력 채널들의 수는 32이며, 필터의 높이는 3이고 필터의 폭은 3이며, 그러면 가중 파라미터들의 수는 164이다. 또한, 깊이별 분리가능 합성곱을 사용하는 것이 표준 합성곱과 비교하여 계산을 감소시킨다는 것에 유의한다.

본 개시내용의 일부 양태들에 따르면, 양자화 파라미터(QP) 맵이 신경망 기반 루프 필터에 대한 입력 채널들 중 하나로서 사용될 때, 신경망 기반 루프 필터에서의 네트워크 파라미터들의 수 및 계산은 부분적 깊이별 분리가능 합성곱(PDSC)으로 지칭되는 신경망 계층 구조를 사용함으로써 추가로 감소될 수 있다.

본 개시내용의 양태에 따르면, 각각의 코딩 블록에서와 같이 로컬로 상수 값들을 포함하는 QP 맵은 구분적으로 일정(piecewise constant)할 수 있다. 예를 들어, 입력 채널이 합성곱 커널의 크기보다 큰 블록들(블록의 폭 및 높이는 합성곱 커널의 폭 및 높이보다 큼)과 같은 블록들로 공간적으로 분할되고, 각각의 블록 내의 픽셀들이 동일한 값을 가질 때, 입력 채널은 구분적으로 일정하다.

도 19는 픽처(1900)의 QP 맵에 대한 예를 도시한다. 예에서, QP 맵은 픽처(1900) 내의 픽셀들에 대한 QP 값들로 형성된다. 그 후, 코딩 유닛 내의 픽셀들은 동일한 QP 값을 갖는다. 도 19에서, 픽처(1900)는 제1 코딩 유닛(1901), 제2 코딩 유닛(1902) 등과 같은 복수의 코딩 유닛으로 파티셔닝될 수 있다. 따라서, 제1 코딩 유닛(1901) 내의 픽셀들은 제1 QP 값(QP1)을 갖고, 제2 코딩 유닛(1902) 내의 픽셀들은 제2 QP 값(QP2)을 갖는다. 픽처의 QP 맵은 구분적으로 일정하고 코딩 유닛의 QP 맵은 일정하다.

본 개시내용의 양태에 따르면, 구분적으로 일정한 채널과의 합성곱은 계산 및 모델 파라미터들의 수를 감소시키기 위해 곱셈에 의해 대략적으로 이루어질 수 있다.

예로서 입력 채널로서 QP 맵을 포함하는 표준 합성곱을 사용하여, 수학식 1은 수학식 4로 다시 쓰여질 수 있다:

QP 맵의 경우에서와 같이, 입력 채널(C_in-1)이 구분적으로 일정할 때, 입력(N_i,C_in-1)과의 합성곱은 곱셈에 의해 근사화되어, 수학식 5에 도시된 바와 같이, 계산 및 모델 파라미터들의 수를 감소시킬 수 있다:

일부 예들에서,

은 입력 채널 C_in-1 및 출력 채널

와 연관된 2D 가중 행렬인

에서의 (커널) 요소들의 합이다. 수학식 5에 따른 신경망 계층 구조는 부분적 깊이별 분리가능 합성곱(PDSC)이라고 지칭된다. 수학식 5는 수학식 4에서의 합성곱 연산 대신에 곱셈 연산을 사용하므로, 계산이 감소될 수 있고, 모델 파라미터들의 수가 감소될 수 있다는 점에 유의한다.

도 20은 일부 예들에서 부분적 깊이별 분리가능 합성곱(PDSC)을 예시하는 그래프를 도시한다. 도 20의 예에서, 입력 텐서(2010)는 입력 텐서(1610)와 유사하다. 입력 텐서(2010)는 중간 입력 텐서(2011) 및 구분적으로 일정한 입력 채널(2012)로 분리된다. 그 후에, 합성곱 연산(감소된 수의 입력 채널들을 가짐)이 필터(2021)와 중간 입력 텐서(2011)에 적용되어 제1 중간 출력 채널(2031)을 생성한다. 그 다음, 제1 중간 출력 채널(2031)과 구분적으로 일정한 입력 채널(2012)의 선형 조합이 수행되어 출력 채널(2030)을 생성할 수 있다. 예를 들어, 가중 값(2022)이 구분적으로 일정한 입력 채널(2012)과 곱해져 제2 중간 출력 채널(2032)을 생성한다. 제1 중간 출력 채널(2031) 및 제2 중간 출력 채널(2032)이 더해져서 부분적인 깊이별 분리가능 합성곱의 출력 채널(2030)을 생성한다.

본 개시내용의 일부 양태들에 따르면, 부분적 깊이별 분리가능 합성곱은 구분적으로 일정한 입력 채널을 포함하는 임의의 적합한 합성곱에서 사용될 수 있다.

예에서, QP 맵은 제1 정규 합성곱 블록(1351)에 대한 입력 채널들 중 하나로서 사용되고, 그 다음, 제1 정규 합성곱 블록(1351)은 부분적 깊이별 분리가능 합성곱을 사용하도록 수정될 수 있다.

도 21은 신경망 구조(2100)의 블록도를 도시한다. 일부 예들에서, 신경망 구조(2100)는 조밀한 잔차 합성곱 신경망 기반 인-루프 필터(DRNLF)에 사용되고, 패치 기반 DRNLF 커널 처리 모듈(1132) 대신에 사용될 수 있다.

신경망 구조(2100)는 신경망 구조(1300)와 유사하게 구성되고, 신경망 구조(1300)에서 사용되는 것들과 동일하거나 등가인 특정 컴포넌트들을 활용한다. 예를 들어, 신경망 구조(2100)는 DRU(2101)-DRU(2104)와 같은 일련의 조밀한 잔차 유닛들(DRU들)을 포함하고, DRU들의 수는 N으로 나타낸다. DRU(2101)-DRU(2104)는 DRU(1301)-DRU(1304)와 유사하게 구성된다. 신경망 구조(2100)는, 마지막 정규 합성곱 블록(1359)과 유사하게 구성된 마지막 정규 합성곱 블록(2159)을 포함한다. 이러한 컴포넌트들의 설명은 위에서 제공되었고 명확성을 위해 본 명세서에서는 생략될 것이다.

그러나, 신경망 구조(2100)는 제1 정규 합성곱 블록(1351)과는 상이하게 구성된 제1 합성곱 블록(2151)을 포함한다. 구체적으로, 제1 합성곱 블록(2151)은 부분적 깊이별 분리가능 합성곱(PDSC)을 사용하여 구현되고, 계산을 감소시키고 네트워크 파라미터들의 수를 감소시킬 수 있다.

도 21의 예에서, 제1 합성곱 블록(2151)에 대한 내부 입력(2113)은 구분적으로 일정한 QP 맵을 포함한다. 구체적으로, 제1 합성곱 블록(2151)에 대한 내부 입력(2113)은 제1 부분(2111) 및 제2 부분(2112)을 포함한다. 예에서, 제1 부분(2111)은 Y 채널, Cb 채널 및 Cr 채널과 같은 3개의 성분(3개의 채널로도 지칭됨)을 포함할 수 있는 디블록킹된 재구성된 픽처로부터 생성된다. 제2 부분(2112)은 정규화된 QP 맵이다. 제2 부분(2112)은 제1 부분(2111)과 연접되어 내부 입력(2113)을 획득한다. 내부 입력(2113)은 제1 합성곱 블록(2151)에 제공된다.

본 개시내용의 양태에 따르면, (정규화된) QP 맵은 구분적으로 일정하고, 제1 합성곱 블록(2151)은 수학식 5 및/또는 도 20에 따라 구현되어 계산을 감소시키고 네트워크 파라미터들을 감소시킬 수 있다.

도 22는 본 개시내용의 실시예에 따른 프로세스(2200)를 약술하는 흐름도를 도시한다. 프로세스(2200)는 비디오 코덱에서의 신경망 기반 인 루프 필터에서와 같은 신경망 처리에서 사용될 수 있다. 다양한 실시예들에서, 프로세스(2200)는, 단말 디바이스들(310, 320, 330 및 340) 내의 처리 회로, 비디오 인코더(403)의 기능들을 수행하는 처리 회로, 비디오 디코더(410)의 기능들을 수행하는 처리 회로, 비디오 디코더(510)의 기능들을 수행하는 처리 회로, 비디오 인코더(603)의 기능들을 수행하는 처리 회로 등과 같은 처리 회로에 의해 실행된다. 일부 실시예들에서, 프로세스(2200)는 소프트웨어 명령어들로 구현되고, 따라서 처리 회로가 소프트웨어 명령어들을 실행할 때, 처리 회로는 프로세스(2200)를 수행한다. 프로세스는 (S2201)에서 시작하여 (S2210)으로 진행한다.

(S2210)에서, 합성곱 연산을 위한 입력은 구분적으로 일정한 제1 입력 채널을 포함하도록 분리된다.

(S2220)에서, 제1 중간 출력 채널은 합성곱 연산을 위한 입력의 다른 채널들에 기초하여 계산된다. 예를 들어, 감소된 채널 합성곱 연산이 커널과 입력의 다른 채널들에 적용되어 제1 중간 출력 채널을 생성한다.

(S2230)에서, 합성곱 연산의 출력은 제1 중간 출력 채널 및 제1 입력 채널의 조합(예컨대, 선형 조합)에 기초하여 생성된다. 다음으로, 처리는 (S2299)로 진행한다.

일부 예들에서, 제1 입력 채널이 가중 값과 곱해져서 제2 중간 출력 채널을 생성한다. 그 다음, 제1 중간 출력 채널이 제2 중간 출력 채널과 더해져서 합성곱 연산의 출력을 생성한다.

예에서, 가중 값은 제1 입력 채널에 대응하는 커널 요소들에 기초하여 계산된다. 예를 들어, 가중 값은 제1 입력 채널에 대응하는 커널 요소들의 합으로서 계산된다. 일부 예들에서, 가중 값은 제1 입력 채널에 대응하는 커널 요소들에 기초하여 미리 계산되고 나서 저장된다.

예에서, 가중 값은 신경망의 모델 파라미터들 중 하나이고 가중 값은 훈련 데이터에 기초하여 다른 모델 파라미터들로 결정된다.

일부 예들에서, 제1 입력 채널은 입력의 다른 채널들로부터 수신된 픽처에 대한 양자화 파라미터(QP) 맵을 포함한다. 픽처는 QP 맵 내의 QP 값들에 기초하여 재구성된다. 그 후, 감소된 채널 합성곱 연산이 커널과 다른 채널들로부터 수신된 픽처의 컬러 성분들에 적용되어 제1 중간 출력 채널을 생성한다. 합성곱 연산의 출력은 제1 중간 출력 채널과 QP 맵의 선형 조합에 기초하여 생성된다. 일부 예들에서, 픽처는 디블록킹 필터로부터 출력된다. 일부 예들에서, 조밀한 잔차 합성곱 신경망 기반 인 루프 필터가 합성곱 연산의 출력에 적용될 수 있다.

위의 설명에서의 다양한 유닛들, 블록들 및 모듈들은 처리 회로, 소프트웨어 명령어들을 실행하는 프로세서, 하드웨어와 소프트웨어의 조합 등과 같은 다양한 기술들에 의해 구현될 수 있다는 점에 유의한다.

위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 사용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다. 예를 들어, 도 23은 개시된 주제의 특정 실시예들을 구현하기에 적합한 컴퓨터 시스템(2300)을 도시한다.

컴퓨터 소프트웨어는 하나 이상의 컴퓨터 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU) 등에 의해 직접 또는 인터프리테이션(interpretation), 마이크로 코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해 어셈블리, 컴파일, 링킹 또는 유사한 메커니즘들의 대상이 될 수 있는 임의의 적합한 머신 코드 또는 컴퓨터 언어를 사용하여 코딩될 수 있다.

명령어들은, 예를 들어, 개인용 컴퓨터들, 태블릿 컴퓨터들, 서버들, 스마트폰들, 게이밍 디바이스들, 사물 인터넷(internet of things) 디바이스들 등을 포함하여, 다양한 타입의 컴퓨터들 또는 그것의 컴포넌트들 상에서 실행될 수 있다.

컴퓨터 시스템(2300)에 대한 도 23에 도시된 컴포넌트들은 사실상 예시적인 것이고, 본 개시내용의 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 암시하도록 의도되지 않는다. 컴포넌트들의 구성이 컴퓨터 시스템(2300)의 예시적인 실시예에서 예시된 컴포넌트들 중 임의의 하나 또는 이들의 조합과 관련하여 임의의 종속성 또는 요건을 갖는 것으로 해석되어서도 안 된다.

컴퓨터 시스템(2300)은 특정 휴먼 인터페이스 입력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(이를테면: 키스트로크들, 스와이프들, 데이터 글러브 움직임들), 오디오 입력(이를테면: 음성, 박수), 시각적 입력(이를테면: 제스처들), 후각 입력(묘사되지 않음)을 통한 하나 이상의 휴먼 사용자에 의한 입력에 응답적일 수 있다. 휴먼 인터페이스 디바이스들은 또한 오디오(이를테면: 스피치, 음악, 주변음), 이미지들(이를테면: 스캐닝된 이미지들, 정지 이미지 카메라로부터 획득된 사진 이미지들), 비디오(이를테면, 2차원 비디오, 입체 비디오를 포함하는 3차원 비디오)와 같은, 휴먼에 의한 의식적인 입력에 반드시 직접적으로 관련되는 것은 아닌 특정 매체를 캡처하는데 사용될 수 있다.

입력 휴먼 인터페이스 디바이스들은: 키보드(2301), 마우스(2302), 트랙패드(2303), 터치 스크린(2310), 데이터-글러브(도시되지 않음), 조이스틱(2305), 마이크로폰(2306), 스캐너(2307), 카메라(2308) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.

컴퓨터 시스템(2300)은 또한 특정 휴먼 인터페이스 출력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 휴먼 사용자의 감각들을 자극하고 있을 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어 터치-스크린(2310), 데이터-글러브(도시되지 않음), 또는 조이스틱(2305)에 의한 촉각 피드백이지만, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(이를테면: 스피커들(2309), 헤드폰들(묘사되지 않음)), 시각적 출력 디바이스들(이를테면 CRT 스크린들, LCD 스크린들, 플라즈마 스크린들, OLED 스크린들을 포함하는 스크린들(2310), 각각은 터치 스크린 입력 능력이 있거나 없고, 각각은 촉각 피드백 능력이 있거나 없음- 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3개보다 많은 차원의 출력을 출력하는 것이 가능할 수 있음 -; 가상 현실 안경(묘사되지 않음), 홀로그래픽 디스플레이들 및 연기 탱크들(묘사되지 않음)), 및 프린터들(묘사되지 않음)을 포함할 수 있다.

컴퓨터 시스템(2300)은 휴먼 액세스가능 저장 디바이스들 및 그것들과 연관된 매체들, 이를테면 CD/DVD 등의 매체(2321)를 갖는 CD/DVD ROM/RW(2320)를 포함하는 광학 매체, 썸-드라이브(2322), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(2323), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 또한 포함할 수 있다.

본 기술분야의 통상의 기술자들은 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체(computer readable media)"가 송신 매체들, 반송파들(carrier waves), 또는 다른 일시적 신호들을 포괄하지 않는다는 점을 또한 이해할 것이다.

컴퓨터 시스템(2300)은 또한 하나 이상의 통신 네트워크(2355)에 대한 인터페이스(2354)를 포함할 수 있다. 네트워크들은, 예를 들어, 무선(wireless), 유선(wireline), 광학(optical)일 수 있다. 네트워크들은 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간, 지연-허용(delay-tolerant) 등일 수 있다. 네트워크들의 예들은 로컬 영역 네트워크들, 이를테면 이더넷, 무선 LAN들, GSM, 3G, 4G, 5G, LTE 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV 및 지상파 브로드캐스트 TV를 포함하는 TV 와이어라인 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들은 일반적으로 특정 범용 데이터 포트들 또는 주변 버스들(2349)(이를테면, 예를 들어, 컴퓨터 시스템(2300)의 USB 포트들)에 부착된 외부 네트워크 인터페이스 어댑터들을 요구하고; 다른 것들은 일반적으로 아래에 설명되는 바와 같은 시스템 버스로의 부착에 의해 컴퓨터 시스템(2300)의 코어에 통합된다(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스). 이러한 네트워크들 중 임의의 것을 사용하여, 컴퓨터 시스템(2300)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향 수신 전용(예를 들어, 브로드캐스트 TV), 단방향 전송 전용(예를 들어, 특정 CANbus 디바이스들에 대한 CANbus), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들에 대한 양방향성일 수 있다. 특정 프로토콜들 및 프로토콜 스택(protocol stack)들은 위에서 설명된 바와 같은 그러한 네트워크들 및 네트워크 인터페이스들의 각각 상에서 사용될 수 있다.

전술한 휴먼 인터페이스 디바이스들, 휴먼-액세스가능 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(2300)의 코어(2340)에 부착될 수 있다.

코어(2340)는 하나 이상의 중앙 처리 유닛(CPU)(2341), 그래픽 처리 유닛(GPU)(2342), 필드 프로그램가능 게이트 영역(FPGA)(2343)의 형태로 특수화된 프로그램가능 처리 유닛들, 특정 태스크들에 대한 하드웨어 가속기들(2344), 그래픽 어댑터들(2350) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(2345), 랜덤 액세스 메모리(2346), 내부 비-사용자 액세스가능 하드 드라이브들, SSD들 등과 같은 내부 대용량 스토리지(2347)와 함께, 시스템 버스(2348)를 통해 접속될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(2348)는 추가적인 CPU들, GPU들 등에 의한 확장들을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형태로 액세스가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(2348)에 직접, 또는 주변 버스(2349)를 통해 부착될 수 있다. 예에서, 스크린(2310)은 그래픽 어댑터(2350)에 접속될 수 있다. 주변 버스를 위한 아키텍처들은 PCI, USB 등을 포함한다.

CPU들(2341), GPU들(2342), FPGA들(2343), 및 가속기들(2344)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 그 컴퓨터 코드는 ROM(2345) 또는 RAM(2346)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(2346)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 스토리지(2347)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은 하나 이상의 CPU(2341), GPU(2342), 대용량 스토리지(2347), ROM(2345), RAM(2346) 등과 밀접하게 연관될 수 있는 캐시 메모리의 사용을 통해 가능하게 될 수 있다.

컴퓨터 판독가능 매체는 다양한 컴퓨터 구현된 동작들(computer-implemented operations)을 수행하기 위한 컴퓨터 코드를 가질 수 있다. 매체 및 컴퓨터 코드는 본 개시내용의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.

제한이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(2300), 및 구체적으로 코어(2340)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스가능 대용량 스토리지뿐만 아니라, 코어-내부 대용량 스토리지(2347) 또는 ROM(2345)과 같은 비일시적인 본질의 것인 코어(2340)의 특정 스토리지와 연관된 매체일 수 있다. 본 개시내용의 다양한 실시예들을 구현하는 소프트웨어가 이러한 디바이스들에 저장되고 코어(2340)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정한 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(2340) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(2346)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정한 프로세스들 또는 특정한 프로세스들의 특정한 부분들을 실행하게 할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은 회로 내에 하드와이어링되거나 달리 구현된 로직(예를 들어: 가속기(2344))의 결과로서 기능성을 제공할 수 있고, 이는 본 명세서에 설명된 특정한 프로세스들 또는 특정한 프로세스들의 특정한 부분들을 실행하기 위해 소프트웨어 대신에 또는 그와 함께 동작할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포괄할 수 있고, 그 반대일 수도 있다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(이를테면 IC(integrated circuit)), 또는 실행을 위한 로직을 구현하는 회로, 또는 둘 다를 포괄할 수 있다. 본 개시내용은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포괄한다.

부록 A: 두문자어(Acronyms)

JEM: joint exploration model

VVC: versatile video coding

BMS: benchmark set

MV: Motion Vector

HEVC: High Efficiency Video Coding

SEI: Supplementary Enhancement Information

VUI: Video Usability Information

GOPs: Groups of Pictures

TUs: Transform Units,

PUs: Prediction Units

CTUs: Coding Tree Units

CTBs: Coding Tree Blocks

PBs: Prediction Blocks

HRD: Hypothetical Reference Decoder

SNR: Signal Noise Ratio

CPUs: Central Processing Units

GPUs: Graphics Processing Units

CRT: Cathode Ray Tube

LCD: Liquid-Crystal Display

OLED: Organic Light-Emitting Diode

CD: Compact Disc

DVD: Digital Video Disc

ROM: Read-Only Memory

RAM: Random Access Memory

ASIC: Application-Specific Integrated Circuit

PLD: Programmable Logic Device

LAN: Local Area Network

GSM: Global System for Mobile communications

LTE: Long-Term Evolution

CANBus: Controller Area Network Bus

USB: Universal Serial Bus

PCI: Peripheral Component Interconnect

FPGA: Field Programmable Gate Areas

SSD: solid-state drive

IC: Integrated Circuit

CU: Coding Unit

본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 개조들, 치환들 및 다양한 대체 등가물들이 있다. 따라서, 본 기술 분야의 통상의 기술자가, 본 명세서에서 명시적으로 도시되거나 설명되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그 사상 및 범위 내에 있는 수많은 시스템들 및 방법들을 고안할 수 있다는 것을 이해할 것이다.

Claims

신경망 처리 방법으로서,
처리 회로에 의해, 합성곱 연산을 위한 입력의 다른 입력 채널들로부터 구분적으로 일정한 제1 입력 채널을 분리하는 단계;
상기 처리 회로에 의해, 상기 합성곱 연산을 위한 상기 입력의 다른 입력 채널들에 기초하여 제1 중간 출력 채널을 계산하는 단계; 및
상기 처리 회로에 의해, 상기 제1 중간 출력 채널과 상기 제1 입력 채널의 조합에 기초하여 상기 합성곱 연산의 출력을 생성하는 단계를 포함하는 방법.
제1항에 있어서,
커널과 상기 입력의 다른 입력 채널들에 감소된 채널 합성곱 연산을 적용하여 상기 제1 중간 출력 채널을 생성하는 단계를 추가로 포함하는 방법.
제1항에 있어서,
상기 제1 입력 채널과 가중 값을 곱하여 제2 중간 출력 채널을 생성하는 단계; 및
상기 제1 중간 출력 채널과 상기 제2 중간 출력 채널을 더하여 상기 합성곱 연산의 출력을 생성하는 단계를 추가로 포함하는 방법.
제1항에 있어서,
상기 입력을 상기 입력의 다른 입력 채널들로부터 수신된 픽처에 대한 양자화 파라미터(QP) 맵을 포함하는 상기 제1 입력 채널로 분리하는 단계를 추가로 포함하고, 상기 픽처는 상기 QP 맵 내의 QP 값들에 기초하여 재구성되는 방법.
제4항에 있어서,
커널과 상기 다른 입력 채널들로부터 수신된 상기 픽처의 컬러 성분들에 감소된 채널 합성곱 연산을 적용하여 상기 제1 중간 출력 채널을 생성하는 단계; 및
상기 제1 중간 출력 채널 및 상기 QP 맵의 선형 조합에 기초하여 상기 합성곱 연산의 출력을 생성하는 단계를 추가로 포함하는 방법.
제4항에 있어서,
디블록킹 필터로부터 출력되는 상기 픽처를 수신하는 단계를 추가로 포함하는 방법.
제4항에 있어서,
상기 합성곱 연산의 출력에 대해 조밀한 잔차 합성곱 신경망 기반 인 루프 필터를 적용하는 단계를 추가로 포함하는 방법.
신경망 처리를 위한 장치로서,
처리 회로를 포함하고, 상기 처리 회로는,
합성곱 연산을 위한 입력의 다른 입력 채널들로부터 구분적으로 일정한 제1 입력 채널을 분리하고;
상기 합성곱 연산을 위한 상기 입력의 다른 입력 채널들에 기초하여 제1 중간 출력 채널을 계산하고;
상기 제1 중간 출력 채널과 상기 제1 입력 채널의 조합에 기초하여 상기 합성곱 연산의 출력을 생성하도록 구성되는 장치.
제8항에 있어서, 상기 처리 회로는,
커널과 상기 입력의 다른 입력 채널들에 감소된 채널 합성곱 연산을 적용하여 상기 제1 중간 출력 채널을 생성하도록 추가로 구성되는 장치.
제8항에 있어서, 상기 처리 회로는,
상기 제1 입력 채널과 가중 값을 곱하여 제2 중간 출력 채널을 생성하고;
상기 제1 중간 출력 채널과 상기 제2 중간 출력 채널을 더하여 상기 합성곱 연산의 출력을 생성하도록 추가로 구성되는 장치.
제8항에 있어서, 상기 처리 회로는,
상기 입력을 상기 입력의 다른 입력 채널들로부터 수신된 픽처에 대한 양자화 파라미터(QP) 맵을 포함하는 상기 제1 입력 채널로 분리하도록 추가로 구성되고, 상기 픽처는 상기 QP 맵 내의 QP 값들에 기초하여 재구성되는 장치.
제11항에 있어서, 상기 처리 회로는,
커널과 상기 다른 입력 채널들로부터 수신된 상기 픽처의 컬러 성분들에 감소된 채널 합성곱 연산을 적용하여 상기 제1 중간 출력 채널을 생성하고;
상기 제1 중간 출력 채널 및 상기 QP 맵의 선형 조합에 기초하여 상기 합성곱 연산의 출력을 생성하도록 추가로 구성되는 장치.
제11항에 있어서, 상기 처리 회로는,
디블록킹 필터로부터 출력되는 상기 픽처를 수신하도록 추가로 구성되는 장치.
제11항에 있어서, 상기 처리 회로는,
상기 합성곱 연산의 출력에 대해 조밀한 잔차 합성곱 신경망 기반 인 루프 필터를 적용하도록 추가로 구성되는 장치.
명령어들을 저장한 비일시적 컴퓨터 판독가능 매체로서,
상기 명령어들은, 컴퓨터에 의해 실행될 때, 상기 컴퓨터로 하여금,
처리 회로에 의해, 합성곱 연산을 위한 입력의 다른 입력 채널들로부터 구분적으로 일정한 제1 입력 채널을 분리하는 것;
상기 처리 회로에 의해, 상기 합성곱 연산을 위한 상기 입력의 다른 입력 채널들에 기초하여 제1 중간 출력 채널을 계산하는 것; 및
상기 처리 회로에 의해, 상기 제1 중간 출력 채널과 상기 제1 입력 채널의 조합에 기초하여 상기 합성곱 연산의 출력을 생성하는 것을 수행하게 하는 비일시적 컴퓨터 판독가능 매체.
제15항에 있어서, 상기 명령어들은 상기 컴퓨터로 하여금,
커널과 상기 입력의 상기 다른 입력 채널들에 감소된 채널 합성곱 연산을 적용하여 상기 제1 중간 출력 채널을 생성하는 것을 추가로 수행하게 하는 비일시적 컴퓨터 판독가능 매체.
제15항에 있어서, 상기 명령어들은 상기 컴퓨터로 하여금,
상기 제1 입력 채널과 가중 값을 곱하여 제2 중간 출력 채널을 생성하는 것; 및
상기 제1 중간 출력 채널과 상기 제2 중간 출력 채널을 더하여 상기 합성곱 연산의 출력을 생성하는 것을 추가로 수행하게 하는 비일시적 컴퓨터 판독가능 매체.
제15항에 있어서, 상기 명령어들은 상기 컴퓨터로 하여금,
상기 입력을 상기 입력의 다른 입력 채널들로부터 수신된 픽처에 대한 양자화 파라미터(QP) 맵을 포함하는 상기 제1 입력 채널로 분리하는 것을 추가로 수행하게 하고, 상기 픽처는 상기 QP 맵 내의 QP 값들에 기초하여 재구성되는 비일시적 컴퓨터 판독가능 매체.
제18항에 있어서, 상기 명령어들은 상기 컴퓨터로 하여금,
커널과 상기 다른 입력 채널들로부터 수신된 상기 픽처의 컬러 성분들에 감소된 채널 합성곱 연산을 적용하여 상기 제1 중간 출력 채널을 생성하는 것; 및
상기 제1 중간 출력 채널 및 상기 QP 맵의 선형 조합에 기초하여 상기 합성곱 연산의 출력을 생성하는 것을 추가로 수행하게 하는 비일시적 컴퓨터 판독가능 매체.
제18항에 있어서, 상기 명령어들은 상기 컴퓨터로 하여금,
디블록킹 필터로부터 출력되는 상기 픽처를 수신하는 것을 추가로 수행하게 하는 비일시적 컴퓨터 판독가능 매체.