KR20220115658A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20220115658A
KR20220115658A KR1020210017452A KR20210017452A KR20220115658A KR 20220115658 A KR20220115658 A KR 20220115658A KR 1020210017452 A KR1020210017452 A KR 1020210017452A KR 20210017452 A KR20210017452 A KR 20210017452A KR 20220115658 A KR20220115658 A KR 20220115658A
Authority
KR
South Korea
Prior art keywords
conductive layer
signal line
reinforcing member
electronic component
disposed
Prior art date
Application number
KR1020210017452A
Other languages
English (en)
Inventor
엄철환
최덕영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210017452A priority Critical patent/KR20220115658A/ko
Priority to US17/454,013 priority patent/US20220254835A1/en
Priority to CN202111528538.6A priority patent/CN114914275A/zh
Publication of KR20220115658A publication Critical patent/KR20220115658A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H01L27/323—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3234—
    • H01L27/3276—
    • H01L51/0097—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8721—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예의 전자 장치는 표시 패널 및 표시 패널 상에 배치된 입력 감지부, 신호라인, 전자 부품 및 보강 부재를 포함할 수 있다. 입력 감지부는 감지 전극을 포함할 수 있다. 감지 전극에는 신호라인이 전기적으로 연결될 수 있고, 신호라인은 연장 방향이 상이한 제1 부분 및 제2 부분을 포함할 수 있다. 보강 부재는 전자 부품을 감싸고, 전자 부품은 신호라인과 비중첩하는 것일 수 있다. 보강 부재는 제1 부분과 중첩하고 제2 부분과 비중첩하는 것일 수 있다. 이에 따라, 일 실시예의 전자 장치는 신호라인의 불량이 최소화되고, 신뢰성이 유지될 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 전자 장치에 관한 것으로, 보다 상세하게는 보강 부재를 포함하는 전자 장치에 관한 것이다.
표시 장치 등의 전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 영상을 표시하는 표시 유닛이나, 외부 입력을 감지하는 입력 감지 유닛과 같이 다양한 전자 소자들로 구성된 장치들을 포함할 수 있다. 전자 소자들은 복수 개의 신호라인들에 의해 전기적으로 서로 연결될 수 있다. 또한, 전자 장치는 전자 소자들을 보호하기 위한 보호 부재 등을 포함할 수 있다.
신호라인들은 전자 소자들 및 보호 부재의 배치에 따라 다양한 형태로 배열될 수 있으며, 정해진 영역 내에서 전기적 신호의 간섭이 방지되도록 설계된다. 한편, 신호 라인들과 보호 부재의 접촉으로 인해 신호라인의 불량이 발생할 수 있으며, 이를 해결하기 위한 방안이 요구된다.
본 발명의 목적은 신호라인의 불량이 최소화된 전자 장치를 제공하는 것이다.
일 실시예는 벤딩부, 상기 벤딩부를 사이에 두고 제1 방향으로 서로 이격된 제1 비벤딩부와 제2 비벤딩부를 포함하는 표시 패널; 상기 제1 비벤딩부 상에 배치되고 감지 전극을 포함하는 입력 감지부; 상기 제2 비벤딩부 상에 배치되고, 상기 제1 방향과 나란한 제1 연장방향으로 연장된 제1 부분 및 상기 제1 연장방향과 상이한 제2 연장방향으로 연장되고 상기 감지 전극과 상기 제1 부분 사이에 배치된 제2 부분을 포함하며, 상기 감지 전극에 전기적으로 연결된 신호라인; 상기 제2 비벤딩부 상에 배치되고, 상기 신호라인과 비중첩하는 전자 부품; 및 상기 제2 비벤딩부 상에 배치되고, 상기 전자 부품을 둘러싸는 보강 부재; 를 포함하고, 평면 상에서 상기 보강 부재는 상기 제1 부분과 중첩하고 상기 제2 부분과 비중첩하는 전자 장치를 제공한다.
상기 보강 부재는 상기 전자 부품과 인접한 복수 개의 내측면들 및 상기 내측면들과 마주하는 복수 개의 외측면들을 포함하고, 상기 외측면들 중 어느 하나의 외측면은 상기 내측면 방향으로 오목하게 정의된 홈부를 포함하는 것일 수 있다.
상기 평면 상에서, 상기 홈부는 상기 홈부가 정의된 외측면과 수직하는 2개의 단변 및 상기 2개의 단변과 수직한 1개의 장변으로 정의된 것일 수 있다.
상기 제1 부분은 상기 장변과 교차하는 것일 수 있다.
상기 전자 부품은 4개의 측면을 포함하는 사각 기둥 형상이고, 상기 보강 부재의 상기 내측면들은 상기 전자 부품의 상기 4개의 측면 중 3개의 측면에 인접한 것일 수 있다.
상기 평면 상에서 상기 제1 연장방향과 상기 제2 연장방향의 사이각은 90°이상 180°미만일 수 있다.
상기 평면 상에서, 상기 보강 부재의 외측면들 중 상기 홈부가 정의되지 않은 적어도 하나의 외측면은 상기 제1 방향과 나란하게 연장된 제1 엣지 및 상기 제1 엣지에 대하여 경사진 방향으로 연장된 제2 엣지를 포함하며, 상기 제1 엣지의 연장선에 대한 상기 제2 엣지의 경사 각도는 0°초과 90°미만일 수 있다.
상기 신호라인은 상기 표시 패널 상에 배치된 제1 도전층; 상기 제1 도전층 상에 배치된 제2 도전층; 및 상기 제2 도전층의 상면 및 상기 제2 도전층 측면의 적어도 일부를 커버하는 제3 도전층; 을 포함하는 것일 수 있다.
상기 제3 도전층은 상기 제2 도전층의 일 측면의 전체 면적을 기준으로 30% 이상을 커버하는 것일 수 있다.
상기 제2 도전층은 알루미늄을 포함하고, 상기 제1 도전층 및 상기 제3 도전층은 티타늄을 포함하는 것일 수 있다.
두께 방향을 기준으로 상기 제3 도전층의 두께는 상기 제1 도전층의 두께 이상일 수 있다.
평면 상에서 상기 전자 부품의 면적보다 큰 면적을 갖고, 상기 전자 부품 상에 배치되는 커버 부재를 더 포함할 수 있다.
상기 커버 부재의 엣지는 상기 보강 부재와 중첩하는 것일 수 있다.
상기 보강 부재는 스테인레스 스틸을 포함하는 것일 수 있다.
상기 평면 상에서 상기 보강 부재는 상기 보강 부재의 중심을 지나고 상기 제1 방향과 나란한 가상의 중심선을 기준으로 대칭되는 형상일 수 있다.
상기 감지 전극은 제1 감지 전극 및 상기 제1 감지 전극과 절연 교차하는 제2 감지 전극을 포함하고, 상기 신호라인은 상기 제1 감지 전극에 전기적으로 연결된 제1 신호라인 및 상기 제2 감지 전극에 전기적으로 연결된 제2 신호라인을 포함할 수 있다.
상기 제1 신호라인의 상기 제1 부분은 상기 전자 부품의 일측에 인접하고, 상기 제2 신호라인의 상기 제1 부분은 상기 전자 부품의 타측에 인접한 것일 수 있다.
상기 보강 부재는 상기 전자 부품과 인접한 복수 개의 내측면들 및 상기 내측면들과 마주하는 복수 개의 외측면들을 포함하고, 상기 외측면들 중 어느 하나의 외측면에는 상기 내측면 방향으로 오목하게 정의된 제1 홈부 및 상기 제1 홈부와 제2 방향으로 이격된 제2 홈부를 포함하고, 상기 제1 신호라인은 상기 제1 홈부와 중첩하고, 상기 제2 신호라인은 상기 제2 홈부와 중첩하며, 상기 제2 방향은 상기 제1 방향과 수직하는 방향일 수 있다.
다른 일 실시예는 벤딩부, 상기 벤딩부를 사이에 두고 제1 방향으로 서로 이격된 제1 비벤딩부와 제2 비벤딩부를 포함하는 표시 패널; 상기 제1 비벤딩부 상에 배치되고 감지 전극을 포함하는 입력 감지부; 상기 제2 비벤딩부 상에 배치되고, 상기 제1 방향으로 연장된 제1 부분 및 상기 제1 방향과 상이한 제2 방향으로 연장된 제2 부분을 포함하고, 상기 감지 전극에 전기적으로 연결된 신호라인; 상기 제2 비벤딩부 상에 배치되고, 상기 신호라인과 비중첩하는 전자 부품; 및 상기 제2 비벤딩부 상에 배치되고, 상기 제1 부분과 중첩하고 상기 제2 부분과 비중첩하는 보강 부재; 를 포함하고, 상기 신호라인은 상기 표시 패널 상에 배치된 제1 도전층; 상기 제1 도전층 상에 배치된 제2 도전층; 및 상기 제2 도전층의 상면 및 상기 제2 도전층 측면의 적어도 일부를 커버하는 제3 도전층; 을 포함하는 전자 장치를 제공한다.
상기 보강 부재는 상기 전자 부품과 인접한 복수 개의 내측면들 및 상기 내측면들과 마주하는 복수 개의 외측면들을 포함하고, 상기 외측면들 중 어느 하나의 외측면에는 상기 내측면 방향으로 오목하게 정의된 홈부를 포함하며, 상기 제1 부분은 상기 홈부와 중첩하는 것일 수 있다.
일 실시예의 전자 장치는 신호라인의 일부분과 비중첩하는 보강 부재를 포함하여 신뢰성이 유지될 수 있다.
도 1은 일 실시예의 전자 장치를 나타낸 사시도이다.
도 2는 도 1의 I-I'선에 대응하는 부분을 나타낸 단면도이다.
도 3a는 일 실시예에 따른 전자 장치의 일부를 나타낸 사시도이다.
도 3b는 일 실시예에 따른 전자 장치의 일부를 나타낸 사시도이다.
도 4는 일 실시예에 따른 전자 장치의 일부를 나타낸 평면도이다.
도 5는 일 실시예에 따른 전자 장치의 일부를 나타낸 평면도이다.
도 6은 일 실시예에 따른 보강 부재를 나타낸 평면도이다.
도 7은 일 실시예에 따른 전자 장치의 일부를 나타낸 사시도이다.
도 8은 일 실시예에 따른 신호 라인을 나타낸 사시도이다.
도 9는 일 실시예에 따른 신호 라인을 나타낸 사시도이다.
도 10은 일 실시예에 따른 신호 라인을 나타낸 사시도이다.
도 11은 일 실시예에 따른 신호 라인의 제조 방법을 개략적으로 나타낸 것이다.
도 12는 일 실시예에 따른 신호 라인의 제조 방법을 개략적으로 나타낸 것이다.
도 13은 일 실시예에 따른 신호 라인의 제조 방법을 개략적으로 나타낸 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 전자 장치 및 이의 제조 방법에 대하여 설명한다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 사시도이다. 도 2는 도 1의 I-I'선에 대응하는 부분을 나타낸 단면도이다. 도 3a 및 도 3b는 일 실시예에 따른 전자 장치의 일부를 나타낸 사시도이다. 도 4 및 도 5는 일 실시예에 따른 전자 장치의 일부를 나타낸 평면도이다. 도 6은 일 실시예에 따른 전자 장치의 일부를 나타낸 평면도이다. 도 7은 일 실시예에 따른 전자 장치 일부를 나타낸 사시도이다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 것으로, 전자 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(DD)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 전자 장치(DD)가 휴대폰인 것을 예시적으로 도시하였다.
전자 장치(DD)는 액티브 영역(AA-DD)을 통해 영상(IM)을 표시할 수 있다. 액티브 영역(AA-DD)은 제1 방향축(DR1) 및 제2 방향축(DR2)에 의해 정의된 평면을 포함할 수 있다. 액티브 영역(AA-DD)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면의 일 측으로부터 벤딩된 곡면을 더 포함할 수 있다. 도 1에 도시된 일 실시예의 전자 장치(DD)는 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면의 양 측면으로부터 각각 벤딩된 두 개의 곡면을 포함하는 것으로 도시되었다. 하지만, 액티브 영역(AA-DD)의 형상이 이에 제한되는 것은 아니다. 예를 들어, 액티브 영역(AA-DD)은 평면만을 포함할 수도 있다. 이와 달리, 액티브 영역(AA-DD)은 평면의 4개의 측면으로부터 각각 벤딩된 4개의 곡면들을 더 포함할 수도 있다.
일 실시예의 전자 장치(DD)는 플렉서블(flexible)한 것일 수 있다. “플렉서블”이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 수 나노미터 수준으로 휠 수 있는 구조까지 모두 포함하는 것일 수 있다. 예를 들어, 전자 장치(DD)는 폴더블(foldable) 전자 장치일 수 있다. 또한, 전자 장치(DD)는 리지드(rigid)한 것일 수 있다.
전자 장치(DD)의 두께 방향은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향축(DR3)과 나란한 방향일 수 있다. 본 명세서에서 설명되는 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 또한 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 제1 내지 제3 방향으로 설명될 수 있으며, 동일한 도면 부호가 사용될 수 있다. 본 명세서에서, 제1 방향축(DR1)과 제2 방향축(DR2)은 서로 직교하고, 제3 방향축(DR3)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향일 수 있다.
전자 장치(DD)의 액티브 영역(AA-DD) 내에는 센싱 영역(SA-DD)이 정의될 수 있다. 도 1 에서는 하나의 센싱 영역(SA-DD)을 예시적으로 도시하였으나, 센싱 영역(SA-DD)의 개수가 이에 제한되는 것은 아니다. 센싱 영역(SA-DD)은 액티브 영역(AA-DD)의 일부분일 수 있다. 전자 장치(DD)는 센싱 영역(SA-DD)을 통해 영상을 표시할 수 있다.
도 2를 참조하면, 전자 장치(DD)는 표시 패널(DP) 및 표시 패널(DP) 상에 배치된 입력 감지부(ISL)를 포함할 수 있다. 또한, 도시하지 않았으나, 표시 패널(DP)의 하측에 배치된 지지 부재, 입력 감지부(ISL) 상측에 배치된 반사 방지 부재, 및/또는 윈도우 부재를 더 포함할 수 있다.
표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 무기 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 퀀텀닷, 퀀텀로드, 또는 마이크로 LED를 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 순차적으로 적층된 베이스층(BL), 회로층(DP-CL), 표시 소자층(DP-OLED) 및 봉지층(TFL)을 포함할 수 있다. 입력 감지부(ISL)는 봉지층(TFL) 상에 직접 배치될 수 있다.
베이스층(BL)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(BL)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 회로층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함할 수 있다. 절연층은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함할 수 있다. 표시 소자층(DP-OLED)은 복수 개의 유기 발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막 등을 더 포함할 수 있다. 봉지층(TFL)은 표시 소자층(DP-OLED)을 밀봉할 수 있다. 봉지층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호할 수 있다.
도 3a 및 도 3b를 참조하면, 일 실시예의 표시 패널(DP)은 벤딩부(BA), 벤딩부(BA)에 인접한 제1 비벤딩부(NBA1) 및 제2 비벤딩부(NBA2)를 포함할 수 있다. 제1 비벤딩부(NBA1)와 제2 비벤딩부(NBA2)는 벤딩부(BA)를 사이에 두고 제1 방향축(DR1)이 연장되는 방향으로 이격된 것일 수 있다. 제1 비벤딩부(NBA1), 벤딩부(BA) 및 제2 비벤딩부(NBA2)는 제1 방향축(DR1)과 나란하게 배치된 것일 수 있다. 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 제1 비벤딩부(NBA1)의 폭은 벤딩부(BA)의 폭 및 제2 비벤딩부(NBA2)의 폭보다 넓은 것일 수 있다. 제1 비벤딩부(NBA1)의 폭, 벤딩부(BA)의 폭 및 제2 비벤딩부(NBA2)의 폭은 제2 방향축(DR2)과 나란한 것일 수 있다. 벤딩부(BA)의 폭과 제2 비벤딩부(NBA2)의 폭은 동일한 것일 수 있다. 이와 달리, 벤딩부(BA)의 폭은 제2 비벤딩부(NBA2)의 폭보다 좁은 것일 수 있다.
제2 비벤딩부(NBA2)의 일단은 벤딩부(BA)에 인접하고, 제2 비벤딩부(NBA2)의 타단에는 회로 기판이 결합될 수 있다. 회로 기판은 연성 회로 기판일 수 있다.
입력 감지부(ISL)는 제1 비벤딩부(NBA1) 상에 배치될 수 있다. 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 입력 감지부(ISL)의 면적은 제1 비벤딩부(NBA1)의 면적보다 작은 것일 수 있다.
도 3b는 도 3a와 달리, 벤딩부(BA)가 벤딩된 표시 패널(DP)을 나타낸 것이다. 벤딩부(BA)는 제2 방향축(DR2)과 나란한 벤딩축(BX)을 따라 벤딩될 수 있다. 벤딩부(BA)가 벤딩된 표시 패널(DP)에서, 제1 비벤딩부(NBA1)는 제2 비벤딩부(NBA2)와 마주할 수 있다. 도시하지 않았으나, 벤딩부(BA)의 일면에는 코팅층이 배치될 수 있다. 코팅층은 벤딩되는 벤딩부(BA)의 크랙을 방지하고, 벤딩을 용이하게 하는 것일 수 있다.
도 4는 표시 패널(DP)의 평면도를 나타낸 것이며, 표시 패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함할 수 있다. 비표시 영역(DP-NDA)은 표시 영역(DP-DA)의 가장 자리를 따라 정의될 수 있다. 표시 영역(DP-DA)은 제1 비벤딩부(NBA1) 상에 정의된 것일 수 있다.
표시 패널(DP)은 구동회로(GDC), 복수 개의 신호 전달 라인들(SGL) 및 복수 개의 화소들(PX)을 포함할 수 있다. 복수 개의 화소들(PX)은 표시 영역(DP-DA)에 배치될 수 있다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함할 수 있다. 구동회로(GDC), 복수 개의 신호 전달 라인들(SGL), 및 화소 구동회로는 도 2에 도시된 회로층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예를 들어 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
복수 개의 신호 전달 라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함할 수 있다. 주사 라인들(GL) 각각은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 연결되고, 데이터 라인들(DL) 각각은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 연결될 수 있다. 전원 라인(PL)은 복수 개의 화소들(PX)에 연결될 수 있다. 제어신호 라인(CSL)은 주사 구동회로(GDC)에 제어신호들을 제공할 수 있다. 신호 전달 라인들(SGL)의 말단에는 신호 패드들(DP-PD)이 연결될 수 있다.
일 실시예의 전자 장치(DD)는 입력 감지부(ISL), 신호라인(SL1, SL2), 전자 부품(IC), 및 보강 부재(ST)를 포함할 수 있다. 입력 감지부(ISL)는 감지 전극(E1-1 내지 E1-5, E2-1 내지 E2-4)을 포함할 수 있고, 신호라인(SL1, SL2)은 감지 전극(E1-1 내지 E1-5, E2-1 내지 E2-4)에 전기적으로 연결될 수 있다. 신호라인(SL1, SL2)은 제1 방향으로 연장된 제1 부분(P1-1, P1-2) 및 제1 방향과 상이한 제2 방향으로 연장된 제2 부분(P2-1, P2-2)을 포함할 수 있다. 전자 부품(IC)은 신호라인(SL1, SL2)과 비중첩하는 것일 수 있다. 보강 부재(ST)는 제1 부분(P1-1, P1-2)과 중첩하고 제2 부분(P2-1, P2-2)과 비중첩하는 것일 수 있다.
도 5는 일 실시예의 입력 감지부(ISL)를 나타낸 평면도이다. 도 6은 일 실시예에 따른 보강 부재(ST)를 나타낸 평면도이다. 입력 감지부(ISL)는 감지 영역(IS-DA) 및 비감지 영역(IS-NDA)을 포함할 수 있다. 감지 영역(IS-DA)은 표시 패널(DP)의 표시 영역(DP-DA, 도 4)에 대응될 수 있다. 비감지 영역(IS-NDA)은 표시 패널(DP)의 비표시 영역(DP-NDA, 도 4)에 대응될 수 있다.
도 5를 참조하면, 입력 감지부(ISL)는 제1 비벤딩부(NBA1) 상에 배치된 것일 수 있다. 보강 부재(ST) 및 전자 부품(IC)은 제2 비벤딩부(NBA2) 상에 배치된 것일 수 있다. 입력 감지부(ISL)와 보강 부재(ST)는 벤딩부(BA)를 사이에 두고 이격된 것일 수 있다. 입력 감지부(ISL)와 전자 부품(IC)은 벤딩부(BA)를 사이에 두고 이격된 것일 수 있다.
입력 감지부(ISL)는 감지 전극(E1-1 내지 E1-5, E2-1 내지 E2-4)을 포함할 수 있다. 감지 전극(E1-1 내지 E1-5, E2-1 내지 E2-4)은 서로 절연 교차하는 제1 감지 전극(E1-1 내지 E1-5) 및 제2 감지 전극(E2-1 내지 E2-4)을 포함할 수 있다. 제1 감지 전극(E1-1 내지 E1-5) 및 제2 감지 전극(E2-1 내지 E2-4)은 감지 영역(IS-DA)에 배치될 수 있다.
제1 감지 전극(E1-1 내지 E1-5) 및 제2 감지 전극(E2-1 내지 E2-4) 각각은 개구부가 정의된 메쉬 형상을 가질 수 있다. 제1 감지 전극(E1-1 내지 E1-5) 및 제2 감지 전극(E2-1 내지 E2-4) 중 어느 하나는 일체의 형상을 가질 수 있다. 제1 감지 전극(E1-1 내지 E1-5)은 감지부분(SP1)과 중간부분(CP1)을 포함할 수 있다.
제2 감지 전극(E2-1 내지 E2-4)은 감지패턴(SP2)과 브릿지 패턴(CP2, 또는 연결 패턴)을 포함할 수 있다. 인접하는 2개의 감지패턴(SP2)은 2개의 브릿지 패턴(CP2)으로 연결될 수 있으나, 브릿지 패턴의 개수는 이에 제한되지 않는다.
신호라인(SL1, SL2)은 비감지 영역(IS-NDA)에 배치된 제1 신호라인(SL1) 및 제2 신호라인(SL2)을 포함할 수 있다. 제1 신호라인(SL1)은 제1 감지 전극(E1-1 내지 E1-5)에 전기적으로 연결될 수 있다. 제2 신호라인(SL2)은 제2 감지 전극(E2-1 내지 E2-4)에 전기적으로 연결될 수 있다.
제1 신호라인(SL1) 및 제2 신호라인(SL2) 중 어느 하나는 외부 회로로부터 외부 입력을 감지하기 위한 송신신호를 대응하는 감지 전극에 전달하고, 다른 하나는 제1 감지 전극(E1-1 내지 E1-5)과 제2 감지 전극(E2-1 내지 E2-4) 사이의 정전용량 변화를 수신신호로써 외부 회로에 전달할 수 있다. 도 5에서는 제1 신호라인(SL1) 및 제2 신호라인(SL2) 각각은 일체의 형상인 것으로 도시하였으나, 실시예가 이에 한정되는 것은 아니다. 제1 신호라인(SL1) 및 제2 신호라인(SL2) 각각은 복수 개의 컨택홀들을 통해 연결된 부분들을 포함할 수 있다. 신호라인(SL1, SL2)의 일단에는 패드(ISL-PD)가 연결될 수 있다.
일 실시예에 따르면, 신호라인(SL1, SL2)은 제1 부분(P1-1, P1-2) 및 제2 부분(P2-1, P2-2)을 포함할 수 있다. 제1 신호라인(SL1)은 제1 부분(P1-1) 및 제2 부분(P2-1)을 포함할 수 있다. 제2 신호라인(SL2)은 제1 부분(P1-2) 및 제2 부분(P2-2)을 포함할 수 있다. 제1 부분(P1-1, P1-2)은 제1 방향축(DR1)과 나란한 제1 연장방향으로 연장된 것일 수 있다. 제2 부분(P2-1, P2-2)은 제1 연장방향과 상이한 제2 연장방향으로 연장된 것일 수 있다. 도 5에서, 제2 연장방향은 제2 방향축(DR2)과 나란하고, 제2 부분(P2-1, P2-2)은 제2 방향축(DR2)과 나란한 것으로 도시하였다. 하지만, 이는 예시적인 것이며, 제2 연장방향은 이에 한정되지 않는다.
제1 연장방향과 제2 연장방향의 사이각(θ0)은 90°이상 180°이하일 수 있다. 제1 연장방향과 제2 연장방향의 사이각(θ0)은 제1 부분(P1-1, P1-2)과 제2 부분(P2-1, P2-2)의 사이각(θ0)일 수 있다. 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 제1 부분(P1-1, P1-2)과 제2 부분(P2-1, P2-2)의 사이각(θ0)은 90°이상 180°이하일 수 있다. 제1 부분(P1-1, P1-2)과 제2 부분(P2-1, P2-2)은 전자 부품(IC)과 비중첩하도록 설계된 것일 수 있다. 도 5에서는 제1 부분(P1-1, P1-2)과 제2 부분(P2-1, P2-2)이 직교하는 것을 도시하였다. 즉, 제1 부분(P1-1, P1-2)과 제2 부분(P2-1, P2-2)의 사이각(θ0)이 90°인 경우를 나타낸 것이다. 하지만, 이는 예시적인 것이며, 제1 부분(P1-1, P1-2)과 제2 부분(P2-1, P2-2)의 사이각(θ0)은 이에 한정되지 않는다.
제1 부분(P1-1, P1-2) 및 제2 부분(P2-1, P2-2)은 제2 비벤딩부(NBA2)에 배치된 것일 수 있다. 제2 비벤딩부(NBA2) 상에는, 전자 부품(IC) 및 전자 부품(IC)을 감싸는 보강 부재(ST)가 배치될 수 있다. 전자 부품(IC)은 신호라인(SL1, SL2)과 비중첩하는 것일 수 있다. 제2 비벤딩부(NBA2) 상에서, 전자 부품(IC)은 제1 부분(P1-1, P1-2) 및 제2 부분(P2-1, P2-2)과 비중첩하는 것일 수 있다. 전자 부품(IC)은 구동칩일 수 있다. 보강 부재(ST)는 전자 장치(DD)의 구성을 보호하는 것일 수 있다. 보강 부재(ST)는 스테인레스 스틸을 포함할 수 있다. 예를 들어, 보강 부재(ST)는 철 및 크롬의 합금을 포함할 수 있다. 전술한 바와 같이, 제2 비벤딩부(NBA2)의 타단에는 회로 기판이 결합될 수 있고, 이로 인해 표시 패널에 압력이 가해질 수 있다. 보강 부재(ST)는 이와 같은 외부 스트레스로부터 전자 장치(DD)의 구성을 보호하는 것일 수 있다.
제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 전자 부품(IC)은 2개의 단변 및 2개의 장변을 포함하는 직사각형 형상일 수 있다. 제1 신호라인(SL1)은 전자 부품(IC)의 일측 엣지(IC-S1)에 인접한 것일 수 있다. 제2 신호라인(SL2)은 전자 부품(IC)의 타측 엣지(IC-S2)에 인접한 것일 수 있다. 전자 부품(IC)의 일측 엣지(IC-S1)와 타측 엣지(IC-S2)는 2개의 단변과 대응하는 것일 수 있다.
보강 부재(ST)는 전자 부품(IC)에 인접한 복수 개의 내측면들(ST-IF) 및 내측면들(ST-IF)과 마주하는 복수 개의 외측면들(ST-OF)을 포함할 수 있다. 전자 부품(IC)의 하나의 장변은 보강 부재(ST)의 내측면(ST-IF)에 인접한 것일 수 있고, 나머지 하나의 장변은 하나의 장변을 사이에 두고 보강 부재(ST)의 내측면(ST-IF)과 이격된 것일 수 있다.
외측면들(ST-OF) 중 어느 하나의 외측면에는 홈부(HH1, HH2)가 정의될 수 있다. 외측면(ST-OF)은 내측면(ST-IF) 방향으로 오목하게 정의된 홈부(HH1, HH2)를 포함할 수 있다. 홈부(HH1, HH2)가 정의된 외측면(ST-OF)에서, 홈부(HH1, HH2)사이의 엣지는 제2 방향축(DR2)과 나란한 것일 수 있다.
도 6을 참조하면, 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 홈부(HH1, HH2)는 제1 방향축(DR1)이 연장되는 방향으로 오목하게 정의된 것일 수 있다. 홈부(HH1, HH2)는 2개의 단변(S1-1, S1-2, S2-1, S2-2) 및 하나의 장변(L1, L2)을 포함할 수 있다. 2개의 단변은 홈부(HH1, HH2)가 정의된 외측면(ST-OF)과 수직한 것일 수 있다. 하나의 장변(L1, L2)은 2개의 단변(S1-1, S1-2, S2-1, S2-2)에 수직한 것일 수 있다.
홈부(HH1, HH2)는 제2 방향축(DR2)이 연장되는 방향과 나란하게 이격된 제1 홈부(HH1) 및 제2 홈부(HH2)를 포함할 수 있다. 제1 홈부(HH1)는 제1 방향축(DR1)과 나란한 2개의 단변(S1-1, S1-2) 및 제2 방향축(DR2)과 나란한 한 개의 장변(L1)을 포함할 수 있다. 제2 홈부(HH2)는 제1 방향축(DR1)과 나란한 2개의 단변(S2-1, S2-2) 및 제2 방향축(DR2)과 나란한 한 개의 장변(L2)을 포함할 수 있다. 예를 들어, 장변들(L1, L2) 각각은 내측면(ST-IF)으로부터 1mm 이상 이격된 것일 수 있다. 즉, 홈부(HH1, HH2)로부터 내측면(ST-IF)까지의 최소 이격 거리는 1mm 이상일 수 있다. 최소 이격 거리는 직선 거리로, 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서의 거리일 수 있다.
제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 보강 부재(ST)는 신호라인들(SL1, SL2)의 제1 부분(P1-1, P1-2)과 중첩하고 신호라인들(SL1, SL2)의 제2 부분(P2-1, P2-2)과 비중첩하는 것일 수 있다. 제1 부분(P1-1, P1-2)은 장변(L1, L2)과 교차하는 것일 수 있다. 제2 부분(P2-1, P2-2)은 장변(L1, L2) 및 단변(S1-1, S1-2, S2-1, S2-2)과 이격된 것일 수 있다.
제1 신호라인(SL1)은 제1 홈부(HH1)와 중첩하는 것일 수 있다. 제2 신호라인(SL2)은 제2 홈부(HH2)와 중첩하는 것일 수 있다. 제1 신호라인(SL1)의 제1 부분(P1-1)은 제1 홈부(HH1)의 장변(L1)과 교차하는 것일 수 있다. 제2 신호라인(SL2)의 제1 부분(P1-2)은 제2 홈부(HH2)의 장변(L2)과 교차하는 것일 수 있다.
종래의 전자 장치는 정해진 영역 내에 배치된 신호라인들은 보강 부재와 중첩하였다. 표시 패널에서 벤딩부의 폭이 제1 비벤딩부의 폭보다 좁아지고, 신호라인이 배치될 수 있는 영역이 감소하였다. 보강 부재는 전자 부품 주변에 인가되는 스트레스 등에 대해 패널을 보호하기 위해 배치되었으며, 신호라인의 제1 부분(P1-1, P1-2) 및 제2 부분(P2-1, P2-2)은 보강 부재와 중첩하였다. 제1 부분(P1-1, P1-2)과 보강 부재가 중첩하는 정도에 비해, 제2 부분(P2-1, P2-2)이 보강 부재와 중첩하는 정도가 큼에 따라, 신호라인의 제2 부분에서 단락 등의 불량이 많이 발생하였다. 신호라인의 불량은 전자 장치의 신뢰성을 저하시킨다.
일 실시예의 전자 장치(DD)에서, 신호라인들(SL1, SL2)은 제1 방향축(DR1)과 나란하게 연장된 제1 부분(P1-1, P1-2) 및 제2 방향축(DR2)과 나란하게 연장된 제2 부분(P2-1, P2-2)을 포함할 수 있다. 제1 부분(P1-1, P1-2) 및 제2 부분(P2-1, P2-2)은 전자 부품(IC)과 비중첩하는 것일 수 있다. 보강 부재(ST)는 신호라인들(SL1, SL2)의 제1 부분(P1-1, P1-2)과 중첩하고, 신호라인들(SL1, SL2)의 제2 부분(P2-1, P2-2)와 비중첩하는 것일 수 있다. 이에 따라, 신호라인들(SL1, SL2)의 불량이 최소화될 수 있고, 전자 장치(DD)의 신뢰성이 유지될 수 있다.
도 6을 참조하면, 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 보강 부재(ST)는 좌우 대칭일 수 있다. 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 보강 부재(ST)의 중심을 지나는 가상의 중심선(LN)을 기준으로 좌우 대칭일 수 있다. 가상의 중심선(LN)은 제1 방향축(DR1)이 연장되는 방향과 나란한 것일 수 있다.
제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 제1 홈부(HH1)의 단변(S1-1, S1-2)의 길이는 제2 홈부(HH2)의 단변(S2-1, S2-2)의 길이와 동일한 것일 수 있다. 제1 홈부(HH1)의 장변(L1)의 길이는 제2 홈부(HH2)의 장변(L2)의 길이와 동일한 것일 수 있다. 이와 달리, 제1 홈부(HH1)의 장변(L1)의 길이는 제2 홈부(HH2)의 장변(L2)의 길이와 상이한 것일 수 있다.
보강 부재(ST)의 외측면들(ST-OF) 중 홈부(HH1, HH2)가 정의되지 않은 외측면의 측면 엣지(S-ED)는 제1 엣지(ED1) 및 제2 엣지(ED2)를 포함할 수 있다. 제1 엣지(ED1)는 제1 방향축(DR1)과 나란하고, 제2 엣지(ED2)는 제1 엣지(ED1)로부터 연장된 것일 수 있다. 제2 엣지(ED2)는 제1 엣지(ED1)에 대해 경사진 방향으로 연장된 것일 수 있다. 제1 엣지(ED1)에 대한 제2 엣지(ED2)의 각도(θ1)는 0°초과 90°미만일 수 있다. 제1 엣지(ED1)에 대한 제2 엣지(ED2)의 각도(θ1)가 0°인 경우, 제2 엣지(ED2)는 제1 방향축(DR1)과 나란한 것일 수 있다. 제1 엣지(ED1)에 대한 제2 엣지(ED2)의 각도(θ1)가 90°인 경우, 제1 엣지(ED1)와 제2 엣지(ED2)는 수직 관계일 수 있다. 한편, 제1 엣지(ED1)에 대한 제2 엣지(ED2)의 각도(θ1)는 도 6에 도시된 것에 한정되지 않는다. 또한, 제1 엣지(ED1) 및 제2 엣지(ED2) 중 어느 하나는 생략될 수 있다.
도 7을 참조하면, 전자 부품(IC)은 서로 마주하는 일면 및 타면을 포함하는 사각 기둥 형상일 있다. 사각 기둥은 직사각형 형상의 일면 및 타면이 마주하는 형상일 수 있다. 일면 및 타면은 사각 기둥의 상면 또는 하면일 수 있다. 일면 및 타면은 제3 방향축(DR3)과 나란하게 이격된 것일 수 있다. 사각 기둥은 상면 및 하면을 연결하는 4개의 측면들(IC-SF)을 포함하고, 4개의 측면들(IC-SF) 중 3개의 측면들(IC-SF)은 보강 부재(ST)의 내측면(ST-IF)에 인접한 것일 수 있다.
전자 부품(IC) 상에는 커버 부재(CM)가 배치될 수 있다. 커버 부재(CM)는 정전기 방지제를 포함할 수 있다. 커버 부재(CM)는 전자 부품(IC)의 일면을 커버하는 것일 수 있다. 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 커버 부재(CM)의 면적은 전자 부품(IC)의 면적보다 큰 것일 수 있다. 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 커버 부재(CM)의 엣지(CM-ED)는 보강 부재(ST)의 중첩하는 것일 수 있다. 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서, 커버 부재(CM)의 일부는 보강 부재(ST)와 중첩하는 것일 수 있다.
도 8 내지 도 10은 일 실시예의 신호라인(SL, SL-a, SL-b)을 나타낸 사시도이다. 도 8 내지 도 10의 신호라인(SL, SL-a, SL-b)은 제1 신호라인(SL1) 및 제2 신호라인(SL2) 중 적어도 하나일 수 있다.
도 8 내지 도 10을 참조하면, 신호라인(SL, SL-a, SL-b)은 제1 도전층(CL-1), 제1 도전층(CL-1) 상에 배치된 제2 도전층(CL-2), 및 제2 도전층(CL-2) 상에 배치된 제3 도전층(CL-3, CL-3a, CL-3b)을 포함할 수 있다. 일 실시예에 따르면, 제3 도전층(CL-3, CL-3a, CL-3b)은 제2 도전층(CL-2)의 측면(CL-2F, 도 10)의 적어도 일부를 커버할 수 있다. 예를 들어, 제3 도전층(CL-3, CL-3a, CL-3b)은 제2 도전층(CL-2)의 측면(CL-2F, 도 10)의 전체 면적을 기준으로 30% 이상을 커버할 수 있다. 하지만, 이는 예시적인 것이며, 제2 도전층(CL-2)의 측면(CL-2F, 도 11)의 전체 면적을 기준으로 커버된 면적의 비율은 이에 한정되지 않는다.
또한, 제3 도전층(CL-3, CL-3a, CL-3b)은 제2 도전층(CL-2)의 상면을 커버할 수 있다. 제3 도전층(CL-3, CL-3a, CL-3b)은 제2 도전층(CL-2)의 상면에 배치된 것일 수 있다. 제1 도전층(CL-1)은 제2 도전층(CL-2)의 하면에 배치된 것일 수 있다. 제2 도전층(CL-2)의 상면 및 제2 도전층(CL-2)의 하면은 서로 마주하는 것일 수 있다. 제2 도전층(CL-2)의 측면(CL-2F)은 제2 도전층(CL-2)의 상면과 제2 도전층(CL-2)의 하면을 연결하는 것일 수 있다.
도 8 및 도 9에서는 제3 도전층(CL-3, CL-3a)이 제2 도전층(CL-2)의 측면(CL-2F)의 전체를 커버하는 것으로 도시하였다. 도 10에서는 제3 도전층(CL-3b)이 제2 도전층(CL-2)의 측면(CL-2F)의 일부를 커버하는 것으로 도시하였다.
종래의 전자 장치는 순차적으로 적층된 제1 내지 제3 도전층을 포함하고, 제2 도전층의 측면이 노출되었다. (도 12 참조) 노출된 측면은 신호라인의 제조 환경 및 제조 공정에서 사용되는 물질에 취약하여, 신호라인의 불량을 야기하였다. 신호라인의 불량은 전자 장치의 신뢰성을 저하시킨다.
일 실시예의 전자 장치(DD)에서, 신호라인(SL, SL-a, SL-b)은 순차적으로 적층된 제1 도전층(CL-1), 제2 도전층(CL-2), 및 제3 도전층(CL-3, CL-3a, CL-3b)을 포함할 수 있다. 제3 도전층(CL-3, CL-3a, CL-3b)은 제2 도전층(CL-2)의 측면의 적어도 일부를 커버할 수 있다. 제2 도전층(CL-2)의 측면의 적어도 일부가 커버됨에 따라, 신호라인(SL, SL-a, SL-b)의 불량이 개선될 수 있고, 전자 장치의 신뢰성이 유지될 수 있다.
도 11 내지 도 13은 신호라인(SL, SL-a, SL-b)의 제조 방법을 예시적으로 나타낸 것이다. 이하에서는 도 8 내지 도 10과 도 11 내지 13을 함께 참조하여 설명한다.
도 8의 신호라인(SL)은 신호라인(SL)의 제조 공정에서, 제3 도전층(CL-3)을 전면 증착하여 형성된 것일 수 있다. 도 11을 참조하면, 예비 제3 도전층(PCL-3)을 전면 증착하여, 예비 제3 도전층(PCL-3)이 제2 도전층(CL-2)의 측면(CL-2F)의 전체 면적을 커버할 수 있다. 예비 제3 도전층(PCL-3)으로부터 형성된 제3 도전층(CL-3)은 제2 도전층(CL-2)의 측면(CL-2F)의 전체 면적을 커버할 수 있다. 도 8을 참조하면, 제3 도전층(CL-3)의 두께(T1)는 제1 도전층(CL-1)의 두께(T0)와 동일한 것일 수 있다. 제3 도전층(CL-3)의 두께(T1) 및 제1 도전층(CL-1)의 두께(T0)는 두께 방향과 나란한 것일 수 있다.
이와 달리, 도 9의 신호라인(SL-a)은 신호라인(SL-a)의 제조 공정에서 제3 도전층(CL-3a)이 두 번 증착된 것일 수 있다. 도 12를 참조하면, 제2 도전층(CL-2)상에 제2 도전층(CL-2)의 엣지와 중첩하는 예비 제3-1 도전층(PCL-3a)을 제공하여 예비 신호 라인(SL-a1)이 형성될 수 있다. 이후, 도 13에 도시된 바와 같이 예비 제3-2 도전층(PCL-3b)을 전면 증착하여 예비 신호 라인(SL-a2)을 형성할 수 있다. 예비 제3-2 도전층(PCL-3b)은 제2 도전층(CL-2)의 측면(CL-2F)의 전체를 커버하는 것일 수 있다. 예비 제3-1 도전층(PCL-3a) 및 예비 제3-2 도전층(PCL-3b)으로부터 제3 도전층(CL-3a)이 형성되는 것일 수 있다. 예비 제3-1 도전층(PCL-3a)과 예비 제3-2 도전층(PCL-3b)은 동일한 물질을 포함하는 것일 수 있다. 도 9에서, 제3 도전층(CL-3a)의 두께(T2)는 제1 도전층(CL-1)의 두께(T0)의 2배일 수 있다. 하지만, 이는 예시적인 것이며, 제1 도전층(CL-1)의 두께(T0)에 대한 제3 도전층(CL-3a)의 두께(T2)의 비는 이에 한정되지 않는다.
도 10의 신호라인(SL-b)은 신호라인(SL-b)의 제조 공정에서, 제3 도전층(CL-3b)을 형성하기 위해 제공되는 포토 레지스트의 두께를 조절하여 형성된 것일 수 있다. 도 13에 도시된 바와 같이, 예비 제3-1 도전층(PCL-3a) 상에 예비 제3-2 도전층(PCL-3b)을 전면 증착한 후, 패터닝을 위한 포토레지스트의 두께를 조절한 것일 수 있다. 제2 도전층(CL-2)의 상면에서의 포토레지스트의 두께와 제2 도전층(CL-2)의 측면(CL-2F)에서의 포토레지스트의 두께는 다르게 하여, 제3 도전층(CL-3b)을 형성한 것일 수 있다. 한편, 도 8 내지 10의 신호라인(SL, SL-a, SL-b)의 제조 방법은 도 11 내지 13에 도시된 것에 한정되지 않는다.
제1 도전층(CL-1) 및 제3 도전층(CL-3)은 동일한 물질을 포함할 수 있다. 제2 도전층(CL-2)은 제1 도전층(CL-1) 및 제3 도전층(CL-3)과 상이한 물질을 포함할 수 있다. 제1 도전층(CL-1) 및 제3 도전층(CL-3)은 티타늄(titanium)을 포함할 수 있고, 제2 도전층(CL-2)은 알루미늄을 포함할 수 있다.
일 실시예의 전자 장치는 벤딩 가능한 표시 패널 및 표시 패널 상에 배치된 입력 감지부, 전자 부품 및 보강 부재를 포함할 수 있다. 입력 감지부는 감지 전극을 포함하며, 감지 전극에는 신호 라인이 연결될 수 있다. 신호 라인은 전자 부품과 비중첩하며, 보강 부재는 전자 부품을 감싸는 것일 수 있다. 신호 라인은 전자 부품과 비중첩하도록 설계되며, 연장 방향이 상이한 제1 부분 및 제2 부분을 포함할 수 있다. 보강 부재는 홈부가 정의되고, 홈부는 제1 부분과 중첩하고 제2 부분과 비중첩할 수 있다. 제2 부분과 비중첩하는 홈부가 정의된 보강 부재를 포함하는 전자 장치는, 신호라인의 손상이 최소화될 수 있다. 이에 따라, 전자 장치의 신뢰성이 유지될 수 있다.
또한, 일 실시예의 전자 장치에서, 신호 라인은 순차적으로 적층된 제1 도전층, 제2 도전층, 및 제3 도전층을 포함할 수 있다. 제3 도전층은 제2 도전층의 상면을 커버하고, 제2 도전층의 측면의 적어도 일부를 커버할 수 있다. 제2 도전층의 측면이 적어도 일부가 커버된 신호라인은 단락 등의 불량이 최소화될 수 있다. 이에 따라, 전자 장치의 신뢰성이 유지될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
BA: 벤딩부 NBA1, NBA2: 비벤딩부
DP: 표시 패널 ISL: 입력 감지부
SL1, SL2: 신호라인 P1-1, P1-2: 제1 부분
P2-1, P2-2: 제2 부분 IC: 전자 부품
ST: 보강 부재 ST-OF: 외측면
ST-IF: 내측면 HH1, HH2: 홈부

Claims (20)

  1. 벤딩부, 상기 벤딩부를 사이에 두고 제1 방향으로 서로 이격된 제1 비벤딩부와 제2 비벤딩부를 포함하는 표시 패널;
    상기 제1 비벤딩부 상에 배치되고 감지 전극을 포함하는 입력 감지부;
    상기 제2 비벤딩부 상에 배치되고, 상기 제1 방향과 나란한 제1 연장방향으로 연장된 제1 부분 및 상기 제1 연장방향과 상이한 제2 연장방향으로 연장되고 상기 감지 전극과 상기 제1 부분 사이에 배치된 제2 부분을 포함하며, 상기 감지 전극에 전기적으로 연결된 신호라인;
    상기 제2 비벤딩부 상에 배치되고, 상기 신호라인과 비중첩하는 전자 부품; 및
    상기 제2 비벤딩부 상에 배치되고, 상기 전자 부품을 둘러싸는 보강 부재; 를 포함하고,
    평면 상에서 상기 보강 부재는 상기 제1 부분과 중첩하고 상기 제2 부분과 비중첩하는 전자 장치.
  2. 제 1항에 있어서,
    상기 보강 부재는 상기 전자 부품과 인접한 복수 개의 내측면들 및 상기 내측면들과 마주하는 복수 개의 외측면들을 포함하고,
    상기 외측면들 중 어느 하나의 외측면은 상기 내측면 방향으로 오목하게 정의된 홈부를 포함하는 전자 장치.
  3. 제 2항에 있어서,
    상기 평면 상에서, 상기 홈부는 상기 홈부가 정의된 외측면과 수직하는 2개의 단변 및 상기 2개의 단변과 수직한 1개의 장변으로 정의된 전자 장치.
  4. 제 3항에 있어서,
    상기 제1 부분은 상기 장변과 교차하는 전자 장치.
  5. 제 2항에 있어서,
    상기 전자 부품은 4개의 측면을 포함하는 사각 기둥 형상이고, 상기 보강 부재의 상기 내측면들은 상기 전자 부품의 상기 4개의 측면 중 3개의 측면에 인접한 전자 장치.
  6. 제 2항에 있어서,
    상기 평면 상에서, 상기 보강 부재의 외측면들 중 상기 홈부가 정의되지 않은 적어도 하나의 외측면은 상기 제1 방향과 나란하게 연장된 제1 엣지 및 상기 제1 엣지에 대하여 경사진 방향으로 연장된 제2 엣지를 포함하며,
    상기 제1 엣지의 연장선에 대한 상기 제2 엣지의 경사 각도는 0° 초과 90° 미만인 전자 장치.
  7. 제 1항에 있어서,
    상기 평면 상에서 상기 제1 연장방향과 상기 제2 연장방향의 사이각은 90°이상 180°미만인 전자 장치.
  8. 제 1항에 있어서,
    상기 신호라인은
    상기 표시 패널 상에 배치된 제1 도전층;
    상기 제1 도전층 상에 배치된 제2 도전층; 및
    상기 제2 도전층의 상면 및 상기 제2 도전층 측면의 적어도 일부를 커버하는 제3 도전층; 을 포함하는 전자 장치.
  9. 제 8항에 있어서,
    상기 제3 도전층은 상기 제2 도전층의 일 측면의 전체 면적을 기준으로 30% 이상을 커버하는 전자 장치.
  10. 제 8항에 있어서,
    상기 제2 도전층은 알루미늄을 포함하고,
    상기 제1 도전층 및 상기 제3 도전층은 티타늄을 포함하는 전자 장치.
  11. 제 8항에 있어서,
    두께 방향을 기준으로 상기 제3 도전층의 두께는 상기 제1 도전층의 두께 이상인 전자 장치.
  12. 제 1항에 있어서,
    평면 상에서 상기 전자 부품의 면적보다 큰 면적을 갖고, 상기 전자 부품 상에 배치되는 커버 부재를 더 포함하는 전자 장치.
  13. 제 12항에 있어서,
    상기 커버 부재의 엣지는 상기 보강 부재와 중첩하는 전자 장치.
  14. 제 1항에 있어서,
    상기 보강 부재는 스테인레스 스틸을 포함하는 전자 장치.
  15. 제 1항에 있어서,
    상기 평면 상에서 상기 보강 부재는 상기 보강 부재의 중심을 지나고 상기 제1 방향과 나란한 가상의 중심선을 기준으로 대칭되는 형상인 전자 장치.
  16. 제 1항에 있어서,
    상기 감지 전극은 제1 감지 전극 및 상기 제1 감지 전극과 절연 교차하는 제2 감지 전극을 포함하고,
    상기 신호라인은 상기 제1 감지 전극에 전기적으로 연결된 제1 신호라인 및 상기 제2 감지 전극에 전기적으로 연결된 제2 신호라인을 포함하는 전자 장치.
  17. 제 16항에 있어서,
    상기 제1 신호라인의 상기 제1 부분은 상기 전자 부품의 일측에 인접하고,
    상기 제2 신호라인의 상기 제1 부분은 상기 전자 부품의 타측에 인접한 전자 장치.
  18. 제 16항에 있어서,
    상기 보강 부재는 상기 전자 부품과 인접한 복수 개의 내측면들 및 상기 내측면들과 마주하는 복수 개의 외측면들을 포함하고,
    상기 외측면들 중 어느 하나의 외측면에는 상기 내측면 방향으로 오목하게 정의된 제1 홈부 및 상기 제1 홈부와 제2 방향으로 이격된 제2 홈부를 포함하고,
    상기 제1 신호라인은 상기 제1 홈부와 중첩하고, 상기 제2 신호라인은 상기 제2 홈부와 중첩하며,
    상기 제2 방향은 상기 제1 방향과 수직하는 방향인 전자 장치.
  19. 벤딩부, 상기 벤딩부를 사이에 두고 제1 방향으로 서로 이격된 제1 비벤딩부와 제2 비벤딩부를 포함하는 표시 패널;
    상기 제1 비벤딩부 상에 배치되고 감지 전극을 포함하는 입력 감지부;
    상기 제2 비벤딩부 상에 배치되고, 상기 제1 방향으로 연장된 제1 부분 및 상기 제1 방향과 상이한 제2 방향으로 연장된 제2 부분을 포함하고, 상기 감지 전극에 전기적으로 연결된 신호라인;
    상기 제2 비벤딩부 상에 배치되고, 상기 신호라인과 비중첩하는 전자 부품; 및
    상기 제2 비벤딩부 상에 배치되고, 상기 제1 부분과 중첩하고 상기 제2 부분과 비중첩하는 보강 부재; 를 포함하고,
    상기 신호라인은
    상기 표시 패널 상에 배치된 제1 도전층;
    상기 제1 도전층 상에 배치된 제2 도전층; 및
    상기 제2 도전층의 상면 및 상기 제2 도전층 측면의 적어도 일부를 커버하는 제3 도전층; 을 포함하는 전자 장치.
  20. 제 19항에 있어서,
    상기 보강 부재는 상기 전자 부품과 인접한 복수 개의 내측면들 및 상기 내측면들과 마주하는 복수 개의 외측면들을 포함하고,
    상기 외측면들 중 어느 하나의 외측면에는 상기 내측면 방향으로 오목하게 정의된 홈부를 포함하며,
    상기 제1 부분은 상기 홈부와 중첩하는 전자 장치.
KR1020210017452A 2021-02-08 2021-02-08 전자 장치 KR20220115658A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210017452A KR20220115658A (ko) 2021-02-08 2021-02-08 전자 장치
US17/454,013 US20220254835A1 (en) 2021-02-08 2021-11-08 Electronic device
CN202111528538.6A CN114914275A (zh) 2021-02-08 2021-12-14 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210017452A KR20220115658A (ko) 2021-02-08 2021-02-08 전자 장치

Publications (1)

Publication Number Publication Date
KR20220115658A true KR20220115658A (ko) 2022-08-18

Family

ID=82704091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210017452A KR20220115658A (ko) 2021-02-08 2021-02-08 전자 장치

Country Status (3)

Country Link
US (1) US20220254835A1 (ko)
KR (1) KR20220115658A (ko)
CN (1) CN114914275A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102497541B1 (ko) * 2015-11-18 2023-02-10 삼성디스플레이 주식회사 표시 장치
KR101908982B1 (ko) * 2016-08-31 2018-10-17 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102589499B1 (ko) * 2018-10-31 2023-10-13 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 이를 포함하는 전자 기기
KR102589247B1 (ko) * 2018-12-20 2023-10-12 엘지디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
CN114914275A (zh) 2022-08-16
US20220254835A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
KR102504136B1 (ko) 디스플레이 장치
JP6960500B2 (ja) 電子部品
JP7017321B2 (ja) ディスプレイ装置
CN112735268B (zh) 显示设备以及制造该显示设备的方法
CN108054193B (zh) 柔性显示面板及柔性显示装置
CN107275508B (zh) 显示设备
KR102514411B1 (ko) 디스플레이 장치 및 그 제조방법
CN107799015B (zh) 显示设备
KR20170115153A (ko) 표시 장치
KR20170125161A (ko) 디스플레이 장치 및 그 제조방법
US20090184937A1 (en) Capacitance sensor, sense method, and manufacturing method
US10897019B2 (en) Display device
KR102504134B1 (ko) 디스플레이 장치
US11216139B2 (en) Touch display device
KR20140136762A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102497283B1 (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
CN113380864A (zh) 显示装置及母板
US10847751B2 (en) Display device including a thin film encapsulating layer and method of manufacturing the same
KR20220115658A (ko) 전자 장치
TWI784413B (zh) 電路基板以及電路基板的應變量的測量方法
US11886652B2 (en) Display device and method of manufacturing the same
KR20230069313A (ko) 디스플레이 장치
US20240237436A9 (en) Display apparatus and method of inspecting defects of the same
US20240032358A1 (en) Display device and method of inspecting alignment of driving circuit chip

Legal Events

Date Code Title Description
A201 Request for examination