KR20210152243A - 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지 - Google Patents

반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20210152243A
KR20210152243A KR1020200069093A KR20200069093A KR20210152243A KR 20210152243 A KR20210152243 A KR 20210152243A KR 1020200069093 A KR1020200069093 A KR 1020200069093A KR 20200069093 A KR20200069093 A KR 20200069093A KR 20210152243 A KR20210152243 A KR 20210152243A
Authority
KR
South Korea
Prior art keywords
chip
pad
semiconductor
semiconductor chip
connection pad
Prior art date
Application number
KR1020200069093A
Other languages
English (en)
Other versions
KR102599631B1 (ko
Inventor
최용원
김원근
이인영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200069093A priority Critical patent/KR102599631B1/ko
Priority to US17/172,478 priority patent/US11342310B2/en
Publication of KR20210152243A publication Critical patent/KR20210152243A/ko
Priority to US17/748,164 priority patent/US11784168B2/en
Application granted granted Critical
Publication of KR102599631B1 publication Critical patent/KR102599631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05605—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05623—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05649—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05676—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05683—Rhenium [Re] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13149—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13183—Rhenium [Re] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 개시의 반도체 칩은 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접한 부분에서 활성 층을 갖는 반도체 기판; 상기 반도체 기판의 적어도 일부를 통과하고, 상기 활성 층과 연결되는 제1 관통 전극; 상기 제1 관통 전극보다 외측에 있도록 상기 반도체 기판의 적어도 일부를 통과하고, 상기 활성 층과 연결되는 제2 관통 전극; 상기 제1 관통 전극과 연결되도록 상기 반도체 기판의 상기 제2 면에 있고, 제1 높이 및 제1 너비를 갖는 제1 칩 연결 패드; 및 상기 제2 관통 전극과 연결되도록 상기 반도체 기판의 상기 제2 면에 있고, 상기 제1 높이보다 큰 제2 높이 및 상기 제1 너비보다 큰 제2 너비를 갖는 제2 칩 연결 패드;를 포함한다.

Description

반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지{SEMICONDUCTOR CHIP, SEMICONDCUTOR DEVICE, AND SEMICONDUCTOR PACKAGE COMPRISING THE SAME}
본 발명의 기술적 사상은 반도체 패키지에 관한 것이다.
반도체 패키지의 저장 용량이 고용량화됨과 동시에, 반도체 칩을 포함하는 반도체 패키지는 얇고 가벼워질 것이 요구되고 있다. 또한, 반도체 패키지 안에 다양한 기능의 반도체 칩들을 포함시키고, 반도체 칩들을 빠르게 구동시키기 위한 연구들이 진행되는 추세이다.
이러한 추세에 대응하여, 적층 구조의 복수의 반도체 칩들을 포함하는 반도체 패키지에 관한 연구들이 진행되고 있다. 예를 들어, 제1 반도체 칩 상에 제2 반도체 칩을 탑재시키는 단계에서, 제1 반도체 칩 및 제2 반도체 칩의 가장자리의 접착 신뢰성을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.
본 개시의 기술적 사상이 해결하고자 하는 과제들 중 하나는 반도체 칩들 사이의 가장자리에서의 접착 신뢰성이 개선된 반도체 장치 및 이를 포함하는 반도체 패키지를 제공하는 것이다.
본 개시의 기술적 사상이 해결하고자 하는 과제들 중 하나는 반도체 칩들 사이의 가장자리에서의 전기적 연결 구조가 개선된 반도체 장치 및 이를 포함하는 반도체 패키지를 제공하는 것이다.
본 개시의 기술적 사상이 해결하고자 하는 과제들 중 하나는 얇고 가벼우면서도, 방열 성능이 개선된 반도체 패키지를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 개시의 예시적인 실시 예로, 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접한 부분에서 활성 층을 갖는 반도체 기판; 상기 반도체 기판의 적어도 일부를 통과하고, 상기 활성 층과 연결되는 제1 관통 전극; 상기 제1 관통 전극보다 외측에 있도록 상기 반도체 기판의 적어도 일부를 통과하고, 상기 활성 층과 연결되는 제2 관통 전극; 상기 제1 관통 전극과 연결되도록 상기 반도체 기판의 상기 제2 면에 있고, 제1 높이 및 제1 너비를 갖는 제1 칩 연결 패드; 및 상기 제2 관통 전극과 연결되도록 상기 반도체 기판의 상기 제2 면에 있고, 상기 제1 높이보다 큰 제2 높이 및 상기 제1 너비보다 큰 제2 너비를 갖는 제2 칩 연결 패드;를 포함하는 반도체 칩을 제공한다.
본 개시의 예시적인 실시 예로, 제1 반도체 칩으로서, 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접한 부분에서 제1 활성 층을 갖는 제1 반도체 기판; 상기 제1 반도체 기판의 적어도 일부를 통과하고, 상기 제1 활성 층과 연결되는 제1 하부 관통 전극; 상기 제1 하부 관통 전극보다 외측에 있도록 상기 제1 반도체 기판의 적어도 일부를 통과하고, 상기 제1 활성 층과 연결되는 제2 하부 관통 전극; 상기 제1 하부 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있고, 제1 높이 및 제1 너비를 갖는 제1 하부 칩 연결 패드; 및 상기 제2 하부 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있고, 상기 제1 높이보다 큰 제2 높이 및 상기 제1 너비보다 큰 제2 너비를 갖는 제2 하부 칩 연결 패드;를 포함하는 상기 제1 반도체 칩; 상기 제1 반도체 칩 상에 탑재되는 제2 반도체 칩으로서, 제3 면 및 상기 제3 면에 대향하는 제4 면을 갖고, 상기 제3 면과 인접한 부분에서 제2 활성 층을 갖는 제2 반도체 기판; 상기 제3 면 상의 재배선 구조물; 상기 제3 면 상의 재배선 구조물; 상기 재배선 구조물 상에 있고, 상기 제1 반도체 칩의 상기 제1 하부 칩 연결 패드에 대응되는 제1 상부 범프 패드; 상기 재배선 구조물 상에 있고, 상기 제1 반도체 칩의 상기 제2 칩 연결 패드에 대응되는 제2 상부 범프 패드; 상기 제1 상부 범프 패드에 부착되어, 상기 제1 하부 칩 연결 패드 및 상기 제1 상부 범프 패드를 연결시키는 제1 상부 연결 부재; 및 상기 제2 상부 범프 패드에 부착되어, 상기 제2 하부 칩 연결 패드 및 상기 제2 상부 범프 패드를 연결시키는 제2 상부 연결 부재;를 포함하는 상기 제2 반도체 칩; 및 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 개재되고, 상기 제1 상부 범프 패드, 상기 제2 상부 범프 패드, 상기 제1 하부 칩 연결 패드, 상기 제2 하부 칩 연결 패드, 상기 제1 상부 연결 부재, 및 상기 제2 상부 연결 부재를 포위하는 접착 층;을 포함하는 반도체 장치를 제공한다.
본 개시의 예시적인 실시 예로, 패키지 기판; 상기 패키지 기판 상에 탑재되는 제1 반도체 칩으로서, 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 제1 반도체 기판; 상기 제1 반도체 기판의 적어도 일부를 통과하는 제1 하부 관통 전극; 상기 제1 하부 관통 전극보다 외측에 있도록 상기 제1 반도체 기판의 적어도 일부를 통과하는 제2 하부 관통 전극; 상기 제1 하부 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있고, 제1 높이를 갖는 제1 하부 칩 연결 패드; 상기 제2 하부 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있고, 상기 제1 높이보다 큰 제2 높이를 갖는 제2 하부 칩 연결 패드; 및 상기 제1 면 상의 하부 재배선 구조물;을 포함하는 상기 제1 반도체 칩; 상기 제1 반도체 칩 상에 탑재되는 제2 반도체 칩으로서, 제3 면 및 상기 제3 면에 대향하는 제4 면을 제2 반도체 기판; 상기 제3 면 상의 상부 재배선 구조물; 상기 상부 재배선 구조물 상에 있고, 상기 제1 반도체 칩의 상기 제1 하부 칩 연결 패드에 대응되는 제1 상부 범프 패드; 상기 상부 재배선 구조물 상에 있고, 상기 제1 반도체 칩의 상기 제2 하부 칩 연결 패드에 대응되는 제2 상부 범프 패드; 상기 제1 상부 범프 패드에 부착되어, 상기 제1 하부 칩 연결 패드 및 상기 제1 상부 범프 패드를 연결시키는 제1 상부 연결 부재; 및 상기 제2 상부 범프 패드에 부착되어, 상기 제2 하부 칩 연결 패드 및 상기 제2 상부 범프 패드를 연결시키는 제2 상부 연결 부재;를 포함하는 상기 제2 반도체 칩; 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 개재되고, 상기 제1 상부 범프 패드, 상기 제2 상부 범프 패드, 상기 제1 하부 칩 연결 패드, 상기 제2 하부 칩 연결 패드, 상기 제1 상부 연결 부재, 및 상기 제2 상부 연결 부재를 포위하는 접착 층; 및 상기 패키지 기판 상에서 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 둘러싸는 봉지재;를 포함하는 반도체 패키지를 제공한다.
본 개시의 예시적인 실시 예에 따른 반도체 칩은 가장자리로 갈수록 높이가 증대되는 복수의 칩 연결 패드들을 포함할 수 있다. 상기 반도체 칩이 상이한 높이를 갖는 복수의 칩 연결 패드들을 포함할 수 있어서, 복수의 반도체 칩들이 적층되는 단계에서 복수의 반도체 칩들 사이에 개재된 접착 층의 유동성은 가장자리에서 증대될 수 있다. 이에 따라, 반도체 칩들 사이의 가장자리에서의 접착 신뢰성이 개선될 수 있다.
또한, 본 개시의 예시적인 실시 예에 따른 반도체 칩은 가장자리로 갈수록 높이 및 너비가 증대되는 복수의 칩 연결 패드들을 포함할 수 있다. 이에 따라, 반도체 칩들 사이의 가장자리에서의 전기적 연결 구조가 개선될 수 있다.
또한, 본 개시의 예시적인 실시 예에 따른 반도체 패키지는 반도체 장치의 일 부분을 노출시키는 몰딩재 및 상기 몰딩재 상에 탑재된 열 방출 부재를 포함할 수 있다. 이에 따라, 반도체 패키지는 얇고 가벼우면서도 개선된 방열 성능을 가질 수 있다.
도 1은 본 개시의 예시적인 실시 예에 따른 반도체 칩을 보여주는 단면도이다.
도 2는 도 1의 A-A'로 표시된 영역의 절단 단면도이다.
도 3은 본 개시의 예시적 실시 예에 따른 제1 반도체 장치의 단면도이다.
도 4는 도 3의 "B"로 표시된 영역을 확대하여 보여주는 도면이다.
도 5는 비교 예에 따른 제1 반도체 칩 상에 제2 반도체 칩을 탑재하는 단계를 보여주는 도면이다.
도 6은 본 개시의 예시적 실시 예에 따른 제1 반도체 칩 상에 제2 반도체 칩을 탑재시키는 방법의 흐름을 보여주는 플로우 차트이다.
도 7 내지 도 10은 제1 반도체 칩 상에 제2 반도체 칩을 탑재시키는 단계들을 보여주는 도면들이다.
도 11은 본 개시의 예시적 실시 예에 따른 제2 반도체 장치의 단면도이다.
도 12는 본 개시의 예시적 실시 예에 따른 제3 반도체 장치의 단면도이다.
도 13은 본 개시의 예시적 실시 예에 따른 반도체 패키지의 단면도이다.
도 14는 본 개시의 예시적 실시 예에 따른 반도체 패키지를 제조하는 방법의 흐름을 나타내는 플로우 차트이다.
도 15 내지 도 21은 본 개시의 예시적 실시 예에 따른 반도체 패키지의 제조 방법의 일 단계들을 보여주는 도면들이다.
이하, 첨부한 도면들을 참조하여 본 개시의 기술적 사상의 실시 예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 개시의 예시적인 실시 예에 따른 반도체 칩(100)을 보여주는 단면도이고, 도 2는 도 1의 A-A'로 표시된 영역의 절단 단면도이다.
도 1 및 도 2를 함께 참조하면, 본 개시의 예시적 실시 예에 따른 반도체 칩(100)은 반도체 기판(110), 관통 전극(TSV), 칩 패드(113), 패시베이션 층(117), 제1 칩 연결 패드(123), 제2 칩 연결 패드(125), 더미 패드(130), 재배선 구조물(140), 범프 패드(150), 및 연결 부재(160) 등을 포함할 수 있다.
반도체 기판(110)은 제1 면(110a) 및 상기 제1 면(110a)에 대향하는 제2 면(110b)을 가질 수 있다. 예를 들어, 제1 면(110a)은 반도체 기판(110)의 하면일 수 있고, 제2 면(110b)은 반도체 기판(110)의 상면일 수 있다.
예시적인 실시 예에서, 반도체 기판(110)은 제1 면(110a)과 인접한 부분에서 활성 층(AL)을 가질 수 있다. 활성 층(AL)은 다양한 종류의 복수의 개별 소자들(individual devices)을 포함할 수 있다. 예를 들어, 복수의 개별 소자들은 다양한 미세 전자 소자 (microelectronic device), 예를 들어, CMOS 트랜지스터(complementary metal-oxide semiconductor transistor), MOSFET(metal-oxide-semiconductor filed effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 및 수동 소자 등을 포함할 수 있다.
예시적인 실시 예에서, 반도체 기판(110)의 물질은 실리콘(Si, silicon)을 포함할 수 있다. 또한, 반도체 기판(110)은 저머늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs(gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물을 포함할 수도 있다. 다만, 반도체 기판(110)의 물질은 전술한 바에 한정되지 않는다.
관통 전극(TSV)은 반도체 기판(110)의 적어도 일부를 수직 방향으로 통과하여, 활성 층(AL) 내의 복수의 개별 소자들과 전기적으로 연결될 수 있다. 수직 방향은 반도체 기판(110)의 제1 면(110a) 및 제2 면(110b)이 연장된 방향과 수직인 방향일 수 있다.
예시적인 실시 예에서, 관통 전극(TSV)은 수직 방향으로 반도체 기판(110)을 완전히 통과하여, 활성 층(AL) 내의 복수의 개별 소자들과 전기적으로 연결될 수 있다. 관통 전극(TSV)이 반도체 기판(110)을 수직 방향으로 완전히 통과한 경우, 반도체 기판(110)의 제1 면(110a) 및 제2 면(110b)에 관통 전극(TSV)이 노출될 수 있다.
전술한 바에 한정되지 않고, 관통 전극(TSV)은 수직 방향으로 반도체 기판(110)의 일 부분만을 통과하여, 활성 층(AL) 내의 복수의 개별 소자들과 전기적으로 연결될 수 있다. 관통 전극(TSV)이 수직 방향으로 반도체 기판(110)의 일 부분만을 통과한 경우, 반도체 기판(110)의 제1 면(110a)에는 관통 전극(TSV)이 노출되지 않지만, 반도체 기판(110)의 제2 면(110b)에는 관통 전극(TSV)이 노출될 수 있다.
예시적인 실시 예에서, 관통 전극(TSV)은 반도체 기판(110)의 중앙 부분을 통과하여, 활성 층(AL)과 전기적으로 연결되는 제1 관통 전극(TSV_1)을 포함할 수 있다. 또한, 관통 전극(TSV)은 반도체 기판(110)의 가장자리 부분을 통과하여, 활성 층(AL)과 전기적으로 연결되는 제2 관통 전극(TSV_2)을 포함할 수 있다. 다시 말해, 제2 관통 전극(TSV_2)은 제1 관통 전극(TSV_1)보다 외측에 마련될 수 있다.
예시적인 실시 예에서, 관통 전극(TSV)은 기둥 형상일 수 있다. 관통 전극(TSV)은 기둥의 표면에 형성되는 배리어 막 및 상기 배리어 막 내부를 채우는 매립 도전층을 포함할 수 있다.
칩 패드(113)는 반도체 기판(110)의 제1 면(110a) 상에 있고, 반도체 기판(110)의 활성 층(AL) 내의 복수의 개별 소자들과 전기적으로 연결되는 패드일 수 있다.
예시적인 실시 예에서, 칩 패드(113)의 물질은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있다. 다만, 칩 패드(113)의 물질은 전술한 바에 한정되지 않는다.
패시베이션 층(117)은 반도체 기판(110)의 제1 면(110a) 상에 있고, 칩 패드(113)의 측면을 둘러쌀 수 있다. 또한, 패시베이션 층(117)은 칩 패드(113)의 일 면(예를 들어, 칩 패드(113)의 하면)을 노출시킬 수 있다. 예시적인 실시 예에서, 패시베이션 층(117)은 절연성 폴리머와 같은 절연 물질을 포함할 수 있다.
제1 칩 연결 패드(123)는 제1 관통 전극(TSV_1)과 맞닿도록, 반도체 기판(110)의 제2 면(110b) 상에 있는 패드일 수 있다. 제1 칩 연결 패드(123)는 반도체 칩(100) 및 상기 반도체 칩(100) 상에 탑재되는 별개의 반도체 칩을 전기적으로 연결시키기 위한 패드일 수 있다. 또한, 제1 칩 연결 패드(123)는 제1 관통 전극(TSV_1)을 통해 활성 층(AL) 내의 복수의 개별 소자들과 전기적으로 연결될 수 있다.
제1 칩 연결 패드(123)는 제1 높이(h1)를 가질 수 있다. 제1 칩 연결 패드(123)의 제1 높이(h1)는 제1 칩 연결 패드(123)의 수직 방향의 길이로 정의될 수 있다. 즉, 제1 칩 연결 패드(123)의 제1 높이(h1)는 반도체 기판(110)의 제2 면(110b)이 연장된 방향과 수직인 방향으로 제1 칩 연결 패드(123)가 형성하는 길이로 정의될 수 있다.
또한, 제1 칩 연결 패드(125)는 제1 너비(d1)를 가질 수 있다. 제1 칩 연결 패드(123)의 제1 너비(d1)는 제1 칩 연결 패드(123)의 수평 방향의 길이로 정의될 수 있다. 즉, 제1 칩 연결 패드(123)의 제1 너비(d1)는 반도체 기판(110)의 제2 면(110b)이 연장된 방향과 평행한 방향으로 제1 칩 연결 패드(123)가 형성하는 길이로 정의될 수 있다.
제2 칩 연결 패드(125)는 제2 관통 전극(TSV_2)과 연결되도록, 반도체 기판(110)의 제2 면(110b) 상에 있는 패드일 수 있다. 제2 칩 연결 패드(125)는 반도체 칩(100) 및 상기 반도체 칩(100) 상에 탑재되는 별개의 반도체 칩을 전기적으로 연결시키기 위한 패드일 수 있다. 제2 칩 연결 패드(125)는 제2 관통 전극(TSV_2)을 통해 활성 층(AL) 내의 복수의 개별 소자들과 전기적으로 연결될 수 있다. 또한, 제2 칩 연결 패드(125)는 제1 칩 연결 패드(123)보다 외측에 마련될 수 있다.
제2 칩 연결 패드(125)는 제2 높이(h2)를 가질 수 있다. 제2 칩 연결 패드(125)의 제2 높이(h2)는 제2 칩 연결 패드(125)의 수직 방향의 길이로 정의될 수 있다. 또한, 제2 칩 연결 패드(125)는 제2 너비(d2)를 가질 수 있다. 제2 칩 연결 패드(125)의 제2 너비(d2)는 제2 칩 연결 패드(125)의 수평 방향의 길이로 정의될 수 있다.
제2 칩 연결 패드(125)의 제2 높이(h2)는 제1 칩 연결 패드(123)의 제1 높이(h1)보다 클 수 있다. 제1 칩 연결 패드(123)보다 외측에 마련된 제2 칩 연결 패드(125)의 제2 높이(h2)가 제1 칩 연결 패드(123)의 제1 높이(h1)보다 클 수 있어서, 반도체 칩(100) 및 상기 반도체 칩(100) 상에 탑재되는 별개의 반도체 칩의 가장자리에서의 접착 신뢰성이 향상될 수 있다. 상기 효과에 대해서는 도 6 내지 도 10을 참조하여 보다 구체적으로 설명한다.
예시적인 실시 예에서, 제2 칩 연결 패드(125)의 제2 높이(h2)는 제1 칩 연결 패드(123)의 제1 높이(h1)의 약 1.1배 내지 약 2.5배일 수 있다. 예를 들어, 제1 칩 연결 패드(123)의 제1 높이(h1)는 약 1 마이크로미터 내지 약 20 마이크로미터일 수 있다. 또한, 제2 칩 연결 패드(125)의 제2 높이(h2)는 약 1.1 마이크로미터 내지 약 50 마이크로미터일 수 있다.
예를 들어, 제1 칩 연결 패드(123)의 제1 높이가(h1)가 약 10 마이크로미터인 경우, 제2 칩 연결 패드(125)의 제2 높이(h2)는 약 11 마이크로미터 내지 약 25 마이크로미터일 수 있다.
또한, 제2 칩 연결 패드(125)의 제2 너비(d2)는 제1 칩 연결 패드(123)의 제1 너비(d1)보다 클 수 있다. 제1 칩 연결 패드(123)보다 외측에 마련된 제2 칩 연결 패드(125)의 제2 너비(d2)가 제1 칩 연결 패드(123)의 제1 너비(d1)보다 클 수 있어서, 반도체 칩(100) 및 상기 반도체 칩(100) 상에 탑재되는 별개의 반도체 칩(100)의 가장자리에서의 접착 신뢰성이 향상될 수 있다. 상기 효과에 대해서는 도 6 내지 도 10을 참조하여 보다 구체적으로 설명한다.
예시적인 실시 예에서, 제2 칩 연결 패드(125)의 제2 너비(d2)는 제1 칩 연결 패드(123)의 제1 너비(d1)의 약 1.1배 내지 약 1.5배일 수 있다. 예를 들어, 제1 칩 연결 패드(123)의 제1 너비(d1)는 약 1 마이크로미터 내지 약 30 마이크로미터일 수 있다. 또한, 제2 칩 연결 패드(125)의 제2 너비(d2)는 약 1.1 마이크로미터 내지 약 45 마이크로미터일 수 있다.
예를 들어, 제1 칩 연결 패드(123)의 제1 너비가(d1)가 약 10 마이크로미터인 경우, 제2 칩 연결 패드(125)의 제2 너비(d2)는 약 11 마이크로미터 내지 약 15 마이크로미터일 수 있다.
예시적인 실시 예에서, 제1 칩 연결 패드(123) 및 제2 칩 연결 패드(125)를 평면적 관점에서 봤을 경우, 제1 칩 연결 패드(123) 및 제2 칩 연결 패드(125)의 단면은 원형일 수 있다. 다만 전술한 바에 한정되지 않고, 제1 칩 연결 패드(123) 및 제2 칩 연결 패드(125)의 단면은 타원 형상 또는 삼각형, 사각형, 육각형 등과 같은 다각형 형상일 수도 있다.
예시적인 실시 예에서, 제1 칩 연결 패드(123) 및 제2 칩 연결 패드(125)의 물질은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있다. 다만, 칩 패드(113)의 물질은 전술한 바에 한정되지 않는다.
더미 패드(130)는 반도체 기판(110)의 제2 면(110b) 상에 있고, 관통 전극(TSV)과 전기적으로 연결되지 않는 패드일 수 있다. 예시적인 실시 예에서, 더미 패드(130)는 제2 칩 연결 패드(125)의 외곽에 마련된 패드일 수 있다.
더미 패드(130)의 높이(t)는 제2 칩 연결 패드(125)의 높이(h2)보다 클 수 있다. 예시적인 실시 예에서, 더미 패드(130)의 높이(t)는 제2 칩 연결 패드(125)의 높이(h2)의 약 1.1 배 내지 약 1.5배일 수 있다. 예를 들어, 제2 칩 연결 패드(125)의 높이(h2)가 약 20 마이크로미터인 경우, 더미 패드(130)의 높이(t)는 약 22 마이크로미터 내지 약 30 마이크로미터일 수 있다.
더미 패드(130)가 제2 칩 연결 패드(125)의 가장자리에 마련되고, 더미 패드(130)의 높이(t)가 제2 칩 연결 패드(125)의 높이(h2)보다 클 수 있어서, 반도체 칩(100) 상에 별개의 반도체 칩을 탑재시키는 단계에서, 더미 패드(130)는 접착 층(도 3, 710)이 반도체 칩(100)의 가장자리를 초과하여 흐르는 현상을 억제시킬 수 있다.
또한, 반도체 칩(100) 상에 별개의 반도체 칩을 탑재시키는 단계에서, 더미 패드(130)는 제2 칩 연결 패드(125) 상의 연결 부재(도 3, 265)가 반도체 칩(100)의 가장자리로 돌출되는 현상을 저지할 수 있다. 다시 말해, 더미 패드(130)는 제2 칩 연결 패드(125) 상의 연결 부재(도 3, 265)가 반도체 칩(100)의 가장자리로 돌출되어 접착 층(710)을 벗어나는 현상을 방지하기 위한 방어 벽일 수 있다.
재배선 구조물(140)은 반도체 기판(110)의 제1 면(110a) 상에 있을 수 있다. 재배선 구조물(140)은 칩 패드(113)와 전기적으로 연결되는 재배선 패턴(143) 및 상기 재배선 패턴(143)을 둘러싸는 재배선 절연 층(147)을 포함할 수 있다.
예시적인 실시 예에서, 재배선 절연 층(147)은 포토 리소그래피 공정이 가능한 PID(Photo Imageable Dielectic) 소재의 절연 물질을 포함할 수 있다. 예를 들어, 재배선 절연 층(147)은 감광성 폴리이미드(photosensitive polyimide, PSPI)로 형성될 수 있다.
다만 이에 한정되지 않고, 재배선 절연 층(147)은 산화물 또는 질화물을 포함할 수도 있다. 예를 들어, 재배선 절연 층(147)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수도 있다.
예시적인 실시 예에서, 재배선 패턴(143)은 칩 패드(113)와 전기적으로 연결되는 도전성 패턴일 수 있다. 예를 들어, 재배선 패턴(143)은 재배선 절연 층(147) 내에서 수직 방향으로 연장되는 재배선 비아 패턴(143a) 및 재배선 절연 층(147) 내에서 수평 방향으로 연장되는 재배선 라인 패턴(143b)을 포함할 수 있다.
예시적인 실시 예에서, 재배선 패턴(143)의 물질은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있다.
범프 패드(150)는 재배선 구조물(140) 상에 있고, 재배선 패턴(143)과 전기적으로 연결되는 패드일 수 있다. 또한, 범프 패드(150)는 반도체 칩(100)을 별개의 반도체 칩 또는 외부 장치와 연결시키기 위한 패드일 수 있다.
예시적인 실시 예에서, 범프 패드(150)는 복수 개로 마련될 수 있다. 또한, 복수의 범프 패드들(150)의 치수(dimension)는 실질적으로 동일할 수 있다. 예를 들어, 복수의 범프 패드들(150) 각각의 높이 및 너비는 실질적으로 동일할 수 있다. 복수의 범프 패드들(150)의 높이는 약 1 마이크로미터 내지 약 30 마이크로미터일 수 있다.
예시적인 실시 예에서, 범프 패드(150)의 물질은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있다.
연결 부재(160)는 범프 패드(150) 상에 부착되는 도전성 물질일 수 있다. 예를 들어, 연결 부재(160)는 반도체 칩(100)을 별개의 반도체 칩 또는 외부 장치와 연결시키기 위한 전도성 물질의 솔더 볼일 수 있다.
예시적인 실시 예에서, 연결 부재(160)의 물질은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있다.
도 3은 본 개시의 예시적 실시 예에 따른 제1 반도체 장치(10)의 단면도이고, 도 4는 도 3의 "B"로 표시된 영역을 확대하여 보여주는 도면이다.
도 3을 참조할 때, 제1 반도체 장치(10)는 제1 반도체 칩(100) 및 제2 반도체 칩(200)을 포함할 수 있다. 보다 구체적으로, 제1 반도체 장치(10)는 제1 반도체 칩(100) 상에 제2 반도체 칩(200)이 탑재된 구조물일 수 있다.
제1 반도체 칩(100)은 제1 반도체 기판(110), 제1 하부 관통 전극(TSV_B1), 제2 하부 관통 전극(TSV_B2), 하부 칩 패드(113), 하부 패시베이션 층(117), 제1 하부 칩 연결 패드(123), 제2 하부 칩 연결 패드(125), 하부 더미 패드(130), 하부 재배선 구조물(140), 하부 범프 패드(150), 및 하부 연결 부재(160) 등을 포함할 수 있다.
제2 반도체 칩(200)은 제2 반도체 기판(210), 제1 상부 관통 전극(TSV_T1), 제2 상부 관통 전극(TSV_T2), 상부 칩 패드(213), 상부 패시베이션 층(217), 제1 상부 칩 연결 패드(223), 제2 상부 칩 연결 패드(225), 상부 더미 패드(230), 상부 재배선 구조물(240), 제1 상부 범프 패드(253), 제2 상부 범프 패드(255), 및 제1 상부 연결 부재(263), 및 제2 상부 연결 부재(265) 등을 포함할 수 있다. 제2 반도체 칩(200)은 제3 면(210a) 및 제4 면(210b)을 가질 수 있고, 제 3면(210a)과 인접한 부분에 형성된 제2 활성 층(AL2)을 가질 수 있다. 제1 반도체 칩(100) 및 제2 반도체 칩(200)의 구성들 중 도 1 및 도 2를 참조하여 설명한 내용과 중복된 내용은 생략한다.
제1 상부 연결 부재(263)는 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 범프 패드(253) 사이에 개재될 수 있고, 제2 상부 연결 부재(265)는 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 범프 패드(255) 사이에 개재될 수 있다. 제1 상부 연결 부재(263) 및 제2 상부 연결 부재(265)는 제1 반도체 칩(100) 및 제2 반도체 칩(200)을 전기적으로 연결시키도록 구성된 연결 부재일 수 있다.
접착 층(710)은 제1 반도체 칩(100) 및 제2 반도체 칩(200) 사이에 개재되고, 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123), 제2 하부 칩 연결 패드(125), 하부 더미 패드(130), 제1 상부 범프 패드(253), 제2 상부 범프 패드(255), 제1 상부 연결 부재(263), 및 제2 상부 연결 부재(265)를 둘러쌀 수 있다. 예를 들어, 접착 층(710)은 약 1 마이크로미터 내지 100 마이크로미터의 높이를 가질 수 있다.
예시적인 실시 예에서, 접착 층(710)은 열에 의해 유동성이 변하는 물질을 포함할 수 있다. 또한, 접착 층(710)은 자체적으로 접착 특성이 있는 필름 또는 테이프일 수 있다. 예를 들어, 접착 층(710)은 양면 접착 필름 또는 양면 접착 테이프일 수 있다.
전술한 바와 같이, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125)의 제2 높이(h2)는 제1 하부 칩 연결 패드(123)의 제1 높이(h1)보다 클 수 있다. 예를 들어, 제2 하부 칩 연결 패드(125)의 제2 높이(h2)는 제1 하부 칩 연결 패드(123)의 제1 높이(h1)의 약 1.1배 내지 약 2.5배일 수 있다.
제1 하부 칩 연결 패드(123)보다 외측에 마련된 제2 하부 칩 연결 패드(125)의 제2 높이(h2)가 제1 칩 연결 패드(123)의 제1 높이(h1)보다 클 수 있어서, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 상부 범프 패드(255)의 접착 신뢰성이 개선될 수 있다. 상기 효과에 대해서는 도 6 내지 도 9를 참조하여 구체적으로 설명한다.
또한, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125)의 제2 너비(d2)는 제1 하부 칩 연결 패드(123)의 제1 너비(d1)보다 클 수 있다. 예를 들어, 제2 하부 칩 연결 패드(125)의 제2 너비(d2)는 제1 하부 칩 연결 패드(123)의 제1 너비(d1)의 약 1.1배 내지 약 1.5배일 수 있다.
제1 하부 칩 연결 패드(123)보다 외측에 마련된 제2 하부 칩 연결 패드(125)의 제2 너비(d2)가 제1 하부 칩 연결 패드(123)의 제1 너비(d1)보다 클 수 있어서, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 상부 범프 패드(255)의 접착 신뢰성이 개선될 수 있다. 상기 효과에 대해서는 도 6 내지 도 10을 참조하여 구체적으로 설명한다.
예시적인 실시 예에서, 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123)의 상면 및 상기 제1 하부 칩 연결 패드(123)에 대응되는 제2 반도체 칩(200)의 제1 상부 범프 패드(253)의 하면은 실질적으로 동일한 치수일 수 있다. 예를 들어, 제1 하부 칩 연결 패드(123)의 상면 및 제1 상부 범프 패드(253)의 하면은 실질적으로 동일한 너비 및 면적을 가질 수 있다.
이에 따라, 제1 하부 칩 연결 패드(123) 및 제1 상부 범프 패드(253) 사이에 개재된 제1 상부 연결 부재(263)는 중심 부분으로 갈수록 수평 방항의 단면적이 넓어지는 형상일 수 있다.
예시적인 실시 예에서, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125)의 상면의 면적은 상기 제2 하부 칩 연결 패드(125)에 대응되는 제2 반도체 칩(200)의 제2 상부 범프 패드(255)의 하면의 면적보다 클 수 있다. 또한, 제2 하부 칩 연결 패드(125)의 상면의 너비는 제2 상부 범프 패드(255)의 하면의 너비보다 클 수 있다.
이에 따라, 제2 하부 칩 연결 패드(125) 및 제2 상부 범프 패드(255) 사이에 개재된 제2 상부 연결 부재(265)는 아래로 갈수록 수평 방향의 단면적이 넓어지는 형상일 수 있다.
예시적인 실시 예에서, 제1 상부 연결 부재(263)의 높이(s1)는 제2 상부 연결 부재(265)의 높이(s2)의 약 1.1 배 내지 약 2.5배일 수 있다. 예를 들어, 제2 상부 연결 부재(265)의 높이(s2)가 약 1 마이크로미터 내지 약 20 마이크로미터인 경우, 제1 상부 연결 부재(263)의 높이(s1)는 약 1.1 마이크로미터 내지 약 50 마이크로미터일 수 있다.
또한, 제1 하부 칩 연결 패드(123), 상기 제1 하부 칩 연결 패드(123)에 대응되는 제1 상부 범프 패드(253), 및 제1 상부 연결 부재(263)의 높이의 합(h1 + l1 + s1)은 제2 하부 칩 연결 패드(125), 상기 제2 하부 칩 연결 패드(125)에 대응되는 제2 상부 범프 패드(255), 및 제2 상부 연결 부재(265)의 높이의 합(h2 + l2 + s2)과 실질적으로 동일할 수 있다.
예시적인 실시예에서, 제1 하부 칩 연결 패드(123), 제1 상부 범프 패드(253), 및 제1 상부 연결 부재(263)의 높이의 합(h1 + l1 + s1)은 접착 층(710)의 높이와 실질적으로 동일할 수 있다. 또한, 제2 하부 칩 연결 패드(125), 제2 상부 범프 패드(255), 및 제2 상부 연결 부재(265)의 높이의 합(h2 + l2 + s2)은 접착 층(710)의 높이와 실질적으로 동일할 수 있다.
예시적인 실시 예에서, 제1 반도체 칩(100) 및 제2 반도체 칩(200)은 상이한 종류의 반도체 칩일 수 있다. 예를 들어, 제1 반도체 칩(100)은 로직 반도체 칩을 포함할 수 있다. 로직 반도체 칩은 예를 들어, CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)와 같은 로직 반도체 칩을 포함할 수 있다.
또한, 제2 반도체 칩(200)은 메모리 반도체 칩을 포함할 수 있다. 메모리 반도체 칩은 예를 들어, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩을 포함할 수 있고, PRAM(Phase-change Random Access Memory), MRAM(Magneto-resistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 반도체 칩을 포함할 수 있다.
다만 전술한 바에 한정되지 않고, 제1 반도체 칩(100)이 메모리 반도체 칩이고, 제2 반도체 칩(200)이 로직 반도체 칩일 수도 있다. 또한, 제1 반도체 칩(100) 및 제2 반도체 칩(200)은 동종의 반도체 칩일 수도 있다.
도 5는 비교 예에 따른 제1 반도체 칩(100') 상에 제2 반도체 칩(200')을 탑재하는 단계를 보여주는 도면이다.
도 5를 참조하면, 제1 반도체 칩(100')이 포함하는 제1 하부 칩 연결 패드(123') 및 제2 하부 칩 연결 패드(125')는 동일한 치수를 가질 수 있다. 예를 들어, 제1 하부 칩 연결 패드(123') 및 제2 하부 칩 연결 패드(125')는 동일한 높이 및 너비를 가질 수 있다. 또한, 제2 반도체 칩(200') 이 포함하는 제1 상부 칩 연결 패드(223') 및 제2 상부 칩 연결 패드(225') 역시 동일한 치수를 가질 수 있다.
또한, 비교 예에 따른 제2 반도체 칩(200')은 제1 반도체 칩(100')의 제1 하부 칩 연결 패드(123') 및 제2 하부 칩 연결 패드(125')에 각각 대응되는 제1 상부 연결 부재(263') 및 제2 상부 연결 부재(265')를 포함할 수 있다.
제1 반도체 칩(100') 상에 제2 반도체 칩(200')을 탑재시키는 단계에서, 칩 본딩 장치(1000)는 제2 반도체 칩(100')의 상부를 고정시킬 수 있다. 칩 본딩 장치(1000)가 제2 반도체 칩(100')을 고정시키는 단계에서, 제2 반도체 칩(100')의 제1 상부 칩 연결 패드(223') 및 제2 상부 칩 연결 패드(225')는 칩 본딩 장치(1000)의 하면과 맞닿을 수 있다. 칩 본딩 장치(1000)에 맞닿는 제1 상부 칩 연결 패드(223') 및 제2 상부 칩 연결 패드(225')의 높이가 실질적으로 동일할 수 있어서, 칩 본딩 장치(1000)에 부착된 제2 반도체 칩(100')은 평평할 수 있다.
제1 반도체 칩(100') 상에 제2 반도체 칩(200')을 탑재시키는 단계에서, 칩 본딩 장치(1000)는 제1 반도체 칩(100')을 향하는 방향의 외력을 제2 반도체 칩(200')에 가함과 동시에, 제2 반도체 칩(200')을 가열시킬 수 있다.
이 때, 열 대류 현상에 의한 칩 본딩 장치(10000)의 가장자리의 열 손실로 인해, 칩 본딩 장치(1000)에서부터 제2 반도체 칩(200')으로 전달된 열은 제2 반도체 칩(200')의 중심 부분에 집중될 수 있다. 이 경우, 제1 반도체 칩(100') 상에 제2 반도체 칩(200')을 탑재시키는 단계에서, 제2 반도체 칩(200')의 가장자리 부분에서의 접착 층(710')의 유동성은 중앙 부분에서의 접착 층(710')의 유동성보다 작을 수 있다.
또한, 제2 반도체 칩(200')의 제2 상부 연결 부재(265')에 전달되는 열의 양은 제1 상부 연결 부재(263')에 전달되는 열의 양보다 작을 수 있다. 이에 따라, 제2 하부 칩 연결 패드(125') 및 제2 상부 연결 부재(265') 사이의 접착 성은 제1 하부 칩 연결 패드(123') 및 제1 상부 연결 부재(263') 사이의 접착 성보다 약할 수 있다. 이는, 제1 반도체 칩(100') 및 제2 반도체 칩(200')의 가장자리에서의 접착 신뢰성을 약화시킬 수 있다.
도 6은 본 개시의 예시적 실시 예에 따른 제1 반도체 칩(100) 상에 제2 반도체 칩(200)을 탑재시키는 방법의 흐름을 보여주는 플로우 차트이다. 또한, 도 7 내지 도 10은 제1 반도체 칩(100) 상에 제2 반도체 칩(200)을 탑재시키는 단계들을 보여주는 도면들이다.
도 6을 참조할 때, 본 개시의 예시적 실시 예에 따른 제1 반도체 칩(100) 상에 제2 반도체 칩(200)을 탑재시키는 방법(S100)은, 칩 본딩 장치(1000)에 제2 반도체 칩(200)을 고정시키는 단계(S1100), 제1 반도체 칩(100)의 가장자리 부분 및 제2 반도체 칩(200)의 가장자리 부분을 연결시키는 단계(S1200), 및 제1 반도체 칩(100)의 중심 부분 및 제2 반도체 칩(200)의 중심 부분을 연결시키는 단계(S1300)를 포함할 수 있다.
도 6 및 도 7을 함께 참조할 때, 칩 본딩 장치(1000)에 제2 반도체 칩(200)을 고정시키는 단계(S1100)는 칩 본딩 장치(1000)가 제2 반도체 칩(200)의 상부에 진공압을 가하여, 제2 반도체 칩(200)을 고정시키는 단계일 수 있다.
예시적인 실시 예에서, 칩 본딩 장치(1000)에 제2 반도체 칩(200)을 고정시키는 단계(S1100)에서, 제2 반도체 칩(200)의 제1 상부 칩 연결 패드(223), 제2 상부 칩 연결 패드(225), 및 상부 더미 패드(230)는 칩 본딩 장치(1000)의 하부에 부착될 수 있다.
제2 반도체 칩(200)의 상부 더미 패드(230)의 높이가 제2 상부 칩 연결 패드(225)의 높이보다 크고, 상기 제2 상부 칩 연결 패드(225)의 높이가 상기 제1 상부 칩 연결 패드(223)의 높이보다 클 수 있어서, 칩 본딩 장치(1000)에 고정된 제2 반도체 칩(200)은 위로 볼록하게 휘어질 수 있다.
제2 반도체 칩(200)이 칩 본딩 장치(1000)에 고정된 상태에서, 제2 반도체 칩(200)의 제2 상부 연결 부재(265)의 최하부는 제1 상부 연결 부재(263)의 최하부보다 낮은 레벨에 있을 수 있다.
또한, 제1 반도체 칩(200)의 제2 하부 칩 연결 패드(125)의 최상부는 제1 하부 칩 연결 패드(123)의 최상부보다 높은 레벨에 있을 수 있다.
도 6 및 도 8을 함께 참조할 때, 제1 반도체 칩(100)의 가장자리 부분 및 제2 반도체 칩(200)의 가장자리 부분을 연결시키는 단계(S1200)에서, 칩 본딩 장치(1000)는 제2 반도체 칩(200)에 하향의 외력 및 열을 가하여, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)를 연결시킬 수 있다.
제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)가 맞닿기 시작하는 시점에서, 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 연결 부재(263)는 상호 수직 방향으로 이격될 수 있다.
이에 따라, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)는 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 연결 부재(263)보다 먼저 연결될 수 있다.
제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)가 연결되는 단계에서, 제2 상부 연결 부재(265)가 제1 상부 연결 부재(263)보다 먼저 용융되어, 제2 하부 칩 연결 패드(125)와 결합될 수 있다.
또한, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)가 연결되는 단계에서, 접착 층(710)의 가장자리 부분이 중앙 부분보다 먼저 가열되어, 접착 층(710)의 가장자리 부분에서의 흐름 성이 증대될 수 있다. 이에 따라, 제1 반도체 칩(100) 및 제2 반도체 칩(200)의 가장자리의 접착 신뢰성이 개선될 수 있다.
도 6 및 도 9를 함께 참조할 때, 제1 반도체 칩(100)의 중심 부분 및 제2 반도체 칩(200)의 중심 부분을 연결시키는 단계(S1300)에서, 칩 본딩 장치(1000)는 제2 반도체 칩(200)에 하향의 외력 및 열을 가하여, 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 연결 부재(263)를 연결시킬 수 있다.
제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 연결 부재(263)가 맞닿기 시작하는 시점에서, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)는 이미 결합된 상태일 수 있다.
이에 따라, 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 연결 부재(263)는 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)가 연결된 이후에 연결될 수 있다.
제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 연결 부재(263)가 연결되는 단계에서, 제1 상부 연결 부재(263)는 용융되어, 제1 하부 칩 연결 패드(123)와 결합될 수 있다.
예시적인 실시 예에서, 제1 반도체 칩(100)의 제2 칩 연결 패드(125)의 제2 높이(h2)는 제1 칩 연결 패드(123)의 제1 높이(h1)의 약 1.1배 내지 약 2.5배일 수 있다.
제2 칩 연결 패드(125)의 제2 높이(h2)가 제1 칩 연결 패드(123)의 제1 높이(h1)의 1.1 배 미만인 경우, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)를 연결시키는 단계에서 접착 층(710)의 가장자리가 충분히 가열되지 않을 수 있다.
즉, 제2 칩 연결 패드(125)의 제2 높이(h2)가 제1 칩 연결 패드(123)의 제1 높이(h1)의 1.1 배 미만인 경우, 제1 상부 연결 부재(263) 및 제2 상부 연결 부재(265)가 거의 동시에 가열되어, 접착 층(710)의 가장자리의 유동성이 부족할 수 있다.
제2 칩 연결 패드(125)의 제2 높이(h2)가 제1 칩 연결 패드(123)의 제1 높이(h1)의 2.5 배 초과인 경우, 제2 반도체 칩(200)의 굽힘(warpage)이 증가하여, 제2 반도체 칩(200)이 물리적으로 손상될 수 있다. 또한, 제2 칩 연결 패드(125)의 제2 높이(h2)가 제1 칩 연결 패드(123)의 제1 높이(h1)의 2.5 배 초과인 경우, 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 연결 부재(263)의 접착성이 약화될 수 있다.
제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125)의 제2 너비(d2)는 제1 하부 칩 연결 패드(123)의 제1 너비(d1)보다 클 수 있다. 예를 들어, 제2 하부 칩 연결 패드(125)의 제2 너비(d2)는 제1 하부 칩 연결 패드(123)의 제1 너비(d1)의 약 1.1배 내지 약 1.5배일 수 있다.
제2 하부 칩 연결 패드(125)의 제2 너비(d2)가 제1 하부 칩 연결 패드(123)의 제1 너비(d1)의 1.1배 미만인 경우, 제2 상부 연결 부재(265) 및 제2 하부 칩 연결 패드(125)와 맞닿는 면적의 감소로 인해, 제2 상부 연결 부재(265) 및 제2 하부 칩 연결 패드(125)의 접착 신뢰성이 감소될 수 있다.
또한, 제2 하부 칩 연결 패드(125)의 제2 너비(d2)가 제1 하부 칩 연결 패드(123)의 제1 너비(d1)의 1.5배 초과인 경우, 제2 상부 연결 부재(265)가 제2 하부 칩 연결 패드(125) 상에서 형성하는 높이의 감소로 인해, 제2 상부 연결 부재(265) 및 제2 하부 칩 연결 패드(125)의 접착 신뢰성이 감소될 수 있다.
본 개시의 예시적 실시 예에 따른 제1 반도체 칩(100) 상에 제2 반도체 칩(200)을 탑재시키는 방법(S100)은 비교 예에 제1 반도체 칩(100') 상에 제2 반도체 칩(200')을 탑재시키는 방법보다 접착 층(710)의 가장자리의 유동성을 증대시킬 수 있어서, 제1 반도체 칩(100) 및 제2 반도체 칩(200)의 가장자리의 접착 신뢰성을 개선시킬 수 있다.
또한, 도 10을 참조할 때, 제2 반도체 칩(200)은 상부 더미 패드(230), 제1 상부 칩 연결 패드(223), 및 제2 상부 칩 연결 패드(225)를 생략할 수 있다. 이에 따라, 칩 본딩 장치(1000)에 고정된 제2 반도체 칩(200)은 평평한 형상일 수 있다.
제2 반도체 칩(200)이 칩 본딩 장치(1000)에 고정된 상태에서, 제1 반도체 칩(200)의 제2 하부 칩 연결 패드(125)의 최상부는 제1 하부 칩 연결 패드(123)의 최상부보다 높은 레벨에 있을 수 있다.
이에 따라, 제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)는 제1 반도체 칩(100)의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 제1 상부 연결 부재(263)보다 먼저 연결될 수 있다.
제1 반도체 칩(100)의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 제2 상부 연결 부재(265)가 연결되는 단계에서, 접착 층(710)의 가장자리 부분이 중앙 부분보다 먼저 가열되어, 접착 층(710)의 가장자리 부분에서의 흐름 성이 증대될 수 있다. 이에 따라, 제1 반도체 칩(100) 및 제2 반도체 칩(200)의 가장자리의 접착 신뢰성이 개선될 수 있다.
도 11은 본 개시의 예시적 실시 예에 따른 제2 반도체 장치(20)의 단면도이다. 이하에서는, 도 3의 제1 반도체 장치(10)에서 설명한 내용은 생략하고, 제1 반도체 장치(10) 및 제2 반도체 장치(20)의 차이점을 위주로 설명하도록 한다.
도 11을 참조할 때, 제2 반도체 장치(20)의 제3 반도체 칩(300)은 제2 하부 관통 전극(TSV_B2)의 외측에서, 제1 반도체 기판(110)의 적어도 일부를 수직 방향으로 통과하는 제3 하부 관통 전극(TSV_B3)을 더 포함할 수 있다.
제3 반도체 칩(300)은 제3 하부 관통 전극(TSV_B3)과 맞닿도록, 제1 반도체 기판(110)의 제2 면(110b) 상에 있는 제3 하부 칩 연결 패드(127)를 더 포함할 수 있다. 또한, 제3 하부 칩 연결 패드(127)는 하부 더미 패드(130)보다는 내측에 있고, 제2 하부 칩 연결 패드(125)보다는 외측에 있을 수 있다.
예시적인 실시 예에서, 하부 더미 패드(130)의 높이(t1)는 제3 하부 칩 연결 패드(127)의 높이(h3)보다 크고, 상기 제3 하부 칩 연결 패드(127)의 높이(h3)는 제2 하부 칩 연결 패드(125)의 높이(h2)보다 크고, 상기 제2 하부 칩 연결 패드(125)의 높이는 제1 하부 칩 연결 패드(123)의 높이(h1)보다 클 수 있다.
또한, 제3 반도체 칩(300) 상에 탑재되는 제4 반도체 칩(400)은 제2 상부 관통 전극(TSV_T2)의 외측에서, 제2 반도체 기판(210)의 적어도 일부를 수직 방향으로 통과하는 제3 상부 관통 전극(TSV_T3)을 더 포함할 수 있다.
제4 반도체 칩(400)은 제3 상부 관통 전극(TSV_T3)과 맞닿도록, 제2 반도체 기판(210)의 상에 있는 제3 상부 칩 연결 패드(227)를 더 포함할 수 있다. 또한, 제3 상부 칩 연결 패드(227)는 상부 더미 패드(230)보다는 내측에 있고, 제2 상부 칩 연결 패드(225)보다는 외측에 있을 수 있다.
예시적인 실시 예에서, 상부 더미 패드(230)의 높이(t2)는 제3 상부 칩 연결 패드(227)의 높이(h3)보다 크고, 상기 제3 상부 칩 연결 패드(227)의 높이(h3)는 제2 상부 칩 연결 패드(225)의 높이(h2)보다 크고, 상기 제2 상부 칩 연결 패드(225)의 높이(h2)는 제1 상부 칩 연결 패드(223)의 높이(h1)보다 클 수 있다.
예시적인 실시예에서, 제4 반도체 칩(400)은 제3 반도체 칩(300)의 제3 하부 칩 연결 패드(127)에 대응되는 제3 상부 범프 패드(257), 및 제3 하부 칩 연결 패드(127) 및 제3 상부 범프 패드(257) 사이에 개재되는 제3 상부 칩 연결 부재(267)를 포함할 수 있다.
본 개시의 예시적 실시 예에 따른 제2 반도체 장치(20)는 제3 반도체 칩(300) 상에 제4 반도체 칩(400)을 탑재시키는 단계에서, 접착 층(710)의 가장자리에서의 유동성을 증대시킬 수 있다. 이에 따라, 제3 반도체 칩(300) 및 제4 반도체 칩(400)의 가장자리의 접착 신뢰성이 개선될 수 있다.
도 12는 본 개시의 예시적 실시 예에 따른 제3 반도체 장치(30)의 단면도이다. 이하에서는, 도 3의 제1 반도체 장치(10)에서 설명한 내용은 생략하고, 제1 반도체 장치(10) 및 제3 반도체 장치(30)의 차이점을 위주로 설명하도록 한다.
도 12를 참조할 때, 제3 반도체 장치(30)는 제2 반도체 칩(200) 상에 탑재되는 최상부 반도체 칩(500)을 더 포함할 수 있다. 최상부 반도체 칩(500)은 복수의 반도체 칩들을 포함하는 제3 반도체 장치(30)에서 최상부에 마련된 반도체 칩일 수 있다.
최상부 반도체 칩(500)은 제3 반도체 기판(310), 최상부 칩 패드(313), 최상부 패시베이션 층(317), 최상부 재배선 구조물(340), 최상부 범프 패드(350), 및 최상부 연결 부재(360)를 포함할 수 있다. 최상부 반도체 칩(500)의 구성 요소들에 대한 기술적 사상은 전술한 내용과 중복될 수 있으므로, 자세한 내용은 생략한다.
예시적인 실시 예에서, 최상부 반도체 칩(500)은 관통 전극을 포함하지 않을 수 있다. 최상부 반도체 칩(500)의 제3 반도체 기판(310)의 활성 층(AL3)은 제2 반도체 칩(200)과 인접한 제3 반도체 기판(310)의 일 부분에 형성될 수 있다.
또한, 제3 반도체 장치(30)는 제2 반도체 칩(200) 및 최상부 반도체 칩(500) 사이에 개재된 제2 접착 층(810)을 더 포함할 수 있다.
도 12에서 제3 반도체 장치(30)가 3 개의 반도체 칩들(100, 200, 300)을 포함하고 있지만, 제3 반도체 장치(30)가 포함하는 반도체 칩들의 개수는 제한되지 않는다. 예를 들어, 제3 반도체 장치(30)는 4 개 이상의 반도체 칩들이 적층된 구조일 수 있다.
도 13은 본 개시의 예시적 실시 예에 따른 반도체 패키지(1)의 단면도이다.
도 13을 참조할 때, 반도체 패키지(1)는 제3 반도체 장치(30), 패키지 기판(70), 몰딩재(80), 및 열 방출 부재(90) 등을 포함할 수 있다. 제3 반도체 장치(30)에 대한 기술적 사상은 도 12를 참조하여 설명한 내용과 중복되므로 자세한 내용은 생략한다.
예시적인 실시 예에서, 패키지 기판(70)은 제3 반도체 장치(30)를 외부 장치와 연결시키기 위한 기판일 수 있다. 패키지 기판(70)의 제2 패키지 기판 패드(73)에는 외부 연결 단자(79)가 부착될 수 있다. 예를 들어, 외부 연결 단자(79)는 도전성 물질을 포함하는 솔더 볼일 수 있다.
패키지 기판(70)은 양면에서 제1 패키지 기판 패드(71) 및 제2 패키지 기판 패드(73)를 포함하는 양면 인쇄 회로 기판(double layer PCB)일 수 있다. 다만 전술한 바에 한정되지 않고, 패키지 기판(70)은 일 면에서만 제1 패키지 기판 패드(71)를 포함하는 단면 인쇄 회로 기판(single layer PCB)일 수 있다.
다만 이에 한정되지 않고, 패키지 기판(70)은 인쇄 회로 기판의 구조 및 물질에 한정되지 않고, 세라믹 기판과 같은 다양한 종류의 기판들을 포함할 수 있다.
제3 반도체 장치(30)는 패키지 기판(70) 상에 탑재될 수 있다. 보다 구체적으로, 제1 반도체 칩(100)의 하부 연결 부재(160)가 패키지 기판(70)의 제1 패키지 기판 패드(71)와 맞닿도록, 제3 반도체 장치(30)는 패키지 기판(70) 상에 탑재될 수 있다.
몰딩재(80)는 패키지 기판(70) 상에서 제3 반도체 장치(30)의 적어도 일부를 둘러쌀 수 있다. 예시적인 실시 예에서, 몰딩재(80)는 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound)로 이루어질 수 있다. 물론, 몰딩재(80)는 상기 에폭시 몰딩 컴파운드에 한정되지 않고, 다양한 물질, 예를 들어, 에폭시 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등을 포함할 수 있다.
예시적인 실시 예에서, 몰딩재(80)는 제3 반도체 장치(30)의 측면을 덮고, 제3 반도체 장치(30)의 상면을 외부에 노출시킬 수 있다. 예를 들어, 몰딩재(80)의 상면은 제3 반도체 장치(30)의 상면과 동일 평면 상에 있을 수 있다.
제3 반도체 장치(30)의 상면이 몰딩재(80)의 상면과 동일 평면 상에 있을 수 있어서, 반도체 패키지(1)의 방열 성능이 개선됨과 동시에, 반도체 패키지(1)의 크기가 작아질 수 있다. 다만 전술한 바에 한정되지 않고, 몰딩재(80)는 제3 반도체 장치(30)의 측면 및 상면을 모두 덮을 수도 있다.
열 방출 부재(90)는 몰딩재(80) 상에 부착되어, 제3 반도체 장치(30)에서 발생하는 열을 외부로 방출시키는 부재일 수 있다. 예시적인 실시 예에서, 열 방출 부재(90)는 히트 슬러그(heat slug) 또는 히트 싱크(heat sink)일 수 있다. 예를 들어, 히트 슬러그 또는 히트 싱크는 그들의 표면적을 증대시키기 위해, 오목함과 볼록함이 반복되는 요철구조 형상일 수 있다.
예시적인 실시 예에서, 열 방출 부재(90)는 열 전도성이 우수한 금속계 물질, 세라믹계 물질, 탄소계 물질, 및 고분자계 물질 중 적어도 어느 하나의 물질을 포함할 수 있다. 예를 들어, 열 방출 부재(90)는 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 은(Ag) 중 적어도 어느 하나의 금속계 물질을 포함할 수 있지만, 이에 한정되지는 않는다.
예시적인 실시 예에서, 열 방출 부재(90)의 하부에는 접착 부재(95)가 있을 수 있다. 보다 구체적으로, 접착 부재(95)는 열 방출 부재(90)의 하면 및 몰딩재(80)의 상면 사이에 개재될 수 있다. 예를 들어, 접착 부재(95)는 열 전도성 계면 물질(TIM: Thermal Interface Material)일 수 있다.
도 14는 본 개시의 예시적 실시 예에 따른 반도체 패키지(1)를 제조하는 방법(S10)의 흐름을 나타내는 플로우 차트이다. 또한, 도 15 내지 도 21은 본 개시의 예시적 실시 예에 따른 반도체 패키지(1)의 제조 방법의 일 단계들을 보여주는 도면들이다.
도 14 및 도 15를 참조할 때, 본 개시의 예시적 실시 예에 따른 반도체 패키지(1)의 제조 방법(S10)은 복수의 반도체 칩들(100) 상에 접착 층(710)을 도포하는 단계(S110)를 포함할 수 있다.
복수의 반도체 칩들(100)은 일반적인 포토 리소그래피 공정, 식각 공정, 베이킹 공정, 도금 공정 등을 통해 형성될 수 있다. 예시적인 실시 예에서, 복수의 반도체 칩들(100)은 웨이퍼 레벨 또는 패널 레벨에서 형성될 수 있어서, 복수의 반도체 칩들(100)은 수평 방향으로 상호 연결될 수 있다.
S110 단계가 수행되기 전에, 복수의 반도체 칩들(100)의 제2 면(100b)에 캐리어 기판(800)을 부착하는 단계가 수행될 수 있다. 캐리어 기판(800)은 베이킹 공정 및 식각 공정 등과 같은 후속 공정에 대하여 안정성을 갖는 기판일 수 있다. 캐리어 기판(800)은 후속 공정에서 복수의 반도체 칩들(100)의 물리적 손상되는 현상을 방지할 수 있다.
예시적인 실시 예에서, 캐리어 기판(800)을 레이저 어블레이션(laser ablation)에 의하여 분리 및 제거하고자 하는 경우에는, 캐리어 기판(800)은 투광성 기판일 수 있다. 선택적으로, 추후 캐리어 기판(800)을 가열에 의하여 분리 및 제거하고자 하는 경우에는 캐리어 기판(800)은 내열성 기판일 수 있다.
예시적인 실시 예에서, 캐리어 기판(800)은 유리 기판일 수 있다. 또는, 다른 예시적인 실시 예에서, 캐리어 기판(800)은 폴리이미드(polyimide, PI), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리에테르술폰(polyethersulfone, PES), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS) 등과 같은 내열성 유기 고분자 물질로 이루어질 수 있지만 여기에 한정되는 것은 아니다.
S110 단계에서, 접착 층(710)은 하부 재배선 구조물(140) 상에서 제1 반도체 칩(100)의 하부 연결 부재(160)를 완전히 덮을 수 있다.
접착 층(710)은 열에 의해 유동성이 변하는 물질을 포함할 수 있다. 구체적으로, 접착 층(710)은 열을 전달받는 경우 유동성이 증가되고, 열을 방출하는 경우 유동성이 감소되는 물질을 포함할 수 있다.
예시적인 실시 예에서, 접착 층(710)은 비전도성 필름(non-conductive film, NCF)일 수 있다. 예를 들어, 접착 층(710)은 절연성 폴리머로 구성된 필름일 수 있다.
도 14 및 도 16를 참조할 때, 본 개시의 예시적 실시 예에 따른 반도체 패키지(1)의 제조 방법(S10)은 복수의 반도체 칩들(100)을 개별화하는 단계(S120)를 포함할 수 있다.
S120 단계는, 도 15의 결과물의 스크라이브 레인(SL)을 절단하여, 복수의 반도체 칩들(100)을 개별화하는 단계일 수 있다. 예시적인 실시 예에서, 복수의 반도체 칩들(100)을 개별화하는 단계(S120)는 블레이드 휠을 사용하여, 도 15의 결과물의 스크라이브 레인(SL)을 절단하는 단계를 포함할 수 있다.
전술한 바에 한정되지 않고, 복수의 반도체 칩들(100)을 개별화하는 단계(S120)는 레이저를 사용하여 도 15의 결과물을 절단하는 단계를 포함할 수 있다. 예를 들어, 복수의 반도체 칩들(100)을 개별화하는 단계(S120)는 레이저에서 발사된 광을 대상물(S)의 스크라이브 레인의 내부에 조사하여, 상기 스크라이브 레인(SL)을 절단하는 단계일 수 있다.
도 14, 도 17, 및 도 18을 참조할 때, 본 개시의 예시적 실시 예에 따른 반도체 패키지(1)의 제조 방법(S10)은 반도체 장치(30)를 형성하는 단계(S130)를 포함할 수 있다.
도 17을 참조할 때, S130 단계는, 칩 본딩 장치(1000)를 사용하여, 제1 반도체 칩(100) 상에 제2 반도체 칩(200)을 수직 방향으로 탑재시키는 단계를 포함할 수 있다. 전술한 바와 같이, S130 단계는 도 6 내지 도 10을 참조하여 설명한 제1 반도체 칩(100) 상에 제2 반도체 칩(200)을 탑재시키는 방법(S100)과 실질적으로 동일할 수 있다.
S130 단계는, 제2 반도체 칩(200)을 고정시키는 단계(S1100), 제1 반도체 칩(100)의 가장자리 부분의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 가장자리 부분의 제2 상부 연결 부재(265)를 연결시키는 단계(S1200), 및 제1 반도체 칩(100)의 중심 부분의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 중심 부분의 제1 상부 연결 부재(265)를 연결시키는 단계(S1300)를 포함할 수 있다.
S130 단계는, 제1 반도체 칩(100)의 가장자리 부분의 제2 하부 칩 연결 패드(125) 및 제2 반도체 칩(200)의 가장자리 부분의 제2 상부 연결 부재(265)를 제1 반도체 칩(100)의 중심 부분의 제1 하부 칩 연결 패드(123) 및 제2 반도체 칩(200)의 중심 부분의 제1 상부 연결 부재(265)보다 먼저 연결시킬 수 있다.
이에 따라, 칩 본딩 장치(1000)에서 발생한 열은 접착 층(710)의 가장자리 부분에 먼저 전달될 수 있다. 칩 본딩 장치(1000)에서 발생한 열은 접착 층(710)의 가장자리 부분에 먼저 전달됨에 따라, 접착 층(710)의 가장자리 부분의 유동성이 증대되어, 제1 반도체 칩(100) 및 제2 반도체 칩(200)의 가장자리의 접착 신뢰성이 개선될 수 있다.
도 7을 참조할 때, S130 단계는, 복수의 반도체 칩들(100, 200, 300)을 수직 방향으로 적층하여, 반도체 장치(30)를 형성하는 단계일 수 있다. 예시적인 실시 예에서, 반도체 장치(30)는 도 12의 제3 반도체 장치(30)일 수 있다. 제3 반도체 장치(30)의 기술적 사상은 도 12를 참조하여 설명한 내용과 중복되므로, 자세한 내용은 생략한다.
도 14 및 도 19를 함께 참조할 때, 본 개시의 예시적 실시 예에 따른 반도체 패키지(1)의 제조 방법(S10)은 반도체 장치(30)를 패키지 기판(70) 상에 탑재시키는 단계(S140)를 포함할 수 있다.
S140 단계는, 제1 반도체 칩(100)의 하부 연결 부재(160)가 패키지 기판(70)의 제1 패키지 기판 패드(71)와 맞닿도록, 제3 반도체 장치(30)를 패키지 기판(70) 상에 탑재시키는 단계일 수 있다.
도 14 및 도 20을 함께 참조할 때, 본 개시의 반도체 패키지(1)의 제조 방법(S10)은 몰딩재(80)를 형성하는 단계(S150)를 포함할 수 있다.
예시적인 실시 예에서, S150 단계는, 제3 반도체 장치(30)의 측면 및 상면을 모두 덮도록 몰딩재(80)를 형성하는 단계, 및 제3 반도체 장치(30)의 상면이 노출되도록 몰딩재(80)의 상부의 일 부분을 제거하는 단계를 포함할 수 있다.
예시적인 실시 예에서, 몰딩재(80)의 상부를 절삭하는 단계는 몰딩재(80)의 상면 및 제3 반도체 장치(30)의 상면이 실질적으로 동일한 레벨에 있도록, 몰딩재(80)의 상부의 일 부분은 제거될 수 있다. 예를 들어, 몰딩재(80)의 상부는 그라인딩 공정을 통해 제거될 수 있다.
다만 전술한 바에 한정되지 않고, 몰딩재(80)는 제3 반도체 장치(30)의 측면 및 상면을 모두 덮을 수도 있다.
도 14 및 도 21을 함께 참조할 때, 본 개시의 반도체 패키지(1)의 제조 방법(S10)은 몰딩재(80) 상에 열 방출 부재(90)를 부착시키는 단계(S160)를 포함할 수 있다.
S160 단계는, 몰딩재(80) 상에 히트 슬러그 또는 히트 싱크와 같은 열 방출 부재(90)를 부착시키는 단계일 수 있다. 예시적인 실시 예에서, 히트 슬러그 또는 히트 싱크는 그들의 표면적을 증대시키기 위해, 오목함과 볼록함이 반복되는 요철구조 형상일 수 있다.
예시적인 실시 예에서, 열 방출 부재(90)는 몰딩재(80)의 상면에 부착된 접착 부재(95)에 의해 몰딩재(80) 상에 부착될 수 있다. 예를 들어, 접착 부재(95)는 열 전도성 계면 물질(TIM: Thermal Interface Material)일 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시 예가 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시 예를 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접한 부분에서 활성 층을 갖는 반도체 기판;
    상기 반도체 기판의 적어도 일부를 통과하고, 상기 활성 층과 연결되는 제1 관통 전극;
    상기 제1 관통 전극보다 외측에 있도록 상기 반도체 기판의 적어도 일부를 통과하고, 상기 활성 층과 연결되는 제2 관통 전극;
    상기 제1 관통 전극과 연결되도록 상기 반도체 기판의 상기 제2 면에 있고, 제1 높이 및 제1 너비를 갖는 제1 칩 연결 패드; 및
    상기 제2 관통 전극과 연결되도록 상기 반도체 기판의 상기 제2 면에 있고, 상기 제1 높이보다 큰 제2 높이 및 상기 제1 너비보다 큰 제2 너비를 갖는 제2 칩 연결 패드;
    를 포함하는 반도체 칩.
  2. 제1 항에 있어서,
    상기 제2 칩 연결 패드의 상기 제2 높이는,
    상기 제1 칩 연결 패드의 상기 제1 높이의 1.1배 내지 2.5배인 것을 특징으로 하는 반도체 칩.
  3. 제1 항에 있어서,
    상기 제2 칩 연결 패드의 상기 제2 너비는,
    상기 제1 칩 연결 패드의 상기 제1 너비의 1.1 배 내지 1.5배인 것을 특징으로 하는 반도체 칩.
  4. 제1 반도체 칩으로서, 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접한 부분에서 제1 활성 층을 갖는 제1 반도체 기판; 상기 제1 반도체 기판의 적어도 일부를 통과하고, 상기 제1 활성 층과 연결되는 제1 하부 관통 전극; 상기 제1 하부 관통 전극보다 외측에 있도록 상기 제1 반도체 기판의 적어도 일부를 통과하고, 상기 제1 활성 층과 연결되는 제2 하부 관통 전극; 상기 제1 하부 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있고, 제1 높이 및 제1 너비를 갖는 제1 하부 칩 연결 패드; 및 상기 제2 하부 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있고, 상기 제1 높이보다 큰 제2 높이 및 상기 제1 너비보다 큰 제2 너비를 갖는 제2 하부 칩 연결 패드;를 포함하는 상기 제1 반도체 칩;
    상기 제1 반도체 칩 상에 탑재되는 제2 반도체 칩으로서, 제3 면 및 상기 제3 면에 대향하는 제4 면을 갖고, 상기 제3 면과 인접한 부분에서 제2 활성 층을 갖는 제2 반도체 기판; 상기 제3 면 상의 재배선 구조물; 상기 제3 면 상의 재배선 구조물; 상기 재배선 구조물 상에 있고, 상기 제1 반도체 칩의 상기 제1 하부 칩 연결 패드에 대응되는 제1 상부 범프 패드; 상기 재배선 구조물 상에 있고, 상기 제1 반도체 칩의 상기 제2 하부 칩 연결 패드에 대응되는 제2 상부 범프 패드; 상기 제1 상부 범프 패드에 부착되어, 상기 제1 하부 칩 연결 패드 및 상기 제1 상부 범프 패드를 연결시키는 제1 상부 연결 부재; 및 상기 제2 상부 범프 패드에 부착되어, 상기 제2 하부 칩 연결 패드 및 상기 제2 상부 범프 패드를 연결시키는 제2 상부 연결 부재;를 포함하는 상기 제2 반도체 칩; 및
    상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 개재되고, 상기 제1 상부 범프 패드, 상기 제2 상부 범프 패드, 상기 제1 하부 칩 연결 패드, 상기 제2 하부 칩 연결 패드, 상기 제1 상부 연결 부재, 및 상기 제2 상부 연결 부재를 포위하는 접착 층;
    을 포함하는 반도체 장치.
  5. 제4 항에 있어서,
    상기 제2 하부 칩 연결 패드의 상기 제2 높이는,
    상기 제1 하부 칩 연결 패드의 상기 제1 높이의 1.1배 내지 2.5배이고,
    상기 제2 하부 칩 연결 패드의 상기 제2 너비는,
    상기 제1 하부 칩 연결 패드의 상기 제1 너비의 1.1배 내지 1.5배인 것을 특징으로 하는 반도체 장치.
  6. 제4 항에 있어서,
    상기 제1 상부 연결 부재의 높이는,
    상기 제2 상부 연결 부재의 높이보다 큰 것을 특징으로 하는 반도체 장치.
  7. 제4 항에 있어서,
    상기 제1 상부 범프 패드의 하면의 면적은, 상기 제1 하부 칩 연결 패드의 상면의 면적과 동일하고,
    상기 제2 상부 범프 패드의 하면의 면적은, 상기 제2 하부 칩 연결 패드의 상면의 면적보다 큰 것을 특징으로 하는 반도체 장치.
  8. 제7 항에 있어서,
    상기 제1 상부 연결 부재는, 중심 부분으로 갈수록 단면적이 넓어지는 형상이고,
    상기 제2 상부 연결 부재는, 아래 방향으로 갈수록 단면적이 넓어지는 형상인 것을 특징으로 하는 반도체 장치.
  9. 제8 항에 있어서,
    상기 제1 하부 칩 연결 패드, 상기 제1 상부 연결 부재, 및 상기 제1 상부 범프 패드의 높이의 합은,
    상기 제2 하부 칩 연결 패드, 상기 제2 상부 연결 부재, 및 상기 제2 상부 범프 패드의 높이의 합과 동일한 것을 특징으로 하는 반도체 장치.
  10. 패키지 기판;
    상기 패키지 기판 상에 탑재되는 제1 반도체 칩으로서, 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 제1 반도체 기판; 상기 제1 반도체 기판의 적어도 일부를 통과하는 제1 하부 관통 전극; 상기 제1 하부 관통 전극보다 외측에 있도록 상기 제1 반도체 기판의 적어도 일부를 통과하는 제2 하부 관통 전극; 상기 제1 하부 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있고, 제1 높이를 갖는 제1 하부 칩 연결 패드; 상기 제2 하부 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있고, 상기 제1 높이보다 큰 제2 높이를 갖는 제2 하부 칩 연결 패드; 및 상기 제1 면 상의 하부 재배선 구조물;을 포함하는 상기 제1 반도체 칩;
    상기 제1 반도체 칩 상에 탑재되는 제2 반도체 칩으로서, 제3 면 및 상기 제3 면에 대향하는 제4 면을 제2 반도체 기판; 상기 제3 면 상의 상부 재배선 구조물; 상기 상부 재배선 구조물 상에 있고, 상기 제1 반도체 칩의 상기 제1 하부 칩 연결 패드에 대응되는 제1 상부 범프 패드; 상기 상부 재배선 구조물 상에 있고, 상기 제1 반도체 칩의 상기 제2 하부 칩 연결 패드에 대응되는 제2 상부 범프 패드; 상기 제1 상부 범프 패드에 부착되어, 상기 제1 하부 칩 연결 패드 및 상기 제1 상부 범프 패드를 연결시키는 제1 상부 연결 부재; 및 상기 제2 상부 범프 패드에 부착되어, 상기 제2 하부 칩 연결 패드 및 상기 제2 상부 범프 패드를 연결시키는 제2 상부 연결 부재;를 포함하는 상기 제2 반도체 칩;
    상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 개재되고, 상기 제1 상부 범프 패드, 상기 제2 상부 범프 패드, 상기 제1 하부 칩 연결 패드, 상기 제2 하부 칩 연결 패드, 상기 제1 상부 연결 부재, 및 상기 제2 상부 연결 부재를 포위하는 접착 층; 및
    상기 패키지 기판 상에서 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 둘러싸는 봉지재;
    를 포함하는 반도체 패키지.
KR1020200069093A 2020-06-08 2020-06-08 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지 KR102599631B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200069093A KR102599631B1 (ko) 2020-06-08 2020-06-08 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지
US17/172,478 US11342310B2 (en) 2020-06-08 2021-02-10 Semiconductor chip, semiconductor device, and semiconductor package including the semiconductor chip
US17/748,164 US11784168B2 (en) 2020-06-08 2022-05-19 Semiconductor chip, semiconductor device, and semiconductor package including the semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200069093A KR102599631B1 (ko) 2020-06-08 2020-06-08 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20210152243A true KR20210152243A (ko) 2021-12-15
KR102599631B1 KR102599631B1 (ko) 2023-11-06

Family

ID=78817884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200069093A KR102599631B1 (ko) 2020-06-08 2020-06-08 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지

Country Status (2)

Country Link
US (2) US11342310B2 (ko)
KR (1) KR102599631B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210100830A (ko) * 2020-02-07 2021-08-18 삼성전자주식회사 반도체 패키지
KR20220036534A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 관통 전극을 포함하는 반도체 칩, 및 이 반도체 칩을 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135276A (ja) * 1996-11-01 1998-05-22 Fuji Xerox Co Ltd エリアアレイ半導体装置、プリント基板及びスクリーンマスク
JP2007115922A (ja) * 2005-10-20 2007-05-10 Nec Electronics Corp 半導体装置
KR20120060147A (ko) * 2010-12-01 2012-06-11 에스케이하이닉스 주식회사 반도체 패키지의 접합 구조 및 그 제조방법, 적층형 반도체 패키지
KR20160031121A (ko) * 2014-09-11 2016-03-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502587A (ja) 2002-10-11 2006-01-19 テッセラ，インコーポレイテッド マルチチップパッケージ用のコンポーネント、方法およびアセンブリ
KR100616435B1 (ko) 2002-11-28 2006-08-29 삼성전자주식회사 반도체 패키지 및 그를 적층한 적층 패키지
US8067267B2 (en) 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
KR100879191B1 (ko) 2007-07-13 2009-01-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2009049087A (ja) 2007-08-16 2009-03-05 Panasonic Corp 電子部品と電子部品の製造方法
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
US7786600B2 (en) * 2008-06-30 2010-08-31 Hynix Semiconductor Inc. Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8435835B2 (en) * 2010-09-02 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
KR20130123723A (ko) * 2012-05-03 2013-11-13 에스케이하이닉스 주식회사 적층 반도체 패키지
US9059106B2 (en) 2012-10-31 2015-06-16 International Business Machines Corporation Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip
JP2015041743A (ja) 2013-08-23 2015-03-02 マイクロン テクノロジー， インク． 半導体チップ、半導体装置、および、半導体装置の製造方法
JP6031060B2 (ja) * 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
US9099364B1 (en) 2014-08-15 2015-08-04 Powertech Technology Inc. MPS-C2 semiconductor device having shorter supporting posts
WO2017023060A1 (ko) * 2015-07-31 2017-02-09 송영희 에지에 사이드 패드를 포함하는 패키지 기판, 칩 스택, 반도체 패키지 및 이를 포함하는 메모리 모듈
JP6515724B2 (ja) * 2015-07-31 2019-05-22 富士通株式会社 半導体装置
KR20200140654A (ko) * 2019-06-07 2020-12-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20210042212A (ko) * 2019-10-08 2021-04-19 삼성전자주식회사 반도체 패키지
KR20210047605A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 반도체 패키지
KR20210048638A (ko) * 2019-10-23 2021-05-04 삼성전자주식회사 반도체 패키지
KR20210091910A (ko) * 2020-01-15 2021-07-23 삼성전자주식회사 두꺼운 패드를 갖는 반도체 소자들
KR20210110008A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 반도체 패키지
KR20210115349A (ko) * 2020-03-12 2021-09-27 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그 제조방법
DE102020135088A1 (de) * 2020-03-27 2021-09-30 Samsung Electronics Co., Ltd. Halbleitervorrichtung
KR20220007443A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
KR20220007332A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
KR20220048695A (ko) * 2020-10-13 2022-04-20 삼성전자주식회사 반도체 칩, 적층 반도체 칩 구조체, 및 이를 포함하는 반도체 패키지
KR20220151312A (ko) * 2021-05-06 2022-11-15 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20230006326A (ko) * 2021-07-02 2023-01-10 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
KR20230010399A (ko) * 2021-07-12 2023-01-19 삼성전자주식회사 반도체 패키지
KR20230010975A (ko) * 2021-07-13 2023-01-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20230013556A (ko) * 2021-07-19 2023-01-26 삼성전자주식회사 반도체 패키지
KR20230015228A (ko) * 2021-07-22 2023-01-31 삼성전자주식회사 반도체 패키지
KR20230016520A (ko) * 2021-07-26 2023-02-02 삼성전자주식회사 반도체 패키지
KR20230031582A (ko) * 2021-08-27 2023-03-07 삼성전자주식회사 열 분산 장치를 포함하는 반도체 패키지
KR20230034783A (ko) * 2021-09-03 2023-03-10 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20230035171A (ko) * 2021-09-03 2023-03-13 삼성전자주식회사 반도체 패키지
KR20230037727A (ko) * 2021-09-09 2023-03-17 삼성전자주식회사 단차진 측벽을 가지는 반도체 칩, 이 칩을 포함하는 반도체 패키지 및 이 칩의 제조 방법
KR20230039144A (ko) * 2021-09-13 2023-03-21 삼성전자주식회사 반도체 패키지
KR20230048813A (ko) * 2021-10-05 2023-04-12 삼성전자주식회사 반도체 패키지
KR20230063426A (ko) * 2021-11-02 2023-05-09 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20230064405A (ko) * 2021-11-03 2023-05-10 삼성전자주식회사 반도체 패키지
KR20230067324A (ko) * 2021-11-09 2023-05-16 삼성전자주식회사 반도체 장치 및 반도체 패키지
KR20230071627A (ko) * 2021-11-16 2023-05-23 삼성전자주식회사 반도체 패키지
KR20230071630A (ko) * 2021-11-16 2023-05-23 삼성전자주식회사 재배선 구조체를 가지는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135276A (ja) * 1996-11-01 1998-05-22 Fuji Xerox Co Ltd エリアアレイ半導体装置、プリント基板及びスクリーンマスク
JP2007115922A (ja) * 2005-10-20 2007-05-10 Nec Electronics Corp 半導体装置
KR20120060147A (ko) * 2010-12-01 2012-06-11 에스케이하이닉스 주식회사 반도체 패키지의 접합 구조 및 그 제조방법, 적층형 반도체 패키지
KR20160031121A (ko) * 2014-09-11 2016-03-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR102599631B1 (ko) 2023-11-06
US11342310B2 (en) 2022-05-24
US20220278079A1 (en) 2022-09-01
US11784168B2 (en) 2023-10-10
US20210384162A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US11784168B2 (en) Semiconductor chip, semiconductor device, and semiconductor package including the semiconductor chip
US11094636B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US11749592B2 (en) Package-on-package type semiconductor package including a lower semiconductor package and an upper semiconductor package
US11658086B2 (en) Semiconductor package and method of manufacturing semiconductor package
US11557543B2 (en) Semiconductor package
US11735553B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US11594488B2 (en) Semiconductor package and method of manufacturing the semiconductor package
KR102633137B1 (ko) 반도체 패키지
US11749630B2 (en) Interconnect structure and semiconductor chip including the same
KR102631356B1 (ko) 반도체 패키지
KR20220089365A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR20230007174A (ko) 반도체 패키지
US20240170382A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US11581290B2 (en) Semiconductor package
US20230163092A1 (en) Semiconductor package
US11824023B2 (en) Semiconductor chip and semiconductor package including the same
US20230038413A1 (en) Semiconductor package including heat dissipation structure
KR102610247B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI809986B (zh) 封裝結構及其製作方法
US20240170358A1 (en) Semiconductor packages having heat dissipation pillars
US20240213223A1 (en) Semiconductor package and method of manufacturing the semiconductor package
KR20230066978A (ko) 인터포저 구조물 및 이를 포함하는 반도체 패키지
KR20220089686A (ko) 재배선 구조물 및 이를 포함하는 반도체 패키지
KR20230055286A (ko) 반도체 패키지
TW202232692A (zh) 半導體封裝

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant