KR20210137336A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210137336A
KR20210137336A KR1020200055303A KR20200055303A KR20210137336A KR 20210137336 A KR20210137336 A KR 20210137336A KR 1020200055303 A KR1020200055303 A KR 1020200055303A KR 20200055303 A KR20200055303 A KR 20200055303A KR 20210137336 A KR20210137336 A KR 20210137336A
Authority
KR
South Korea
Prior art keywords
line
disposed
area
connection line
layer
Prior art date
Application number
KR1020200055303A
Other languages
English (en)
Inventor
이민구
강철규
이재식
목선균
이동선
이소영
인해정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200055303A priority Critical patent/KR20210137336A/ko
Priority to US17/085,933 priority patent/US11631729B2/en
Priority to CN202110067427.3A priority patent/CN113629064A/zh
Publication of KR20210137336A publication Critical patent/KR20210137336A/ko
Priority to US18/301,982 priority patent/US20230263023A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3016—Polarising elements involving passive liquid crystal elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 장치를 개시한다. 본 발명은, 표시영역과 상기 표시영역 외측의 주변영역을 가지며, 상기 주변영역 내에 패드영역을 갖는 기판과, 상기 표시영역에 배치된 데이터선과, 상기 표시영역에 배치되고, 상기 데이터선에 연결되어 상기 패드영역으로부터의 신호를 상기 데이터선으로 전달하는 제1연결선을 포함하고, 상기 제1연결선은 제1방향으로 배열되는 제1부분 및 상기 제1부분에서 절곡되어 제2방향으로 배열되는 제2부분을 포함한다.

Description

표시 장치{Display device}
본 발명의 실시예들은 장치에 관한 것으로서, 더 상세하게는 표시 장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 표시 장치가 소개되고 있다. 또한, 최근에는 표시 장치의 전면에 물리적 버튼 등이 제거되어 표시 장치의 데드영역이 감소하고, 표시영역의 면적이 확대되고 있는 추세이다.
본 발명의 실시예들은, 데드영역이 감소하고 제조비용 상승 없이 안정적으로 데이터신호를 화소로 전달할 수 있는 표시 장치를 제공한다.
본 발명의 일 실시예는 표시영역과 상기 표시영역 외측의 주변영역을 가지며, 상기 주변영역 내에 패드영역을 갖는 기판과, 상기 표시영역에 배치된 데이터선과, 상기 표시영역에 배치되고, 상기 데이터선에 연결되어 상기 패드영역으로부터의 신호를 상기 데이터선으로 전달하는 제1연결선을 포함하고, 상기 제1연결선은 제1방향으로 배열되는 제1부분 및 상기 제1부분에서 절곡되어 제2방향으로 배열되는 제2부분을 포함하는 표시 장치를 개시한다.
본 실시예에 있어서, 상기 제1방향과 상기 제2방향은 서로 수직일 수 있다.
본 실시예에 있어서, 상기 제1방향은 상기 표시영역에 배치된 스캔선의 길이 방향과 평행할 수 있다.
본 실시예에 있어서, 상기 제2방향은 상기 데이터선의 길이 방향과 평행할 수 있다.
본 실시예에 있어서, 상기 데이터선과 상기 제1부분은 서로 상이한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1부분과 상기 제2부분은 서로 상이한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1부분과 상기 제2부분은 서로 동일한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1부분과 상기 제2부분 중 적어도 하나는 직선으로 연장될 수 있다.
본 실시예에 있어서, 상기 제1연결선의 적어도 일부분은 스캔선 및 화소전극 중 적어도 하나와 평면 상에서 중첩되도록 배치될 수 있다.
본 실시예에 있어서, 상기 주변영역에 배치되어 상기 제1연결선에 연결되며, 상기 패드영역에 위치한 제2연결선을 더 포함할 수 있다.
본 실시예에 있어서, 상기 표시 영역에는 행과 열로 배열되는 복수개의 화소 영역을 포함하고, 상기 복수개의 화소 중 동일한 열에 배열되는 화소 영역을 통과하는 하나의 스캔선은 평면 상에서 상기 제1연결선과 한번 또는 두 번 교차할 수 있다.
본 실시예에 있어서, 상기 패드영역과 연결되는 상기 제1연결선 부분으로부터 상기 패드영역까지의 거리는 상기 패드영역으로부터 상기 데이터선과 연결되는 상기 제1연결선 부분까지의 거리와 상이할 수 있다.
본 실시예에 있어서, 상기 패드영역으로부터 상기 제1연결선까지 거리가 최대인 상기 제1연결선 지점은 상기 패드영역과 연결된 상기 제1연결선 부분과 상기 데이터선과 연결된 상기 제1연결선 부분 사이에 배치될 수 있다.
본 실시예에 있어서, 상기 표시 영역은 가장자리의 코너가 라운드 형상을 가질 수 있다.
본 실시예에 있어서, 상기 데이터선은 상기 표시 영역에서 서로 이격되도록 복수개 배치되며, 상기 제1부분은 복수개의 상기 데이터선 중 적어도 하나 이상과 평면 상에서 중첩되며, 상기 제1부분은 평면 상에서 중첩되는 상기 데이터선을 제외한 복수개의 상기 데이터선 중 나머지와 평면 상에서 서로 중첩되지 않을 수 있다.
본 발명의 다른 실시예는, 표시영역과 상기 표시영역 외측의 주변영역을 가지며, 상기 주변영역 내에 패드영역을 갖는 기판과, 상기 표시영역에 배치된 제1데이터선과, 상기 표시영역에 배치되고, 상기 제1데이터선에 연결되어 상기 패드영역으로부터의 신호를 상기 제1데이터선으로 전달하는 제1연결선과, 상기 표시영역에 배치되고, 각각이 상기 제2방향으로 연장된 복수의 제2데이터선들과, 상기 주변영역에 배치되고, 일단이 상기 제2데이터선들 중 하나에 연결되고, 타단이 상기 패드영역에 위치한 제3연결선을 포함하고, 상기 제1연결선은 제1방향으로 배열되는 제1부분 및 상기 제1부분에서 절곡되어 제2방향으로 배열되는 제2부분을 포함하는 표시 장치를 개시한다.
본 실시예에 있어서, 상기 제1방향과 상기 제2방향은 서로 수직일 수 있다.
본 실시예에 있어서, 상기 제1방향은 상기 표시영역에 배치된 스캔선의 길이 방향과 평행하거나 상기 제2방향은 상기 제1데이터선의 길이 방향과 평행할 수 있다.
본 실시예에 있어서, 상기 제1데이터선 및 상기 제2데이터선 중 적어도 하나와 상기 제1부분 및 상기 제2부분 중 적어도 하나는 서로 상이한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1부분과 상기 제2부분은 서로 상이한 층에 배치되거나 동일한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1연결선의 적어도 일부분은 스캔선 및 화소전극 중 적어도 하나와 평면 상에서 중첩되도록 배치될 수 있다.
본 실시예에 있어서, 상기 패드영역과 연결되는 상기 제1연결선 부분으로부터 상기 패드영역까지의 거리는 상기 패드영역으로부터 상기 제1데이터선과 연결되는 상기 제1연결선 부분까지의 거리와 상이할 수 있다.
본 실시예에 있어서, 상기 패드영역으로부터 상기 제1연결선까지 거리가 최대인 상기 제1연결선 지점은 상기 패드영역과 연결된 상기 제1연결선 부분과 상기 제1데이터선과 연결된 상기 제1연결선 부분 사이에 배치될 수 있다.
본 발명의 또 다른 실시예는, 가장자리의 코너가 라운드 형상을 갖는 표시영역과 상기 표시영역 외측의 주변영역을 가지며, 상기 주변영역 내에 패드영역을 갖는 기판과, 상기 표시영역에 배치된 데이터선과, 계단 형태로 상기 표시영역에 배치되고, 상기 데이터선에 연결되어 상기 패드영역으로부터의 신호를 상기 데이터선으로 전달하는 제1연결선을 포함하는 표시 장치를 개시한다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 표시영역의 연결선들에 의해 표시 장치의 데드영역이 감소하면서 제조비용 상승 없이 안정적으로 데이터신호를 화소로 전달할 수 있는 표시 장치를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이다.
도 3은 도 2의 B 부분을 개략적으로 도시하는 개념도이다.
도 4는 도 2의 C 부분을 개략적으로 도시한 개념도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시패널에 배치된 어느 하나의 화소를 나타낸 등가회로도이다.
도 6은 도 1의 제1영역을 개략적으로 도시한 개념도이다.
도 7은 본 발명의 일 실시예에 따른 제1연결선들 상부에 화소전극 및 차폐부재가 배열된 예이다.
도 8은 도 7의 Ⅰ-Ⅰ′선을 따라 취한 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 전극들 및 배선들을 개략적으로 도시한 배치도이다.
도 9b는 도 9a의 E부분을 확대하여 보여주는 확대도이다.
도 10a 내지 도 10c는 도 9의 Ⅱ-Ⅱ′선을 따라 취한 단면도이다.
도 11은 본 발명의 다른 실시예에 다른 전극들 및 배선들을 개략적으로 도시한 배치도이다.
도 12는 본 발명의 다른 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다.
도 14는 본 발명의 일 실시예에 따른 표시패널을 포함하는 표시 장치의 사시도이다.
도 15a 내지 도 15b는 각각 도 14의 V-V'선에 따른 단면도들이다.
도 16a 내지 도 16d는 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 단면도들이다.
도 17a 내지 도 17d는 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다. 도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이고, 도 3은 도 2의 B 부분을 개략적으로 도시하는 개념도이다. 도 4는 도 2의 C 부분을 개략적으로 도시한 개념도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시패널(10A)은 이미지가 표시되는 표시영역(DA)과, 표시영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 표시패널(10A)에 구비된 기판(100A)이 표시영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다.
표시영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 동일 또는 유사한 형상을 가질 수 있다. 일 실시예로써 표시영역(DA)의 가장자리의 코너는 직각을 형성할 수 있다. 다른 실시예로써 도 1 및 도 2에 도시된 것과 같이, 표시영역(DA)은 가장자리의 제1코너(CN1)가 라운드 형상을 가질 수 있다. 이하에서는 설명의 편의를 위하여 표시영역(DA)의 가장자리의 코너는 도 1 및 도 2에 도시된 바와 같이 라운드 형상을 가진 경우를 중심으로 상세히 설명하기로 한다.
구체적으로, 표시영역(DA)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2)와, 제1가장자리(E1)와 제2가장자리(E2) 사이에 위치하고 상호 마주보는 제3가장자리(E3)와 제4가장자리(E4)를 포함할 수 있다. 패드영역(PADA)은 제1가장자리(E1) 내지 제4가장자리(E4) 중 제4가장자리(E4)에 인접한다. 이때 라운드 형상을 갖는 제1코너(CN1)는 제1가장자리(E1)와 제4가장자리(E4)를 연결한다. 물론 표시영역(DA)은 제1코너(CN1) 외에 가장자리의 제2코너(CN2)도 라운드 형상을 가질 수 있다. 제2코너(CN2)는 제2가장자리(E2)와 제4가장자리(E4)를 연결한다. 또한, 표시영역(DA)은 가장자리의 그 외의 부분에서도 라운드 형상을 가질 수도 있다.
표시영역(DA)에는 복수의 화소(PX)들과 복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 배선들이 위치할 수 있다.
복수의 화소(PX)들 각각은, 표시소자와 표시소자를 구동하기 위한 회로부를 포함할 수 있다. 일 예로, 표시소자는 유기발광소자일 수 있으며, 회로부는 복수의 트랜지스터들과 커패시터 등을 포함할 수 있다.
복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 신호선들은, 복수의 스캔선(SL)들, 복수의 데이터선(DL)들 등을 포함할 수 있다. 복수의 스캔선(SL)들 각각은 제1방향(D1)으로 연장되고, 복수의 데이터선(DL)들 각각은 제2방향(D2)으로 연장될 수 있다. 복수의 스캔선(SL)들은, 일 예로 복수의 행으로 배열되어 스캔신호를 화소(PX)들에 전달하고, 복수의 데이터선(DL)들은, 일 예로 복수의 열로 배열되어 데이터신호를 화소(PX)들에 전달할 수 있다. 복수의 화소(PX)들 각각은 복수의 스캔선(SL)들 중 대응하는 하나의 스캔선(SL)과 복수의 데이터선(DL)들 중 대응하는 데이터선(DL)에 연결될 수 있다.
주변영역(PA)은 표시영역(DA)을 둘러쌀 수 있다. 주변영역(PA)은 화소(PX)들이 배치되지 않은 영역으로, 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함하고, 표시소자를 구동시키기 위한 전원을 공급하는 전압선 등이 위치할 수 있다. 패드영역(PADA)의 복수의 패드들은 구동 IC(D_IC)가 배치된 필름과 전기적으로 연결될 수 있다. 도 1은 기판(100A) 상부에 배치된 패드들과 전기적으로 연결된 필름상에 구동 IC(D_IC)가 배치되는 COF(Chip On Film) 방식을 도시한다. 다른 실시예에 따르면, 구동 IC(D_IC)는 COG(Chip On Glass) 또는 COP(Chip On Plastic) 방식으로 기판(100A) 상부에 직접 배치될 수 있다.
또한, 도 2에 도시된 바와 같이, 주변영역(PA)은 벤딩영역(BA)을 포함하고, 벤딩영역(BA)이 패드영역(PADA)과 표시영역(DA) 사이에 위치할 수 있다. 이 경우 벤딩영역(BA)에서 기판이 벤딩되도록 하여, 패드영역(PADA)의 적어도 일부가 표시영역(DA)과 중첩하여 위치하도록 할 수 있다. 물론 패드영역(PADA)이 표시영역(DA)을 가리는 것이 아니라 패드영역(PADA)이 표시영역(DA)의 뒤쪽에 위치하도록, 벤딩방향이 설정된다. 이에 따라 사용자는 표시영역(DA)이 표시패널(10A)의 대부분을 차지하는 것으로 인식하게 된다.
도 3은 도 2의 B 부분을 개략적으로 도시하는 개념도로서, 제1코너(CN1)의 일부를 보여주고 있다. 도 1 및 도 2에 도시된 것과 같이 본 실시예에 따른 표시 장치 또는 이를 구비하는 전자장치를 사용하는 사용자가 통상적인 사용 환경에서 관찰할 시, 라운드 형상, 즉 곡선 형상을 갖는 것으로 인식된다. 하지만 제1코너(CN1)를 확대하여 수 마이크로미터 또는 수십 마이크로미터의 폭을 갖는 배선들을 관찰할 수 있는 환경에서는, 도 3에 도시된 것과 같이 제1코너(CN1)가 제1방향(D1) 및 제2방향(D2)으로 복수회 절곡된 직선 형상을 갖는 것으로 나타날 수 있다. 이처럼 제1코너(CN1)를 확대하여 도 3에 도시된 것과 같이 제1코너(CN1)가 복수회 절곡된 직선 형상을 갖는 것으로 나타난다 하더라도, 통상적인 사용 환경에서는 제1코너(CN1)가 라운드 형상, 즉 곡선 형상을 갖는 것으로 인식되기에, 이하에서는 제1코너(CN1)가 라운드 형상을 갖는 것으로 설명한다.
표시영역(DA)은 더미영역(DMA)을 포함할 수 있다. 더미영역(DMA)은 표시영역(DA)의 제1 내지 제4가장자리들(E1, E2, E3, E4), 제1 및 제2코너들(CN1, CN2)을 따라 구비되며, 표시영역(DA)과 주변영역(PA)의 경계에 인접하여 위치할 수 있다. 더미영역(DMA)에는 복수의 더미화소(DPX)들이 배치될 수 있다. 더미화소(DPX)들은 화소(PX)들을 둘러싸며 주변영역(PA)에 인접하여 위치할 수 있다. 도 3에서는 편의상 표시영역(DA) 내의 복수의 화소(PX)들 중 일부 및 복수의 더미화소(DPX)들 중 일부만을 표시하였다.
기판(100A) 상에 패드들로부터 공급되는 전기적 신호를 화소(PX)들과 연결된 신호선들에 전달하기 위한 연결선(200)들이 위치할 수 있다. 예를 들어, 신호선들은 데이터선(DL)들이고, 연결선(200)들은 데이터선(DL)들과 패드영역(PADA) 사이에 배치되어, 패드영역(PADA)의 패드들로부터 공급되는 데이터 신호를 데이터선(DL)들에 전달할 수 있다.
연결선(200)들은 제1연결선(201)들 및 제2연결선(203)들을 포함할 수 있다. 제1연결선(201)들은 표시영역(DA)에 배치되고, 제2연결선(203)들 및 제3연결선(205)들은 주변영역(PA)에 배치될 수 있다. 제1연결선(201)들은 일부분이 더미영역(DMA)에 배치될 수 있다. 제2연결선(203)들 및 제3연결선(205)들은 주변영역(PA) 내에 위치하는 팬아웃영역(FOA)에 배치될 수 있다. 팬아웃영역(FOA)은 패드영역(PADA)과 표시영역(DA) 사이에 위치할 수 있다.
표시패널(10A)의 제1방향(D1)의 중앙을 지나는 제1중심선(CL1)의 좌측에 배열된 제1연결선(201)들과 제1중심선(CL1)의 우측에 배열된 제1연결선(201)들은 제1중심선(CL1)을 기준으로 대략 좌우 대칭일 수 있다.
각 제1연결선(201) 중 적어도 일부는 화소(PX)의 스캔선(SL)들 및 데이터선(DL)들과 서로 다른 층에 위치할 수 있다. 제1연결선(201)들 각각은 제1방향(D1)으로 연장된 제1부분(201a), 제1부분(201a)의 양단 각각으로부터 제2방향(D2)으로 연장된 제2부분(201b) 및 제3부분(201c)을 포함할 수 있다. 제1부분(201a)은 제2부분(201b) 및 제3부분(201c)을 연결하며, 제1부분(201a), 제2부분(201b) 및 제3부분(201c)은 일체로 형성될 수 있다. 제1연결선(201)들 각각의 제1부분(201a)은 화소(PX)의 스캔선(SL)과 평행하게 연장되며, 스캔선(SL)과 일부 중첩하게 또는 인접하게 위치할 수 있다. 제1연결선(201)들 각각의 제1부분(201a)은 복수의 행들 중 하나의 행에 배치된 스캔선(SL)과 평행하게 연장될 수 있다. 제1연결선(201)들 각각의 제2부분(201b) 및 제3부분(201c)은 제1데이터선(DL1)과 평행하게 연장되며, 제1데이터선(DL1)과 일부 중첩하게 또는 인접하게 위치할 수 있다. 제1연결선(201)들 각각의 제2부분(201b)은 복수의 열들 중 하나의 열에 배치된 데이터선(DL)과 평행하게 연장될 수 있다. 제1연결선(201)들 각각의 제3부분(201c)은 복수의 열들 중 하나의 열에 배치된 제2데이터선(DL2)과 평행하게 연장될 수 있다.
상기와 같은 제1부분(201a)과 제2부분(201b)은 각각 적어도 하나 이상 구비될 수 있다. 이러한 경우 제1부분(201a)과 제2부분(201b)은 서로 교번하여 배치되어 서로 연결될 수 있다. 이때, 서로 다른 제1부분(201a)은 각각 서로 다른 스캔선(SL)에 평행하도록 배치될 수 있으며, 서로 다른 제2부분(201b)은 각각 서로 다른 데이터선(DL)에 평행하도록 배치될 수 있다. 또한, 상기와 같은 제1연결선(201)은 패드영역(PADA)으로부터 멀어지는 방향으로 연장되어 데이터선(DL)과 연결될 수 있다. 즉, 제2연결선(203)에서 연결된 제1연결선(201) 부분으로부터 데이터선(DL)과 연결된 제1연결선(201) 부분으로 갈수록 제1연결선(201)은 패드영역(PADA)으로부터 멀어질 수 있다. 이러한 경우 제1연결선(201)은 계단 형태로 형성되어 순차적으로 패드영역(PADA)으로부터 멀어질 수 있다.
제1연결선(201)은 일단이 제1데이터선(DL1)과 연결되고, 타단이 제2연결선(203)과 연결될 수 있다. 즉 제1연결선(201)의 제1부분(201a)은 제1컨택부(CNT1)에서 제1데이터선(DL1)과 연결될 수 있다. 이때, 제1컨택부(CNT1)은 컨택홀 형태일 수 있다. 제1연결선(201)의 제3부분(201c)은 제2연결선(203)과 연결될 수 있다. 일 실시예에서 제2연결선(203)은 제1연결선(201)의 제2부분이 더미영역(DMA)을 거쳐 주변영역(PA)으로 연장된 부분 또는 후술할 제1연결선(201)의 제3부분(201c)이 더미영역(DMA)을 거쳐 주변영역(PA)으로 연장된 부분일 수 있다. 제2연결선(203)은 일단이 제1연결선(201)의 타단과 연결되고, 타단이 패드영역(PADA)의 패드와 연결될 수 있다.
연결선(200)들은 제3연결선(205)들을 더 포함하는 것도 가능하다. 제3연결선(205)은 일단이 제2데이터선(DL2)과 연결되고, 타단이 패드영역(PADA)의 패드와 연결될 수 있다. 제3연결선(205)은 일단은 더미영역(DMA)에서 제2데이터선(DL2)과 연결될 수 있다. 제3연결선(205)은 제1연결선(201)과 연결되지 않은 제2데이터선(DL2)이 더미영역(DMA)을 거쳐 주변영역(PA)으로 연장된 부분일 수 있다.
상기와 같은 경우 일 실시예로써 표시패널(10A)의 데이터선(DL)들은 제1데이터선(DL1)들만을 포함하며, 각 제1데이터선(DL1)은 각 제1연결선(201)에 하나씩 연결될 수 있다. 다른 실시예로써 표시패널(10A)의 데이터선(DL)들은 제1데이터선(DL1)들과 제2데이터선(DL2)들을 포함할 수 있다. 이러한 경우 각 제1데이터선(DL1)은 각 제1연결선(201) 및 각 제2연결선(203)을 통하여 패드와 연결되며, 각 제2데이터선(DL2)은 각 제3연결선(205)을 통하여 패드와 연결될 수 있다. 이하에서는 설명의 편의를 위하여 데이터선(DL)들은 제1데이터선(DL1)과 제2데이터선(DL2)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
표시패널(10A)은 복수개의 제1데이터선(DL1)들이 배치되는 제1데이터선배치영역(DLA1)과 복수개의 제2데이터선(DL2)들이 배치되는 제2데이터선배치영역(DLA2)을 포함할 수 있다. 이때, 제1데이터선배치영역(DLA1)은 제2데이터선배치영역(DLA2)의 외곽에 배치될 수 있으며, 제2데이터선배치영역(DLA2)은 제2데이터선배치영역(DLA2)을 중심으로 서로 대칭적으로 배치되는 제1데이터선배치영역(DLA1) 사이에 배치될 수 있다. 이하에서는 설명의 편의를 위하여 표시패널(10A)은 제1데이터선배치영역(DLA1)과 제2데이터선배치영역(DLA2)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 제1연결선(201)은 다양한 형태일 수 있다. 일 실시예로써 제1연결선(201)은 제1부분(201a), 제2부분(201b) 및 제3부분(201c)을 포함할 수 있다. 또한, 각 제1연결선(201) 모두는 각 제1데이터선(DL1)과 하나씩 대응되도록 연결될 수 있다. 다른 실시예로써 복수개의 제1연결선(201) 중 일부는 각 제1데이터선(DL1)과 연결되고, 복수개의 제1연결선(201) 중 다른 일부는 제1데이터선(DL1)과 연결되지 않을 수 있다. 이러한 경우 제1데이터선(DL1)과 연결되지 않는 복수개의 제1연결선(201) 중 다른 일부는 제3부분(201c)만 포함할 수 있다. 제1연결선(201)이 제3부분(201c)만 포함하는 경우 제3부분(201c)은 제2연결선(203) 중 하나와 연결될 수 있다. 이하에서는 설명의 편의를 위하여 각 제1연결선(201)은 각 제1데이터선(DL1)과 연결되는 경우를 중심으로 상세히 설명하기로 한다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시패널에 배치된 어느 하나의 화소를 나타낸 등가회로도이다.
도 5a를 참조하면, 화소(PX)는 화소회로(PC) 및 화소회로(PC)에 연결된 표시소자로서, 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2), 및 커패시터(Cst)를 포함할 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예를 들어, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 박막트랜지스터로 구현될 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압에 따라 데이터선(DL)으로부터 입력된 데이터신호를 제1트랜지스터(T1)로 전달할 수 있다. 커패시터(Cst)는 제2트랜지스터(T2)와 전원전압선(PL)에 연결되며, 제2트랜지스터(T2)로부터 전달받은 데이터신호에 대응하는 전압과 전원전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다. 전원전압선(PL)은 스캔선(SL) 또는 데이터선(DL)에 평행하게 이격 배치될 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터로서, 전원전압선(PL)과 커패시터(Cst)에 연결되며, 커패시터(Cst)에 저장된 전압 값에 대응하여 전원전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동전류(Ioled)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 5a는 화소회로(PC)가 2개의 트랜지스터와 1개의 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 트랜지스터의 개수 및 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
도 5b를 참조하면, 하나의 화소(PX)마다 신호선들(121, 122, 123, DL), 초기화전압선(124) 및 전원전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(121, 122, 123, DL) 중 적어도 어느 하나, 초기화전압선(124) 및/또는 전원전압선(PL)은 이웃하는 화소들에서 공유될 수 있다.
신호선은 제1스캔신호(GW)를 전달하는 제1스캔선(121), 제2스캔신호(GI)를 전달하는 제2스캔선(122), 발광제어신호(EM)를 전달하는 발광제어선(123), 및 제1스캔선(121)과 교차하며 데이터신호(DATA)를 전달하는 데이터선(DL)을 포함한다. 제2스캔선(122)은 다음 행 또는 이전 행의 제1스캔선(121)과 연결될 수 있고, 제2스캔신호(GI)는 다음 행 또는 이전 행의 제1스캔신호(GW)일 수 있다.
전원전압선(PL)은 제1트랜지스터(T1)에 제1전원전압(ELVDD)을 전달하며, 초기화전압선(124)은 제1트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(VINT)을 화소(PX)로 전달한다.
제1스캔선(121), 제2스캔선(122), 발광제어선(123) 및 초기화전압선(124)은 제1방향(D1)으로 연장되며 각 행에 상호 이격 배치될 수 있다. 데이터선(DL) 및 전원전압선(PL)은 제2방향(D2)으로 연장되며 각 열에 상호 이격 배치될 수 있다. 제1스캔선(121) 및 제2스캔선(122)은 도 1에 도시된 스캔선(SL)일 수 있다. 이러한 스캔선(SL)은 일렬로 배열된 화소(PX)들과 연결될 수 있다. 이때, 제1스캔선(121) 및 제2스캔선(122)은 일렬로 배열된 복수개의 화소(PX) 중 하나의 화소(PX)를 통과할 수 있다. 또한, 일렬로 배열된 복수개의 화소(PX) 각각을 통과하는 제1스캔선(121) 및 제2스캔선(122) 각각은 일렬로 배열된 복수개의 화소(PX) 각각의 구동에 따라 서로 상이한 스캔신호를 각 화소(PX)에 입력할 수 있다. 이러한 경우 스캔선(SL)은 복수개 구비되며, 각 스캔선(SL)은 제1방향(D1)으로 연장되도록 각 행에 배치되어 제2방향(D2)으로 서로 이격되도록 배치될 수 있다.
화소(PX)의 화소회로(PC)는 복수의 제1 내지 제7트랜지스터들(T1 내지 T7) 및 커패시터(Cst)를 포함할 수 있다. 제1 내지 제7 트랜지스터들(T1 내지 T7)은 박막트랜지스터로 구현될 수 있다.
제1트랜지스터(T1)는 제5트랜지스터(T5)를 경유하여 전원전압선(PL)과 연결되고, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결된다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)에 구동전류(Ioled)를 공급한다.
제2트랜지스터(T2)는 제1스캔선(121) 및 데이터선(DL)에 연결되며, 제1스캔선(121)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 노드(N)로 전달하는 스위칭 동작을 수행한다.
제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결된다. 제3트랜지스터(T3)는 제1스캔선(121)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킨다.
제4트랜지스터(T4)는 제2스캔선(122)을 통해 전달받은 제2스캔신호(GI)에 따라 턴온되어 초기화전압선(124)으로부터의 초기화전압(VINT)을 제1트랜지스터(T1)의 게이트전극에 전달하여 제1트랜지스터(T1)의 게이트 전압을 초기화시킨다.
제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광제어선(123)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 전원전압선(PL)으로부터 유기발광다이오드(OLED)의 방향으로 구동전류(Ioled)가 흐를 수 있도록 전류 경로를 형성한다,
제7트랜지스터(T7)는 제2스캔선(122)을 통해 전달받은 제2스캔신호(GI)에 따라 턴온되어 초기화전압선(124)으로부터의 초기화전압(VINT)을 유기발광다이오드(OLED)의 화소전극으로 전달하여 유기발광다이오드(OLED)의 화소전극을 초기화시킨다. 제7트랜지스터(T7)는 생략될 수 있다.
도 5b에서는 제4트랜지스터(T4)와 제7트랜지스터(T7)가 제2스캔선(122)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제4트랜지스터(T4)는 제2스캔선(122)에 연결되고, 제7트랜지스터(T7)는 별도의 배선에 연결되어 상기 배선에 전달되는 신호에 따라 구동될 수 있다.
커패시터(Cst)는 전원전압선(PL) 및 제1트랜지스터(T1)의 게이트전극에 연결되어, 양단 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트전극에 인가되는 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극, 화소전극에 대향하는 공통전극 및 화소전극과 공통전극 사이의 발광층을 포함할 수 있다. 공통전극은 제2전원전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류(Ioled)를 전달받아 발광함으로써 이미지를 표시한다.
더미화소(DPX)는 도 5a 및 도 5b의 화소(PX)와 동일한 화소회로(PC)를 포함하고, 유기발광다이오드(OLED)의 일부 구성요소는 포함하지 않음으로써 발광하지 않을 수 있다. 일 실시예에서, 더미화소(DPX)는 화소전극은 포함하지 않고, 발광층 및 대향전극은 구비할 수 있다.
도 6은 도 1의 제1영역을 개략적으로 도시한 개념도이다. 도 7은 본 발명의 일 실시예에 따른 제1연결선들 상부에 화소전극 및 차폐부재가 배열된 예이다. 도 8은 도 7의 Ⅰ-Ⅰ′선을 따라 취한 단면도이다.
도 6 및 도 7에 도시된 바와 같이, 최외곽에 배치된 제1연결선(201)과 최내측에 배치된 제1연결선(201)이 형성하는 제1영역(S1)에는 인접한 제1연결선(201)들 사이에 구획된 제1패턴영역(X1)들이 위치할 수 있다. 이때, 일 실시예로써 각 제1연결선(201)은 제1패턴영역(X1)에 배치되는 적어도 하나 이상의 더미패턴(220c1, 220d1)을 포함할 수 있다. 다른 실시예로써 각 제1연결선(201)은 적어도 하나 이상의 더미패턴(220c1, 220d1)을 포함하지 않는 것도 가능하다. 이하에서는 설명의 편의를 위하여 제1연결선(201)이 더미패턴(220c1, 220d1)들을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
제1패턴영역(X1)에는 더미패턴(220c1, 220d1)들이 배치될 수 있다. 도면에 도시되어 있지는 않지만 제1영역(S1) 중 제1연결선(201)들이 배치되지 않은 일부 영역에는 더미선이 배치될 수 있다. 상기 더미선은 제1연결선(201)들과 단선될 수 있으며, 다양한 구조로 형성되어 복수의 제1패턴영역(X1)들을 구획할 수 있다. 예를 들면, 상기 더미선은 직선 또는 격자 구조일 수 있다.
제1연결선(201)들, 제1패턴영역(X1)의 더미패턴(220c1, 220d1)들, 상기 더미선은 동일층에 배치될 수 있다. 또한, 제1연결선(201)들, 제1패턴영역(X1)의 더미패턴(220c1, 220d1)들, 상기 더미선은 동일한 공정에서 형성될 수 있다. 이때, 더미패턴(220c1, 220d1)들 및 상기 더미선은 플로팅 상태일 수 있다.
제1패턴영역(X1)들에 의해 제1영역(S1)에서 빛의 반사 특성이 유사해지므로, 빛의 입사 각도에 따라 제1영역(S1)이 구획되어 인식되는 것을 방지 또는 최소화할 수 있다. 더미패턴들은 화소회로와 제1연결선(201) 간에 신호 간섭이 발생하는 것을 방지할 수 있고, 패턴밀도(pattern density)를 확보하도록 함으로써 제조 공정상의 이점을 제공할 수 있다.
도 6에 도시된 바와 같이, 인접한 한 쌍의 제1연결선(201)들의 제2부분(201b)들은 제2방향(D2)으로 인접한 제1스캔선(121)과 제2스캔선(122) 간의 간격에 대응하는 길이(제2길이)를 초과하도록 이격될 수 있다. 이러한 경우 제1연결선(201)들의 제2부분(201b) 각각은 하나의 제1스캔선(121) 또는 하나의 제2스캔선(122) 만을 통과할 수 있다. 인접한 한 쌍의 제1연결선(201)들의 제1부분(201a)들은 제1방향(D1)으로 인접한 두 개의 데이터선(DL)들 간의 간격에 대응하는 길이(제1길이) 이하만큼 이격될 수 있다.
제1연결선(201)들 상부에는 표시소자가 배치될 수 있다. 이때, 일 실시예로써 제1연결선(201)의 적어도 일부는 평면 상에서 볼 때 화소전극(131)과 중첩되도록 배치될 수 있다. 다른 실시예로써 제1연결선(201)은 평면 상에서 볼 때 화소전극(131)과 중첩되지 않도록 배치되는 것도 가능하다. 이하에서는 설명의 편의를 위하여 제1연결선(201)의 적어도 일부가 평면 상에서 볼 대 화소전극(131)과 중첩되도록 배치되는 경우를 중심으로 상세히 설명하기로 한다.
기판(100B)의 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 각 화소(PX)는 박막트랜지스터(TFT), 커패시터(Cst) 및 박막트랜지스터(TFT)에 전기적으로 연결되는 표시소자(130)가 배치될 수 있다. 표시소자(130)는 도 5a 및 도 5b의 유기발광다이오드(OLED)일 수 있다. 박막트랜지스터(TFT)는 도 5a 및 도 5b의 트랜지스터들 중 하나일 수 있다. 예를 들어, 도 8에 도시된 박막트랜지스터(TFT)는 도 5a 및 도 5b의 제1트랜지스터(T1)일 수 있다.
기판(100B)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 기판일 수 있는데, 예를 들어, 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide, PEI), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리페닐렌설파이드(polyphenylenesulfide, PPS), 폴리아릴레이트(polyarlylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
기판(100B)에는 필요에 따라 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 기판(100B)의 면을 평탄화하거나, 그 상부의 반도체층으로 불순물 등이 침투하는 것을 방지하는 역할을 할 수 있다. 그러한 버퍼층(111)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기절연물로 형성된 단일층/다층 구조를 가질 수 있다. 버퍼층(111)은 생략될 수 있다.
버퍼층(111) 상에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(125), 소스전극(123S) 및 드레인전극(123D)을 포함할 수 있다.
반도체층(Act)은 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함할 수 있다. 반도체층(Act)은 소스영역, 드레인영역 및 소스영역과 드레인영역 사이의 채널영역을 포함할 수 있다.
게이트전극(125)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예를 들어 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(125) 사이에 제1절연층(112)이 배치될 수 있다. 게이트전극(125)과 소스전극(123S) 및 드레인전극(123D) 사이에는 제2절연층(113) 및 제3절연층(114)이 배치될 수 있다. 제1절연층(112), 제2절연층(113) 및 제3절연층(114)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다. 도시되지 않았으나, 도 5a 및 도 5b의 스캔선들(SL, SL1, SL2) 및 발광제어선(123)은 게이트전극(125)과 동일층, 즉 제1절연층(112) 상에 배치될 수 있다.
소스전극(123S) 및 드레인전극(123D)은 제1절연층(112), 제2절연층(113) 및 제3절연층(114)에 형성되는 컨택홀을 통하여 반도체층(Act)의 소스영역 및 드레인영역에 각각 전기적으로 연결될 수 있다.
소스전극(123S) 및 드레인전극(123D)은 예를 들어 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
커패시터(Cst)는 제2절연층(113)을 사이에 두고 중첩하는 하부전극(125h)과 상부전극(127)을 포함한다. 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 8은 박막트랜지스터(TFT)의 게이트전극(125)이 커패시터(Cst)의 하부전극(125h)인 것을 도시하고 있다. 다른 실시예로서, 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 커패시터(Cst)의 하부전극(125h)은 박막트랜지스터(TFT)의 게이트전극(125)과 별개의 독립된 구성요소일 수 있다. 커패시터(Cst)는 제3절연층(114)으로 커버될 수 있다. 도시되지 않았으나, 도 5b의 초기화전압선(124)은 커패시터(Cst)의 상부전극(175)과 동일층, 즉 제2절연층(113) 상에 배치될 수 있다.
박막트랜지스터(TFT) 및 커패시터(Cst)를 포함하는 화소회로는 제4절연층(115) 및 제5절연층(116)으로 커버될 수 있다. 제4절연층(115) 및 제5절연층(116)은 평탄화 절연층으로 유기절연층일 수 있다. 제4절연층(115) 및 제5절연층(116)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제4절연층(115) 및 제5절연층(116)은 폴리이미드를 포함할 수 있다.
한편, 제3절연층(114) 상에는 다양한 도전층들이 더 배치될 수도 있다. 예를 들어, 즉 제3절연층(114) 상에, 즉 소스전극(123S) 및 드레인전극(123D)과 동일층에 데이터선(DL) 및 전원전압선(PL)이 배치될 수 있다. 이때, 데이터선(DL)은 상기에 한정되는 것은 아니며, 제4절연층(115) 상에 배치되는 것도 가능하다. 다만, 이하에서는 설명의 편의를 위하여 데이터선(DL) 및 전원전압선(PL)은 제3절연층(114) 상에 배치되는 경우를 중심으로 상세히 설명하기로 한다.
데이터선(DL) 및 전원전압선(PL) 상에는 제4절연층(115)이 배치될 수 있다. 제4절연층(115) 상에는 도 8에 도시된 바와 같이, 제1연결선(201)의 일부(예를 들면, 제1부분(201a) 또는 제2부분(201b) 중 하나), 더미선 및 더미패턴(220c1, 220d1)들이 배치될 수 있다. 제1연결선(201), 더미선 및 더미패턴(220c1, 220d1)들은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 제1연결선(201), 더미선 및 더미패턴(220c1, 220d1)들 상에는 제5절연층(116)이 배치될 수 있다. 일 실시예에서, 평면으로 볼 때 제1연결선(201)의 일부(예를 들면, 더미선 및 더미패턴들 중 적어도 하나)는 데이터선(DL)에 중첩하고, 일부(예를 들면, 제1부분(201a) 또는 제2부분(201b))는 스캔선(SL)에 중첩할 수 있다.
상기와 같은 경우 데이터선(DL)은 제1연결선(201)의 제1부분(201a), 상기 더미선 및 더미패턴(220c1, 220d1)들과 상이한 층에 배치될 수 있다. 예를 들면, 데이터선(DL)이 제3절연층(114) 상에 배치되는 경우 제1연결선(201)의 제1부분(201a), 상기 더미선 및 더미패턴(220c1, 220d1)들은 제4절연층(115) 상에 배치되며, 데이터선(DL)이 제4절연층(115) 상에 배치되는 경우 제1연결선(201)의 제2부분(201b), 상기 더미선 및 더미패턴(220c1, 220d1)들은 제3절연층(114) 상에 배치될 수 있다. 다른 실시예로써 제1연결선(201) 전체가 데이터선(DL)과 서로 상이한 층에 배치되는 것도 가능하다. 이하에서는 설명의 편의를 위하여 데이터선(DL)은 제3절연층(114) 상에 배치되며, 제1연결선(201)의 제1부분(201a), 상기 더미선 및 더미패턴(220c1, 220d1)들은 제4절연층(115) 상에 배치되는 경우를 중심으로 상세히 설명하기로 한다.
제5절연층(116) 상에는 표시소자(130)가 배치될 수 있다. 표시소자(130)는 화소전극(131), 대향전극(135), 및 화소전극(131)과 대향전극(135) 사이의 중간층(133)을 포함할 수 있다.
화소전극(131)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(131)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(131)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
제5절연층(116) 상에는 차폐부재(150)가 더 배치될 수 있다. 차폐부재(150)는 평면상 화소전극(131)과 중첩하지 않도록, 화소전극(131)의 가장자리의 일부를 따라 제1방향(D1)으로 연장되며, 각 행의 상측 또는 하측에 배치될 수 있다. 차폐부재(150)는 동일 행의 화소전극(131)들의 배치에 따라 제1방향(D1)을 따라 연장되는 직선 형태 또는 지그재그 형태를 가질 수 있다. 차폐부재(150)는 차광성의 금속을 포함할 수 있다. 예를 들어, 차폐부재(150)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있으며, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 차폐부재(150)는 Ti/Al/Ti의 다층으로 형성될 수 있다. 차폐부재(150)는 화소전극(131)과 동일한 물질을 포함할 수 있다. 차폐부재(150)들은 서로 이격되며 행마다 독립적으로 구비될 수 있다. 차폐부재(150)들은 플로팅될 수도 있고, 정전압 배선(예를 들어, 전원전압선, 초기화전압선 등)과 전기적으로 연결되어 정전압을 인가 받을 수 있다.
제5절연층(116) 상에는 화소전극(131)의 가장자리를 덮는 제6절연층(117)이 배치될 수 있다. 제6절연층(117)은 화소전극(131)의 일부를 노출하는 개구(OP)를 가짐으로써 화소를 정의할 수 있다. 제6절연층(117)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기물을 포함할 수 있다. 또는, 제6절연층(117)은 전술된 무기물을 포함할 수 있다.
제6절연층(117)의 개구(OP)에 의해 노출된 화소전극(131) 상에는 중간층(133)이 형성될 수 있다. 중간층(133)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 발광층은 적색 발광층, 녹색 발광층 또는 청색 발광층일 있다. 또는 발광층은 백색광을 방출할 수 있도록 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 다층 구조를 갖거나, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질을 포함한 단일층 구조를 가질 수 있다. 일 실시예로, 중간층(133)은 발광층의 아래에 배치된 제1기능층 및/또는 발광층의 위에 배치된 제2기능층을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 복수의 화소전극(131)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수의 화소전극(131)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
제1기능층은 단층 또는 다층일 수 있다. 예를 들어 제1기능층이 고분자 물질로 형성되는 경우, 제1기능층은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층이 저분자 물질로 형성되는 경우, 제1기능층은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층은 언제나 구비되는 것은 아니다. 예를 들어, 제1기능층과 발광층을 고분자 물질로 형성하는 경우, 유기발광다이오드의 특성이 우수해지도록 하기 위해, 제2기능층을 형성하는 것이 바람직하다. 제2기능층은 단층 또는 다층일 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
대향전극(135)은 중간층(133)을 사이에 두고 화소전극(131)과 마주보도록 배치된다. 대향전극(135)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예를 들어, 대향전극(135)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(135)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
도 9a는 본 발명의 일 실시예에 따른 전극들 및 배선들을 개략적으로 도시한 배치도이다. 도 9b는 도 9a의 E부분을 확대하여 보여주는 확대도이다. 도 10a 내지 도 10c는 도 9의 Ⅱ-Ⅱ′선을 따라 취한 단면도이다. 이하에서 도 8과 동일한 부호는 동일한 부재를 의미한다.
도 9a 내지 도 10c를 참고하면, 버퍼층(111) 상에 반도체층(Act)이 배치될 수 있다. 반도체층(Act)은 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함할 수 있다. 반도체층(Act)은 다양한 형상으로 굴곡진 형상을 가질 수 있다. 도 9에 도시된 바와 같이, 반도체층(Act)은 제1트랜지스터(T1)의 채널영역(131a), 제2트랜지스터(T2)의 채널영역(131b), 제3트랜지스터(T3)의 채널영역(131c1, 131c2), 제4트랜지스터(T4)의 채널영역(131d1, 131d2), 제5트랜지스터(T5)의 채널영역(131e), 제6트랜지스터(T6)의 채널영역(131f) 및 제7트랜지스터(T7)의 채널영역(131g)을 포함할 수 있다. 즉, 제1 내지 제7트랜지스터들(T1 내지 T7)의 각 채널영역은 반도체층(Act)의 일부 영역들일 수 있다. 제1트랜지스터(T1)의 채널영역(131a)은 굴곡을 가짐으로써 길게 형성할 수 있어, 게이트전극에 인가되는 게이트 전압의 구동 범위(driving range)가 넓어질 수 있다. 제1트랜지스터(T1)의 채널영역(131a)의 형상은 'ㄷ', 'ㄹ', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다. 제7트랜지스터(T7)의 채널영역(131g)은 이전 행으로부터 연장된 반도체층의 일부 영역일 수 있다.
제1 내지 제7트랜지스터들(T1 내지 T7)의 반도체층(Act)은 각각 채널영역 양 옆의 소스영역 및 드레인영역을 포함할 수 있다. 도 9에 도시된 것과 같이, 반도체층(Act)은 제1트랜지스터(T1)의 소스영역(176a) 및 드레인영역(177a), 제2트랜지스터(T2)의 소스영역(176b) 및 드레인영역(177b), 제3트랜지스터(T3)의 소스영역(176c) 및 드레인영역(177c), 제4트랜지스터(T4)의 소스영역(176d) 및 드레인영역(177d), 제5트랜지스터(T5)의 소스영역(176e) 및 드레인영역(177e), 제6트랜지스터(T6)의 소스영역(176f) 및 드레인영역(177f), 및 제7트랜지스터(T7)의 소스영역(176g) 및 드레인영역(177g)을 포함할 수 있다. 소스영역이나 드레인영역은 경우에 따라 트랜지스터의 소스전극이나 드레인전극으로 해석될 수도 있다. 즉, 예컨대 제1트랜지스터(T1)의 소스전극과 드레인전극은 각각, 도 9b에 도시된 반도체층(Act)에 있어서 채널영역(131a) 근방에서 불순물이 도핑된 소스영역(176a)과 드레인영역(177a)에 해당할 수 있다. 실시예에 따라 소스영역 및 드레인영역의 위치는 바뀔 수 있다. 반도체층의 상부에는 제1절연층(112)이 위치할 수 있다.
제1절연층(112) 상에는 제1트랜지스터(T1)의 게이트전극(125a), 제2트랜지스터(T2)의 게이트전극(125b), 제3트랜지스터(T3)의 게이트전극(125c1, 125c2), 제4트랜지스터(T4)의 게이트전극(125d1, 125d2), 제5트랜지스터(T5)의 게이트전극(125e), 제6트랜지스터(T6)의 게이트전극(125f) 및 제7트랜지스터(T7)의 게이트전극(125g)이 배치될 수 있다. 또한 제1절연층(112) 상에는 제1 내지 제7트랜지스터들(T1 내지 T7)의 게이트전극들과 동일층에 동일 물질로 제1스캔선(121), 제2스캔선(122) 및 발광제어선(123)이 제2방향(D2)으로 연장되며 배치될 수 있다. 제1트랜지스터(T1)의 게이트전극(125a)은 커패시터(Cst)의 하부전극(125h)으로도 기능할 수 있다.
제2트랜지스터(T2)의 게이트전극(125b)과 제3트랜지스터(T3)의 게이트전극(125c1, 125c2)은 반도체층과 교차하는 제1스캔선(121)의 부분들이거나 제1스캔선(121)으로부터 돌출된 부분들일 수 있다. 제4트랜지스터(T4)의 게이트전극(125d1, 125d2)과 제7트랜지스터(T7)의 게이트전극(125g)은 반도체층과 교차하는 제2스캔선(122)의 부분들이거나 제2스캔선(122)으로부터 돌출된 부분들일 수 있다. 제5트랜지스터(T5)의 게이트전극(125e)과 제6트랜지스터(T6)의 게이트전극(125f)은 반도체층과 교차하는 발광제어선(123)의 부분들이거나 발광제어선(123)으로부터 돌출된 부분들일 수 있다. 제1트랜지스터(T1)의 게이트전극(125a)은 아일랜드 타입으로 구비될 수 있다.
제1 내지 제7트랜지스터들(T1 내지 T7)의 게이트전극들은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 제1 내지 제7트랜지스터들(T1 내지 T7)의 게이트전극들 상부에는 제2절연층(113)이 배치될 수 있다.
제2절연층(113) 상에는 커패시터(Cst)의 상부전극(127)이 배치될 수 있다. 커패시터(Cst)의 상부전극(127)에는 개구가 형성될 수 있다. 개구를 통해 노드전극(174)은 커패시터(Cst)의 하부전극(125h)과 제3트랜지스터(T3)의 드레인영역(177c)이 전기적으로 연결되도록 할 수 있다. 커패시터(Cst)의 상부전극(127)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 커패시터(Cst)는 제1트랜지스터(T1)의 게이트전극(125a)을 하부전극으로 공유하며 제1트랜지스터(T1)와 중첩될 수 있다.
제2절연층(113) 상에는 초기화전압선(124) 및 차폐전극(129)이 커패시터(Cst)의 상부전극(127)과 동일한 층에 배치될 수 있다. 초기화전압선(124) 및 차폐전극(129)은 커패시터(Cst)의 상부전극(127)과 동일 물질을 포함할 수 있다. 초기화전압선(124)은 제2방향(D2)으로 연장될 수 있다. 차폐전극(129)은 제2트랜지스터(T2)의 소스영역(176b) 및 제3트랜지스터(T3)의 소스/드레인영역(176c/177c)에 중첩할 수 있다. 차폐전극(129)은 제3트랜지스터(T3)의 두 개의 채널영역(131c1, 131c2)들 사이의 소스/드레인영역(176c/177c)에 중첩할 수 있다.
커패시터(Cst)의 상부전극(127), 초기화전압선(124) 및 차폐전극(129) 상에는 제3절연층(114)이 배치될 수 있다.
제1절연층(112), 제2절연층(113) 및 제3절연층(114)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 무기절연층일 수 있다.
제3절연층(114) 상에는 제1방향(D1)으로 연장된 데이터선(DL) 및 전원전압선(PL)이 배치될 수 있다. 데이터선(DL)은 제1절연층(112), 제2절연층(113) 및 제3절연층(114)에 형성된 컨택홀(164)을 통해 제2트랜지스터(T2)의 소스영역(176b)과 연결될 수 있다. 전원전압선(PL)은 제1절연층(112), 제2절연층(113) 및 제3절연층(114)에 형성된 컨택홀(165)을 통해 제5트랜지스터(T5)의 소스영역(176e)과 연결될 수 있다. 전원전압선(PL)은 제3절연층(114)에 형성된 컨택홀(168)을 통해 커패시터(Cst)의 상부전극(127)에 연결될 수 있다. 전원전압선(PL)은 제3절연층(114)에 형성된 컨택홀(169)을 통해 차폐전극(129)에 연결될 수 있다. 전원전압선(PL)은 전원전압선(PL)으로부터 제2스캔선(122)의 연장 방향으로 돌출된 돌출부(172a)를 포함할 수 있다. 전원전압선(PL)의 돌출부(172a)는 제2스캔선(122)에 중첩할 수 있다. 전원전압선(PL)의 돌출부(172a)는 제1연결선(201)과 제2스캔선(122) 사이의 층에 배치되고, 제1연결선(201)과 제2스캔선(122)에 중첩하여, 제2스캔선(122)과 제2스캔선(122)에 평행한 제1연결선(201)의 부분(제1부분(201a))) 간의 전기적 신호 간섭을 차단함으로써 제1연결선(201)과 제2스캔선(122) 사이의 기생 커패시턴스를 줄일 수 있다.
데이터선(DL) 및 전원전압선(PL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 데이터선(DL) 및 전원전압선(PL)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제3절연층(114) 상에는 다양한 도전층들이 더 배치될 수도 있다. 예를 들어, 제3절연층(114) 상에는 노드전극(174) 및 연결전극들(173)이 더 형성될 수 있다. 노드전극(174)의 일단은 제1절연층(112), 제2절연층(113) 및 제3절연층(114)에 형성된 컨택홀(166)을 통해 제3트랜지스터(T3)의 드레인영역(177c) 및 제4트랜지스터(T4)의 드레인영역(177d)에 연결되고, 노드전극(174)의 타단은 제2절연층(113) 및 제3절연층(114)에 형성된 컨택홀(167)을 통해 제1트랜지스터(T1)의 게이트전극(125a)에 연결될 수 있다. 이때, 노드전극(174)의 타단은 커패시터(Cst)의 상부전극(127)에 형성된 개구를 통해 제1트랜지스터(T1)의 게이트전극(125a)에 연결될 수 있다. 연결전극(173)의 일단은 제3절연층(114)에 형성된 컨택홀(161)을 통해 초기화전압선(124)에 연결되고, 연결전극(173)의 타단은 제1절연층(112), 제2절연층(113) 및 제3절연층(114)에 형성된 컨택홀(162)을 통해 제4트랜지스터(T4)의 소스영역(176d)에 연결될 수 있다. 연결전극(173)은 제1절연층(112), 제2절연층(113) 및 제3절연층(114)에 형성된 콘택홀(163)을 통해 제6트랜지스터(T6)의 드레인영역(177f)에 연결될 수 있다.
노드전극(174) 및 연결전극들(173)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 노드전극(174) 및 연결전극들(173)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
데이터선(DL) 및 전원전압선(PL) 상에는 제4절연층(115)이 배치될 수 있다. 제3절연층(114) 및 제4절연층(115) 중 적어도 하나의 층 상에는 제1연결선(201)이 배치될 수 있다.
상기와 같은 제1연결선(201)은 상기에서 설명한 바와 같이 제1방향(D1)으로 연장되는 제1부분(201a)과 제2방향(D2)으로 연장되는 제2부분(201b)을 포함할 수 있다. 또한, 제1연결선(201)은 제1부분(201a)과 제2부분(201b)을 연결하는 제4부분(201d)을 더 포함할 수 있다. 이때, 제4부분(201d)은 제1방향(D1)과 제2방향(D2) 사이의 방향으로 연장될 수 있다. 즉, 제4부분(201d)에서는 도 9a에 도시된 바와 같이 제1방향(D1) 또는 제2방향(D2)에 대해서 사선 방향으로 배치되는 것도 가능하나 공간이 있는 경우 제4부분(201d)이 배치되지 않고 제1부분(201a)과 제2부분(201b)이 서로 중첩되는 것도 가능하다. 이러한 경우 제1부분(201a)과 제2부분(201b)은 서로 수직을 형성할 수 있다. 다만, 이하에서는 설명의 편의를 위하여 제1연결선(201)이 제4부분(201d)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
제4부분(201d)은 제1부분(201a) 및 제2부분(201b) 중 적어도 하나와 일체로 형성될 수 있다. 이때, 제4부분(201d)은 제1부분(201a) 또는 제2부분(201b) 중 하나로부터 연장되어 절곡될 수 있다.
상기와 같은 제1부분(201a)과 제2부분(201b)은 서로 상이한 층에 배치되거나 동일한 층에 배치될 수 있다. 일 실시예로서, 제1부분(201a)과 제2부분(201b)이 서로 상이한 층에 배치되는 경우 제1부분(201a)과 제2부분(201b)은 제2컨택부(CNT2)를 통하여 서로 연결될 수 있다. 이때, 제2컨택부(CNT2)는 컨택홀 형태일 수 있다. 다른 실시예로써 제1부분(201a)과 제2부분(201b)이 서로 상이한 층에 배치되는 경우 제1부분(201a)과 제2부분(201b)은 일체로 형성되어 서로 연결될 수 있다.
상기와 같은 제1부분(201a) 및 제2부분(201b)은 다양한 위치에 배치될 수 있다. 예를 들면, 제1부분(201a)은 서로 인접하는 화소(PX) 중 하나에 발광제어신호를 제공하는 발광제어선(123)과 서로 인접하는 화소(PX) 중 다른 하나에 초기화전압을 제공하는 초기화전압선(124) 사이에 배치될 수 있다. 이러한 경우 평면 상에서 볼 때 제1부분(201a)의 적어도 일부분은 서로 인접하는 발광제어선(123) 및 초기화전압선(124)과 중첩되지 않을 수 있다. 또한, 제1부분(201a)의 적어도 일부분은 서로 인접하는 화소(PX) 중 하나의 화소전극(131)과 중첩되거나 중첩되지 않을 수 있다. 평면 상에서 볼 때 제1부분(201a)의 적어도 일부분이 서로 인접하는 화소(PX) 중 하나의 화소전극(131)과 중첩되는 경우 제1부분(201a)은 화소전극(131)과 상이한 층에 배치되어 서로 연결되지 않을 수 있다. 또한, 제1부분(201a)은 데이터선(DL)과 상이한 층에 배치될 수 있다. 이러한 경우 제1부분(201a)은 제2데이터선배치영역(DLA2)에 배치된 제2데이터선(DL2)과 연결되지 않을 수 있으며, 제1컨택부(CNT1)를 통하여 제1데이터선배치영역(DLA1)에 배치된 하나의 제1데이터선(DL1)에만 연결될 수 있다.
상기와 같은 제1부분(201a) 중 적어도 하나는 스캔선(SL) 중 하나와 평면 상에서 볼 때 교차하도록 배치될 수 있다. 이러한 경우 제1부분(201a) 및 스캔선(SL)은 서로 다른 층에 배치되어 서로 연결되지 않을 수 있다. 예를 들면, 하나의 제1부분(201a)는 제1스캔선(121) 또는 제2스캔선(122) 중 하나와 평면 상에서 볼 때 서로 교차하도록 배치될 수 있다.
제2부분(201b)은 데이터선(DL)과 이격되도록 배치될 수 있다. 이때, 제2부분(201b)은 데이터선(DL)이 배치된 층 또는 데이터선(DL)이 배치되지 않은 층에 배치될 수 있다. 이러한 경우 제2부분(201b)이 데이터선(DL)과 동일한 층에 배치되는 경우 제2부분(201b)은 데이터선(DL)과 이격됨으로써 서로 연결되지 않을 수 있다. 또한, 제2부분(201b)는 데이터선(DL)과 평행하도록 배열될 수 있다. 다른 실시예로써 제2부분(201b)이 데이터선(DL)과 상이한 층에 배치되는 경우 제2부분(201b)은 데이터선(DL) 상에 적어도 일부분이 중첩되도록 배치되는 것도 가능하다.
상기와 같은 제1연결선(201)과 데이터선(DL)의 배치에 대해서 이하에서 상세히 설명하기로 한다.
도 10a를 참고하면, 데이터선(DL)이 제3절연층(114) 상에 배치되는 경우 제1부분(201a)은 데이터선(DL)이 배치되지 않은 제4절연층(115) 상에 배치되며, 제2부분(201b)은 데이터선(DL)이 배치된 제3절연층(114) 상에 배치될 수 있다. 이때, 제2부분(201b)은 데이터선(DL)과 제3절연층(114) 상에서 서로 이격된 상태일 수 있다. 특히 제2부분(201b)은 평면 상으로 볼 때 데이터선(DL)와 평행하도록 배치될 수 있다. 이러한 경우 제1부분(201a)의 끝단과 제2부분(201b)의 끝단은 평면 상에서 볼 때 서로 중첩될 수 있으며, 제2컨택부(CNT2)를 통하여 서로 연결될 수 있다. 다른 실시예로써 제1부분(201a)의 끝단 또는 제2부분(201b)의 끝단 중 하나는 제4부분(201d)과 중첩되며, 제2컨택부(CNT2)를 통하여 서로 연결되는 것도 가능하다.
도 10b를 참고하면, 데이터선(DL)이 제4절연층(115)에 배치되는 경우 제1부분(201a)은 데이터선(DL)이 배치되지 않은 제3절연층(114) 상에 배치되고, 제2부분(201b)은 데이터선(DL)이 배치된 제4절연층(115) 상에 배치될 수 있다. 이때, 제2부분(201b)은 제4절연층(115) 상에서 서로 이격된 상태일 수 있다. 이러한 경우 제1부분(201a)의 끝단과 제2부분(201b)의 끝단은 평면 상에서 볼 때 서로 중첩될 수 있으며, 제2컨택부(CNT2)를 통하여 서로 연결될 수 있다. 다른 실시예로써 제1부분(201a)의 끝단 또는 제2부분(201b)의 끝단 중 하나는 제4부분(201d)과 중첩되며, 제2컨택부(CNT2)를 통하여 서로 연결되는 것도 가능하다.
도 10c를 참고하면, 제1부분(201a)과 제2부분(201b)은 데이터선(DL)이 배치되지 않은 제4절연층(115) 상에 배치될 수 있다. 이때, 데이터선(DL)은 제3절연층(114) 상에 배치될 수 있다. 다른 실시예로써 도면에 도시되어 있지는 않지만 데이터선(DL)이 제4절연층(115) 상에 배치되는 경우 제1부분(201a)과 제2부분(201b)은 제3절연층(114) 상에 배치되는 것도 가능하다. 또 다른 실시예로써 제1연결선(201)이 제4부분(201d)를 포함하는 경우 제1부분(201a), 제2부분(201b) 및 제4부분(201d)은 데이터선(DL)이 배치된 형태에 따라 제3절연층(114) 또는 제4절연층(115)에 배치될 수 있다. 상기와 같은 경우 제1연결선(201)은 일체로 형성될 수 있다.
상기와 같은 경우 제1데이터선배치영역(DLA1)에 배치된 제1데이터선(DL1)과 연결되는 제1연결선(201)은 복수개의 화소(PX) 중 일렬로 배열되는 화소(PX)들에 연결되어 일렬로 배열된 각 화소(PX)에 스캔신호를 전달하는 스캔선(SL)(예를 들면, 제1스캔선(121) 및 제2스캔선(122) 중 적어도 하나)과 한번 만날 수 있다.
상기와 같은 경우 각 화소(PX)의 구동 시 각 신호가 인가되는 경우 각 스캔선(SL)에 인가되는 스캔신호의 전압 변화에 따라 스캔선(SL)과 제1연결선(201) 사이의 기생캡이 발생하고 이러한 기생캡으로 인하여 각 스캔선(SL)과 제1연결선(201) 사이의 커플링이 발생할 수 있다. 또한, 동일한 스캔선(SL)과 서로 평행하게 배치된 제1연결선(201) 부분의 길이가 커지는 경우 서로 평행한 스캔선(SL)과 제1연결선(201) 부분 사이의 기생캡으로 인하여 제1연결선(201)을 통하여 전달되는 데이터신호는 노이즈가 포함될 수 있다. 이러한 경우 제1연결선(201)에 연결된 제1데이터선(DL1)은 제1데이터선(DL1)에 연결된 각 화소(PX)에 정확한 신호를 전달하지 못함으로써 제1데이터선(DL1)에 연결된 각 화소(PX)의 휘도가 저하되는 문제가 발생할 수 있다. 또한, 제1연결선(201)이 일직선으로 배치되거나 제1연결선(210)이 너무 많은 화소(PX)의 화소전극(131)을 통과하도록 배치되는 경우 각 화소(PX)의 화소전극(131)의 작동에 따라 제1연결선(201)을 통과하는 신호(또는 전압)이 가변하는 문제가 발생할 수 있다.
그러나 상기와 같이 제1연결선(201)을 제1방향(D1)과 제2방향(D2)으로 교번하도록 배치함으로써 제1연결선(201)과 각 스캔선(SL) 사이에 서로 중첩되는 길이를 최소화할 수 있다. 또한, 하나의 스캔선(SL)(예를 들면, 제1스캔선(121) 또는 제2스캔선(122) 중 하나 또는 복수개의 스캔선(SL) 중 하나)의 작동 시 다른 스캔선(SL)(예를 들면, 제1스캔선(121) 또는 제2스캔선(122) 중 다른 하나 또는 복수개의 스캔선(SL) 중 다른 하나)은 작동하지 않음으로써 복수개의 스캔선(SL)이 제1연결선(201)을 통과하는 신호에 영향을 미치는 것을 최소화할 수 있다.
따라서 표시패널은 제1연결선(201)을 통하여 제1데이터선(DL1)으로 전달되는 데이터신호에 영향을 미치지 않음으로써 제1데이터선(DL1)이 배치된 영역의 화소(PX)의 휘도를 정확하게 제어하는 것이 가능하다.
도 11은 본 발명의 다른 실시예에 다른 전극들 및 배선들을 개략적으로 도시한 배치도이다.
도 11을 참고하면, 제1연결선(201)은 제1부분(201a), 제2부분(201b) 및 제3부분(201c)을 포함할 수 있다. 이때, 제1부분(201a)과 제2부분(201b)은 상기에서 설명한 것과 동일 또는 유사할 수 있다. 이러한 제1부분(201a)과 제2부분(201b)은 서로 다른 층 상에 배치되어 제2컨택부(CNT2)를 통하여 서로 연결될 수 있다. 다른 실시예로써 제1부분(201a)과 제2부분(201b)은 서로 동일한 층 상에 배치되어 일체로 형성될 수 있다. 이하에서는 설명의 편의를 위하여 제1부분(201a)과 제2부분(201b)이 서로 다른 층 상에 배치되어 제2컨택부(CNT2)를 통하여 서로 연결되는 경우를 중심으로 상세히 설명하기로 한다.
평면 상에서 볼 때 각 제1부분(201a)은 복수개의 데이터선(DL) 중 일부만을 가로지르도록 배치되고, 복수개의 데이터선(DL) 중 다른 일부는 가로지르지 않을 수 있다. 예를 들면, 데이터선(DL)이 10개 배치된 경우 하나의 제1부분(201a)은 10개의 데이터선(DL) 중 2개만을 통과할 수 있으며, 다른 하나의 제1부분(201a)은 10개의 데이터선(DL) 중 다른 2개만을 통과할 수 있다. 이러한 경우 제1부분(201a)은 각 데이터선(DL)과 상이한 층에 배치됨으로써 각 데이터선(DL)과 연결되지 않을 수 있다. 이때, 각 제1부분(201a)이 평면 상으로 볼 때 가로지르는 복수개의 데이터선(DL)은 상기에 한정되는 것은 아니다.
상기와 같은 제1부분(201a)은 각 화소(PX)에 배치되며 서로 인접하는 발광제어선(123)과 초기화전압선(124) 사이에 배치될 수 있다. 특히 제1부분(201a)은 서로 인접하는 화소(PX) 중 하나에 연결된 발광제어선(123)과 서로 인접하는 화소(PX) 중 다른 하나에 연결된 초기화전압선(124) 사이에 배치될 수 있다. 이러한 경우 제1부분(201a)은 스캔선(SL)과 평행하게 배열될 수 있다. 또한, 상기에서 설명한 것과 같이 제1부분(201a)은 평면 상에서 볼 때 일렬로 배열되는 복수개의 화소(PX) 중 일부의 화소전극(131)과 중첩되거나 중첩되지 않을 수 있다. 이러한 경우 평면 상에서 볼 때 제1부분(201a)은 화소전극(131)과 중첩되지 않는 경우 제1부분(201a)은 서로 인접하는 화소(PX) 중 하나의 화소전극(131)과 서로 인접하는 화소(PX) 중 다른 하나의 초기화전압선(124) 사이에 배치될 수 있다.
제2부분(201b)은 제1부분(201a)과 상이한 방향으로 배열될 수 있다. 이때, 제2부분(201b)은 데이터선(DL)과 평행하도록 배치될 수 있다. 이때, 제2부분(201b)은 적어도 하나 이상의 스캔선(SL)을 통과할 수 있다. 특히 제2부분(201b)은 하나의 스캔선(SL)을 통과할 수 있다. 이러한 경우 제2부분(201b)은 하나의 화소(PX)에 연결된 제1스캔선(121)과 제2스캔선(122)을 통과할 수 있다. 다른 실시예로써 제2부분(201b)은 복수개의 스캔선(SL) 중 일부만을 통과하도록 배치되는 것도 가능하다. 특히 이러한 경우 서로 다른 제2부분(201b) 중 하나는 복수개의 스캔선(SL) 중 일부를 통과하고, 서로 다른 제2부분(201b) 중 다른 하나는 복수개의 스캔선(SL) 중 다른 일부를 통과할 수 있다. 즉, 제1연결선(201) 중 하나의 제2부분(201b)은 복수개의 스캔선(SL) 중 일부만을 통과할 수 있다.
상기와 같은 경우 제1부분(201a)과 제2부분(201b)은 상기 도 10a 내지 도 10c에 도시된 바와 같이 배치될 수 있다.
한편, 제1연결선(201)은 제3부분(201c)만을 포함하는 더미연결선(201-1)을 포함할 수 있다. 이러한 경우 더미연결선(201-1)은 패드와 연결될 수 있으며, 더미연결선(201-1)의 끝단은 다른 배선과 연결되지 않은 상태일 수 있다.
제1연결선(201)은 브랜치부분(201e)을 포함할 수 있다. 이러한 브랜치부분(201e)은 제1부분(201a) 및 제2부분(201b) 중 적어도 하나에서 연장된 상태일 수 있다. 이러한 경우 브랜치부분(201e)의 끝단은 다른 배선과 연결되지 않은 상태일 수 있다.
제1연결선(201)은 더미선(201f)을 더 포함할 수 있다. 이러한 더미선(201f)은 제1부분(201a) 및 제2부분(201b)으로부터 이격된 상태일 수 있으며, 브랜치부분(201e), 더미연결선(201-1)으로부터 이격된 상태일 수 있다. 상기와 같은 제1연결선(201)은 별도의 더미패턴을 포함하지 않을 수 있다.
따라서 표시패널은 제1연결선(201)을 통하여 제1데이터선(DL1)으로 전달되는 데이터신호에 영향을 미치지 않음으로써 제1데이터선(DL1)이 배치된 영역의 화소(PX)의 휘도를 정확하게 제어하는 것이 가능하다.
도 12는 본 발명의 다른 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다.
도 12의 표시패널(10B)은 제1연결선(201)들의 배치가 도 1의 표시패널(10A)의 제1연결선(201)들의 배치와 상이하고, 그 외 구성은 동일하다. 이하, 도 1과 상이한 구성을 중심으로 설명한다.
도 12를 참고하면, 각 제1연결선(201) 중 적어도 일부분은 화소(PX)의 스캔선(SL)들 및 데이터선(DL)들과 서로 다른 층에 위치할 수 있다. 제1연결선(201)은 일단이 제1데이터선(DL1)과 연결되고, 타단이 제2연결선(203)과 연결될 수 있다. 제1연결선(201)의 일단은 제1데이터선(DL1)과 연결될 수 있다. 예를 들면, 제1연결선(201)의 제2부분(201b)은 더미영역(DMA)에 위치한 제1컨택부(CNT1)에서 제1데이터선(DL1)과 연결될 수 있다.
제1연결선(201)의 제3부분(201c)은 제2연결선(203)과 연결될 수 있다. 일 실시예에서 제2연결선(203)은 제1연결선(201)의 제3부분(201c)이 더미영역(DMA)을 거쳐 주변영역(PA)으로 연장된 부분일 수 있다. 제2연결선(203)은 일단이 제1연결선(201)의 타단과 연결되고, 타단이 패드영역(PADA)에 위치할 수 있다. 제2연결선(203)의 타단은 패드영역(PADA)에 배치된 패드와 연결될 수 있다.
제3연결선(205)은 일단이 제2데이터선(DL2)과 연결되고, 타단이 패드영역(PADA)에 위치할 수 있다. 제3연결선(205)의 타단은 패드영역(PADA)에 배치된 패드와 연결될 수 있다. 제3연결선(205)은 일단은 주변영역(PA) 또는 더미영역(DMA)에서 제2데이터선(DL2)과 연결될 수 있다. 제3연결선(205)은 제2데이터선(DL2)이 더미영역(DMA)을 거쳐 주변영역(PA)으로 연장된 부분일 수 있다.
마찬가지로, 제1연결선(201)들은 화소(PX)의 스캔선(SL)들 및 데이터선(DL)들과 서로 다른 층에 위치할 수 있다. 제1연결선(201)은 일단이 제1데이터선(DL1)과 연결되고, 타단이 제2연결선(203)과 연결될 수 있다. 제1연결선(201)의 일단은 제2코너(CN2)에 위치한 더미영역(DMA)에서 제1데이터선(DL1)과 연결될 수 있다. 즉 제1연결선(201)의 제2부분(201b)은 더미영역(DMA)에 위치한 제2컨택부(CNT2)에서 제1데이터선(DL1)과 연결될 수 있다.
제1데이터선(DL1)들은 데이터선(DL)들 중 제1코너(CN1) 및 제2코너(CM2)에 인접하여 배치된 데이터선들이다. 제2데이터선(DL2)들은 데이터선(DL)들 중 제1데이터선(DL1)들 외의 데이터선들, 즉, 제1연결선(201)과 연결되지 않은 데이터선들이다.
제1연결선(201)들 및 제2연결선(203)들은 제2중심선(CL2)의 좌측에 배치된 제1데이터선(DL1)들과 패드영역(PADA)의 패드들을 연결할 수 있다. 이때, 제1연결선(201)들 및 제2연결선(203)들은 제1중심선(CL1)을 기준으로 표시영역(DA)의 좌우에 대칭되도록 배치될 수 있다. 제1연결선(201)들이 표시영역(DA) 내에 배치되어 제1데이터선(DL)들과 제2연결선(203)들을 연결함으로써, 제1코너(CN1)와 제2코너(CN2) 주변의 주변영역(PA)을 최소화할 수 있어, 제1코너(CN1)와 제2코너(CN2)에서 표시영역(DA)의 감소 없이 데드영역이 축소될 수 있다.
일단이 제1코너(CN1)에 위치하는 제1데이터선(DL1)들은 제1연결선(201)들에 연결되어, 제2연결선(203)들에 전기적으로 연결될 수 있다. 일단이 제2코너(CN2)에 위치하는 제1데이터선(DL1)들은 제1연결선(201)들에 연결되어, 제2연결선(203)들에 전기적으로 연결될 수 있다. 제1코너(CN1)와 제2코너(CN2)로부터 소정 거리 이격된 제2데이터선(DL2)들은 제3연결선(205)들과 직접 연결될 수 있다.
상기와 같은 제2방향으로 제1연결선(201) 중 패드영역(PADA)에서 가장 먼 제1연결선(201) 부분이 제1중심선(CL1)과 제1연결선(201)에 연결된 제1데이터선(DL1) 사이에 배치될 수 있다. 예를 들면, 제1연결선(201)은 제2중심선(CL2)을 기준으로 서로 대칭되도록 배치될 수 있다. 이러한 경우 패드영역(PADA)에서 가장 거리가 먼 제1연결선(201) 부분은 제2중심선(CL2)에 배치될 수 있다. 다른 실시예로서, 패드영역(PADA)에서 가장 거리가 먼 제1연결선 부분은 도 12에 도시된 제1중심선(CL1)과 제2중심선(CL2) 사이 또는 제2중심선(CL2)과 제1연결선(201)과 연결된 데이터선(DL) 사이에 배치될 수 있다. 이하에서는 설명의 편의를 위하여 제1연결선(201)은 제2중심선(CL2)을 기준으로 대칭되는 경우를 중심으로 상세히 설명하기로 한다.
제2중심선(CL2)을 기준으로 양측에 배치된 제1연결선(201) 부분 각각은 스캔선(SL)과 평행한 제1부분(201a) 및 데이터선(DL)과 평행한 제2부분(201b)이 교대하며 연장될 수 있다. 이때, 제1중심선(CL1)을 기준으로 제1연결선(201)과 대칭인 제1연결선(201)도 제1연결선(201)과 동일한 구조를 가질 수 있다. 제1연결선(201)들의 제1부분(201a)은 인접한 두 개의 데이터선(DL)들 간의 간격에 대응하는 제1길이로 스캔선(SL)과 평행하게 연장될 수 있다. 제1연결선(201)들의 제2부분(201b)은 인접한 두 개의 스캔선(SL)들 간의 간격에 대응하는 제2길이로 데이터선(DL)과 평행하게 연장될 수 있다. 제1연결선(201)들의 제1부분(201a)은 스캔선(SL)과 중첩 또는 인접하게 배치될 수 있다. 제1연결선(201)들의 제2부분(201b)은 데이터선(DL)과 중첩 또는 인접하게 배치될 수 있다.
제2중심선(CL2)의 양측에 배치된 제1연결선(201) 부분 각각은 제1부분(201a)과 제2부분(201b)이 반복되면서 전체적으로 제1방향(D1)과 제2방향(D2) 사이의 대각선 방향으로 지그재그로 연장될 수 있다. 즉 제1연결선(201)들은 복수의 행들의 스캔선(SL)들과 중첩하고, 복수의 열들의 데이터선(DL)들과 중첩할 수 있다.
각 행의 스캔선(SL)에는 복수의 화소(PX)들이 연결되고, 복수의 화소(PX)들이 동시에 스캔신호를 인가받을 수 있다. 제1연결선(201)의 제1부분(201a)이 서로 인접하는 데이터선(DL) 사이의 거리의 n배의 길이로 하나의 스캔선(SL)과 평행하게 연장됨에 따라, 제1연결선(201)의 제1부분(201a)과 스캔선(SL) 사이에 기생 커패시터가 형성되어 커플링이 발생할 수 있다. 이에 따라 제1연결선(201)에 연결된 데이터선(DL)으로 전달되는 데이터 신호가 변화하고, 따라서 사선 얼룩에 의한 화질 저하가 발생할 수 있다.
제1연결선(201)들이 복수의 행들 및 복수의 열들의 복수의 화소(PX)들을 경유하며 지그재그로 연장된다. 즉, 제1연결선(201)의 제1부분(201a)들은 서로 다른 행에 위치하고, 따라서 각 행에서 제1부분(201a)이 스캔선(SL)과 중첩하는 길이가 제1연결선(201)이 일직선으로 형성되는 경우보다 감소할 수 있다. 서로 다른 행에 배치된 복수의 스캔선(SL)들에는 상이한 타이밍에 스캔신호가 인가되고, 제1연결선(201)과 스캔선(SL)들 사이의 기생 커패시터가 복수의 행들로 분산되면서 기생 커패시턴스가 작아질 수 있다. 따라서 스캔선(SL)이 데이터 신호에 주는 영향을 최소화하여 사선 얼룩에 의한 화질 저하를 방지할 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다.
도 13의 표시패널(10C)은 제1연결선(201)들의 배치가 도 1의 표시패널(10A)의 제1연결선(201)들의 배치와 상이하고, 그 외 구성은 동일하다. 이하, 도 1과 상이한 구성을 중심으로 설명한다.
도 13을 참고하면, 제1연결선(201)들은 화소(PX)의 스캔선(SL)들 및 데이터선(DL)들과 서로 다른 층에 위치할 수 있다. 제1연결선(201)은 일단이 제1데이터선(DL1)과 연결되고, 타단이 제2연결선(203)과 연결될 수 있다. 제1연결선(201)의 일단은 제1데이터선(DL1)과 연결될 수 있다. 예를 들면, 제1연결선(201)의 제2부분(201b)은 더미영역(DMA)에 위치한 제1컨택부(CNT1)에서 제1데이터선(DL1)과 연결될 수 있다.
제1연결선(201)의 제1부분(201a) 또는 제3연결선(201c)은 제2연결선(203)과 연결될 수 있다. 일 실시예에서 제2연결선(203)은 제1연결선(201)의 제1부분(201a) 또는 제3연결선(201c)이 더미영역(DMA)을 거쳐 주변영역(PA)으로 연장된 부분일 수 있다. 제2연결선(203)은 일단이 제1연결선(201)의 타단과 연결되고, 타단이 패드영역(PADA)에 위치할 수 있다. 제2연결선(203)의 타단은 패드영역(PADA)에 배치된 패드와 연결될 수 있다.
제3연결선(205)은 일단이 제2데이터선(DL2)과 연결되고, 타단이 패드영역(PADA)에 위치할 수 있다. 제3연결선(205)의 타단은 패드영역(PADA)에 배치된 패드와 연결될 수 있다. 제3연결선(205)은 일단은 주변영역(PA) 또는 더미영역(DMA)에서 제2데이터선(DL2)과 연결될 수 있다. 제3연결선(205)은 제2데이터선(DL2)이 더미영역(DMA)을 거쳐 주변영역(PA)으로 연장된 부분일 수 있다.
마찬가지로, 제1연결선(201)들은 화소(PX)의 스캔선(SL)들 및 데이터선(DL)들과 서로 다른 층에 위치할 수 있다. 제1연결선(201)은 일단이 제1데이터선(DL1)과 연결되고, 타단이 제2연결선(203)과 연결될 수 있다. 제1연결선(201)의 일단은 제2코너(CN2)에 위치한 더미영역(DMA)에서 제1데이터선(DL1)과 연결될 수 있다. 즉 제1연결선(201)의 제2부분(201b)은 더미영역(DMA)에 위치한 제2컨택부(CNT2)에서 제1데이터선(DL1)과 연결될 수 있다.
제1데이터선(DL1)들은 데이터선(DL)들 중 제1코너(CN1) 및 제2코너(CM2)에 인접하여 배치된 데이터선들이다. 제2데이터선(DL2)들은 데이터선(DL)들 중 제1데이터선(DL1)들 외의 데이터선들, 즉, 제1연결선(201)과 연결되지 않은 데이터선들이다.
제1연결선(201)들 및 제2연결선(203)들은 제1중심선(CL1)의 좌측에 배치된 제1데이터선(DL1)들과 패드영역(PADA)의 패드들을 연결할 수 있다. 이때, 제1연결선(201)들 및 제2연결선(203)들은 제1중심선(CL1)을 기준으로 표시영역(DA)의 좌우에 대칭되도록 배치될 수 있다. 제1연결선(201)들이 표시영역(DA) 내에 배치되어 제1데이터선(DL)들과 제2연결선(203)들을 연결함으로써, 제1코너(CN1)와 제2코너(CN2) 주변의 주변영역(PA)을 최소화할 수 있어, 제1코너(CN1)와 제2코너(CN2)에서 표시영역(DA)의 감소 없이 데드영역이 축소될 수 있다.
일단이 제1코너(CN1)에 위치하는 제1데이터선(DL1)들은 제1연결선(201)들에 연결되어, 제2연결선(203)들에 전기적으로 연결될 수 있다. 일단이 제2코너(CN2)에 위치하는 제1데이터선(DL1)들은 제1연결선(201)들에 연결되어, 제2연결선(203)들에 전기적으로 연결될 수 있다. 제1코너(CN1)와 제2코너(CN2)로부터 소정 거리 이격된 제2데이터선(DL2)들은 제3연결선(205)들과 직접 연결될 수 있다.
상기와 같은 제1연결선(201)은 도 1에 도시된 것과 반대로 형성될 수 있다. 구체적으로 제1연결선(201)은 제1방향(D1)으로 연장되는 제1부분(201a), 제2방향(D2)으로 연장되는 제2부분(201b) 및 제1연결선(201)과 제2연결선(203)을 연결하는 제3부분(201c)을 포함할 수 있다.
이러한 경우 제1부분(201a)과 제2부분(201b)은 서로 교번하여 반복되어 연결될 수 있다. 이때, 제3부분(201c)과 연결된 제1부분(201a)은 다른 부분에 배치된 다른 제1부분(201a)보다 패드영역(PADA)으로부터 가장 먼 거리에 배치될 수 있다. 또한, 제1컨택부(CNT1)와 연결된 제1부분(201a)은 패드영역(PADA)으로부터 가장 가까운 거리에 배치될 수 있다. 상기와 같은 경우 제1중심선(CL1)에 가까운 제1연결선(201) 부분이 제1연결선(201)의 다른 부분보다 패드영역(PADA)에서 가장 멀 수 있다.
상기와 같은 제1연결선(201)들은 제1중심선(CL1)을 기준으로 대칭되도록 배치될 수 있다. 이러한 경우 제1연결선(201)은 도 9a 및 도 9b에 도시된 형태와 유사할 수 있다. 또한, 제1연결선(201)은 도 10a 내지 도 10c에 도시된 형태로 배치될 수 있다.
따라서 표시패널(10C)은 서로 다른 행에 배치된 복수의 스캔선(SL)들에는 상이한 타이밍에 스캔신호가 인가되고, 제1연결선(201)과 스캔선(SL)들 사이의 기생 커패시터가 복수의 행들로 분산되면서 기생 커패시턴스가 작아질 수 있다. 따라서 스캔선(SL)이 데이터 신호에 주는 영향을 최소화하여 사선 얼룩에 의한 화질 저하를 방지할 수 있다.
도 14는 본 발명의 일 실시예에 따른 표시패널을 포함하는 표시 장치의 사시도이다. 도 15a 내지 도 15b는 각각 도 14의 V-V'선에 따른 단면도들이다.
도 14 내지 도 15b를 참고하면, 표시 장치(1)는 투과영역(OA), 표시영역(DA), 투과영역(OA)과 표시영역(DA) 사이의 중간영역(MA) 및 표시영역(DA)을 둘러싸는 주변영역(PA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 도 14는 표시영역(DA)의 내측에 하나의 투과영역(OA)이 배치된 것을 도시하며, 투과영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 투과영역(OA)은 도 15a 및 도 15b를 참조하여 후술할 컴포넌트가 배치되는 영역일 수 있다. 일 실시예에서, 투과영역(OA)은 표시 장치(1)의 적어도 하나의 구성요소를 관통하는 홀이 형성된 투과영역일 수 있다. 다른 실시예에서, 투과영역(OA)은 표시 장치(1)의 적어도 하나의 구성요소가 홀을 구비하지 않는 투과영역일 수 있다.
투과영역(OA)과 표시영역(DA) 사이에는 중간영역(MA)이 배치되며, 표시영역(DA)은 주변영역(PA)에 의해 둘러싸일 수 있다. 중간영역(MA) 및 주변영역(PA)은 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 중간영역(MA)은 표시영역(DA)에 의해 전체적으로 둘러싸이고, 표시영역(DA)은 주변영역(PA)에 의해 전체적으로 둘러싸일 수 있다.
도 15a를 참조하면, 표시 장치(1)는 표시패널(10), 표시패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 표시 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 종류의 전자 기기일 수 있다.
표시패널(10)은 도 1에 도시된 표시패널(10A), 도 12에 도시된 표시패널(10B) 또는 도 13에 도시된 표시패널(10C)일 수 있다. 표시패널(10)은 도 17a 내지 도 17d를 참조하여 후술한다.
입력감지층(40)은 표시패널(10) 상에 위치할 수 있다. 입력감지층(40)은 외부의 입력, 예를 들어 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스 라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예를 들어, 입력감지층(40)은 표시패널(10)을 형성하는 공정 이후에 연속적으로 형성될 수 있으며, 이 경우 입력감지층(40)은 표시패널(10)의 일부로 이해될 수 있으며, 입력감지층(40)과 표시패널(10) 사이에는 점착층이 개재되지 않을 수 있다. 도 15a에는 입력감지층(40)이 표시패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서, 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입의 편광자는 연신형 합성수지 필름을 포함하고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자의 보호필름이 반사 방지층의 베이스층으로 정의될 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
일 실시예에서, 광학 기능층(50)은 표시패널(10) 및/또는 입력감지층(40)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 이 경우, 광학 기능층(50) 표시패널(10) 및/또는 입력감지층(40) 사이에는 점착층이 개재되지 않을 수 있다.
표시패널(10), 입력감지층(40), 및/또는 광학 기능층(50)은 개구를 포함할 수 있다. 이와 관련하여, 도 15a에는 표시패널(10), 입력감지층(40), 및 광학 기능층(50)이 각각 제1 내지 제3개구(10H, 40H, 50H)를 포함하며, 제1 내지 제3개구(10H, 40H, 50H)들이 서로 중첩되는 것을 도시한다. 제1 내지 제3개구(10H, 40H, 50H)들은 제1영역(OA)에 대응하도록 위치한다. 다른 실시예로, 표시패널(10), 입력감지층(40), 및 광학 기능층(50) 중 하나 또는 그 이상은 개구를 포함하지 않을 수 있다. 예를 들어, 표시패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다. 또는, 표시패널(10), 입력감지층(40), 및 광학 기능층(50)은, 도 15b에 도시된 바와 같이 개구를 포함하지 않을 수 있다.
투과영역(OA)은 전술한 바와 같이 표시 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(20)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역, 등)일 수 있다. 컴포넌트(20)는 도 15a에 도시된 바와 같이 제1 내지 제3개구(10H, 40H, 50H) 내에 위치할 수 있다. 또는, 컴포넌트(20)는 도 15b에 도시된 바와 같이 표시패널(10)의 아래에 배치될 수 있다.
컴포넌트(20)는 전자요소를 포함할 수 있다. 예를 들어, 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예를 들어, 전자요소는 적외선 센서와 같이 빛을 출력하거나 또는/및 수신하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 제1영역(OA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘과 같은 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(20)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 제1영역(OA)에 대응하는 개구를 포함할 수 있다.
컴포넌트(20)는 전술한 바와 같이 표시패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다. 도 15a 및 도 15b에는 도시되지 않았으나 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 등이 위치할 수 있다.
도 16a 내지 도 16d는 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 단면도들이다.
도 16a를 참조하면, 표시패널(10)은 기판(100) 상에 배치된 표시층(400)을 포함한다. 표시층(400)은 기판(100)과 박막봉지층(500) 사이의 층들을 포함할 수 있다.
기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있다. 기판(100)이 고분자 수지를 포함하는 경우 다층으로 형성될 수 있다. 예를 들어, 기판(100)은 도 16a의 확대도에 도시된 바와 같이, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
제1베이스층(101) 및 제2베이스층(103)은 각각 고분자 수지를 포함할 수 있다. 예를 들어, 제1베이스층(101) 및 제2베이스층(103)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌나프탈레이트(PEN, polyethyelenenenaphthalate), 폴리에틸렌테레프탈레이트(PET, polyethyeleneterephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 제1베이스층(101) 및 제2베이스층(103)은 투명한 고분자 수지를 포함할 수 있다.
제1배리어층(102) 및 제2배리어층(104)은 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘질화물, 실리콘산화물과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
표시층(400)은 복수의 화소들을 구비한다. 표시층(400)은 각 화소마다 배치되는 표시소자들을 포함하는 표시소자층(400A), 및 각 화소마다 배치되는 화소회로와 절연층들을 포함하는 화소회로층(400B)을 포함할 수 있다. 각 화소회로는 트랜지스터 및 스토리지 커패시터를 포함할 수 있으며, 각 표시소자는 유기발광다이오드(organic light-emitting diode, OLED)를 포함할 수 있다.
표시층(400)의 표시소자들은 박막봉지층(500)과 같은 봉지부재로 커버될 수 있으며, 박막봉지층(500)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 표시패널(10)이 고분자 수지를 포함하는 기판(100), 및 무기봉지층과 유기봉지층을 포함하는 박막봉지층(500)을 구비하는 경우, 표시패널(10)의 유연성(flexibility)을 향상시킬 수 있다.
표시패널(10)은 표시패널(10)을 관통하는 제1개구(10H)를 포함할 수 있다. 제1개구(10H)는 투과영역(OA)에 위치할 수 있다. 도 16a는 기판(100) 및 박막봉지층(500)이 각각 표시패널(10)의 제1개구(10H)에 대응하는 관통홀(100H, 500H)을 포함하는 것을 도시한다. 표시층(400)도 투과영역(OA)에 대응하는 관통홀(400H)을 포함할 수 있다.
다른 실시예로, 도 16b에 도시된 바와 같이 기판(100)은 투과영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 표시층(400)은 투과영역(OA)에 대응하는 관통홀(400H)을 포함할 수 있다. 박막봉지층(500)은 투과영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 다른 실시예로, 도 16c에 도시된 바와 같이 표시층(400)은 투과영역(OA)에 대응하는 관통홀(400H)을 포함하지 않을 수 있으며, 표시소자층(400A)은 투과영역(OA)에 위치하지 않는다.
도 16a 내지 도 16c에는 표시소자층(400A)이 투과영역(OA)에 배치되지 않은 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 16d에 도시된 바와 같이 투과영역(OA)에는 보조표시소자층(400C)이 위치할 수 있다. 보조표시소자층(400C)은 표시소자층(400A)의 표시소자와 다른 구조 또는/및 다른 방식으로 동작하는 표시소자를 포함할 수 있다.
일 실시예로, 표시소자층(400A)의 각 화소는 능동형 유기발광다이오드를 포함하고, 보조표시소자층(400C)은 각각 수동형 유기발광다이오드를 포함하는 화소들을 구비할 수 있다. 보조표시소자층(400C)이 수동형 유기발광다이오드의 표시요소를 포함하는 경우, 해당 수동형 유기발광다이오드 아래에는 화소회로를 이루는 구성요소들이 존재하지 않을 수 있다. 예를 들어, 화소회로층(400B) 중 보조표시소자층(400C) 아래의 부분은 트랜지스터 및 스토리지 커패시터를 포함하지 않는다.
또 다른 실시예로, 보조표시소자층(400C)은 표시소자층(400A)과 동일한 타입(예, 능동형 유기발광다이오드)의 표시요소를 포함할 수 있으나, 그 아래의 화소회로의 구조가 다를 수 있다. 예를 들어, 보조표시소자층(400C) 아래의 화소회로(예, 기판과 트랜지스터 사이에 차광막을 갖는 화소회로 등)는 표시소자층(400A) 아래의 화소회로와 다른 구조를 포함할 수 있다. 또는, 보조표시소자층(400C)의 표시소자들은 표시소자층(400A)의 표시소자들과 다른 제어 신호에 따라 동작할 수 있다. 보조표시소자층(400C)이 배치된 투과영역(OA)에는 비교적 높은 투과율을 요하지 않는 컴포넌트(예를 들어, 적외선 센서 등)가 배치될 수 있다. 이 경우, 제1영역(OA)은 컴포넌트 영역이자 보조 표시영역으로 이해될 수 있다.
도 17a 내지 도 17d는 본 발명의 다른 실시예에 따른 표시패널을 개략적으로 나타낸 단면도들이다.
앞서 도 16a 내지 도 16d를 참조하여 설명한 표시패널(10)이 박막봉지층(500)을 구비하는 것과 달리, 도 17a 내지 도 17d의 표시패널(10')은 봉지기판(500A)과 실런트(540)를 포함할 수 있다.
도 17a 내지 도 17c에 도시된 바와 같이, 기판(100), 표시층(400), 및 봉지기판(500A) 중 하나 또는 그 이상은, 투과영역(OA)과 대응하는 관통홀(100H, 400H, 500AH)을 구비할 수 있다. 투과영역(OA)에는 표시소자층(400A)이 배치되지 않거나, 도 22d에 도시된 바와 같이 보조표시소자층(400C)이 배치될 수 있다. 보조표시소자층(400C)은 앞서 도 16d를 참조하여 설명한 바와 같다.
본 발명의 실시예들에 따른 제1연결선(201)들은 스캔선(SL)과의 커플링 커패시턴스(기생 커패시턴스)에 의한 사선 얼룩이 시인되지 않으면서 배선 RC를 최소화하는 다양한 형상을 가질 수 있다. 제1연결선(201)들은 제1방향(D1)으로 연장되는 부분, 제2방향(D2)으로 연장되는 부분 및 대각선 방향으로 연장되는 부분이 혼용된 다양한 형상을 가질 수 있다. 제1연결선(201)들의 대각선 방향으로 연장되는 부분은 제1서브부분과 제2서브부분이 반복하는 지그재그 형태(도 1, 도 12 또는 도 13)를 가질 수 있다.
본 발명의 실시예들에 따른 제1연결선(201)의 구조는 전술된 표시 장치에 한정되지 않고, 스마트 워치나 차량용 계기판 등의 표시영역의 가장자리가 적어도 하나의 라운드 형상의 코너를 갖는 표시 장치에 적용될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치 125: 게이트전극
10, 10A, 10B, 10C: 표시패널 125h: 하부전극
20: 컴포넌트 127: 상부전극
40: 입력감지층 129: 차폐전극
50: 광학 기능층 130: 표시소자
60: 윈도우 131: 화소전극
100,100A, 100B: 기판 133: 중간층
111: 버퍼층 135: 대향전극
112: 제1절연층 150: 차폐부재
113: 제2절연층 173: 연결전극
114: 제3절연층 174: 노드전극
115: 제4절연층 175: 상부전극
116: 제5절연층 200: 연결선
117: 제6절연층 201-1: 더미연결선
121: 제1스캔선 201: 제1연결선
122: 제2스캔선 201a: 제1부분
123: 발광제어선 201b: 제2부분
123D: 드레인전극 201c: 제3부분
123S: 소스전극 201d: 제4부분
124: 초기화전압선 203: 제2연결선
205: 제3연결선 500: 박막봉지층
400: 표시층 500A: 봉지기판
400B: 화소회로층 540: 실런트

Claims (24)

  1. 표시영역과 상기 표시영역 외측의 주변영역을 가지며, 상기 주변영역 내에 패드영역을 갖는 기판;
    상기 표시영역에 배치된 데이터선; 및
    상기 표시영역에 배치되고, 상기 데이터선에 연결되어 상기 패드영역으로부터의 신호를 상기 데이터선으로 전달하는 제1연결선;을 포함하고,
    상기 제1연결선은 제1방향으로 배열되는 제1부분 및 상기 제1부분에서 절곡되어 제2방향으로 배열되는 제2부분을 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1방향과 상기 제2방향은 서로 수직인 표시 장치.
  3. 제 1 항에 있어서,
    상기 제1방향은 상기 표시영역에 배치된 스캔선의 길이 방향과 평행한 표시 장치.
  4. 제 1 항에 있어서,
    상기 제2방향은 상기 데이터선의 길이 방향과 평행한 표시 장치.
  5. 제 1 항에 있어서,
    상기 데이터선과 상기 제1부분은 서로 상이한 층에 배치된 표시 장치.
  6. 제 1 항에 있어서,
    상기 제1부분과 상기 제2부분은 서로 상이한 층에 배치된 표시 장치.
  7. 제 1 항에 있어서,
    상기 제1부분과 상기 제2부분은 서로 동일한 층에 배치된 표시 장치.
  8. 제 1 항에 있어서,
    상기 제1부분과 상기 제2부분 중 적어도 하나는 직선으로 연장된 표시 장치.
  9. 제 1 항에 있어서,
    상기 제1연결선의 적어도 일부분은 스캔선 및 화소전극 중 적어도 하나와 평면 상에서 중첩되도록 배치된 표시 장치.
  10. 제 1 항에 있어서,
    상기 주변영역에 배치되어 상기 제1연결선에 연결되며, 상기 패드영역에 위치한 제2연결선;을 더 포함하는 표시 장치.
  11. 제 1 항에 있어서,
    상기 표시 영역에는 행과 열로 배열되는 복수개의 화소 영역을 포함하고,
    상기 복수개의 화소 중 동일한 열에 배열되는 화소 영역을 통과하는 하나의 스캔선은 평면 상에서 상기 제1연결선과 한번 또는 두 번 교차하는 표시 장치.
  12. 제 1 항에 있어서,
    상기 패드영역과 연결되는 상기 제1연결선 부분으로부터 상기 패드영역까지의 거리는 상기 패드영역으로부터 상기 데이터선과 연결되는 상기 제1연결선 부분까지의 거리와 상이한 표시 장치.
  13. 제 1 항에 있어서,
    상기 패드영역으로부터 상기 제1연결선까지 거리가 최대인 상기 제1연결선 지점은 상기 패드영역과 연결된 상기 제1연결선 부분과 상기 데이터선과 연결된 상기 제1연결선 부분 사이에 배치된 표시 장치.
  14. 제 1 항에 있어서,
    상기 표시 영역은 가장자리의 코너가 라운드 형상을 갖는 표시 장치.
  15. 제 1 항에 있어서,
    상기 데이터선은 상기 표시 영역에서 서로 이격되도록 복수개 배치되며,
    상기 제1부분은 복수개의 상기 데이터선 중 적어도 하나 이상과 평면 상에서 중첩되며, 상기 제1부분은 평면 상에서 중첩되는 상기 데이터선을 제외한 복수개의 상기 데이터선 중 나머지와 평면 상에서 서로 중첩되지 않는 표시 장치.
  16. 표시영역과 상기 표시영역 외측의 주변영역을 가지며, 상기 주변영역 내에 패드영역을 갖는 기판;
    상기 표시영역에 배치된 제1데이터선;
    상기 표시영역에 배치되고, 상기 제1데이터선에 연결되어 상기 패드영역으로부터의 신호를 상기 제1데이터선으로 전달하는 제1연결선;
    상기 표시영역에 배치되고, 각각이 제2방향으로 연장된 복수의 제2데이터선들; 및
    상기 주변영역에 배치되고, 일단이 상기 제2데이터선들 중 하나에 연결되고, 타단이 상기 패드영역에 위치한 제3연결선;을 포함하고,
    상기 제1연결선은 제1방향으로 배열되는 제1부분 및 상기 제1부분에서 절곡되어 제2방향으로 배열되는 제2부분을 포함하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 제1방향과 상기 제2방향은 서로 수직인 표시 장치.
  18. 제 16 항에 있어서,
    상기 제1방향은 상기 표시영역에 배치된 스캔선의 길이 방향과 평행하거나 상기 제2방향은 상기 제1데이터선의 길이 방향과 평행한 표시 장치.
  19. 제 16 항에 있어서,
    상기 제1데이터선 및 상기 제2데이터선 중 적어도 하나와 상기 제1부분 및 상기 제2부분 중 적어도 하나는 서로 상이한 층에 배치된 표시 장치.
  20. 제 16 항에 있어서,
    상기 제1부분과 상기 제2부분은 서로 상이한 층에 배치되거나 동일한 층에 배치된 표시 장치.
  21. 제 16 항에 있어서,
    상기 제1연결선의 적어도 일부분은 스캔선 및 화소전극 중 적어도 하나와 평면 상에서 중첩되도록 배치된 표시 장치.
  22. 제 16 항에 있어서,
    상기 패드영역과 연결되는 상기 제1연결선 부분으로부터 상기 패드영역까지의 거리는 상기 패드영역으로부터 상기 제1데이터선과 연결되는 상기 제1연결선 부분까지의 거리와 상이한 표시 장치.
  23. 제 16 항에 있어서,
    상기 패드영역으로부터 상기 제1연결선까지 거리가 최대인 상기 제1연결선 지점은 상기 패드영역과 연결된 상기 제1연결선 부분과 상기 제1데이터선과 연결된 상기 제1연결선 부분 사이에 배치된 표시 장치.
  24. 가장자리의 코너가 라운드 형상을 갖는 표시영역과 상기 표시영역 외측의 주변영역을 가지며, 상기 주변영역 내에 패드영역을 갖는 기판;
    상기 표시영역에 배치된 데이터선; 및
    계단 형태로 상기 표시영역에 배치되고, 상기 데이터선에 연결되어 상기 패드영역으로부터의 신호를 상기 데이터선으로 전달하는 제1연결선;을 포함하는 표시 장치.
KR1020200055303A 2020-05-08 2020-05-08 표시 장치 KR20210137336A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200055303A KR20210137336A (ko) 2020-05-08 2020-05-08 표시 장치
US17/085,933 US11631729B2 (en) 2020-05-08 2020-10-30 Display device
CN202110067427.3A CN113629064A (zh) 2020-05-08 2021-01-19 显示装置
US18/301,982 US20230263023A1 (en) 2020-05-08 2023-04-17 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200055303A KR20210137336A (ko) 2020-05-08 2020-05-08 표시 장치

Publications (1)

Publication Number Publication Date
KR20210137336A true KR20210137336A (ko) 2021-11-17

Family

ID=78377836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200055303A KR20210137336A (ko) 2020-05-08 2020-05-08 표시 장치

Country Status (3)

Country Link
US (2) US11631729B2 (ko)
KR (1) KR20210137336A (ko)
CN (1) CN113629064A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200098809A (ko) * 2019-02-12 2020-08-21 삼성디스플레이 주식회사 표시 장치
CN115915845A (zh) * 2021-09-18 2023-04-04 北京小米移动软件有限公司 显示面板及显示装置
CN114038408B (zh) * 2021-11-23 2023-02-24 武汉华星光电半导体显示技术有限公司 显示面板及其驱动方法、显示装置
WO2023092299A1 (zh) * 2021-11-23 2023-06-01 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667783B2 (en) 2000-01-21 2003-12-23 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
WO2015092945A1 (ja) 2013-12-20 2015-06-25 パナソニック液晶ディスプレイ株式会社 表示装置
KR102141948B1 (ko) 2013-12-31 2020-08-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
CN115458571A (zh) * 2016-01-21 2022-12-09 苹果公司 有机发光二极管显示器的电源和数据路由结构
KR102504129B1 (ko) * 2016-03-31 2023-02-28 삼성디스플레이 주식회사 표시 장치
US10714015B2 (en) * 2017-08-14 2020-07-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode display device
US10720109B2 (en) * 2017-08-16 2020-07-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode display device

Also Published As

Publication number Publication date
US11631729B2 (en) 2023-04-18
US20230263023A1 (en) 2023-08-17
CN113629064A (zh) 2021-11-09
US20210351259A1 (en) 2021-11-11

Similar Documents

Publication Publication Date Title
EP3748682B1 (en) Display apparatus having extended connecting lines
US11839121B2 (en) Display panel
US11605698B2 (en) Display panel including bypassing signal lines
KR20210137336A (ko) 표시 장치
KR20200066503A (ko) 표시 패널
KR20200039859A (ko) 표시 장치 및 이의 제조 방법
US20220115480A1 (en) Display device
KR20220110692A (ko) 표시장치
KR20210122364A (ko) 디스플레이 장치
US11430852B2 (en) Display device having component area with crossing signal lines and method of manufacturing the same
CN113053949A (zh) 显示装置
US11683965B2 (en) Display device
KR20210116832A (ko) 표시 장치
US20210326005A1 (en) Display device
US11342403B2 (en) Display panel and electronic apparatus including the same
KR20210118286A (ko) 표시 장치
KR20240054475A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20230114862A (ko) 표시패널 및 이를 포함하는 전자 기기
KR20200031002A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination