KR20210055487A - 기판 집적 도파관을 이용한 밸런 - Google Patents

Abstract

기판 집적 도파관을 이용한 밸런에 관한 것이며, 기판 집적 도파관을 이용한 밸런은 입력포트를 포함하는 입력단자부; 기판 집적 도파관 형태로 구비되되, 상기 입력단자부의 후단과 연결되어 상기 입력포트를 통해 입력된 신호를 전달받아 2개의 신호로 분할하도록 구비되는 디바이더; 및 상기 디바이더의 후단과 연결되어 상기 2개의 신호를 전달받아 상기 2개의 신호 사이에 180°의 위상차가 발생하도록 위상을 변환시켜 제1 출력포트 와 제2 출력포트로 제공하는 위상 변환부를 포함하되, 상기 디바이더 및 상기 위상 변환부는, 하부 금속판 및 상기 하부 금속판 상에 이격 배치되는 상부 금속판에 의해 각각 구비되고, 상기 위상 변환부는, 상부 금속판에 상기 제1 출력포트가 형성되는 제1 위상 변환부 및 상기 하부 금속판에 상기 제2 출력포트가 형성되는 제2 위상 변환부를 포함할 수 있다.

Description

기판 집적 도파관을 이용한 밸런 {BALUN USING SUBSTRATE INTEGRATED WAVEGUIDE}

본원은 기판 집적 도파관을 이용한 밸런에 관한 것이다.

밸런(Balun, balance-unbalance)은 차동(balanced) 신호와 단동(unbalanced) 신호를 전환시켜주는 회로를 말한다. 현재 많은 RF 분야에서 차동 입출력회로를 설계하고 있으며, 차동 mixer, LNA 등에 밸런이 널리 쓰이고 있다.

다시 말해, 밸런은 평형 신호(balanced signal)를 불평형 신호(unbalanced signal)로 변환시켜 주거나 반대로 동작하는 회로나 구조물을 의미한다. RF 회로에는 믹서(Mixer), SAW 필터(filter)와 같이 평형 신호를 사용하는 부품과 안테나와 같이 불평형 신호를 사용하는 부품이 함께 존재하기 때문에, 이러한 부품들을 연결하기 위해서는 매칭단 자체를 밸런처럼 동작시켜야 할 경우가 있다. 이에 따르면, 밸런은 특정한 소자의 이름을 지칭하기 보다는, 평형 신호와 불평형 신호 사이의 변환을 위한 모든 것을 지칭하는 의미로 이해될 수 있다.

일반적으로 밸런은 3-단자 수동 소자로서 1개의 입력단과 2개의 출력단으로 이루어진다. 1개의 입력단에 신호가 인가되면 다른 2개의 출력단으로 위상은 180°(±90°) 차이가 나고 진폭은 같은 신호가 출력된다. 따라서, 밸런의 전기적 특성의 평가는 삽입손실(이는 tapered 구조를 연결할 때의 추가적인 손실을 의미함), 위상 차이(출력단의 두 신호의 위상 차가 180°에 얼마나 근접하는가), 진폭 차이(출력단의 두 신호의 진폭은 얼마나 동일한가) 등의 항목으로 이루어질 수 있다.

기존의 밸런은 마챈드(marchand) 밸런과 같이 마이크로스트립 라인(microstrip line, 마이크로스트립 선로)으로 구성하였으며, 이러한 기존의 밸런은 고주파수 대역에서 손실이 크게 발생하는 문제가 있다. 기존 밸런의 일예는 한국등록특허공보 제10-0348246 호에 개시되어 있다.

이와 같은 고주파수 대역에서의 높은 손실로 인해, 최근에는 밸런 설계시 기판 집적 도파관(SIW, substrate integrated waveguide) 구조가 사용되기도 한다. SIW는 평면화가 가능하여 다른 PCB 회로와 연결하기 쉽고 방사 손실(radiation loss)과 삽입 손실(insertion loss)이 적어 고주파 대역에 적합한 특징을 갖는다.

일예로, 종래 문헌 [Zhen-Yu Zhang and Ke Wu, "A Broadband Substrate Integrated Waveguide (SIW) Planar Balun," IEEE Microwave and Wireless Components Letters, Vol. 17, no. 12, pp. 843-845, December 2007.]에는 SIW를 이용하는 평면 밸런 기술이 개시되어 있다.

그런데, 상기의 종래 문헌은 아래 금속면에 여러 무늬를 넣었고 이에 대하여 규칙이 없기 때문에, 이러한 종래 문헌의 기술로 밸런을 설계하기 위해서는 수많은 변수들에 대해 시뮬레이션을 수행하여야만 최적화된 길이를 찾을 수 있게 되는 문제가 있습니다.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 밸런 설계시 고려되는 변수들(파라미터들)의 수를 크게 줄이면서 밸런의 기능을 충실히 수행할 수 있는(즉, 출력단의 두 신호의 위상 차가 180°에 상당히 근접하게 나타나도록 할 수 있는) 기판 집적 도파관을 이용한 밸런을 제공하려는 것을 목적으로 한다.

다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제1 측면에 따른 기판 집적 도파관(Substrate Integrated Waveguide, SIW)을 이용한 밸런(Balun)은, 입력포트를 포함하는 입력단자부; 기판 집적 도파관 형태로 구비되되, 상기 입력단자부의 후단과 연결되어 상기 입력포트를 통해 입력된 신호를 전달받아 2개의 신호로 분할하도록 구비되는 디바이더; 및 상기 디바이더의 후단과 연결되어 상기 2개의 신호를 전달받아 상기 2개의 신호 사이에 180°의 위상차가 발생하도록 위상을 변환시켜 제1 출력포트와 제2 출력포트로 제공하는 위상 변환부를 포함하되, 상기 디바이더 및 상기 위상 변환부는, 하부 금속판 및 상기 하부 금속판 상에 이격 배치되는 상부 금속판에 의해 각각 구비되고, 상기 위상 변환부는, 상부 금속판에 상기 제1 출력포트가 형성되는 제1 위상 변환부 및 상기 하부 금속판에 상기 제2 출력포트가 형성되는 제2 위상 변환부를 포함할 수 있다.

또한, 상기 제1 출력포트와 상기 제2 출력포트는, 각각이 형성된 금속판은 상이하나 평면에서 보았을 때 횡 방향에 대하여 대칭인 구조를 가질 수 있다.

또한, 상기 하부 금속판은 상기 제1 출력포트와 대향하는 제1 대향영역을 가지도록 구비되되, 상기 제1 대향영역은 상기 제1 출력포트의 폭보다 큰 폭을 가지도록 형성되고, 상기 상부 금속판은 상기 제2 출력포트와 대향하는 제2 대향영역을 가지도록 구비되고, 상기 제2 대향영역은 상기 제2 출력포트의 폭보다 큰 폭을 가지도록 형성될 수 있다.

또한, 상기 제2 위상 변환부는, 상기 하부 금속판의 그라운드층을 상기 제2 출력포트로 사용할 수 있다.

또한, 상기 디바이더는, 상기 하부 금속판과 상기 상부 금속판 사이에 개재되는 복수의 메탈 비아를 포함하고, 상기 복수의 메탈의 배열 및 상기 상부 금속판의 폭은, 분할된 상기 2개의 신호 각각에 대응하는 제1 브랜치와 제2 브랜치가 형성되도록 설정될 수 있다.

또한, 상기 밸런은, 마이크로파 대역 및 밀리미터파 대역에서 동작하는 밸런일 수 있다.

한편, 본원의 제2 측면에 따른 차동신호 생성 방법은, 상술한 본원의 제1 측면에 따른 기판 집적 도파관을 이용한 밸런에 의한 차동신호 생성 방법일 수 있다.

상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 제1 출력포트와 제2 출력포트를 대칭 구조로 배치시킴으로써, 밸런 설계시 고려되는 변수들(파라미터들)의 수를 크게 줄이면서 밸런의 기능을 충실히 수행할 수 있는(즉, 출력단의 두 신호의 위상 차가 180°에 상당히 근접하게 나타나도록 할 수 있는) 기판 집적 도파관을 이용한 밸런을 제공할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 마이크로파 대역 및 밀리미터파 대역에서 180° 위상 차를 내는 밸런을 제공할 수 있다.

다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다.

도 1은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런에서 고려되는 기판 집적 도파관의 구조를 설명하기 위한 도면이다.
도 2는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런에서 고려되는 SIW-마이크로스트립 트랜지션 구조를 설명하기 위한 도면이다.
도 3은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런의 구조를 나타낸 도면이다.
도 4는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런 내 상부 금속판의 평면도(a)와 하부 금속판의 평면도(b)를 나타낸 도면이다.
도 5a는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런 내 상부 금속판의 평면도를 나타낸 도면이다.
도 5b는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런 내 하부 금속판의 평면도를 나타낸 도면이다.
도 6은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런의 사시도를 개략적으로 나타낸 도면이다.
도 7은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런의 제1 출력포트에서의 전자기장(E-field) 분포를 나타낸다.
도 8은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런의 제2 출력포트에서의 전자기장 분포를 나타낸다.
도 9a 내지 도 9c는 본원의 일 실험 결과로서, 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런의 입력포트, 제1 출력포트 및 제2 출력포트 각각의 전자기장 분포의 시뮬레이션 결과를 나타낸 도면이다.
도 10은 본원의 일 실험 결과로서, 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런을 시뮬레이션한 s-파라미터의 결과를 나타낸 도면이다.
도 11은 본원의 일 실험 결과로서, 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런에서 s21과 s31의 위상을 나타낸 도면이다.
도 12는 본원의 일 실험 결과로서, 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런에서 SIW-microstrip transition으로 인한 삽입 손실을 나타낸 도면이다.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결" 또는 "간접적으로 연결"되어 있는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.

본원은 기판 집적 도파관(Substrate Integrated Waveguide, SIW)을 이용한 밸런(Balun)을 설계함에 있어서, 종래의 SIW 기반 밸런 기술들 대비 출력단의 두 신호의 위상 차가 180°에 최대한 가깝게 나타날 수 있도록 성능을 개선시킨 SIW를 이용한 밸런 설계 기술에 대하여 제안한다.

이하에서는 본원에서 제안하는 SIW를 이용한 밸런, 즉 본원의 일 실시예에 따른 SIW를 이용한 밸런을 설명의 편의상 본 밸런이라고 한다. 밸런은 발룬, 밸룬 등으로 달리 표현될 수 있다.

본 밸런에 대한 구체적인 설명에 앞서, 본 밸런에 적용되는 기판 집적 도파관(Substrate Integrated Waveguide, SIW)의 구조에 대한 설명은 도 1을 참조하여 보다 쉽게 이해될 수 있다.

도 1은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런에서 고려되는 기판 집적 도파관의 구조를 설명하기 위한 도면이다. 달리 말해, 도 1은 SIW의 비아(메탈 비아)의 구조를 나타낸다.

도 1을 참조하면, 기판 집적 도파관(Substrate Integrated Waveguide, SIW)은 제작이 쉽고, 낮은 삽입 손실과 소형화의 장점을 가지고 있다. 또한, SIW는 높은 Q-factor를 지니고 있기 때문에, 밀리미터파 회로에 적합한 전자기파 전송 방식으로 선택되어 왔다.

본 밸런에서 고려되는 기판 집적 도파관(SIW)은, 상부 금속판(up metal plane)과 하부 금속판(down metal plane) 사이의 기판(substrate)에 메탈 비아(metal via)(혹은 비아)를 세움으로써 마련될 수 있다.

이러한 구조로 인해, SIW에서 전파는 도파관처럼 SIW를 통과할 수 있다. 이때, SIW에서는 TE _m0 모드 전파가 진행할 수 있는데, 양 옆의 비아 월(Metal via wall)을 흐르는 전류로 인하여 TE ₁₀ 모드가 기본(dominant) 모드일 수 있다.

다시 말해, SIW는 일반적인 인쇄 회로 기판(substrate)에 평행한 두 열의 전도성 비아 홀 또는 비아 월(Metal via wall)을 주기적으로 배열한 유사 구형 도파관을 의미한다. 일반적으로 SIW는 세로축 벽면이 메탈 비아 월(Metal via wall)로 구현되기 때문에, 표면 전류가 가로 방향으로 흐르지 않는 특성을 갖는다. 이에 따라, SIW는 TE _m0 모드만 존재하며, 기본 전파 모드는 TE ₁₀ 모드라 할 수 있다. 즉, TE ₁₀ 모드는 가장 낮은 주파수의 모드로서, 도파관 전송 중에 모드변환 될 염려가 없는 가장 안정된 단일 모드를 의미할 수 있다.

SIW의 전자기장(Electric field, E-field) 분포는 기존의 유전체로 채워진 직사각형 도파관의 E-field 분포와 유사하기 때문에, 하기 식 1을 통해 폭(width, 너비)를 변환시킬 수 있다.

[식 1]

여기서, a _eq 는 직사각형 도파관의 폭(width), a _SIW 는 SIW의 폭, d는 비아(via)의 지름, p는 비아의 중심 사이의 거리를 의미할 수 있다. 즉, p는 두 개의 비아 열에 있어서, 하나의 열 내에 포함되어 있는 복수개의 비아 중 어느 한 비아의 중심과 어느 한 비아와 이웃해 있는 이웃 비아의 중심 간의 거리를 의미할 수 있다.

SIW에서 전파가 손실 없이 통과되도록 하기 위해서는, 비아(via)의 지름인 d와 비아 중심 사이의 거리인 p의 값을 적절히 조절해 주어야 할 필요가 있다. 이들 파라미터의 초기값은 하기 식 2와 식 3을 통해 구해질 수 있다. 이들 파라미터 값들은 SIW의 구조에 따라 최적화를 해줌으로써, 각 설계된 SIW의 구조에서 전파가 손실없이 통과되도록 할 수 있다.

[식 2]

[식 3]

여기서,

는 자유공간에서의 파장을 나타내고,

는 유전율(permittivity)을 나타낸다.

이러한 SIW 자체는 일반 평면회로와 직접 연결하기 어렵기 때문에, SIW를 밸런 설계 시 이용하기 위해서는 다른 회로와 연결해주면서 매칭(matching)을 할 수 있는 구조가 필요하다. 따라서, 본 밸런에서는 SIW와 마이크로스트립 라인(microstrip line, 마이크로스트립 선로) 사이에 테이퍼형 마이크로스트립 트랜지션(tapered microstrip transition)이 추가된 구조인 SIW-마이크로스트립 트랜지션(microstrip transition) 구조를 고려할 수 있으며, 이는 도 2를 참조하여 보다 쉽게 이해될 수 있다.

도 2는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런에서 고려되는 SIW-마이크로스트립 트랜지션(microstrip transition) 구조를 설명하기 위한 도면이다.

도 2를 참조하면, 본 밸런에서는 SIW가 다른 회로와 연결되도록 하면서 매칭할 수 있는 구조를 갖도록 하기 위해, SIW와 마이크로스트립 라인(microstrip line, 마이크로스트립 선로) 사이에 테이퍼형 마이크로스트립 트랜지션(tapered microstrip transition)를 추가할 수 있다.

여기서, 테이퍼형 마이크로스트립 트랜지션(tapered microstrip transition)은 마이크로스트립 라인(microstrip line)의 quasi-TEM 모드를 TE ₁₀ 모드로 바꿔주는 역할을 수행할 수 있다. 또한, 마이크로스트립 라인을 50 Ω 으로 설계하는 경우에는 다른 평면회로와 매칭을 할 수 있다. 이와 관련된 식은 예시적으로 문헌 [Dominic Deslandes, "Design Equations for Tapered Microstrip-to-Substrate Integrated Waveguide Transitions," IEEE MTT-S International Microwave Symposium, pp. 704-707, Anaheim, USA, May 2010]를 참고하여 이해될 수 있으며, 이하 구체적인 설명은 생략하기로 한다.

일반적으로 테이퍼형 마이크로스트립 트랜지션의 길이는 λ/4로 설정될 수 있으며, 이는 반사 손실(return loss)를 줄여줄 수 있다.

이하에서는 상술한 SIW의 구조와 SIW- microstrip transition 구조를 고려하여 설계된 본 밸런의 구조에 대하여 보다 상세히 설명하기로 한다. 상술한 SIW의 구조와 SIW- microstrip transition 구조에 대하여 설명된 내용은 이하 생략된 내용이라 하더라도 본 밸런에 대한 설명에도 동일하게 적용될 수 있다.

도 3은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)의 구조를 나타낸 도면이다. 도 4는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100) 내 상부 금속판(41)의 평면도(top view)(a)와 하부 금속판(42)의 평면도(b)를 나타낸 도면이다. 도 5a는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100) 내 상부 금속판(41)의 평면도를 나타낸 도면이고, 도 5b는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100) 내 하부 금속판(42)의 평면도를 나타낸 도면이다. 도 6은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)의 사시도를 개략적으로 나타낸 도면이다.

이하에서는 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)을 설명의 편의상 본 밸런(100)이라 하기로 한다.

또한, 본 밸런(100)을 설명함에 있어서, 예시적으로 도 3의 도면을 기준으로, 10시-4시 방향을 전후 방향이라 하고, 1시-7시 방향을 횡 방향이라 하고, 12시-6시 방향을 상하 방향이라 하기로 한다. 또한, 일예로, 1시-7시 방향의 횡 방향 중 1시 방향을 일측 횡 방향이라고 하고, 7시 방향을 타측 횡 방향이라 하기로 한다. 이러한 방향 설정은 본원의 이해를 돕기 위한 하나의 예시일 뿐, 이에 한정되는 것은 아니다.

도 3 내지 도 6을 참조하면, 본 밸런(100)은 입력단자부(10), 디바이더(20, divider) 및 위상 변환부(30)를 포함할 수 있다.

입력단자부(10)는 입력포트(1)를 포함할 수 있다. 입력포트(1)를 통해서는 신호 변환을 위한 신호(입력신호)로서 단동(unbalanced) 신호가 입력될 수 있다.

또한, 입력단자부(10)는 상술한 바와 같이 마이크로스트립 라인(microstrip line, 마이크로스트립 선로)(11) 및 테이퍼형 마이크로스트립 트랜지션(tapered microstrip transition)(12)을 포함할 수 있다.

테이퍼형 마이크로스트립 트랜지션(12)은 마이크로스트립 라인(11)의 quasi-TEM 모드를 TE ₁₀ 모드로 바꿔줄 수 있으며, 입력포트(1)를 통해 입력된 신호(입력신호)를 마이크로스트립 라인(11)으로부터 전달받아 디바이더(20)로 제공할 수 있다.

본 밸런(100)은 1개의 입력포트(1)와 2개의 출력포트(2, 3)를 가질 수 있다. 이하 설명에서, 입력포트(1)는 포트 1(port 1)이라 표현될 수 있다. 또한, 2개의 출력포트(2, 3) 중 어느 하나의 출력포트인 제1 출력포트(2)는 포트 2(port 2)라 표현될 수 있다. 또한, 2개의 출력포트(2, 3) 중 제1 출력포트(2)를 제외한 나머지 하나의 출력포트인 제2 출력포트(3)는 포트 3(port 3)이라 표현될 수 있다.

디버이더(20)는 기판 집적 도파관(SIW) 형태로 구비되되, 입력단자부(10)의 후단과 연결되어 입력포트(1, port 1)를 통해 입력된 신호(입력신호)를 전달받아 2개의 신호로 분할하도록 구비될 수 있다.

위상 변환부(30)는 디바이더(20)의 후단과 연결되어, 디바이더(20)에 의하여 분할된 2개의 신호를 전달받아 2개의 신호 사이에 180°의 위상차가 발생하도록 위상을 변환시켜 제1 출력포트(2, port 2)와 제2 출력포트(3, port 3)로 제공할 수 있다.

위상 변환부(30)는 디바이더(20)에 의하여 분할된 2개의 신호 중 어느 하나의 신호(일예로 분할된 제1 신호)에 대하여, 입력포트(1)를 통해 입력된 신호(입력신호)의 위상과 동일한 위상을 갖는 신호를 제1 출력신호로 하여 일예로 제1 출력포트(2)로 제공할 수 있다. 즉, 제1 출력포트(2)를 통해 출력되는 신호(제1 출력신호)의 위상과 입력포트(1)를 통해 입력된 신호(입력신호) 간의 위상 차이는 0°일 수 있다. 또한, 위상 변환부(30)는 디바이더(20)에 의하여 분할된 2개의 신호 중 상기 어느 하나의 신호를 제외한 나머지 하나의 신호(일예로 분할된 제2 신호)에 대하여, 입력포트(1)를 통해 입력된 신호(입력신호)의 위상 대비 180°의 위상 차를 갖는 신호를 제2 출력신호로 하여 일예로 제2 출력포트(3)로 제공할 수 있다. 즉, 제2 출력 포트(3)를 통해 출력되는 신호(제2 출력신호)의 위상과 입력포트(1)를 통해 입력된 신호(입력신호) 간의 위상 차이는 180°일 수 있다. 이에 따르면, 제1 출력포트(2)를 통해 출력되는 신호와 제2 출력포트(3)를 통해 출력되는 신호는 180°의 위상차를 가질 수 있다.

상술한 본원의 일예에서는, 제1 출력포트(2)를 통해 +90°의 위상이 변화된 신호가 출력되고 제2 출력포트(3)를 통해 -90°의 위상이 변화된 신호가 출력되는 것으로만 예시하였으나, 이에 한정되는 것은 아니다. 다른 일예로, 본원에서는 제1 출력포트(2)를 통해 -90°의 위상이 변화된 신호가 출력되고 제2 출력포트(3)를 통해 +90°의 위상이 변화된 신호가 출력될 수 있다.

디바이더(20) 및 위상 변환부(30)는, 하부 금속판(42, down metal plane) 및 하부 금속판(42) 상에 이격 배치되는 상부 금속판(41, up metal plane)에 의해 각각 구비될 수 있다. 달리 표현해, 디바이더(20)는 하부 금속판(42)과 상부 금속판(41)에 의하여 형성될 수 있다. 마찬가지로 위상 변환부(30)는 하부 금속판(42)과 상부 금속판(41)에 의하여 형성될 수 있다.

위상 변환부(30)는 상부 금속판(41)에 제1 출력포트(2)가 형성되는 제1 위상 변환부(31) 및 하부 금속판(42)에 제2 출력포트(3)가 형성되는 제2 위상 변환부(32)를 포함할 수 있다.

즉, 제1 위상 변환부(31)는 상부 금속판(41)에 구비되고, 제1 출력포트(2)를 포함할 수 있다. 제2 위상 변환부(32)는 하부 금속판(42)에 구비되고, 제2 출력포트(3)를 포함할 수 있다.

달리 표현하면, 제1 위상 변환부(31)는 제1 출력단자부(50)를 포함할 수 있으며, 제1 출력단자부(50)는 제1 출력포트(2)를 포함할 수 있다. 제2 위상 변환부(32)는 제2 출력단자부(60)를 포함할 수 있으며, 제2 출력단자부(60)는 제2 출력포트(3)를 포함할 수 있다.

또한, 제1 출력단자부(50)는 입력단자부(10)와 마찬가지로, 테이퍼형 마이크로스트립 트랜지션(51) 및 마이크로스트립 라인(52)을 포함할 수 있다.

여기서, 제1 출력단자부(50)에 포함된 마이크로스트립 라인(52)은 제1 라인(52a) 및 제2 라인(52b)을 포함할 수 있다. 이때, 제1 라인(52a)은 테이퍼형 마이크로스트립 트랜지션(51)의 후단과 연결되고, 마이크로스트립 트랜지션(51)으로부터 후측 방향으로 연장 형성될 수 있다. 제2 라인(52b)은 제1 라인(52a)의 후단과 연결되고, 제1 라인(52a)으로부터 일측 횡 방향으로 연장 형성될 수 있다. 즉, 마이크로스트립 라인(52)은 커넥터와의 연결을 위하여 테이퍼형 마이크로스트립 트랜지션(51)으로부터 후측 방향으로 연장되다가 일측 횡 방향을 향하여 90°의 각도로 꺾이도록 연장 형성될 수 있다.

제2 출력단자부(60)는 입력단자부(10)와 마찬가지로, 테이퍼형 마이크로스트립 트랜지션(61) 및 마이크로스트립 라인(62)을 포함할 수 있다.

제2 출력단자부(60)에 포함된 마이크로스트립 라인(62)은 제1 라인(62a) 및 제2 라인(62b)을 포함할 수 있다. 이때, 제1 라인(62a)은 테이퍼형 마이크로스트립 트랜지션(61)의 후단과 연결되고, 마이크로스트립 트랜지션(61)으로부터 후측 방향으로 연장 형성될 수 있다. 제2 라인(62b)은 제1 라인(62a)의 후단과 연결되고, 제1 라인(62a)으로부터 일측 횡 방향으로 연장 형성될 수 있다. 즉, 마이크로스트립 라인(62)은 커넥터와의 연결을 위하여 테이퍼형 마이크로스트립 트랜지션(61)으로부터 후측 방향으로 연장되다가 타측 횡 방향을 향하여 90°의 각도로 꺾이도록 연장 형성될 수 있다.

본 밸런(100)에서, 입력단자부(10)에 포함된 마이크로스트립 라인(11)은 제1 마이크로스트립 라인(11), 제1 출력단자부(50)에 포함된 마이크로스트립 라인(52)은 제2 마이크로스트립 라인(52), 제2 출력단자부(50)에 포함된 마이크로스트립 라인(62)은 제3 마이크로스트립 라인(62)으로 달리 표현될 수 있다.

제1 출력포트(2)와 제2 출력포트(3)는, 각각이 형성된 금속판은 상이하나 평면에서 보았을 때 횡 방향에 대하여 대칭인 구조를 가질 수 있다. 즉, 제1 출력포트(2)는 상부 금속판(41)에 형성되고, 제2 출력포트(3)는 하부 금속판(42)에 형성됨에 따라, 제1 출력포트(2)와 제2 출력포트(3) 각각이 형성된 금속판은 서로 상이할 수 있다. 또한, 제1 출력포트(2)와 제2 출력포트(3)는 횡 방향에 대하여 대칭되는 구조로 마련될 수 있다.

하부 금속판(42)은 제1 출력포트(2)와 대향하는 제1 대향영역(2a)을 가지도록 구비될 수 있다. 제1 대향영역(2a)은 제1 출력포트(2)의 폭보다 큰 폭을 가지도록 형성될 수 있다. 여기서, 제1 대향영역(2a)의 폭이 제1 출력포트(2)의 폭보다 크다는 것은, 전후 방향으로의 폭(너비, 길이)가 더 크다는 것을 의미할 수 있다.

상부 금속판(41)은 제2 출력포트(3)와 대향하는 제2 대향영역(3a)을 가지도록 구비될 수 있다. 제2 대향영역(3a)은 제2 출력포트(3)의 폭보다 큰 폭을 가지도록 형성될 수 있다. 여기서, 제2 대향영역(3a)의 폭이 제2 출력포트(3)의 폭보다 크다는 것은, 전후 방향으로의 폭(너비, 길이)가 더 크다는 것을 의미할 수 있다.

위상 변환부(30)의 일측 횡 방향에는 제1 출력포트(2)가 형성되고, 위상 변환부(30)의 타측 횡 방향에는 제2 출력포트(3)가 형성될 수 있다. 구체적으로, 제1 위상 변환부(31)의 일측 횡 방향에는 제1 출력포트(2)가 형성되는 한편, 제1 위상 변환부(31)의 타측 횡 방향에는 제2 대향영역(3a)이 형성될 수 있다. 또한, 제2 위상 변환부(32)의 일측 횡 방향에는 제1 대향영역(2a)이 형성되는 한편, 제2 위상 변환부(32)의 타측 횡 방향에는 제2 출력포트(3)가 형성될 수 있다.

이에 따르면, 제1 위상 변환부(31)와 제2 위상 변환부(32)는 평면에서 보았을 때 횡 방향에 대하여 대칭 구조로 이루어질 수 있다.

제2 위상 변환부(32)는 기판(5, substrate)의 그라운드층을 제2 출력포트(3)로 사용할 수 있다.

기판(5)은 상부 금속판(41)과 하부 금속판(42) 사이에 개재되도록 마련될 수 있다. 기판(5)은 그라운드층 및 그라운드층 상에 마련되는 유전체층을 포함할 수 있다. 본 밸런(100)은 기판(5)의 그라운드층을 제2 출력포트(3)로 사용할 수 있다.

디바이더(20)는 하부 금속판(42)과 상부 금속판(41) 사이에 개재되는 복수의 메탈 비아(21)를 포함할 수 있다. 복수의 메탈 비아(21)는 기판(5)의 상하 방향으로 통과하도록 마련될 수 있다. 복수의 메탈 비아(21)는 비아의 상면이 상부 금속판(41)에 접촉되고, 비아의 하면이 하부 금속판(42)에 접촉되도록 마련될 수 있다.

복수의 메탈 비아(21)의 배열 및 상부 금속판(41)의 폭은, 디바이더(20)에 의하여 분할된 2개의 신호 각각에 대응하는 제1 브랜치(20a)와 제2 브랜치(20b)가 형성되도록 설정될 수 있다. 여기서, 복수의 메탈 비아(21)의 배열의 폭과 상부 금속판(41)의 폭이라 함은, 횡 방향으로의 폭(너비, 길이)를 의미할 수 있다.

디바이더(20)는 입력포트(1, port 1)를 통해 입력된 신호(입력신호)를 전달받아 2개의 신호로 분할할 수 있다. 디바이더(20)는 전단에 위치하는 미브랜치 영역 및 후단에 위치하는 브랜치 영역을 포함할 수 있다. 여기서, 디버이더(20)의 브랜치 영역은 제1 브랜치(20a) 및 제2 브랜치(20b)를 포함할 수 있다.

분할된 2개의 신호 중 제1 신호(분할된 제1 신호)는 제1 브랜치(20a)에 대응하는 신호일 수 있다. 이러한 제1 신호는 제1 브랜치(20a)에 의하여 일예로 상부 금속판(41)에 구비된 제1 위상 변환부(31)로 전달될 수 있다. 이를 통해, 제1 출력단자(2)는 제1 신호(분할된 제1 신호)의 위상과 동일한 위상을 갖는 출력신호(제1 출력신호)로서, 제1 신호 대비 위상 차가 0°인 제1 출력신호를 출력할 수 있다.

분할된 2개의 신호 중 제2 신호(분할된 제2 신호)는 제2 브랜치(20b)에 대응하는 신호일 수 있다. 이러한 제2 신호는 제2 브랜치(20b)에 의하여 일예로 하부 금속판(42)에 구비된 제2 위상 변환부(32)로 전달될 수 있다. 이를 통해, 제2 출력단자(3)는 제2 신호(분할된 제2 신호)의 위상과 동일한 위상을 갖는 출력신호(제2 출력신호)로서, 제2 신호 대비 위상 차가 180°인 제2 출력신호를 출력할 수 있다.

이러한 본 밸런(100)의 설계 구조에 의하면, 본 밸런(100)은 고주파수 대역에서 보다 180°의 위상차에 근접한 차동 신호를 생성하여 출력할 수 있는 밸런을 제공할 수 있다. 본 밸런(100)은 저주파수 대역뿐만 아니라 고주파수 대역에서 동작하는 밸런일 수 있다. 본 밸런(100)은 마이크로파 대역 및 밀리미터파 대역에서 보다 정확(명확)하게 180° 차이가 나는 신호를 출력하도록 동작할 수 있다. 일예로 본 밸런(100)은 57GHz 이상 62GHz 이하(예를 들면 60GHz)의 고주파수 대역에서 동작하는 밸런일 수 있으나, 이에만 한정되는 것은 아니며 다른 예로 본 밸런(100)은 저주파수 대역에서 동작하는 밸런일 수 있다.

도 6은 본원의 일 실시예에 따른 SIW를 이용한 밸런(본 밸런, 100)의 구조를 나타낸다. 특히, 도 6은 일예로 유전율(

)이 3.55이고, 기판(5, substrate)의 두께가 0.305 mm인 Rogers RT 4003C 기판으로 설계된 본 밸런(100)의 구조의 예를 나타낸다.

본 밸런(100)에서 디바이더(20)는 입력된 신호(입력신호)를 2개의 신호로 분할하는 3dB 디바이더일 수 있다. 디바이더(20)는 입력된 신호의 전력을 분할하는 전력 분배기(power divider) 등으로 달리 표현될 수 있다. 디바이더(20)는 입력된 신호를 반으로 나누어 후단에 연결된 위상 변환부(30)로 제공할 수 있다.

위상 변환부(30)는 디바이더(20)로부터 전달받은 분할된 신호의 위상을 반대로 바꿀 수 있다. 위상 변환부(30)는 제1 출력포트(2)를 통해 출력되는 신호(제1 출력신호)와 제2 출력포트(3)를 통해 출력되는 신호(제2 출력신호)의 위상차가 180°가 되도록, 디바이더(20)로부터 전달받은 분할된 2개의 신호의 위상을 변환시킬 수 있다.

도 7은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)의 제1 출력포트(2)에서의 전자기장(Electric field, E-field) 분포를 나타낸다. 특히, 도 7은 본 밸런(100)이 커넥터(connector)와 연결되기 전/후의 제1 출력포트(2)에서의 전자기장 분포를 나타낸다.

도 8은 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)의 제2 출력포트(3)에서의 전자기장(Electric field, E-field) 분포를 나타낸다. 특히, 도 8은 본 밸런(100)이 커넥터와 연결되기 전/후의 제2 출력포트(3)에서의 전자기장 분포를 나타낸다.

도 7을 참조하면, 본 밸런(100)에서 하부 금속판(42) 내 제1 대향영역(2a)은 제1 출력포트(2, port 2)의 폭보다 큰 폭을 가지도록 형성될 수 있다. 즉, 제1 출력포트(2)의 하측에 위치하는 제1 대향영역(2a)은 제1 출력포트(2)의 폭보다 큰 폭을 가질 수 있다. 이에 따라, 커넥터와 연결되었을 때, 제1 출력포트(2)에서의 전자기장 분포가 제1 출력포트(2)를 기준으로 방사형으로 퍼지는 형상으로 나타남을 확인할 수 있다.

도 8을 참조하면, 본 밸런(100)에서 상부 금속판(41) 내 제2 대향영역(3a)은 제2 출력포트(3, port 3)의 폭보다 큰 폭을 가지도록 형성될 수 있다. 즉, 제3 출력포트(3)의 상측에 위치하는 제2 대향영역(3a)은 제2 출력포트(3)의 폭보다 큰 폭을 가질 수 있다. 이에 따라, 커넥터와 연결되었을 때, 제2 출력포트(3)에서의 전자기장 분포가 제2 출력포트(3)를 향하여 모아지는(집중되는) 형상으로 나타남을 확인할 수 있다.

본 밸런(100)에서 고려되는 파라미터(parameter)는 아래 표 1과 같을 수 있다. 표 1에 도시된 파라미터들의 단위는 일예로 mm 일 수 있다. 본 밸런(100)에서 고려되는 파라미터들은 예시적으로 CST 툴(tool)을 통해 최적화된 것일 수 있다.

[표 1]

여기서, asiw는 SIW의 폭으로서, 횡 방향으로 서로 간격을 두고 이격된 두 개의 비아(21) 열 간의 간격에 대응하는 폭을 의미한다. wo는 입력단자부(10)에 포함된 마이크로스트립 라인(11)의 폭을 의미한다. dv는 비아(21)의 지름을 의미한다. pv는 비아(21)의 중심 사이의 거리, 즉 비아의 중심과 이웃한 비아의 중심 간의 거리를 의미한다. wt는 입력단자부(10)에 포함된 테이퍼형 마이크로스트립 트랜지션(12)의 선폭을 의미한다. lt는 입력단자부(10)에 포함된 테이퍼형 마이크로스트립 트랜지션(12)의 길이를 의미한다.

또한, L1은 디바이더(20) 내 전단에 위치하는 미브랜치 영역의 길이를 의미할 수 있다. 달리 표현해, L1은 미브랜치 영역에 배치되는 비아 열의 길이를 의미할 수 있다. L2는 디바이더(20) 내 후단에 위치하는 브랜치 영역(즉, 제1 브랜치와 제2 브랜치를 포함하는 영역)의 길이를 의미할 수 있다. 달리 표현해, L2는 브랜치 영역에 배치되는 비아 열의 길이를 의미할 수 있다. L3은 디버이더(20) 내에서 제1 브랜치(20a)와 제2 브랜치(20b) 사이에 전후방향을 따라 배치되는 비아 열의 길이를 의미할 수 있다.

또한, sl1은 입력단자부(10)에 포함된 마이크로스트립 라인(11)의 길이를 의미할 수 있다. sl2는 제1 출력단자부(50)에 포함된 마이크로스트립 라인(52) 중 제1 라인(52a)의 길이, 및 제2 출력단자부(60)에 포함된 마이크로스트립 라인(62) 중 제1 라인(62a)의 길이를 의미할 수 있다. sl3은 제1 출력단자부(50)에 포함된 마이크로스트립 라인(52) 중 제2 라인(52b)의 길이, 및 제2 출력단자부(60)에 포함된 마이크로스트립 라인(62) 중 제2 라인(62b)의 길이를 의미할 수 있다.

본원은 제1 출력포트(2)와 제2 출력포트(3)가 서로 대칭 구조를 가지도록 하고, 제2 출력포트(3)가 기판(5)의 그라운드층을 사용하는 구조를 가지도록 하는 본 밸런(100)을 제공할 수 있다. 이러한 본원은 종래 SIW를 이용한 밸런 기술 대비, 밸런 설계시 고려되는 파라미터들(변수들)의 수를 크게 줄이면서, 밸런의 기능을 충실히 수행할 수 있도록 하는 밸런, 즉 출력단의 두 신호의 위상 차가 180°에 상당히 근접하게 나타나도록 하는 밸런을 제공할 수 있다.

이하에서는 본 밸런(100)의 성능 검증을 위한 시뮬레이션 결과에 대하여 설명한다.

도 9a 내지 도 9c는 본원의 일 실험 결과로서, 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)의 입력포트(1, port 1), 제1 출력포트(2, port 2) 및 제2 출력포트(3, port 3) 각각의 전자기장(E-field) 분포의 시뮬레이션 결과를 나타낸 도면이다.

도 9a 내지 도 9c를 참조하면, 입력포트(1, port 1)와 제1 출력포트(2, port 2)의 위상은 동일하게 나타나고, 제2 출력포트(3, port 3)의 위상은 입력포트(1, port 1)와 제1 출력포트(2, port 2)의 위상과는 반대로 분포되도록 나타남을 확인할 수 있다. 즉, 제1 출력포트(2)와 제2 출력포트(3) 간에 180°의 위상 차이가 발생함을 확인할 수 있다.

도 10은 본원의 일 실험 결과로서, 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)을 시뮬레이션한 s-파라미터(parameter)의 결과를 나타낸 도면이다. 도 11은 본원의 일 실험 결과로서, 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)에서 s21과 s31의 위상을 나타낸 도면이다.

여기서, s-파라미터라 함은 각 포트(Port)간의 전압/전력 배분을 보기 위해 이용되는 것으로서, 주파수 분포상에서 입력 대 출력 전압의 비를 의미할 수 있다.

도 10에서, 일예로 s21은 포트 1(port 1)인 입력포트(1)에서 입력한 전압과 포트 2(port 2)인 제1 출력포트(2)로 출력되는 전압의 비율을 의미할 수 있다. 달리 표현해, s21은 입력포트(1, port 1)로 입력된 전력이 제1 출력포트(2, port 2)로 얼마나 출력되는지를 나타낸 수치를 의미할 수 있다. 즉 s11은 입력포트(1)의 신호 특성을 나타내고, s21은 제1 출력포트(2)의 신호 특성을 나타내고, s31은 제2 출력포트(3)의 신호 특성을 나타낸다.

도 10을 참조하면, 본원의 일 실험에 따른 본 밸런(100)의 시뮬레이션 결과, s11은 57GHz에서 62GHz까지 반사 손실(return loss)이 -12dB 이하로 나타남을 확인할 수 있다. 또한, 60GHz에서 s21, s31은 각각 -5.2dB, -5.18dB로 나타남을 확인할 수 있다.

이때, 60GHz에서 s21와 s31의 반사 손실은 예측했던 결과인-3dB 보다 다소 손실(loss)이 크게 발생하는 것으로 나타났는데, 이는 SIW와 SIW-microstrip transition에서 발생한 것으로 60GHz의 고주파수 대역이기 때문에 더 큰 손실로 이어진 것으로 추측될 수 있다.

한편, 도 11을 참조하면, 본 밸런(100)은 57GHz 이상 62GHz 이하인 고주파수 대역 범위 내에서 179.818° 부터 180.094° 까지의 위상 차이가 나타남을 확인할 수 있다. 즉, s21과 s31의 위상차가 180°에 상당히 가깝게 나타나는 바, 본 밸런(100)은 180°에 거의 근접한 차동신호를 출력할 수 있다.

이러한 본 밸런(100)은 밸런의 특징을 보여주며, 이는 본원에서 제안하는 본 밸런(100)이 밸런의 기능을 충실히 수행할 수 있도록 하는 밸런임을 의미할 수 있다.

도 12는 본원의 일 실험 결과로서, 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(100)에서 SIW-microstrip transition으로 인한 삽입 손실(insertion loss)을 나타낸 도면이다. 특히, 도 12는 일예로 10mm 길이의 SIW에 2개의 SIW-microstrip transition을 연결하여 시뮬레이션한 결과를 나타낸다.

도 12를 참조하면, 모든 삽입 손실(insertion loss)는 동작 주파수 범위에서 -1.04 dB를 기준으로 최대 0.08 dB의 리플(ripple)이 발생함을 확인할 수 있다.

또한, 본원의 일 실험 결과에 따르면, 본 밸런(100)은 고주파수 대역인 57GHz 이상 62GHz 이하의 대역폭에서, 제1 출력포트(2, port2)와 제2 출력포트(3, port3) 사이의 최대 진폭 오차와 최대 위상 오차가 아래 표 2과 같이 나타남을 확인할 수 있다.

[표 2]

즉, 본원의 일 실험 결과, 본 밸런(100)은 고주파수 대역에서 제1 출력포트(2)와 제2 출력포트(3) 간의 최대 진폭 오차가 0.073 dB로 나타나고, 최대 위상 오차가 0.182°로 나타났다.

본원은 고주파수 대역(예시적으로, 60GHz 대역)뿐만 아니라 저주파수 대역에서 동작하는 기판 집적 도파관 기반의 밸런(본 밸런, 100) 설계 기술에 대하여 제안한다. 상술한 본원의 일 실험 결과에 따르면, 본원에서 제안하는 밸런(본 밸런, 100)은 위상차가 180°로 나타나는 바, 차동 신호의 특징을 잘 나타내고 있음을 확인할 수 있다. 즉, 본원은 보다 정확한 180°의 위상차를 보이는 본 밸런(100)을 제공할 수 있다.

종래에 공지된 밸런 기술들은 대부분 출력신호 간의 위상차가 180°를 상당히 벗어나는 문제가 있다. 반면, 본 밸런(100)에 의하면, 본원은 저주파수 대역뿐만 아니라, 특히 고주파수 대역(예시적으로, 60GHz 대역)에서 제1 출력포트와 제2 출력포트 간의 위상이 보다 정확(명확)하게 180° 차이가 나타나도록 하는 밸런(본 밸런, 100)을 제공할 수 있다. 본 밸런(100)은 일반적인 마이크로파 대역 및 밀리미터파 대역에서 정확한 180°의 위상 차를 갖는 신호를 출력할 수 있다. 또한, 본원은 종래의 밸런 설계 기술 대비, 대칭 구조를 통해 파라미터들을 많이 감소시키며 간단하게 밸런을 설계할 수 있는 기술을 제공할 수 있다.

다시 말해, 본원은 substrate integrated waveguide(SIW) 구조를 기반으로 하는 밸런(balun) 설계 기술에 대하여 제안한다. SIW 구조는 기존의 microstrip line 등에 비해 손실이 적어 저주파수 대역부터 고주파수 대역까지 모두 적용시키기 쉬운 특징이 있다. 본 밸런(100)은 디바이더(20, 3dB divider)에 의해 입력된 신호(단동 신호)를 2개의 신호로 나눈 후, 분할된 신호의 위상을 반대로 추출하는 형태를 통해 차동 신호를 생성하여 제공할 수 있다.

한편, 본원의 일 실시예에 따르면, 본원은 상술한 본원의 일 실시예에 따른 기판 집적 도파관을 이용한 밸런(본 밸런, 100)에 의한 차동신호 생성 방법을 제공할 수 있다.

본원의 일 실시예에 따른 차동신호 생성 방법은 앞서 설명한 본 장치(100)에 의하여 수행될 수 있다. 따라서, 이하 생략된 내용이라고 하더라도 본 장치(100)에 대하여 설명된 내용은 차동신호 생성 방법에 대한 설명에도 동일하게 적용될 수 있다.

간단히 설명하면, 본 밸런(100)에 의한 차동신호 생성 방법은, 입력포트를 통해 신호(입력신호)를 입력받는 단계, 입력포트를 통해 입력된 신호(입력신호)를 디바이더에 의해 2개의 신호로 분할하는 단계, 및 위상 변환부를 통해 디바이더에 의해 분할된 2개의 신호의 위상을 변환시켜 출력시키는 단계를 포함할 수 있다.

이때, 위상 변환부는, 디바이더로부터 전달받은 2개의 신호의 위상을 변환시킨 후 제1 출력포트와 제2 출력포트로 출력할 수 있다.

특히, 위상 변환부 중 제1 위상 변환부는 분할된 2개의 신호 중 어느 하나의 신호에 대하여, 어느 하나의 신호의 위상 대비 0°의 위상 차를 갖는 신호를 제1 출력신호로 하여 제1 출력포트(2)로 출력시킬 수 있다. 위상 변환부 중 제2 위상 변환부는 분할된 2개의 신호 중 상기 어느 하나의 신호를 제외한 나머지 신호에 대하여, 나머지 신호의 위상 대비 180°의 위상 차를 갖는 신호를 제2 출력신호로 하여 제2 출력포트(3)로 출력시킬 수 있다.

이를 통해, 위상 변환부는 제1 출력포트와 제2 출력포트를 통해 서로 간에 180°의 위상 차이가 나는 출력신호를 출력시킬 수 있다.

상술한 설명에서, 각 단계들은 본원의 구현예에 따라서, 추가적인 단계들로 더 분할되거나, 더 적은 단계들로 조합될 수 있다. 또한, 일부 단계는 필요에 따라 생략될 수도 있고, 단계 간의 순서가 변경될 수도 있다.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

100: 기판 집적 도파관을 이용한 밸런
1: 입력포트
2: 제1 출력포트
3: 제2 출력포트
5: 기판
10: 입력단자부
20: 디바이더
21: 비아
30: 위상 변환부
31: 제1 위상 변환부
32: 제2 위상 변환부
41: 상부 금속판
42: 하부 금속판

Claims (7)

1. 기판 집적 도파관(Substrate Integrated Waveguide, SIW)을 이용한 밸런(Balun)으로서,
   입력포트를 포함하는 입력단자부;
   기판 집적 도파관 형태로 구비되되, 상기 입력단자부의 후단과 연결되어 상기 입력포트를 통해 입력된 신호를 전달받아 2개의 신호로 분할하도록 구비되는 디바이더; 및
   상기 디바이더의 후단과 연결되어 상기 2개의 신호를 전달받아 상기 2개의 신호 사이에 180°의 위상차가 발생하도록 위상을 변환시켜 제1 출력포트와 제2 출력포트로 제공하는 위상 변환부를 포함하되,
   상기 디바이더 및 상기 위상 변환부는, 하부 금속판 및 상기 하부 금속판 상에 이격 배치되는 상부 금속판에 의해 각각 구비되고,
   상기 위상 변환부는, 상부 금속판에 상기 제1 출력포트가 형성되는 제1 위상 변환부 및 상기 하부 금속판에 상기 제2 출력포트가 형성되는 제2 위상 변환부를 포함하는 것인, 기판 집적 도파관을 이용한 밸런.
2. 제1항에 있어서,
   상기 제1 출력포트와 상기 제2 출력포트는, 각각이 형성된 금속판은 상이하나 평면에서 보았을 때 횡 방향에 대하여 대칭인 구조를 갖는 것인, 기판 집적 도파관을 이용한 밸런.
3. 제1항에 있어서,
   상기 하부 금속판은 상기 제1 출력포트와 대향하는 제1 대향영역을 가지도록 구비되되, 상기 제1 대향영역은 상기 제1 출력포트의 폭보다 큰 폭을 가지도록 형성되고,
   상기 상부 금속판은 상기 제2 출력포트와 대향하는 제2 대향영역을 가지도록 구비되고, 상기 제2 대향영역은 상기 제2 출력포트의 폭보다 큰 폭을 가지도록 형성되는 것인, 기판 집적 도파관을 이용한 밸런.
4. 제3항에 있어서,
   상기 제2 위상 변환부는, 상기 하부 금속판의 그라운드층을 상기 제2 출력포트로 사용하는 것인, 기판 집적 도파관을 이용한 밸런.
5. 제1항에 있어서,
   상기 디바이더는, 상기 하부 금속판과 상기 상부 금속판 사이에 개재되는 복수의 메탈 비아를 포함하고,
   상기 복수의 메탈의 배열 및 상기 상부 금속판의 폭은, 분할된 상기 2개의 신호 각각에 대응하는 제1 브랜치와 제2 브랜치가 형성되도록 설정되는 것인, 기판 집적 도파관을 이용한 밸런.
6. 제1항에 있어서,
   상기 밸런은, 마이크로파 대역 및 밀리미터파 대역에서 동작하는 밸런인 것인, 기판 집적 도파관을 이용한 밸런.
7. 제1항에 따른 기판 집적 도파관을 이용한 밸런에 의한 차동신호 생성 방법.

Images