KR20210043233A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20210043233A
KR20210043233A KR1020190126160A KR20190126160A KR20210043233A KR 20210043233 A KR20210043233 A KR 20210043233A KR 1020190126160 A KR1020190126160 A KR 1020190126160A KR 20190126160 A KR20190126160 A KR 20190126160A KR 20210043233 A KR20210043233 A KR 20210043233A
Authority
KR
South Korea
Prior art keywords
sub
electrode
pixel
disposed
nanostructure
Prior art date
Application number
KR1020190126160A
Other languages
Korean (ko)
Inventor
최혜주
박용민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190126160A priority Critical patent/KR20210043233A/en
Publication of KR20210043233A publication Critical patent/KR20210043233A/en

Links

Images

Classifications

    • H01L51/502
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H01L27/3211
    • H01L51/0014
    • H01L51/5203
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H01L2251/558
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

According to an example of the present invention, a display device comprises: a substrate having a plurality of sub-pixels; a first electrode disposed on each of the plurality of sub-pixels; an organic light emitting layer disposed on the first electrode; a second electrode disposed on the organic light emitting layer; and a nanostructure disposed in the remaining sub-pixels except for one sub-pixel among the plurality of sub-pixels, wherein the first electrode disposed on the remaining sub-pixels is installed to cover the nanostructure so as to shorten time for which the organic light emitting layer is exposed by an etching material in an etching process for patterning the organic light emitting layer, thereby minimizing damage to the organic light emitting layer and lowering surface resistance of the first electrode.

Description

표시장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 출원은 영상을 표시하는 표시장치에 관한 것이다.The present application relates to a display device that displays an image.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치, 발광 표시장치, 유기 발광 표시장치, 마이크로 발광 표시장치, 양자점 발광 표시장치 등과 같은 여러 가지 표시장치가 활용되고 있다.As the information society develops, demands for display devices for displaying images are increasing in various forms. Accordingly, in recent years, various display devices such as a liquid crystal display device, a light emitting display device, an organic light emitting display device, a micro light emitting display device, and a quantum dot light emitting display device have been used.

유기 발광 표시장치는 유기발광층의 적색, 녹색, 청색 화소 형성 시, FMM 기술을 이용할 경우 증착 마스크의 처짐에 대한 문제로 마스크 쉐도우에 의해 중소형 패널 제작이 가능하나, 대면적 적용은 어렵다. 반면, 포토 레지스트를 이용한 포토 공정은 유기발광층의 적색, 녹색, 청색 미세 패턴 형성이 가능하며, FMM 대비 대면적 패널 제작이 가능한 기술이다. 그러나, 포토 공정이 갖는 다수의 코팅 공정, 노광 공정, 및 식각 공정에 의해 발광소자의 소자 특성이 저하되는 문제가 있다. 이러한 문제는 헤드 장착형 디스플레이와 같이 초고해상도를 요구하는 표시장치일 경우 더 심화된다.In the organic light-emitting display device, when forming red, green, and blue pixels of the organic light-emitting layer, when using the FMM technology, it is possible to fabricate small and medium-sized panels by using a mask shadow due to the problem of sagging of the deposition mask, but it is difficult to apply a large area. On the other hand, the photo process using a photoresist enables the formation of red, green, and blue fine patterns of the organic light-emitting layer, and is a technology capable of producing a large-area panel compared to FMM. However, there is a problem in that the device characteristics of the light emitting device are deteriorated by a number of coating processes, exposure processes, and etching processes of the photo process. This problem is worsened in the case of a display device requiring ultra-high resolution, such as a head-mounted display.

본 출원은 유기발광층의 소자 특성이 저하되는 것을 방지할 수 있는 표시장치를 제공하는 것을 기술적 과제로 한다.An object of the present application is to provide a display device capable of preventing deterioration of device characteristics of an organic light emitting layer.

본 출원의 일 실시예에 따른 표시장치는 복수의 서브 화소를 갖는 기판, 복수의 서브 화소 각각에 배치된 제1 전극, 제1 전극 상에 배치된 유기발광층, 유기발광층 상에 배치된 제2 전극, 및 복수의 서브 화소 중 하나의 서브 화소를 제외한 나머지 서브 화소에 배치된 나노 구조물을 포함하고, 나머지 서브 화소에 배치된 제1 전극은 나노 구조물을 덮도록 구비될 수 있다.A display device according to an exemplary embodiment of the present application includes a substrate having a plurality of sub-pixels, a first electrode disposed on each of the plurality of sub-pixels, an organic emission layer disposed on the first electrode, and a second electrode disposed on the organic emission layer. , And a nanostructure disposed in the remaining sub-pixels except for one of the plurality of sub-pixels, and the first electrode disposed in the remaining sub-pixels may be provided to cover the nano structure.

본 출원에 따른 표시장치는 제1 서브 화소를 제외한 제2 서브 화소와 제3 서브 화소에 배치된 나노 구조물을 덮도록 제1 전극이 구비됨으로써, 유기발광층을 패터닝하기 위한 식각공정에서 유기발광층이 식각물질에 노출되는 시간을 단축시킬 수 있으므로 유기발광층이 손상되는 것을 최소화할 수 있을 뿐만 아니라, 제1 전극의 면저항을 낮출 수 있다.In the display device according to the present application, the first electrode is provided to cover the nanostructures disposed in the second sub-pixel and the third sub-pixel excluding the first sub-pixel, so that the organic emission layer is etched in the etching process for patterning the organic emission layer. Since the exposure time to the material can be shortened, damage to the organic light emitting layer can be minimized, and the sheet resistance of the first electrode can be reduced.

위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects of the present application mentioned above, other features and advantages of the present application will be described below or will be clearly understood by those of ordinary skill in the art from such technology and description.

도 1은 본 출원의 일 실시예에 따른 표시장치의 개략적인 단면도이다.
도 2는 본 출원의 다른 실시예에 따른 표시장치의 개략적인 단면도이다.
도 3은 도 1의 제1 전극과 유기발광층을 개략적으로 나타낸 도면이다.
도 4a는 도 3의 A부분의 개략적인 확대도이다.
도 4b는 도 3의 B부분의 개략적인 확대도이다.
도 5a 내지 도 5p는 본 출원의 일 실시예에 따른 표시장치의 개략적인 제조 공정 단면도이다.
도 6은 도 1의 제1 전극의 두께에 따른 면저항을 나타낸 그래프이다.
도 7a 내지 도 7c는 본 출원의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다.
1 is a schematic cross-sectional view of a display device according to an exemplary embodiment of the present application.
2 is a schematic cross-sectional view of a display device according to another exemplary embodiment of the present application.
3 is a diagram schematically illustrating a first electrode and an organic light emitting layer of FIG. 1.
4A is a schematic enlarged view of part A of FIG. 3.
4B is a schematic enlarged view of part B of FIG. 3.
5A to 5P are schematic cross-sectional views of a manufacturing process of a display device according to an exemplary embodiment of the present application.
6 is a graph showing sheet resistance according to the thickness of the first electrode of FIG. 1.
7A to 7C relate to a display device according to another exemplary embodiment of the present application, which relates to a head mounted display (HMD) device.

본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 출원의 개시가 완전하도록 하며, 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present application, and a method of achieving them will become apparent with reference to examples described below in detail together with the accompanying drawings. However, the present application is not limited to the examples disclosed below, but will be implemented in a variety of different forms, and only these examples are intended to complete the disclosure of the present application, and to those of ordinary skill in the technical field to which the present application belongs. It is provided to fully inform the scope of the invention, and this application is only defined by the scope of the claims.

본 출원의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 출원 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining an example of the present application are exemplary, and the present application is not limited to the illustrated matters. The same reference numerals refer to the same elements throughout the specification. In addition, in describing the present application, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present application, the detailed description thereof will be omitted. When'include','have', and'consist of' mentioned in the present application are used, other parts may be added unless'only' is used. In the case of expressing the constituent elements in the singular, it includes the case of including the plural unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is interpreted as including an error range even if there is no explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship of two parts is described as'upper','upper of','lower of','next to','right' Or, unless'direct' is used, one or more other parts may be located between the two parts.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.First, second, etc. are used to describe various elements, but these elements are not limited by these terms. These terms are only used to distinguish one component from another component. Accordingly, the first component mentioned below may be the second component within the technical idea of the present application.

본 출원의 구성 요소를 설명하는 데 있어서, 제 1, 제 2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the constituent elements of the present application, terms such as first and second may be used. These terms are only for distinguishing the component from other components, and the nature, order, order, or number of the component is not limited by the term. When a component is described as being "connected", "coupled" or "connected" to another component, the component may be directly connected or connected to that other component, but other components between each component It should be understood that "interposed" or that each component may be "connected", "coupled" or "connected" through other components.

본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each of the features of the various examples of the present application can be partially or completely combined or combined with each other, technically various interlocking and driving are possible, and each of the examples can be implemented independently of each other or can be implemented together in an association relationship. .

이하에서는 본 출원에 따른 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.Hereinafter, an example of a display device according to the present application will be described in detail with reference to the accompanying drawings. In adding reference numerals to elements of each drawing, the same elements may have the same numerals as possible even if they are indicated on different drawings.

도 1은 본 출원의 일 실시예에 따른 표시장치의 개략적인 단면도이고, 도 3은 도 1의 제1 전극과 유기발광층을 개략적으로 나타낸 도면이고, 도 4a는 도 3의 A부분의 개략적인 확대도이며, 도 4b는 도 3의 B부분의 개략적인 확대도이다.1 is a schematic cross-sectional view of a display device according to an exemplary embodiment of the present application, FIG. 3 is a schematic view showing a first electrode and an organic light emitting layer of FIG. 1, and FIG. 4A is a schematic enlargement of part A of FIG. 3 FIG. 4B is a schematic enlarged view of part B of FIG. 3.

도 1, 및 도 3 내지 도 4b를 참조하면, 본 출원의 일 실시예에 따른 표시장치(1)는 기판(2), 회로 소자층(3), 제1 전극(4), 나노 구조물(NS), 제1 뱅크(5), 제2 뱅크(6), 유기발광층(7), 제2 전극(8), 및 봉지층(9)을 포함한다.1 and 3 to 4B, the display device 1 according to the exemplary embodiment of the present application includes a substrate 2, a circuit element layer 3, a first electrode 4, and a nanostructure (NS). ), a first bank 5, a second bank 6, an organic light emitting layer 7, a second electrode 8, and an encapsulation layer 9.

상기 기판(2)은 플라스틱 필름(plastic film), 유리 기판(glass substrate), 또는 실리콘과 같은 반도체 기판일 수 있다. 상기 기판(2)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다.The substrate 2 may be a plastic film, a glass substrate, or a semiconductor substrate such as silicon. The substrate 2 may be made of a transparent material or may be made of an opaque material.

상기 기판(2) 상에는 복수의 화소가 구비되어 있다. 일 예에 따른 기판(2)은제1 서브 화소(21), 제2 서브 화소(22), 및 제3 서브 화소(23)로 구비될 수 있다. 상기 제2 서브 화소(22)는 제1 서브 화소(21)의 일측에 인접하게 배치될 수 있다. 상기 제3 서브 화소(23)는 상기 제2 서브 화소(22)의 일측에 인접하게 배치될 수 있다. 이에 따라, 상기 제1 서브 화소(21), 제2 서브 화소(22), 및 제3 서브 화소(23)는 상기 기판(2) 상에 제1 방향(D1, 도 1에 도시됨)으로 순차적으로 배치될 수 있다. 상기 제1 방향(D1)은 기판(2)의 상면과 나란한 방향을 의미하며, 도 1을 기준으로 좌측에서 우측을 향하는 방향일 수 있다.A plurality of pixels are provided on the substrate 2. The substrate 2 according to an example may include a first sub-pixel 21, a second sub-pixel 22, and a third sub-pixel 23. The second sub-pixel 22 may be disposed adjacent to one side of the first sub-pixel 21. The third sub-pixel 23 may be disposed adjacent to one side of the second sub-pixel 22. Accordingly, the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23 are sequentially formed on the substrate 2 in a first direction (D1, shown in FIG. 1). Can be placed as The first direction D1 refers to a direction parallel to the upper surface of the substrate 2 and may be a direction from left to right based on FIG. 1.

상기 제1 서브 화소(21)는 적색(R) 광을 방출하고, 상기 제2 서브 화소(22)는 녹색(G) 광을 방출하고, 상기 제3 서브 화소(23)는 청색(B) 광을 방출하도록 구비될 수 있지만, 반드시 이에 한정되는 것은 아니고 화이트를 포함한 다양한 색의 광을 발광할 수도 있다. 또한, 각각의 서브 화소들(21, 22, 23)의 배열 순서는 다양하게 변경될 수 있다.The first sub-pixel 21 emits red (R) light, the second sub-pixel 22 emits green (G) light, and the third sub-pixel 23 emits blue (B) light. It may be provided to emit light, but is not limited thereto, and may emit light of various colors including white. In addition, the arrangement order of each of the sub-pixels 21, 22, and 23 may be variously changed.

상기 제1 서브 화소(21), 상기 제2 서브 화소(22), 및 제3 서브 화소(23) 각각은 제1 전극(4), 유기발광층(7), 및 제2 전극(8)을 포함하도록 구비될 수 있다.Each of the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23 includes a first electrode 4, an organic emission layer 7, and a second electrode 8 It can be provided so as to.

상기 제1 서브 화소(21), 상기 제2 서브 화소(22), 및 상기 제3 서브 화소(23) 중 하나의 서브 화소를 제외한 나머지 서브 화소에는 나노 구조물(NS)이 배치될 수 있다. 일 예에 따른 나노 구조물(NS)은 제1 서브 화소(21)를 제외한 제2 서브 화소(22)와 제3 서브 화소(23)에만 배치될 수 있다.A nano structure NS may be disposed in the remaining sub-pixels except for one of the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23. The nanostructure NS according to an example may be disposed only in the second sub-pixel 22 and the third sub-pixel 23 except for the first sub-pixel 21.

상기 나노 구조물(NS)은 본 출원의 일 실시예에 따른 표시장치(1)를 제조하는 제조공정에서 필연적으로 형성되는 것으로써, 나노 크기를 갖는 바늘 형태의 구조물이다. 상기 나노 구조물(NS)의 형태는 제조 공정에 따라 단면이 삼각형, 반원 등 다양한 형태로 형성될 수도 있다. 상기 나노 구조물(NS)은 유기발광층을 구성하는 물질, 쉴드층(SL)을 구성하는 물질, 및 유기발광층을 구성하는 물질과 쉴드층(SL)을 구성하는 물질이 혼합된 물질 중 하나로 이루어질 수 있다.The nanostructure NS is inevitably formed in the manufacturing process of manufacturing the display device 1 according to the exemplary embodiment of the present application, and is a needle-shaped structure having a nano size. The shape of the nanostructure NS may be formed in various shapes such as a triangle or a semicircle in cross section according to a manufacturing process. The nanostructure NS may be made of one of a material constituting an organic light-emitting layer, a material constituting the shield layer SL, and a material in which a material constituting the organic light-emitting layer and a material constituting the shield layer SL are mixed. .

상기 나노 구조물(NS)은 후술할 제조 공정에 따라 제1 서브 화소(21)에는 형성되지 않고, 제2 서브 화소(22)와 제3 서브 화소(23)에만 형성될 수 있다. 그리고, 나노 구조물(NS)은 제2 서브 화소(22)에서는 일단으로 구비되고, 제3 서브 화소(23)에서는 이단으로 구비될 수 있으며, 제1 전극(4)에 의해 덮일 수 있다. The nanostructure NS may not be formed in the first sub-pixel 21 according to a manufacturing process to be described later, but may be formed only in the second sub-pixel 22 and the third sub-pixel 23. In addition, the nanostructure NS may be provided as one end in the second sub-pixel 22, and may be provided in two ends in the third sub-pixel 23, and may be covered by the first electrode 4.

상기 제1 전극(4)이 나노 구조물(NS)을 덮는 이유는, 나노 구조물(NS)이 후술할 제조 공정에 의해 제1 전극(4)의 상면에 배치되게 되는데, 이러한 나노 구조물을 덮지 않으면 제1 전극(4)과 유기발광층(7) 사이에 나노 구조물이 위치하게 되어서 나노 구조물이 배치된 서브 화소가 균일하지 않게 발광되기 때문이다.The reason why the first electrode 4 covers the nanostructure NS is that the nanostructure NS is disposed on the upper surface of the first electrode 4 by a manufacturing process to be described later. 1 This is because the nanostructure is positioned between the electrode 4 and the organic light emitting layer 7 so that the sub-pixels on which the nanostructure is disposed are unevenly emit light.

따라서, 본 출원의 일 실시예에 따른 표시장치(1)는 제1 전극(4)을 복수의 층으로 구비하여서 제1 전극(4)의 상면에 배치되는 나노 구조물(NS)을 덮음으로써, 상기와 같은 불균일한 발광 문제를 해결하도록 구비될 수 있다.Accordingly, the display device 1 according to the exemplary embodiment of the present application includes the first electrode 4 in a plurality of layers to cover the nanostructure NS disposed on the upper surface of the first electrode 4, It may be provided to solve the non-uniform light emission problem such as.

결과적으로, 나노 구조물(NS)이 배치되는 서브 화소의 제1 전극은 나노 구조물(NS)을 덮기 위해 나노 구조물(NS)이 배치되지 않는 서브 화소의 제1 전극보다 더 두껍게 구비될 수 있다. 이에 대한 구체적인 설명은 도 5a 내지 도 5p의 제조 공정을 설명하면서 함께 설명하기로 한다.As a result, the first electrode of the sub-pixel on which the nano structure NS is disposed may be thicker than the first electrode of the sub-pixel on which the nano structure NS is not disposed to cover the nano structure NS. A detailed description of this will be described together while explaining the manufacturing process of FIGS. 5A to 5P.

본 출원의 일 실시예에 따른 표시장치(1)는 발광된 광이 상부 쪽으로 방출되는 소위 상부 발광(Top emision) 방식으로 이루어지고, 따라서, 상기 기판(2)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다.The display device 1 according to the exemplary embodiment of the present application is made in a so-called top emission method in which the emitted light is emitted upward. Therefore, the material of the substrate 2 is not only a transparent material but also an opaque material. One material can be used.

상기 회로 소자층(3)은 기판(2)의 일면 상에 마련된다.The circuit element layer 3 is provided on one surface of the substrate 2.

상기 회로 소자층(3)에는 복수개의 박막 트랜지스터(31, 32, 33), 각종 신호 배선들, 및 커패시터 등을 포함하는 회로 소자가 서브 화소(21, 22, 23) 별로 구비되어 있다. 상기 신호 배선들은 게이트 라인, 데이터 라인, 전원 라인, 및 기준 라인을 포함하여 이루어질 수 있고, 상기 박막 트랜지스터(31, 32, 33)는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다. 서브 화소들(21, 22, 23)은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의된다.In the circuit element layer 3, circuit elements including a plurality of thin film transistors 31, 32, and 33, various signal wires, and capacitors are provided for each of the sub-pixels 21, 22, and 23. The signal wires may include a gate line, a data line, a power line, and a reference line, and the thin film transistors 31, 32, and 33 may include a switching thin film transistor, a driving thin film transistor, and a sensing thin film transistor. have. The sub-pixels 21, 22, and 23 are defined by an intersection structure of gate lines and data lines.

상기 스위칭 박막 트랜지스터는 상기 게이트 라인에 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 라인으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터에 공급하는 역할을 한다.The switching thin film transistor is switched according to a gate signal supplied to the gate line and serves to supply a data voltage supplied from the data line to the driving thin film transistor.

상기 구동 박막 트랜지스터는 상기 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 라인에서 공급되는 전원으로부터 데이터 전류를 생성하여 상기 제1 전극(4)에 공급하는 역할을 한다.The driving thin film transistor is switched according to a data voltage supplied from the switching thin film transistor to generate a data current from power supplied from the power line and supply it to the first electrode 4.

상기 센싱 박막 트랜지스터는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 하는 것으로서, 상기 게이트 라인 또는 별도의 센싱 라인에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터의 전류를 상기 기준 라인으로 공급한다.The sensing thin film transistor serves to sense a threshold voltage deviation of the driving thin film transistor that causes image quality deterioration, and the current of the driving thin film transistor in response to a sensing control signal supplied from the gate line or a separate sensing line. Is supplied to the reference line.

상기 커패시터는 상기 구동 박막 트랜지스터에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 하는 것으로서, 상기 구동 박막 트랜지스터의 게이트 단자 및 소스 단자에 각각 연결된다.The capacitor serves to maintain a data voltage supplied to the driving thin film transistor for one frame, and is connected to a gate terminal and a source terminal of the driving thin film transistor, respectively.

제1 트랜지스터(31), 제2 트랜지스터(32), 및 제3 트랜지스터(33)는 회로 소자층(3) 내에 개별 서브 화소(21, 22, 23) 별로 배치된다. 일 예에 따른 제1 트랜지스터(31)는 제1 서브 화소(21) 상에 배치되는 제1 서브 전극(41)에 연결되어서 제1 서브 화소(21)에 해당하는 색의 광을 발광시키기 위한 구동 전압을 인가할 수 있다.The first transistor 31, the second transistor 32, and the third transistor 33 are disposed in the circuit element layer 3 for individual sub-pixels 21, 22, and 23. The first transistor 31 according to an example is connected to the first sub-electrode 41 disposed on the first sub-pixel 21 to emit light of a color corresponding to the first sub-pixel 21 Voltage can be applied.

일 예에 따른 제2 트랜지스터(32)는 제2 서브 화소(22) 상에 배치되는 제2 서브 전극(42)에 연결되어서 제2 서브 화소(22)에 해당하는 색의 광을 발광시키기 위한 구동 전압을 인가할 수 있다.The second transistor 32 according to an example is connected to the second sub-electrode 42 disposed on the second sub-pixel 22 and is driven to emit light of a color corresponding to the second sub-pixel 22 Voltage can be applied.

일 예에 따른 제3 트랜지스터(33)는 제3 서브 화소(23) 상에 배치되는 제3 서브 전극(43)에 연결되어서 제3 서브 화소(23)에 해당하는 색의 광을 발광시키기 위한 구동 전압을 인가할 수 있다.The third transistor 33 according to an example is connected to the third sub-electrode 43 disposed on the third sub-pixel 23 to emit light of a color corresponding to the third sub-pixel 23 Voltage can be applied.

일 예에 따른 제1 서브 화소(21), 제2 서브 화소(22), 및 제3 서브 화소(23) 각각은 각각의 트랜지스터(31, 32, 33)를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광층에 소정의 전류를 공급한다. 이로 인해, 상기 제1 서브 화소(21), 상기 제2 서브 화소(22), 및 제3 서브 화소(23) 각각의 유기발광층은 소정의 전류에 따라 소정의 밝기로 발광할 수 있다.Each of the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23 according to an example receives a gate signal from a gate line using respective transistors 31, 32, and 33 In this case, a predetermined current is supplied to the organic light emitting layer according to the data voltage of the data line. Accordingly, the organic emission layer of each of the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23 may emit light with a predetermined brightness according to a predetermined current.

제1 전극(4)은 상기 회로 소자층(3) 상에 형성되어 있다. 일 예에 따른 제1 전극(4)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다. 상기 제1 전극(4)은 애노드(anode)일 수 있다. 상기 제1 전극(4)은 제1 서브 전극(41), 제2 서브 전극(42), 및 제3 서브 전극(43)을 포함할 수 있다.The first electrode 4 is formed on the circuit element layer 3. The first electrode 4 according to an example is a laminated structure of aluminum and titanium (Ti/Al/Ti), a laminated structure of aluminum and ITO (ITO/Al/ITO), an APC alloy, and a laminated structure of APC alloy and ITO It may be formed by including a metal material having high reflectivity such as (ITO/APC/ITO). The APC alloy is an alloy of silver (Ag), palladium (Pb), and copper (Cu). The first electrode 4 may be an anode. The first electrode 4 may include a first sub electrode 41, a second sub electrode 42, and a third sub electrode 43.

제1 서브 전극(41)은 제1 서브 화소(21)에 구비될 수 있다. 제1 서브 전극(41)은 회로 소자층(3) 상에 형성될 수 있다. 제1 서브 전극(41)은 회로 소자층(3)을 관통하는 콘택홀을 통해 제1 트랜지스터(31)의 소스 전극에 접속된다.The first sub-electrode 41 may be provided in the first sub-pixel 21. The first sub-electrode 41 may be formed on the circuit element layer 3. The first sub-electrode 41 is connected to the source electrode of the first transistor 31 through a contact hole penetrating the circuit element layer 3.

제2 서브 전극(42)은 제2 서브 화소(22)에 구비될 수 있다. 제2 서브 전극(42)은 회로 소자층(3) 상에 형성될 수 있다. 제2 서브 전극(42)은 회로 소자층(3)을 관통하는 콘택홀을 통해 제2 트랜지스터(32)의 소스 전극에 접속된다.The second sub-electrode 42 may be provided in the second sub-pixel 22. The second sub-electrode 42 may be formed on the circuit element layer 3. The second sub-electrode 42 is connected to the source electrode of the second transistor 32 through a contact hole penetrating the circuit element layer 3.

제3 서브 전극(43)은 제3 서브 화소(23)에 구비될 수 있다. 제3 서브 전극(43)은 회로 소자층(3) 상에 형성될 수 있다. 제3 서브 전극(43)은 회로 소자층(3)을 관통하는 콘택홀을 통해 제3 트랜지스터(33)의 소스 전극에 접속된다.The third sub-electrode 43 may be provided in the third sub-pixel 23. The third sub-electrode 43 may be formed on the circuit element layer 3. The third sub-electrode 43 is connected to the source electrode of the third transistor 33 through a contact hole penetrating the circuit element layer 3.

여기서, 상기 제1 내지 제3 트랜지스터(31, 32, 33)는 N-type의 TFT일 수 있다.Here, the first to third transistors 31, 32, and 33 may be N-type TFTs.

만약, 상기 제1 내지 제3 트랜지스터(31, 32, 33)가 P-type의 TFT로 구비되는 경우, 상기 제1 내지 제3 서브 전극(41, 42, 43) 각각은 상기 제1 내지 제3 트랜지스터(31, 32, 33) 각각의 드레인 전극에 연결될 수 있다.If the first to third transistors 31, 32, and 33 are provided as a P-type TFT, each of the first to third sub-electrodes 41, 42, and 43 Each of the transistors 31, 32, and 33 may be connected to the drain electrode.

즉, 상기 제1 내지 제3 서브 전극(41, 42, 43) 각각은 상기 제1 내지 제3 트랜지스터(31, 32, 33)의 타입에 따라 소스 전극이나 드레인 전극에 연결될 수 있다.That is, each of the first to third sub-electrodes 41, 42, and 43 may be connected to a source electrode or a drain electrode according to the type of the first to third transistors 31, 32, and 33.

본 출원의 일 실시예에 따른 표시 장치(1)는 상부 발광 방식으로 이루어지며, 따라서, 상기 제1 내지 제3 서브 전극(41, 42, 43)은 상기 유기발광층(7)에서 발광된 광을 상부쪽으로 반사시키기 위한 반사물질을 포함하여 이루어질 수 있다.The display device 1 according to the exemplary embodiment of the present application is formed in a top emission type, and thus, the first to third sub-electrodes 41, 42, and 43 transmit light emitted from the organic emission layer 7. It may include a reflective material for reflecting upward.

본 출원의 일 실시예에 따른 표시장치(1)에 있어서, 하나의 서브 화소를 제외한 나머지 서브 화소에 배치된 제1 전극은 상기 하나의 서브 화소에 배치된 제1 전극보다 더 두껍게 구비될 수 있다. 여기서, 하나의 서브 화소는 제1 서브 화소(21)를 의미하고, 나머지 서브 화소는 제2 서브 화소(22)와 제3 서브 화소(23)를 의미할 수 있다.In the display device 1 according to the exemplary embodiment of the present application, the first electrode disposed in the remaining sub-pixels except for one sub-pixel may be provided thicker than the first electrode disposed in the one sub-pixel. . Here, one sub-pixel may refer to a first sub-pixel 21, and the remaining sub-pixels may refer to a second sub-pixel 22 and a third sub-pixel 23.

즉, 상기 제2 서브 화소(22)와 상기 제3 서브 화소(23)에 각각 배치된 제2 서브 전극(42)과 제3 서브 전극(43)의 두께는 제1 서브 화소(21)에 배치된 제1 서브 전극(41)의 두께보다 두껍게 구비될 수 있다. 이는, 제2 서브 전극(42)과 제3 서브 전극(43)은 제2 서브 화소(22)와 제3 서브 화소(23) 각각에 형성된 나노 구조물(NS)을 덮기 때문이다.That is, the thickness of the second sub-electrode 42 and the third sub-electrode 43 respectively disposed in the second sub-pixel 22 and the third sub-pixel 23 is disposed in the first sub-pixel 21 It may be provided thicker than the thickness of the first sub-electrode 41. This is because the second sub-electrode 42 and the third sub-electrode 43 cover the nanostructure NS formed in the second sub-pixel 22 and the third sub-pixel 23, respectively.

그리고, 본 출원의 일 실시예에 따른 표시장치(1)에 있어서, 나머지 서브 화소들에 배치된 제1 전극(4) 즉, 제2 서브 전극(42)과 제3 서브 전극(43)은 서로 다른 두께로 구비될 수 있다. 이는, 나노 구조물(NS)이 제2 서브 화소(21)에서는 일단으로 구비되고, 제3 서브 화소(23)에서는 이단으로 구비되기 때문에 각각의 서브 화소에 배치된 나노 구조물을 덮으려면 제3 서브 전극(43)의 두께가 제2 서브 전극(42)의 두께보다 두꺼워야 하기 때문이다.In addition, in the display device 1 according to the exemplary embodiment of the present application, the first electrode 4 disposed in the remaining sub-pixels, that is, the second sub-electrode 42 and the third sub-electrode 43 are It can be provided in different thicknesses. This is because the nanostructure NS is provided in one end in the second sub-pixel 21 and in two stages in the third sub-pixel 23, so to cover the nanostructures disposed in each sub-pixel, a third sub-electrode This is because the thickness of 43 should be thicker than the thickness of the second sub-electrode 42.

제2 서브 화소(22)와 제3 서브 화소(23)에서 나노 구조물(NS)이 서로 다른 단으로 구비된 이유는 제3 서브 화소(23)에 배치되는 유기발광층(7)이 제2 서브 화소(22)에 배치되는 유기발광층(7)보다 나중에 형성되기 때문이다. The reason why the nanostructure NS is provided at different ends in the second sub-pixel 22 and the third sub-pixel 23 is that the organic emission layer 7 disposed on the third sub-pixel 23 is the second sub-pixel. This is because it is formed later than the organic light-emitting layer 7 disposed on (22).

본 출원의 일 실시예에 따른 표시장치(1)에 있어서, 나머지 서브 화소들에 배치된 제1 전극은 하나의 서브 화소로부터 멀어질수록 더 두껍게 구비될 수 있다. 즉, 제1 서브 전극(41)으로부터 멀어질수록 서브 전극의 두께는 더 두껍게 구비될 수 있다. 예컨대, 제1 서브 전극(41)과 제1 방향(D1)으로 인접한 제2 서브 전극(42)의 두께는 제1 서브 전극(41)보다 더 두껍고, 제2 서브 전극(42)과 제1 방향(D1)으로 인접한 제3 서브 전극(43)의 두께는 제2 서브 전극(42)보다 더 두껍게 구비될 수 있다.In the display device 1 according to the exemplary embodiment of the present application, the first electrode disposed in the remaining sub-pixels may be provided thicker as the distance from one sub-pixel increases. That is, as the distance from the first sub-electrode 41 increases, the thickness of the sub-electrode may be thicker. For example, the thickness of the second sub-electrode 42 adjacent to the first sub-electrode 41 in the first direction D1 is thicker than that of the first sub-electrode 41, and the second sub-electrode 42 and the first direction The thickness of the third sub-electrode 43 adjacent to (D1) may be thicker than that of the second sub-electrode 42.

한편, 도 1을 기준으로 제1 서브 전극(41)의 좌측에 인접하는 다른 픽셀의 제3 서브 전극은 상기 다른 픽셀의 제2 서브 전극보다 제1 방향(D1)에 위치되므로 다른 픽셀의 제2 서브 전극보다 더 두껍게 구비될 수 있다.Meanwhile, the third sub-electrode of the other pixel adjacent to the left side of the first sub-electrode 41 is positioned in the first direction D1 than the second sub-electrode of the other pixel based on FIG. 1. It may be provided thicker than the sub-electrode.

상기 제3 서브 전극(43)이 상기 제2 서브 전극(42)보다 더 두껍게 구비됨으로써, 제2 서브 화소(22)에 배치되는 일단의 나노 구조물(NS)과 제3 서브 화소(23)에 배치되는 이단의 나노 구조물(NS)은 각각 제2 서브 전극(42)과 제3 서브 전극(43)에 의해 덮힐 수 있으므로, 제2 서브 화소(22)와 제3 서브 화소(23) 각각에서 불균일하게 발광되는 문제를 해결할 수 있다.Since the third sub-electrode 43 is provided thicker than the second sub-electrode 42, the nanostructures NS disposed in the second sub-pixel 22 and the third sub-pixel 23 are disposed. Since the two-stage nanostructure NS may be covered by the second sub-electrode 42 and the third sub-electrode 43, respectively, the second sub-pixel 22 and the third sub-pixel 23 are unevenly You can solve the problem of emitting light.

결과적으로, 본 출원의 일 실시예에 따른 표시장치(1)에 있어서, 제1 서브 전극(41), 제2 서브 전극(42), 및 제3 서브 전극(43)은 서로 다른 두께로 구비될 수 있다.As a result, in the display device 1 according to the exemplary embodiment of the present application, the first sub-electrode 41, the second sub-electrode 42, and the third sub-electrode 43 may have different thicknesses. I can.

도 1 및 도 3을 참조하면, 제1 서브 전극(41)은 회로 소자층(3)의 상면에서 제1 두께(T1, 도 1에 도시됨)로 구비될 수 있다. 상기 제1 서브 화소(21)에는 나노 구조물이 없기 때문에 제1 서브 전극(41)이 나노 구조물을 덮을 필요가 없으므로, 제1 서브 전극(41)의 제1 두께(T1)가 제2 서브 전극(42) 또는 제3 서브 전극(43)의 두께보다 얇게 구비될 수 있다.1 and 3, the first sub-electrode 41 may be provided on the upper surface of the circuit element layer 3 to have a first thickness T1 (shown in FIG. 1 ). Since the first sub-pixel 21 does not have a nano structure, the first sub-electrode 41 does not need to cover the nano-structure, so that the first thickness T1 of the first sub-electrode 41 is the second sub-electrode ( 42) or may be provided thinner than the thickness of the third sub-electrode 43.

제2 서브 전극(42)은 제2 서브 화소(22)에 배치된 나노 구조물(NS)을 덮기 위해서 이중 구조로 구비될 수 있다. 이하에서는 상기 제2 서브 화소(22)에 배치된 나노 구조물(NS)을 제1 나노 구조물(NS1)이라 한다. 상기 제1 나노 구조물(NS1)은 제1 서브 화소(21)에 배치되는 제1 유기발광층(71)을 패터닝할 때 제2 서브 화소(22)에 형성될 수 있다. 제2 서브 전극(42)은 상기 제1 나노 구조물(NS1)을 덮기 위해 상기 제1 서브 전극(41)의 제1 두께(T1)보다 두꺼운 제2 두께(T2)로 구비될 수 있다.The second sub-electrode 42 may have a double structure to cover the nanostructure NS disposed on the second sub-pixel 22. Hereinafter, the nanostructure NS disposed on the second sub-pixel 22 is referred to as a first nanostructure NS1. The first nanostructure NS1 may be formed on the second sub-pixel 22 when patterning the first organic emission layer 71 disposed on the first sub-pixel 21. The second sub-electrode 42 may be provided with a second thickness T2 that is thicker than the first thickness T1 of the first sub-electrode 41 to cover the first nanostructure NS1.

보다 구체적으로, 제2 서브 전극(42)은 도 3 및 도 4a에 도시된 바와 같이, 제1 나노 구조물(NS1)의 하부에 접촉된 제2 하부 전극(421), 및 상기 제1 나노 구조물(NS1)의 하부를 제외한 나머지 부분에 접촉된 제2 상부 전극(422)을 포함할 수 있다. 여기서, 상기 제1 나노 구조물(NS1)의 하부는 제1 나노 구조물(NS1)의 하면일 수 있으나, 반드시 이에 한정되지 않으며 제1 나노 구조물(NS1)의 하면과 제1 나노 구조물(NS1)의 아래쪽에 배치된 측면들일 수 있다. 상기 제1 나노 구조물(NS1)의 나머지 부분은 상기 제2 하부 전극(421)에 접촉되지 않는 부분으로써, 상기 제1 나노 구조물(NS1)의 상면과 아래쪽에 배치된 측면들을 제외한 측면들일 수 있다.More specifically, as shown in FIGS. 3 and 4A, the second sub-electrode 42 includes a second lower electrode 421 in contact with a lower portion of the first nanostructure NS1, and the first nanostructure ( It may include a second upper electrode 422 in contact with the rest of the portion other than the lower portion of NS1). Here, the lower surface of the first nanostructure NS1 may be the lower surface of the first nanostructure NS1, but is not limited thereto, and the lower surface of the first nanostructure NS1 and the lower surface of the first nanostructure NS1 It may be the sides arranged in. The remaining portion of the first nanostructure NS1 is a portion that does not contact the second lower electrode 421, and may be side surfaces other than side surfaces disposed below and above the first nanostructure NS1.

따라서, 상기 제1 나노 구조물(NS1)은 제2 하부 전극(421)과 제2 상부 전극(422)에 의해 감싸지도록 구비될 수 있으며, 실질적으로 제1 나노 구조물(NS1)을 덮는 것은 제2 상부 전극(422)일 수 있다.Accordingly, the first nanostructure NS1 may be provided to be surrounded by the second lower electrode 421 and the second upper electrode 422, and substantially covering the first nanostructure NS1 is the second upper It may be an electrode 422.

결과적으로, 제2 서브 전극(42)의 제2 두께(T2)는 제1 서브 전극(41)과 동일한 두께를 갖는 제2 하부 전극(421)의 두께와 상기 제2 하부 전극(421)의 상면에 형성되는 제1 나노 구조물(NS1)을 덮는 제2 상부 전극(422)의 두께가 합해진 두께일 수 있다. 예컨대, 상기 제2 두께(T2)는 제1 두께(T1)의 약 2배일 수 있다.As a result, the second thickness T2 of the second sub-electrode 42 is the thickness of the second lower electrode 421 having the same thickness as the first sub-electrode 41 and the upper surface of the second lower electrode 421 The thickness of the second upper electrode 422 covering the first nanostructure NS1 formed in may be a combined thickness. For example, the second thickness T2 may be about twice the first thickness T1.

한편, 상기 제1 나노 구조물(NS1)은 제1 컨택홀(ACH1)을 포함할 수 있다. 상기 제1 컨택홀(ACH1, 도 4a에 도시됨)은 제2 하부 전극(421)과 제2 상부 전극(422)을 컨택시키기 위한 것이다. 상기 제1 컨택홀(ACH1)은 제1 유기발광층(71)을 패터닝한 후 추가적인 식각공정을 통해 제1 나노 구조물(NS1)에 소정의 폭을 갖도록 형성될 수 있다.Meanwhile, the first nanostructure NS1 may include a first contact hole ACH1. The first contact hole ACH1 (shown in FIG. 4A) is for contacting the second lower electrode 421 and the second upper electrode 422. The first contact hole ACH1 may be formed to have a predetermined width in the first nanostructure NS1 through an additional etching process after patterning the first organic emission layer 71.

상기 제1 나노 구조물(NS1)에 형성된 제1 컨택홀(ACH1)로 인해 제2 상부 전극(422)이 상기 제1 나노 구조물(NS1)을 덮을 때 제2 상부 전극(422)의 일부는 상기 제1 컨택홀(ACH1)에 삽입될 수 있다. 따라서, 상기 제2 상부 전극(422)의 일부는 제1 컨택홀(ACH1)을 통해 제2 하부 전극(421)의 상면에 접촉될 수 있으므로, 제2 상부 전극(422)은 제2 하부 전극(421)으로 인가되는 제2 박막 트랜지스터(32)의 구동 전압을 함께 인가받을 수 있다.When the second upper electrode 422 covers the first nanostructure NS1 due to the first contact hole ACH1 formed in the first nanostructure NS1, a part of the second upper electrode 422 is 1 It may be inserted into the contact hole ACH1. Accordingly, a part of the second upper electrode 422 may contact the upper surface of the second lower electrode 421 through the first contact hole ACH1, so that the second upper electrode 422 is a second lower electrode ( The driving voltage of the second thin film transistor 32 applied to the 421 may be applied together.

결과적으로, 본 출원의 일 실시예에 따른 표시장치(1)는 제2 서브 전극(42)이 제1 나노 구조물(NS1)을 덮도록 이중구조로 구비됨으로써 제2 서브 화소(22)에서 광이 불균일하게 발광되는 것을 방지할 수 있을 뿐만 아니라, 제1 서브 전극(41)에 비해 두껍게 구비됨으로써 면저항을 낮추어서 발광 효율이 저하되는 것을 방지할 수 있다.As a result, the display device 1 according to the exemplary embodiment of the present application has a dual structure so that the second sub-electrode 42 covers the first nanostructure NS1, so that light is emitted from the second sub-pixel 22. In addition to preventing non-uniform light emission, since it is provided thicker than the first sub-electrode 41, the sheet resistance may be lowered, thereby preventing a decrease in luminous efficiency.

제3 서브 전극(43)은 제3 서브 화소(23)에 배치된 이단의 나노 구조물(NS)을 각각 덮기 위해서 삼중 구조로 구비될 수 있다. 이하에서는 상기 제3 서브 화소(23)에 배치된 나노 구조물(NS)을 이단 나노 구조물(NS2)라 한다. 상기 이단 나노 구조물(NS2)은 제1 서브 화소(21)에서 제1 유기발광층(71)을 패터닝할 때 제3 서브 화소(23)에 형성되는 제1 나노 구조물(NS21), 및 제2 서브 화소(22)에서 제2 유기발광층(72)을 패터닝할 때 제3 서브 화소(23)에 형성되는 제2 나노 구조물(NS22)을 포함할 수 있다. 상기 제1 나노 구조물(NS21)은 제2 나노 구조물(NS22)보다 먼저 형성되기 때문에 도 1에 도시된 바와 같이 기판(2)에 가깝게 배치될 수 있다. 따라서, 제1 나노 구조물(NS21)보다 나중에 형성되는 제2 나노 구조물(NS22)은 제1 나노 구조물(NS21)보다 제3 서브 화소(23)에 형성되는 제3 유기발광층(73)에 더 가깝게 배치될 수 있다.The third sub-electrode 43 may be provided in a triple structure to cover the two-stage nanostructures NS disposed on the third sub-pixel 23, respectively. Hereinafter, the nanostructure NS disposed on the third sub-pixel 23 is referred to as a two-stage nanostructure NS2. The two-stage nanostructure NS2 includes a first nanostructure NS21 and a second subpixel formed in the third sub-pixel 23 when patterning the first organic emission layer 71 in the first sub-pixel 21 When the second organic emission layer 72 is patterned in (22), a second nanostructure NS22 formed in the third sub-pixel 23 may be included. Since the first nanostructure NS21 is formed before the second nanostructure NS22, it may be disposed close to the substrate 2 as shown in FIG. 1. Therefore, the second nanostructure NS22 formed later than the first nanostructure NS21 is disposed closer to the third organic emission layer 73 formed on the third sub-pixel 23 than the first nanostructure NS21. Can be.

결과적으로, 제3 서브 전극(43)은 상기 제1 나노 구조물(NS21)과 제2 나노 구조물(NS22)을 덮기 위해 상기 제2 서브 전극(42)의 제2 두께(T2)보다 두꺼운 제3 두께(T3)로 구비될 수 있다.As a result, the third sub-electrode 43 has a third thickness that is thicker than the second thickness T2 of the second sub-electrode 42 to cover the first and second nanostructures NS21 and NS22. It may be provided with (T3).

보다 구체적으로, 제3 서브 전극(43)은 도 3 및 도 4b에 도시된 바와 같이, 제1 나노 구조물(NS21)의 하부에 접촉된 제3 하부 전극(431), 상기 제1 나노 구조물(NS21)의 하부를 제외한 나머지 부분과 제2 나노 구조물(NS22)의 하부에 접촉된 제3 중간 전극(432), 및 제2 나노 구조물(NS22)의 하부를 제외한 나머지 부분에 접촉된 제3 상부 전극(433)을 포함할 수 있다. 여기서, 상기 제1 나노 구조물(NS21)의 하부는 제1 나노 구조물(NS21)의 하면일 수 있으나, 반드시 이에 한정되지 않으며 제1 나노 구조물(NS21)의 하면과 제1 나노 구조물(NS21)의 아래쪽에 배치된 측면들일 수 있다. 상기 제1 나노 구조물(NS21)의 나머지 부분은 상기 제3 하부 전극(431)에 접촉되지 않는 부분으로써, 상기 제1 나노 구조물(NS21)의 상면과 아래쪽에 배치된 측면들을 제외한 측면들일 수 있다. 그리고, 상기 제2 나노 구조물(NS22)의 하부는 제2 나노 구조물(NS22)의 하면일 수 있으나, 반드시 이에 한정되지 않으며 제2 나노 구조물(NS22)의 하면과 제2 나노 구조물(NS22)의 아래쪽에 배치된 측면들일 수 있다. 상기 제2 나노 구조물(NS22)의 나머지 부분은 상기 제3 중간 전극(432)에 접촉되지 않는 부분으로써, 상기 제2 나노 구조물(NS22)의 상면과 아래쪽에 배치된 측면들을 제외한 측면들일 수 있다.More specifically, the third sub-electrode 43 is a third lower electrode 431 in contact with a lower portion of the first nanostructure NS21 and the first nanostructure NS21, as shown in FIGS. 3 and 4B. ) And the third intermediate electrode 432 in contact with the lower portion of the second nanostructure NS22, and the third upper electrode in contact with the remaining portions except for the lower portion of the second nanostructure NS22 ( 433). Here, the lower surface of the first nanostructure NS21 may be the lower surface of the first nanostructure NS21, but is not limited thereto, and the lower surface of the first nanostructure NS21 and the lower surface of the first nanostructure NS21 It may be the sides arranged in. The remaining portion of the first nanostructure NS21 is a portion that does not contact the third lower electrode 431, and may be side surfaces other than side surfaces disposed below and above the first nanostructure NS21. In addition, the lower portion of the second nanostructure NS22 may be the lower surface of the second nanostructure NS22, but is not limited thereto, and the lower surface of the second nanostructure NS22 and the lower surface of the second nanostructure NS22 It may be the sides arranged in. The remaining portion of the second nanostructure NS22 is a portion that does not contact the third intermediate electrode 432, and may be side surfaces other than side surfaces of the second nanostructure NS22 disposed below and above the second nanostructure NS22.

따라서, 상기 제1 나노 구조물(NS21)은 제3 하부 전극(431)과 제3 중간 전극(432)에 의해 감싸지도록 구비될 수 있으며, 실질적으로 제1 나노 구조물(NS21)을 덮는 것은 제3 중간 전극(432)일 수 있다. 그리고, 상기 제2 나노 구조물(NS22)은 제3 중간 전극(432)과 제3 상부 전극(433)에 의해 감싸지도록 구비될 수 있으며, 실질적으로 제2 나노 구조물(NS22)을 덮는 것은 제3 상부 전극(433)일 수 있다.Accordingly, the first nanostructure NS21 may be provided to be surrounded by the third lower electrode 431 and the third intermediate electrode 432, and substantially covering the first nanostructure NS21 is a third intermediate It may be an electrode 432. In addition, the second nanostructure NS22 may be provided to be surrounded by the third intermediate electrode 432 and the third upper electrode 433, and substantially covering the second nanostructure NS22 is a third upper portion. It may be an electrode 433.

결과적으로, 제3 서브 전극(43)의 제3 두께(T3)는 제1 서브 전극(41)과 동일한 두께를 갖는 제3 하부 전극(431)의 두께, 상기 제3 하부 전극(431)의 상면에 형성되는 제1 나노 구조물(NS21)을 덮는 제3 중간 전극(432)의 두께, 및 상기 제3 중간 전극(432)의 상면에 형성되는 제2 나노 구조물(NS22)을 덮는 제3 상부 전극(433)의 두께가 합해진 두께일 수 있다. 예컨대, 상기 제3 두께(T3)는 제1 두께(T1)의 약 3배일 수 있다.As a result, the third thickness T3 of the third sub-electrode 43 is the thickness of the third lower electrode 431 having the same thickness as the first sub-electrode 41, and the upper surface of the third lower electrode 431 The thickness of the third intermediate electrode 432 covering the first nanostructure NS21 formed on the surface, and the third upper electrode covering the second nanostructure NS22 formed on the upper surface of the third intermediate electrode 432 ( 433) may be a combined thickness. For example, the third thickness T3 may be about three times the first thickness T1.

한편, 도 4b를 참조하면, 상기 제1 나노 구조물(NS21)은 제2 컨택홀(ACH2)을 포함할 수 있다. 상기 제2 컨택홀(ACH2, 도 4b에 도시됨)은 제3 하부 전극(431)과 제3 중간 전극(432)을 컨택시키기 위한 것이다. 상기 제2 컨택홀(ACH2)은 제1 유기발광층(71)을 패터닝한 후 추가적인 식각공정을 통해 제1 나노 구조물(NS21)에 소정의 폭을 갖도록 형성될 수 있다. 상기 제2 컨택홀(ACH2)은 상기 제1 컨택홀(ACH1)이 형성될 때 함께 형성될 수 있다.Meanwhile, referring to FIG. 4B, the first nanostructure NS21 may include a second contact hole ACH2. The second contact hole ACH2 (shown in FIG. 4B) is for contacting the third lower electrode 431 and the third intermediate electrode 432. The second contact hole ACH2 may be formed to have a predetermined width in the first nanostructure NS21 through an additional etching process after patterning the first organic emission layer 71. The second contact hole ACH2 may be formed together when the first contact hole ACH1 is formed.

상기 제1 나노 구조물(NS21)에 형성된 제2 컨택홀(ACH2)로 인해 제3 중간 전극(432)이 상기 제1 나노 구조물(NS21)을 덮을 때 제3 중간 전극(432)의 일부는 상기 제2 컨택홀(ACH2)에 삽입될 수 있다. 따라서, 상기 제3 중간 전극(432)의 일부는 제2 컨택홀(ACH2)을 통해 제3 하부 전극(431)의 상면에 접촉될 수 있으므로, 제3 중간 전극(432)은 제3 하부 전극(431)으로 인가되는 제3 박막 트랜지스터(33)의 구동 전압을 함께 인가받을 수 있다.When the third intermediate electrode 432 covers the first nanostructure NS21 due to the second contact hole ACH2 formed in the first nanostructure NS21, a part of the third intermediate electrode 432 is 2 It may be inserted into the contact hole ACH2. Accordingly, a part of the third intermediate electrode 432 may be in contact with the upper surface of the third lower electrode 431 through the second contact hole ACH2, so that the third intermediate electrode 432 is a third lower electrode ( The driving voltage of the third thin film transistor 33 applied to the 431 may be applied together.

그리고, 상기 제2 나노 구조물(NS22)은 제3 컨택홀(ACH3)을 포함할 수 있다. 상기 제3 컨택홀(ACH3, 도 4b에 도시됨)은 제3 중간 전극(432)과 제3 상부 전극(433)을 컨택시키기 위한 것이다. 상기 제3 컨택홀(ACH3)은 제2 유기발광층(72)을 패터닝한 후 추가적인 식각공정을 통해 제2 나노 구조물(NS22)에 소정의 폭을 갖도록 형성될 수 있다. 따라서, 상기 제3 컨택홀(ACH3)은 상기 제2 컨택홀(ACH2)보다 나중에 형성되므로, 상기 제2 컨택홀(ACH2)보다 상측에 배치될 수 있다.In addition, the second nanostructure NS22 may include a third contact hole ACH3. The third contact hole ACH3 (shown in FIG. 4B) is for contacting the third intermediate electrode 432 and the third upper electrode 433. The third contact hole ACH3 may be formed to have a predetermined width in the second nanostructure NS22 through an additional etching process after patterning the second organic emission layer 72. Accordingly, since the third contact hole ACH3 is formed later than the second contact hole ACH2, it may be disposed above the second contact hole ACH2.

상기 제2 나노 구조물(NS22)에 형성된 제3 컨택홀(ACH3)로 인해 제3 상부 전극(433)이 상기 제2 나노 구조물(NS22)을 덮을 때 제3 상부 전극(433)의 일부는 상기 제3 컨택홀(ACH3)에 삽입될 수 있다. 따라서, 상기 제3 상부 전극(433)의 일부는 제3 컨택홀(ACH3)을 통해 제3 중간 전극(432)의 상면에 접촉될 수 있으므로, 제3 상부 전극(433)은 제3 중간 전극(432)으로 인가되는 제3 박막 트랜지스터(33)의 구동 전압을 함께 인가받을 수 있다.When the third upper electrode 433 covers the second nanostructure NS22 due to the third contact hole ACH3 formed in the second nanostructure NS22, a part of the third upper electrode 433 is 3 It may be inserted into the contact hole ACH3. Accordingly, a part of the third upper electrode 433 may contact the upper surface of the third intermediate electrode 432 through the third contact hole ACH3, so that the third upper electrode 433 is a third intermediate electrode ( The driving voltage of the third thin film transistor 33 applied to the 432 may be applied together.

결과적으로, 상기 제1 나노 구조물(NS21)과 제2 나노 구조물(NS22) 사이에는 제3 서브 전극(43)의 일부인 제3 중간 전극(432)이 배치되고, 제3 중간 전극(432)의 아래쪽에는 제3 하부 전극(431)이 배치되며, 제3 중간 전극(432)의 위쪽에는 제3 상부 전극(433)이 배치될 수 있고, 제3 하부 전극(431), 제3 중간 전극(432), 및 제3 상부 전극(433)은 서로 연결될 수 있다.As a result, the third intermediate electrode 432, which is a part of the third sub-electrode 43, is disposed between the first nanostructure NS21 and the second nanostructure NS22, and the lower side of the third intermediate electrode 432 A third lower electrode 431 may be disposed on the third middle electrode 432, a third upper electrode 433 may be disposed above the third middle electrode 432, and the third lower electrode 431 and the third middle electrode 432 , And the third upper electrode 433 may be connected to each other.

따라서, 본 출원의 일 실시예에 따른 표시장치(1)는 제3 서브 전극(43)이 제1 나노 구조물(NS21)과 제2 나노 구조물(NS22)을 덮도록 삼중구조로 구비됨으로써 제3 서브 화소(23)에서 광이 불균일하게 발광되는 것을 방지할 수 있을 뿐만 아니라, 제2 서브 전극(42)에 비해 두껍게 구비됨으로써 면저항을 낮추어서 발광 효율이 저하되는 것을 방지할 수 있다.Accordingly, the display device 1 according to the exemplary embodiment of the present application is provided in a triple structure so that the third sub-electrode 43 covers the first nanostructure NS21 and the second nanostructure NS22. In addition to preventing uneven emission of light from the pixel 23, it is possible to prevent a decrease in luminous efficiency by lowering the sheet resistance by being provided thicker than the second sub-electrode 42.

한편, 도 3을 참조하면, 상기 제3 컨택홀(ACH3)은 상기 제2 컨택홀(ACH2)과 일직선 상에 배치될 수 있다. 예컨대, 상기 일직선은 기판(2)에 대해 수직한 일직선을 의미할 수 있다. 따라서, 상기 제2 컨택홀(ACH2)과 제3 컨택홀(ACH3)은 도 3을 기준으로 상하 방향의 일직선 상에 위치될 수 있다.Meanwhile, referring to FIG. 3, the third contact hole ACH3 may be disposed in a straight line with the second contact hole ACH2. For example, the straight line may mean a straight line perpendicular to the substrate 2. Accordingly, the second contact hole ACH2 and the third contact hole ACH3 may be positioned on a straight line in the vertical direction with reference to FIG. 3.

상기 제2 컨택홀(ACH2)과 제3 컨택홀(ACH3)은 각각 마스크를 통해 형성될 수 있는데, 상기와 같이 제2 컨택홀(ACH2)과 제3 컨택홀(ACH3)이 상하 방향으로 같은 위치에 위치되면 제3 컨택홀(ACH3)을 형성하기 위한 마스크의 개구 위치가 제2 컨택홀(ACH2)을 형성하기 위한 마스크의 개구 위치와 동일하므로 마스크 제작 시간을 단축시킬 수 있으므로, 본 표시장치(1)의 전체적인 제조 공정 시간을 단축시킬 수 있다.The second contact hole ACH2 and the third contact hole ACH3 may be formed through a mask, respectively, and the second contact hole ACH2 and the third contact hole ACH3 are at the same position in the vertical direction as described above. When positioned at, the opening position of the mask for forming the third contact hole ACH3 is the same as the opening position of the mask for forming the second contact hole ACH2, so that the mask manufacturing time can be shortened. The overall manufacturing process time of 1) can be shortened.

본 출원의 일 실시예에 따른 표시장치(1)에 있어서, 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3) 각각의 폭은 약 2.5㎛ 이상으로 구비될 수 있다. 상기 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3) 각각의 폭이 2.5㎛ 보다 작으면 컨택홀에 위치된 유기발광층 또는 유기발광층과 쉴드층(SL)의 혼합 물질이 완전하게 제거되지 못해서 컨택홀 형성이 어려운 문제가 있다. 따라서, 본 출원의 일 실시예에 따른 표시장치(1)는 상기 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3) 각각의 폭이 2.5㎛ 이상으로 구비됨으로써, 상부에 위치한 전극과 하부에 위치한 전극이 용이하게 접촉되도록 구비될 수 있다. 다만, 이 경우에도 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3) 각각의 폭은 나노 구조물(NS)의 폭보다 작아야 함은 당연하다. 여기서, 나노 구조물(NS)의 폭은 복수개의 나노 구조물 중 한 개의 폭이 아니라 복수개의 나노 구조물이 배치된 전체 영역의 폭을 의미할 수 있다. 예컨대, 도 3에서 제2 서브 화소(22)에 배치된 나노 구조물(NS)의 폭은 복수개의 제1 나노 구조물(NS1)이 배치된 전체 영역의 폭을 의미한다. 상기 컨택홀들의 폭이 나노 구조물(NS)의 폭보다 크면 나노 구조물(NS)을 덮기 위한 전극을 별도로 구비할 필요가 없기 때문이다.In the display device 1 according to the exemplary embodiment of the present application, a width of each of the first contact hole ACH1, the second contact hole ACH2, and the third contact hole ACH3 is about 2.5 μm or more. Can be. When the width of each of the first contact hole ACH1, the second contact hole ACH2, and the third contact hole ACH3 is less than 2.5 μm, the organic emission layer or the organic emission layer and the shield layer SL positioned in the contact hole are There is a problem in that it is difficult to form a contact hole because the mixed material of is not completely removed. Accordingly, the display device 1 according to the exemplary embodiment of the present application has a width of 2.5 μm or more of each of the first contact hole ACH1, the second contact hole ACH2, and the third contact hole ACH3. As a result, it may be provided so that the electrode located at the top and the electrode located at the bottom contact easily. However, even in this case, it is natural that the widths of each of the first contact hole ACH1, the second contact hole ACH2, and the third contact hole ACH3 should be smaller than the width of the nanostructure NS. Here, the width of the nanostructure NS may mean the width of the entire area in which the plurality of nanostructures are disposed, not one of the plurality of nanostructures. For example, in FIG. 3, the width of the nanostructure NS disposed on the second sub-pixel 22 refers to the width of the entire area in which the plurality of first nanostructures NS1 are disposed. This is because if the width of the contact holes is larger than the width of the nano structure NS, there is no need to separately provide an electrode for covering the nano structure NS.

한편, 본 출원의 일 실시예에 따른 표시장치(1)가 마이크로 캐버티(microcavity) 특성을 이용하여 구현될 경우, 상기 제1 내지 제3 서브 전극(41, 42, 43) 각각의 두께가 서로 상이하기 때문에 마이크로 캐버티 특성을 구현하기 위해 별도의 투명전극 등을 이용하여 제1 전극의 두께를 상이하게 구비하는 일반적인 경우보다 마이크로 캐버티 구조를 더 쉽게 구현할 수 있는 장점이 있다.Meanwhile, when the display device 1 according to the exemplary embodiment of the present application is implemented using microcavity characteristics, the thicknesses of each of the first to third sub-electrodes 41, 42, and 43 are Since they are different, there is an advantage in that a micro-cavity structure can be more easily implemented than a general case in which the thickness of the first electrode is provided differently by using a separate transparent electrode or the like in order to realize the micro-cavity characteristics.

상기 마이크로 캐버티 특성은 상기 제1 전극(4)의 반사 전극과 상기 제2 전극(8) 사이의 거리가 각 서브 화소(21, 22, 23)에서 방출되는 광의 반파장(λ/2)의 정수배가 되면 보강간섭이 일어나 광이 증폭되며, 상기와 같은 반사 및 재반사 과정이 반복되면 광이 증폭되는 정도가 지속적으로 커져서 광의 외부 추출 효율이 향상되는 특성을 말한다. 표시장치가 마이크로 캐버티 특성을 갖도록 구현될 경우, 상기 제2 전극(8)은 반투명 전극을 포함할 수 있다.The micro-cavity characteristic is that the distance between the reflective electrode of the first electrode 4 and the second electrode 8 is equal to the half wavelength (λ/2) of light emitted from each sub-pixel (21, 22, 23). When it becomes an integer multiple, constructive interference occurs and light is amplified, and when the above reflection and re-reflection processes are repeated, the degree of light amplification increases continuously, thereby improving the external extraction efficiency of light. When the display device is implemented to have micro-cavity characteristics, the second electrode 8 may include a translucent electrode.

다시 도 1을 참조하면, 상기 제1 뱅크(5)는 제1 서브 전극(41)과 제2 서브 전극(42) 사이에 구비된다. 일 예에 따른 제1 뱅크(5)는 제1 서브 화소(21)과 제2 서브 화소(22)를 구분하기 위한 것이다. 상기 제1 뱅크(5)는 제1 서브 전극(41)과 제2 서브 전극(42) 각각의 가장자리를 덮도록 구비됨으로써, 상기 제1 서브 화소(21)과 제2 서브 화소(22)를 구분할 수 있다.Referring back to FIG. 1, the first bank 5 is provided between the first sub-electrode 41 and the second sub-electrode 42. The first bank 5 according to an example is for separating the first sub-pixel 21 from the second sub-pixel 22. The first bank 5 is provided to cover the edges of each of the first sub-electrode 41 and the second sub-electrode 42, thereby distinguishing the first sub-pixel 21 and the second sub-pixel 22 from each other. I can.

보다 구체적으로, 상기 제1 뱅크(5)는 상기 제1 서브 화소(21)의 제1 서브 전극(41)의 가장자리와 상기 제2 서브 화소(22)의 제2 하부 전극(421)의 가장자리를 덮을 수 있다. 상기 제2 서브 화소(22)의 제2 상부 전극(422)은 상기 제1 뱅크(5)보다 나중에 형성되므로, 제1 뱅크(5)에 의해 가장자리가 덮여지지 않을 수 있다. 따라서, 상기 제1 뱅크(5)의 하면은 상기 제1 서브 전극(41)의 상면 가장자리와 측면들 중 한쪽 측면, 및 제2 하부 전극(421)의 상면 가장자리와 측면들 중 한쪽 측면에 접촉될 수 있다.More specifically, the first bank 5 has an edge of the first sub-electrode 41 of the first sub-pixel 21 and an edge of the second lower electrode 421 of the second sub-pixel 22. Can be covered. Since the second upper electrode 422 of the second sub-pixel 22 is formed later than the first bank 5, the edge may not be covered by the first bank 5. Therefore, the lower surface of the first bank 5 may be in contact with one of the upper edge and side surfaces of the first sub-electrode 41 and the upper edge and side surfaces of the second lower electrode 421. I can.

상기 제1 뱅크(5)는 서브 화소 즉, 발광부를 정의하는 역할을 한다. 또한, 제1 뱅크(5)가 형성된 영역은 광을 발광하지 않으므로 비발광부로 정의될 수 있다. 제1 뱅크(5)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamise resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 제1 전극(4)과 제1 뱅크(5) 상에는 유기발광층(7)이 형성된다. The first bank 5 serves to define a sub-pixel, that is, a light emitting part. Also, since the region in which the first bank 5 is formed does not emit light, it may be defined as a non-emission portion. The first bank 5 is formed of an organic film such as acrylic resin, epoxy resin, phenolic resin, polyamide resin, and polyimide resin. I can. An organic light emitting layer 7 is formed on the first electrode 4 and the first bank 5.

도 1을 참조하면, 제1 뱅크(5)는 상면(51) 및 경사면을 포함할 수 있다. 상기 경사면은 제1 경사면, 및 제2 경사면을 포함할 수 있다.Referring to FIG. 1, the first bank 5 may include an upper surface 51 and an inclined surface. The inclined surface may include a first inclined surface and a second inclined surface.

제1 뱅크(5)의 상면(51)은 제1 뱅크(5)에서 상측에 위치된 면이다.The upper surface 51 of the first bank 5 is a surface positioned above the first bank 5.

제1 뱅크(5)의 제1 경사면은 상기 상면(51)에서부터 제1 서브 전극(41)의 상면으로 연장되는 면이다. 이에 따라, 상기 제1 경사면과 상기 제1 서브 전극(41)의 상면은 소정 각도를 이룰 수 있다. 상기 소정 각도는 표시장치가 고해상도로 구현됨에 따라 뱅크의 폭이 좁아져서 50°이상 90°미만일 수 있다. 상기 뱅크의 폭은 서브 화소 간의 간격이 좁아짐에 따라 좁아질 수 있다.The first inclined surface of the first bank 5 is a surface extending from the upper surface 51 to the upper surface of the first sub-electrode 41. Accordingly, the first inclined surface and the upper surface of the first sub-electrode 41 may form a predetermined angle. The predetermined angle may be 50° or more and less than 90° because the width of the bank is narrowed as the display device is implemented with high resolution. The width of the bank may be narrowed as the spacing between the sub-pixels is narrowed.

제1 뱅크(5)의 제2 경사면은 상기 상면(51)에서부터 제2 하부 전극(421)의 상면으로 연장되는 면이다. 이에 따라, 상기 제2 경사면과 상기 제2 하부 전극(421)의 상면은 소정 각도를 이룰 수 있다. 상기 제2 경사면과 상기 제2 하부 전극(421)의 상면이 이루는 각도는 상기 제1 경사면과 상기 제1 서브 전극(41)의 상면이 이루는 각도와 동일할 수 있다.The second inclined surface of the first bank 5 is a surface extending from the upper surface 51 to the upper surface of the second lower electrode 421. Accordingly, the second inclined surface and the upper surface of the second lower electrode 421 may form a predetermined angle. An angle formed between the second inclined surface and the upper surface of the second lower electrode 421 may be the same as an angle formed between the first inclined surface and the upper surface of the first sub-electrode 41.

도 1을 참조하면, 상기 제2 뱅크(6)는 제2 서브 전극(42)과 제3 서브 전극(43) 사이에 구비된다. 일 예에 따른 제2 뱅크(6)는 제2 서브 전극(42)과 제3 서브 전극(43) 각각의 가장자리를 덮도록 구비됨으로써, 제2 서브 화소(22)과 제3 서브 화소(23)을 구분할 수 있다.Referring to FIG. 1, the second bank 6 is provided between the second sub electrode 42 and the third sub electrode 43. The second bank 6 according to an example is provided to cover the edges of each of the second sub-electrode 42 and the third sub-electrode 43, so that the second sub-pixel 22 and the third sub-pixel 23 Can be distinguished.

보다 구체적으로, 상기 제2 뱅크(6)는 상기 제2 서브 화소(22)의 제2 하부 전극(421)의 가장자리와 상기 제3 서브 화소(23)의 제3 하부 전극(431)의 가장자리를 덮을 수 있다. 상기 제2 서브 화소(22)의 제2 상부 전극(422), 및 상기 제3 서브 화소(23)의 제3 중간 전극(432)과 제3 상부 전극(433)은 상기 제2 뱅크(6)보다 나중에 형성되므로, 제2 뱅크(6)에 의해 가장자리가 덮여지지 않을 수 있다. 따라서, 상기 제2 뱅크(6)의 하면은 상기 제2 하부 전극(421)의 상면 가장자리와 측면들 중 한쪽 측면, 및 제3 하부 전극(431)의 상면 가장자리와 측면들 중 한쪽 측면에 접촉될 수 있다.More specifically, the second bank 6 has an edge of the second lower electrode 421 of the second sub-pixel 22 and an edge of the third lower electrode 431 of the third sub-pixel 23. Can be covered. The second upper electrode 422 of the second sub-pixel 22 and the third intermediate electrode 432 and the third upper electrode 433 of the third sub-pixel 23 are the second bank 6 Since it is formed later, the edge may not be covered by the second bank 6. Accordingly, the lower surface of the second bank 6 may be in contact with one of the upper edge and side surfaces of the second lower electrode 421 and one of the upper edge and side surfaces of the third lower electrode 431. I can.

상기 제2 뱅크(6)는 서브 화소 즉, 발광부를 정의하는 역할을 한다. 또한, 제2 뱅크(6)가 형성된 영역은 광을 발광하지 않으므로 비발광부로 정의될 수 있다. 제2 뱅크(6)는 상기 제1 뱅크(5)와 동일한 재질로 형성될 수 있다. 제1 전극(4)과 제2 뱅크(6) 상에는 유기발광층(7)이 형성된다.The second bank 6 serves to define a sub-pixel, that is, a light emitting part. In addition, since the area in which the second bank 6 is formed does not emit light, it may be defined as a non-emission portion. The second bank 6 may be formed of the same material as the first bank 5. An organic light emitting layer 7 is formed on the first electrode 4 and the second bank 6.

상기 제2 뱅크(6)는 상면(61) 및 경사면을 포함할 수 있다. 상기 경사면은 제1 경사면, 및 제2 경사면을 포함할 수 있다.The second bank 6 may include an upper surface 61 and an inclined surface. The inclined surface may include a first inclined surface and a second inclined surface.

제2 뱅크(6)의 상면(61)은 제2 뱅크(6)에서 상측에 위치된 면이다.The upper surface 61 of the second bank 6 is a surface positioned above the second bank 6.

제2 뱅크(6)의 제1 경사면은 상기 상면(61)에서부터 제2 하부 전극(421)의 상면으로 연장되는 면이다. 이에 따라, 상기 제1 경사면과 상기 제2 하부 전극(421)의 상면은 소정 각도를 이룰 수 있다. 상기 소정 각도는 표시장치가 고해상도로 구현됨에 따라 뱅크의 폭이 좁아져서 50°이상 90°미만일 수 있다.The first inclined surface of the second bank 6 is a surface extending from the upper surface 61 to the upper surface of the second lower electrode 421. Accordingly, the first inclined surface and the upper surface of the second lower electrode 421 may form a predetermined angle. The predetermined angle may be 50° or more and less than 90° because the width of the bank is narrowed as the display device is implemented with high resolution.

제2 뱅크(6)의 제2 경사면은 상기 상면(61)에서부터 제3 하부 전극(431)의 상면으로 연장되는 면이다. 이에 따라, 상기 제2 경사면과 상기 제3 하부 전극(431)의 상면은 소정 각도를 이룰 수 있다. 상기 제2 경사면과 상기 제3 하부 전극(431)의 상면이 이루는 각도는 상기 제1 경사면과 상기 제2 하부 전극(421)의 상면이 이루는 각도와 동일할 수 있다.The second inclined surface of the second bank 6 is a surface extending from the upper surface 61 to the upper surface of the third lower electrode 431. Accordingly, the second inclined surface and the upper surface of the third lower electrode 431 may form a predetermined angle. An angle formed between the second inclined surface and the upper surface of the third lower electrode 431 may be the same as an angle formed between the first inclined surface and the upper surface of the second lower electrode 421.

유기발광층(7)은 제1 전극(4) 상에 배치된다. 일 예에 따른 유기발광층(7)은 정공수송층(hole transporting layer, HTL), 발광층(light emitting layer, EML), 정공차단층(hole blocking layer, HBL), 및 전자수송층(electron transporting layer, ETL)을 포함할 수 있다. 상기 유기발광층(7)은 정공주입층(hole injecting layer, HIL), 전자차단층(electron blocking layer, EBL) 및 전자주입층(electron injecting layer, EIL)을 더 포함할 수도 있다.The organic light emitting layer 7 is disposed on the first electrode 4. The organic light emitting layer 7 according to an example includes a hole transporting layer (HTL), a light emitting layer (EML), a hole blocking layer (HBL), and an electron transporting layer (ETL). It may include. The organic light emitting layer 7 may further include a hole injecting layer (HIL), an electron blocking layer (EBL), and an electron injecting layer (EIL).

상기 유기발광층(7)의 정공주입층(HIL), 정공수송층(HTL), 전자수송층(ETL) 및 전자주입층(EIL)은 발광층(EML)의 발광 효율을 향상하기 위한 것으로서, 정공수송층(HTL)과 전자수송층(ETL)은 전자와 정공의 균형을 맞추기 위한 것이고, 정공주입층(HIL)과 전자주입층(EIL)은 전자와 정공의 주입을 강화하기 위한 것이다.The hole injection layer (HIL), the hole transport layer (HTL), the electron transport layer (ETL), and the electron injection layer (EIL) of the organic light emitting layer 7 are used to improve the luminous efficiency of the emission layer (EML), and the hole transport layer (HTL) ) And the electron transport layer (ETL) are for balancing electrons and holes, and the hole injection layer (HIL) and the electron injection layer (EIL) are for enhancing the injection of electrons and holes.

보다 구체적으로, 정공주입층(HIL)은 양극 재료로부터 주입되는 정공의 주입에너지 장벽을 낮추어 정공주입을 용이하게 할 수 있다. 정공수송층(HTL)은 양극으로부터 주입된 정공이 손실되지 않고 발광층으로 수송시키는 역할을 수행한다.More specifically, the hole injection layer HIL may facilitate hole injection by lowering an injection energy barrier of holes injected from the cathode material. The hole transport layer HTL serves to transport holes injected from the anode to the light emitting layer without loss.

발광층(EML)은 양극으로부터 주입된 정공과 음극으로부터 주입된 전자의 재결합을 통해 빛을 방출하는 층으로, 발광층 내의 결합에너지에 따라 적색, 청색, 녹색의 빛을 방출할 수 있으며, 복수개의 발광층을 구성하여 백색 발광층을 형성할 수도 있다. 정공차단층(HBL)은 발광층(EML)과 전자수송층(ETL) 사이에 구비되어서 발광층(EML)에서 전자와 결합하지 못한 정공의 이동을 억제하는 역할을 수행한다. 전자차단층(EBL)은 발광층(EML)과 정공수송층(HTL) 사이에 구비되어서 전자가 발광층(EML)에서 정공수송층(HTL) 쪽으로 이동하지 못하도록 전자를 발광층(EML)에 가둬두는 역할을 수행한다.The emission layer (EML) is a layer that emits light through recombination of holes injected from the anode and electrons injected from the cathode, and can emit red, blue, and green light depending on the binding energy in the emission layer. It may be configured to form a white light-emitting layer. The hole blocking layer HBL is provided between the emission layer EML and the electron transport layer ETL and serves to suppress the movement of holes that cannot be combined with electrons in the emission layer EML. The electron blocking layer (EBL) is provided between the emission layer (EML) and the hole transport layer (HTL), and plays a role of confining electrons in the emission layer (EML) to prevent electrons from moving from the emission layer (EML) to the hole transport layer (HTL). .

전자수송층(ETL)은 음극으로부터 주입된 전자를 발광층으로 수송하는 역할을 수행한다. 전자주입층(EIL)은 전자 주입 시 전위 장벽을 낮추어 음극으로부터 전자의 주입을 용이하게 하는 역할을 수행한다.The electron transport layer ETL serves to transport electrons injected from the cathode to the emission layer. The electron injection layer (EIL) serves to facilitate injection of electrons from the cathode by lowering the potential barrier during electron injection.

제1 전극(4)에 고전위 전압이 인가되고 제2 전극(8)에 저전위 전압이 인가되면 정공과 전자가 각각 정공수송층과 전자수송층을 통해 발광층으로 이동되며, 발광층에서 서로 결합하여 발광하게 된다.When a high potential voltage is applied to the first electrode 4 and a low potential voltage is applied to the second electrode 8, holes and electrons are moved to the emission layer through the hole transport layer and the electron transport layer, respectively, and are combined with each other in the emission layer to emit light. do.

상기 유기발광층(7)은 제1 유기발광층(71), 제2 유기발광층(72), 및 제3 유기발광층(73)을 포함할 수 있다. 상기 제1 유기발광층(71), 상기 제2 유기발광층(72), 및 상기 제3 유기발광층(73)은 하나의 픽셀에 구비될 수 있다. 여기서 하나의 픽셀은 적색 광, 녹색 광, 청색 광이 조합되어 백색 광을 구현할 수 있는 픽셀을 의미할 수 있으나, 반드시 이에 한정되지 않는다.The organic emission layer 7 may include a first organic emission layer 71, a second organic emission layer 72, and a third organic emission layer 73. The first organic emission layer 71, the second organic emission layer 72, and the third organic emission layer 73 may be provided in one pixel. Here, one pixel may mean a pixel capable of implementing white light by combining red light, green light, and blue light, but is not limited thereto.

상기 제1 내지 제3 유기발광층(71, 72, 73) 각각은 전술한 바와 같이 정공주입층, 정공수송층, 전자차단층, 발광층, 정공차단층, 전자수송층, 및 전자주입층을 포함할 수 있다.Each of the first to third organic light emitting layers 71, 72, and 73 may include a hole injection layer, a hole transport layer, an electron blocking layer, a light emitting layer, a hole blocking layer, an electron transport layer, and an electron injection layer, as described above. .

상기 제1 유기발광층(71)은 제1 서브 전극(41) 상에 배치될 수 있다. 상기 제1 유기발광층(71)은 제1 전극(4), 제1 뱅크(5), 및 제2 뱅크(6)가 형성된 후에 상기 제1 서브 전극(41) 상에 형성될 수 있다.The first organic emission layer 71 may be disposed on the first sub-electrode 41. The first organic emission layer 71 may be formed on the first sub-electrode 41 after the first electrode 4, the first bank 5, and the second bank 6 are formed.

상기 제1 유기발광층(71)은 제1 두께(T1)를 갖는 제1 서브 전극(41)의 상면에 배치되므로, 도 3에 도시된 바와 같이 상기 제1 유기발광층(71)은 회로소자층(3)으로부터 상측 방향으로 소정 거리 이격된 제1 위치(P1)에 위치될 수 있다.Since the first organic light-emitting layer 71 is disposed on the upper surface of the first sub-electrode 41 having a first thickness T1, the first organic light-emitting layer 71 is a circuit element layer ( It may be located at a first position P1 spaced from 3) by a predetermined distance in the upward direction.

상기 제2 유기발광층(72)은 제2 서브 전극(42) 상에 배치될 수 있다. 상기 제2 유기발광층(72)은 상기 제1 유기발광층(71)과 마찬가지로 제1 전극(4), 제1 뱅크(5), 및 제2 뱅크(6)가 형성된 후에 상기 제2 서브 전극(42) 상에 형성될 수 있다. 보다 구체적으로, 상기 제2 유기발광층(72)은 제2 서브 전극(42)의 제2 상부 전극(422)의 상면에 배치될 수 있다.The second organic emission layer 72 may be disposed on the second sub-electrode 42. The second organic emission layer 72 is similar to the first organic emission layer 71, after the first electrode 4, the first bank 5, and the second bank 6 are formed, the second sub-electrode 42 ) Can be formed on. More specifically, the second organic emission layer 72 may be disposed on an upper surface of the second upper electrode 422 of the second sub-electrode 42.

상기 제2 유기발광층(72)은 제2 두께(T2)를 갖는 제2 서브 전극(42)의 상면에 배치되므로, 도 3에 도시된 바와 같이 상기 제2 유기발광층(72)은 회로소자층(3)으로부터 상측 방향으로 제1 위치(P1)보다 더 이격된 제2 위치(P2)에 위치될 수 있다.Since the second organic light-emitting layer 72 is disposed on the upper surface of the second sub-electrode 42 having a second thickness T2, the second organic light-emitting layer 72 is a circuit element layer ( It may be located in a second position P2 spaced apart from the first position P1 in an upward direction from 3).

제3 유기발광층(73)은 제3 서브 전극(43) 상에 배치될 수 있다. 상기 제3 유기발광층(73)은 상기 제1 유기발광층(71) 및 제2 유기발광층(72)과 마찬가지로 제1 전극(4), 제1 뱅크(5), 및 제2 뱅크(6)가 형성된 후에 상기 제3 서브 전극(43) 상에 형성될 수 있다. 보다 구체적으로, 상기 제3 유기발광층(73)은 제3 서브 전극(43)의 제3 상부 전극(433)의 상면에 배치될 수 있다.The third organic emission layer 73 may be disposed on the third sub-electrode 43. The third organic emission layer 73 has a first electrode 4, a first bank 5, and a second bank 6 formed in the same manner as the first organic emission layer 71 and the second organic emission layer 72. Later, it may be formed on the third sub-electrode 43. More specifically, the third organic emission layer 73 may be disposed on an upper surface of the third upper electrode 433 of the third sub-electrode 43.

상기 제3 유기발광층(73)은 제3 두께(T3)를 갖는 제3 서브 전극(43)의 상면에 배치되므로, 도 3에 도시된 바와 같이 상기 제3 유기발광층(73)은 회로소자층(3)으로부터 상측 방향으로 제2 위치(P2)보다 더 이격된 제3 위치(P3)에 위치될 수 있다.Since the third organic light-emitting layer 73 is disposed on the upper surface of the third sub-electrode 43 having a third thickness T3, as shown in FIG. 3, the third organic light-emitting layer 73 is a circuit element layer ( It may be located at a third position P3 spaced apart from the second position P2 in an upward direction from 3).

도 3을 참조하면, 상기 제2 위치(P2)는 상기 제1 위치(P1)보다 더 높은 위치일 수 있고, 상기 제3 위치(P3)는 상기 제2 위치(P2)보다 더 높은 위치일 수 있다.Referring to FIG. 3, the second position P2 may be a higher position than the first position P1, and the third position P3 may be a higher position than the second position P2. have.

종합해보면, 본 출원의 일 실시예에 따른 표시장치(1)에 있어서, 복수의 서브 화소 각각에 배치된 유기발광층(7)은 서로 다른 높이로 배치되며, 하나의 서브 화소를 제외한 나머지 서브 화소들에 배치된 유기발광층은 하나의 서브 화소로부터 멀어질수록 더 높은 위치에 배치될 수 있다.In summary, in the display device 1 according to the exemplary embodiment of the present application, the organic emission layers 7 disposed on each of the plurality of sub-pixels are disposed at different heights, and the remaining sub-pixels except for one sub-pixel The organic emission layer disposed in may be disposed at a higher position as the distance from one sub-pixel increases.

보다 구체적으로, 상기 제1 서브 화소(21)에 배치된 적색의 제1 유기발광층(71)은 제1 위치(P1)에 배치되고, 상기 제2 서브 화소(22)에 배치된 녹색의 제2 유기발광층(72)은 제1 위치(P1)보다 높은 제2 위치(P2)에 배치되며, 상기 제3 서브 화소(23)에 배치된 청색의 제3 유기발광층(73)은 제2 위치(P2)보다 높은 제3 위치(P3)에 배치될 수 있다. 즉, 제1 방향(D1)으로 갈수록 제1 내지 제3 유기발광층(71, 72, 73)은 순차적으로 높은 위치에 배치될 수 있다. 따라서, 도 1과 같은 하나의 픽셀이 도 1의 픽셀을 기준으로 좌측 및 우측에 각각 인접하게 배치될 경우, 제1 서브 화소(21)의 좌측에 배치되는 다른 인접 픽셀의 제3 서브 화소의 제3 유기발광층은 제1 유기발광층(71)을 기준으로 제1 방향(D1)이 아니므로 제3 위치에 배치될 수 있다.More specifically, the red first organic emission layer 71 disposed on the first sub-pixel 21 is disposed at the first position P1, and the green second light-emitting layer 71 disposed at the second sub-pixel 22 The organic emission layer 72 is disposed at a second position P2 higher than the first position P1, and the blue third organic emission layer 73 disposed at the third sub-pixel 23 is disposed at a second position P2. ) May be disposed in the third position P3 higher than ). That is, toward the first direction D1, the first to third organic light emitting layers 71, 72, and 73 may be sequentially disposed at higher positions. Accordingly, when one pixel as shown in FIG. 1 is disposed adjacent to the left and right sides of the pixel of FIG. 1, the third sub-pixel of another adjacent pixel disposed on the left side of the first sub-pixel 21 3 Since the organic emission layer is not in the first direction D1 with respect to the first organic emission layer 71, the organic emission layer may be disposed at a third position.

한편, 상기 제1 유기발광층(71), 상기 제2 유기발광층(72), 및 상기 제3 유기발광층(73) 각각이 적색(R) 광, 녹색(G) 광, 및 청색(B) 광을 발광하도록 구비될 경우, 상기 제1 서브 전극들(41, 42, 43)에 대한 상기 제1 내지 제3 유기발광층들(71, 72, 73)의 배치 순서를 다양하게 조합할 수 있다. 상기 제1 유기발광층(71), 상기 제2 유기발광층(72), 및 상기 제3 유기발광층(73) 각각이 적색(R) 광, 녹색(G) 광, 및 청색(B) 광을 발광함에 따라 본 출원의 일 실시예에 따른 표시장치(1)는 컬러 필터를 사용하지 않을 수 있으므로, 컬러 필터를 사용하는 경우에 비해 제조 비용을 절감할 수 있는 효과를 가질 수 있다.Meanwhile, each of the first organic emission layer 71, the second organic emission layer 72, and the third organic emission layer 73 emits red (R) light, green (G) light, and blue (B) light. When provided to emit light, an arrangement order of the first to third organic emission layers 71, 72 and 73 with respect to the first sub-electrodes 41, 42, and 43 may be variously combined. Each of the first organic emission layer 71, the second organic emission layer 72, and the third organic emission layer 73 emit red (R) light, green (G) light, and blue (B) light. Accordingly, since the display device 1 according to the exemplary embodiment of the present application may not use a color filter, it may have an effect of reducing manufacturing cost compared to the case of using a color filter.

다시 도 1을 참조하면, 본 출원의 일 실시예에 따른 표시장치(1)에 있어서, 제1 유기발광층(71)과 제2 유기발광층(72)은 해당하는 서브 화소 별로 패터닝되어 형성되는 반면, 제3 유기발광층(73)은 에칭 공정에 의해 패터닝되지 않고 제3 서브 화소(23)뿐만 아니라 제1 서브 화소(21)와 제2 서브 화소(22) 사이, 및 제2 서브 화소(22)와 제3 서브 화소(23) 사이에도 배치될 수 있다.Referring back to FIG. 1, in the display device 1 according to the exemplary embodiment of the present application, the first organic emission layer 71 and the second organic emission layer 72 are patterned and formed for each corresponding sub-pixel, The third organic emission layer 73 is not patterned by the etching process, and is formed between the first sub-pixel 21 and the second sub-pixel 22, as well as the third sub-pixel 23, and between the second sub-pixel 22 and the second sub-pixel 22. It may also be disposed between the third sub-pixels 23.

즉, 제3 유기발광층(73)은 제3 서브 화소(23)뿐만 아니라, 제1 뱅크(5)의 상면(51)과 제2 뱅크(6)의 상면(61)에도 배치될 수 있다.That is, the third organic emission layer 73 may be disposed not only on the third sub-pixel 23, but also on the top surface 51 of the first bank 5 and the top surface 61 of the second bank 6.

제3 유기발광층(73)이 전술한 바와 같은 배치구조를 가질 수 있는 이유는, 제3 유기발광층(73) 형성 시 제3 유기발광층(73)을 제3 서브 화소(23)에만 배치시키기 위한 패터닝 공정을 생략하기 때문이며, 이는 제3 유기발광층(73)보다 먼저 형성되는 제1 유기발광층(71)과 제2 유기발광층(72)이 제3 유기발광층(73)의 패터닝 공정에 사용되는 식각 물질에 의해 손상되는 것을 방지하면서 제3 유기발광층(73)이 식각 물질에 의해 손상되는 것을 방지하기 위함이다. 이에 대한 구체적인 설명은 후술할 제조 공정을 설명하면서 함께 설명하기로 한다.The reason why the third organic emission layer 73 can have the above-described arrangement structure is patterning for disposing the third organic emission layer 73 only on the third sub-pixel 23 when the third organic emission layer 73 is formed. This is because the process is omitted, and this is because the first organic emission layer 71 and the second organic emission layer 72 formed before the third organic emission layer 73 are used in the etching material used in the patterning process of the third organic emission layer 73. This is to prevent the third organic light emitting layer 73 from being damaged by the etching material while preventing damage by the etching material. A detailed description of this will be described together while explaining the manufacturing process to be described later.

따라서, 본 출원의 일 실시예에 따른 표시장치(1)는 제3 유기발광층까지 패터닝하는 경우보다 제조 공정 수를 줄일 수 있으므로 표시장치를 완성하기까지의 택트 타임을 줄일 수 있을 뿐만 아니라. 이전에 형성된 제1 유기발광층(71)과 제2 유기발광층(73)이 제3 유기발광층(73)의 패터닝 공정에 의해 손상되는 것을 방지할 수 있으므로 제3 유기발광층의 패터닝 공정이 이루어지는 경우에 비해 제1 내지 제3 유기발광층(71, 72, 73)이 손상되는 것을 방지할 수 있다.Accordingly, the display device 1 according to the exemplary embodiment of the present application can reduce the number of manufacturing processes compared to the case of patterning up to the third organic emission layer, thereby reducing the tact time until completion of the display device. Compared to the case where the patterning process of the third organic emission layer is performed, it is possible to prevent damage to the previously formed first organic emission layer 71 and the second organic emission layer 73 by the patterning process of the third organic emission layer 73. Damage to the first to third organic light emitting layers 71, 72, and 73 may be prevented.

한편, 상기 제2 전극(8)은 유기발광층(7) 상에 배치된다. 일 실시예에 따른 제2 전극(8)은 제1 서브 화소(21), 제2 서브 화소(22), 및 제3 서브 화소(23)에 공통적으로 형성되는 공통층이다. 제2 전극(8)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.Meanwhile, the second electrode 8 is disposed on the organic light emitting layer 7. The second electrode 8 according to an exemplary embodiment is a common layer formed in common with the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23. The second electrode 8 is a transparent metallic material such as ITO or IZO that can transmit light, or magnesium (Mg), silver (Ag), or magnesium (Mg) and silver (ag). It may be formed of a semi-transmissive conductive material such as an alloy of.

상기 제2 전극(2)이 상기 제1 내지 제3 유기발광층(71, 72, 73) 상에 배치되고, 상기 제1 내지 제3 유기발광층(71, 72, 73)이 제1 방향(D1)으로 갈수록 순차적으로 높은 위치에 위치됨에 따라 상기 제2 전극(8)은 제1 방향(D1)으로 갈수록 순차적으로 높은 위치에 배치될 수 있다. 따라서, 본 출원의 일 실시예에 따른 표시장치(1)는 제1 내지 제3 서브 화소(21, 22, 23) 별로 마이크로 캐버티 특성을 용이하게 구현할 수 있다.The second electrode 2 is disposed on the first to third organic emission layers 71, 72 and 73, and the first to third organic emission layers 71, 72 and 73 are in a first direction D1 As the second electrode 8 is sequentially positioned at a higher position as it goes toward, the second electrode 8 may be sequentially disposed at a higher position toward the first direction D1. Accordingly, the display device 1 according to the exemplary embodiment of the present application may easily implement micro-cavity characteristics for each of the first to third sub-pixels 21, 22, and 23.

예컨대, 도 1을 기준으로 제1 서브 전극(41), 제2 하부 전극(421), 및 제3 서브 전극(431)이 반사전극으로 구비될 경우, 제1 내지 제3 서브 화소(21, 22, 23) 별로 제2 전극(8)과 상기 제1 서브 전극(41), 제2 전극(8)과 상기 제2 하부 전극(421), 및 제2 전극(8)과 상기 제3 서브 전극(431)이 이격된 거리가 점점 멀어지게 되므로, 마이크로 캐버티 특성을 용이하게 구현할 수 있다. 다만, 이 경우, 이격된 거리가 가장 먼 제3 서브 화소(23)가 적색 광을 발광하도록 구비되고, 제3 서브 화소(23)보다 이격거리가 작은 제2 서브 화소(22)가 녹색 광을 발광하도록 구비되며, 제2 서브 화소(22)보다 이격거리가 작은 제1 서브 화소(21)가 청색 광을 발광하도록 구비될 수 있다.For example, when the first sub-electrode 41, the second lower electrode 421, and the third sub-electrode 431 are provided as reflective electrodes based on FIG. 1, the first to third sub-pixels 21 and 22 , 23) the second electrode 8 and the first sub-electrode 41, the second electrode 8 and the second lower electrode 421, and the second electrode 8 and the third sub-electrode ( Since the distance 431) becomes farther apart, micro-cavity characteristics can be easily implemented. However, in this case, the third sub-pixel 23 having the farthest distance apart is provided to emit red light, and the second sub-pixel 22 having a smaller separation distance than the third sub-pixel 23 emits green light. The first sub-pixel 21 provided to emit light and having a spacing distance smaller than that of the second sub-pixel 22 may be provided to emit blue light.

본 출원의 일 실시예에 따른 표시장치(1)가 상기와 같이 마이크로 캐버티 특성을 갖도록 구현될 경우, 본 출원의 일 실시예에 따른 표시장치(1)는 나노 구조물(NS)로 인한 불균일한 발광문제를 해결하면서 마이크로 캐버티 특성을 이용하여 광 효율을 향상시킬 수 있다.When the display device 1 according to the exemplary embodiment of the present application is implemented to have micro-cavity characteristics as described above, the display device 1 according to the exemplary embodiment of the present application is uneven due to the nanostructure NS. While solving the light emission problem, it is possible to improve the light efficiency by using the micro-cavity characteristics.

다시 도 1을 참조하면, 제2 전극(8) 상에는 봉지층(9)이 형성될 수 있다. 봉지층(9)은 유기발광층(7), 및 제2 전극(8)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지층(9)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.Referring back to FIG. 1, an encapsulation layer 9 may be formed on the second electrode 8. The encapsulation layer 9 serves to prevent the penetration of oxygen or moisture into the organic light emitting layer 7 and the second electrode 8. To this end, the encapsulation layer 9 may include at least one inorganic film and at least one organic film.

예를 들어, 봉지층(9)은 제1 무기막, 유기막, 및 제2 무기막을 포함할 수 있다. 이 경우, 제1 무기막은 제2 전극(8)을 덮도록 형성된다. 유기막은 제1 무기막을 덮도록 형성된다. 유기막은 이물들(particles)이 제1 무기막을 뚫고 유기발광층(7), 및 제2 전극(8)에 투입되는 것을 방지하기 위해 충분한 길이로 형성되는 것이 바람직하다. 제2 무기막은 유기막을 덮도록 형성된다.For example, the encapsulation layer 9 may include a first inorganic layer, an organic layer, and a second inorganic layer. In this case, the first inorganic film is formed to cover the second electrode 8. The organic layer is formed to cover the first inorganic layer. The organic layer is preferably formed to have a sufficient length to prevent particles from penetrating the first inorganic layer and being introduced into the organic light emitting layer 7 and the second electrode 8. The second inorganic layer is formed to cover the organic layer.

도 2는 본 출원의 다른 실시예에 따른 표시장치의 개략적인 단면도이다.2 is a schematic cross-sectional view of a display device according to another exemplary embodiment of the present application.

도 2를 참조하면, 본 출원의 다른 실시예에 따른 표시장치(1)는 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3)이 없는 것을 제외하고, 전술한 도 1에 따른 표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.Referring to FIG. 2, the display device 1 according to another exemplary embodiment of the present application includes a first contact hole ACH1, a second contact hole ACH2, and a third contact hole ACH3. It is the same as the display device of FIG. 1 described above. Accordingly, the same reference numerals are assigned to the same configuration, and only different configurations will be described below.

전술한 도 1에 따른 표시장치의 경우, 제2 하부 전극(421)과 제2 상부 전극(422)을 확실하게 컨택시키기 위해 제1 컨택홀(ACH1)을 구비한다. 그리고, 제3 하부 전극(431)과 제3 중간 전극(432)을 확실하게 컨택시키기 위해 제2 컨택홀(ACH2)을 구비하며, 제3 중간 전극(432)과 제3 상부 전극(433)을 확실하게 컨택시키기 위해 제3 컨택홀(ACH3)을 구비한다.In the case of the display device of FIG. 1 described above, a first contact hole ACH1 is provided to reliably contact the second lower electrode 421 and the second upper electrode 422. In addition, a second contact hole ACH2 is provided to reliably contact the third lower electrode 431 and the third intermediate electrode 432, and the third intermediate electrode 432 and the third upper electrode 433 are provided. A third contact hole ACH3 is provided to ensure contact.

그에 반하여, 도 2의 다른 실시예에 따른 표시장치의 경우에는, 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3)이 구비되어 있지 않다. 도 2에 따른 표시장치에서 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3)이 구비되지 않는 이유는, 상기 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3)이 구비되지 않더라도 복수개의 나노 구조물(NS1, NS21, NS22) 사이로 상기 나노 구조물들(NS1, NS21, NS22)을 덮는 전극이 배치될 수 있으므로, 아래 쪽에 배치된 전극과 상기 나노 구조물들(NS1, NS21, NS22)을 덮는 전극이 컨택될 수 있기 때문이다.In contrast, in the case of the display device according to another exemplary embodiment of FIG. 2, the first contact hole ACH1, the second contact hole ACH2, and the third contact hole ACH3 are not provided. The reason why the first contact hole ACH1, the second contact hole ACH2, and the third contact hole ACH3 are not provided in the display device according to FIG. 2 is Even if the hole ACH2 and the third contact hole ACH3 are not provided, an electrode covering the nanostructures NS1, NS21, and NS22 may be disposed between the plurality of nanostructures NS1, NS21, and NS22. This is because the electrode disposed on the side may be in contact with the electrode covering the nanostructures NS1, NS21, and NS22.

보다 구체적으로, 도 2와 같이, 제1 컨택홀(ACH1)이 없더라도 복수개의 제1 나노 구조물(NS1) 사이에 제2 상부 전극(422)이 배치될 수 있으므로, 제2 하부 전극(421)과 제2 상부 전극(423)은 컨택될 수 있다. 따라서, 제2 상부 전극(423)은 제2 하부 전극(421)으로 인가되는 제2 박막 트랜지스터(32)의 구동전압을 인가받을 수 있다.More specifically, as shown in FIG. 2, even if the first contact hole ACH1 is not present, the second upper electrode 422 may be disposed between the plurality of first nanostructures NS1, so that the second lower electrode 421 and The second upper electrode 423 may be in contact. Accordingly, the second upper electrode 423 may receive the driving voltage of the second thin film transistor 32 applied to the second lower electrode 421.

마찬가지로, 제2 컨택홀(ACH2)이 없더라도 복수개의 제1 나노 구조물(NS21) 사이에 제3 중간 전극(432)이 배치될 수 있으므로, 제3 하부 전극(431)과 제2 중간 전극(432)은 컨택될 수 있다. 또한, 제3 컨택홀(ACH3)이 없더라도 복수개의 제2 나노 구조물(NS22) 사이에 제3 상부 전극(433)이 배치될 수 있으므로, 제3 중간 전극(432)과 제3 상부 전극(433)은 컨택될 수 있다. 따라서, 제3 중간 전극(432)은 제3 하부 전극(431)으로 인가되는 제3 박막 트랜지스터(33)의 구동전압을 인가받을 수 있고, 제3 상부 전극(433)은 제3 중간 전극(432)으로 인가되는 제3 박막 트랜지스터(33)의 구동전압을 인가받을 수 있다.Likewise, since the third intermediate electrode 432 may be disposed between the plurality of first nanostructures NS21 even without the second contact hole ACH2, the third lower electrode 431 and the second intermediate electrode 432 Can be contacted. In addition, since the third upper electrode 433 may be disposed between the plurality of second nanostructures NS22 even without the third contact hole ACH3, the third intermediate electrode 432 and the third upper electrode 433 Can be contacted. Accordingly, the third intermediate electrode 432 can receive the driving voltage of the third thin film transistor 33 applied to the third lower electrode 431, and the third upper electrode 433 is the third intermediate electrode 432. A driving voltage of the third thin film transistor 33 applied as) may be applied.

결과적으로, 본 출원의 다른 실시예에 따른 표시장치(1)는 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3)이 구비되어 있지 않더라도 제2 서브 전극(42)과 제2 전극(8), 및 제3 서브 전극(43)과 제2 전극(8) 간에 전계가 형성될 수 있고, 제1 컨택홀(ACH1), 제2 컨택홀(ACH2), 및 제3 컨택홀(ACH3)이 구비되어 있지 않기 때문에 도 1에 따른 표시장치에 비해 제1 내지 제3 컨택홀(ACH1, ACH2, ACH3)을 형성하기 위한 제조 공정을 생략할 수 있어서 제조 비용과 제조 시간을 줄일 수 있는 효과를 가질 수 있다.As a result, the display device 1 according to another exemplary embodiment of the present application has a second sub-electrode even if the first contact hole ACH1, the second contact hole ACH2, and the third contact hole ACH3 are not provided. An electric field may be formed between the 42 and the second electrode 8 and the third sub-electrode 43 and the second electrode 8, the first contact hole ACH1, the second contact hole ACH2, and And since the third contact hole ACH3 is not provided, the manufacturing process for forming the first to third contact holes ACH1, ACH2, ACH3 can be omitted compared to the display device according to FIG. It can have the effect of reducing the manufacturing time.

도 5a 내지 도 5p는 본 출원의 일 실시예에 따른 표시장치의 개략적인 제조 공정 단면도이다. 본 출원의 일 실시예에 따른 표시장치(1)는 아래와 같은 제조 공정을 통해 제2 서브 화소(22)와 제3 서브 화소(23)에 형성된 나노 구조물(NS)을 덮으면서 면저항을 낮출 수 있고, 제3 유기발광층(73)의 일부(Q)를 제1 서브 화소(21), 제2 서브 화소(22), 및 제3 서브 화소(23) 각각의 사이에 배치시킬 수 있다. 이때, 상기 제3 유기발광층(73)의 일부(Q)는 제2 뱅크(6)와 인접한 뱅크의 상면에도 동시에 배치될 수 있다.5A to 5P are schematic cross-sectional views of a manufacturing process of a display device according to an exemplary embodiment of the present application. The display device 1 according to the exemplary embodiment of the present application may lower the sheet resistance while covering the nanostructure NS formed in the second sub-pixel 22 and the third sub-pixel 23 through the following manufacturing process. , A portion Q of the third organic emission layer 73 may be disposed between the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23, respectively. In this case, a portion Q of the third organic emission layer 73 may be simultaneously disposed on the upper surface of the bank adjacent to the second bank 6.

즉, 본 출원의 일 실시예에 따른 표시장치의 제조 공정을 이용하면, 제2 서브 화소(22)에 형성된 일단의 제1 나노 구조물(NS1)을 덮도록 제2 서브 전극(42)이 제2 두께(T2)로 형성되고, 제3 서브 화소(23)에 형성된 이단 나노 구조물(NS2)를 덮도록 제3 서브 전극(43)이 제3 두께(T3)로 형성된 본 출원의 일 실시예에 따른 표시장치(1)가 제조될 수 있다.That is, when the manufacturing process of the display device according to the exemplary embodiment of the present application is used, the second sub-electrode 42 is formed to cover the first nanostructure NS1 formed in the second sub-pixel 22. According to an exemplary embodiment of the present application, the third sub-electrode 43 is formed to have a thickness T2 and has a third thickness T3 so as to cover the two-stage nanostructure NS2 formed in the third sub-pixel 23. The display device 1 can be manufactured.

그리고, 본 출원의 일 실시예에 따른 표시장치의 제조 공정을 이용하면, 제3 유기발광층(73)의 패터닝 공정을 생략할 수 있으므로 제조 공정 수를 줄일 수 있고, 이와 같이 공정 수가 감소된 제조 공정을 통해 제3 유기발광층(73)의 일부(Q)가 제1 서브 화소(21), 제2 서브 화소(22), 및 제3 서브 화소(23) 각각의 사이에 배치된 본 출원의 일 실시예에 따른 표시장치(1)가 제조될 수 있다.In addition, when the manufacturing process of the display device according to the exemplary embodiment of the present application is used, the patterning process of the third organic light emitting layer 73 can be omitted, so that the number of manufacturing processes can be reduced, and the manufacturing process in which the number of processes is reduced as described above. An implementation of the present application in which a part (Q) of the third organic emission layer 73 is disposed between each of the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23 through The display device 1 according to the example may be manufactured.

도 5a 및 도 5b를 참조하면, 상기 기판(2)과 상기 회로 소자층(3) 상에 제1 전극(4), 제1 뱅크(5), 및 제2 뱅크(6)가 형성된 상태에서, 제1 유기발광층(71)을 제1 내지 제3 서브 화소(21, 22, 23)에 걸쳐서 순차적으로 전면 증착한다. 여기서, 제1 전극(4)은 제1 서브 전극(41), 제2 하부 전극(421), 및 제3 하부 전극(431)일 수 있다.5A and 5B, in a state in which the first electrode 4, the first bank 5, and the second bank 6 are formed on the substrate 2 and the circuit element layer 3, The first organic emission layer 71 is sequentially deposited over the first to third sub-pixels 21, 22, and 23. Here, the first electrode 4 may be a first sub-electrode 41, a second lower electrode 421, and a third lower electrode 431.

다음, 도 5c를 참조하면, 상기 제1 유기발광층(71)의 상면에 쉴드층(SL)과 PR층을 순차적으로 전면 코팅한다. 이러한 공정은 쉴드층(SL)과 PR층이 액상물질이기 때문에 각각을 전면 증착한 후 가열장치를 이용하여 건조시키는 베이킹 공정을 포함할 수 있다.Next, referring to FIG. 5C, a shield layer SL and a PR layer are sequentially coated on the upper surface of the first organic emission layer 71. Since the shield layer SL and the PR layer are liquid materials, this process may include a baking process in which the shield layer SL and the PR layer are completely deposited and then dried using a heating device.

그리고, 베이킹 공정이 완료되면, 제1 유기발광층(71)이 제1 서브 화소(21), 제2 서브 화소(22)에서 제1 컨택홀(ACH1)이 형성될 위치, 및 제3 서브 화소(23)에서 제2 컨택홀(ACH2)이 형성될 위치에만 배치되도록 제1 유기발광층(71)을 패터닝할 곳에 개구가 위치되도록 제1 마스크(M1)를 위치시킨 후 상기 개구를 통해 패터닝할 부분을 자외선(UV) 등과 같은 광에 노출시킨다. 이에 따라, 상기 PR층에서 제1 유기발광층(71)을 패터닝할 영역은 현상액에도 식각되지 않도록 특성이 변화될 수 있다.In addition, when the baking process is completed, the first organic emission layer 71 is located at the first sub-pixel 21, the position where the first contact hole ACH1 is to be formed in the second sub-pixel 22, and the third sub-pixel ( In 23), the first mask M1 is positioned so that the opening is positioned where the first organic emission layer 71 is to be patterned so that the second contact hole ACH2 is disposed only at the location where the second contact hole ACH2 is to be formed, It is exposed to light such as ultraviolet (UV) light. Accordingly, a region in the PR layer where the first organic emission layer 71 is to be patterned may be changed in characteristics so that it is not etched by a developer.

다음, 도 5d를 참조하면, 상기 현상액을 이용하여 PR층을 제거하는 1차 제거공정을 수행하면, 제1 서브 화소(21), 제1 컨택홀(ACH1)이 형성될 위치, 및 제2 컨택홀(ACH2)이 형성될 위치 상에만 PR층이 식각되지 않고 남게된다. 상기 PR층은 포토레지스트층일 수 있다.Next, referring to FIG. 5D, when the first removal process of removing the PR layer using the developer is performed, the first sub-pixel 21, the position where the first contact hole ACH1 is to be formed, and the second contact The PR layer remains without being etched only on the location where the hole ACH2 is to be formed. The PR layer may be a photoresist layer.

다음, 도 5e를 참조하면, 상기 제1 유기발광층(71)을 패터닝하기 위해 제1 서브 화소(21), 제1 컨택홀(ACH1)이 형성될 위치, 및 제2 컨택홀(ACH2)이 형성될 위치를 제외한 나머지 서브 화소(22, 23)에 배치된 쉴드층(SL)과 제1 유기발광층(71)을 에칭 가스를 이용하여 식각하는 2차 제거공정을 수행한다. 상기 2차 제거공정에서는 상기 1차 제거공정에 비해 에칭 가스에 노출되는 시간을 더 늘림으로써, 쉴드층(SL)을 포함한 제1 유기발광층(71)을 제거할 수 있다. 이때, 에칭가스에 노출되는 시간은 상기 제1 유기발광층(71)의 상면에 쉴드층(SL)이 일부 남아있는 범위에서 조절될 수 있다. 따라서, 도 5e에 도시된 바와 같이, 제1 내지 제3 서브 화소(21, 22, 23)에 걸쳐서 전면 증착되었된 제1 유기발광층(71)은 제1 서브 화소(21), 제1 컨택홀(ACH1)이 형성될 위치, 및 제2 컨택홀(ACH2)이 형성될 위치 상에만 남도록 패터닝될 수 있다. 그리고, 일부 쉴드층(SL)은 상기 제1 서브 화소(21)의 제1 유기발광층(71), 제1 컨택홀(ACH1)이 형성될 위치에 배치된 제1 유기발광층(71), 및 제2 컨택홀(ACH2)이 형성될 위치에 배치된 제1 유기발광층(71) 각각의 상면을 덮도록 배치될 수 있다.Next, referring to FIG. 5E, in order to pattern the first organic emission layer 71, the first sub-pixel 21, the position where the first contact hole ACH1 is to be formed, and the second contact hole ACH2 are formed. A second removal process is performed in which the shield layer SL and the first organic emission layer 71 disposed on the remaining sub-pixels 22 and 23 are etched using an etching gas. In the second removal process, the first organic light-emitting layer 71 including the shield layer SL may be removed by increasing the exposure time to the etching gas compared to the first removal process. In this case, the exposure time to the etching gas may be adjusted within a range in which the shield layer SL partially remains on the upper surface of the first organic emission layer 71. Accordingly, as shown in FIG. 5E, the first organic emission layer 71 deposited over the first to third sub-pixels 21, 22, and 23 is the first sub-pixel 21 and the first contact hole. It may be patterned to remain only on the position where the (ACH1) is to be formed and the position where the second contact hole ACH2 is to be formed. In addition, some of the shield layers SL include the first organic emission layer 71 of the first sub-pixel 21, the first organic emission layer 71 disposed at a position where the first contact hole ACH1 is to be formed, and the first organic emission layer 71 2 It may be disposed to cover an upper surface of each of the first organic emission layers 71 disposed at a location where the contact hole ACH2 is to be formed.

한편, 도 5e에 도시된 바와 같이, 2차 제거공정에 사용되는 에칭가스에 의해 제1 유기발광층(71)과 쉴드층(SL)이 완전히 제거되지 못하고, 제2 서브 화소(22)와 제3 서브 화소(23)에는 나노 구조물(NS)이 남을 수 있다.Meanwhile, as shown in FIG. 5E, the first organic light emitting layer 71 and the shield layer SL are not completely removed by the etching gas used in the secondary removal process, and the second sub-pixel 22 and the third The nano structure NS may remain in the sub-pixel 23.

상기 제2 서브 화소(22)와 제3 서브 화소(23)에 남겨진 나노 구조물(NS)은 상기 2차 제거공정 시간을 충분히 늘리면 완전히 제거될 수 있지만, 그렇게 하면 제1 서브 화소(21)에 패터닝된 제1 유기발광층(71)과 제1 뱅크(5), 및 제2 뱅크(6)가 손상될 수 있기 때문에 상기 패터닝된 제1 유기발광층(71)과 제1 뱅크(5), 및 제2 뱅크(6)가 손상되지 않는 범위 내에서 2차 제거공정이 이루어질 수 있다.The nanostructures NS left in the second sub-pixel 22 and the third sub-pixel 23 can be completely removed by sufficiently increasing the second removal process time, but if so, the first sub-pixel 21 is patterned. The patterned first organic emission layer 71, the first bank 5, and the second bank 6 may be damaged. The secondary removal process may be performed within a range in which the bank 6 is not damaged.

따라서, 제2 서브 화소(22)에 남겨진 나노 구조물(NS)과 제3 서브 화소(23)에 남겨진 나노 구조물(NS)은 제1 서브 화소(21)에 제1 유기발광층(71)을 패터닝하는 과정에서 형성될 수 있다. 상기 나노 구조물(NS)은 제1 유기발광층(71)만으로 이루어질 수 있으나, 이에 한정되지 않으며 제1 유기발광층(71)과 쉴드층(SL)이 에칭가스에 의해 혼합되어 이루어질 수도 있다.Accordingly, the nanostructure NS remaining in the second sub-pixel 22 and the nanostructure NS remaining in the third sub-pixel 23 are formed by patterning the first organic emission layer 71 on the first sub-pixel 21. It can be formed in the process. The nanostructure NS may be formed of only the first organic emission layer 71, but is not limited thereto, and may be formed by mixing the first organic emission layer 71 and the shield layer SL with an etching gas.

상기 제2 서브 화소(22)에 남겨진 나노 구조물(NS)이 제1 나노 구조물(NS1)이고, 상기 제3 서브 화소(23)에 남겨진 나노 구조물(NS)은 이단 나노 구조물(NS2)의 제1 나노 구조물(NS21)일 수 있다.The nanostructure NS left in the second sub-pixel 22 is the first nanostructure NS1, and the nanostructure NS left in the third sub-pixel 23 is the first of the two-stage nanostructure NS2. It may be a nano structure (NS21).

다음, 도 5f를 참조하면, 현상액을 이용하여 제1 컨택홀(ACH1)이 형성될 위치에 배치된 제1 유기발광층(71)과 제1 유기발광층(71)의 상면에 배치된 쉴드층(SL), 및 제2 컨택홀(ACH2)이 형성될 위치에 배치된 제1 유기발광층(71)과 제1 유기발광층(71)의 상면에 배치된 쉴드층(SL)을 제거하는 3차 제거공정을 수행한다. 이에 따라, 도 5f와 같이 제2 서브 화소(22)에는 제1 나노 구조물(NS1) 사이에 소정 폭을 갖는 제1 컨택홀(ACH1)이 형성될 수 있고, 제3 서브 화소(23)에는 제1 나노 구조물(NS21) 사이에 제1 컨택홀(ACH1)과 동일한 폭을 갖는 제2 컨택홀(ACH2)이 형성될 수 있다. 이 경우, 상기 제1 서브 화소(21)의 제1 유기발광층(71) 상에 배치된 쉴드층(SL)도 상측 부분 일부가 현상액에 의해 제거될 수 있다. 따라서, 도 5f의 쉴드층(SL)의 두께는 도 5e의 쉴드층(SL)의 두께보다 얇을 수 있다.Next, referring to FIG. 5F, a first organic light-emitting layer 71 disposed at a location where the first contact hole ACH1 is to be formed using a developer and a shield layer SL disposed on the upper surface of the first organic light-emitting layer 71 ), and a third removal process of removing the first organic emission layer 71 disposed at the position where the second contact hole ACH2 is to be formed and the shield layer SL disposed on the upper surface of the first organic emission layer 71 Carry out. Accordingly, as shown in FIG. 5F, a first contact hole ACH1 having a predetermined width may be formed between the first nanostructures NS1 in the second sub-pixel 22, and the third sub-pixel 23 A second contact hole ACH2 having the same width as the first contact hole ACH1 may be formed between the 1 nanostructure NS21. In this case, a part of the upper portion of the shield layer SL disposed on the first organic emission layer 71 of the first sub-pixel 21 may also be removed by a developer. Accordingly, the thickness of the shield layer SL of FIG. 5F may be thinner than the thickness of the shield layer SL of FIG. 5E.

다음, 도 5g를 참조하면, 제2 서브 화소(22)의 제1 나노 구조물(NS1)을 덮도록 제2 상부 전극(422)을 형성하고, 제3 서브 화소(23)의 제1 나노 구조물(NS21)을 덮도록 제3 중간 전극(432)을 형성한다. 상기 제2 상부 전극(422)과 제3 중간 전극(432)은 제2 서브 화소(22)와 제3 서브 화소(23) 위치에 개구가 형성된 마스크를 이용하여 제2 서브 화소(22)와 제3 서브 화소(23)에만 증착되어 형성되거나, 제1 내지 제3 서브 화소(21, 22, 23)에 전면 증착된 후 제2 서브 화소(22)와 제3 서브 화소(23)에만 패터닝되어 형성될 수 있다.Next, referring to FIG. 5G, a second upper electrode 422 is formed to cover the first nanostructure NS1 of the second sub-pixel 22, and the first nanostructure of the third sub-pixel 23 ( A third intermediate electrode 432 is formed to cover the NS21). The second upper electrode 422 and the third intermediate electrode 432 are formed using a mask having openings formed at positions of the second sub-pixel 22 and the third sub-pixel 23. 3 Either deposited and formed only on the sub-pixels 23, or deposited on the first to third sub-pixels 21, 22, and 23, and then patterned and formed only on the second and third sub-pixels 22 and 23 Can be.

이 경우, 상기 제2 상부 전극(422)은 제1 나노 구조물(NS1)들 사이에도 형성되어 제2 하부 전극(421)의 상면에 접촉될 수 있으나, 제1 컨택홀(ACH1)을 통해 제2 하부 전극(421)의 상면에 보다 확실하게 접촉될 수 있다.In this case, the second upper electrode 422 may also be formed between the first nanostructures NS1 to contact the upper surface of the second lower electrode 421, but the second upper electrode 422 may be formed through the first contact hole ACH1. The upper surface of the lower electrode 421 may be more reliably contacted.

마찬가지로, 상기 제3 중간 전극(432)은 제1 나노 구조물(NS21)들 사이에도 형성되어 제3 하부 전극(431)의 상면에 접촉될 수 있으나, 제2 컨택홀(ACH2)을 통해 제3 하부 전극(431)의 상면에 보다 확실하게 접촉될 수 있다.Likewise, the third intermediate electrode 432 may be formed between the first nanostructures NS21 to contact the upper surface of the third lower electrode 431, but the third lower electrode 432 is formed through the second contact hole ACH2. The upper surface of the electrode 431 may be more reliably contacted.

다음, 도 5h를 참조하면, 제2 유기발광층(72)을 제1 내지 제3 서브 화소(21, 22, 23)에 걸쳐서 순차적으로 전면 증착한다. 이 경우, 제2 유기발광층(72)의 두께는 제1 유기발광층(71)의 두께와 동일하게 구비될 수 있다.Next, referring to FIG. 5H, the second organic emission layer 72 is sequentially deposited over the first to third sub-pixels 21, 22, and 23. In this case, the second organic emission layer 72 may have the same thickness as the first organic emission layer 71.

다음, 도 5i를 참조하면, 상기 제2 유기발광층(72)의 상면에 쉴드층(SL)과 PR층을 순차적으로 전면 코팅한다. 이러한 공정은 쉴드층(SL)과 PR층이 액상물질이기 때문에 각각을 전면 증착한 후 가열장치를 이용하여 건조시키는 베이킹 공정을 포함할 수 있다.Next, referring to FIG. 5I, a shield layer SL and a PR layer are sequentially coated on the upper surface of the second organic emission layer 72. Since the shield layer SL and the PR layer are liquid materials, this process may include a baking process in which the shield layer SL and the PR layer are completely deposited and then dried using a heating device.

그리고, 베이킹 공정이 완료되면, 제2 유기발광층(72)이 제2 서브 화소(22), 및 제3 서브 화소(23)에서 제3 컨택홀(ACH3)이 형성될 위치에만 배치되도록 제2 유기발광층(72)을 패터닝할 곳에 개구가 위치되도록 제2 마스크(M2)를 위치시킨 후 상기 개구를 통해 패터닝할 부분을 자외선(UV) 등과 같은 광에 노출시킨다. 이에 따라, 상기 PR층에서 제2 유기발광층(72)을 패터닝할 영역은 현상액에도 식각되지 않도록 특성이 변화될 수 있다.In addition, when the baking process is completed, the second organic emission layer 72 is disposed only at the position where the third contact hole ACH3 is formed in the second sub-pixel 22 and the third sub-pixel 23. After the second mask M2 is positioned so that the opening is positioned at the place where the light emitting layer 72 is to be patterned, the portion to be patterned is exposed to light such as ultraviolet rays (UV) through the opening. Accordingly, a region in the PR layer where the second organic emission layer 72 is to be patterned may be changed in characteristics so that it is not etched by a developer.

다음, 도 5j를 참조하면, 상기 현상액을 이용하여 PR층을 제거하는 4차 제거공정을 수행하면, 제2 서브 화소(21), 및 제3 컨택홀(ACH3)이 형성될 위치 상에만 PR층이 식각되지 않고 남게된다. 상기 PR층은 포토레지스트층일 수 있다.Next, referring to FIG. 5J, when a fourth removal process of removing the PR layer using the developer is performed, the PR layer is formed only on the positions where the second sub-pixel 21 and the third contact hole ACH3 are to be formed. It remains without being etched. The PR layer may be a photoresist layer.

다음, 도 5k를 참조하면, 상기 제2 유기발광층(72)을 패터닝하기 위해 제2 서브 화소(22), 및 제3 컨택홀(ACH3)이 형성될 위치를 제외한 나머지 서브 화소(21, 23)에 배치된 쉴드층(SL)과 제2 유기발광층(72)을 에칭 가스를 이용하여 식각하는 5차 제거공정을 수행한다. 상기 5차 제거공정에서는 상기 4차 제거공정에 비해 에칭 가스에 노출되는 시간을 더 늘림으로써, 쉴드층(SL)을 포함한 제2 유기발광층(72)을 제거할 수 있다. 이때, 에칭가스에 노출되는 시간은 제2 서브 화소(22)의 제2 유기발광층(72)의 상면에 쉴드층(SL)이 일부 남아있는 범위에서 조절될 수 있다. 따라서, 도 5k에 도시된 바와 같이, 제1 내지 제3 서브 화소(21, 22, 23)에 걸쳐서 전면 증착되었된 제2 유기발광층(72)은 제2 서브 화소(22), 및 제3 컨택홀(ACH3)이 형성될 위치 상에만 남도록 패터닝될 수 있다. 그리고, 일부 쉴드층(SL)은 상기 제2 서브 화소(22)의 제2 유기발광층(72), 및 제3 컨택홀(ACH3)이 형성될 위치에 배치된 제2 유기발광층(72) 각각의 상면을 덮도록 배치될 수 있다.Next, referring to FIG. 5K, in order to pattern the second organic emission layer 72, the remaining sub-pixels 21 and 23 except for the location where the second sub-pixel 22 and the third contact hole ACH3 are to be formed. A fifth removal process is performed in which the shield layer SL and the second organic light emitting layer 72 disposed in are etched using an etching gas. In the fifth removal process, the second organic light emitting layer 72 including the shield layer SL may be removed by increasing the exposure time to the etching gas compared to the fourth removal process. In this case, the exposure time to the etching gas may be adjusted within a range in which the shield layer SL partially remains on the upper surface of the second organic emission layer 72 of the second sub-pixel 22. Accordingly, as shown in FIG. 5K, the second organic emission layer 72 deposited over the first to third sub-pixels 21, 22, and 23 is the second sub-pixel 22 and the third contact It may be patterned to remain only on the position where the hole ACH3 is to be formed. In addition, some of the shielding layers SL include the second organic emission layer 72 of the second sub-pixel 22 and the second organic emission layer 72 disposed at a position where the third contact hole ACH3 is to be formed. It can be arranged to cover the upper surface.

결과적으로, 도 5k에 도시된 바와 같이, 쉴드층(SL)은 제1 서브 화소(21)의 제1 유기발광층(71), 제2 서브 화소(22)의 제2 유기발광층(72), 및 제3 서브 화소(23)의 제2 유기발광층(72) 상에 각각 배치될 수 있다. 그리고, 도 5k에 배치된 쉴드층(SL)들의 높이는 도 5j에서 PR층이 배치된 위치에 있는 쉴드층(SL)의 높이에 비해 PR층이 배치되지 않은 위치에 있는 쉴드층(SL)의 높이가 더 낮게 형성될 수 있다. 이는, PR층이 에칭가스로부터 그 아래에 배치된 쉴드층(SL)을 보호하는 역할을 하기 때문이다.As a result, as shown in FIG. 5K, the shield layer SL includes the first organic emission layer 71 of the first sub-pixel 21, the second organic emission layer 72 of the second sub-pixel 22, and They may be respectively disposed on the second organic emission layer 72 of the third sub-pixel 23. In addition, the height of the shield layers SL disposed in FIG. 5K is the height of the shield layer SL in the position where the PR layer is not disposed compared to the height of the shield layer SL in the position where the PR layer is disposed in FIG. 5J. Can be formed lower. This is because the PR layer serves to protect the shield layer SL disposed under it from the etching gas.

한편, 도 5k에 도시된 바와 같이, 제3 서브 화소(23)에는 5차 제거공정에 사용되는 에칭가스에 의해 제2 유기발광층(72)과 쉴드층(SL)이 완전히 제거되지 못하고 나노 구조물(NS)이 남을 수 있다.Meanwhile, as shown in FIG. 5K, the second organic light emitting layer 72 and the shield layer SL are not completely removed from the third sub-pixel 23 by the etching gas used in the fifth removal process, and the nanostructure ( NS) may remain.

상기 제3 서브 화소(23)에 남겨진 나노 구조물(NS)은 상기 5차 제거공정 시간을 충분히 늘리면 완전히 제거될 수 있지만, 그렇게 하면 제1 서브 화소(21)에 패터닝된 제1 유기발광층(71), 제2 서브 화소(22)의 제2 유기발광층(72), 제1 뱅크(5), 및 제2 뱅크(6)가 손상될 수 있기 때문에 상기 패터닝된 제1 유기발광층(71), 제2 유기발광층(72), 제1 뱅크(5), 및 제2 뱅크(6)가 손상되지 않는 범위 내에서 5차 제거공정이 이루어질 수 있다.The nanostructure NS left in the third sub-pixel 23 can be completely removed if the fifth removal process time is sufficiently increased, but if so, the first organic light-emitting layer 71 patterned on the first sub-pixel 21 , Since the second organic emission layer 72, the first bank 5, and the second bank 6 of the second sub-pixel 22 may be damaged, the patterned first organic emission layer 71 and the second The fifth removal process may be performed within a range in which the organic emission layer 72, the first bank 5, and the second bank 6 are not damaged.

제3 서브 화소(23)에서 제1 나노 구조물(NS21) 상에 남겨진 나노 구조물(NS)이 제2 나노 구조물(NS22)이며, 제2 나노 구조물(NS22)은 제2 서브 화소(22)의 제2 유기발광층(72)을 패터닝하는 과정에서 형성될 수 있다. 상기 제2 나노 구조물(NS22)은 제2 유기발광층(72)만으로 이루어질 수 있으나, 이에 한정되지 않으며 제2 유기발광층(72)과 쉴드층(SL)이 에칭가스에 의해 혼합되어 이루어질 수도 있다.In the third sub-pixel 23, the nanostructure NS left on the first nanostructure NS21 is the second nanostructure NS22, and the second nanostructure NS22 is the second nanostructure NS22. 2 It may be formed in the process of patterning the organic emission layer 72. The second nanostructure NS22 may be formed of only the second organic emission layer 72, but is not limited thereto, and may be formed by mixing the second organic emission layer 72 and the shield layer SL with an etching gas.

한편, 상기 제2 나노 구조물(NS22)은 상기 제1 나노 구조물(NS21)보다 나중에 형성되기 때문에 제1 나노 구조물(NS21)보다 상측에 배치될 수 있다.Meanwhile, since the second nanostructure NS22 is formed later than the first nanostructure NS21, it may be disposed above the first nanostructure NS21.

다음, 도 5l을 참조하면, 현상액을 이용하여 제3 컨택홀(ACH3)이 형성될 위치에 배치된 제2 유기발광층(72)과 제2 유기발광층(72)의 상면에 배치된 쉴드층(SL)을 제거하는 6차 제거공정을 수행한다. 이에 따라, 도 5l과 같이 제3 서브 화소(23)에는 제2 나노 구조물(NS21) 사이에 제2 컨택홀(ACH2)과 동일한 폭을 갖는 제3 컨택홀(ACH3)이 형성될 수 있다. 이 경우, 상기 제1 서브 화소(21)의 제1 유기발광층(71) 상에 배치된 쉴드층(SL)과 제2 서브 화소(22)의 제2 유기발광층(72) 상에 배치된 쉴드층(SL)도 상측 부분 일부가 현상액에 의해 제거될 수 있다. 따라서, 도 5l의 쉴드층(SL)의 두께가 도 5k의 쉴드층(SL)의 두께보다 얇을 수 있다.Next, referring to FIG. 5L, a second organic light-emitting layer 72 disposed at a location where the third contact hole ACH3 is to be formed using a developer and a shield layer SL disposed on the upper surface of the second organic light-emitting layer 72 ) And perform the 6th removal process. Accordingly, a third contact hole ACH3 having the same width as the second contact hole ACH2 may be formed between the second nanostructures NS21 as shown in FIG. 5L. In this case, a shield layer SL disposed on the first organic emission layer 71 of the first sub-pixel 21 and a shield layer disposed on the second organic emission layer 72 of the second sub-pixel 22 A part of the upper part of the (SL) may be removed by the developer. Accordingly, the thickness of the shield layer SL of FIG. 5L may be thinner than the thickness of the shield layer SL of FIG. 5K.

다음, 도 5m을 참조하면, 제3 서브 화소(23)의 제2 나노 구조물(NS22)을 덮도록 제3 상부 전극(433)을 형성한다. 상기 제3 상부 전극(433)은 제3 서브 화소(23) 위치에 개구가 형성된 마스크를 이용하여 제3 서브 화소(23)에만 증착되어 형성되거나, 제1 내지 제3 서브 화소(21, 22, 23)에 전면 증착된 후 제3 서브 화소(23)에만 패터닝되어 형성될 수 있다.Next, referring to FIG. 5M, a third upper electrode 433 is formed to cover the second nanostructure NS22 of the third sub-pixel 23. The third upper electrode 433 is formed by being deposited on only the third sub-pixel 23 using a mask having an opening formed at the position of the third sub-pixel 23, or the first to third sub-pixels 21 and 22, After the entire surface is deposited on 23), it may be formed by patterning only on the third sub-pixel 23.

이 경우, 상기 제3 상부 전극(433)은 제2 나노 구조물(NS22)들 사이에도 형성되어 제3 중간 전극(432)의 상면에 접촉될 수 있으나, 제3 컨택홀(ACH3)을 통해 제3 중간 전극(432)의 상면에 보다 확실하게 접촉될 수 있다.In this case, the third upper electrode 433 may also be formed between the second nanostructures NS22 to contact the upper surface of the third intermediate electrode 432, but the third upper electrode 433 may be formed through the third contact hole ACH3. It is possible to more reliably contact the upper surface of the intermediate electrode 432.

다음, 도 5n을 참조하면, 제3 유기발광층(73)을 제1 내지 제3 서브 화소(21, 22, 23)에 걸쳐서 순차적으로 전면 증착한다. 상기 제3 유기발광층(73)의 두께는 상기 제1 유기발광층(71) 또는 상기 제2 유기발광층(72)의 두께와 동일하게 구비될 수 있다. 상기 제3 유기발광층(73)은 도 5m을 기준으로 상측에서 하측 방향을 향해 전면 증착되므로, 수직의 프로파일을 갖는 면에는 증착되지 않을 수 있다. 따라서, 도 5n에 도시된 바와 같이, 제3 유기발광층(73)은 제1 서브 화소(21)와 제2 서브 화소(22)의 사이, 제2 서브 화소(22)와 제3 서브 화소(23)의 사이, 제1 유기발광층(71)의 상면에 배치된 쉴드층(SL)의 상면, 제2 유기발광층(72)의 상면에 배치된 쉴드층(SL)의 상면, 및 제3 서브 화소(23)에만 증착될 수 있다.Next, referring to FIG. 5N, the third organic emission layer 73 is sequentially deposited over the first to third sub-pixels 21, 22, and 23. The third organic emission layer 73 may have the same thickness as the first organic emission layer 71 or the second organic emission layer 72. Since the third organic emission layer 73 is entirely deposited from the top to the bottom based on FIG. 5M, it may not be deposited on a surface having a vertical profile. Accordingly, as shown in FIG. 5N, the third organic emission layer 73 is formed between the first sub-pixel 21 and the second sub-pixel 22, and the second sub-pixel 22 and the third sub-pixel 23 ), the upper surface of the shield layer SL disposed on the upper surface of the first organic emission layer 71, the upper surface of the shield layer SL disposed on the upper surface of the second organic emission layer 72, and the third sub-pixel ( 23) can only be deposited.

즉, 제1 유기발광층(71)의 상면에 배치된 쉴드층(SL)의 양측면, 및 제2 유기발광층(72)의 상면에 배치된 쉴드층(SL)의 양측면에는 제3 유기발광층(73)이 배치되지 않을 수 있다. That is, on both sides of the shield layer SL disposed on the upper surface of the first organic emission layer 71 and the third organic emission layer 73 on both sides of the shield layer SL disposed on the upper surface of the second organic emission layer 72. It may not be placed.

따라서, 도 5n에 도시된 바와 같이, 제3 유기발광층(73)은 제1 내지 제3 서브 화소(21, 22, 23)에 걸쳐서 서로 연결되지 않고 단절된 배치구조를 갖게 된다.Accordingly, as shown in FIG. 5N, the third organic emission layer 73 is not connected to each other over the first to third sub-pixels 21, 22, and 23 and has a disconnected arrangement structure.

상기와 같은 단절된 배치구조를 가짐에 따라 후속 공정에서 사용되는 스트리퍼 용액이 제1 서브 화소(21)에 배치된 쉴드층(SL), 및 제2 서브 화소(22)에 배치된 쉴드층(SL) 각각의 노출 부분으로 침투되도록 할 수 있다. 상기 쉴드층(SL)의 노출 부분은 도 5n을 기준으로 제3 유기발광층(73)에 의해 덮이지 않은 쉴드층(SL)의 양측면을 의미할 수 있다.As the above-described disconnected arrangement structure is formed, a stripper solution used in a subsequent process is disposed on the first sub-pixel 21 and the shield layer SL disposed on the second sub-pixel 22 and the second sub-pixel 22 It can be made to penetrate into each exposed part. The exposed portion of the shield layer SL may mean both sides of the shield layer SL that are not covered by the third organic emission layer 73 with reference to FIG. 5N.

다음, 도 5o를 참조하면, 스트리퍼 용액을 이용하여 제1 및 제2 서브 화소(21, 22)의 쉴드층(SL)과 그 위에 증착된 제3 유기발광층(73)을 제거하는 스트립 공정을 수행한다. 상기 스트리퍼 용액은 전술한 바와 같이 제1 서브 화소(21)에 배치된 쉴드층(SL)의 노출 부분으로 침투됨으로써, 상기 제1 유기발광층(71)의 상면이 노출되도록 제1 서브 화소(21)의 쉴드층(SL)을 제거할 수 있다. 마찬가지로, 상기 스트리퍼 용액은 제2 서브 화소(22)에 배치된 쉴드층(SL)의 노출 부분으로 침투됨으로써, 상기 제2 유기발광층(72)의 상면이 노출되도록 제2 서브 화소(22)의 쉴드층(SL)을 제거할 수 있다.Next, referring to FIG. 5O, a strip process is performed using a stripper solution to remove the shield layer SL of the first and second sub-pixels 21 and 22 and the third organic emission layer 73 deposited thereon. do. The stripper solution penetrates into the exposed portion of the shield layer SL disposed on the first sub-pixel 21 as described above, so that the top surface of the first organic emission layer 71 is exposed. The shield layer SL of may be removed. Similarly, the stripper solution penetrates into the exposed portion of the shield layer SL disposed on the second sub-pixel 22, thereby exposing the upper surface of the second organic emission layer 72 to the shield of the second sub-pixel 22. The layer SL may be removed.

한편, 도 5o의 공정에서 도 5n의 구조를 갖는 표시장치 전체를 스트리퍼 용액에 담궜다가 빼므로, 스트리퍼 용액은 제1 서브 화소(21)와 제2 서브 화소(22) 사이에 배치된 제3 유기발광층(73)의 일부(Q)의 상면, 제2 서브 화소(22)와 제3 서브 화소(23) 사이에 배치된 제3 유기발광층(73)의 일부(Q)의 상면, 및 제3 서브 화소(23)에 배치된 제3 유기발광층(73)의 상면에도 접촉될 수 있다. 제3 유기발광층(73)의 상면에는 스트리퍼 용액에 저항성이 강한 정공차단층(미도시)이 배치되기 때문에, 제3 유기발광층(73)은 스트리퍼 용액에 의해 손상되지 않을 수 있다.Meanwhile, in the process of FIG. 5O, since the entire display device having the structure of FIG. 5N is immersed in and removed from the stripper solution, the stripper solution is a third organic emission layer disposed between the first sub-pixel 21 and the second sub-pixel 22. A top surface of a part (Q) of 73, a top surface of a part (Q) of the third organic emission layer 73 disposed between the second sub-pixel 22 and the third sub-pixel 23, and a third sub-pixel The upper surface of the third organic emission layer 73 disposed on 23 may also be brought into contact. Since a hole blocking layer (not shown) having strong resistance to the stripper solution is disposed on the upper surface of the third organic emission layer 73, the third organic emission layer 73 may not be damaged by the stripper solution.

또한, 상기 제3 유기발광층(73)의 정공차단층은 하측에 배치되는 발광층, 전자차단층, 정공수송층, 및 정공주입층 쪽으로 스트리퍼 용액이 침투하는 것을 방지할 수 있으므로, 스트리퍼 용액에 의해 상기 발광층, 전자차단층, 정공수송층, 및 정공주입층이 손상되는 것을 방지할 수 있다. 즉, 상기 제3 유기발광층(73)의 정공차단층은 스트리퍼 용액의 침투를 방지하는 보호층으로 기능할 수 있다. 이러한 정공차단층의 기능은 제1 서브 화소(21)에 배치된 제1 유기발광층(71)의 정공차단층, 및 제2 서브 화소(22)에 배치된 제2 유기발광층(72)의 정공차단층에도 동일하게 적용될 수 있다.In addition, since the hole blocking layer of the third organic light emitting layer 73 can prevent penetration of the stripper solution toward the light emitting layer, the electron blocking layer, the hole transport layer, and the hole injection layer disposed at the lower side, the light emitting layer , The electron blocking layer, the hole transport layer, and the hole injection layer can be prevented from being damaged. That is, the hole blocking layer of the third organic light emitting layer 73 may function as a protective layer preventing penetration of the stripper solution. The function of the hole blocking layer is the hole blocking layer of the first organic emission layer 71 disposed on the first sub-pixel 21 and the second organic emission layer 72 disposed on the second sub-pixel 22. The same can be applied to layers.

따라서, 도 5o에 도시된 바와 같이, 제1 내지 제3 서브 화소(21, 22, 23), 제1 뱅크(5)의 상면(51)과 경사면, 및 제2 뱅크(6)의 상면(61)과 경사면의 가장 상측에는 제1 유기발광층(71)의 정공차단층, 제2 유기발광층(72)의 정공차단층, 및 제3 유기발광층(73)의 정공차단층이 배치될 수 있으며, 상기 정공차단층들은 거의 단차 없는 프로파일을 가질 수 있다.Accordingly, as shown in FIG. 5O, the first to third sub-pixels 21, 22, and 23, the top surface 51 and the inclined surface of the first bank 5, and the top surface 61 of the second bank 6 ) And a hole blocking layer of the first organic emission layer 71, a hole blocking layer of the second organic emission layer 72, and a hole blocking layer of the third organic emission layer 73 may be disposed on the uppermost side of the inclined surface. The hole blocking layers may have a profile with almost no steps.

다음, 도 5p를 참조하면, 본 출원의 일 실시예에 따른 표시장치(1)의 제조방법은 상기와 같이 거의 단차 없는 프로파일을 갖는 정공차단층들의 상면을 덮도록 전자수송층(미도시), 전자주입층(미도시), 제2 전극(8), 및 봉지층(9)을 순차적으로 전면 증착함으로써, 제조 공정을 일부 완료할 수 있다. 따라서, 제3 유기발광층(73)의 일부(Q)의 상면 즉, 정공차단층의 상면은 전자수송층의 하면과 접촉할 수 있다.Next, referring to FIG. 5P, the manufacturing method of the display device 1 according to the exemplary embodiment of the present application includes an electron transport layer (not shown) and an electron transport layer (not shown) to cover the top surfaces of the hole blocking layers having a profile with almost no step as described above. By sequentially depositing the injection layer (not shown), the second electrode 8, and the encapsulation layer 9 on the entire surface, a part of the manufacturing process may be completed. Accordingly, the upper surface of the portion Q of the third organic light emitting layer 73, that is, the upper surface of the hole blocking layer may contact the lower surface of the electron transport layer.

본 출원의 일 실시예에 따른 표시장치(1)의 제조방법은 스트리퍼 용액에 저항성이 강한 정공차단층들을 가장 상측에 배치시킨 후 도 5o와 같은 스트립 공정을 진행함으로써, 제3 유기발광층(73) 형성 시에는 제1 유기발광층(71), 및 제2 유기발광층(72)을 형성할 때와 달리 제조 공정 수를 줄일 수 있다.In the manufacturing method of the display device 1 according to the exemplary embodiment of the present application, the third organic light-emitting layer 73 is performed by performing a strip process as shown in FIG. 5O after disposing the hole blocking layers having strong resistance to the stripper solution on the uppermost side. When forming, unlike when forming the first organic emission layer 71 and the second organic emission layer 72, the number of manufacturing processes can be reduced.

보다 구체적으로, 제3 유기발광층(73) 형성 시에는 제1 유기발광층(71) 또는 제2 유기발광층(72) 형성 시의 제조 공정을 생략할 수 있다. 도 5c 내지 도 5e에 도시된 제1 유기발광층(71) 형성을 예로 들면, 도 5c는 쉴드층(SL) 코팅공정, 쉴드층(SL)을 건조시키기 위한 베이킹 공정, PR층 코팅공정, PR층을 건조시키기 위한 베이킹 공정, 마스크를 이용한 노광 공정, 도 5d는 현상액을 이용한 PR층 제거 공정, 도 5e는 에칭 가스를 이용한 패터닝 공정이다.More specifically, when forming the third organic emission layer 73, a manufacturing process when forming the first organic emission layer 71 or the second organic emission layer 72 may be omitted. Taking the formation of the first organic light emitting layer 71 shown in FIGS. 5C to 5E as an example, FIG. 5C illustrates a shield layer (SL) coating process, a baking process for drying the shield layer (SL), a PR layer coating process, and a PR layer. A baking process for drying the material, an exposure process using a mask, FIG. 5D is a PR layer removal process using a developer, and FIG. 5E is a patterning process using an etching gas.

본 출원의 일 실시예에 따른 표시장치의 제조 방법은 제3 유기발광층(73) 형성 시 전술한 7개의 공정을 생략할 수 있으므로, 제3 유기발광층(73) 형성 시 상기와 같은 7개 공정을 진행하는 경우에 비해 제3 유기발광층(73)의 형성 전에 이미 형성된 제1 유기발광층(71) 및 제2 유기발광층(72)이 전술한 7개의 공정에 사용되는 UV 광, 열, 현상액, 에칭액 등에 의해 손상되는 것을 줄일 수 있다.In the method of manufacturing the display device according to the exemplary embodiment of the present application, since the above-described seven processes may be omitted when forming the third organic emission layer 73, the above seven processes are performed when forming the third organic emission layer 73. Compared to the case of proceeding, the first organic light-emitting layer 71 and the second organic light-emitting layer 72 already formed before the formation of the third organic light-emitting layer 73 are used in the above seven processes, such as UV light, heat, developer, and etching solution. It can reduce the damage caused by.

결과적으로, 본 출원의 일 실시예에 따른 표시장치의 제조 방법을 이용하면 제조 공정 수를 줄여서 단순화시킬 수 있으므로 완성된 표시장치를 제조하기까지의 택트 타임을 줄일 수 있을 뿐만 아니라, 전술한 7개의 공정에 의해 유기발광층이 손상되는 것을 줄일 수 있으므로 소자 특성이 저하되는 것을 방지할 수 있다.As a result, if the manufacturing method of the display device according to the exemplary embodiment of the present application is used, the number of manufacturing processes can be reduced and simplified, thus reducing the tact time until manufacturing the completed display device, as well as Since it is possible to reduce damage to the organic light emitting layer by the process, it is possible to prevent deterioration of device characteristics.

상기에서는 전자수송층과 전자주입층이 제1 내지 제3 서브 화소(21, 22, 23)에 걸쳐 공통층으로 구비되는 것으로 설명하였으나, 반드시 이에 한정되지 않으며 전자수송층과 전자주입층은 앞서 살펴본 정공차단층과 함께 제1 유기발광층(71), 제2 유기발광층(72) 각각에 포함되어 패터닝될 수 있고, 제3 유기발광층(73)에 포함되어 제3 서브 화소(23), 제1 뱅크(5)의 상면(51), 및 제2 뱅크(6)의 상면(61)에 배치될 수도 있다.In the above, it has been described that the electron transport layer and the electron injection layer are provided as a common layer over the first to third sub-pixels 21, 22, and 23, but are not necessarily limited thereto, and the electron transport layer and the electron injection layer have been described above. Included in each of the first organic emission layer 71 and the second organic emission layer 72 together with the layer may be patterned, and included in the third organic emission layer 73 to form a third sub-pixel 23 and a first bank 5. ) May be disposed on the upper surface 51 of the second bank 6 and the upper surface 61 of the second bank 6.

이 경우, 도 5p 공정에서는 제1 내지 제3 유기발광층(71, 72, 73)의 전자주입층을 덮도록 제2 전극(8) 및 봉지층(9)이 순차적으로 전면 증착될 수 있다. 그리고, 제3 유기발광층(73)의 일부(Q)의 상면은 전자주입층의 상면이 될 수 있고, 이러한 전자주입층의 상면이 제2 전극(8)의 하면과 접촉될 수 있다.In this case, in the process of FIG. 5P, the second electrode 8 and the encapsulation layer 9 may be sequentially deposited on the entire surface to cover the electron injection layer of the first to third organic emission layers 71, 72, and 73. In addition, the upper surface of the part Q of the third organic light emitting layer 73 may be the upper surface of the electron injection layer, and the upper surface of the electron injection layer may be in contact with the lower surface of the second electrode 8.

한편, 본 출원의 일 실시예에 따른 표시장치의 제조 방법을 통해 도 5p에 도시된 본 출원의 일 실시예에 따른 표시장치(1)가 제조될 수 있다.Meanwhile, the display device 1 according to the exemplary embodiment of the present application illustrated in FIG. 5P may be manufactured through the method of manufacturing the display device according to the exemplary embodiment of the present application.

도 5p를 참조하면, 제1 유기발광층(71)은 제1 서브 전극(41)의 상면, 및 제1 서브 전극(41)의 양쪽에 배치된 뱅크의 경사면과 뱅크의 상면 일부를 덮도록 배치될 수 있다. 제1 유기발광층(71)은 제1 서브 화소(21)에서 제1 폭(W1)을 갖도록 배치될 수 있다.Referring to FIG. 5P, the first organic emission layer 71 is disposed to cover the top surface of the first sub-electrode 41, the slope of the bank disposed on both sides of the first sub-electrode 41, and a portion of the top surface of the bank. I can. The first organic emission layer 71 may be disposed to have a first width W1 in the first sub-pixel 21.

제2 유기발광층(72)은 제2 서브 전극(42)의 상면, 및 제2 서브 전극(42)의 양쪽에 배치된 뱅크의 경사면과 뱅크의 상면 일부를 덮도록 배치될 수 있다. 제2 유기발광층(72)은 제2 서브 화소(22)에서 제2 폭(W2)을 갖도록 배치될 수 있다. 상기 제2 폭(W2)은 상기 제1 폭(W1)과 동일하게 구비될 수 있다.The second organic emission layer 72 may be disposed to cover an upper surface of the second sub-electrode 42 and an inclined surface of the bank disposed on both sides of the second sub-electrode 42 and a portion of the upper surface of the bank. The second organic emission layer 72 may be disposed to have a second width W2 in the second sub-pixel 22. The second width W2 may be provided equal to the first width W1.

제3 유기발광층(73)은 제3 서브 전극(43)의 상면, 및 제3 서브 전극(43)의 양쪽에 배치된 뱅크의 경사면과 뱅크의 상면 일부를 덮도록 배치될 수 있다. 또한, 상기 제3 유기발광층(73)의 일부(Q)는 제1 서브 화소(21)와 제2 서브 화소(22) 사이, 및 제2 서브 화소(22)와 제3 서브 화소(23) 사이도 추가로 덮도록 배치될 수 있다. 즉, 상기 제3 유기발광층(73)의 일부(Q)는 도 5p에 도시된 바와 같이 상기 제1 뱅크(5)의 상면(51) 중 적어도 일부에 중첩되게 배치될 수 있고, 상기 제2 뱅크(6)의 상면(61) 중 적어도 일부에 중첩되게 배치될 수 있다.The third organic emission layer 73 may be disposed to cover an upper surface of the third sub-electrode 43 and an inclined surface of the bank disposed on both sides of the third sub-electrode 43 and a portion of the upper surface of the bank. In addition, a portion (Q) of the third organic emission layer 73 is between the first sub-pixel 21 and the second sub-pixel 22, and between the second sub-pixel 22 and the third sub-pixel 23 It can also be arranged to cover additionally. That is, a part Q of the third organic emission layer 73 may be disposed to overlap at least a part of the upper surface 51 of the first bank 5 as shown in FIG. 5P, and the second bank It may be disposed to overlap at least a portion of the upper surface 61 of (6).

상기 제1 뱅크(5)의 상면(51)에 배치된 제3 유기발광층(73)의 일부(Q)와 제2 뱅크(6)의 상면(61)에 배치된 제3 유기발광층(73)의 일부(Q)는 도 5n에 도시된 바와 같이 동시에 형성될 수 있다.A portion (Q) of the third organic light-emitting layer 73 disposed on the upper surface 51 of the first bank 5 and the third organic light-emitting layer 73 disposed on the upper surface 61 of the second bank 6 Some Q may be formed at the same time as shown in FIG. 5N.

상기 제1 뱅크(5)의 상면(51) 중 일부에 중첩되도록 배치된 제3 유기발광층(73)의 일부(Q)는 제1 뱅크(5)의 상면(51)의 폭보다 작게 구비될 수 있다. 이는, 상기 제1 뱅크(5)의 양측에 배치된 제1 유기발광층(71)과 제2 유기발광층(72) 각각이 상기 제1 뱅크(5)의 상면(51) 일부까지 덮도록 배치되기 때문이다.A portion (Q) of the third organic light emitting layer 73 disposed to overlap a portion of the top surface 51 of the first bank 5 may be provided to be smaller than the width of the top surface 51 of the first bank 5. have. This is because the first organic emission layer 71 and the second organic emission layer 72 disposed on both sides of the first bank 5 are disposed to cover a part of the upper surface 51 of the first bank 5. to be.

상기 제2 뱅크(6)의 상면(61) 중 일부에 중첩되도록 배치된 제3 유기발광층(73)의 일부(Q)는 제2 뱅크(6)의 상면(61)의 폭보다 작게 구비될 수 있다. 이는, 제2 뱅크(6)의 양측에 배치된 제2 유기발광층(72)과 제3 유기발광층(73) 각각이 상기 제2 뱅크(6)의 상면(61) 일부까지 덮도록 배치되기 때문이다.A portion (Q) of the third organic light emitting layer 73 disposed to overlap a portion of the upper surface 61 of the second bank 6 may be provided smaller than the width of the upper surface 61 of the second bank 6. have. This is because the second organic emission layer 72 and the third organic emission layer 73 disposed on both sides of the second bank 6 are disposed to cover a part of the upper surface 61 of the second bank 6. .

따라서, 제1 뱅크(5)의 양측에 배치된 제1 유기발광층(71)과 제2 유기발광층(72) 각각이 상기 제1 뱅크(5)의 상면(51)을 덮지 않도록 배치되면 상기 제3 유기발광층(3)의 일부(Q)의 폭은 제1 뱅크(5)의 상면(51)의 폭과 동일하거나 제1 뱅크(5)의 상면(51)의 폭보다 더 클 수 있고, 제2 뱅크(6)의 양측에 배치된 제2 유기발광층(72)과 제3 유기발광층(73) 각각이 상기 제2 뱅크(6)의 상면(61)을 덮지 않도록 배치되면 상기 제3 유기발광층(3)의 일부(Q)의 폭은 제2 뱅크(6)의 상면(61)의 폭과 동일하거나 제2 뱅크(6)의 상면(61)의 폭보다 더 클 수 있다.Therefore, if each of the first organic emission layer 71 and the second organic emission layer 72 disposed on both sides of the first bank 5 is disposed so as not to cover the upper surface 51 of the first bank 5, the third The width of a portion (Q) of the organic emission layer 3 may be the same as the width of the top surface 51 of the first bank 5 or greater than the width of the top surface 51 of the first bank 5, and the second When each of the second organic emission layer 72 and the third organic emission layer 73 disposed on both sides of the bank 6 is disposed so as not to cover the upper surface 61 of the second bank 6, the third organic emission layer 3 The width of the part Q of) may be the same as the width of the upper surface 61 of the second bank 6 or greater than the width of the upper surface 61 of the second bank 6.

다시 도 5p를 참조하면, 상기 제2 뱅크(6)의 일부에 중첩된 제3 유기발광층(73)의 일부(Q)는 제3 유기발광층(73)과 서로 연결될 수 있다. 상기 제2 뱅크(6)의 일부에 중첩된 제3 유기발광층(73)의 일부(Q)는 전술한 도 5n에 도시된 제조방법과 같이, 제3 서브 화소(73)에 형성되는 제3 유기발광층(73)과 동시에 형성되기 때문이다.Referring back to FIG. 5P, a portion Q of the third organic emission layer 73 overlapping a portion of the second bank 6 may be connected to the third organic emission layer 73. A part (Q) of the third organic emission layer 73 overlapped with a part of the second bank 6 is formed in the third sub-pixel 73 as in the manufacturing method shown in FIG. 5N. This is because it is formed at the same time as the light emitting layer 73.

따라서, 제3 서브 화소(23)에 형성되는 제3 유기발광층(73)은 제1 폭(W1) 또는 제2 폭(W2)에 제3 유기발광층(73)의 일부(Q)의 폭이 2배 가산된 제3 폭(W3)을 갖도록 형성될 수 있다. 그러므로, 상기 제3 폭(W3)이 제1 폭(W1) 또는 제2 폭(W2)보다 더 큰 것은 당연하다.Accordingly, the third organic emission layer 73 formed in the third sub-pixel 23 has a first width W1 or a second width W2 and a width of a portion Q of the third organic emission layer 73 is 2 It may be formed to have a third width W3 that is double-added. Therefore, it is natural that the third width W3 is greater than the first width W1 or the second width W2.

본 출원의 일 실시예에 따른 표시장치(1)에서 제3 유기발광층(73)은 청색 광을 발광하도록 구비될 수 있으나, 반드시 이에 한정되지 않으며 유기발광층이 스트리퍼 용액에 저항성이 강한 정공차단층을 포함하고 있으면, 적색 광이나 녹색 광을 발광하도록 구비될 수도 있다.In the display device 1 according to the exemplary embodiment of the present application, the third organic emission layer 73 may be provided to emit blue light, but is not limited thereto, and the organic emission layer includes a hole blocking layer having strong resistance to a stripper solution. If included, it may be provided to emit red light or green light.

도 6은 도 1의 제1 전극의 두께에 따른 면저항을 나타낸 그래프이다.6 is a graph showing sheet resistance according to the thickness of the first electrode of FIG. 1.

도 6을 참조하면, L은 진공 상태에서 ITO물질을 200℃까지 가열한 후 냉각시킨 제1 전극(4)의 두께에 따른 면저항을 측정한 그래프이다. 즉, L은 아닐(Anneal) 공정을 거친 제1 전극(4)의 두께에 따른 면저항을 측정한 그래프이다. 여기서, 가로 축은 제1 전극(4)의 두께를 나타내고, 세로 축은 면저항을 나타낸다.Referring to FIG. 6, L is a graph measuring sheet resistance according to the thickness of the first electrode 4 cooled after heating the ITO material to 200° C. in a vacuum state. In other words, it is a graph measuring sheet resistance according to the thickness of the first electrode 4 that has been subjected to an Anneal process. Here, the horizontal axis represents the thickness of the first electrode 4 and the vertical axis represents the sheet resistance.

도 6에 도시된 바와 같이, L은 전체적으로 두께가 증가함에 따라 면저항이 낮아지는 우하향 패턴을 나타내고 있다.As shown in FIG. 6, L represents a downward-to-right pattern in which the sheet resistance decreases as the overall thickness increases.

본 출원의 일 실시예에 따른 표시장치(1)에 있어서, 제1 서브 전극(41)의 제1 두께(T1)는 약 50nm이고, 제2 서브 전극(42)의 제2 두께(T2)는 약 100nm이며, 제3 서브 전극(43)의 제3 두께(T3)는 약 150nm로 구비될 수 있다.In the display device 1 according to the exemplary embodiment of the present application, the first thickness T1 of the first sub-electrode 41 is about 50 nm, and the second thickness T2 of the second sub-electrode 42 is It is about 100 nm, and the third thickness T3 of the third sub-electrode 43 may be about 150 nm.

이를 도 6에 적용하면, 제1 서브 전극(41)의 면저항은 약 82Ω/sq이고, 제2 서브 전극(42)의 면저항은 약 70Ω/sq이며, 제3 서브 전극(43)의 면저항은 약 60Ω/sq임을 알 수 있다. 즉, 두께가 두꺼워질수록 면저항이 낮아지는 것을 알 수 있다. 이는, 제1 전극(4)에 공급되는 구동 전압이 저항으로 인해 저하되는 것을 방지함으로써 발광 효율이 저하되는 것을 방지할 수 있는 것을 의미할 수 있다.6, the sheet resistance of the first sub-electrode 41 is about 82 Ω/sq, the sheet resistance of the second sub-electrode 42 is about 70 Ω/sq, and the sheet resistance of the third sub-electrode 43 is about 82 Ω/sq. It can be seen that it is 60Ω/sq. That is, it can be seen that the thicker the thickness, the lower the sheet resistance. This may mean that it is possible to prevent a decrease in luminous efficiency by preventing a decrease in the driving voltage supplied to the first electrode 4 due to resistance.

결과적으로, 본 출원의 일 실시예에 따른 표시장치의 제조방법을 이용하면 나노 구조물(NS)로 인한 불균일한 발광문제를 해결함과 동시에 면저항을 감소시켜서 발광 효율의 저하를 방지할 수 있는 본 출원의 일 실시예에 따른 표시장치(1)를 제조할 수 있다.As a result, when the method for manufacturing a display device according to an embodiment of the present application is used, the present application can solve the problem of non-uniform light emission due to the nanostructure (NS) and at the same time reduce the sheet resistance to prevent a decrease in luminous efficiency. The display device 1 according to the embodiment of may be manufactured.

본 명세서에서는 상기 제1 서브 전극(41)의 제1 두께(T1)가 약 50nm이고, 제2 서브 전극(42)의 제2 두께(T2)가 약 100nm이며, 제3 서브 전극(43)의 제3 두께(T3)가 약 150nm인 것으로 설명하였지만, 이에 한정되지 않으며 제2 서브 전극(42)의 제2 두께(T2)가 제1 서브 전극(41)의 제1 두께(T1)의 약 2배이고, 제3 서브 전극(43)의 제3 두께(T3)가 제1 서브 전극(41)의 제1 두께(T1)의 약 3배인 조건을 만족시키면 도 6의 그래프에 도시된 바와 같이 제3 서브 전극(T3)의 제3 두께(T3)가 700nm 미만이고, 제1 서브 전극(41)의 제1 두께(T1)가 50nm를 초과하는 범위 내에서 다양하게 변경될 수 있다.In this specification, the first thickness T1 of the first sub-electrode 41 is about 50 nm, the second thickness T2 of the second sub-electrode 42 is about 100 nm, and the third sub-electrode 43 Although it has been described that the third thickness T3 is about 150 nm, it is not limited thereto, and the second thickness T2 of the second sub-electrode 42 is about 2 of the first thickness T1 of the first sub-electrode 41 When the condition that the third thickness T3 of the third sub-electrode 43 is about three times the first thickness T1 of the first sub-electrode 41 is satisfied, as shown in the graph of FIG. The third thickness T3 of the sub-electrode T3 is less than 700 nm, and the first thickness T1 of the first sub-electrode 41 may be variously changed within a range exceeding 50 nm.

도 7a 내지 도 7c는 본 출원의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 7a는 개략적인 사시도이고, 도 7b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 7c는 AR(Augmented Reality) 구조의 개략적인 단면도이다.7A to 7C relate to a display device according to another exemplary embodiment of the present application, which relates to a head mounted display (HMD) device. 7A is a schematic perspective view, FIG. 7B is a schematic plan view of a virtual reality (VR) structure, and FIG. 7C is a schematic cross-sectional view of an Augmented Reality (AR) structure.

도 7a에서 알 수 있듯이, 본 출원에 따른 헤드 장착형 표시 장치는 수납 케이스(10), 및 헤드 장착 밴드(12)를 포함하여 이루어진다.As can be seen from FIG. 7A, the head mounted display device according to the present application includes a storage case 10 and a head mounting band 12.

상기 수납 케이스(10)는 그 내부에 표시 장치, 렌즈 어레이, 및 접안 렌즈 등의 구성을 수납하고 있다. The storage case 10 houses components such as a display device, a lens array, and an eyepiece therein.

상기 헤드 장착 밴드(12)는 상기 수납 케이스(10)에 고정된다. 상기 헤드 장착 밴드(12)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 상기 헤드 장착 밴드(12)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태의 구조물로 대체될 수 있다.The head mounting band 12 is fixed to the storage case 10. The head mounting band 12 is illustrated to be formed to surround the upper surface of the user's head and both sides, but is not limited thereto. The head mounting band 12 is for fixing the head mounted display to the user's head, and may be replaced with a structure in the form of an eyeglass frame or a helmet form.

도 7b에서 알 수 있듯이, 본 출원에 따른 VR(Virtual Reality) 구조의 헤드 장착형 표시장치(1)는 좌안용 표시 장치(2a)와 우안용 표시 장치(2b), 렌즈 어레이(11), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b) 를 포함할 수 있다.As can be seen from FIG. 7B, the head-mounted display device 1 having a virtual reality (VR) structure according to the present application includes a left-eye display device 2a, a right-eye display device 2b, a lens array 11, and a left eye. It may include an eyepiece 20a and a right eyepiece 20b.

상기 좌안용 표시 장치(2a)와 우안용 표시 장치(2b), 상기 렌즈 어레이(11), 및 상기 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)는 전술한 수납 케이스(10)에 수납된다.The left-eye display device 2a and the right-eye display device 2b, the lens array 11, and the left-eye eyepiece 20a and the right-eye eyepiece 20b are accommodated in the storage case 10 described above. .

좌안용 표시 장치(2a)와 우안용 표시 장치(2b)는 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 좌안용 표시 장치(2a)는 좌안 영상을 표시하고 우안용 표시 장치(2b)는 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다. 상기 좌안용 표시 장치(2a)와 상기 우안용 표시 장치(2b) 각각은 전술한 도 1 내지 도 5p에 따른 표시 장치로 이루어질 수 있다. 예컨대, 좌안용 표시 장치(2a)와 우안용 표시 장치(2b) 각각은 유기발광 표시장치(Organic Light Emitting Display)일 수 있다.The left-eye display device 2a and the right-eye display device 2b can display the same image, and in this case, the user can view the 2D image. Alternatively, the left-eye display device 2a may display a left-eye image and the right-eye display device 2b may display a right-eye image. In this case, the user may view a 3D image. Each of the left-eye display device 2a and the right-eye display device 2b may be formed of the display device according to FIGS. 1 to 5P described above. For example, each of the left-eye display device 2a and the right-eye display device 2b may be an organic light emitting display.

상기 좌안용 표시 장치(2a) 및 우안용 표시 장치(2b) 각각은 복수의 서브 화소, 회로 소자층(3), 제1 전극(4), 나노 구조물(NS), 제1 뱅크(5), 제2 뱅크(6), 유기발광층(7), 제2 전극(8), 및 봉지층(9)을 포함할 수 있으며, 각 서브 화소에서 발광하는 광의 색을 다양한 방식으로 조합하여서 다양한 영상들을 표시할 수 있다.Each of the left-eye display device 2a and the right-eye display device 2b includes a plurality of sub-pixels, a circuit element layer 3, a first electrode 4, a nano structure NS, a first bank 5, A second bank 6, an organic emission layer 7, a second electrode 8, and an encapsulation layer 9 may be included, and various images are displayed by combining the colors of light emitted from each sub-pixel in various ways. can do.

상기 렌즈 어레이(11)는 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(2a) 각각과 이격되면서 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(2a) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(11)는 상기 좌안 접안 렌즈(20a)의 전방 및 상기 좌안용 표시 장치(2a)의 후방에 위치할 수 있다. 또한, 상기 렌즈 어레이(11)는 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(2b) 각각과 이격되면서 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(2b) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(11)는 상기 우안 접안 렌즈(20b)의 전방 및 상기 우안용 표시 장치(2b)의 후방에 위치할 수 있다.The lens array 11 may be provided between the left-eye eyepiece 20a and the left-eye display device 2a while being spaced apart from each of the left-eye eyepiece 20a and the left-eye display device 2a. That is, the lens array 11 may be located in front of the left eye eyepiece 20a and behind the left eye display device 2a. In addition, the lens array 11 may be provided between the right eye eye lens 20b and the right eye display device 2b while being spaced apart from each of the right eye eye lens 20b and the right eye display device 2b. have. That is, the lens array 11 may be located in front of the right eye eyepiece 20b and behind the right eye display device 2b.

상기 렌즈 어레이(11)는 마이크로 렌즈 어레이(Micro Lens Array)일 수 있다. 렌즈 어레이(11)는 핀홀 어레이(Pin Hole Array)로 대체될 수 있다. 렌즈 어레이(11)로 인해 좌안용 기판(2a) 또는 우안용 기판(2b)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.The lens array 11 may be a micro lens array. The lens array 11 may be replaced with a pin hole array. An image displayed on the left-eye substrate 2a or the right-eye substrate 2b due to the lens array 11 may be enlarged and viewed by the user.

좌안 접안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 우안 접안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다.The user's left eye LE may be positioned on the left eyepiece 20a, and the user's right eye RE may be positioned on the right eyepiece 20b.

도 7c에서 알 수 있듯이, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(2a), 렌즈 어레이(11), 좌안 접안 렌즈(20a), 투과 반사부(13), 및 투과창(14)을 포함하여 이루어진다. 도 7c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다. As can be seen from FIG. 7C, the head-mounted display device having an Augmented Reality (AR) structure according to the present invention includes a left-eye display device 2a, a lens array 11, a left eye eyepiece 20a, and a transmission reflector 13. , And a transmission window 14. In FIG. 7C, only the left-inside configuration is shown for convenience, and the right-inside configuration is also the same as the left-inside configuration.

상기 좌안용 표시 장치(2a), 렌즈 어레이(11), 좌안 접안 렌즈(20a), 투과 반사부(13), 및 투과창(14)은 전술한 수납 케이스(10)에 수납된다. The left-eye display device 2a, the lens array 11, the left-eye eyepiece 20a, the transmission reflection part 13, and the transmission window 14 are accommodated in the storage case 10 described above.

상기 좌안용 표시 장치(2a)는 상기 투과창(14)을 가리지 않으면서 상기 투과 반사부(13)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 상기 좌안용 표시 장치(2a)가 상기 투과창(14)을 통해 보이는 외부 배경을 가리지 않으면서 상기 투과 반사부(13)에 영상을 제공할 수 있다. The left eye display device 2a may be disposed on one side of the transmission and reflection part 13, for example, on the upper side, without covering the transmission window 14. Accordingly, the left-eye display device 2a may provide an image to the transmissive and reflective unit 13 without covering the external background visible through the transmissive window 14.

상기 좌안용 표시 장치(2a)는 전술한 도 1 내지 도 5p에 따른 전계 발광 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 5p에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 봉지층(9)이 상기 투과 반사부(13)와 마주하게 된다. The left eye display device 2a may be formed of the electroluminescent display device according to FIGS. 1 to 5P described above. In this case, an upper portion corresponding to a surface on which an image is displayed in FIGS. 1 to 5P, for example, the encapsulation layer 9 faces the transmission reflective portion 13.

상기 렌즈 어레이(11)는 상기 좌안 접안 렌즈(20a)와 상기 투과 반사부(13) 사이에 구비될 수 있다. The lens array 11 may be provided between the left eye eyepiece 20a and the transmission reflective part 13.

상기 좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다. The user's left eye is positioned on the left eye eyepiece 20a.

상기 투과 반사부(13)는 상기 렌즈 어레이(11)와 상기 투과창(14) 사이에 배치된다. 상기 투과 반사부(13)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(13a)을 포함할 수 있다. 상기 반사면(13a)은 상기 좌안용 표시 장치(2a)에 표시된 영상이 상기 렌즈 어레이(11)로 진행하도록 형성된다. 따라서, 사용자는 상기 투과창(14)을 통해서 외부의 배경과 상기 좌안용 표시 장치(2a)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.The transmission reflection part 13 is disposed between the lens array 11 and the transmission window 14. The transmission and reflection part 13 may include a reflective surface 13a that transmits a part of light and reflects another part of the light. The reflective surface 13a is formed so that the image displayed on the left eye display device 2a proceeds to the lens array 11. Accordingly, the user can see both an external background and an image displayed by the left eye display device 2a through the transmission window 14. That is, since the user can view the real background and the virtual image as a single image, an Augmented Reality (AR) can be implemented.

상기 투과창(14)은 상기 투과 반사부(13)의 전방에 배치되어 있다.The transmission window 14 is disposed in front of the transmission and reflection part 13.

이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.The present application described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope of the technical spirit of the present application. It will be obvious to those who have the knowledge of. Therefore, the scope of the present application is indicated by the claims to be described later, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present application.

1 : 표시장치
2 : 기판 3 : 회로 소자층
4 : 제1 전극 5 : 제1 뱅크
6 : 제2 뱅크 7 : 유기발광층
8 : 제2 전극 9 : 봉지층
10 : 수납 케이스 11 : 렌즈 어레이
12 : 헤드 장착 밴드 NS : 나노 구조물
1: display device
2: substrate 3: circuit element layer
4: first electrode 5: first bank
6: second bank 7: organic light emitting layer
8: second electrode 9: encapsulation layer
10: storage case 11: lens array
12: head mounting band NS: nano structure

Claims (18)

복수의 서브 화소를 갖는 기판;
상기 복수의 서브 화소 각각에 배치된 제1 전극;
상기 제1 전극 상에 배치된 유기발광층;
상기 유기발광층 상에 배치된 제2 전극; 및
상기 복수의 서브 화소 중 하나의 서브 화소를 제외한 나머지 서브 화소에 배치된 나노 구조물을 포함하고,
상기 나머지 서브 화소에 배치된 제1 전극은 상기 나노 구조물을 덮는 표시장치.
A substrate having a plurality of sub-pixels;
A first electrode disposed on each of the plurality of sub-pixels;
An organic light emitting layer disposed on the first electrode;
A second electrode disposed on the organic emission layer; And
Including a nanostructure disposed in the remaining sub-pixels excluding one of the plurality of sub-pixels,
The first electrode disposed on the remaining sub-pixels covers the nanostructure.
제 1 항에 있어서,
상기 나머지 서브 화소에 배치된 제1 전극은 상기 하나의 서브 화소에 배치된 제1 전극보다 더 두껍게 구비된 표시장치.
The method of claim 1,
A display device in which the first electrode disposed on the remaining sub-pixels is thicker than the first electrode disposed in the one sub-pixel.
제 1 항에 있어서,
상기 나머지 서브 화소들에 배치된 제1 전극은 서로 다른 두께로 구비된 표시장치.
The method of claim 1,
The first electrodes disposed on the remaining sub-pixels have different thicknesses.
제 1 항에 있어서,
상기 나머지 서브 화소들에 배치된 제1 전극은 상기 하나의 서브 화소로부터 멀어질수록 더 두껍게 구비된 표시장치.
The method of claim 1,
A display device in which the first electrode disposed on the remaining sub-pixels is thicker as the distance from the one sub-pixel increases.
제 1 항에 있어서,
상기 복수의 서브 화소 각각에 배치된 유기발광층은 서로 다른 높이로 배치된 표시장치.
The method of claim 1,
The organic emission layer disposed on each of the plurality of sub-pixels is disposed at different heights.
제 1 항에 있어서,
상기 나머지 서브 화소들에 배치된 유기발광층은 상기 하나의 서브 화소로부터 멀어질수록 더 높은 위치에 배치된 표시장치.
The method of claim 1,
The organic emission layer disposed on the remaining sub-pixels is disposed at a higher position as the distance from the one sub-pixel increases.
제 1 항에 있어서,
상기 복수의 서브 화소는 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 포함하고,
상기 제1 전극은 상기 제1 서브 화소에 구비된 제1 서브 전극, 상기 제2 서브 화소에 구비된 제2 서브 전극, 및 상기 제3 서브 화소에 구비된 제3 서브 전극을 포함하고,
상기 유기발광층은 상기 제1 서브 전극 상에 배치된 제1 유기발광층, 상기 제2 서브 전극 상에 배치된 제2 유기발광층, 및 상기 제3 서브 전극 상에 배치된 제3 유기발광층을 포함하며,
상기 나노 구조물은 상기 제2 서브 화소와 상기 제3 서브 화소에만 구비된 표시장치.
The method of claim 1,
The plurality of sub-pixels include a first sub-pixel, a second sub-pixel, and a third sub-pixel,
The first electrode includes a first sub-electrode provided in the first sub-pixel, a second sub-electrode provided in the second sub-pixel, and a third sub-electrode provided in the third sub-pixel,
The organic emission layer includes a first organic emission layer disposed on the first sub-electrode, a second organic emission layer disposed on the second sub-electrode, and a third organic emission layer disposed on the third sub-electrode,
The nanostructure is provided only in the second sub-pixel and the third sub-pixel.
제 7 항에 있어서,
상기 제2 서브 전극은 상기 제1 서브 전극보다 더 두껍게 구비되고,
상기 제3 서브 전극은 상기 제2 서브 전극보다 더 두껍게 구비된 표시장치.
The method of claim 7,
The second sub-electrode is provided thicker than the first sub-electrode,
The third sub-electrode is provided thicker than the second sub-electrode.
제 7 항에 있어서,
상기 제2 서브 전극은 상기 나노 구조물의 하부에 접촉된 제2 하부 전극, 및 상기 나노 구조물의 하부를 제외한 나머지 부분에 접촉된 제2 상부 전극을 포함하는 표시장치.
The method of claim 7,
The second sub-electrode includes a second lower electrode in contact with a lower portion of the nanostructure, and a second upper electrode in contact with a portion other than the lower portion of the nanostructure.
제 9 항에 있어서,
상기 제2 서브 화소에 배치된 나노 구조물은 상기 제2 하부 전극과 상기 제2 상부 전극을 컨택시키기 위한 제1 컨택홀을 포함하고,
상기 제2 상부 전극의 일부는 상기 제1 컨택홀에 삽입된 표시장치.
The method of claim 9,
The nanostructure disposed in the second sub-pixel includes a first contact hole for contacting the second lower electrode and the second upper electrode,
A portion of the second upper electrode is inserted into the first contact hole.
제 7 항에 있어서,
상기 제3 서브 화소에 배치된 나노 구조물은 상기 기판에 가깝게 배치된 제1 나노 구조물, 및 상기 제1 나노 구조물보다 상기 제3 유기발광층에 가깝게 배치된 제2 나노 구조물을 포함하고,
상기 제1 나노 구조물과 상기 제2 나노 구조물 사이에는 제3 서브 전극의 일부가 배치된 표시장치.
The method of claim 7,
The nanostructure disposed in the third sub-pixel includes a first nanostructure disposed closer to the substrate, and a second nanostructure disposed closer to the third organic emission layer than the first nanostructure,
A display device in which a part of a third sub-electrode is disposed between the first nanostructure and the second nanostructure.
제 11 항에 있어서,
상기 제3 서브 전극은 상기 제1 나노 구조물의 하부에 접촉된 제3 하부 전극, 상기 제1 나노 구조물의 하부를 제외한 나머지 부분과 상기 제2 나노 구조물의 하부에 접촉된 제3 중간 전극, 및 상기 제2 나노 구조물의 하부를 제외한 나머지 부분에 접촉된 제3 상부 전극을 포함하는 표시장치.
The method of claim 11,
The third sub-electrode may include a third lower electrode in contact with a lower portion of the first nanostructure, a third intermediate electrode in contact with a lower portion of the first nanostructure and a lower portion of the second nanostructure, and the A display device including a third upper electrode in contact with a portion other than a lower portion of the second nanostructure.
제 12 항에 있어서,
상기 제1 나노 구조물은 상기 제3 하부 전극과 상기 제3 중간 전극을 컨택시키기 위한 제2 컨택홀을 포함하고,
상기 제3 중간 전극의 일부는 상기 제2 컨택홀에 삽입된 표시장치.
The method of claim 12,
The first nanostructure includes a second contact hole for contacting the third lower electrode and the third intermediate electrode,
A portion of the third intermediate electrode is inserted into the second contact hole.
제 12 항에 있어서,
상기 제2 나노 구조물은 상기 제3 중간 전극과 상기 제3 상부 전극을 컨택시키기 위한 제3 컨택홀을 포함하고,
상기 제3 상부 전극의 일부는 상기 제3 컨택홀에 삽입된 표시장치.
The method of claim 12,
The second nanostructure includes a third contact hole for contacting the third intermediate electrode and the third upper electrode,
A portion of the third upper electrode is inserted into the third contact hole.
제 13 항에 있어서,
상기 제2 나노 구조물은 상기 제3 중간 전극과 상기 제3 상부 전극을 컨택시키기 위한 제3 컨택홀을 포함하고,
상기 제3 컨택홀은 상기 제2 컨택홀과 일직선 상에 배치된 표시장치.
The method of claim 13,
The second nanostructure includes a third contact hole for contacting the third intermediate electrode and the third upper electrode,
The third contact hole is disposed in a straight line with the second contact hole.
제 7 항에 있어서,
상기 제1 서브 전극 및 상기 제2 서브 전극 사이에 구비되어 상기 제1 서브 화소 및 상기 제2 서브 화소를 구분하는 제1 뱅크; 및
상기 제2 서브 전극 및 상기 제3 서브 전극 사이에 구비되어 상기 제2 서브 화소 및 상기 제3 서브 화소를 구분하는 제2 뱅크를 포함하고,
상기 제3 유기발광층의 일부는 상기 제1 뱅크의 상면과 상기 제2 뱅크의 상면에 배치된 표시장치.
The method of claim 7,
A first bank provided between the first sub-electrode and the second sub-electrode to divide the first sub-pixel and the second sub-pixel; And
And a second bank provided between the second sub-electrode and the third sub-electrode to divide the second sub-pixel and the third sub-pixel,
A portion of the third organic emission layer is disposed on an upper surface of the first bank and an upper surface of the second bank.
제 7 항에 있어서,
상기 제1 유기발광층, 상기 제2 유기발광층, 및 상기 제3 유기발광층은 각각 적색 광, 녹색 광, 및 청색 광을 발광하도록 구비되고,
상기 제3 유기발광층의 폭은 상기 제1 유기발광층의 폭 또는 상기 제2 유기발광층의 폭보다 넓은 표시장치.
The method of claim 7,
The first organic emission layer, the second organic emission layer, and the third organic emission layer are provided to emit red light, green light, and blue light, respectively,
A display device in which a width of the third organic emission layer is wider than a width of the first organic emission layer or a width of the second organic emission layer.
제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 기판과 이격되는 렌즈 어레이, 및 상기 기판과 상기 렌즈 어레이를 수납하는 수납 케이스를 추가로 포함하는 표시장치.
The method according to any one of claims 1 to 17,
A display device further comprising a lens array spaced apart from the substrate, and a storage case accommodating the substrate and the lens array.
KR1020190126160A 2019-10-11 2019-10-11 Display device KR20210043233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190126160A KR20210043233A (en) 2019-10-11 2019-10-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190126160A KR20210043233A (en) 2019-10-11 2019-10-11 Display device

Publications (1)

Publication Number Publication Date
KR20210043233A true KR20210043233A (en) 2021-04-21

Family

ID=75744002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190126160A KR20210043233A (en) 2019-10-11 2019-10-11 Display device

Country Status (1)

Country Link
KR (1) KR20210043233A (en)

Similar Documents

Publication Publication Date Title
US10504976B2 (en) OLED display device and method of manufacturing the same
US11088208B2 (en) Display apparatus
TWI730991B (en) Organic el device, method of manufacturing organic el device, and electronic device
US11997862B2 (en) Display device
KR102572407B1 (en) Thin Film Transistor Array Substrate And Organic Light Emitting Diode Display Device Including The Same
KR102687966B1 (en) Display device
KR102626658B1 (en) Display device
KR20200134752A (en) Light emitting display apparatus
KR101904466B1 (en) Organic light emitting display and the manufacturing method thereof
KR20160056483A (en) Color Filter Array Substrate and Method For Fabricating the Same, and Organic Light Emitting Diode Display Device Using the Same
KR102520022B1 (en) Display device
KR20210064559A (en) Light emitting display apparatus
CN111244138B (en) Electroluminescent display device
KR20200002673A (en) Display device
KR102681638B1 (en) Display device
KR20210001729A (en) Display device
KR20210043233A (en) Display device
KR102652963B1 (en) Electroluminescent Display Device
KR20210083715A (en) Display device
KR102519547B1 (en) Organic light emitting diodes, Head mounted display including the same, and method for manufacturing the same.
KR20200137847A (en) Display device and method for manufacturing the same
KR102705795B1 (en) Display device
KR20150043827A (en) organic light emitting diode display and method of fabricating the same
KR102655936B1 (en) Display device
KR102681639B1 (en) Display device