KR20210014484A - 저유전막의 형성 방법 - Google Patents

저유전막의 형성 방법 Download PDF

Info

Publication number
KR20210014484A
KR20210014484A KR1020190092632A KR20190092632A KR20210014484A KR 20210014484 A KR20210014484 A KR 20210014484A KR 1020190092632 A KR1020190092632 A KR 1020190092632A KR 20190092632 A KR20190092632 A KR 20190092632A KR 20210014484 A KR20210014484 A KR 20210014484A
Authority
KR
South Korea
Prior art keywords
process chamber
forming
film
low
post
Prior art date
Application number
KR1020190092632A
Other languages
English (en)
Inventor
조재필
김선일
김동규
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020190092632A priority Critical patent/KR20210014484A/ko
Publication of KR20210014484A publication Critical patent/KR20210014484A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 일 관점에 따른 저유전막의 형성 방법은, 공정 챔버를 사전 세정(pre-cleaning)하는 단계와, 상기 공정 챔버 내에서 제 1 기판 상에 실리콘 및 탄소를 함유하는 제 1 저유전막(low-k dielectric layer)을 형성하는 단계와, 상기 공정 챔버 내 탄소를 줄이도록 상기 공정 챔버를 제 1 인터 퍼징(inter purging)하는 단계와, 상기 공정 챔버에 실리콘을 함유하는 제 1 프리코팅막을 형성하는 단계와, 상기 공정 챔버 내에서 제 2 기판 상에 실리콘 및 탄소를 함유하는 제 2 저유전막을 형성하는 단계와, 상기 공정 챔버를 제 1 사후 처리(post-treating)하는 단계를 포함한다.

Description

저유전막의 형성 방법{Method of forming low-k dielectric layer}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더 상세하게는 저유전막의 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라서, 반도체 소자의 배선 구조가 다층화되고 있다. 이러한 다층 배선 구조에서 신호 지연을 최소화하기 위해서 배선 금속층들 사이에 유전상수(dielectric constant)가 낮은 절연층, 예컨대 저유전막(low-k dielectric layer)이 요구되고 있다. 근래에는 적절한 기계적 강도와 열처리에 대한 안정성을 갖고 있으면서 플라즈마(plasma)를 이용한 화학기상증착(chemical vapor deposition, CVD), 예컨대 PECVD법이 가능한 저유전막들이 개발되고 있다.
이러한 저유전막들은 탄소(C)를 함유하는 소스 기체를 이용하여 형성하는 경우가 많고, 이 경우 PECVD 장치의 공정 챔버를 주기적으로 세정해야 한다. 공정 챔버 내 파티클 생성을 줄이고 저유전막의 막질을 높이기 위해서는 매 기판 처리 시마다 공정 챔버를 세정하는 것이 좋으나, 이 경우 생산 속도가 떨어지는 문제가 있다.
1. 한국공개특허 제10-2009-0125173호(공개일: 2009년12월03일)
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 공정 챔버 내 파티클 수를 줄이면서도 생상 속도를 높일 수 있는 저유전막의 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따른 저유전막의 형성 방법은, 공정 챔버를 사전 세정(pre-cleaning)하는 단계와, 상기 공정 챔버 내에서 제 1 기판 상에 실리콘 및 탄소를 함유하는 제 1 저유전막(low-k dielectric layer)을 형성하는 단계와, 상기 공정 챔버 내 탄소를 줄이도록 상기 공정 챔버를 제 1 인터 퍼징(inter purging)하는 단계와, 상기 공정 챔버에 실리콘을 함유하는 제 1 프리코팅막을 형성하는 단계와, 상기 공정 챔버 내에서 제 2 기판 상에 실리콘 및 탄소를 함유하는 제 2 저유전막을 형성하는 단계와, 상기 공정 챔버를 제 1 사후 처리(post-treating)하는 단계를 포함한다.
상기 저유전막의 형성 방법에 있어서, 상기 제 1 인터 퍼징하는 단계는 상기 공정 챔버 내부를 다이렉트 플라즈마 및 산소 가스를 이용하여 처리하는 단계를 포함할 수 있다.
상기 저유전막의 형성 방법에 있어서, 상기 제 1 프리코팅막을 형성하는 단계는 상기 공정 챔버 내에 실리콘 산화막(SiOx layer)을 형성하는 단계를 포함할 수 있다.
상기 저유전막의 형성 방법에 있어서, 상기 제 1 사후 처리하는 단계는, 상기 공정 챔버를 제 1 사후 세정(post-cleaning)하는 단계와 상기 공정 챔버에 실리콘을 함유하는 제 1 포스트코팅막을 형성하는 단계를 포함할 수 있다.
상기 저유전막의 형성 방법에 있어서, 상기 제 1 사후 세정하는 단계는, 다이렉트 플라즈마를 이용하여 상기 공정 챔버 내에서 제 1 세정 가스를 활성화하여 상기 공정 챔버를 세정하는 다이렉트 플라즈마 세정 단계와, 리모트 플라즈마를 이용하여 상기 공정 챔버 외부에서 활성화된 제 2 세정 가스를 이용하여 상기 공정 챔버를 세정하는 리모트 플라즈마 세정 단계를 포함할 수 있다.
상기 저유전막의 형성 방법에 있어서, 상기 제 1 세정 가스는 상기 공정 챔버 내부에 형성된 코팅층 내 탄소 성분을 제거하기 위해 산소 함유 가스를 포함할 수 있다.
상기 저유전막의 형성 방법에 있어서, 상기 제 2 세정 가스는 상기 공정 챔버 내부에 형성된 코팅층을 제거하기 위해 불소 및 염소 성분 중 어느 하나를 함유하는 가스를 포함할 수 있다.
상기 저유전막의 형성 방법에 있어서, 제 1 포스트코팅막은 실리콘 및 산소를 포함하는 막일 수 있다.
상기 저유전막의 형성 방법에 있어서, 상기 제 1 인터 퍼징하는 단계 및 상기 제 1 프리코팅막을 형성하는 단계를 합친 소요 시간은 상기 제 1 사후 처리하는 단계의 소요 시간보다 짧을 수 있다.
상기 저유전막의 형성 방법에 있어서, 상기 제 1 저유전막 및 상기 제 2 저유전막은 SiOCH 및 SiCN 중 어느 하니를 포함할 수 있다.
상기 저유전막의 형성 방법에 있어서, 상기 제 1 저유전막 및 상기 제 2 저유전막의 두께는 2000Å 이상일 수 있다.
상기 저유전막의 형성 방법은, 상기 제 1 사후 처리하는 단계 후, 상기 공정 챔버 내에서 제 3 기판 상에 실리콘 및 탄소를 함유하는 제 3 저유전막(low-k dielectric layer)을 형성하는 단계와, 상기 공정 챔버 내 탄소를 줄이도록 상기 공정 챔버를 제 2 인터 퍼징(inter purging)하는 단계와, 상기 공정 챔버에 실리콘을 함유하는 제 2 프리코팅막을 형성하는 단계와, 상기 공정 챔버 내에서 제 4 기판 상에 실리콘 및 탄소를 함유하는 제 4 저유전막을 형성하는 단계와 상기 공정 챔버를 제 2 사후 처리(post-treating)하는 단계를 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 공정 챔버 내 파티클 수를 줄이면서도 생상 속도를 높일 수 있는 저유전막의 형성할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 저유전막의 형성 방법에 이용되는 기판처리장치의 일 예를 보여주는 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 저유전막 형성 방법을 개략적으로 보여주는 순서도이다.
도 3은 본 발명의 일 실시예에 따라 형성된 저유전막과 비교예들에 따른 저유전막들 상에 파티클 수를 보여주는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 저유전막 형성 방법과 비교예들에 따른 저유전막 형성 방법에 있어서 생산 속도를 보여주는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 저유전막의 형성 방법에 이용되는 기판처리장치의 일 예를 보여주는 개략적인 단면도이다.
도 1을 참조하면, 기판처리장치는 기판(W)이 처리될 수 있는 내부 공간(106)을 한정할 수 있는 공정 챔버(102)를 포함할 수 있다. 공정 챔버(102)는 진공 분위기를 형성할 수 있도록 진공 펌프(미도시)에 연결될 수 있다.
공정 챔버(102)에는 기판(W)을 안착할 수 있는 기판 지지대(104)가 결합될 수 있다. 기판 지지대(104)는 공정 챔버(102) 내의 진공 분위기를 깨드리지 않으면서 상하로 이동될 수 있도록 벨로우즈 구조로 공정 챔버(102)에 결합될 수 있다. 기판 지지대(104)는 기판(W)을 가열할 수 있도록 내부에 히터를 포함할 수 있다.
나아가, 공정 챔버(102)는 기판(W)을 내부 공간(106)으로 로딩하거나 또는 내부 공간(106)으로부터 언로딩하기 위한 출입구와 이를 개폐시키기 위한 게이트 밸브 구조(미도시)를 포함할 수 있다.
기판 지지대(104) 상에는 기판(W)으로 공정 가스를 분사할 수 있도록 샤워 헤드(110)가 배치될 수 있다. 일 실시예에서, 샤워 헤드(110)는 공정 챔버(102)의 상부의 개방부에 결합되어 공정 챔버(102)의 일부분으로 구성될 수 있다. 샤워 헤드(110)는 공정 가스를 공정 챔버(102) 내부로 전달하기 위한 가스 전달 라인(112)에 연결될 수 있다. 샤워 헤드(110)는 기판(W) 상에 공정 가스를 균일하게 분사할 수 있도록 내부에 확산 구조를 가질 수 있고 나아가 바닥면에 복수의 분사홀들을 포함할 수 있다.
공정 챔버(102) 외부에는 세정 가스를 활성화시키기 위한 리모트 플라즈마 리액터(116)가 제공될 수 있고, 리모트 플라즈마 리액터(116)는 가스 전달 라인(113)을 통해서 샤워 헤드(110)에는 연결될 수 있다. 도 1에는 가스 전달 라인들(112, 113)이 별도로 분리되어 샤워 헤드(110)에 연결되는 것으로 도시되었으나, 가스 전달 라인들(112, 113)이 하나로 합쳐져서 샤워 헤드(110)에 연결될 수도 있다.
나아가, 샤워 헤드(110)에는 RF 전력을 인가하기 위한 RF 전원(미도시)이 연결될 수 있다. 이 경우, 샤워 헤드(110)는 상부 전극으로 동작할 수 있다. RF 전원과 샤워 헤드(110) 사이에는 임피던스 매칭을 위한 매칭부(미도시)가 더 부가될 수 있다.
이 실시예에 따른 기판처리장치는 플라즈마를 이용한 화학기상증착, 예컨대 PECVD 장치로 이용될 수 있다. 이 실시예의 기판처리장치는 PECVD 장치에 대한 예시적인 구조이고, 다양하게 변형될 수 있다.
도 2는 본 발명의 일 실시예에 따른 저유전막(low-k dielectric) 형성 방법을 개략적으로 보여주는 순서도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 저유전막 형성 방법은 사전 세정(pre-cleaning)하는 단계(S10), 제 1 기판 상에 제 1 저유전막을 형성하는 단계(S12), 제 1 인터 퍼징(inter purging)하는 단계(S14), 제 1 프리코팅막(pre-coating layer)을 형성하는 단계(S16), 제 2 기판 상에 제 2 저유전막을 형성하는 단계(S18), 제 1 사후 처리(post-treating)하는 단계(S20), 제 3 기판 상에 제 3 저유전막을 형성하는 단계(S22), 제 2 인터 퍼징하는 단계(S24), 제 2 프리코팅막을 형성하는 단계(S26), 제 4 기판 상에 제 4 저유전막을 형성하는 단계(S28) 및 제 2 사후 처리하는 단계(S30)를 포함할 수 있다.
이 실시예에서는 제 1 기판 내지 제 4 기판을 처리하는 것을 예시적으로 설명하였지만, 본 발명의 범위가 이러한 기판 처리 개수에 제한되는 것은 아니다. 따라서, 본 발명의 다른 실시예에 따른 저유전막 형성 방법은 제 1 내지 제 2 기판을 처리하는 공정 또는 제 1 내지 제 3 기판을 처리하는 공정으로 한정될 수 있다.
나아가 본 발명의 또 다른 실시예에 따른 저유전막 형성 방법은 이 실시예에 따른 공정 처리 방법을 반복해서 n 개의 기판을 처리하는 공정으로 확장하여 해석될 수 있다. 이 경우, 매 2개의 기판들을 처리할 때마다 사후 처리하는 단계가 부가되며, 매 2개의 기판들 사이에는 인터 퍼징하는 단계와 프리코팅막을 형성하는 단계가 순차로 부가될 수 있다.
이하에서는 도 1의 기판처리장치를 예시적으로 더 참조하여 보다 구체적으로 본 발명의 일 실시예에 따른 저유전막 형성 방법을 설명한다. 도 1에서 기판은 “W”로 도시되어 있으나, 이하에서 제 1 내지 제 4 기판은 편의를 위하여 'W1' 내지 'W4'로 지칭한다.
도 1 및 도 2를 참조하면, 제 1 기판(W1)을 처리하기 전에 공정 챔버(102)를 사전 세정하는 단계(S10)가 부가될 수 있다. 사전 세정하는 단계(S10)는 공정 챔버(102)가 일정 시간 휴지 후 공정 챔버(102)에서 첫 번째 공정을 진행하기 전이나 또는 공정 챔버(102)에서 한 롯트(lot)의 공정을 진행 후 다음 롯트(lot)의 공정을 진행하기 전에 수행할 수 있다. 예를 들어, 한 롯트는 기판을 운송하기 위한 하나의 카셋트(cassette)에 담겨 있는 기판들의 수를 지칭할 수 있다.
사전 세정하는 단계(S10)는 공정 챔버(102)의 상태에 따라서, 간단한 세정을 수행하거나 또는 여러 단계의 세정을 수행할 수 있다. 예를 들어, 사전 세정하는 단계(S10)는 공정 챔버(102) 내에서 직접 플라즈마(direct plasma)를 이용한 세정 단계, 공정 챔버(102) 외부에서 라디칼을 생성하여 공정 챔버(102)로 공급하는 리모트 플라즈마(remote plasma)를 이용한 세정 단계 및 공정 챔버(102) 내부에 프리코팅막을 형성하는 단계 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
이어서, 공정 챔버(102) 내에서 제 1 기판(W1) 상에 제 1 저유전막을 형성하는 단계(S20)가 수행될 수 있다. 예를 들어, 제 1 저유전막은 실리콘(Si) 및 탄소(C)를 포함할 수 있다. 보다 구체적으로 보면, 제 1 저유전막은 실리콘 및 탄소의 화합물, 예컨대 SiOC, SiCOH, SiOC:H, SiCN 등을 포함할 수 있다. 이 중 SiCOH는 그 유전 상수가 그 형성 조건에 따라서 2.8 이하 나아가 2.1 이하까지 낮아질 수 있어서 반도체 소자의 저유전막으로 고려되고 있다.
예를 들어, 제 1 저유전막은 SiCOH막을 포함하고, 공정 챔버(102) 내에서 PECVD법으로 형성될 수 있다. SiCOH막은 다양한 공정 가스를 이용하여 형성될 수 있고, 예컨대 Si, C, O, 및 H가 결합된 실록산(siloxane) 계열의 소스를 프리커서(precursor)로 이용하여 형성될 수 있다. 예를 들어, SiCOH막은 OMCTS(Octamethylcyclotetrasiloxane) 프리커서와 O2 반응 기체를 반응시켜서 형성될 수 있다. 나아가, 반응의 활성화를 위하여, RF 파워가 공정 챔버(102)에 인가될 수 있고, 이 경우 O2 반응 기체가 플라즈마 상태로 활성화될 수 있다.
이어서, 공정 챔버를 제 1 인터 퍼징하는 단계(S14)가 수행될 수 있다. 예를 들어, 제 1 인터 퍼징하는 단계(S14)는 공정 챔버(102) 내 탄소(C)를 줄이기 위해서 탄소와 반응하여 휘발할 수 있는 처리, 예컨대 다이렉트 플라즈마 및 산소 가스를 이용한 처리를 포함할 수 있다. 보다 구체적으로, 제 1 인터 퍼징하는 단계(S14)는 O2 플라즈마 처리를 포함할 수 있다.
제 1 저유전막 형성 후, 공정 챔버(102) 내에는 부산물이 남아 있을 수 있다. 예를 들어, 공정 챔버(102)의 내벽, 샤워 헤드(110)의 표면 및 기판 지지대(104)의 표면 상에 탄소 화합물이 남아 있을 수 있다. 이러한 탄소 부산물은 이 후 단계에서 파티클의 소스가 될 수 있다. 따라서, 제 1 인터 퍼징하는 단계(S14)는 공정 챔버(102)의 내벽, 샤워 헤드(110)의 표면 및 기판 지지대(104)의 표면들 중 적어도 하나 상에 남아 있는 탄소를 제거하도록 수행될 수 있다.
이어서, 공정 챔버(102)에 제 1 프리코팅막을 형성하는 단계(S16)가 수행될 수 있다. 제 1 프리코팅막은 저유전막과 관련성이 있는 박막에서 선택될 수 있고, 예를 들어, 저유전막이 실리콘을 포함하는 경우, 제 1 프리코팅막도 실리콘을 포함할 수 있다. 나아가, 제 1 프리코팅막은 공정 챔버(102) 내에서 파티클이 발생하는 것을 억제하도록 접착력(adhesion) 및 밀도가 비교적 높은 박막일 수 있고, 예컨대 실리콘 산화막(SiOx)을 포함할 수 있다.
제 1 프리코팅막이 공정 챔버(102)의 내벽 또는 샤워 헤드(110)의 표면에 형성됨에 따라서 이후 공정에서 공정 챔버(102)의 내벽이나 샤워 헤드(110)로부터 파티클이 제 2 기판(W2) 상으로 낙하하는 것을 줄일 수 있다.
이어서, 공정 챔버(102) 내에서 제 2 기판(W2) 상에 제 2 저유전막을 형성하는 단계(S18)가 이어질 수 있다. 예를 들어, 제 2 저유전막은 실리콘 및 탄소를 포함할 수 있고, 실질적으로 제 1 저유전막과 동일할 수 있다. 따라서, 제 2 저유전막을 형성하는 단계(S18)는 전술한 제 1 저유전막을 형성하는 단계(S12)와 실질적으로 동일하고, 따라서 중복된 설명은 생략한다.
이어서, 공정 챔버(102)를 제 1 사후 처리(post-treating)하는 단계(S20)가 이어질 수 있다. 제 1 인터 퍼징하는 단계(S14)가 공정 챔버(102)에 대한 간단한 세정 단계라면, 제 1 사후 처리하는 단계(S20)는 공정 챔버(102)에 대한 실질적인 세정 단계라고 할 수 있다.
예를 들어, 제 1 사후 처리하는 단계(S20)는 공정 챔버(102)를 제 1 사후 세정(post-cleaning)하는 단계와 공정 챔버(102)에 제 1 포스트코팅막(post-coating layer)을 형성하는 단계를 포함할 수 있다. 제 1 사후 처리하는 단계(S20)의 소요 시간은 제 1 인터 퍼징하는 단계(S14) 및 제 1 프리코팅막을 형성하는 단계(S16)의 총 소요 시간보다 길 수 있다. 즉, 제 1 인터 퍼징하는 단계(S14) 및 제 1 프리코팅막을 형성하는 단계(S16)를 합한 소요시간은 제 1 사후 처리하는 단계(S20)의 소요 시간보다 짧을 수 있다.
예를 들어, 제 1 사후 세정하는 단계는 다이렉트 플라즈마(direct plasma)를 이용하여 공정 챔버(102) 내에서 제 1 세정 가스를 활성화하여 공정 챔버(102)를 세정하는 다이렉트 플라즈마 세정(direct plasma cleaning, DPC) 단계 및 리모트 플라즈마(remote plasma)를 이용하여 공정 챔버(102) 외부에서 활성화된 제 2 세정 가스를 이용하여 공정 챔버(102)를 세정하는 리모트 플라즈마 세정(remote plasma cleaning, RPC) 단계를 이용한 세정 단계 중 어느 하나를 포함하거나 또는 이들을 순차로 포함할 수 있다.
보다 구체적으로 보면, 제 1 세정 가스는 가스 전달 라인(112)을 통해서 공정 챔버(102) 내로 공급된 후 활성화 되고, 제 2 세정 가스는 리모트 플라즈마 리액터(116) 내에서 활성화 된 후 가스 전달 라인(113)을 통해서 공정 챔버(102) 내로 제공될 수 있다.
다이렉트 플라즈마 세정 단계는 공정 챔버(102) 내부에 증착된 코팅막 내의 탄소 성분을 제거하기 위해 수행될 수 있고, 이에 따라 제 1 세정 가스는 공정 챔버(102) 내부에 형성된 코팅층 내 탄소 성분을 제거하기 위해 산소 함유 가스를 포함할 수 있다.
리모트 플라즈마 세정 단계는 다이렉트 플라즈마 세정단계를 거친 공정 챔버(102) 내 코팅층을 제거하기 위해 부가될 수 잇고, 이에 따라 제 2 세정 가스는 공정 챔버(102) 내부에 형성된 코팅층을 제거하기 위해 불소 및 염소 성분 중 어느 하나를 함유하는 가스, 즉 불소 함유 가스 또는 염소 함유 가스를 포함할 수 있다. 예를 들어, 제 2 세정 가스는 NF3 가스를 포함할 수 있다. 예를 들어, 제 1 포스트코팅막은 실리콘 및 산소를 함유할 수 있고, 예컨대 제 1 프리코팅막과 동일하게 실리콘 산화막(SiOx)을 포함할 수 있다. 따라서, 제 1 포스트코팅막을 형성하는 단계는 전술한 제 1 프리코팅막을 형성하는 단계(S16)를 참조할 수 있고, 중복된 설명은 생략된다.
이어서, 공정 챔버(102) 내에서 제 3 기판(W3) 상에 제 3 저유전막을 형성하는 단계(S22)가 이어질 수 있다. 예를 들어, 제 3 저유전막은 실리콘 및 탄소를 포함할 수 있고, 실질적으로 제 1 저유전막 및 제 2 저유전막과 동일할 수 있다. 따라서, 제 3 저유전막을 형성하는 단계(S22)는 전술한 제 1 저유전막을 형성하는 단계(S12)와 실질적으로 동일하고, 따라서 중복된 설명은 생략한다.
이어서, 공정 챔버(102)를 제 2 인터 퍼징하는 단계(S24)가 이어질 수 있다. 예를 들어, 제 2 인터 퍼징하는 단계(S24)는 공정 챔버(102) 내 탄소(C)를 줄이기 위해서 탄소와 반응하여 휘발할 수 있는 처리, 예컨대 O2 플라즈마 처리를 포함할 수 있다. 제 2 인터 퍼징하는 단계(S24)는 전술한 제 1 인터 퍼징하는 단계(S14)와 실질적으로 동일할 수 있고, 따라서 중복된 설명은 생략된다.
이어서, 공정 챔버(102) 내에서 제 2 프리코팅막을 형성하는 단계(S26)가 이어질 수 있다. 제 2 프리코팅막은 저유전막과 관련성이 있는 박막에서 선택될 수 있고, 예를 들어, 저유전막이 실리콘을 포함하는 경우, 제 2 프리코팅막도 실리콘을 포함할 수 있다.
나아가, 제 2 프리코팅막은 공정 챔버(102) 내에서 파티클이 발생하는 것을 억제하도록 접착력(adhesion) 및 밀도가 비교적 높은 박막일 수 있고, 예컨대 제 1 프리코팅막과 동일하게 실리콘 산화막(SiO2)을 포함할 수 있다. 따라서, 제 2 프리코팅막을 형성하는 단계(S26)는 전술한 제 1 프리코팅막을 형성하는 단계(S16)를 참조할 수 있다.
이어서, 공정 챔버(102) 내에서 제 4 기판 상에 제 4 저유전막을 형성하는 단계(S28)가 이어질 수 있다. 예를 들어, 제 4 저유전막은 실리콘 및 탄소를 포함할 수 있고, 실질적으로 제 1 저유전막 내지 제 3 저유전막과 동일할 수 있다. 따라서, 제 4 저유전막을 형성하는 단계(S28)는 전술한 제 1 저유전막을 형성하는 단계(S12)와 실질적으로 동일할 수 있다.
이어서, 공정 챔버를 제 2 사후 처리하는 단계(S30)가 이어질 수 있다. 예를 들어, 제 2 사후 처리하는 단계(S30)는 공정 챔버(102)를 제 2 사후 세정(post-cleaning)하는 단계와 공정 챔버(102)에 제 2 포스트코팅막(first post-coating layer)을 형성하는 단계를 포함할 수 있다. 제 2 인터 퍼징하는 단계(S24) 및 제 2 프리코팅막을 형성하는 단계(S26)의 총 소요 시간은 제 2 사후 처리하는 단계(S30)의 소요 시간보다 짧을 수 있다.
제 2 사후 처리하는 단계(S30)는 실질적으로 제 1 사후 처리하는 단계(S20)와 동일할 수 있다. 따라서, 제 2 사후 세정하는 단계와 제 2 포스트코팅막을 형성하는 단계는 제 1 사후 세정하는 단계와 제 1 포스트코팅막을 형성하는 단계를 각각 참조할 수 있다.한편, 도 2에는 제 1 내지 제 4 기판들(W1,W2, W3, W4)을 처리하는 공정에 대해서 도시되었지만, 이러한 단계가 반복되어 복수의 기판들을 처리하는 공정으로 확장될 수 있다.
이러한 본 발명의 실시예에 따르면, 비교적 처리 시간이 긴 사후 처리하는 단계들(S20, S30)은 매 두 개의 기판들을 처리한 후 부가되고, 매 두 개의 기판들의 사이에는 사후 처리보다는 간단한 인퍼 퍼징하는 단계들(S14, S24)과 프리코팅막을 형성하는 단계들(S16, S26)을 수행할 수 있다. 따라서, 본 발명의 실시예에 따르면, 일정 수준의 공정 챔버(102)의 세정 수준을 확보하면서도 생산 속도를 높일 수 있게 된다.
이러한 점에서, 전술한 저유전막의 형성방법은 다소 두꺼운 박막 형성에 적용될 수 있고, 이 경우 제 1 내지 제 4 유전막은 최소 2000Å 이상의 두께를 가질 수 있다.
도 3은 본 발명의 일 실시예에 따라 형성된 저유전막과 비교예들에 따른 저유전막들 상에 파티클 수를 보여주는 그래프이다. 도 4는 본 발명의 일 실시예에 따른 저유전막 형성 방법과 비교예들에 따른 저유전막 형성 방법에 있어서 생산 속도를 보여주는 그래프이다. 그래프들에서, 본 발명의 실시예에 따른 샘플들은 'New ITEM'으로 표시되고, 매 기판 처리시마다 사후 세정이 부가되는 샘플들은 '1x CLN'으로 표시되고, 인터 퍼징이나 프리코팅막 형성 없이 매 2개의 기판 처리시마다 사후 세정이 부가되는 샘플들은 '2x CLN'으로 표시하였다.
도 3에 도시된 바와 같이, 두 번째 이상의 웨이퍼들(#2, #3, #4)에서 파티클의 수에서 보면, 본 발명의 실시예에 따른 샘플들(New ITEM)의 파티클 수는 매 기판 처리시마다 사후 세정이 부가되는 샘플들(1x CLN)의 파티클 수보다는 많지만, 매 2개의 기판 처리시마다 사후 세정이 부가되는 샘플들(2x CLN)의 파티클 수보다는 작은 것을 알 수 있다.
도 4에 도시된 바와 같이, 생산 속도의 면에서 보면, 본 발명의 실시예에 따른 샘플들(New ITEM)의 생산 속도는 매 기판 처리시마다 사후 세정이 부가되는 샘플들(1x CLN)의 생산 속도보다는 빠르지만, 매 2개의 기판 처리시마다 사후 세정이 부가되는 샘플들(2x CLN)의 생산 속도보다는 느린 것을 알 수 있다.
따라서, 본 발명의 실시예에 따른 샘플들(New ITEM)은 파티클의 수와 생산 속도 양자를 고려하여 창안된 것임을 알 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
102: 공정 챔버
104: 기판 지지대
110: 샤워 헤드
112, 113: 가스 전달 라인
116: 리모트 플라즈마 리액터

Claims (12)

  1. 공정 챔버를 사전 세정(pre-cleaning)하는 단계;
    상기 공정 챔버 내에서 제 1 기판 상에 실리콘 및 탄소를 함유하는 제 1 저유전막(low-k dielectric layer)을 형성하는 단계;
    상기 공정 챔버 내 탄소를 줄이도록 상기 공정 챔버를 제 1 인터 퍼징(inter purging)하는 단계;
    상기 공정 챔버에 실리콘을 함유하는 제 1 프리코팅막을 형성하는 단계;
    상기 공정 챔버 내에서 제 2 기판 상에 실리콘 및 탄소를 함유하는 제 2 저유전막을 형성하는 단계; 및
    상기 공정 챔버를 제 1 사후 처리(post-treating)하는 단계를 포함하는, 저유전막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 인터 퍼징하는 단계는 상기 공정 챔버 내부를 다이렉트 플라즈마 및 산소 가스를 이용하여 처리하는 단계를 포함하는,
    저유전막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 1 프리코팅막을 형성하는 단계는 상기 공정 챔버 내에 실리콘 산화막(SiOx layer)을 형성하는 단계를 포함하는,
    저유전막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 사후 처리하는 단계는,
    상기 공정 챔버를 제 1 사후 세정(post-cleaning)하는 단계; 및
    상기 공정 챔버에 실리콘을 함유하는 제 1 포스트코팅막(post-coating layer)을 형성하는 단계;를 포함하는,
    저유전막의 형성 방법.
  5. 제 4 항에 있어서,
    상기 제 1 사후 세정하는 단계는,
    다이렉트 플라즈마를 이용하여 상기 공정 챔버 내에서 제 1 세정 가스를 활성화하여 상기 공정 챔버를 세정하는 다이렉트 플라즈마 세정 단계; 및
    리모트 플라즈마를 이용하여 상기 공정 챔버 외부에서 활성화된 제 2 세정 가스를 이용하여 상기 공정 챔버를 세정하는 리모트 플라즈마 세정 단계;를 포함하는,
    저유전막의 형성 방법.
  6. 제 5 항에 있어서,
    상기 제 1 세정 가스는 상기 공정 챔버 내부에 형성된 코팅층 내 탄소 성분을 제거하기 위해 산소 함유 가스를 포함하는,
    저유전막의 형성 방법.
  7. 제 5 항에 있어서,
    상기 제 2 세정 가스는 상기 공정 챔버 내부에 형성된 코팅층을 제거하기 위해 불소 및 염소 성분 중 어느 하나를 함유하는 가스를 포함하는,
    저유전막의 형성 방법.
  8. 제 4 항에 있어서,
    제 1 포스트코팅막은 실리콘 및 산소를 포함하는 막인,
    저유전막의 형성 방법.
  9. 제 1 항에 있어서,
    상기 제 1 인터 퍼징하는 단계 및 상기 제 1 프리코팅막을 형성하는 단계를 합친 소요 시간은 상기 제 1 사후 처리하는 단계의 소요 시간보다 짧은,
    저유전막의 형성 방법.
  10. 제 1 항에 있어서,
    상기 제 1 저유전막 및 상기 제 2 저유전막은 SiOCH 및 SiCN 중 어느 하니를 포함하는,
    저유전막의 형성 방법.
  11. 제 10 항에 있어서,
    상기 제 1 저유전막 및 상기 제 2 저유전막의 두께는 2000Å 이상인, 저유전막의 형성 방법.
  12. 제 1 항에 있어서,
    상기 제 1 사후 처리하는 단계 후,
    상기 공정 챔버 내에서 제 3 기판 상에 실리콘 및 탄소를 함유하는 제 3 저유전막(low-k dielectric layer)을 형성하는 단계;
    상기 공정 챔버 내 탄소를 줄이도록 상기 공정 챔버를 제 2 인터 퍼징(inter purging)하는 단계;
    상기 공정 챔버에 실리콘을 함유하는 제 2 프리코팅막을 형성하는 단계;
    상기 공정 챔버 내에서 제 4 기판 상에 실리콘 및 탄소를 함유하는 제 4 저유전막을 형성하는 단계; 및
    상기 공정 챔버를 제 2 사후 처리(post-treating)하는 단계를 포함하는,
    저유전막의 형성 방법.
KR1020190092632A 2019-07-30 2019-07-30 저유전막의 형성 방법 KR20210014484A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190092632A KR20210014484A (ko) 2019-07-30 2019-07-30 저유전막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190092632A KR20210014484A (ko) 2019-07-30 2019-07-30 저유전막의 형성 방법

Publications (1)

Publication Number Publication Date
KR20210014484A true KR20210014484A (ko) 2021-02-09

Family

ID=74559166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092632A KR20210014484A (ko) 2019-07-30 2019-07-30 저유전막의 형성 방법

Country Status (1)

Country Link
KR (1) KR20210014484A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090125173A (ko) 2005-12-05 2009-12-03 도쿄엘렉트론가부시키가이샤 ＳｉＯＣＨ막의 성막 방법, ＳｉＯＣＨ막의 성막 장치 및 컴퓨터 프로그램을 기억하는 기억 매체

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090125173A (ko) 2005-12-05 2009-12-03 도쿄엘렉트론가부시키가이샤 ＳｉＯＣＨ막의 성막 방법, ＳｉＯＣＨ막의 성막 장치 및 컴퓨터 프로그램을 기억하는 기억 매체

Similar Documents

Publication Publication Date Title
JP4738568B2 (ja) 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
JP4439860B2 (ja) 半導体基板上への成膜方法
US6436819B1 (en) Nitrogen treatment of a metal nitride/metal stack
US6991959B2 (en) Method of manufacturing silicon carbide film
US7939422B2 (en) Methods of thin film process
KR100824088B1 (ko) 성막 처리 방법
KR101204211B1 (ko) 성막 방법 및 성막 장치
US20060093756A1 (en) High-power dielectric seasoning for stable wafer-to-wafer thickness uniformity of dielectric CVD films
EP1172845A2 (en) Method for treating dielectric layers with low dielectric constant to reduce oxygen diffusion
US20050221020A1 (en) Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
US20140272184A1 (en) Methods for maintaining clean etch rate and reducing particulate contamination with pecvd of amorphous silicon filims
KR100354797B1 (ko) 피처리체의표면에티탄막및배리어금속막을적층하여형성하는방법
US8025736B2 (en) Semiconductor device fabrication equipment for performing PEOX process and method including cleaning the equipment with remotely produced plasma
KR102180823B1 (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
JP5475229B2 (ja) 基板処理方法
WO2005045916A1 (ja) 基板処理方法
KR102046163B1 (ko) 반도체 소자의 제조방법
JP3451380B2 (ja) 半導体装置の製造方法
JP2837087B2 (ja) 薄膜形成方法
KR20210014484A (ko) 저유전막의 형성 방법
US6090725A (en) Method for preventing bubble defects in BPSG film
TWI758464B (zh) 含矽間隔物的選擇性形成
KR100671359B1 (ko) 반도체 장치의 제조 방법 및 그 제조 장치
US20080105983A1 (en) Method of forming metal line of semiconductor device, and semiconductor device