KR20200105647A - Multi-layered ceramic capacitor and manufacturing method the same - Google Patents
Multi-layered ceramic capacitor and manufacturing method the same Download PDFInfo
- Publication number
- KR20200105647A KR20200105647A KR1020200110152A KR20200110152A KR20200105647A KR 20200105647 A KR20200105647 A KR 20200105647A KR 1020200110152 A KR1020200110152 A KR 1020200110152A KR 20200110152 A KR20200110152 A KR 20200110152A KR 20200105647 A KR20200105647 A KR 20200105647A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic body
- layers
- internal electrodes
- connection layers
- ceramic
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000919 ceramic Substances 0.000 claims abstract description 91
- 239000004020 conductor Substances 0.000 claims abstract description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 21
- 229910052759 nickel Inorganic materials 0.000 claims description 21
- 239000011521 glass Substances 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 7
- 229920000647 polyepoxide Polymers 0.000 claims description 7
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 24
- 239000002344 surface layer Substances 0.000 claims 3
- 239000011248 coating agent Substances 0.000 claims 2
- 229920005989 resin Polymers 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 238000007789 sealing Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000843 powder Substances 0.000 description 7
- 239000011575 calcium Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000007646 gravure printing Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
본 발명은 적층 세라믹 커패시터 및 그 제조 방법에 관한 것이다.The present invention relates to a multilayer ceramic capacitor and a method of manufacturing the same.
세라믹 재료를 사용하는 전자 부품으로 커패시터, 인턱터, 압전 소자, 바리스터 및 서미스터 등이 있다.Electronic components using ceramic materials include capacitors, inductors, piezoelectric elements, varistors, and thermistors.
이러한 세라믹 전자 부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치에 사용될 수 있다.Among these ceramic electronic components, multi-layered ceramic capacitors (MLCCs) can be used in various electronic devices due to the advantages of small size, high capacity and easy mounting.
예컨대, 상기 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰과 같은 여러 전자 제품의 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서에 사용될 수 있다.For example, the multilayer ceramic capacitor may include imaging devices such as a liquid crystal display (LCD) and a plasma display panel (PDP), a computer, a personal digital assistant (PDA), and a mobile phone. It can be used for a chip-type capacitor that is mounted on a substrate of various electronic products to charge or discharge electricity.
이러한 적층 세라믹 커패시터는 복수의 유전체층과 상기 유전체층 사이에 상이한 극성을 인가받는 내부 전극이 번갈아 적층 압착되어 가소 및 소결을 거쳐 제조된 세라믹 바디와, 소결된 세라믹 바디에 도전성 페이스트를 도포하여 형성된 외부 전극을 포함한다.In such a multilayer ceramic capacitor, a plurality of dielectric layers and internal electrodes to which different polarities are applied between the dielectric layers are alternately stacked and pressed to form a ceramic body manufactured through calcination and sintering, and an external electrode formed by applying a conductive paste to the sintered ceramic body. Include.
최근 전자 제품의 소형화 및 고속화 추세에 따라 상기 적층 세라믹 커패시터도 소형화 및 대용량화가 요구되고 있다.According to the recent trend toward miniaturization and high speed of electronic products, miniaturization and high capacity of the multilayer ceramic capacitor are also required.
이에 기존과 동일한 크기의 칩이 보다 높은 용량을 구현하기 위해서는 사용된 유전체를 보다 고유전율의 재료를 사용하여 더 많이 적층해야 한다.Accordingly, in order for a chip of the same size as before to realize a higher capacity, more dielectrics must be stacked using a material having a higher dielectric constant.
그러나 칩의 크기는 한정되어 있으므로 이에 유전체층의 두께를 최대한 얇게 하게 되는데, 유전체층이 박막화되면 현재 널리 사용되는 니켈 재질의 내부 전극과 구리 재질의 외부 전극 사용시 외부 전극을 소성하는 과정에서, 외부 전극의 구리 성분이 내부 전극의 니켈 성분 쪽으로 확산되면서 내부 전극이 부피 팽창을 하게 되고, 이때 발생하는 스트레스를 해소하기 위해 세라믹 바디에 크랙(crack)이 발생하는 문제가 있다. 상기 크랙은 커패시터의 신뢰성을 저하시키는 원인이 된다.However, since the size of the chip is limited, the thickness of the dielectric layer is made as thin as possible. When the dielectric layer becomes thinner, the copper of the external electrode is fired in the process of firing the external electrode when using the currently widely used nickel internal electrode and copper external electrode. As the component diffuses toward the nickel component of the internal electrode, the internal electrode expands in volume, and there is a problem that a crack occurs in the ceramic body in order to relieve the stress generated at this time. The crack causes a decrease in the reliability of the capacitor.
본 발명의 목적은 유전체층의 두께를 얇게 하더라도 세라믹 바디에 크랙이 발생하는 것을 방지할 수 있는 적층 세라믹 커패시터 및 그 제조 방법을 제공하는 것이다.An object of the present invention is to provide a multilayer ceramic capacitor capable of preventing cracks from occurring in a ceramic body even when the thickness of the dielectric layer is reduced, and a method of manufacturing the same.
본 발명의 일 측면은, 복수의 유전체층과 제1 및 제2 내부 전극을 포함하는 세라믹 바디; 및 상기 제1 및 제2 내부 전극과 각각 접속된 제1 및 제2 외부 전극; 을 포함하며, 상기 제1 및 제2 외부 전극은, 상기 제1 및 제2 내부 전극과 동일한 전도성 재료를 포함하며, 상기 세라믹 바디의 일면에 상기 제1 및 제2 내부 전극과 각각 접속되도록 형성된 제1 및 제2 접속층; 및 상기 제1 및 제2 접속층과 상이한 전도성 재료를 포함하며, 상기 세라믹 바디의 일면에 상기 제1 및 제2 접속층을 덮도록 형성된 제1 및 제2 단자층; 을 포함하는 적층 세라믹 커패시터를 제공한다.An aspect of the present invention is a ceramic body including a plurality of dielectric layers and first and second internal electrodes; And first and second external electrodes connected to the first and second internal electrodes, respectively. And the first and second external electrodes include the same conductive material as the first and second internal electrodes, and are formed on one surface of the ceramic body to be connected to the first and second internal electrodes, respectively. First and second connection layers; And first and second terminal layers comprising a conductive material different from the first and second connection layers, and formed to cover the first and second connection layers on one surface of the ceramic body. It provides a multilayer ceramic capacitor comprising a.
본 발명의 다른 측면은, 복수의 세라믹 시트 상에 니켈을 포함하는 도전성 페이스트로 제1 및 제2 내부 전극을 형성하고, 상기 제1 및 제2 내부 전극이 서로 대향하여 배치되도록 적층하고 가압하여 적층체를 마련하는 단계; 상기 적층체를 1개의 커패시터에 대응하는 영역으로 절단하고 소성하여 세라믹 바디를 마련하는 단계; 및 상기 세라믹 바디에 상기 제1 및 제2 내부 전극과 접속되도록 제1 및 제2 외부 전극을 형성하는 단계; 를 포함하며, 상기 제1 및 제2 외부 전극을 형성하는 단계는, 상기 세라믹 바디의 길이 방향의 양 면에 니켈 또는 니켈 합금과 글라스 를 포함하는 도전성 페이스트를 도포하여 제1 및 제2 접속층을 형성하는 단계; 및 상기 세라믹 바디의 길이 방향의 양 면에 상기 제1 및 제2 접속층을 덮도록 구리와 글라스를 포함하는 도전성 페이스트 또는 도전성 에폭시 수지를 도포하여 제1 및 제2 단자층을 형성하는 단계; 를 포함하는 적층 세라믹 커패시터의 제조 방법을 제공한다. In another aspect of the present invention, first and second internal electrodes are formed with a conductive paste containing nickel on a plurality of ceramic sheets, and the first and second internal electrodes are stacked to face each other and stacked by pressing Preparing a sieve; Cutting the multilayer body into a region corresponding to one capacitor and firing to prepare a ceramic body; And forming first and second external electrodes on the ceramic body to be connected to the first and second internal electrodes. Including, wherein the forming of the first and second external electrodes comprises applying a conductive paste containing nickel or a nickel alloy and glass to both surfaces of the ceramic body in the longitudinal direction to form the first and second connection layers. Forming; And forming first and second terminal layers by applying a conductive paste containing copper and glass or a conductive epoxy resin to cover the first and second connection layers on both surfaces of the ceramic body in the longitudinal direction. It provides a method of manufacturing a multilayer ceramic capacitor comprising a.
본 발명의 일 실시 형태에 따르면, 외부 전극에서 내부 전극과 접촉하는 접속층이 내부 전극과 동일한 메탈 성분을 가짐으로써 종래 내부 전극과 외부 전극의 성분이 상이한 구조에서, 소성 공정시 외부 전극의 성분이 내부 전극의 성분 쪽으로 확산되면서 발생하던 크랙을 방지할 수 있으며, 외부 전극에서 바깥쪽의 단자층은 밀폐 씰링(hermetic sealing)이 우수한 성분으로 형성되어 기판 등에 실장시 신뢰성이 향상되는 효과가 있다.According to an embodiment of the present invention, since the connection layer in contact with the internal electrode in the external electrode has the same metal component as the internal electrode, the components of the external electrode are different in the conventional internal electrode and the external electrode. It is possible to prevent cracks that occurred while spreading toward the components of the internal electrode, and the terminal layer on the outside of the external electrode is formed of a component having excellent hermetic sealing, so that there is an effect of improving reliability when mounted on a substrate.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 도시한 사시도이다.
도 2는 도 1의 A-A'선 단면도이다.
도 3은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 내부 전극 구조를 간략하게 도시한 분리사시도이다.1 is a perspective view schematically illustrating a multilayer ceramic capacitor according to an embodiment of the present invention.
2 is a cross-sectional view taken along line A-A' of FIG. 1.
3 is an exploded perspective view schematically illustrating an internal electrode structure of a multilayer ceramic capacitor according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.In addition, embodiments of the present invention are provided in order to more completely explain the present invention to those with average knowledge in the art.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.In the drawings, the shapes and sizes of elements may be exaggerated for clearer explanation.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.In addition, components having the same function within the range of the same idea shown in the drawings of each embodiment will be described with the same reference numerals.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In addition, "including" a certain element throughout the specification means that other elements may be further included, rather than excluding other elements unless specifically stated to the contrary.
적층 세라믹 커패시터Multilayer ceramic capacitors
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 도시한 사시도이고, 도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 내부 전극 구조를 간략하게 도시한 분리사시도이고, 도 3은 도 1의 A-A'선 단면도이다.1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention, and FIG. 2 is an exploded perspective view schematically showing an internal electrode structure of a multilayer ceramic capacitor according to an embodiment of the present invention. 3 is a cross-sectional view taken along line A-A' of FIG. 1.
도 1 및 도 2를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)는, 세라믹 바디(110) 및 제1 및 제2 외부 전극(130, 140)을 포함한다.1 and 2, the multilayer
이때, 세라믹 바디(110)는 복수의 유전체층(111)과 제1 및 제2 내부 전극(121, 122)을 포함한다.In this case, the
본 실시 형태를 명확하게 설명하기 위해 세라믹 바디(110)의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층(111)이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.When the directions of the
세라믹 바디(110)는 복수의 유전체층(111)을 두께 방향(T)으로 적층한 다음 소성한 것으로서, 세라믹 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.The
이때, 세라믹 바디(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.At this time, the plurality of
또한, 세라믹 바디(110)의 형상은 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.In addition, the shape of the
본 실시 형태에서는, 설명의 편의를 위해, 세라믹 바디(110)의 유전체층(11)이 적층된 두께 방향(T)의 서로 마주보는 면을 제1 및 제2 면으로, 상기 제1 및 제2 면을 연결하며 서로 대향되는 길이 방향의 면을 제3 및 제4 면으로, 이와 수직으로 교차되며 서로 대향되는 폭 방향의 면을 제5 및 제6 면으로 정의하기로 한다.In the present embodiment, for convenience of description, the first and second surfaces of the
또한, 세라믹 바디(110)는 최상부의 제1 내부 전극(121)의 상부에 소정 두께의 상부 커버층(112)이 형성되고, 최하부의 제2 내부 전극(122)의 하부에 하부 커버층(113)이 배치될 수 있다. In addition, in the
상부 커버층(112) 및 하부 커버층(113)은 예컨대 유전체층(111)과 동일한 조성으로 이루어질 수 있으며, 내부 전극을 포함하지 않는 유전체층을 세라믹 바디(110)의 최상부의 내부 전극의 상부와 최하부의 내부 전극의 하부에 각각 적어도 1개 이상 적층하여 형성될 수 있다.The
유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 BaTiO3(티탄산바륨)계 세라믹 분말 등을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The
상기 BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있으며, 본 발명이 이에 한정되는 것은 아니다.The BaTiO 3- based ceramic powder is, for example, BaTiO 3 in which Ca (calcium), Zr (zirconium), etc. are partially dissolved in (Ba 1-x Ca x )TiO 3 , Ba (Ti 1-y Ca y )O 3 , (Ba 1-x Ca x )(Ti 1-y Zr y )O 3 or Ba(Ti 1-y Zr y )O 3 , and the like, and the present invention is not limited thereto.
또한, 유전체층(111)에는 필요시 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 중 적어도 하나 이상이 더 포함될 수 있다.Further, the
이때, 상기 세라믹 첨가제는 예를 들어 전이금속 산화물 또는 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.In this case, the ceramic additive may be, for example, a transition metal oxide or carbide, a rare earth element, magnesium (Mg) or aluminum (Al).
제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 형성하는 세라믹 시트 상에 형성되어 두께 방향으로 적층된 다음, 소성에 의하여 하나의 유전체층(111)을 사이에 두고 세라믹 바디(110) 내부에 두께 방향으로 번갈아 배치된다.The first and second
이러한 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)의 적층 방향을 따라 서로 대향되게 배치되며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.These first and second
제1 및 제2 내부 전극(121, 122)은 그 일단이 세라믹 본체(110)의 길이 방향의 제3 및 제4 면을 통하여 각각 노출된다.One end of the first and second
그리고, 세라믹 바디(110)의 길이 방향의 제3 및 제4 면을 통해 노출된 제1 및 제2 내부 전극(121, 122)의 단부는 세라믹 바디(110)의 길이 방향의 제3 및 제4 면에서 제1 및 제2 외부 전극(130, 140)에 각각 접속되어 전기적으로 연결될 수 있다.In addition, ends of the first and second
이러한 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 바디(110)의 크기를 고려하여 0.05 내지 2.5 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The thickness of the first and second
이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 본 실시 예에서는 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.At this time, the first and second
상기 도전성 금속의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The printing method of the conductive metal may use a screen printing method or a gravure printing method, and the present invention is not limited thereto.
위와 같은 구성에 따라, 제1 및 제2 외부 전극(130, 140)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되며, 이때 적층 세라믹 커패시터(100)의 정전 용량은 유전체층(111)의 적층 방향을 따라 서로 오버랩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 면적과 비례하게 된다.According to the above configuration, when a predetermined voltage is applied to the first and second
도 3을 참조하면, 제1 및 제2 외부 전극(130, 140)은 세라믹 바디(110)의 길이 방향의 제3 및 제4 면에 형성되며, 제1 및 제2 내부 전극(121, 122)의 노출된 부분과 각각 접촉되어 전기적으로 연결된다.Referring to FIG. 3, first and second
제1 및 제2 외부 전극(130, 140)은 이중 층 구조로서, 세라믹 바디(110)의 제3 및 제4 면에 형성되어 제1 및 제2 내부 전극(121, 122)이 노출된 부분과 직접 접촉되는 제1 및 제2 접속층(131, 141) 및 세라믹 바디(110)의 길이 방향의 제3 및 제4 면에 제1 및 제2 접속층(131, 141)을 덮도록 형성된 제1 및 제2 단자층(132, 142)을 포함한다.The first and second
제1 및 제2 접속층(131, 141)은 접속되는 제1 및 제2 내부 전극(121, 122)과 동일한 전도성 재료인 메탈 성분 및 글라스를 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 페이스트에는 도전성 금속으로서 제1 및 제2 내부 전극(121, 122)에서와 동일한 니켈(Ni) 또는 니켈 합금과 글라스(glass; 133, 143)가 포함될 수 있다.The first and second connection layers 131 and 141 may be formed of a conductive paste including a metal component and glass, which are the same conductive materials as the first and second
여기서, 글라스(133, 143)는 세라믹 바디(110)와 제1 및 제2 접속층(131, 141) 간의 접착제 역할을 한다.Here, the
종래의 니켈 재질의 내부 전극과 구리 재질의 외부 전극을 사용하면, 외부 전극을 소성하는 과정에서 외부 전극의 구리 성분이 내부 전극의 니켈 성분 쪽으로 확산되면서 내부 전극이 부피 팽창을 하는 현상이 발생된다.When a conventional internal electrode made of nickel and an external electrode made of copper are used, a phenomenon in which the internal electrode expands in volume while the copper component of the external electrode diffuses toward the nickel component of the internal electrode during firing of the external electrode.
그러나, 본 실시예에서는 제1 및 제2 접속층(131, 141)이 제1 및 제2 내부 전극(121, 122)과 동일한 종류의 메탈 성분으로 이루어지므로 상기의 내부 전극이 부피 팽창을 하는 현상을 억제하여 스트레스 발생을 최소화함으로써 세라믹 바디(110)의 크랙을 효과적으로 방지할 수 있다.However, in this embodiment, since the first and second connection layers 131 and 141 are made of the same type of metal as the first and second
또한, 종래의 적층 세라믹 커패시터는 외부 전극이 세라믹 바디에 형성될 때 접촉성 저하로 용량 저하 등의 문제가 발생될 수 있다. 그러나, 본 실시예에서는 제1 및 제2 접속층(131, 141)이 제1 및 제2 내부 전극(121, 122)과 동일한 종류의 메탈 성분을 포함하여 내부 전극과 외부 전극 간의 연결성을 개선시킴으로써 상기의 용량 저하 등의 문제를 방지할 수 있다.In addition, in the conventional multilayer ceramic capacitor, when an external electrode is formed on the ceramic body, a problem such as a decrease in capacity may occur due to a decrease in contactability. However, in this embodiment, the first and second connection layers 131 and 141 contain the same type of metal as the first and second
한편, 제1 및 제2 접속층(131, 141)은 세라믹 바디(110)의 길이 방향의 제3 및 제4 면에 형성된 제1 및 제2 접속 바디부(131a, 141a)와, 제1 및 제2 접속 바디부(131a, 141a)에서 세라믹 바디(110)의 두께 방향의 제1 및 제2 면과 폭 방향의 제5 및 제6 면의 일부까지 연장되게 형성된 제1 및 제2 접속 밴드부(131b, 141b)를 포함할 수 있다.Meanwhile, the first and second connection layers 131 and 141 include first and second
위와 같이 접속층이 밴드부를 가지면, 세라믹 바디(110)에 대한 고착 강도를 향상시킬 수 있다.When the connection layer has a band portion as described above, the adhesion strength to the
제1 및 제2 단자층(132, 142)은 제1 및 제2 접속층(131, 141)과 상이한 도전성 재료를 포함하며, 일례로서 구리와 글라스(134, 144) 분말을 포함하는 도전성 페이스트 또는 도전성 에폭시 페이스트 등으로 형성될 수 있다.The first and second
또한, 글라스(133, 143)는 세라믹 바디(110)와 제1 및 제2 단자층(132, 142) 간의 접착제 역할을 하며, 소결된 구리 성분이 채우지 못하는 빈 공간을 채워 밀폐 씰링(hermetic sealing) 특성을 높이는 작용을 한다.In addition, the glass (133, 143) serves as an adhesive between the ceramic body (110) and the first and second terminal layers (132, 142), filling the empty space that the sintered copper component cannot fill, hermetic sealing (hermetic sealing) It acts to enhance the characteristics.
제1 및 제2 접속층(131, 141)은 니켈의 특성상 밀폐 씰링(hermaqtic sealing)이 부족할 수 있다. 여기서, 밀폐 씰링이 부족하다는 것은 니켈의 소결 온도가 구리보다 높아 치밀화를 위해서는 접속층 형성시 고온 환경이 필요하다는 것이며 이 경우 니켈만으로도 씰링이 가능하다. 본 실시 예는 제1 및 제2 단자층(132, 142)를 구리 또는 에폭시로 형성하여 상대적으로 낮은 온도에서도 밀폐형 씰링 특성을 강화하여 내습 특성을 향상시킬 수 있으므로 기판에 실장시 보다 높은 신뢰성을 구현할 수 있다. 이에 별도로 씰링을 위한 도금층을 형성하지 않아도 되는 효과가 있다.The first and second connection layers 131 and 141 may lack hermaqtic sealing due to the characteristics of nickel. Here, the lack of hermetic sealing means that the sintering temperature of nickel is higher than that of copper, so that a high-temperature environment is required when forming the connection layer for densification. In this case, sealing can be performed using only nickel. In this embodiment, since the first and second
또한, 최근에는 칩의 소형 고용량화를 위해 유전체층의 두께가 예컨대 2.0㎛ 이하, 더 얇게는 1.5㎛ 이하로 얇아지고 있는데 이 경우 칩 내에 방사 크랙이 발생할 수 있다. 그러나, 본 실시예에서는 단자층과 접촉층의 구조차이로 인해 외부 전극의 기계적 특성이 크게 향상되므로 위와 같이 유전체층의 두께를 2.0㎛ 이하, 1.5㎛이하로 박막화하더라도 세라믹 바디에 크랙이 발생하는 것을 효과적으로 방지할 수 있다.In addition, in recent years, the thickness of the dielectric layer has been reduced to, for example, 2.0 µm or less, and even thinner, 1.5 µm or less in order to increase the size of the chip and high capacity. In this case, radiation cracking may occur in the chip. However, in this embodiment, the mechanical properties of the external electrode are greatly improved due to the difference in structure between the terminal layer and the contact layer, so even if the thickness of the dielectric layer is reduced to 2.0㎛ or less and 1.5㎛ or less as above, it is effective to prevent cracks in the ceramic body. Can be prevented.
예컨대, 외부 전극을 구리 성분으로만 형성하는 경우 고온가속수명합격률은 60%이고 내습신뢰성합격율은 56%이고 방사크랙합격율은 30%였으며, 외부 전극을 니켈 성분으로만 형성하는 경우 방사크랙합격율은 100%로 향상되었으나 고온가속수명합격률이 55%, 내습 신뢰성 합격율이 48%로 저하되었다.For example, when the external electrode is formed of only copper, the high-temperature accelerated life pass rate is 60%, the moisture-resistance reliability pass rate is 56%, and the radiation crack pass rate is 30%. %, but the high-temperature acceleration life pass rate decreased to 55% and the moisture resistance reliability pass rate decreased to 48%.
그러나, 본 실시예에서와 같이, 외부 전극을 이중 층으로 구성하고, 내측의 접속층은 니켈로 외측의 단자층은 구리로 형성한 경우, 고온가속수명합격률은 60%, 내습신뢰성합격율은 63%로 구리 단일 외부 전극과 비교하여 비슷하거나 그보다 더 높게 나타났으며, 방사크랙합격율은 100%로 크랙 또한 효과적으로 방지됨을 알 수 있다.However, as in the present embodiment, when the external electrode is composed of a double layer, the inner connection layer is formed of nickel and the outer terminal layer is formed of copper, the high temperature acceleration life pass rate is 60%, and the moisture resistance pass rate is 63%. Compared to the copper single external electrode, it was similar or higher than that, and the radiation crack acceptance rate was 100%, indicating that cracks were also effectively prevented.
또한, 다른 예로서, 외부 전극을 이중 층으로 구성하고, 내측의 접속층은 니켈로 외측의 단자층은 소프트텀으로 형성한 경우, 고온가속수명합격률과 내습신뢰성합격율이 각각 90%와 80%로 크게 향상되었으며, 방사크랙합격율은 100%로 크랙 또한 효과적으로 방지됨을 알 수 있다.In addition, as another example, when the external electrode is formed of a double layer, the inner connection layer is formed of nickel and the outer terminal layer is formed of soft term, the high temperature acceleration life pass rate and the moisture resistance pass rate are 90% and 80%, respectively. It has been greatly improved, and the radiation crack pass rate is 100%, indicating that cracks are also effectively prevented.
한편, 제1 및 제2 단자층(132, 142)은 세라믹 바디(110)의 길이 방향의 제3 및 제4 면에 제1 및 제2 접속 바디부(131a, 141a)를 덮도록 형성된 제1 및 제2 단자 바디부(132a, 142a)와, 제1 및 제2 접속 바디부(132a, 142a)에서 세라믹 바디(110)의 두께 방향의 제1 및 제2 면과 폭 방향의 제5 및 제6 면의 일부까지 연장되게 형성되어 제1 및 제2 접속 밴드부(131b, 141b)를 덮는 제1 및 제2 단자 밴드부(132b, 142b)를 포함할 수 있다.Meanwhile, the first and second
위와 같이 단자층이 밴드부를 가지면, 세라믹 바디(110)에 대한 고착 강도를 향상시킬 수 있다.When the terminal layer has a band portion as described above, the adhesion strength to the
적층 세라믹 커패시터의 제조 방법Method of manufacturing multilayer ceramic capacitor
이하, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention will be described.
먼저, 복수의 세라믹 시트를 마련한다. First, a plurality of ceramic sheets are prepared.
상기 세라믹 시트는 세라믹 바디(110)의 유전체층(111)을 형성하기 위한 것으로, 세라믹 분말, 폴리머 및 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 등의 공법을 통해 캐리어 필름 상에 도포 및 건조하여 수 ㎛ 두께의 시트(sheet) 형상으로 제작한다.The ceramic sheet is for forming the
다음으로, 상기 각각의 세라믹 시트의 적어도 일면에 소정의 두께로 니켈을 포함하는 도전성 페이스트를 인쇄하여 제1 및 제2 내부 전극(121, 122)을 형성한다.Next, first and second
이때, 제1 및 제2 내부 전극(121, 122)은 세라믹 시트의 길이 방향의 양 면을 통해 각각 노출되도록 형성한다.In this case, the first and second
또한, 상기 도전성 페이스트의 인쇄 방법으로는 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In addition, as a printing method of the conductive paste, a screen printing method or a gravure printing method may be used, and the present invention is not limited thereto.
다음으로, 제1 및 제2 내부 전극(121, 122)이 형성된 복수의 세라믹 시트를 상기 세라믹 시트를 사이에 두고 제1 및 제2 내부 전극(121, 122)이 서로 대향하여 배치되도록 적층하고 가압하여 적층체를 마련한다.Next, a plurality of ceramic sheets on which the first and second
이때, 상기 적층체는 복수의 세라믹 시트를 두께 방향으로 적층하고 가압하여 마련할 수 있다.In this case, the laminate may be prepared by stacking and pressing a plurality of ceramic sheets in the thickness direction.
다음으로, 상기 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화하고 고온에서 소성하여, 서로 대향하는 두께 방향의 제1 및 제2 면, 제1 및 제2 내부 전극(121, 122)이 번갈아 노출되는 길이 방향의 제3 및 제4 면 및 폭 방향의 제5 및 제6 면을 갖는 세라믹 바디(110)를 마련한다.Next, the laminate is cut into chips for each region corresponding to one capacitor, and fired at a high temperature, so that the first and second surfaces and the first and second
본 실시 예는 외부 전극이 형성되지 않은 적층체를 소성하여 세라믹 바디(110)를 마련하므로 세라믹 바디(110)의 잔탄량을 저감할 수 있다.In the present embodiment, since the
다음으로, 세라믹 바디(110)의 제3 및 제4 면에 제1 및 제2 내부 전극(121, 122)의 노출된 부분과 각각 접속되어 전기적으로 연결되도록 제1 및 제2 외부 전극(130, 140)을 형성한다.Next, the first and second
이하, 본 발명의 일 실시 형태에 따른 제1 및 제2 외부 전극을 형성하는 방법에 대해 구체적으로 설명한다.Hereinafter, a method of forming the first and second external electrodes according to an embodiment of the present invention will be described in detail.
먼저, 세라믹 바디(110)의 제3 및 제4 면에 세라믹 바디(110)의 제3 및 제4 면을 통해 노출된 제1 및 제2 내부 전극(121, 122)을 덮도록 내부 전극에 포함된 것과 동일한 니켈-글라스 분말 또는 니켈 합금-글라스 분말이 포함된 도전성 페이스트를 도포하여 제1 및 제2 접속층(131, 141)을 형성한다.First, included in the internal electrode to cover the first and second
본 실시 예는 적층체를 소성하여 세라믹 바디를 마련한 후 외부 전극을 형성하게 된다. 세라믹 바디(110)에 니켈을 포함하는 제1 및 제2 접속층(131, 141)을 먼저 형성한 후 소성을 진행하면 세라믹 바디(110)에 포함된 바인더 등을 제거하기 어려워 소성 조건을 설정하는데 어려움이 있을 수 있다. 또한, 그린 칩을 이용하여 외부 전극용 도전성 페이스트를 도포하므로 상기 도전성 페이스트 도포시 세라믹 바디(110)의 강도 등이 보장되지 않는 상태에서 힘이 가해질 경우, 예컨대 디핑시 정반에 칩이 닿는 경우 칩 자체에 변형이 생길 수 있는 문제가 있다.In the present embodiment, the ceramic body is formed by firing the multilayer body, and then external electrodes are formed. If the first and second connection layers 131 and 141 containing nickel are first formed on the
이때, 제1 및 제2 접속층(131, 141)은 세라믹 바디(110)의 제1 및 제2 면에 도전성 페이스트를 도포하여 제1 및 제2 접속 바디부(131a, 141a)를 형성하고, 세라믹 바디(110)의 두께 방향의 제1 및 제2 면의 일부와 폭 방향의 제5 및 제6 면의 일부에 도전성 페이스트를 더 도포하여 제1 및 제2 접속 바디부(131a, 141a)에서 연장된 제1 및 제2 접속 밴드부(131b, 141b)를 형성하여 구성될 수 있다.At this time, the first and second connection layers 131 and 141 are coated with a conductive paste on the first and second surfaces of the
이때, 상기 도포 방법은 예컨대 디핑 등의 방법을 이용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In this case, the coating method may be a method such as dipping, and the present invention is not limited thereto.
또한, 세라믹 바디(110)에 제1 및 제2 접속층(131, 141)을 형성한 후에는 열처리 공정을 실시하여 도포된 도전성 페이스트가 굳어지도록 한다.In addition, after forming the first and second connection layers 131 and 141 on the
다음으로, 세라믹 바디(110)의 제3 및 제4 면에 제1 및 제2 접속층(131, 141)을 덮도록 구리-글라스 분말을 포함하는 도전성 페이스트 또는 도전성 에폭시 수지를 도포하여 제1 및 제2 단자층(132, 142)를 형성한다.Next, a conductive paste containing copper-glass powder or a conductive epoxy resin is applied to the third and fourth surfaces of the
이때, 제1 및 제2 단자층(132, 142)은 제1 및 제2 접속 바디부(131a, 141a)에 도전성 페이스트 또는 도전성 에폭시 수지를 도포하여 제1 및 제2 단자 바디부(132a, 142a)를 형성하고, 세라믹 바디(110)의 두께 방향의 제1 및 제2 면의 일부와 폭 방향의 제5 및 제6 면의 일부에 제1 및 제2 접속 밴드부(131b, 141b)를 덮도록 도전성 페이스트 또는 도전성 에폭시 수지를 더 도포하여 제1 및 제2 단자 바디부(132a, 142a)에서 연장된 제1 및 제2 단자 밴드부(132b, 142b)를 형성하여 구성될 수 있다.In this case, the first and second
이때, 상기 도포 방법은 예컨대 디핑 등의 방법을 이용할 수 있으며, 본 발명은 다른 예로서 롤러를 사용하는 방법을 이용할 수 있는 등 이에 한정되는 것은 아니다.At this time, the coating method may use, for example, a method such as dipping, and the present invention is not limited thereto, such as a method using a roller as another example.
예컨대, 제1 및 제2 단자층(132, 142)을 도전성 에폭시 수지로 형성하려면 앞서 제1 및 제2 접속층(131, 141)을 머리치기 방식으로 도포하고, 제1 및 제2 단자층(132, 142)은 소프트텀(soft term) 방식으로 형성할 수 있다. 이 경우 기계적 특성 및 기판 실장 후 칩에 가해지는 응력이 크게 감소하므로 제품의 신뢰성을 향상시키는 효과를 기대할 수 있다.For example, in order to form the first and second
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations are possible without departing from the technical matters of the present invention described in the claims. It will be obvious to those of ordinary skill in the field.
100 ; 적층 세라믹 커패시터
110 ; 세라믹 바디
111 ; 유전체층
112, 113 ; 상부 및 하부 커버층
121, 122 ; 제1 및 제2 내부 전극
130, 140 ; 제1 및 제2 외부 전극
131, 141 ; 제1 및 제2 접속층
132, 142 ; 제1 및 제2 단자층
133, 134, 143, 144 ; 글라스100; Multilayer ceramic capacitors
110; Ceramic body
111; Dielectric layer
112, 113; Upper and lower cover layers
121, 122; First and second internal electrodes
130, 140; First and second external electrodes
131, 141; First and second connection layers
132, 142; First and second terminal layers
133, 134, 143, 144; Glass
Claims (9)
상기 제1 및 제2 내부 전극과 각각 접속된 제1 및 제2 외부 전극; 을 포함하며,
상기 제1 및 제2 외부 전극은,
상기 제1 및 제2 내부 전극과 동일한 전도성 재료를 포함하며, 상기 세라믹 바디의 일면에 상기 제1 및 제2 내부 전극과 각각 접속되도록 형성된 제1 및 제2 접속층; 및
상기 제1 및 제2 접속층과 상이한 전도성 재료를 포함하는 도전성 에폭시 수지로 이루어지고, 상기 세라믹 바디의 일면에 상기 제1 및 제2 접속층이 노출되지 않도록 상기 제1 및 제2 접속층을 각각 덮어 형성되는 제1 및 제2 단자층; 으로 이루어지고,
상기 제1 단자층이 상기 제1 외부 전극의 외표면층이 되고, 상기 제2 단자층이 상기 제2 외부 전극의 외표면층이 되는 적층 세라믹 커패시터.
A ceramic body including a plurality of dielectric layers and first and second internal electrodes; And
First and second external electrodes connected to the first and second internal electrodes, respectively; Including,
The first and second external electrodes,
First and second connection layers made of the same conductive material as the first and second internal electrodes and formed on one surface of the ceramic body to be connected to the first and second internal electrodes, respectively; And
Consisting of a conductive epoxy resin containing a conductive material different from the first and second connection layers, the first and second connection layers are respectively provided so that the first and second connection layers are not exposed on one surface of the ceramic body. First and second terminal layers covered and formed; Is made of,
The multilayer ceramic capacitor in which the first terminal layer becomes an outer surface layer of the first external electrode, and the second terminal layer becomes an outer surface layer of the second external electrode.
상기 제1 및 제2 외부 전극은 상기 제1 및 제2 단자층 상에 도금층이 형성되지 않는 적층 세라믹 커패시터.
The method of claim 1,
A multilayer ceramic capacitor in which a plating layer is not formed on the first and second terminal layers of the first and second external electrodes.
상기 제1 및 제2 내부 전극은 니켈 또는 니켈 합금을 포함하고,
상기 제1 및 제2 접속층이 니켈 또는 니켈 합금과 글라스를 포함하는 도전성 페이스트로 이루어진 적층 세라믹 커패시터.
The method of claim 1,
The first and second internal electrodes include nickel or a nickel alloy,
A multilayer ceramic capacitor in which the first and second connection layers are made of a conductive paste containing nickel or a nickel alloy and glass.
상기 제1 및 제2 내부 전극이 상기 유전체층을 사이에 두고 상기 세라믹 바디의 길이 방향의 양 면을 통해 각각 노출되도록 번갈아 적층되고,
상기 제1 및 제2 외부 전극이 상기 세라믹 바디의 길이 방향의 양 면에 각각 배치된 적층 세라믹 커패시터.
The method of claim 1,
The first and second internal electrodes are alternately stacked to be exposed through both surfaces of the ceramic body in the length direction with the dielectric layer therebetween,
The first and second external electrodes are disposed on both surfaces of the ceramic body in a length direction, respectively.
상기 제1 및 제2 접속층이 상기 세라믹 바디의 길이 방향의 양 면에서 두께 방향의 양 면의 일부 및 폭 방향의 양 면의 일부까지 각각 연장되게 형성된 적층 세라믹 커패시터.
The method of claim 4,
The first and second connection layers are formed to extend from both surfaces of the ceramic body in a length direction to a part of both surfaces in a thickness direction and a part of both surfaces in a width direction, respectively.
상기 적층체를 1개의 커패시터에 대응하는 영역으로 절단하고 소성하여 세라믹 바디를 마련하는 단계; 및
상기 세라믹 바디에 상기 제1 및 제2 내부 전극과 접속되도록 제1 및 제2 외부 전극을 형성하는 단계; 를 포함하며,
상기 제1 및 제2 외부 전극을 형성하는 단계는,
상기 세라믹 바디의 길이 방향의 양 면에 니켈 또는 니켈 합금과 글라스를 포함하는 도전성 페이스트를 도포하여 제1 및 제2 접속층을 형성하는 단계; 및
상기 세라믹 바디의 길이 방향의 양 면에 상기 제1 및 제2 접속층이 노출되지 않게 상기 제1 및 제2 접속층을 덮도록 상기 제1 및 제2 접속층과 상이한 전도성 재료를 포함하는 도전성 에폭시 수지를 각각 도포하여, 상기 제1 및 제2 외부 전극의 외표면층이 되도록 제1 및 제2 단자층을 형성하는 단계; 로 이루어지고,
상기 제1 및 제2 단자층 상에 도금층을 형성하는 단계가 수행되지 않는 적층 세라믹 커패시터의 제조 방법.
Forming first and second internal electrodes with a conductive paste containing nickel on a plurality of ceramic sheets, stacking the first and second internal electrodes so that they are disposed opposite to each other, and pressing to prepare a laminate;
Cutting the multilayer body into a region corresponding to one capacitor and firing to prepare a ceramic body; And
Forming first and second external electrodes on the ceramic body to be connected to the first and second internal electrodes; Including,
Forming the first and second external electrodes,
Forming first and second connection layers by applying a conductive paste containing nickel or nickel alloy and glass to both surfaces of the ceramic body in the longitudinal direction; And
Conductive epoxy containing a conductive material different from the first and second connection layers to cover the first and second connection layers so that the first and second connection layers are not exposed on both surfaces of the ceramic body in the longitudinal direction Forming first and second terminal layers to be outer surface layers of the first and second external electrodes by applying a resin, respectively; Consists of,
A method of manufacturing a multilayer ceramic capacitor in which the step of forming a plating layer on the first and second terminal layers is not performed.
상기 제1 및 제2 접속층은, 상기 세라믹 바디에 도전성 페이스트를 디핑하여 형성하는 적층 세라믹 커패시터의 제조 방법.
The method of claim 6,
A method of manufacturing a multilayer ceramic capacitor in which the first and second connection layers are formed by dipping a conductive paste on the ceramic body.
상기 제1 및 제2 접속층은, 상기 세라믹 바디의 두께 방향의 양 면 및 폭 방향의 양 면의 일부에 도전성 페이스트를 더 도포하여 형성하는 적층 세라믹 커패시터의 제조 방법.
The method of claim 6,
The first and second connection layers are formed by further coating a conductive paste on both surfaces of the ceramic body in a thickness direction and a portion of both surfaces in a width direction.
상기 제1 및 제2 단자층은, 상기 세라믹 바디의 두께 방향의 양 면 및 폭 방향의 양 면의 일부에 상기 제1 및 제2 접속층을 덮도록 도전성 에폭시 수지를 더 도포하여 형성하는 적층 세라믹 커패시터의 제조 방법.The method of claim 6,
The first and second terminal layers are a multilayer ceramic formed by further coating a conductive epoxy resin to cover the first and second connection layers on both surfaces of the ceramic body in the thickness direction and on portions of both surfaces in the width direction. Method of manufacturing a capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200110152A KR102293032B1 (en) | 2015-04-21 | 2020-08-31 | Multi-layered ceramic capacitor and manufacturing method the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150055879A KR20160125121A (en) | 2015-04-21 | 2015-04-21 | Multi-layered ceramic capacitor and manufacturing method the same |
| KR1020200110152A KR102293032B1 (en) | 2015-04-21 | 2020-08-31 | Multi-layered ceramic capacitor and manufacturing method the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150055879A Division KR20160125121A (en) | 2015-04-21 | 2015-04-21 | Multi-layered ceramic capacitor and manufacturing method the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200105647A true KR20200105647A (en) | 2020-09-08 |
| KR102293032B1 KR102293032B1 (en) | 2021-08-24 |
Family
ID=72451129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200110152A KR102293032B1 (en) | 2015-04-21 | 2020-08-31 | Multi-layered ceramic capacitor and manufacturing method the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102293032B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073780A (en) | 2008-09-17 | 2010-04-02 | Murata Mfg Co Ltd | Ceramic electronic component, and method for manufacturing the same |
| KR20120056549A (en) | 2010-11-25 | 2012-06-04 | 삼성전기주식회사 | Multi-layered ceramic capacitor having double-electrode form |
| JP5099609B2 (en) * | 2009-01-28 | 2012-12-19 | 株式会社村田製作所 | Multilayer electronic components |
| KR20140011695A (en) * | 2012-07-18 | 2014-01-29 | 삼성전기주식회사 | Multi-layered ceramic electronic parts and method of manufacturing the same |
| JP2014116340A (en) * | 2012-12-06 | 2014-06-26 | Taiyo Yuden Co Ltd | Ceramic electronic component |
-
2020
- 2020-08-31 KR KR1020200110152A patent/KR102293032B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073780A (en) | 2008-09-17 | 2010-04-02 | Murata Mfg Co Ltd | Ceramic electronic component, and method for manufacturing the same |
| JP5099609B2 (en) * | 2009-01-28 | 2012-12-19 | 株式会社村田製作所 | Multilayer electronic components |
| KR20120056549A (en) | 2010-11-25 | 2012-06-04 | 삼성전기주식회사 | Multi-layered ceramic capacitor having double-electrode form |
| KR20140011695A (en) * | 2012-07-18 | 2014-01-29 | 삼성전기주식회사 | Multi-layered ceramic electronic parts and method of manufacturing the same |
| JP2014116340A (en) * | 2012-12-06 | 2014-06-26 | Taiyo Yuden Co Ltd | Ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102293032B1 (en) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102150558B1 (en) | Multilayer Ceramic Electric Component And Manufacturing Method of The Same | |
| US9019690B2 (en) | Conductive resin composition, multilayer ceramic capacitor having the same, and method of manufacturing the multilayer ceramic capacitor | |
| US9165715B2 (en) | Multilayer ceramic capacitor with electrodes having lead-out parts and method of manufacturing the same | |
| US8456799B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR101462798B1 (en) | Conductive paste composition for external electrode and multilayer ceramic components using the same | |
| KR101422946B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| US8331079B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US11164700B2 (en) | Multilayer capacitor | |
| KR101719838B1 (en) | CONDUCTIVE RESIN COMPOSITION and MULTILAYER CERAMIC COMPONENTS HAVING THE SAME | |
| KR20130005518A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component | |
| KR20130111752A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component containing the same | |
| KR20170077542A (en) | Multi-layered ceramic electronic component and method for manufacturing the same | |
| US20140022691A1 (en) | Multilayered ceramic electronic component and manufacturing method of the same | |
| KR20140024584A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component containing the same | |
| US11017953B2 (en) | Multilayer ceramic electronic component | |
| US9208946B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| US20160314902A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR102293032B1 (en) | Multi-layered ceramic capacitor and manufacturing method the same | |
| KR102426209B1 (en) | Multi-layered ceramic electronic component | |
| KR20190019117A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component | |
| US11164702B2 (en) | Multi-layered ceramic electronic component having step absorption layer | |
| US20230215627A1 (en) | Multilayer electronic component | |
| KR20140048483A (en) | Conductive paste for inner electrode and multi-layered ceramic electronic component having the same | |
| KR20140128914A (en) | Manufacturing of Multi-layered ceramic electronic parts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |