KR20200076106A - Flat display device - Google Patents

Flat display device Download PDF

Info

Publication number
KR20200076106A
KR20200076106A KR1020180164847A KR20180164847A KR20200076106A KR 20200076106 A KR20200076106 A KR 20200076106A KR 1020180164847 A KR1020180164847 A KR 1020180164847A KR 20180164847 A KR20180164847 A KR 20180164847A KR 20200076106 A KR20200076106 A KR 20200076106A
Authority
KR
South Korea
Prior art keywords
flat panel
panel display
display device
signal lines
display panel
Prior art date
Application number
KR1020180164847A
Other languages
Korean (ko)
Inventor
김태궁
조원
박정효
이동윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180164847A priority Critical patent/KR20200076106A/en
Publication of KR20200076106A publication Critical patent/KR20200076106A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]

Abstract

The present invention relates to an ultra-thin flat panel display device that suppresses the use of source PCBs and cables. The ultra-thin flat panel display device comprises: a flat panel display panel that displays an image; and a plurality of signal lines formed on the rear substrate of the flat panel display to transmit signals between a timing controller and at least one flexible circuit board.

Description

평판 표시 장치{Flat display device}Flat panel display device

본 발명은 표시 패널의 배면에 신호 라인을 형성하고 상기 신호 라인에 연성회로기판을 부착함으로써 소스 PCB 및 케이블(cable) 사용을 억제할 수 있는 평판 표시 장치에 관한 것이다.The present invention relates to a flat panel display device capable of suppressing the use of a source PCB and a cable by forming a signal line on the rear surface of the display panel and attaching a flexible circuit board to the signal line.

정보화 사회가 발전하고, 이동통신 단말기 및 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다.As the information society develops and various portable electronic devices such as mobile communication terminals and notebook computers develop, the demand for a flat panel display device that can be applied thereto is gradually increasing.

이와 같은 평판 표시 장치로는, 액정을 이용한 액정 표시 장치(LCD: Liquid Crystal Display)와 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치가 활용되고 있다.As such a flat panel display, an OLED display using a liquid crystal display (LCD) using liquid crystal and an organic light emitting diode (OLED) is used.

이러한 평판 표시 장치들은 영상을 표시하기 위해 복수개의 게이트 라인들 및 복수개의 데이터 라인들을 구비한 표시 패널과, 상기 표시 패널을 구동하기 위한 구동회로로 구성된다.These flat panel display devices include a display panel having a plurality of gate lines and a plurality of data lines to display an image, and a driving circuit for driving the display panel.

상기와 같은 표시 장치들 중 액정 표시 장치의 표시 패널은, 유리 기판상에 박막트랜지스터 어레이가 형성되는 박막트랜지스터 어레이 기판과, 유리 기판상에 칼라 필터 어레이가 형성되는 칼라 필터 어레이 기판과, 상기 박막트랜지스터 어레이 기판과 상기 칼라 필터 어레이 기판 사이에 충진된 액정층을 구비한다.Among the display devices, the display panel of the liquid crystal display includes a thin film transistor array substrate on which a thin film transistor array is formed on a glass substrate, a color filter array substrate on which a color filter array is formed on a glass substrate, and the thin film transistor. A liquid crystal layer filled between the array substrate and the color filter array substrate is provided.

상기 박막 트랜지스터 어레이 기판은, 제1방향으로 연장되는 복수개의 게이트 라인들(GL)과, 제1방향과 수직인 제2방향으로 연장되는 복수개의 데이터 라인들(DL)을 포함하며, 각 게이트 라인과 각 데이터 라인에 의하여 하나의 서브 화소 영역(Pixel; P)이 정의된다. 하나의 서브 화소 영역(P) 내에는 하나의 박막 트랜지스터와 화소 전극이 형성된다.The thin film transistor array substrate includes a plurality of gate lines GL extending in a first direction and a plurality of data lines DL extending in a second direction perpendicular to the first direction, and each gate line And one sub-pixel area (Pixel; P) is defined by each data line. One thin film transistor and a pixel electrode are formed in one sub-pixel region P.

이러한 액정 표시 장치의 표시 패널은, 전기장 생성 전극 (화소 전극 및 공통 전극)에 전압을 인가하여 상기 액정층에 전기장을 생성하고, 상기 전기장에 의해 액정층의 액정 분자들의 배열 상태를 조절하여 입사광의 편광을 제어함으로써 영상을 표시한다.The display panel of such a liquid crystal display device generates an electric field in the liquid crystal layer by applying a voltage to the electric field generating electrodes (pixel electrode and common electrode), and adjusts the arrangement state of the liquid crystal molecules of the liquid crystal layer by the electric field to control the incident light. The image is displayed by controlling the polarization.

또한, 상기와 같은 표시 장치들 중 OLED 표시 장치의 표시 패널은, 상기 복수개의 게이트 라인들과 복수개의 데이터 라인들이 교차하여 서브 화소가 정의되고, 각 서브 화소들은, 애노드 및 캐소드와 상기 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED와, 상기 OLED를 독립적으로 구동하는 화소 회로를 구비한다.In addition, among the above display devices, in the display panel of the OLED display device, the plurality of gate lines and the plurality of data lines intersect to define sub-pixels, and each sub-pixel includes an anode and a cathode, and the anode and the cathode. It has an OLED composed of an organic light emitting layer therebetween, and a pixel circuit that independently drives the OLED.

상기 화소 회로는 다양하게 구성될 수 있으나, 적어도 하나의 스위칭 TFT, 커패시터 및 구동 TFT를 포함한다.The pixel circuit may be configured in various ways, but includes at least one switching TFT, a capacitor, and a driving TFT.

상기 적어도 하나의 스위칭 TFT는 스캔 펄스에 응답하여 데이터 전압을 상기 커패시터에 충전한다. 상기 구동 TFT는 상기 커패시터에 충전된 데이터 전압에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다.The at least one switching TFT charges the data voltage to the capacitor in response to the scan pulse. The driving TFT controls the amount of current supplied to the OLED according to the data voltage charged in the capacitor to adjust the amount of light emitted from the OLED.

또한, 상기 표시 패널을 구동하기 위한 상기 구동회로는 상기 표시 패널의 상기 복수개의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급하는 게이트 구동 회로와, 상기 표시 패널의 상기 복수개의 데이터 라인들에 데이터 전압을 공급하는 데이터 구동 회로와, 상기 게이트 구동 회로와 상기 데이터 구동 회로에 영상 데이터 및 각종 제어신호를 공급하는 타이밍 콘트롤러(Timing controller, T-CON) 등을 포함한다.In addition, the driving circuit for driving the display panel includes a gate driving circuit that sequentially supplies gate pulses (or scan pulses) to the plurality of gate lines of the display panel, and the plurality of data lines of the display panel. And a data driving circuit for supplying a data voltage to the field, a timing controller (T-CON) for supplying image data and various control signals to the gate driving circuit and the data driving circuit.

상기 게이트 구동회로는 상기 타이밍 콘트롤러(T-CON)로부터의 스타트 펄스(VST), 클럭 신호(CRCLK, SCCLK), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등을 수신하여 각 게이트 라인(GL1~GLn)에 순차적으로 스캔 펄스를 출력하는 복수개의 스테이지(stage)를 포함한다. 상기 복수개의 스테이지들은 상기 타이밍 콘트롤러(T-CON)의 제어 하에 상기 데이터 전압에 동기되는 스캔 펄스를 각 게이트 라인들(GL1~GLn)에 순차적으로 공급하여 영상 데이터 전압이 인가되는 1 라인의 화소들을 선택한다.The gate driving circuit receives a start pulse (VST), a clock signal (CRCLK, SCCLK), a gate high voltage (VGH), a gate low voltage (VGL), etc. from the timing controller (T-CON), and each gate line ( GL1 to GLn) includes a plurality of stages that sequentially output scan pulses. The plurality of stages sequentially supply scan pulses synchronized with the data voltage to each of the gate lines GL1 to GLn under the control of the timing controller T-CON, thereby applying one line of pixels to which the image data voltage is applied. Choose.

상기 데이터 구동회로는 하나 이상의 소스 드라이브 IC(SIC)를 포함할 수 있다. 상기 소스 드라이브 IC(SIC)는 상기 타이밍 콘트롤러(T-CON)의 제어 하에 입력 영상의 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생하고 그 데이터전압을 데이터라인들(DL1~DLm)로 출력한다. 상기 소스 드라이브 IC(SIC)는 구부러질 수 있는 연성회로기판에 실장된다. 이를 COF(Chip on Film)이라 한다.The data driving circuit may include one or more source drive ICs (SICs). The source drive IC (SIC) converts digital video data of an input image into an analog gamma compensation voltage under the control of the timing controller (T-CON) to generate a data voltage and converts the data voltage to data lines (DL1 to DLm). Output as The source drive IC (SIC) is mounted on a flexible circuit board that can be bent. This is called COF (Chip on Film).

상기 COF들의 일측은 ACF(anisotropic conductive film)를 통해 상기 표시 패널(PNL)의 하부 기판의 패드 영역에 접착되고, 상기 COF들의 타측은 소스 PCB(Source Printed Circuit Board)에 접착된다. 즉, 상기 COF들의 입력 핀들은 상기 소스 PCB의 출력단자들(패드)에 전기적으로 연결되고, 상기 COF들의 출력 핀들은 ACF를 통해 상기 표시 패널(PNL)의 기판에 형성된 데이터 패드들에 전기적으로 연결된다.One side of the COFs is bonded to the pad region of the lower substrate of the display panel PNL through an anisotropic conductive film (ACF), and the other side of the COFs is bonded to a source printed circuit board (PCB). That is, the input pins of the COFs are electrically connected to the output terminals (pads) of the source PCB, and the output pins of the COFs are electrically connected to data pads formed on the substrate of the display panel PNL through ACF. do.

상기 타이밍 콘트롤러(T-CON)는 제어 PCB(Control Printed Circuit Board )상에 실장되고, 상기 제어 PCB(CPCB)와 상기 소스 PCB(SPCB)는 FFC(Flecible Flat Cable)에 의해 연결된다.The timing controller T-CON is mounted on a control printed circuit board (PCB), and the control PCB (CPCB) and the source PCB (SPCB) are connected by a flexible flat cable (FFC).

그러나, 이와 같이 종래의 평판 표시 장치에 있어서는 다음과 같은 문제점이 있다.However, the conventional flat panel display has the following problems.

첫째, 상기 제어 PCB에서 상기 COF들에 각종 신호(제어신호, 클럭 신호, 영상 신호 등)들을 공급하기 위해서는 상기 FFC와 상기 소스 PCB가 필요하므로 생산 비용이 증가하게 된다.First, in order to supply various signals (control signal, clock signal, image signal, etc.) to the COFs from the control PCB, the FFC and the source PCB are required, thereby increasing production cost.

둘째, 표시 패널이 대면적 및 고해상도로 발전 할수록 신호 라인 수가 증가하므로, 소스 PCB의 사이즈가 커지므로 디자인적인 문제가 있다.Second, as the number of signal lines increases as the display panel develops in a large area and high resolution, there is a design problem because the size of the source PCB increases.

셋째, 상기 COF 의 타측이 상기 소스 PCB 의 일측면에 부착되므로, 부착 면적에 제한이 있어 고해상도 표시 패널에 적용하기 어려운 문제점이 있다.Third, since the other side of the COF is attached to one side of the source PCB, there is a problem in that it is difficult to apply to a high-resolution display panel due to a limited attachment area.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 표시 패널의 배면에 FFC와 소스 PCB를 대신할 수 있는 신호 라인들을 형성하고, 상기 신호 라인이 형성된 표시 패널의 배면과 상기 상기 표시 패널의 패드 영역 사이에 연성회로기판을 부착함으로써 소오스 PCB 및 케이블 사용을 억제하여 초박형 평판 표시 장치를 제공하는데 그 목적이 있다.The present invention is to solve the conventional problems as described above, to form a signal line that can replace the FFC and the source PCB on the rear surface of the display panel, the back surface of the display panel on which the signal line is formed and the display panel An object of the present invention is to provide an ultra-thin flat panel display device by suppressing the use of a source PCB and a cable by attaching a flexible circuit board between pad areas.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 평판 표시 장치는, 영상을 표시하는 평판 표시 패널; 그리고 상기 평판 표시 패널의 배면 기판에 형성되어 타이밍 콘트롤러와 적어도 하나의 연성회로기판 간에 신호를 전송하는 복수개의 신호 라인들을 구비하여 구성됨에 그 특징이 있다.A flat panel display device according to the present invention for achieving the above object, a flat panel display panel for displaying an image; In addition, it is formed on a rear substrate of the flat panel display panel and has a plurality of signal lines configured to transmit signals between a timing controller and at least one flexible circuit board.

여기서, 상기 적어도 하나의 연성회로기판은, 일측에 상기 배면 기판에 형성된 상기 복수개의 신호 라인들에 전기적으로 연결되는 제1 핀들과, 타측에 상기 평판 표시 패널의 데이터 패드들에 전기적으로 연결되는 제2 핀들과. 상기 일측 및 상기 타측 사이의 중간 영역에 형성되는 제3 핀들을 구비함을 특징으로 한다.Here, the at least one flexible circuit board includes first pins electrically connected to the plurality of signal lines formed on the rear substrate on one side and electrically connected to data pads of the flat panel display panel on the other side. With 2 pins. It characterized in that it has a third pin formed in the intermediate region between the one side and the other side.

상기 적어도 하나의 연성회로기판은 적어도 하나의 COF 또는 적어도 하나의 FPC를 구비함을 특징으로 한다.The at least one flexible circuit board is characterized by having at least one COF or at least one FPC.

상기 적어도 하나의 COF가 상기 복수개의 신호 라인에 연결될 때, 상기 적어도 하나의 COF상에 실장된 소스 드라이브 IC는 상기 평판 표시 패널의 배면 기판 상에 위치됨을 특징으로 한다.When the at least one COF is connected to the plurality of signal lines, a source drive IC mounted on the at least one COF is located on the rear substrate of the flat panel display panel.

상기 타이밍 콘트롤러는 제어 PCB에 실장되어 상기 평판 표시 패널의 배면 기판상에 고정됨을 특징으로 한다.The timing controller is mounted on a control PCB and is fixed on the rear substrate of the flat panel display panel.

상기 복수개의 신호 라인들은, 상기 제어 PCB가 상기 평판 표시 패널의 배면 기판에 고정될 때, 상기 제어 PCB의 패드들 또는 연결 핀들과 직접 콘택되는 콘택부를 구비함을 특징으로 한다.The plurality of signal lines are characterized in that when the control PCB is fixed to the rear substrate of the flat panel display panel, a contact portion that is in direct contact with pads or connection pins of the control PCB is provided.

상기 복수개의 신호 라인들은, 상기 제어 PCB와 연결하기 위한 콘넥터를 구비함을 특징으로 한다.The plurality of signal lines are characterized by having a connector for connecting to the control PCB.

상기 타이밍 콘트롤러는 칩(Chip)화되어 상기 복수개의 신호 라인들의 일측 끝단에 본딩됨을 특징으로 한다.The timing controller is characterized in that it is chipped and bonded to one end of the plurality of signal lines.

상기와 같은 특징을 갖는 본 발명에 따른 평판 표시 장치에 있어서는 다음과 같은 효과가 있다.In the flat panel display device according to the present invention having the above characteristics, the following effects are provided.

첫째, 케이블과 소스 PCB가 필요하지 않으므로 생산 비용이 감소하게 되고, 더불어 평판 표시 장치의 두께를 감소시킬 수 있다.First, since the cable and the source PCB are not required, the production cost is reduced and the thickness of the flat panel display device can be reduced.

둘째, 연성회로기판의 중간 부에 추가로 입력 핀들을 더 설계할 수 있으므로, 입력 핀들의 간격을 더 넓게 설계할 수 있으므로 연결 수율을 향상시킬 수 있고, 더불어 상기 연성회로기판에 더 많은 핀들을 설계할 수 있으므로 고해상도 평판 표시 장치에 적용할 수 있다.Second, since the input pins can be further designed in the middle of the flexible circuit board, the spacing between the input pins can be designed to be wider, thereby improving the connection yield and designing more pins on the flexible circuit board. It can be applied to a high resolution flat panel display device.

셋째, 제어 PCB에 타이밍 콘트롤러를 실장하지 않고, 타이밍 콘트롤러를 상기 평판 표시 패널의 배면 기판에 직접 실장할 수 있으므로, 평판 표시 장치의 두께를 최소화할 수 있다.Third, since the timing controller is not mounted on the control PCB, the timing controller can be directly mounted on the rear substrate of the flat panel display panel, thereby minimizing the thickness of the flat panel display device.

도 1은 본 발명의 실시예에 따른 OLED 표시 장치의 배면의 구성도
도 2는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 단면도
도 3은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 단면도
도 4는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 COF 설명도
도 5는 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 COF 설명도
도 6은 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도
도 7은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도
도 8은 본 발명의 제 3 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도1 is a configuration diagram of the rear surface of an OLED display device according to an embodiment of the present invention
2 is a cross-sectional view of an OLED display device according to a first embodiment of the present invention
3 is a cross-sectional view of an OLED display device according to a second embodiment of the present invention
4 is a COF explanatory diagram of an OLED display device according to a first embodiment of the present invention
5 is a COF explanatory diagram of an OLED display device according to a second embodiment of the present invention
6 is an explanatory diagram of a method for connecting a timing controller and signal lines of an OLED display device according to a first embodiment of the present invention
7 is an explanatory diagram of a method for connecting a timing controller and signal lines of an OLED display device according to a second embodiment of the present invention
8 is an explanatory diagram of a method for connecting a timing controller and signal lines of an OLED display device according to a third embodiment of the present invention

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention, and methods for achieving them will be clarified with reference to embodiments described below in detail together with the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only the embodiments allow the disclosure of the present invention to be complete, and those skilled in the art to which the present invention pertains. It is provided to fully inform the scope of the invention, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for describing the embodiments of the present invention are exemplary, and the present invention is not limited to the details shown in the drawings. Throughout the specification, the same reference numerals refer to substantially the same components. In addition, in the description of the present invention, when it is determined that detailed descriptions of related known technologies may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.When "equipped", "included", "have", "consisting of" and the like referred to herein are used, other parts may be added unless'~ only' is used. When a component is expressed in singular, it may be interpreted in plural unless otherwise specified.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including the error range even if there is no explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.In the case of the description of the positional relationship, for example, when the positional relationship between the two components is described as'on the top','on the top','on the bottom','on the side', ' One or more other components may be interposed between those components for which no'direct' or'direct' is used.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.The first, second, etc. may be used to classify the components, but the functions or structures of these components are not limited by the ordinal number or the name of the component before the component.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.The following embodiments may be partially or totally combined or combined with each other, and technically various interlocking and driving are possible. Each of the embodiments may be implemented independently of each other or may be implemented together in an association relationship.

본 발명에 따른 평판 표시 장치는 OLED 표시 장치 또는 액정 표시 장치를 포함할 수 있다.The flat panel display device according to the present invention may include an OLED display device or a liquid crystal display device.

도 1은 본 발명의 실시예에 따른 OLED 표시 장치의 배면의 구성도이고, 도 2는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 단면도이며, 도 3은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 단면도이다.1 is a configuration diagram of a rear surface of an OLED display device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of an OLED display device according to a first embodiment of the present invention, and FIG. 3 is a second embodiment of the present invention It is a cross-sectional view of an OLED display device.

도 1을 참조하면, 본 발명에 따른 평판 표시 장치의 배면 기판(10)상에 타이밍 콘트롤러(12)가 실장된 제어 PCB(Control Printed Circuit Board)(11)가 위치되어 고정된다.Referring to FIG. 1, a control printed circuit board (PCB) 11 having a timing controller 12 mounted on a rear substrate 10 of a flat panel display device according to the present invention is positioned and fixed.

그리고, 상기 타이밍 콘트롤러(12)의 제어 하에 입력 영상의 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생하고 그 데이터전압을 데이터라인들(DL1~DLm)로 출력하는 소스 드라이브 IC(15)가 실장된 연성회로기판(COF; Chip on Film, 이하 'COF'라 칭한다)(14)들이 상기 기판(10) 일측 가장자리에 배치되어 고정된다.The source drive IC 15 converts digital video data of the input image to an analog gamma compensation voltage under the control of the timing controller 12 to generate a data voltage and outputs the data voltage to the data lines DL1 to DLm. ) Is mounted on the flexible circuit board (COF; Chip on Film, hereinafter referred to as'COF') 14 are arranged and fixed on one edge of the substrate 10.

또한, 상기 타이밍 콘트롤러(12)에서 출력되는 각종 신호들(소스 스타트 펄스(Source Start Pulse: SSP), 소스 쉬프트 클럭(Source Shift Clock: SSC), 소스 출력 인에이블 신호(Source Output Enable: SOC), 극성신호(Polarity: POL) 및 영상 신호 등)을 상기 각 소스 드라이브 IC(15)로 출력하고, 상기 소스 드라이브 IC(15)를 통해 각 화소의 열화 특성(구동 TFT의 문턱 전압 및 이동도, OLED의 열화)을 센싱한 센싱 데이터를 상기 타이밍 콘트롤러(12)로 전송하기 위한 신호 라인들(13)이 상기 평판 표시 장치의 배면 기판(10)상에 형성된다. 즉, 상기 신호 라인들(13)은 LOG(Line on glass) 형태이다.In addition, various signals output from the timing controller 12 (Source Start Pulse (SSP), Source Shift Clock (SSC), Source Output Enable signal (Source Output Enable: SOC), Polarity signals (POL) and video signals are output to the respective source drive ICs 15, and the deterioration characteristics of each pixel (threshold voltage and mobility of the driving TFT, OLED) through the source drive IC 15 Signal lines 13 for transmitting sensing data sensing the deterioration) to the timing controller 12 are formed on the rear substrate 10 of the flat panel display. That is, the signal lines 13 are in the form of LOG (Line on Glass).

상기 제어 PCB(11)는 상기 신호 라인들(13)의 일측 끝단과 전기적으로 연결되도록 패드들 또는 연결 핀들을 구비하고, 상기 COF(14)들은 상기 신호 라인들(13)의 타측 끝단과 전기적으로 연결되도록 연결 핀들을 구비한다.The control PCB 11 is provided with pads or connection pins to be electrically connected to one end of the signal lines 13, and the COFs 14 are electrically connected to the other end of the signal lines 13. Connection pins are provided to be connected.

도 1에서는 상기 COF(14)들이 상기 평판 표시 패널의 배면 기판(10) 일측 가장자리에 배치됨을 도시하였으나, 이에 한정되지 않고, 칩이 실장되지 않은 FPC(Flexible Printed Circuit)가 상기 평판 표시 패널의 배면 기판(10) 일측 가장자리에 배치될 수 있다.In FIG. 1, although the COFs 14 are disposed on one edge of the rear substrate 10 of the flat panel display panel, the present invention is not limited thereto, and a FPC (Flexible Printed Circuit) without a chip is mounted on the rear surface of the flat panel display panel. The substrate 10 may be disposed at one edge.

또한, 이후 설명되는 모든 COF(14)들 대신에 FPC 등과 같은 연성회로기판이 배치될 수 있다.In addition, a flexible circuit board such as an FPC may be disposed in place of all the COFs 14 described later.

본 발명에 따른 평판 표시 장치의 배면은 영상이 표시되지 않은 면을 의미하는 것으로, 표시 패널의 종류 및 표시 상태에 따라 다르다.The rear surface of the flat panel display device according to the present invention means a surface on which an image is not displayed, and is different depending on the type and display state of the display panel.

즉, OLED 표시 패널은, 도 2 및 도 3에 도시한 바와 같이, 기판(20)상에 복수개의 게이트 라인들과 복수개의 데이터 라인들이 교차하여 서브 화소를 정의하고, 각 서브 화소들의 OLED를 독립적으로 구동하는 화소 회로와 상기 OLED의 제 1 전극(애노드)이 형성되는 Anode + TFT층(21)과, 상기 OLED의 제 2 전극(캐소드)과 발광층들이 형성되는 OLED + Cathod(metal)(22)층과, 상기 OLED 및 화소 회로 등을 수분 침투 등으로부터 보호하기 위한 인캡슐레이션층인 Encap Glass + Pattern층(23)을 구비한다.That is, the OLED display panel, as illustrated in FIGS. 2 and 3, defines a sub-pixel by crossing a plurality of gate lines and a plurality of data lines on the substrate 20, and independently independent of the OLEDs of each sub-pixel. Anode + TFT layer 21 on which the pixel circuit driven by the first electrode and the OLED (anode) are formed, and OLED + Cathod (metal) 22 on which the second electrode (cathode) and the emission layers of the OLED are formed. A layer and an Encap Glass + Pattern layer 23, which is an encapsulation layer for protecting the OLED and the pixel circuit, etc. from moisture intrusion.

그리고, 상기 애노드 및 캐소드의 위치 및 물질에 따라, 상기 OLED 표시 패널이, 도 2와 같이, 배면 발광(Bottom Emission)을 할 수 있고, 도 3과 같이, 상부면 발광(Top Emission)을 할 수 있다.In addition, according to the position and material of the anode and cathode, the OLED display panel may perform bottom emission as shown in FIG. 2 and top emission as shown in FIG. 3. have.

따라서, 도 2와 같이, 배면 발광(Bottom Emission)하는 OLED 표시 패널일 경우, 도 1의 상기 배면 기판(10)은 상기 Encap Glass + Pattern층(23)이고, 도 3과 같이, 상부면 발광(Top Emission)하는 OLED 표시 패널일 경우, 도 1의 상기 배면 기판(10)은 상기 기판(20)이다.Therefore, as shown in FIG. 2, in the case of an OLED display panel emitting bottom emission, the rear substrate 10 of FIG. 1 is the Encap Glass + Pattern layer 23, and as shown in FIG. 3, the top surface emission ( In the case of an OLED display panel that is Top Emission), the back substrate 10 of FIG. 1 is the substrate 20.

도 2 및 도 3에 도시한 바와 같이, 상기 COF(14)들의 일측은 ACF(anisotropic conductive film)를 통해 상기 평판 표시 패널의 패드 영역에 접착되고, 상기 COF(14)들의 타측은 상기 평판 표시 패널의 배면 기판(10)의 라인들(13)에 접착된다.2 and 3, one side of the COFs 14 is adhered to a pad region of the flat panel display panel through an anisotropic conductive film (ACF), and the other side of the COFs 14 is the flat panel display panel. It is adhered to the lines 13 of the back substrate 10 of the.

이 때, 상기 COF(14)들에 실장된 소스 드라이브 IC(15)가 상기 평판 표시 패널의 측면에 위치되어도 무방하나, 도 2 및 도 3에 도시한 바와 같이, 상기 COF(14)들에 실장된 소스 드라이브 IC(15)가 상기 평판 표시 패널의 배면 기판(10)상에 위치되는 것이 바람직하다. 즉, 상기 COF(14)들의 면적 중 보다 많은 면적이 상기 평판 표시 패널의 배면 기판(10)상에 위치되는 것이 바람직하다.At this time, the source drive IC 15 mounted on the COFs 14 may be located on the side surface of the flat panel display panel, but as shown in FIGS. 2 and 3, it is mounted on the COFs 14. It is preferable that the source drive IC 15 is placed on the rear substrate 10 of the flat panel display panel. That is, it is preferable that more of the areas of the COFs 14 are located on the rear substrate 10 of the flat panel display panel.

상기 COF(14)들은 다양하게 설계될 수 있다.The COFs 14 may be designed in various ways.

도 4는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 COF 설명도이고, 도 5는 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 COF 설명도이다.4 is a COF explanatory diagram of the OLED display device according to the first embodiment of the present invention, and FIG. 5 is a COF explanatory diagram of the OLED display device according to the second embodiment of the present invention.

도 4 및 도 5에 도시한 바와 같이, 상기 COF(14)들은 각각 입력 핀(Pin)들(17)과 출력 핀들(18)을 구비하고, 상기 각 입력 핀들(17)이 상기 배면 기판(10)에 형성된 라인들(13)에 전기적으로 연결되고, 상기 COF(14)들의 출력 핀들(18)은 ACF를 통해 상기 평판 표시 패널에 형성된 데이터 패드들에 전기적으로 연결된다.4 and 5, the COFs 14 have input pins 17 and output pins 18, respectively, and each of the input pins 17 is the back substrate 10. ) Are electrically connected to the lines 13 formed, and the output pins 18 of the COFs 14 are electrically connected to data pads formed on the flat panel display panel through ACF.

이 때, 도 4에 도시한 상기 COF(14)의 입력 핀들(17)은 약 0.275㎛ 정도의 간격을 갖도록 형성된다.At this time, the input pins 17 of the COF 14 shown in FIG. 4 are formed to have an interval of about 0.275 μm.

그러나, 본 발명에서는 도 5와 같이, 상기 COF(14)의 입력 핀들(17)의 간격을 약 0.56㎛ 정도로 설계할 수 있다.However, in the present invention, as shown in FIG. 5, the spacing of the input pins 17 of the COF 14 can be designed to be about 0.56 μm.

그 이유는 상기 도 1 내지 도 3에서 설명한 바와 같이, 상기 COF(14)들의 면적 중 많은 면적이 상기 평판 표시 패널의 배면 기판(10)과 중첩되도록 설치하므로, 상기 소스 드라이브 IC(15)의 양측 부분(상기 평판 표시 패널의 배면 기판(10)과 중첩되는 부분)의 상기 COF(14)에 추가로 입력 핀들(19)을 더 설계할 수 있다.The reason is that as described with reference to FIGS. 1 to 3, since many of the areas of the COFs 14 are installed to overlap the rear substrate 10 of the flat panel display panel, both sides of the source drive IC 15 are installed. Input pins 19 may be further designed in addition to the COF 14 of the portion (the portion overlapping the rear substrate 10 of the flat panel display panel).

즉, 상기 추가로 입력 핀들(19)이 위치되는 영역의 평판 표시 패널의 배면 기판(10)에 신호 라인을 더 구성할 수 있다.That is, the signal line may be further configured on the rear substrate 10 of the flat panel display panel in the region where the input pins 19 are located.

이와 같이, 상기 COF(14)의 일측에 입력 핀들(17)을 설계할 뿐만 아니라, 여백 부분에 추가로 입력 핀들(19)을 더 설계할 수 있다. 따라서, 입력 핀들(17)의 간격을 도 4에 도시한 것보다는 더 넓게 설계하므로 상기 각 입력 핀들(17)과 상기 배면 기판(10)에 형성된 라인들(13) 간에 전기적 연결 수율을 향상시킬 수 있고, 더불어 상기 COF(14)에 더 많은 핀들을 설계할 수 있으므로 고해상도 평판 표시 장치에 적용할 수 있다.In this way, as well as designing the input pins 17 on one side of the COF 14, the input pins 19 can be further designed in the margin portion. Accordingly, since the spacing between the input pins 17 is designed to be wider than that shown in FIG. 4, the electrical connection yield between the input pins 17 and the lines 13 formed on the rear substrate 10 can be improved. In addition, since more pins can be designed in the COF 14, it can be applied to a high-resolution flat panel display.

또한, 도 5와 같이, COF(14)의 여백 부분에 추가로 입력 핀들(19)을 더 설계할 수 있으므로, 게이트 신호 및 전원 등 소스 드라이브 IC(15)에 연결되지 않은 신호들을 상기 추가로 설계된 입력 핀들(19)을 활용할 수 있다.In addition, as illustrated in FIG. 5, since the input pins 19 may be further designed in the blank portion of the COF 14, signals not connected to the source drive IC 15 such as a gate signal and a power source may be further designed. The input pins 19 can be utilized.

또한, 상기 타이밍 콘트롤러(12)와 상기 배면 기판(10)에 형성된 라인들(13)을 연결하는 방법은 다양하게 설계할 수 있다.In addition, a method of connecting the timing controller 12 and the lines 13 formed on the rear substrate 10 may be designed in various ways.

물론, 도 5에서도, COF(14)을 도시하였으나, 이에 한정되지 않고, FPC도 적용 가능하다. 즉, FPC의 일측에 입력 핀을 설치할 뿐만 아니라 중간영역에 추가로 입력 핀들을 더 설계할 수 있다.Of course, in FIG. 5, although the COF 14 is illustrated, the present invention is not limited thereto, and an FPC is also applicable. That is, not only can the input pin be installed on one side of the FPC, but additional input pins can be designed in the intermediate region.

도 6은 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도이고, 도 7은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도이며, 도 8은 본 발명의 제 3 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도이다.6 is an explanatory diagram of a timing controller and a signal line connection method of an OLED display device according to a first embodiment of the present invention, and FIG. 7 is a timing controller and signal lines of an OLED display device according to a second embodiment of the present invention 8 is an explanatory diagram of a connection method, and FIG. 8 is an explanatory diagram of a connection method between a timing controller and a signal line of an OLED display device according to a third embodiment of the present invention.

도 6에 도시한 바와 같이, 상기 타이밍 콘트롤러(12)가 실장된 제어 PCB(11)에 연결되는 상기 신호 라인들(13)의 일측 끝단에, 상기 제어 PCB(11)가 상기 평판 표시 패널의 배면 기판(10)에 고정될 때, 상기 제어 PCB(11)의 패드들 또는 연결 핀들과 직접 콘택되도록 콘택부(16)를 구비한다.As shown in FIG. 6, at one end of the signal lines 13 connected to the control PCB 11 on which the timing controller 12 is mounted, the control PCB 11 is a rear surface of the flat panel display panel. When fixed to the substrate 10, a contact portion 16 is provided to be in direct contact with pads or connection pins of the control PCB 11.

이와 같이, 상기 평판 표시 패널의 배면 기판(10)에 고정될 때, 상기 제어 PCB(11)의 패드들 또는 연결 핀들과 상기 신호 라인들(13)의 콘택부(16)가 전기적으로 연결되므로, 평판 표시 장치의 두께가 감소하고 연결 케이블을 배제할 수 있다.As described above, when fixed to the rear substrate 10 of the flat panel display panel, the pads or connection pins of the control PCB 11 and the contact portion 16 of the signal lines 13 are electrically connected, The thickness of the flat panel display device is reduced and the connecting cable can be excluded.

또한, 도 7에 도시한 바와 같이, 상기 타이밍 콘트롤러(12)가 실장된 제어 PCB(11)에 연결되는 상기 신호 라인들(13)의 일측 끝단에, 상기 제어 PCB(11)의 패드들 또는 연결 핀들과 연결되도록 콘넥터(29)를 구비한다.In addition, as shown in FIG. 7, pads or connections of the control PCB 11 are connected to one end of the signal lines 13 connected to the control PCB 11 on which the timing controller 12 is mounted. A connector 29 is provided to be connected to the pins.

즉, 상기 신호 라인들(13)의 일측 끝단에 콘넥터(29)가 구비되고, 상기 제어 PCB(11)에도 콘넥터(도면에는 도시되지 않음)가 구비되어, 매우 짧은 케이블(도면에는 도시되지 않음)에 의해 상기 신호 라인들(13)의 콘넥터(29)와 상기 제어 PCB(11)의 콘넥터를 전기적으로 연결한다.That is, a connector 29 is provided at one end of the signal lines 13, and a connector (not shown in the drawing) is also provided in the control PCB 11, so a very short cable (not shown in the drawing) By this, the connector 29 of the signal lines 13 and the connector of the control PCB 11 are electrically connected.

이와 같이, 상기 신호 라인들(13)의 일측 끝단에 콘넥터(29)가 구비될 경우, 상기 제어 PCB(11)의 탈 부착이 용이한 장점을 갖는다.As described above, when the connector 29 is provided at one end of the signal lines 13, the control PCB 11 is easily detached.

한편, 상기 제어 PCB(11)에 상기 타이밍 콘트롤러(12)를 실장하지 않고, 상기 타이밍 콘트롤러(12)를 상기 평판 표시 패널의 배면 기판(10)에 직접 실장할 수 있다.Meanwhile, the timing controller 12 may not be mounted on the control PCB 11, but the timing controller 12 may be directly mounted on the rear substrate 10 of the flat panel display panel.

즉, 도 8에 도시한 바와 같이, 상기 타이밍 콘트롤러(12) 칩을 상기 신호 라인들(13)의 일측 끝단에 본딩(bonding)할 수 있도록, 상기 신호 라인들(13)의 일측 끝단에 패드들을 형성한다.That is, as illustrated in FIG. 8, pads are formed at one end of the signal lines 13 so that the timing controller 12 chip can be bonded to one end of the signal lines 13. To form.

이와 같이, 상기 타이밍 콘트롤러(12) 칩을 상기 신호 라인들(13)의 일측 끝단에 본딩(bonding)할 수 있도록 상기 신호 라인들(13)을 구성하면, 제어 PCB를 사용하지 않으므로 평판 표시 장치의 두께를 최소화할 수 있다.As described above, when the signal lines 13 are configured to bond the timing controller 12 chip to one end of the signal lines 13, the control PCB is not used, and thus the flat panel display device is not used. The thickness can be minimized.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Through the above description, those skilled in the art will appreciate that various changes and modifications are possible without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be determined by the scope of the claims.

10: 배면 기판 11: 제어 PCB
12: 타이밍 콘트롤러 13: 신호 라인들
14: COF 15: 소스 드라이브 IC
16: 콘택부 17, 18, 19: 핀들
29: 콘넥터10: back board 11: control PCB
12: timing controller 13: signal lines
14: COF 15: Source drive IC
16: Contacts 17, 18, 19: pins
29: connector

Claims (8)

영상을 표시하는 평판 표시 패널; 그리고
상기 평판 표시 패널의 배면 기판에 형성되어 타이밍 콘트롤러와 적어도 하나의 연성회로기판 간에 신호를 전송하는 복수개의 신호 라인들을 구비하여 구성되는 평판 표시 장치.A flat panel display panel displaying an image; And
A flat panel display device formed on a rear substrate of the flat panel display panel and provided with a plurality of signal lines for transmitting a signal between a timing controller and at least one flexible circuit board. 제 1 항에 있어서,
상기 적어도 하나의 연성회로기판은,
일측에 상기 배면 기판에 형성된 상기 복수개의 신호 라인들에 전기적으로 연결되는 제1 핀들과,
타측에 상기 평판 표시 패널의 데이터 패드들에 전기적으로 연결되는 제2 핀들과.
상기 일측 및 상기 타측 사이의 중간 영역에 형성되는 제3 핀들을 구비하는 평판 표시 장치.According to claim 1,
The at least one flexible circuit board,
First pins electrically connected to the plurality of signal lines formed on the rear substrate on one side;
Second pins electrically connected to data pads of the flat panel display panel on the other side.
A flat panel display having third pins formed in an intermediate region between the one side and the other side. 제 1 항에 있어서,
상기 적어도 하나의 연성회로기판은 적어도 하나의 COF 또는 적어도 하나의 FPC를 구비하는 평판 표시 장치.According to claim 1,
The at least one flexible circuit board has at least one COF or at least one FPC. 제 3 항에 있어서,
상기 적어도 하나의 COF가 상기 복수개의 신호 라인에 연결될 때, 상기 적어도 하나의 COF상에 실장된 소스 드라이브 IC는 상기 평판 표시 패널의 배면 기판 상에 위치되는 평판 표시 장치.The method of claim 3,
When the at least one COF is connected to the plurality of signal lines, a source drive IC mounted on the at least one COF is located on the rear substrate of the flat panel display panel. 제 1 항에 있어서,
상기 타이밍 콘트롤러는 제어 PCB에 실장되어 상기 평판 표시 패널의 배면 기판상에 고정되는 평판 표시 장치.According to claim 1,
The timing controller is mounted on a control PCB and a flat panel display device fixed on a rear substrate of the flat panel display panel. 제 5 항에 있어서,
상기 복수개의 신호 라인들은, 상기 제어 PCB가 상기 평판 표시 패널의 배면 기판에 고정될 때, 상기 제어 PCB의 패드들 또는 연결 핀들과 직접 콘택되는 콘택부를 구비하는 평판 표시 장치.The method of claim 5,
The plurality of signal lines, when the control PCB is fixed to the rear substrate of the flat panel display panel, a flat panel display device having a contact portion in direct contact with the pads or connection pins of the control PCB. 제 5 항에 있어서,
상기 복수개의 신호 라인들은, 상기 제어 PCB와 연결하기 위한 콘넥터를 구비하는 평판 표시 장치.The method of claim 5,
The plurality of signal lines, a flat panel display device having a connector for connecting to the control PCB. 제 1 항에 있어서,
상기 타이밍 콘트롤러는 칩(Chip)화되어 상기 복수개의 신호 라인들의 일측 끝단에 본딩되는 평판 표시 장치.According to claim 1,
The timing controller is a flat panel display device that is chipped and bonded to one end of the plurality of signal lines.
KR1020180164847A 2018-12-19 2018-12-19 Flat display device KR20200076106A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180164847A KR20200076106A (en) 2018-12-19 2018-12-19 Flat display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180164847A KR20200076106A (en) 2018-12-19 2018-12-19 Flat display device

Publications (1)

Publication Number Publication Date
KR20200076106A true KR20200076106A (en) 2020-06-29

Family

ID=71400830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180164847A KR20200076106A (en) 2018-12-19 2018-12-19 Flat display device

Country Status (1)

Country Link
KR (1) KR20200076106A (en)

Similar Documents

Publication Publication Date Title
US10692439B2 (en) OLED display panel and OLED display device
US7495737B2 (en) Horizontal stripe liquid crystal display device
JP4863269B2 (en) Liquid crystal display device, manufacturing method and driving method thereof
US9520088B2 (en) Display device having flexible film cable
US10495931B2 (en) Display device
EP1947502B1 (en) Liquid crystal display panel having power supply lines and liquid crystal display
US9384687B2 (en) Device display
US9373299B2 (en) Display device and method of forming a display device
US9436049B2 (en) Flat display panel having narrow bezel
KR102020938B1 (en) Liquid crystal display
US20110007257A1 (en) Liquid crystal display
KR102379779B1 (en) Chip on film and display device incluidng the same
KR20070075686A (en) Liquid crystal display panel and method of manufacturing the same
KR101340670B1 (en) Liquid crystal display device
KR20110107659A (en) Liquid crystal display
US20180088387A1 (en) Electrooptical device and electronic apparatus
US20090109360A1 (en) Liquid Crystal Display Device
CN112114449A (en) Display device
KR20140028461A (en) Liquid crystal display
KR20200076106A (en) Flat display device
KR20070002613A (en) Liquid crystal dispaly apparatus of line on glass type
KR101021747B1 (en) Liquid crystal display
KR102262709B1 (en) Flat panel display device
KR102503746B1 (en) Display device
US11876100B2 (en) Array substrate and method of manufacturing the same, pixel driving method, and display panel

Legal Events

Date Code Title Description
A201 Request for examination