KR20200073114A

KR20200073114A - 유도 가열 장치

Info

Publication number: KR20200073114A
Application number: KR1020190125194A
Authority: KR
Inventors: 니시쿠오리 노부하루; 오타와라 마사유키; 가나가와 토모유키; 사사가와 마사시
Original assignee: 삼성전자주식회사
Priority date: 2018-12-13
Filing date: 2019-10-10
Publication date: 2020-06-23
Also published as: KR102693088B1; JP2020095865A; EP3858107A1; EP3858107A4

Abstract

개시된 일 실시예에 따른 유도 가열 장치는, 스위칭 소자를 포함하고, 상기 스위칭 소자의 동작에 기초하여 제1 노드에 전력을 공급하는 인버터; 상기 제1 노드로부터 공급된 전력에 의해 가열되고, 상기 제1 노드에 대해 제1 와인딩 방향으로 권선이 감겨진 제1 가열 코일; 상기 제1 노드로부터 공급된 전력에 의해 가열되고, 상기 제1 노드에 대해 상기 제1 와인딩 방향과 상이한 제2 와인딩 방향으로 권선이 감겨진 제2 가열 코일; 및 상기 제1 가열 코일 및 상기 제2 가열 코일에 흐르는 전류의 공진 주파수를 제어하는 적어도 하나의 프로세서;를 포함한다.

Description

유도 가열 장치 {Induction Heating Device}

개시된 일 실시예는 가열 코일을 이용한 유도 가열 장치에 관한 것이다.

특허 문헌 1은 공진 회로를 이용한 인버터를 구비하며, 알루미늄 소재 등의 비자성 냄비의 가열에 적용하기 위한 유도 가열 장치를 개시하고 있다. 특허 문헌 1의 인버터에서 공진 회로는 가열 코일에 직렬로 공진 콘덴서를 접속한 제1 공진 회로와, 제1 공진 회로와 병렬로 접속되는 제2 공진 콘덴서로 구성되는 제2 공진 회로와, 제2 공진 회로와 직렬로 접속되는 공진용 초크 코일을 구비하고 있다.

특허 문헌 2에는 복수의 스위칭 소자 온 오프 동작에 의해 교류 신호를 출력하는 인버터 회로와, 복수의 스위칭 소자를 구동 제어하는 제어부와, 피가열물을 유도 가열하는 가열 코일과 공진 콘덴서를 각각 포함하는 복수의 공진 회로를 구비하는 유도 가열 장치가 개시되어 있다.

(특허문헌 1) JP2018-32619 A

(특허문헌 1) WO2011-70785 A1

그런데, 특허 문헌 1의 기술에서는 제2 공진 회로를 구성하는 제2 공진 콘덴서에도 가열 코일과 동등하게 비교적 큰 전류가 흐르기 때문에, 제2 공진 콘덴서에서 손실이 발생한다. 또한, 인버터의 스위칭 소자에 흐르는 전류를 감소시키기 위해 공진용 초크 코일에도 어느 정도의 전류를 흘릴 필요가 있어서, 공진용 초크 코일에서도 손실이 발생한다.

또한, 특허 문헌 2의 기술에서는 가열 코일에 큰 전류를 흘리면 인버터에도 그 전류와 동등한 큰 전류가 흐른다는 문제가 있다.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 목적은 가열 코일을 이용한 유도 가열 장치에서 가열 효율을 높이는 데 있다.

상기 제1 가열 코일은 제1 콘덴서가 직렬로 접속된 제1 공진 회로;를 더 포함하고, 상기 제2 가열 코일은 상기 제1 공진 회로와 병렬로 접속될 수 있다.

상기 제1 가열 코일, 상기 제2 가열 코일, 및 제1 콘덴서를 직렬로 접속하여 폐루프 회로를 형성할 수 있다.

상기 제1 노드는, 상기 제1 가열 코일의 일단 및 상기 제2 가열 코일의 일단과 접속하거나, 상기 제1 가열 코일 및 상기 제2 가열 코일을 분할하는 중간 지점을 포함할 수 있다.

상기 제1 가열 코일의 권선 수는 상기 제2 가열 코일의 권선 수보다 많을 수 있다.

상기 적어도 하나의 프로세서는, 상기 제1 공진 회로의 임피던스 절대값과, 상기 제2 가열 코일의 임피던스 절대값에 기초하여 상기 인버터를 제어할 수 있다.

상기 제1 가열 코일은 제1 콘덴서가 직렬로 접속된 제1 공진 회로를 더 포함하고, 상기 제2 가열 코일은 제2 콘덴서가 직렬로 접속된 제2 공지 회로를 더 포함하고, 상기 제1 공진 회로 및 상기 제2 공진 회로는 병렬 접속될 수 있다.

상기 적어도 하나의 프로세서는, 상기 제1 공진 회로의 임피던스 절대값 및 상기 제2 공진 회로의 임피던스 절대값에 기초하여 상기 인버터를 제어할 수 있다.

상기 제1 가열 코일에서 발생하는 자속의 방향 및 상기 제2 가열 코일에서 발생하는 자속의 방향이 서로 일치할 수 있다.

상기 제1 가열 코일은 고리 형상으로 마련되고, 상기 제2 가열 코일은 상기 제1 가열 코일의 내측에 마련될 수 있다.

상기 제1 노드에 인덕터가 접속될 수 있다.

상기 제1 노드 및 상기 제1 가열 코일 사이에 마련되는 제1 스위치; 제2 노드 및 상기 제1 콘덴서 사이에 마련되는 제2 스위치; 및 상기 제1 노드 및 상기 제1 콘덴서 사이에 마련될 수 있다.

상기 적어도 하나의 프로세서는, 상기 제1 스위치 및 상기 제2 스위치를 오프시키고, 상기 제1 공진 회로 및 상기 제2 가열 코일을 직렬 접속될 수 있다.

상기 적어도 하나의 프로세서는, 상기 공진 주파수에 따라 상기 직렬 접속된 상기 제1 공진 회로 및 상기 제2 가열 코일에 흐르는 전류 값에 기초하여 피가열물의 종류를 판단할 수 있다.

상기 적어도 하나의 프로세서는, 상기 전류 값 및 미리 설정된 임계 값에 기초하여 상기 피가열물의 재질을 판단할 수 있다.

상기 적어도 하나의 프로세서는, 상기 피가열물의 재질이 비자성이면, 상기 제1 공진 회로 및 상기 제2 가열 코일을 병렬 접속시키도록 상기 제1 스위치 및 상기 제2 스위치를 온 시키고, 상기 제3 스위치를 오프시킬 수 있다.

상기 적어도 하나의 프로세서는, 상기 제2 노드 및 상기 인버터 사이에 흐르는 전류 값 및 미리 설정된 최소 전류 값에 기초하여 상기 인버터를 제어할 수 있다.

상기 적어도 하나의 프로세서는, 상기 제1 공진 회로의 임피던스 절대값 및 상기 제2 가열 코일의 임피던스 절대값의 차이가 미리 설정된 범위 내에 포함되도록 상기 스위치 소자의 주파수를 변화시킬 수 있다.

상기 적어도 하나의 프로세서는, 상기 인버터의 출력 회로의 임피던스를 미리 저장하고, 상기 미리 저장된 임피던스에 상기 전류 값이 포함되도록 상기 인버터를 제어할 수 있다.

개시된 일 측면에 따르면, 가열 코일을 이용한 유도 가열 장치는 손실을 저감하고 가열 효율을 높일 수 있다.

도 1은 제1 실시 예에 따른 유도 가열 장치의 구성의 일 예를 도시한 도면이다.
도 2는 도 1의 공진 회로를 확대해서 사용 시의 전류 흐름을 도시한 도면이다.
도 3은 가열 코일의 구성 예를 도시한 평면도이다.
도 4는 도 1에 있어서 공진 회로를 등가 회로로 치환한 도면이다.
도 5는 도 4의 회로에서 각 전류의 파형 및 위상의 일 예를 도시한 도면이다.
도 6은 도 3의 회로에서 각 전류의 위상 벡터를 도시한 도면이다.
도 7은 본 실시 예와 종래 기술의 가열 효율에 대한 비교 결과를 도시한 도면이다.
도 8은 제1 실시 예에 따른 유도 가열 장치의 다른 구성 예를 도시한 도면이다.
도 9는 제2 실시 예에 따른 유도 가열 장치 구성의 일 예를 도시한 도면이다.
도 10은 도 9에서 공진 회로를 등가 회로로 치환한 도면이다.
도 11은 도 9의 회로에서 각 전류 및 위상의 주파수 특성의 일 예를 도시한 도면이다.
도 12는 종래 기술에서 도 10에 상당하는 각 전류의 파형 및 위상의 일 예를 도시한 도면이다.
도 13은 제 3 실시 예에 따른 유도 가열 장치 구성의 일 예를 도시한 도면이다(자성 냄비의 경우).
도 14는 제 3 실시 예에 따른 유도 가열 장치 구성의 일 예를 도시한 도면이다(비자성 냄비의 경우).
도 15는 도 13에서 공진 회로를 등가 회로로 치환한 도면이다.
도 16은 유도 가열 장치의 주파수 - 전류 특성을 도시한 도면이다.

이하, 본 발명의 실시 예를 도면을 참조하여 설명한다. 여기서, 이하의 바람직한 실시 예에 대한 설명은 본질적으로 예시에 불과하며 본 발명, 그 적용물 혹은 그 용도의 제한을 의도하는 것은 아니다.

<제1 실시 예>

도 1은 본 실시 예에 따른 유도 가열 장치(A)의 구성에 대한 일 예를 도시한 도면이며, 도 2는 공진 회로(2)를 확대하여 유도 가열 장치(A) 사용 시의 전류 흐름을 도시한 도면이고, 도 3은 가열 코일의 구성에 대한 일 예를 도시한 평면도이다.

도 1에 도시한 바와 같이, 유도 가열 장치(A)는 직류 전원(5)으로부터 받은 직류 전력을 교류 전력으로 변환해서 출력하는 인버터(1)와, 인버터(1)로부터 전력을 공급받아 가열하는 가열 코일(3)을 포함하는 공진 회로(2)와, 제어부(6)를 구비하고 있다.

인버터(1)의 회로 구성은 특히 한정되는 않고 종래부터 알려져 있는 구성을 적용할 수 있다. 예를 들면, 도 1에서는, 2 쌍의 아암(11, 12)이 병렬 접속된 브릿지 구성의 인버터(1)의 일 예를 도시하고 있다. 도 1에 있어서, 2 쌍의 아암(11, 12)에서는 각각 2 개의 스위칭 소자(13)가 직렬 접속되어 있다. 또한, 각 스위칭 소자(13)는 트랜지스터와, 트랜지스터에 병렬 또는 역방향으로 접속된 다이오드의 병렬 회로로 되어 있다. 따라서, 인버터(1)에서는 각 스위칭 소자(13)가 제어부(6)로부터 제어를 받아 스위칭 동작을 함으로써, 직류 전력이 교류 전력으로 변환되어 출력된다. 이하의 설명에서는 일측 아암(11)의 양측 스위칭 소자(13) 사이의 접속 노드를 제1 노드(N1)라 지칭하고, 타측 아암(12)의 양측 스위칭 소자(13) 사이의 접속 노드를 제2 노드(N2)라 지칭한다.

제어부(6)는 적어도 하나의 프로세서로 마련될 수 있다. 도 1에서는 단수 개의 블록으로 프로세서를 표현하였지만, 필요에 따라 제어부(6)는 복수 개의 프로세서로 구현된 칩으로 마련될 수 있으며, 메모리가 추가될 수도 있다.

도 2 및 도 3에 도시한 바와 같이, 가열 코일(3)은 소정의 일 방향을 향해 나선형으로 감겨 있으며, 그 중간에 위치하는 중간 지점(P1)이 제1 노드(N1)에 접속되어 있다. 즉, 가열 코일(3)은 중간 지점(P1)을 경계로 하여 제1 가열 코일(31)과 제2 가열 코일(32)로 분할되어 있다. 제1 가열 코일(31)과 제2 가열 코일(32)은 제1 노드(N1)에 대한 권선의 와인딩 방향이 서로 다르다.

제1 가열 코일(31)은 고리(環) 형상의 코일이며, 제1 가열 코일(31)의 내측에 제2 가열 코일이 배치되어 있다. 도 3에서 P2는 제1 가열 코일(31)의 중간 지점(P1)과 반대측의 단부(제1 콘덴서(C1)과의 접속 지점)를 나타내며, P3는 제2 가열 코일(31)의 중간 지점(P1)과 반대측의 단부(제2 노드(N2)와의 접속 지점)를 나타내고 있다.

도 1 내지 도 3에서 가열 코일(3)은 나선형으로 감겨 있는 것을 일 예로 나타내고 있지만, 가열 코일의 감는 방법은 이에 한정되는 것은 아니다. 예를 들어, 가열 코일(3)로서, 동일 직경의 권선을 적층해서 2 층 이상으로 구성한 코일을 사용할 수도 있다. 또한, 2 층 이상으로 구성하는 경우, 층마다 제1 가열 코일(31)과 제2 가열 코일(32)을 분할하도록 할 수도 있다.

도 4는 도 1의 구성에서 공진 회로(2)를 등가 회로로 도시한 도면이다. 도 2 및 도 4에 도시한 바와 같이, 공진 회로(2)는 제1 노드(N1)와 제2 노드(N2)의 사이에 마련되며, 상술한 제1 가열 코일(31) 및 제2 가열 코일(32)과 제1 콘덴서(C1)를 포함한다. 제1 가열 코일(31)과 제1 콘덴서(C1)는 제1 노드(N1)와 제2 노드(N2)의 사이에 직렬로 접속되어 있으며, 제1 공진 회로(21)(도 4 참조)를 구성하고 있다. 또한, 제1 공진 회로(21)에는 제2 가열 코일(32)이 병렬로 접속되어 있다. 바꿔 말하면, 제1 가열 코일(31), 제1 콘덴서(C1), 및 제2 가열 코일(32)이 직렬로 접속되어 폐루프 회로(22)(도 4 참조)가 형성되어 있다.

도 2 및 도 4에서는 전류의 방향을 화살표로 나타내고 있다. 본 실시 예의 구성으로 함으로써, 폐루프 회로(22)에 루프 전류(Ip)(도 4 참조)가 흐른다. 이로 인해, 도 2에 도시한 바와 같이 제1 가열 코일(31)에 흐르는 전류(이하, 제1 전류(I1)라 함)에 의해 발생되는 자속의 방향과, 제2 가열 코일(32)에 흐르는 전류(이하, 제2 전류(I2)라 함)에 의해 발생되는 자속의 방향이 동일하게 된다. 따라서, 제1 가열 코일(3)1에서 발생하는 자속과 제2 가열 코일(32)에서 발생하는 자속이 상쇄되어 가열 효율이 저하되는 것을 방지할 수 있다. 이하의 설명에서는 제1 노드(N1) 및 제2 노드(N2)에 흐르는 전류를 제3 전류(I3)라 지칭한다.

제어부(6)는 CPU나 메모리 등의 하드웨어와, 제어 프로그램 등의 소프트웨어로 구성되어 있으며, 유도 가열 장치(A)의 동작을 종합적으로 제어한다. 구체적으로 제어부(6)는 적어도 하나의 프로세서로 마련될 수 있으며, 메모리에 저장된 데이터 또는 알고리즘을 이용하여 유도 가열 장치(A)의 후술하는 동작을 수행할 수 있다. 적어도 하나의 프로세서와 메모리는 별개의 칩으로 구현될 수 있으나, 단일 칩으로도 구현될 수 있다.

적어도 하나의 프로세서로 마련된 제어부(6)는 인버터(1)의 스위칭 소자(13)의 스위칭 동작을 제어함으로써 가열 코일(3)(제1 가열 코일(31) 및 제2 가열 코일(32))에 흐르는 전류의 주파수(F)를 제어하는 기능을 갖는다.

이하, 구체적으로 설명한다.

아래 수학식 1은 제1 공진 회로(21)의 임피던스(Z1)에 대한 식이고, 아래 수학식 2는 제2 가열 코일(32)의 임피던스(Z2)에 대한 식이다.

수학식 1, 수학식 2에 있어서, ω는 가열 코일(3)에 흐르는 전류의 각주파수, C1은 제1 콘덴서(C1)의 용량값, L1은 제1 가열 코일(31)의 인덕턴스 값, L2는 제2 가열 코일(32)의 인덕턴스 값이다.

제어부(6)는 제1 공진 회로(21)의 임피던스(Z1)의 절대값 |Z1|과 제2 가열 코일(32)의 임피던스(Z2)의 절대값 |Z2|이 서로 같아지도록 스위칭 소자(13)를 제어한다.

여기서, 임피던스(Z1, Z2)의 절대값이 동일하다는 것은 동일하다는 것뿐만 아니라, 실질적으로 동일한 범위(근방값의 범위)까지 포함하는 개념이다. 즉, "제어부(6)가 제1 공진 회로(21)의 임피던스(Z1)의 절대값 |Z1|과, 제2 가열 코일(32)의 임피던스(Z2)의 절대값 |Z2|이 서로 같아지도록 스위칭 소자(13)를 제어한다"라는 것은 임피던스(Z1)의 절대값 |Z1|과 임피던스(Z2)의 절대값 |Z2|이 동일한 경우 뿐만 아니라, 양 절대값이 실질적으로 동일하다고 간주하는 소정의 범위(예를 들어, 서로의 절대값 차이가 30% 이내)에 맞도록 제어하는 것을 포함하는 개념이다. 이하의 제2 실시 예에서도 마찬가지이며, 임피던스(Z1, Z3)의 절대값이 동일하다는 것은 동일하다는 것뿐만 아니라 실질적으로 동일한 범위(근방값의 범위)까지 포함하는 개념인 것으로 한다.

도 5는 본 실시 예의 제어를 행한 경우에 있어서 제1 전류(I1)(점선), 제2 전류(I2)(일점 쇄선), 및 제3 전류(I3)(실선)의 파형 예를 도시한 도면이다. 제1 전류(I1) 및 제2 전류(I2)는 도 5의 I1, I2의 전류 방향에 있어서 거의 같은 위상의 전류이다. 도 5에 도시된 바와 같이, 상대적으로 큰 루프 전류(Ip)를 폐루프 회로(22)에 흘린 경우에도 인버터(1)에 흐르는 전류인 제3 전류(I3)를 작게 할 수 있다.

수학식 1 및 수학식 2를 이용하여, 임피던스(Z1)의 절대값 |Z1| 및 임피던스(Z2)의 절대값 |Z2|이 일치하는 주파수(Fo)는 아래 수학식 3으로 나타낼 수 있다.

도 6은 본 실시 예의 제어를 행한 경우에 있어서 각 전류(I1 ~ I3)의 위상 벡터를 도시하고 있다. 도 6에 도시한 바와 같이, 본 실시 예의 제어를 행함으로써, 제1 전류(I1)의 위상 벡터와 제2 전류(I2)의 위상 벡터가 서로 거의 반대 방향의 위상 관계에 있다. 도 6에서도 제1 전류(I1)와 제2 전류(I2)의 합성 전류인 제3 전류(I3)의 값을 작게 할 수 있음을 알 수 있다. 즉, 제1 노드(N1)에 흐르는 전류를 상대적으로 작은 값으로 유지하면서, 폐루프 회로(22)에 상대적으로 큰 전류를 흘릴 수 있다. 즉, 유도 가열 장치(A)를 고효율로 동작시킬 수 있다.

도 7은 본 실시 예의 유도 가열 장치(A)(도 7에서는 "실시예"라고 기재)와, 특허 문헌 1에 도시된 바와 같은 종래 기술의 유도 가열 장치(도 7에서는 "비교예"라고 기재)의 효율 비교 결과(실험 데이터)를 나타내고 있다. 도 7에 도시한 바와 같이 본 실시 예의 구성으로 함으로써, 종래 기술에 비해 고효율의 유도 가열 장치를 실현할 수 있다.

상기와 같이, 본 실시 예에 따르면 가열 코일(3)을 분할함으로써 얻어진 제1 가열 코일(31) 및 제2 가열 코일(32)과 제1 콘덴서(C1)에 의해 공진 회로(2)를 구성하도록 하고 있다. 즉, 공진 회로(2)를 구성하는 인덕턴스 소자를 분할된 가열 코일(31) 및 제2 가열 코일(32)에서 겸용하도록 하고 있다. 따라서, 종래 기술의 구성에 비해 회로의 구성 요소 및 회로 손실을 줄일 수 있다. 예를 들어, 특허 문헌 1의 구성에서는 본원의 폐루프 회로(22)에 상당하는 위치에 2 개의 콘덴서를 사용하고 있어 각각에서 손실이 발생하지만, 본원의 구성으로 함으로써 손실을 크게 줄일 수 있다. 또한, 콘덴서를 줄일 수 있기 때문에 소형화를 실현할 수 있음과 동시에 비용 절감에도 기여할 수 있다. 특히, 폐루프 회로(22)에는 상대적으로 큰 전류가 흐르기 때문에 보다 현저한 효과를 얻을 수 있다.

또한, 본 실시 예에서는, 제어부(6)가 제1 공진 회로(21)의 임피던스(Z1)의 절대값 |Z1|과, 제2 가열 코일(32)의 임피던스(Z2)의 절대값 |Z2|이 같아지도록 인버터(1)의 스위칭 소자(13)를 제어하고 있다. 따라서, 제1 노드(N1)나 제2 노드(N2)에 흐르는 전류를 작게 할 수 있다. 즉, 인버터(1)에 흐르는 전류를 작게 할 수 있다. 또한, 본원의 구성에서는 제어 시 고려해야 할 요소의 수가 적기 때문에 가열 효율의 극대화를 위한 제어가 쉬워진다는 특징이 있다.

구체적으로, 본 실시 예의 구성에서는 제1 가열 코일(31)에 흐르는 제1 전류(I1)와, 제2 가열 코일(32)에 흐르는 제2 전류(I2)가 동일한 정도(실질적으로 동일하게)가 되도록 제어함으로써, 제1 노드에 흐르는 제3 전류(I3)를 최소화할 수 있다. 즉, 부품의 발열 등에 있어서 제1 콘덴서(C1)를 고려하면 좋은 결과를 얻을 수 있다. 한편, 종래 기술(예를 들면, 특허 문헌 1)에서는 제1 노드(N1)에 상당하는 노드에 마련된 공진용 초크 코일과, 폐루프 회로(22)에 상당하는 위치에 마련된 2 개의 공진 콘덴서의 합계 3 개의 소자를 고려할 필요가 있다. 구체적으로, 예를 들면 특허 문헌 1에서는 공진용 초크 코일을 흐르는 전류를 최소화하기 위해 2 개의 공진 콘덴서에 흐르는 전류를 맞추는 것이 바람직하다. 그러나, 예를 들어, 가열 코일과 병렬로 접속되어 있는 공진 콘덴서에 상대적으로 큰 발열이 발생하는 경우, 이 공진 콘덴서의 전류를 줄일 필요가 있으며, 그러면 공진용 초크 코일의 전류가 증가하게 된다. 따라서, 종래의 구성에서는 회로 균형을 잡기가 매우 어렵지만, 본 실시 예의 구성에서는 그럴 일이 없다.

또한, 상기 실시 예에서, 도 8에 도시한 바와 같이 제1 노드(N1)에 초크 코일(33)을 배치할 수도 있다. 이 경우에도, 상기 실시 예와 동일한 제어에 의해 동일한 효과를 얻을 수 있다. 나아가, 제1 노드(N1)에 초크 코일(33)을 배치함으로써, 경부하에서 각 스위칭 소자(13)의 전류를 줄일 수 있기 때문에 더욱 효율적인 효과를 기대할 수 있다. 또한, 도시하지는 않지만, 제1 노드(N1)에 콘덴서를 배치할 수도 있다.

<제2 실시 예>

도 9는 제2 실시 예에 따른 유도 가열 장치 구성에 대한 일 예를 도시한 도면이고, 도 10은 도 9의 구성에서 공진 회로(2)를 등가 회로로 나타낸 도면이다. 도 9 및 도 10에서 도 1과 공통의 구성에 대해서는 동일한 부호를 부여하고 있으며, 여기에서는 공통의 구성에 대한 설명을 생략하는 경우가 있다.

도 9에서는 도 1의 구성과 비교해서 공진 회로(2)의 구성이 다르다. 구체적으로, 본 실시 예의 공진 회로(2)에서는 도 1과 공통의 제1 공진 회로(21)와 제2 공진 회로(23)가 병렬로 접속되어 구성되어 있다. 제2 공진 회로(23)는 상술한 제2 가열 코일(32)과 제2 콘덴서(C2)의 직렬 회로이다. 바꿔 말하면, 제1 가열 코일(31), 제1 콘덴서(C1), 제2 콘덴서(C2), 및 제2 가열 코일(32)에 의해 폐루프 회로(22)(도 10 참조)가 형성되어 있다.

제1 실시 예의 경우와 마찬가지로, 폐루프 회로(22)에는 루프 전류(Ip)(도 10 및 도 2 참조)가 흐르고 있어서 제1 가열 코일(31)에 흐르는 제1 전류(I1)에 의해 발생되는 자속의 방향과, 제2 가열 코일(32)에 흐르는 제2 전류(I2)에 의해 발생되는 자속의 방향이 동일하게 되어 있다. 따라서, 제1 가열 코일(31)에서 발생하는 자속과 제2 가열 코일(32)에서 발생하는 자속이 상쇄되어 가열 효율이 저하되는 것을 방지할 수 있다.

이어서, 제어부(6)에 의한 인버터(1)의 스위칭 소자(13)의 스위칭 동작의 제어에 대해 설명한다.

제1 공진 회로(21)의 임피던스(Z1)의 식은 상술한 수학식 1과 같다. 또한, 아래 수학식 4는 제2 공진 회로(23)의 임피던스(Z3)의 식이다.

수학식 4에서 ω는 가열 코일(3)에 흐르는 전류의 각주파수, L2는 제2 가열 코일(32)의 인덕턴스 값, C2는 제2 콘덴서(C2)의 용량 값이다.

따라서, 제어부(6)는 제1 공진 회로(21)의 임피던스(Z1)의 절대값 |Z1|과 제2 공진 회로(23)의 임피던스(Z3)의 절대값 |Z3|이 서로 같아지도록 스위칭 소자(13)를 제어한다 .

도 11의 상단 도면은 본 실시 예의 제어를 행한 경우에 제1 전류(I1)(점선), 제2 전류(I2)(일점 쇄선), 및 제3 전류(I3)(실선)의 주파수 특성을 나타낸 도면이고, 하단 도면은 제1 ~ 제3 전류(I1 ~ I3)의 위상을 나타낸 도면이다. 또한, 도 12는 비교 예를 나타내는 것으로, 특허 문헌 2에 상당하는 구성을 갖는 유도 가열 장치를 이용하여 도 11에 대응하는 주파수로 동작시켰을 경우의 진폭 및 위상의 주파수 특성에 대한 일 예를 나타내고 있다.

도 11에서, 제어부(6)가 임피던스(Z1)의 절대값 |Z1|과 임피던스(Z3)의 절대값 |Z3|이 같아지도록 제어한 경우의 주파수 범위를 점선의 사각형 영역(Q1)으로 나타내고 있다. 도 11에 도시한 바와 같이 상대적으로 큰 제1 전류(I1) 및 제2 전류(I2)를 공진 회로(2)에 흘린 경우에도 인버터(1)에 흐르는 전류인 제3 전류(I3)를 작게 할 수 있다.

또한, 수학식 1 및 수학식 4를 이용하여 임피던스(Z1)의 절대값 |Z1|과 임피던스(Z3)의 절대값 |Z3|이 일치하는 주파수(Fo)는 아래의 수학식 5로 나타낼 수 있다.

도 12에서는 특허 문헌 2의 기재에 상당하는 동작 주파수의 범위를 점선의 사각형 영역(Q2)으로 나타내고 있다. 도 12에 도시한 바와 같이, 종래 기술에서는 동작 주파수의 범위에서 제3 전류(I3)는 제1 전류(I1) 및 제2 전류(I2)보다 커서 제1 전류(I1)나 제2 전류(I2)를 크게 하면 제3 전류(I3)도 커진다. 따라서, 인버터(1) 등에서의 손실이 커져 효율이 떨어진다. 또한, 인버터의 내압을 향상시키기 위해 회로 규모가 커지거나 비용이 증가할 우려가 있다.

상기와 같이, 본 실시 예에 따르면 제1 실시 예와 마찬가지로, 가열 코일(3)을 분할함으로써 얻어진 제1 가열 코일(31)과 제2 가열 코일(32), 및 제1 및 제2 콘덴서(C1, C2)에 의해 공진 회로(2)를 구성하도록 하고 있다. 따라서, 종래 기술의 구성에 비해 회로 손실을 줄이고 가열 효율을 높일 수 있다. 또한, 공진 회로를 구성하는 인덕턴스 소자를 분할된 가열 코일(3)(제1 및 제2 가열 코일(31, 32))에서 겸용하도록 하고 있기 때문에, 회로 규모를 줄일 수 있다.

<제 3 실시 예>

도 13 및 도 14는 제 3 실시 예에 따른 유도 가열 장치 구성에 대한 일 예를 나타내는 도면이며, 도 13 및 도 14에서는 후술하는 스위치(35 ~ 37)의 온 오프 상태가 다르다. 도 13은 자성 냄비가 감지된 경우의 스위치 상태를 나타내고 있으며, 도 14는 비자성 냄비가 감지된 경우의 스위치 상태를 나타내고 있다. 또한, 도 15는 도 13의 구성에서 공진 회로(2)를 등가 회로로 나타낸 도면이다. 도 13, 도 14에서 도 1과 공통의 구성에 대해서는 동일한 부호를 부여하고 있으며, 여기에서는 공통의 구성에 대한 설명을 생략하는 경우가 있다.

도 13 및 도 14에서는 도 1의 구성과 비교하여, 스위치(35 ~ 37)가 추가되어 있다. 스위치(35)는 제1 노드(N1)에 마련되어 있다. 스위치(36)는 제2 노드(N2)와 제1 콘덴서(C1)의 사이에 마련되어 있다. 스위치(37)는 인버터(1)와 스위치(35)를 접속하는 노드와, 제1 콘덴서(C1)와 스위치(36)를 접속하는 노드 사이를 접속하는 제 3 노드(N3)에 마련되어 있다. 각 스위치(35 ~ 37)는 제어부(6)로부터 제어를 받아 선로의 도통/차단을 전환하는 기능을 구비하고 있다. 이하의 설명에서는 편의상 각각의 스위치(35 ~ 37)가 켜져 있을 때(On) 선로가 도통하고, 꺼져 있을 때(Off) 선로가 차단되는 것으로 한다.

도 13 및 도 15에 도시한 바와 같이 스위치(35, 36)가 해제되고 스위치(37)가 온 되면, 직렬 공진회로로서 동작한다. 한편, 도 14에 도시한 바와 같이 스위치(35, 36)가 온되고 스위치(37)가 오프되면, 병렬 공진회로로서 동작한다. 병렬 공진회로의 구성은 도 1의 구성과 실질적으로 동일하다. 이하의 설명에서, 도 13의 회로 상태로 한 것을 간단히 "직렬 공진회로로 한다"라고 하는 경우가 있다. 마찬가지로, 도 14의 회로 상태로 한 것을 간단히 "병렬 공진회로로 한다"라고 하는 경우가 있다.

또한, 본 실시 예에서 제어부(6)는 가열 코일(3) 상에 놓여진 피가열물의 종류(예를 들어, 재질)를 판별하고, 그 종류(예를 들어, 재질)에 따라 스위치(35 ~ 37)의 도통/차단을 제어하는 기능을 구비하고 있다. 예를 들면, 제어부(6)는 피가열물이 냄비인 경우에, 비자성 재료(예를 들어, 알루미늄, 구리 계)의 냄비(이하, 비자성 냄비라 함)와, 자성 재료(예를 들어, SUS 계 소재)의 냄비(이하, 자성 냄비라 함)를 판별해서, 스위치(35 ~ 37)의 도통/차단을 제어한다.

이하, 구체적으로 설명한다.

우선, 제어부(6)는 공진 회로(2)를 직렬 공진회로 하고, 인버터의 구동 주파수를 변화시켜 전류 피크를 가지는 특성을 가지고 있는지의 여부를 판단한다. 바꿔 말하면, 공진 주파수에서의 전류 값을 측정하여 냄비의 종류를 판별한다.

여기서, 비자성 냄비는 임피던스가 작기 때문에 도 16의 가는 실선으로 나타낸 바와 같이, 공진 지점에서의 전류값(피크 전류값)이 매우 커진다. 한편, 자성 냄비는 임피던스가 커서 공진 지점에서도 전류가 작다. 따라서, 제어부(6)는 인버터(1)의 주파수를 변화시키면서 가열 코일에 흐르는 전류를 계측해서 그 전류가 소정의 임계값(Ith)을 초과하는지의 여부에 따라 냄비 종류의 판별과 그 공진 주파수를 판별할 수 있다.

병렬 공진회로에서도 냄비의 종류를 판별할 수 있다. 병렬 공진회로에서의 비자성 냄비의 주파수 특성은 도 11과 같이 되기 때문에, 도 11의 영역(Q1)과 같이 인버터 전류가 최소가 되는 주파수를 검색하면, 거기가 공진 주파수가 된다. 한편, 자성 냄비는 임피던스가 크기 때문에, 공진 주파수에서의 가열 코일의 전류가 작아 냄비 종류의 판별이 가능해 진다. 다만, 인버터(1)의 구동 주파수를 변화시킨 경우에 있어서 인버터(1)의 스위칭 소자에 흐르는 전류를 작게 하는 관점에 따르면, 직렬 공진회로에서 냄비를 판별하는 것이 바람직하다.

다음으로, 제어부(6)는 냄비의 종류에 따라 스위치(35 ~ 37)를 제어한다.

구체적으로, 제어부(6)는 피가열물이 자성 냄비인 경우 공진 회로(2)를 직렬 공진회로로 한다. 직렬 공진회로의 제어 방법은 기존 기술이 되기 때문에, 여기에서는 그 상세한 설명을 생략한다.

한편, 제어부(6)는 피가열물이 비자성 냄비인 경우 공진 회로(2)를 병렬 공진회로로 한다. 따라서, 제어부(6)는 최대 효율로 작동시키는 관점에서 제3 전류(I3)를 최소화하면서 루프 전류(Ip)가 극대화 되도록 제어를 수행한다. 예를 들어, 이하의 1 내지 3과 같은 제어를 실행한다.

1. 제어부(6)는 인버터(1)의 구동 주파수를 변화시키면서 제3 전류(I3)의 전류가 최소가 되도록, 즉 공진 회로(2)가 공진 주파수로 동작하도록 PI 연산 처리(비례적분 연산처리)를 실시한다. 구체적으로, 제3 전류(I3)가 최소가 되는 주파수에서, 인버터(1)의 출력을 올리도록 제어한다. 예를 들면, 도 14에서 제2 노드(N2)에 대한 제1 노드(N1)의 전압 실효값을 올리도록 제어한다.

2. 제어부(6)는 제1 전류(I1) 및 제2 전류(I2)를 취득하고, PI 연산 처리 등을 이용하여 각각의 전류값의 실효값 편차가 30 % 이내의 전류가 되도록 인버터(1)의 구동 주파수를 제어한다.

3. 제어부(6)는 인버터(1)의 구동 주파수에 대한 인버터(1)의 출력 회로의 임피던스를 미리 계산하여 두고, 인버터(1)의 출력에 따라 제1 ~ 제3 전류(I1 ~ I3)의 전류가 소정의 범위 내에 들어가도록 인버터(1)의 구동 주파수를 변화시켜 제어한다.

이상과 같이, 본 실시 예에 따르면 제1 실시 예와 마찬가지로 종래 기술의 구성과 비교하여 회로 손실을 줄이고 가열 효율을 높일 수 있다. 또한, 피가열물의 종류에 따라 직렬 공진회로와 병렬 공진회로를 구별하여 사용할 수 있도록 하고 있기 때문에, 피가열물의 종류에 따라 회로 방식을 선택할 수 있어 피가열물의 종류에 적합한 가열 방식을 채용할 수 있다.

또한, 상기 1 ~ 3의 제어 방법은 제1 실시 예 및 제2 실시 예에도 적용할 수 있으며, 각 실시 예 내에서 설명한 제어 방법에 추가로, 또는 대신 이용하도록 할 수 있다. 또한, 제 3 실시 예에 있어서, 병렬 공진회로 시의 동작에 제1 실시 예 및 제2 실시 예에서 설명한 제어 방법을 적용할 수도 있다.

이상 설명한 바와 같이, 본 발명은 가열 코일을 이용한 유도 가열 장치에 있어서 가열 효율을 높일 수 있다는 실용성이 높은 효과를 얻을 수 있어 대단히 유용하며 산업상 이용가능성이 높다.

A..유도 가열 장치
1..인버터
2..공진 회로
3..가열 코일
4..제1 콘덴서
6..제어부
13..스위칭 소자
21..제1 공진 회로
23..제2 공진 회로
31..제1 가열 코일
32..제2 가열 코일
35, 36, 37..스위치(전환부)
N1..제1 노드
N2..제2 노드

Claims

스위칭 소자를 포함하고, 상기 스위칭 소자의 동작에 기초하여 제1 노드에 전력을 공급하는 인버터;
상기 제1 노드로부터 공급된 전력에 의해 가열되고, 상기 제1 노드에 대해 제1 와인딩 방향으로 권선이 감겨진 제1 가열 코일;
상기 제1 노드로부터 공급된 전력에 의해 가열되고, 상기 제1 노드에 대해 상기 제1 와인딩 방향과 상이한 제2 와인딩 방향으로 권선이 감겨진 제2 가열 코일; 및
상기 제1 가열 코일 및 상기 제2 가열 코일에 흐르는 전류의 공진 주파수를 제어하는 적어도 하나의 프로세서;를 포함하는 유도 가열 장치.
제 1항에 있어서,
상기 제1 가열 코일은 제1 콘덴서가 직렬로 접속된 제1 공진 회로;를 더 포함하고,
상기 제2 가열 코일은 상기 제1 공진 회로와 병렬로 접속되는 유도 가열 장치.
제 1항에 있어서,
상기 제1 가열 코일, 상기 제2 가열 코일, 및 제1 콘덴서를 직렬로 접속하여 폐루프 회로를 형성하는 유도 가열 장치.
제 2항에 있어서,
상기 제1 노드는,
상기 제1 가열 코일의 일단 및 상기 제2 가열 코일의 일단과 접속하거나,
상기 제1 가열 코일 및 상기 제2 가열 코일을 분할하는 중간 지점을 포함하는 유도 가열 장치.
제 4항에 있어서,
상기 제1 가열 코일의 권선 수는 상기 제2 가열 코일의 권선 수보다 많은 유도 가열 장치.
제 2항에 있어서,
상기 적어도 하나의 프로세서는,
상기 제1 공진 회로의 임피던스 절대값과, 상기 제2 가열 코일의 임피던스 절대값에 기초하여 상기 인버터를 제어하는 유도 가열 장치.
제 1항에 있어서,
상기 제1 가열 코일은 제1 콘덴서가 직렬로 접속된 제1 공진 회로를 더 포함하고,
상기 제2 가열 코일은 제2 콘덴서가 직렬로 접속된 제2 공지 회로를 더 포함하고,
상기 제1 공진 회로 및 상기 제2 공진 회로는 병렬 접속된 유도 가열 장치.
제 7항에 있어서,
상기 적어도 하나의 프로세서는,
상기 제1 공진 회로의 임피던스 절대값 및 상기 제2 공진 회로의 임피던스 절대값에 기초하여 상기 인버터를 제어하는 유도 가열 장치.
제 1항에 있어서,
상기 제1 가열 코일에서 발생하는 자속의 방향 및 상기 제2 가열 코일에서 발생하는 자속의 방향이 서로 일치하는 유도 가열 장치.
제 1항에 있어서,
상기 제1 가열 코일은 고리 형상으로 마련되고,
상기 제2 가열 코일은 상기 제1 가열 코일의 내측에 마련되는 유도 가열 장치.
제 1항에 있어서,
상기 제1 노드에 인덕터가 접속되는 유도 가열 장치.\
제 2항에 있어서,
상기 제1 노드 및 상기 제1 가열 코일 사이에 마련되는 제1 스위치;
제2 노드 및 상기 제1 콘덴서 사이에 마련되는 제2 스위치; 및
상기 제1 노드 및 상기 제1 콘덴서 사이에 마련되는 제3 스위치를 더 포함하는 유도 가열 장치.
제 12항에 있어서,
상기 적어도 하나의 프로세서는,
상기 제1 스위치 및 상기 제2 스위치를 오프시키고,
상기 제1 공진 회로 및 상기 제2 가열 코일을 직렬 접속시키는 유도 가열 장치.
제 13항에 있어서,
상기 적어도 하나의 프로세서는,
상기 공진 주파수에 따라 상기 직렬 접속된 상기 제1 공진 회로 및 상기 제2 가열 코일에 흐르는 전류 값에 기초하여 피가열물의 종류를 판단하는 유도 가열 장치.
제 14항에 있어서,
상기 적어도 하나의 프로세서는,
상기 전류 값 및 미리 설정된 임계 값에 기초하여 상기 피가열물의 재질을 판단하는 유도 가열 장치.
제 14항에 있어서,
상기 적어도 하나의 프로세서는,
상기 피가열물의 재질이 비자성이면, 상기 제1 공진 회로 및 상기 제2 가열 코일을 병렬 접속시키도록 상기 제1 스위치 및 상기 제2 스위치를 온 시키고, 상기 제3 스위치를 오프시키는 유도 가열 장치.
제 16항에 있어서,
상기 적어도 하나의 프로세서는,
상기 제2 노드 및 상기 인버터 사이에 흐르는 전류 값 및 미리 설정된 최소 전류 값에 기초하여 상기 인버터를 제어하는 유도 가열 장치.
제 16항에 있어서,
상기 적어도 하나의 프로세서는,
상기 제1 공진 회로의 임피던스 절대값 및 상기 제2 가열 코일의 임피던스 절대값의 차이가 미리 설정된 범위 내에 포함되도록 상기 스위치 소자의 주파수를 변화시키는 유도 가열 장치.
제 16항에 있어서,
상기 적어도 하나의 프로세서는,
상기 인버터의 출력 회로의 임피던스를 미리 저장하고,
상기 미리 저장된 임피던스에 상기 전류 값이 포함되도록 상기 인버터를 제어하는 유도 가열 장치.