KR20200049223A - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
KR20200049223A
KR20200049223A KR1020180132206A KR20180132206A KR20200049223A KR 20200049223 A KR20200049223 A KR 20200049223A KR 1020180132206 A KR1020180132206 A KR 1020180132206A KR 20180132206 A KR20180132206 A KR 20180132206A KR 20200049223 A KR20200049223 A KR 20200049223A
Authority
KR
South Korea
Prior art keywords
electrode
contact
metal film
pad
layer
Prior art date
Application number
KR1020180132206A
Other languages
Korean (ko)
Other versions
KR102598834B1 (en
Inventor
이준석
김세준
김도형
이샘이누리
유승원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180132206A priority Critical patent/KR102598834B1/en
Publication of KR20200049223A publication Critical patent/KR20200049223A/en
Application granted granted Critical
Publication of KR102598834B1 publication Critical patent/KR102598834B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • H01L51/5218
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01L27/3244
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

A display device according to an embodiment of the present application comprises: a substrate including a plurality of light emitting regions, a display region having a cathode contact region adjacent to at least one light emitting region, and a pad region having a pad electrode; a thin film transistor disposed in each of the plurality of light emitting regions; a planarization layer covering the thin film transistor; an anode electrode disposed on the planarization layer and electrically connected to the thin film transistor; a light emitting layer disposed on the anode electrode; a cathode electrode disposed on the light emitting layer; and a contact pad disposed on the cathode contact region on the planarization layer and includes a side surface contact portion in contact with the cathode electrode, wherein the middle portion of the side surface contact portion may be concave based on the thickness direction of the contact pad.

Description

표시 장치{DISPLAY APPARATUS}Display device {DISPLAY APPARATUS}

본 출원은 표시 장치에 관한 것이다.The present application relates to a display device.

표시 장치는 텔레비전 또는 모니터의 표시 화면 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.The display device is widely used as a display screen of a notebook computer, a tablet computer, a smart phone, a portable display device, and a portable information device, in addition to the display screen of a television or monitor.

최근에는, 마이크로 발광 소자를 이용한 발광 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시로서 각광받고 있다. 이러한 발광 표시 장치는 자발광 소자로서, 소비 전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 갖는다. 이러한 발광 표시 장치는 텔레비전, 모니터, 노트북 컴퓨터, 스마트 폰, 테블릿 컴퓨터, 전자 패드, 웨어러블 기기, 워치 폰, 휴대용 정보 기기, 네비게이션, 또는 차량 제어 디스플레이 기기 등의 전자 제품 또는 가전 제품에 탑재되어 영상을 표시하는 디스플레이로 사용될 수 있는 차세대 디스플레이로 주목 받고 있다.In recent years, research and development of a light emitting display device using a micro light emitting element is in progress, and such a light emitting display device has been spotlighted as a next generation display because it has high image quality and high reliability. Such a light emitting display device is a self-luminous element, has low power consumption, high speed response speed, high light emission efficiency, high luminance, and wide viewing angle. Such a light emitting display device is mounted on an electronic product or a home appliance such as a television, monitor, laptop computer, smart phone, tablet computer, electronic pad, wearable device, watch phone, portable information device, navigation, or vehicle control display device. It is attracting attention as a next-generation display that can be used as a display that displays.

발광 표시 장치는 상부 발광(Top emission) 방식 또는 하부 발광(Bottom emission) 방식으로 영상을 표시한다.The light emitting display device displays an image in a top emission method or a bottom emission method.

종래의 상부 발광 방식의 발광 표시 장치는 서브 픽셀 영역에 배치된 구동 박막 트랜지스터를 포함하는 픽셀 회로, 구동 박막 트랜지스터에 연결된 애노드 전극, 애노드 전극 상에 배치된 발광층, 및 발광층 상에 배치된 캐소드 전극을 포함할 수 있다. 이때, 애노드 전극은 반사 금속 물질로 이루어지고, 캐소드 전극은 투과율 향상을 위해 투명 전도성 금속 물질로 이루어진다.A conventional top emission type light emitting display device includes a pixel circuit including a driving thin film transistor disposed in a sub-pixel region, an anode electrode connected to the driving thin film transistor, a light emitting layer disposed on the anode electrode, and a cathode electrode disposed on the light emitting layer. It can contain. At this time, the anode electrode is made of a reflective metal material, and the cathode electrode is made of a transparent conductive metal material to improve transmittance.

그러나, 종래의 상부 발광 방식의 발광 표시 장치는 투명 전도성 금속 물질로 이루어진 캐소드 전극의 높은 저항으로 인하여 캐소드 전압의 전압 강하(IR drop)에 의해 휘도 균일도가 저하되는 문제점이 있다.However, the conventional upper light emitting display device has a problem in that luminance uniformity is lowered by a voltage drop (IR drop) of the cathode voltage due to a high resistance of the cathode electrode made of a transparent conductive metal material.

본 출원은 캐소드 전극을 컨택 패드의 측면과 직접 접촉시킴으로써, 캐소드 전극에 공급되는 캐소드 전압의 전압 강하(IR drop)에 의한 휘도 불균일을 방지할 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.An object of the present application is to provide a display device capable of preventing luminance unevenness due to a voltage drop (IR drop) of the cathode voltage supplied to the cathode electrode by directly contacting the cathode electrode with a side surface of the contact pad.

그리고, 본 출원은 컨택 패드의 중간부가 컨택 패드의 두께 방향을 기준으로 오목하게 형성됨으로써, 마스크 공정 수를 저감시키고 캐소드 전극과 컨택 패드가 직접 접촉되는 영역의 개수를 조절할 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.In addition, the present application provides a display device capable of reducing the number of mask processes and controlling the number of areas in which the cathode electrode and the contact pad are directly contacted by forming the concave portion of the contact pad in a recessed manner based on the thickness direction of the contact pad. Let this be a technical task.

그리고, 본 출원은 컨택 패드의 중간부가 컨택 패드의 두께 방향을 기준으로 오목하게 형성됨으로써, 캐소드 전극과 컨택 패드가 직접 접촉되는 영역의 면적을 감소시켜 발광 영역을 증가시킬 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.In addition, the present application provides a display device capable of increasing the light emitting area by reducing the area of the area where the cathode electrode and the contact pad are in direct contact by forming the middle portion of the contact pad to be recessed based on the thickness direction of the contact pad. Let this be a technical task.

그리고, 본 출원은 컨택 패드의 중간부가 컨택 패드의 두께 방향을 기준으로 오목하게 형성됨으로써, 캐소드 전극에 별도의 전압을 인가하지 않고도 컨택 패드의 측면 컨택부와 캐소드 전극의 벤트부를 접촉시킬 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.In addition, the present application is an indication that the middle portion of the contact pad is concave based on the thickness direction of the contact pad, so that the side contact portion of the contact pad and the vent portion of the cathode electrode can be contacted without applying a separate voltage to the cathode electrode. It is a technical task to provide a device.

본 출원에 따른 표시 장치는 복수의 발광 영역과, 적어도 하나의 발광 영역과 인접한 캐소드 컨택 영역을 갖는 표시 영역, 및 패드 전극을 구비한 패드 영역을 포함하는 기판, 복수의 발광 영역 각각에 배치된 박막 트랜지스터, 박막 트랜지스터를 덮는 평탄화층, 평탄화층 상에 배치되고 박막 트랜지스터와 전기적으로 연결된 애노드 전극, 애노드 전극 상에 배치된 발광층, 발광층 상에 배치된 캐소드 전극, 및 평탄화층 상에서 캐소드 컨택 영역에 배치되고, 캐소드 전극과 접촉된 측면 컨택부를 포함하는 컨택 패드를 포함하고, 측면 컨택부의 중간부는 컨택 패드의 두께 방향을 기준으로 오목할 수 있다.A display device according to the present application includes a plurality of light emitting regions, a display region having a cathode contact region adjacent to at least one light emitting region, and a pad region having a pad electrode, a thin film disposed on each of the plurality of light emitting regions A transistor, a planarization layer covering the thin film transistor, an anode electrode disposed on the planarization layer and electrically connected to the thin film transistor, a light emitting layer disposed on the anode electrode, a cathode electrode disposed on the light emitting layer, and a cathode contact region on the planarization layer , A contact pad including a side contact portion in contact with the cathode electrode, and the middle portion of the side contact portion may be concave based on the thickness direction of the contact pad.

기타 예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other examples are included in the detailed description and drawings.

본 출원에 따른 표시 장치는 캐소드 전극을 컨택 패드의 측면과 직접 접촉시킴으로써, 캐소드 전극에 공급되는 캐소드 전압의 전압 강하(IR drop)에 의한 휘도 불균일을 방지할 수 있다.The display device according to the present application may prevent luminance unevenness due to a voltage drop (IR drop) of the cathode voltage supplied to the cathode electrode by directly contacting the cathode electrode with a side surface of the contact pad.

본 출원에 따른 표시 장치는 컨택 패드의 중간부가 컨택 패드의 두께 방향을 기준으로 오목하게 형성됨으로써, 마스크 공정 수를 저감시키고 캐소드 전극과 컨택 패드가 직접 접촉되는 영역의 개수를 조절할 수 있다.In the display device according to the present application, the middle portion of the contact pad is formed to be concave based on the thickness direction of the contact pad, thereby reducing the number of mask processes and controlling the number of areas where the cathode electrode and the contact pad are in direct contact.

본 출원에 따른 표시 장치는 컨택 패드의 중간부가 컨택 패드의 두께 방향을 기준으로 오목하게 형성됨으로써, 캐소드 전극과 컨택 패드가 직접 접촉되는 영역의 면적을 감소시켜 발광 영역을 증가시킬 수 있다.In the display device according to the present application, the middle portion of the contact pad is formed to be concave based on the thickness direction of the contact pad, thereby reducing the area of the area where the cathode electrode and the contact pad are in direct contact to increase the light emitting area.

본 출원에 따른 표시 장치는 컨택 패드의 중간부가 컨택 패드의 두께 방향을 기준으로 오목하게 형성됨으로써, 캐소드 전극에 별도의 전압을 인가하지 않고도 컨택 패드의 측면 컨택부와 캐소드 전극의 벤트부를 접촉시킬 수 있다.In the display device according to the present application, the middle portion of the contact pad is formed concave based on the thickness direction of the contact pad, so that the side contact portion of the contact pad and the vent portion of the cathode electrode can be contacted without applying a separate voltage to the cathode electrode. have.

위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects of the present application mentioned above, other features and advantages of the present application are described below, or will be clearly understood by those skilled in the art from the description and description.

도 1은 본 출원의 일 예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 A 영역의 확대도이다.
도 3은 도 1의 A 영역의 다른 확대도이다.
도 4는 본 출원의 제1 실시예에 따른 표시 장치에서, 도 2의 절단선 I-I'의 단면도이다.
도 5는 도 4의 C 영역의 확대도이다.
도 6은 도 5의 D 영역의 확대도이다.
도 7은 본 출원의 제1 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타내는 공정 단면도로서, 이는 도 2에 도시된 절단선 I-I'의 공정 단면도이다.
도 8은 본 출원의 제2 실시예에 따른 표시 장치에서, 도 2의 절단선 I-I'의 단면도이다.
도 9는 도 8의 F 영역의 확대도이다.
도 10은 도 9의 G 영역의 확대도이다.
1 is a plan view illustrating a display device according to an example of the present application.
FIG. 2 is an enlarged view of region A of FIG. 1.
3 is another enlarged view of region A of FIG. 1.
4 is a cross-sectional view of the cutting line I-I 'of FIG. 2 in the display device according to the first exemplary embodiment of the present application.
5 is an enlarged view of region C of FIG. 4.
6 is an enlarged view of region D of FIG. 5.
7 is a process cross-sectional view schematically showing a method of manufacturing a display device according to a first embodiment of the present application, which is a process cross-sectional view of the cutting line I-I 'shown in FIG. 2.
8 is a cross-sectional view of the cutting line I-I 'of FIG. 2 in the display device according to the second exemplary embodiment of the present application.
9 is an enlarged view of region F of FIG. 8.
10 is an enlarged view of region G of FIG. 9.

본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present application, and a method of achieving them will become apparent by referring to examples described below in detail together with the accompanying drawings. However, the present invention is not limited to the examples disclosed below, but will be implemented in various different forms, only the examples allow the disclosure of the present invention to be complete, and to those skilled in the art to which the present invention pertains. It is provided to fully inform the scope of the invention, and the invention is only defined by the scope of the claims.

본 출원의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 출원 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining examples of the present application are exemplary, and the present invention is not limited to the illustrated matters. The same reference numerals refer to the same components throughout the specification. In addition, in the description of the present application, when it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present application, the detailed description will be omitted. When 'include', 'have', 'consist of', etc. mentioned in the present application are used, other parts may be added unless '~ man' is used. When a component is expressed as a singular number, the plural number is included unless otherwise specified.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including the error range even if there is no explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of the description of the positional relationship, for example, when the positional relationship of two parts is described as '~ top', '~ upper', '~ bottom', '~ side', etc., 'right' Alternatively, one or more other parts may be located between the two parts unless 'direct' is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are only used to distinguish one component from another component. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 출원의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present application, terms such as first and second may be used. These terms are only for distinguishing the component from other components, and the essence, order, order, or number of the component is not limited by the term. When a component is described as being "connected", "coupled" or "connected" to another component, the component may be directly connected to or connected to the other component, but different components between each component It will be understood that the "intervenes" may be, or each component may be "connected", "coupled" or "connected" through other components.

따라서, 본 출원에서의 표시 장치는 LCM, LED 모듈 등과 같은 협의의 표시 장치 자체, 및 LCM, LED 모듈 등을 포함하는 응용제품 또는 최종소비자용 장치인 세트 장치까지 포함할 수 있다.Accordingly, the display device in the present application may include a narrow display device itself such as an LCM, an LED module, and even a set device that is an application product or an end consumer device including an LCM, an LED module, or the like.

예를 들어, 디스플레이 패널이 전계 발광(LED) 디스플레이 패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이 기판과, 어레이 기판 상의 발광 소자(LED)층, 및 발광 소자층을 덮도록 어레이 기판 상에 배치되는 봉지 기판 또는 인캡슐레이션(Encapsulation) 기판 등을 포함하여 구성될 수 있다. 봉지 기판은 외부의 충격으로부터 박막 트랜지스터 및 발광 소자층 등을 보호하고, 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 기판 상에 형성되는 층은 무기 발광층(inorganic light emitting layer), 예를 들어 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.For example, when the display panel is an electroluminescent (LED) display panel, it may include a plurality of gate lines and data lines, and pixels formed in an intersection region between the gate lines and the data lines. Then, an array substrate including a thin film transistor which is an element for selectively applying voltage to each pixel, a light emitting element (LED) layer on the array substrate, and an encapsulation substrate or phosphor disposed on the array substrate to cover the light emitting element layer. Encapsulation (Encapsulation) may be configured to include a substrate. The encapsulation substrate protects the thin film transistor and the light emitting device layer from external impact, and can prevent moisture or oxygen from penetrating the light emitting device layer. In addition, the layer formed on the array substrate may include an inorganic light emitting layer, for example, a nano-sized material layer or a quantum dot.

그리고, 디스플레이 패널은 디스플레이 패널에 부착되는 금속판(metal plate)과 같은 후면(backing)을 더 포함할 수 있다. 금속판에 한정되지 않고 다른 구조도 포함될 수 있다.In addition, the display panel may further include a backing such as a metal plate attached to the display panel. It is not limited to the metal plate, and other structures may also be included.

본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each of the features of the various examples of the present application may be partially or totally combined or combined with each other, technically various interlocking and driving may be possible, and each of the examples may be independently implemented with respect to each other or may be implemented together in an associative relationship. .

이하, 첨부된 도면 및 예를 통해 본 출원의 예를 살펴보면 다음과 같다.Hereinafter, an example of the present application will be described with reference to the accompanying drawings and examples.

도 1은 본 출원의 일 예에 따른 표시 장치를 나타내는 평면도이다.1 is a plan view illustrating a display device according to an example of the present application.

도 1을 참조하면, 표시 장치(100)는 기판(110), 픽셀 어레이층(190), 표시 구동 회로부(210), 및 스캔 구동 회로부(220)를 포함한다.Referring to FIG. 1, the display device 100 includes a substrate 110, a pixel array layer 190, a display driving circuit unit 210, and a scan driving circuit unit 220.

기판(110)은 베이스 기판으로서, 플렉서블 기판일 수 있다. 예를 들어, 기판(110)은 투명 폴리이미드(Polyimide) 재질을 포함할 수 있다. 폴리이미드 재질의 기판(110)은 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다. 폴리이미드 재질의 기판(110)은 캐리어 유리 기판에 마련되어 있는 희생층의 상면에 일정 두께로 코팅된 폴리이미드 수지가 경화되어 형성될 수 있다. 여기에서, 캐리어 유리 기판은 레이저 릴리즈 공정에 의한 희생층의 릴리즈에 의해 기판(110)으로부터 분리될 수 있다. 그리고, 희생층은 비정질 실리콘(a-Si) 또는 실리콘 질화막(SiNx)을 통해 이루어질 수 있다.The substrate 110 is a base substrate, and may be a flexible substrate. For example, the substrate 110 may include a transparent polyimide material. Considering that a high temperature deposition process is performed on the polyimide substrate 110, a polyimide excellent in heat resistance capable of withstanding high temperature may be used. The polyimide substrate 110 may be formed by curing a polyimide resin coated with a predetermined thickness on the top surface of the sacrificial layer provided on the carrier glass substrate. Here, the carrier glass substrate may be separated from the substrate 110 by the release of the sacrificial layer by a laser release process. In addition, the sacrificial layer may be made of amorphous silicon (a-Si) or silicon nitride film (SiNx).

일 예에 따르면, 기판(110)은 글라스 기판일 수 있다. 예를 들어, 기판(110)은 산화규소(SiO2) 또는 산화알루미늄(Al2O3)을 주성분으로서 포함할 수 있다.According to an example, the substrate 110 may be a glass substrate. For example, the substrate 110 may include silicon oxide (SiO2) or aluminum oxide (Al2O3) as a main component.

기판(110)은 표시 영역(AA) 및 비표시 영역(NA)을 포함할 수 있다. 표시 영역(AA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙 부분에 정의될 수 있다. 여기에서, 표시 영역(AA)은 픽셀 어레이층(190)의 활성 영역에 해당할 수 있다. 예를 들어, 표시 영역(AA)은 복수의 게이트 라인(미도시)과 복수의 데이터 라인(미도시)에 의해 교차되는 픽셀 영역마다 형성된 복수의 픽셀(미도시)로 이루어질 수 있다. 여기에서, 복수의 픽셀 각각은 광을 방출하는 최소 단위의 영역으로 정의될 수 있다.The substrate 110 may include a display area AA and a non-display area NA. The display area AA is an area in which an image is displayed, and may be defined in a central portion of the substrate 110. Here, the display area AA may correspond to the active area of the pixel array layer 190. For example, the display area AA may be formed of a plurality of pixels (not shown) formed for each pixel area crossed by a plurality of gate lines (not shown) and a plurality of data lines (not shown). Here, each of the plurality of pixels may be defined as an area of a minimum unit that emits light.

비표시 영역(NA)은 영상이 표시되지 않는 영역으로서, 표시 영역(AA)을 둘러싸는 기판(110)의 가장자리 부분에 정의될 수 있다. 일 예에 따르면, 비표시 영역(NA)은 적어도 하나의 패드 전극을 갖는 패드 영역을 포함할 수 있다.The non-display area NA is an area in which an image is not displayed, and may be defined at an edge portion of the substrate 110 surrounding the display area AA. According to an example, the non-display area NA may include a pad area having at least one pad electrode.

픽셀 어레이층(190)은 박막 트랜지스터층 및 발광 소자층을 포함한다. 박막 트랜지스터층은 박막 트랜지스터, 게이트 절연막, 층간 절연막, 패시베이션층, 평탄화층을 포함할 수 있다. 그리고, 발광 소자층은 복수의 발광 소자 및 복수의 뱅크를 포함할 수 있다. 픽셀 어레이층(190)의 구체적인 구성은 이하의 도 4에서 상세히 설명한다.The pixel array layer 190 includes a thin film transistor layer and a light emitting device layer. The thin film transistor layer may include a thin film transistor, a gate insulating film, an interlayer insulating film, a passivation layer, and a planarization layer. In addition, the light emitting device layer may include a plurality of light emitting devices and a plurality of banks. A detailed configuration of the pixel array layer 190 will be described in detail in FIG. 4 below.

표시 구동 회로부(210)는 기판(110)의 비표시 영역(NA)에 마련된 패드 전극에 연결되어 디스플레이 구동 시스템으로부터 공급되는 영상 데이터에 대응되는 영상을 각 픽셀에 표시할 수 있다. 일 예에 따르면, 표시 구동 회로부(210)는 복수의 회로 필름(211), 복수의 데이터 구동 집적 회로(213), 인쇄 회로 기판(215) 및 타이밍 제어부(217)를 포함할 수 있다.The display driving circuit unit 210 is connected to a pad electrode provided in the non-display area NA of the substrate 110 to display an image corresponding to image data supplied from the display driving system to each pixel. According to an example, the display driving circuit unit 210 may include a plurality of circuit films 211, a plurality of data driving integrated circuits 213, a printed circuit board 215, and a timing control unit 217.

복수의 회로 필름(211) 각각의 일측에 마련된 입력 단자들은 필름 부착 공정에 의해 인쇄 회로 기판(215)에 부착되고, 복수의 회로 필름(211) 각각의 타측에 마련된 출력 단자들은 필름 부착 공정에 의해 패드부에 부착될 수 있다. 일 예에 따르면, 복수의 회로 필름(211) 각각은 표시 장치(100)의 베젤 영역을 감소시키기 위하여 연성 회로 필름으로 구현되어 벤딩될 수 있다. 예를 들어, 복수의 회로 필름(211)은 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Board 또는 Chip On Film)로 이루어질 수 있다.Input terminals provided on one side of each of the plurality of circuit films 211 are attached to the printed circuit board 215 by a film attaching process, and output terminals provided on the other side of each of the plurality of circuit films 211 are formed by a film attaching process. It can be attached to the pad portion. According to an example, each of the plurality of circuit films 211 may be embodied as a flexible circuit film and bent to reduce the bezel area of the display device 100. For example, the plurality of circuit films 211 may be formed of a tape carrier package (TCP) or a chip on flexible board or chip on film (COF).

복수의 데이터 구동 집적 회로(213) 각각은 복수의 회로 필름(211) 각각에 개별적으로 실장될 수 있다. 이러한 복수의 데이터 구동 집적 회로(213) 각각은 타이밍 제어부(217)로부터 제공되는 픽셀 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 픽셀 데이터를 아날로그 형태의 픽셀별 데이터 신호로 변환하여 해당하는 데이터 라인에 공급할 수 있다.Each of the plurality of data driving integrated circuits 213 may be individually mounted on each of the plurality of circuit films 211. Each of the plurality of data driving integrated circuits 213 receives pixel data and data control signals provided from the timing control unit 217, and converts pixel data into analog-specific pixel-specific data signals according to the data control signals, and corresponds to Data lines can be supplied.

인쇄 회로 기판(215)은 타이밍 제어부(217)를 지지하고, 표시 구동 회로부(210)의 구성들 간의 신호 및 전원을 전달할 수 있다. 인쇄 회로 기판(215)은 각 픽셀에 영상을 표시하기 위해 타이밍 제어부(217)로부터 공급되는 신호와 구동 전원을 복수의 데이터 구동 집적 회로(213) 및 스캔 구동 회로부(220)에 제공할 수 있다. 이를 위해, 신호 전송 배선과 각종 전원 배선이 인쇄 회로 기판(215) 상에 마련될 수 있다. 예를 들어, 인쇄 회로 기판(215)은 회로 필름(211)의 개수에 따라 하나 이상으로 구성될 수 있다.The printed circuit board 215 supports the timing control unit 217 and may transmit signals and power between components of the display driving circuit unit 210. The printed circuit board 215 may provide signals and driving power supplied from the timing control unit 217 to the plurality of data driving integrated circuits 213 and the scan driving circuit unit 220 to display an image on each pixel. To this end, signal transmission wiring and various power wirings may be provided on the printed circuit board 215. For example, the printed circuit board 215 may be composed of one or more according to the number of circuit films 211.

타이밍 제어부(217)는 인쇄 회로 기판(215)에 실장되고, 인쇄 회로 기판(215)에 마련된 유저 커넥터를 통해 디스플레이 구동 시스템으로부터 제공되는 영상 데이터와 타이밍 동기 신호를 수신할 수 있다. 타이밍 제어부(217)는 타이밍 동기 신호에 기초해 영상 데이터를 픽셀 배치 구조에 알맞도록 정렬하여 픽셀 데이터를 생성하고, 생성된 픽셀 데이터를 해당하는 데이터 구동 집적 회로(213)에 제공할 수 있다. 그리고, 타이밍 제어부(217)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 스캔 제어 신호 각각을 생성하고, 데이터 제어 신호를 통해 복수의 데이터 구동 집적 회로(213) 각각의 구동 타이밍을 제어하고, 스캔 제어 신호를 통해 스캔 구동 회로부(220)의 구동 타이밍을 제어할 수 있다. 여기에서, 스캔 제어 신호는 복수의 회로 필름(211) 중 첫번째 또는/및 마지막 연성 회로 필름과 기판(110)의 비표시 영역(NA)을 통해서 해당하는 스캔 구동 회로부(220)에 공급될 수 있다.The timing control unit 217 may be mounted on the printed circuit board 215 and receive image data and timing synchronization signals provided from the display driving system through a user connector provided on the printed circuit board 215. The timing control unit 217 may align the image data according to the pixel arrangement structure based on the timing synchronization signal to generate pixel data, and provide the generated pixel data to the corresponding data driving integrated circuit 213. Then, the timing control unit 217 generates a data control signal and a scan control signal based on the timing synchronization signal, controls the driving timing of each of the plurality of data driving integrated circuits 213 through the data control signal, and scan control The driving timing of the scan driving circuit unit 220 may be controlled through a signal. Here, the scan control signal may be supplied to the corresponding scan driving circuit unit 220 through the first or / and last flexible circuit film among the plurality of circuit films 211 and the non-display area NA of the substrate 110. .

스캔 구동 회로부(220)는 기판(110)의 비표시 영역(NA)에 마련될 수 있다. 스캔 구동 회로부(220)는 표시 구동 회로부(210)로부터 제공되는 스캔 제어 신호에 따라 스캔 신호를 생성하고, 설정된 순서에 해당하는 스캔 라인에 공급할 수 있다. 일 예에 따르면, 스캔 구동 회로부(220)는 박막 트랜지스터와 함께 기판(110)의 비표시 영역(NA)에 형성될 수 있다.The scan driving circuit unit 220 may be provided in the non-display area NA of the substrate 110. The scan driving circuit unit 220 may generate a scan signal according to the scan control signal provided from the display driving circuit unit 210 and supply the scan signal to a scan line corresponding to a set order. According to an example, the scan driving circuit unit 220 may be formed in the non-display area NA of the substrate 110 together with the thin film transistor.

도 2는 도 1의 A 영역의 확대도이다.FIG. 2 is an enlarged view of region A of FIG. 1.

도 2를 참조하면, 기판(110)은 표시 영역(AA)과 비표시 영역(NA)을 포함할 수 있고, 비표시 영역(NA)은 적어도 하나의 패드 전극(PE)을 갖는 패드 영역(PA)을 포함할 수 있다. 그리고, 표시 영역(AA)은 복수의 서브 픽셀(SP)을 구비한 복수의 단위 픽셀(UP)을 포함할 수 있고, 복수의 단위 픽셀(UP) 각각은 복수의 발광 영역(EA), 및 적어도 하나의 발광 영역(EA)과 인접한 캐소드 컨택 영역(CCA)을 포함할 수 있다.Referring to FIG. 2, the substrate 110 may include a display area AA and a non-display area NA, and the non-display area NA may include a pad area PA having at least one pad electrode PE. ). The display area AA may include a plurality of unit pixels UP having a plurality of sub-pixels SP, and each of the plurality of unit pixels UP may include a plurality of light-emitting areas EA, and at least A cathode contact area CCA adjacent to one emission area EA may be included.

복수의 서브 픽셀(SP) 각각은 발광 영역(EA)을 포함할 수 있다. 구체적으로, 복수의 서브 픽셀(SP) 각각의 애노드 전극(AE)은 복수의 서브 픽셀(SP) 각각의 개구부에 배치될 수 있다. 구체적으로, 애노드 전극(AE)은 표시 영역(AA)의 평탄화층(160) 상에 배치될 수 있고, 복수의 서브 픽셀(SP) 각각의 개구부를 정의하는 뱅크(B)에 의해 둘러싸일 수 있다. 예를 들어, 애노드 전극(AE)의 일부는 뱅크(B)에 의해 덮일 수 있고, 애노드 전극(AE)의 다른 일부는 뱅크(B)에 의해 덮이지 않고 개구부를 통해 노출될 수 있다. 즉, 복수의 서브 픽셀(SP) 각각은 개구부를 통해 노출된 애노드 전극(AE)을 통해 광을 방출할 수 있다. 따라서, 복수의 서브 픽셀(SP) 각각의 개구부는 서브 픽셀(SP)의 발광 영역(EA)으로 정의될 수 있다.Each of the sub-pixels SP may include an emission area EA. Specifically, the anode electrode AE of each of the plurality of sub-pixels SP may be disposed in each opening of the plurality of sub-pixels SP. Specifically, the anode electrode AE may be disposed on the planarization layer 160 of the display area AA, and may be surrounded by a bank B defining an opening of each of the sub-pixels SP. . For example, a portion of the anode electrode AE may be covered by the bank B, and another portion of the anode electrode AE may be exposed through the opening without being covered by the bank B. That is, each of the plurality of sub-pixels SP may emit light through the anode electrode AE exposed through the opening. Accordingly, the opening of each of the sub-pixels SP may be defined as the emission area EA of the sub-pixel SP.

복수의 서브 픽셀(SP) 각각은 광을 방출하는 최소 단위의 영역으로 정의될 수 있다. 그리고, 복수의 단위 픽셀(UP) 각각은 서로 인접한 적어도 3개의 서브 픽셀(SP)을 포함할 수 있다. 예를 들어, 복수의 단위 픽셀(UP) 각각은 적색 서브 픽셀, 녹색 서브 픽셀, 및 청색 서브 픽셀을 포함할 수 있다. 나아가, 복수의 단위 픽셀(UP) 각각은 백색 서브 픽셀을 더 포함할 수 있다.Each of the plurality of sub-pixels SP may be defined as an area of a minimum unit emitting light. In addition, each of the plurality of unit pixels UP may include at least three sub-pixels SP adjacent to each other. For example, each of the plurality of unit pixels UP may include a red sub-pixel, a green sub-pixel, and a blue sub-pixel. Furthermore, each of the plurality of unit pixels UP may further include a white sub-pixel.

컨택 패드(CP)는 캐소드 컨택 영역(CCA)의 평탄화층(160) 상에 배치될 수 있다. 구체적으로, 컨택 패드(CP)는 평탄화층(160) 상에서 애노드 전극(AE)과 이격되게 배치될 수 있고, 컨택 패드(CP)의 상면 일부와 측면은 캐소드 컨택 영역(CCA)에 노출될 수 있다. 그리고, 캐소드 컨택 영역(CCA)에 노출되지 않는 컨택 패드(CP) 상면의 다른 일부는 뱅크(B)에 의해 덮일 수 있다. 즉, 뱅크(B)는 평탄화층(160) 상에 배치되어 복수의 발광 영역(EA)과 캐소드 컨택 영역(CCA)을 구획할 수 있다.The contact pad CP may be disposed on the planarization layer 160 of the cathode contact region CCA. Specifically, the contact pad CP may be disposed on the planarization layer 160 to be spaced apart from the anode electrode AE, and a part and a top surface of the contact pad CP may be exposed to the cathode contact area CCA. . In addition, another part of the upper surface of the contact pad CP that is not exposed to the cathode contact area CCA may be covered by the bank B. That is, the bank B is disposed on the planarization layer 160 to partition the plurality of light emitting regions EA and the cathode contact region CCA.

일 예에 따르면, 캐소드 컨택 영역(CCA)은 복수의 발광 영역(EA)을 소정의 단위로 그룹화하여, 소정의 단위의 발광 영역(EA) 마다 대응되게 배치될 수 있다. 예를 들어, 캐소드 컨택 영역(CCA)은 하나의 단위 픽셀(UP) 또는 3개의 서브 픽셀(SP) 마다 대응되게 배치될 수 있다. 다른 예를 들어, 캐소드 컨택 영역(CCA)은 하나의 스캔 라인과 연결된 복수의 서브 픽셀(SP) 마다 대응되게 배치될 수 있다. 즉, 본 출원에 따른 표시 장치(100)는 캐소드 전극과 컨택 패드(CP)가 직접 접촉되는 영역의 개수와 면적, 설계 비용 문제를 고려하여, 캐소드 컨택 영역(CCA)의 개수를 조절할 수 있다.According to an example, the cathode contact area CCA may be grouped into a plurality of light emitting areas EA in a predetermined unit, and may be disposed to correspond to each light emitting area EA in a predetermined unit. For example, the cathode contact area CCA may be disposed to correspond to one unit pixel UP or three sub-pixels SP. For another example, the cathode contact area CCA may be disposed to correspond to each sub-pixel SP connected to one scan line. That is, the display device 100 according to the present application may adjust the number of cathode contact regions CCA in consideration of the number, area, and design cost issues of the area where the cathode electrode and the contact pad CP are in direct contact.

패드 전극(PE)은 패드 영역(PA)의 패시베이션층(150) 상에 형성될 수 있고, 애노드 전극(AE) 및 컨택 패드(CP)와 동일한 물질로 이루어질 수 있다. 예를 들어, 평탄화층(160)은 표시 영역(AA)에만 형성되고, 패드 영역(PA)에 형성되지 않을 수 있고, 패드 전극(PE)은 패시베이션층(150) 상에 직접 형성될 수 있다. 패드 전극(PE)은 표시 구동 회로부(210)로부터 공급되는 영상 데이터를 복수의 서브 픽셀(SP) 각각에 제공할 수 있다.The pad electrode PE may be formed on the passivation layer 150 of the pad area PA, and may be made of the same material as the anode electrode AE and the contact pad CP. For example, the planarization layer 160 is formed only in the display area AA, may not be formed in the pad area PA, and the pad electrode PE may be directly formed on the passivation layer 150. The pad electrode PE may provide image data supplied from the display driving circuit unit 210 to each of the plurality of sub-pixels SP.

도 3은 도 1의 A 영역의 다른 확대도이다. 여기에서, 도 3의 표시 장치는 도 2의 표시 장치와 캐소드 컨택 영역(CCA)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.3 is another enlarged view of region A of FIG. 1. Here, the display device of FIG. 3 is different from that of the display device of FIG. 2 and the cathode contact area CCA, and the same configuration as the above-described configuration will be briefly described or omitted.

도 3을 참조하면, 기판(110)은 표시 영역(AA)과 패드 영역(PA)을 포함할 수 있다. 그리고, 표시 영역(AA)은 복수의 서브 픽셀(SP)을 구비한 복수의 단위 픽셀(UP)을 포함할 수 있고, 복수의 서브 픽셀(SP) 각각은 발광 영역(EA), 및 발광 영역(EA)과 인접한 캐소드 컨택 영역(CCA)을 포함할 수 있다.Referring to FIG. 3, the substrate 110 may include a display area AA and a pad area PA. In addition, the display area AA may include a plurality of unit pixels UP having a plurality of sub-pixels SP, and each of the plurality of sub-pixels SP may include an emission area EA and an emission area ( EA) and adjacent cathode contact regions (CCA).

일 예에 따르면, 캐소드 컨택 영역(CCA)은 복수의 발광 영역(EA) 각각에 대응되게 배치될 수 있다. 예를 들어, 캐소드 컨택 영역(CCA)의 개수는 복수의 서브 픽셀(SP)의 개수와 동일할 수 있다. 이와 같이, 본 출원에 따른 표시 장치(100)는 복수의 서브 픽셀(SP) 각각에 대응되는 복수의 캐소드 컨택 영역(CCA)을 형성함으로써, 캐소드 전극과 컨택 패드(CP)가 직접 접촉되는 영역의 개수와 면적을 증가시켜, 캐소드 전극에 공급되는 캐소드 전압의 전압 강하(IR drop) 방지 효과를 향상시킬 수 있다.According to an example, the cathode contact area CCA may be disposed to correspond to each of the plurality of light emitting areas EA. For example, the number of cathode contact areas CCA may be the same as the number of the plurality of sub-pixels SP. As described above, the display device 100 according to the present application forms a plurality of cathode contact regions CCA corresponding to each of the plurality of sub-pixels SP, so that the cathode electrode and the contact pad CP are in direct contact. By increasing the number and area, it is possible to improve the effect of preventing the voltage drop (IR drop) of the cathode voltage supplied to the cathode electrode.

도 4는 본 출원의 제1 실시예에 따른 표시 장치에서, 도 2의 절단선 I-I'의 단면도이다. 도 5는 도 4의 C 영역의 확대도이고, 도 6은 도 5의 D 영역의 확대도이다.4 is a cross-sectional view taken along line I-I 'of FIG. 2 in the display device according to the first exemplary embodiment of the present application. 5 is an enlarged view of region C of FIG. 4, and FIG. 6 is an enlarged view of region D of FIG. 5.

도 4 내지 도 6을 참조하면, 표시 장치(100)는 기판(110), 차광층(LS), 버퍼층(120), 박막 트랜지스터(T), 게이트 절연막(130), 층간 절연막(140), 패시베이션층(150), 평탄화층(160), 발광 소자(E), 뱅크(B), 봉지층(170), 제1 및 제2 보조 전원 라인(EVSS1, EVSS2), 보조 배선(AL), 컨택 패드(CP), 신호 패드(SP), 패드 보조 전극(PAE), 패드 전극(PE), 및 저장 커패시터(Cst)를 포함할 수 있다.4 to 6, the display device 100 includes a substrate 110, a light blocking layer LS, a buffer layer 120, a thin film transistor T, a gate insulating film 130, an interlayer insulating film 140, and passivation Layer 150, planarization layer 160, light emitting device E, bank B, encapsulation layer 170, first and second auxiliary power lines EVSS1, EVSS2, auxiliary wiring AL, contact pad (CP), a signal pad (SP), a pad auxiliary electrode (PAE), a pad electrode (PE), and a storage capacitor (Cst).

기판(110)은 베이스 기판으로서, 구부리거나 휠 수 있는 투명 플렉서블 기판일 수 있다. 일 예에 따르면, 기판(110)은 투명 폴리이미드(Polyimide) 재질을 포함할 수 있으나, 이에 한정되지 않고 폴리에틸렌 테레프탈레이드 (Polyethylene terephthalate) 등의 투명 플라스틱 재질로 이루어질 수 있다. 그리고, 폴리이미드 재질의 기판(110)은 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다.The substrate 110 is a base substrate, and may be a transparent flexible substrate that can be bent or bent. According to an example, the substrate 110 may include a transparent polyimide material, but is not limited thereto and may be made of a transparent plastic material such as polyethylene terephthalate. In addition, considering that a high temperature deposition process is performed on the polyimide substrate 110, a polyimide excellent in heat resistance capable of withstanding high temperature may be used.

일 예에 따르면, 기판(110)은 글라스 기판일 수 있다. 예를 들어, 기판(110)은 이산화규소(SiO2) 또는 산화알루미늄(Al2O3)을 주성분으로서 포함할 수 있다.According to an example, the substrate 110 may be a glass substrate. For example, the substrate 110 may include silicon dioxide (SiO2) or aluminum oxide (Al2O3) as a main component.

차광층(LS)은 박막 트랜지스터(T)와 중첩되도록 기판(110) 상에 배치될 수 있다. 예를 들어, 차광층(LS)은 기판(110) 상에 금속을 증착한 후 노광 패터닝을 수행하여 형성될 수 있다. 일 예에 따르면, 차광층(LS)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 은(Ag) 등의 금속 또는 그들의 합금으로 이루어질 수 있으나, 이에 한정되지 않고 당업계에 공지된 다양한 재료로 구현될 수 있다. 그리고, 차광층(LS)은 하부 차광층(LS1) 및 상부 차광층(LS2)을 포함할 수 있다.The light blocking layer LS may be disposed on the substrate 110 so as to overlap the thin film transistor T. For example, the light blocking layer LS may be formed by depositing a metal on the substrate 110 and then performing exposure patterning. According to an example, the light shielding layer LS may be made of a metal such as molybdenum (Mo), aluminum (Al), chromium (Cr), and silver (Ag) or an alloy thereof, but is not limited thereto. It can be implemented with various materials. In addition, the light blocking layer LS may include a lower light blocking layer LS1 and an upper light blocking layer LS2.

버퍼층(120)은 기판(110) 및 차광층(LS) 상에 배치될 수 있다. 일 예에 따르면, 버퍼층(120)은 복수의 무기막이 적층되어 형성될 수 있다. 예를 들어, 버퍼층(120)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 적층된 다중막으로 형성될 수 있다. 이러한 버퍼층은 기판(110)을 통해 발광 소자(E)에 침투하는 수분을 차단하기 위하여, 기판(110)의 상면 전체에 형성될 수 있다. 따라서, 버퍼층(120)은 복수의 무기막을 포함함으로써, 패널의 수분 투습도(WVTR, Water Vapor Transmission Rate)를 향상시킬 수 있다.The buffer layer 120 may be disposed on the substrate 110 and the light blocking layer LS. According to an example, the buffer layer 120 may be formed by stacking a plurality of inorganic films. For example, the buffer layer 120 may be formed of a multilayer film in which one or more inorganic films of a silicon oxide film (SiOx), a silicon nitride film (SiNx), and a silicon oxynitride film (SiON) are stacked. The buffer layer may be formed on the entire upper surface of the substrate 110 to block moisture from penetrating the light emitting device E through the substrate 110. Therefore, the buffer layer 120 may include a plurality of inorganic films, thereby improving the water vapor transmission rate (WVTR) of the panel.

박막 트랜지스터(T)는 복수의 발광 영역(EA) 각각에 중첩되도록 버퍼층(120) 상에 배치될 수 있다. 일 예에 따르면, 박막 트랜지스터(T)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.The thin film transistor T may be disposed on the buffer layer 120 to overlap each of the plurality of light emitting regions EA. According to an example, the thin film transistor T may include an active layer ACT, a gate electrode GE, a source electrode SE, and a drain electrode DE.

액티브층(ACT)은 기판(110)의 표시 영역(AA)에 마련될 수 있다. 액티브층(ACT)은 버퍼층(120) 상에 배치되고, 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)과 중첩될 수 있다. 액티브층(ACT)은 소스 전극(SE) 및 드레인 전극(DE)과 직접 접촉하고, 게이트 전극(GE)과 게이트 절연막(130)을 사이에 두고 마주할 수 있다.The active layer ACT may be provided in the display area AA of the substrate 110. The active layer ACT is disposed on the buffer layer 120 and may overlap the gate electrode GE, the source electrode SE, and the drain electrode DE. The active layer ACT may directly contact the source electrode SE and the drain electrode DE, and may face the gate electrode GE and the gate insulating layer 130 therebetween.

일 예에 따르면, 액티브층(ACT)은 채널 영역(ACT1) 및 소스/드레인 영역(ACT2)을 포함할 수 있다. 채널 영역(ACT1)은 액티브층(ACT)의 중앙 영역에 형성되고, 소스/드레인 영역(ACT2)은 채널 영역(ACT1)을 사이에 두고 서로 나란하게 형성될 수 있다. 채널 영역(ACT1)은 게이트 전극(GE)과 중첩되고, 소스/드레인 영역(ACT2)은 소스 전극(SE) 및 드레인 전극(DE)과 중첩될 수 있다.According to an example, the active layer ACT may include a channel region ACT1 and a source / drain region ACT2. The channel region ACT1 is formed in the central region of the active layer ACT, and the source / drain region ACT2 may be formed side by side with the channel region ACT1 interposed therebetween. The channel region ACT1 may overlap the gate electrode GE, and the source / drain region ACT2 may overlap the source electrode SE and the drain electrode DE.

게이트 절연막(130)은 액티브층(ACT) 상에 마련될 수 있다. 그리고, 게이트 절연막(130)은 버퍼층(120) 상에 마련될 수 있다. 구체적으로, 게이트 절연막(130)은 액티브층(ACT)의 채널 영역(ACT1) 상에 배치될 수 있고, 액티브층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다.The gate insulating layer 130 may be provided on the active layer ACT. In addition, the gate insulating layer 130 may be provided on the buffer layer 120. Specifically, the gate insulating layer 130 may be disposed on the channel region ACT1 of the active layer ACT, and insulate the active layer ACT from the gate electrode GE.

게이트 전극(GE)은 게이트 절연막(130) 상에 마련될 수 있다. 게이트 전극(GE)은 게이트 절연막(130)을 사이에 두고, 액티브층(ACT)의 채널 영역(ACT1)과 중첩될 수 있다. 일 예에 따르면, 게이트 전극(GE)은 하부 게이트 전극(GE1) 및 상부 게이트 전극(GE2)을 포함할 수 있다.The gate electrode GE may be provided on the gate insulating layer 130. The gate electrode GE may overlap the channel region ACT1 of the active layer ACT with the gate insulating layer 130 interposed therebetween. According to an example, the gate electrode GE may include a lower gate electrode GE1 and an upper gate electrode GE2.

층간 절연막(140)은 게이트 전극(GE) 상에 마련될 수 있다. 그리고, 층간 절연막(140)은 게이트 절연막(130) 및 버퍼층(120) 상에 마련될 수 있다. 층간 절연막(140)은 박막 트랜지스터(T)를 보호하는 기능을 수행할 수 있다. 층간 절연막(140)은 액티브층(ACT)과 소스 전극(SE) 또는 드레인 전극(DE)을 접촉시키기 위하여 해당 영역이 제거될 수 있다. 예를 들어, 층간 절연막(140)은 소스 전극(SE)이 관통하는 컨택홀, 및 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.The interlayer insulating layer 140 may be provided on the gate electrode GE. In addition, the interlayer insulating layer 140 may be provided on the gate insulating layer 130 and the buffer layer 120. The interlayer insulating layer 140 may function to protect the thin film transistor T. In the interlayer insulating layer 140, a corresponding region may be removed to contact the active layer ACT and the source electrode SE or the drain electrode DE. For example, the interlayer insulating layer 140 may include a contact hole through which the source electrode SE passes and a contact hole through which the drain electrode DE passes.

소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(140) 상에서 서로 이격되어 마련될 수 있다. 소스 전극(SE)은 층간 절연막(140)에 마련된 컨택홀을 통해 액티브층(ACT)의 소스/드레인 영역(ACT2)의 일단과 접촉하고, 드레인 전극(DE)은 층간 절연막(140)에 마련된 컨택홀을 통해 액티브층(ACT)의 소스/드레인 영역(ACT2)의 타단과 접촉할 수 있다. 그리고, 소스 전극(SE)은 패시베이션층(150)의 컨택홀 및 평탄화층(160)의 컨택홀을 통해 애노드 전극(AE)과 직접 접촉할 수 있다. 일 예에 따르면, 소스 전극(SE)은 하부 소스 전극(SE1) 및 상부 소스 전극(SE2)을 포함할 수 있다. 일 예에 따르면, 드레인 전극(DE)은 하부 드레인 전극(DE1) 및 상부 드레인 전극(DE2)을 포함할 수 있다.The source electrode SE and the drain electrode DE may be provided spaced apart from each other on the interlayer insulating layer 140. The source electrode SE contacts one end of the source / drain region ACT2 of the active layer ACT through a contact hole provided in the interlayer insulating layer 140, and the drain electrode DE contacts the contact provided in the interlayer insulating layer 140 Through the hole, the other end of the source / drain region ACT2 of the active layer ACT may be contacted. In addition, the source electrode SE may directly contact the anode electrode AE through the contact hole of the passivation layer 150 and the contact hole of the planarization layer 160. According to an example, the source electrode SE may include a lower source electrode SE1 and an upper source electrode SE2. According to an example, the drain electrode DE may include a lower drain electrode DE1 and an upper drain electrode DE2.

패시베이션층(150)은 박막 트랜지스터(T)를 덮을 수 있다. 구체적으로, 패시베이션층(150)은 층간 절연막(140), 소스 전극(SE) 및 드레인 전극(DE) 상에 마련되어, 소스 전극(SE) 및 드레인 전극(DE)을 보호하는 기능을 수행할 수 있다. 패시베이션층(150)은 애노드 전극(AE)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 패시베이션층(150)의 컨택홀은 애노드 전극(AE)을 관통시키기 위하여 평탄화층(160)의 컨택홀과 연결될 수 있다.The passivation layer 150 may cover the thin film transistor T. Specifically, the passivation layer 150 is provided on the interlayer insulating layer 140, the source electrode SE and the drain electrode DE, and can function to protect the source electrode SE and the drain electrode DE. . The passivation layer 150 may include a contact hole through which the anode electrode AE passes. Here, the contact hole of the passivation layer 150 may be connected to the contact hole of the planarization layer 160 to penetrate the anode electrode AE.

평탄화층(160)은 기판(110) 상에 배치되고, 표시 영역(AA)에 배치된 박막 트랜지스터(T)를 덮을 수 있다. 구체적으로, 평탄화층(160)은 패시베이션층(150) 상에 마련되어, 박막 트랜지스터(T)의 상단을 평탄화시킬 수 있다. 일 예에 따르면, 애노드 전극(AE)과 컨택 패드(CP)는 평탄화층(160)의 상단에서 서로 이격되게 마련될 수 있다. 예를 들어, 평탄화층(160)은 애노드 전극(AE)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 평탄화층(160)의 컨택홀은 애노드 전극(AE)을 관통시키기 위하여 패시베이션층(150)의 컨택홀과 연결될 수 있다.The planarization layer 160 may be disposed on the substrate 110 and cover the thin film transistor T disposed in the display area AA. Specifically, the planarization layer 160 is provided on the passivation layer 150 to planarize the top of the thin film transistor T. According to an example, the anode electrode AE and the contact pad CP may be provided to be spaced apart from each other at the top of the planarization layer 160. For example, the planarization layer 160 may include a contact hole through which the anode electrode AE passes. Here, the contact hole of the planarization layer 160 may be connected to the contact hole of the passivation layer 150 in order to penetrate the anode electrode AE.

발광 소자(E)는 표시 영역(AA)의 평탄화층(160) 상에 배치되고, 박막 트랜지스터(T)와 전기적으로 연결될 수 있다. 발광 소자(E)는 애노드 전극(AE), 발광층(EL), 및 캐소드 전극(CE)을 포함할 수 있다.The light emitting device E is disposed on the planarization layer 160 of the display area AA and may be electrically connected to the thin film transistor T. The light emitting device E may include an anode electrode AE, a light emitting layer EL, and a cathode electrode CE.

애노드 전극(AE)은 복수의 서브 픽셀(SP) 각각의 개구부에 배치될 수 있다. 구체적으로, 애노드 전극(AE)은 복수의 서브 픽셀(SP) 각각의 개구부를 정의하는 뱅크(B)에 의해 둘러싸일 수 있다. 애노드 전극(AE)의 일부는 뱅크(B)에 의해 덮일 수 있고, 애노드 전극(AE)의 다른 일부는 뱅크(B)에 의해 덮이지 않고 개구부를 통해 노출될 수 있다. 즉, 복수의 서브 픽셀(SP) 각각은 개구부를 통해 노출된 애노드 전극(AE)을 통해 광을 방출할 수 있다. 따라서, 복수의 서브 픽셀(SP) 각각의 개구부는 서브 픽셀(SP)의 발광 영역(EA)으로 정의될 수 있다.The anode electrode AE may be disposed in each opening of the plurality of sub-pixels SP. Specifically, the anode electrode AE may be surrounded by a bank B defining an opening of each of the plurality of sub-pixels SP. A portion of the anode electrode AE may be covered by the bank B, and another portion of the anode electrode AE may not be covered by the bank B and may be exposed through the opening. That is, each of the plurality of sub-pixels SP may emit light through the anode electrode AE exposed through the opening. Accordingly, the opening of each of the sub-pixels SP may be defined as the emission area EA of the sub-pixel SP.

애노드 전극(AE)은 표시 영역(AA)의 평탄화층(160) 상에 마련되고, 박막 트랜지스터(T)의 소스 전극(SE)과 전기적으로 연결될 수 있다. 애노드 전극(AE)은 평탄화층(160)에 마련된 컨택홀을 통해 박막 트랜지스터(T)의 소스 전극(SE)에 접촉될 수 있다. 애노드 전극(AE)은 제1 내지 제4 애노드 전극(AE1, AE2, AE3, AE4)을 포함할 수 있다.The anode electrode AE may be provided on the planarization layer 160 of the display area AA, and may be electrically connected to the source electrode SE of the thin film transistor T. The anode electrode AE may contact the source electrode SE of the thin film transistor T through a contact hole provided in the planarization layer 160. The anode electrode AE may include first to fourth anode electrodes AE1, AE2, AE3, and AE4.

제1 애노드 전극(AE1)은 애노드 전극(AE)의 최상부에 배치될 수 있다. 구체적으로, 제1 애노드 전극(AE1)은 제2 내지 제4 애노드 전극(AE2, AE3, AE4)을 덮을 수 있고, 제2 내지 제4 애노드 전극(AE2, AE3, AE4)이 외부로 노출되는 것을 방지할 수 있다. 따라서, 제1 애노드 전극(AE1)은 제2 내지 제4 애노드 전극(AE2, AE3, AE4)이 부식되는 것을 방지할 수 있다. 예를 들어, 제1 애노드 전극(AE1)의 산화도는 제2 및 제3 애노드 전극(AE2, AE3)의 산화도보다 낮을 수 있다. 그리고, 제1 애노드 전극(AE1)은 제2 및 제3 애노드 전극(AE2, AE3)보다 내식성이 강한 물질로 이루어질 수 있다.The first anode electrode AE1 may be disposed on the top of the anode electrode AE. Specifically, the first anode electrode AE1 may cover the second to fourth anode electrodes AE2, AE3, and AE4, and the second to fourth anode electrodes AE2, AE3, and AE4 are exposed to the outside. Can be prevented. Therefore, the first anode electrode AE1 may prevent corrosion of the second to fourth anode electrodes AE2, AE3, and AE4. For example, the oxidation degree of the first anode electrode AE1 may be lower than that of the second and third anode electrodes AE2 and AE3. In addition, the first anode electrode AE1 may be made of a material having stronger corrosion resistance than the second and third anode electrodes AE2 and AE3.

제1 애노드 전극(AE1)은 복수의 서브 픽셀(SP) 각각의 개구부를 통해 노출되어 광을 방출할 수 있다. 구체적으로, 제1 애노드 전극(AE1)은 서브 픽셀(SP)의 발광 영역(EA)에서 광을 방출함으로써, 픽셀 전극의 역할을 수행할 수 있다. 일 예에 따르면, 제1 애노드 전극(AE1)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물(TCO)로 이루어질 수 있다.The first anode electrode AE1 is exposed through the openings of each of the plurality of sub-pixels SP to emit light. Specifically, the first anode electrode AE1 emits light in the emission area EA of the sub-pixel SP, so that the first anode electrode AE1 may function as a pixel electrode. According to an example, the first anode electrode AE1 may be made of transparent conductive oxide (TCO), such as Indium Tin Oxide (ITO) or Indium Zinc Oxide (IZO).

제2 애노드 전극(AE2)은 제1 애노드 전극(AE1)의 아래에 배치될 수 있다. 구체적으로, 제2 애노드 전극(AE2)은 제1 애노드 전극(AE1)과 제3 애노드 전극(AE3) 사이에 형성될 수 있다. 일 예에 따르면, 제2 애노드 전극(AE2)은 제1 및 제4 애노드 전극(AE1, AE4)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 그리고, 제2 애노드 전극(AE2)은 애노드 전극(AE)의 전체 저항을 줄이기 위하여, 제1 및 제4 애노드 전극(AE1, AE4)보다 두껍게 형성될 수 있다.The second anode electrode AE2 may be disposed under the first anode electrode AE1. Specifically, the second anode electrode AE2 may be formed between the first anode electrode AE1 and the third anode electrode AE3. According to an example, the second anode electrode AE2 may be made of a metal having a relatively low resistance compared to the first and fourth anode electrodes AE1 and AE4. In addition, the second anode electrode AE2 may be formed thicker than the first and fourth anode electrodes AE1 and AE4 to reduce the overall resistance of the anode electrode AE.

일 예에 따르면, 제2 애노드 전극(AE2)은 반사 금속으로 이루어질 수 있다. 예를 들어, 제2 애노드 전극(AE2)은 몰리브덴 티타늄 합금(MoTi), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 및 티타늄(Ti) 중 하나로 이루어질 수 있다. 즉, 제2 애노드 전극(AE2)은 픽셀 전극의 역할을 수행하는 제1 애노드 전극(AE1)과 발광층(EL)의 후방에 배치됨으로써, 발광층(EL)에서 발생되는 광을 반사시킬 수 있고 광을 표시 장치(100)의 전방으로 집중시킬 수 있다.According to an example, the second anode electrode AE2 may be made of a reflective metal. For example, the second anode electrode AE2 may be formed of one of molybdenum titanium alloy (MoTi), aluminum (Al), silver (Ag), molybdenum (Mo), and titanium (Ti). That is, the second anode electrode AE2 is disposed behind the first anode electrode AE1 and the emission layer EL, which serve as pixel electrodes, so that light generated from the emission layer EL can be reflected and the light is emitted. The display device 100 can be focused forward.

제3 애노드 전극(AE3)은 제2 애노드 전극(AE2)의 아래에 배치될 수 있다. 구체적으로, 제3 애노드 전극(AE3)은 제2 애노드 전극(AE2)과 제4 애노드 전극(AE4) 사이에 형성될 수 있다. 일 예에 따르면, 제3 애노드 전극(AE3)은 제1 및 제4 애노드 전극(AE1, AE4)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 그리고, 제3 애노드 전극(AE3)은 애노드 전극(AE)의 전체 저항을 줄이기 위하여, 제1 및 제4 애노드 전극(AE1, AE4)보다 두껍게 형성될 수 있다.The third anode electrode AE3 may be disposed under the second anode electrode AE2. Specifically, the third anode electrode AE3 may be formed between the second anode electrode AE2 and the fourth anode electrode AE4. According to an example, the third anode electrode AE3 may be made of a metal having a relatively low resistance compared to the first and fourth anode electrodes AE1 and AE4. Further, the third anode electrode AE3 may be formed thicker than the first and fourth anode electrodes AE1 and AE4 in order to reduce the overall resistance of the anode electrode AE.

일 예에 따르면, 제3 애노드 전극(AE3)의 에칭 속도(Etching rate)는 제2 애노드 전극(AE2)의 에칭 속도(Etching rate)보다 빠를 수 있다. 구체적으로, 제3 애노드 전극(AE3)은 제2 애노드 전극(AE2)의 아래에 배치되어 제2 애노드 전극(AE2)보다 빠르게 에칭됨으로써, 제2 애노드 전극(AE2) 하부의 에칭량을 증가시킬 수 있다. 즉, 제3 애노드 전극(AE3)은 희생층의 역할을 수행할 수 있다. 예를 들어, 제3 애노드 전극(AE3)은 구리(Cu)와 같이 에칭 속도(Etching rate)가 빠른 물질로 이루어질 수 있다. 그리고, 애노드 전극(AE) 측면의 중간부는 제2 애노드 전극(AE2)의 측면과 제3 애노드 전극(AE3)의 측면의 경계에 해당할 수 있다. 결과적으로, 애노드 전극(AE) 측면의 중간부는 애노드 전극(AE)의 두께 방향을 기준으로 오목할 수 있다.According to an example, the etching rate of the third anode electrode AE3 may be faster than the etching rate of the second anode electrode AE2. Specifically, the third anode electrode AE3 is disposed under the second anode electrode AE2 to be etched faster than the second anode electrode AE2, thereby increasing the amount of etching under the second anode electrode AE2. have. That is, the third anode electrode AE3 may serve as a sacrificial layer. For example, the third anode electrode AE3 may be made of a material having a high etching rate, such as copper (Cu). In addition, the middle portion of the side of the anode electrode AE may correspond to the boundary between the side of the second anode electrode AE2 and the side of the third anode electrode AE3. As a result, the middle portion of the side of the anode electrode AE may be concave based on the thickness direction of the anode electrode AE.

제4 애노드 전극(AE4)은 평탄화층(160)의 평탄면 상에 마련될 수 있다. 구체적으로, 제4 애노드 전극(AE4)의 산화도는 제2 및 제3 애노드 전극(AE2, AE3)의 산화도보다 낮을 수 있다. 그리고, 제4 애노드 전극(AE4)은 애노드 전극(AE)과 평탄화층(160) 사이의 접착력을 강화시킬 수 있다. 일 예에 따르면, 제4 애노드 전극(AE4)은 ITO(Indium Tin Oxide) 또는 몰리브덴 티타늄 합금(MoTi)으로 이루어질 수 있다.The fourth anode electrode AE4 may be provided on the flat surface of the planarization layer 160. Specifically, the oxidation degree of the fourth anode electrode AE4 may be lower than that of the second and third anode electrodes AE2 and AE3. In addition, the fourth anode electrode AE4 may enhance adhesion between the anode electrode AE and the planarization layer 160. According to an example, the fourth anode electrode AE4 may be formed of ITO (Indium Tin Oxide) or molybdenum titanium alloy (MoTi).

발광층(EL)은 애노드 전극(AE)과 컨택 패드(CP) 상에 마련될 수 있다. 발광층(EL)은 픽셀 영역별로 구분되지 않고 전체 픽셀에 공통되도록 형성될 수 있다. 예를 들어, 발광층(EL)은 정공 수송층(Hole transporting layer), 발광층(Organic light emitting layer), 전자 수송층(Electron transporting layer)을 포함할 수 있다. 일 예에 따르면, 발광층(EL)은 발광층의 발광 효율 및 수명 등을 향상시키기 위한 적어도 하나 이상의 기능층을 더 포함할 수 있다.The emission layer EL may be provided on the anode electrode AE and the contact pad CP. The emission layer EL is not divided for each pixel region and may be formed to be common to all pixels. For example, the light emitting layer EL may include a hole transporting layer, an organic light emitting layer, and an electron transporting layer. According to an example, the light emitting layer EL may further include at least one functional layer for improving light emitting efficiency and lifetime of the light emitting layer.

일 예에 따르면, 발광층(EL)은 컨택 패드(CP)의 상면과 접촉하지만, 컨택 패드(CP)의 측면 일부와 접촉되지 않을 수 있다. 구체적으로, 컨택 패드(CP)의 측면 컨택부의 중간부가 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있고, 컨택 패드(CP)의 상부는 처마 형태를 가질 수 있다. 이에 따라, 발광층(EL)은 처마 형태를 갖는 컨택 패드(CP)의 상부에 의하여 측면 컨택부의 중간부와 접촉되지 않을 수 있다. 결과적으로, 본 출원에 따른 표시 장치는 발광층(EL)이 컨택 패드(CP)의 중간부와 접촉되지 않을 수 있고, 캐소드 전극(CE)에 별도의 전압을 인가하지 않고도 컨택 패드(CP)의 측면 컨택부와 캐소드 전극(CE)의 벤트부를 접촉시킬 수 있다.According to an example, the light emitting layer EL may contact the upper surface of the contact pad CP, but may not contact a part of the side surface of the contact pad CP. Specifically, the middle portion of the side contact portion of the contact pad CP may be concave based on the thickness direction of the contact pad CP, and the upper portion of the contact pad CP may have a cornice shape. Accordingly, the light emitting layer EL may not be in contact with the middle portion of the side contact portion by the upper portion of the contact pad CP having a cornice shape. As a result, in the display device according to the present application, the light emitting layer EL may not come into contact with the middle portion of the contact pad CP, and the side surface of the contact pad CP without applying a separate voltage to the cathode electrode CE The contact portion and the vent portion of the cathode electrode CE may be brought into contact.

캐소드 전극(CE)은 발광층(EL) 상에 마련될 수 있다. 캐소드 전극(CE)은 픽셀 영역별로 구분되지 않고 전체 픽셀에 공통되는 전극 형태로 구현될 수 있다. 일 예에 따르면, 캐소드 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물(TCO)로 이루어질 수 있다.The cathode electrode CE may be provided on the emission layer EL. The cathode electrode CE is not classified for each pixel area, and may be implemented as an electrode common to all pixels. According to an example, the cathode electrode CE may be made of a transparent conductive oxide (TCO) such as Indium Tin Oxide (ITO) or Indium Zinc Oxide (IZO).

캐소드 전극(CE)은 발광층(EL)이 형성되지 않는 영역에서 컨택 패드(CP)와 직접 접촉될 수 있다. 구체적으로, 발광층(EL)은 캐소드 컨택 영역(CCA)에서 컨택 패드(CP)의 측면 컨택부(SC)와 접촉되지 않을 수 있다. 이에 따라, 캐소드 전극(CE)은 캐소드 컨택 영역(CCA)을 제외한 영역에서 발광층(EL) 상에 형성될 수 있고, 캐소드 컨택 영역(CCA)에서 컨택 패드(CP)의 측면 컨택부(SC)와 직접 접촉될 수 있다.The cathode electrode CE may be in direct contact with the contact pad CP in an area where the emission layer EL is not formed. Specifically, the light emitting layer EL may not contact the side contact portion SC of the contact pad CP in the cathode contact region CCA. Accordingly, the cathode electrode CE may be formed on the emission layer EL in an area other than the cathode contact area CCA, and the side contact part SC of the contact pad CP in the cathode contact area CCA. Can be in direct contact.

캐소드 전극(CE)은 측면 컨택부(SC)와 직접 접촉하는 벤트부(BNT)를 포함할 수 있다. 구체적으로, 캐소드 전극(CE)은 제2 금속막(CP2)의 측면과 접촉된 제1 접촉부(CNT1), 및 제3 금속막(CP3)의 측면과 접촉된 제2 접촉부(CNT2)를 포함할 수 있다. 예를 들어, 제2 접촉부(CNT2)는 제1 접촉부(CNT1)로부터 절곡될 수 있고, 벤트부(BNT)는 제1 접촉부(CNT1)와 제2 접촉부(CNT2)의 사이에서 측면 컨택부(SC)의 중간부(SC_M)와 접촉될 수 있다. 따라서, 캐소드 전극(CE)은 컨택 패드(CP)의 측면 컨택부(SC)가 오목하게 형성되기 때문에, 측면 컨택부(SC)와 접촉하기 위하여 벤트부(BNT)를 가질 수 있다.The cathode electrode CE may include a vent portion BNT directly contacting the side contact portion SC. Specifically, the cathode electrode CE may include a first contact portion CNT1 in contact with the side surface of the second metal film CP2, and a second contact portion CNT2 in contact with the side surface of the third metal film CP3. Can be. For example, the second contact portion CNT2 may be bent from the first contact portion CNT1, and the vent portion BNT may have a side contact portion SC between the first contact portion CNT1 and the second contact portion CNT2. ) May be in contact with the middle part SC_M. Therefore, the cathode electrode CE may have a vent portion BNT to contact the side contact portion SC because the side contact portion SC of the contact pad CP is formed concavely.

캐소드 전극(CE)은 패시베이션층(150) 상에서 패드 전극(PE)과 서로 이격될수 있다. 일 예에 따르면, 캐소드 전극(CE)의 끝단은 표시 영역(AA)으로부터 패드 영역(PA)을 향하여 연장될 수 있고, 패시베이션층(150) 상에서 패드 전극(PE)과 서로 이격될 수 있다. 구체적으로, 캐소드 전극(CE)은 표시 영역(AA)의 발광층(EL)을 덮도록 증착될 수 있고, 봉지층(170)에 의해 덮일 수 있다. 따라서, 캐소드 전극(CE)은 봉지층(170)에 의해 패드 전극(PE)과 이격되면서, 패드 전극(PE)과 절연될 수 있다.The cathode electrode CE may be spaced apart from the pad electrode PE on the passivation layer 150. According to an example, the end of the cathode electrode CE may extend from the display area AA toward the pad area PA, and may be spaced apart from the pad electrode PE on the passivation layer 150. Specifically, the cathode electrode CE may be deposited to cover the light emitting layer EL of the display area AA, and may be covered by the encapsulation layer 170. Therefore, the cathode electrode CE may be insulated from the pad electrode PE while being separated from the pad electrode PE by the encapsulation layer 170.

뱅크(B)는 표시 영역(AA)의 평탄화층(160) 상에 배치되어 복수의 발광 영역(EA)과 캐소드 컨택 영역(CCA)을 구획할 수 있다. 구체적으로, 뱅크(B)는 복수의 서브 픽셀(SP) 각각의 개구부 사이에 배치됨으로써, 복수의 서브 픽셀(SP) 각각의 개구부를 정의할 수 있다. 예를 들어, 뱅크(B)는 애노드 전극(AE)의 일부를 덮을 수 있고, 뱅크(B)에 의해 덮이지 않는 애노드 전극(AE)의 다른 일부는 복수의 서브 픽셀(SP) 각각의 개구부를 통해 노출될 수 있다. 그리고, 뱅크(B)는 컨택 패드(CP)의 일부를 덮을 수 있고, 뱅크(B)에 의해 덮이지 않는 컨택 패드(CP)의 다른 일부는 캐소드 컨택 영역(CCA)을 통해 노출될 수 있다. 또한, 뱅크(B)는 애노드 전극(AE) 및 컨택 패드(CP) 사이에 배치되어, 인접한 애노드 전극(AE)과 컨택 패드(CP)를 전기적으로 절연할 수 있다.The bank B may be disposed on the planarization layer 160 of the display area AA to divide the plurality of light emitting areas EA and the cathode contact area CCA. Specifically, the bank B is disposed between the openings of each of the plurality of sub-pixels SP, thereby defining an opening of each of the plurality of sub-pixels SP. For example, the bank B may cover a portion of the anode electrode AE, and the other portion of the anode electrode AE not covered by the bank B may open each opening of each of the plurality of sub-pixels SP. Can be exposed through. Further, the bank B may cover a part of the contact pad CP, and the other part of the contact pad CP not covered by the bank B may be exposed through the cathode contact area CCA. In addition, the bank B is disposed between the anode electrode AE and the contact pad CP to electrically insulate the adjacent anode electrode AE and the contact pad CP.

봉지층(170)은 복수의 서브 픽셀(SP) 각각의 개구부와 뱅크(B)를 덮을 수 있다. 일 예에 따르면, 봉지층(170)은 캐소드 전극(CE)의 상단 전체에 마련될 수 있다. 봉지층(170)은 외부에서 유입될 수 있는 수분 등의 침투를 막아 발광층(EL)의 열화를 방지할 수 있다. 일 예에 따르면, 봉지층(170)은 적어도 하나의 무기막과 적어도 하나의 유기막의 조합으로 이루어질 수 있다.The encapsulation layer 170 may cover openings and banks B of each of the sub-pixels SP. According to an example, the encapsulation layer 170 may be provided on the entire upper end of the cathode electrode CE. The encapsulation layer 170 may prevent penetration of moisture or the like that may be introduced from the outside, thereby preventing deterioration of the light emitting layer EL. According to an example, the encapsulation layer 170 may be formed of a combination of at least one inorganic layer and at least one organic layer.

제1 보조 전원 라인(EVSS1)은 보조 배선(AL)과 전기적으로 연결되고, 게이트 전극(GE)과 동일층에서 동일한 물질로 이루어질 수 있다. 구체적으로, 제1 보조 전원 라인(EVSS1)은 게이트 절연막(130) 상에 배치될 수 있다. 예를 들어, 제1 보조 전원 라인(EVSS1)은 버퍼층(120)과 게이트 절연막(130)을 사이에 두고 제2 보조 전원 라인(EVSS2)과 중첩될 수 있다. 제1 보조 전원 라인(EVSS1)은 하부 제1 보조 전원 라인(EVSSa)과 상부 제1 보조 전원 라인(EVSSb)을 포함할 수 있다. 이러한 제1 보조 전원 라인(EVSS1)은 기판(110)의 일측 가장자리에 배치된 패드 전극(PE)을 통해 표시 구동 회로부(210)로부터 공급되는 저전위 전압을 컨택 패드(CP)에 제공할 수 있다.The first auxiliary power line EVSS1 is electrically connected to the auxiliary wiring AL, and may be made of the same material on the same layer as the gate electrode GE. Specifically, the first auxiliary power line EVSS1 may be disposed on the gate insulating layer 130. For example, the first auxiliary power line EVSS1 may overlap the second auxiliary power line EVSS2 with the buffer layer 120 and the gate insulating layer 130 interposed therebetween. The first auxiliary power line EVSS1 may include a lower first auxiliary power line EVSSa and an upper first auxiliary power line EVSSb. The first auxiliary power line EVSS1 may provide the contact pad CP with a low potential voltage supplied from the display driving circuit unit 210 through the pad electrode PE disposed on one edge of the substrate 110. .

제2 보조 전원 라인(EVSS2)은 보조 배선(AL)과 전기적으로 연결되고, 차광층(LS)과 동일층에서 동일한 물질로 이루어질 수 있다. 구체적으로, 제2 보조 전원 라인(EVSS2)은 기판(110) 상에 배치될 수 있다. 예를 들어, 제2 보조 전원 라인(EVSS2)은 버퍼층(120)과 게이트 절연막(130)을 사이에 두고 제1 보조 전원 라인(EVSS1)과 중첩될 수 있다. 제2 보조 전원 라인(EVSS2)은 하부 제2 보조 전원 라인(EVSSc)과 상부 제2 보조 전원 라인(EVSSd)을 포함할 수 있다. 이러한 제2 보조 전원 라인(EVSS2)은 기판(110)의 일측 가장자리에 배치된 패드 전극(PE)을 통해 표시 구동 회로부(210)로부터 공급되는 저전위 전압을 컨택 패드(CP)에 제공할 수 있다. The second auxiliary power line EVSS2 is electrically connected to the auxiliary wiring AL, and may be made of the same material in the same layer as the light blocking layer LS. Specifically, the second auxiliary power line EVSS2 may be disposed on the substrate 110. For example, the second auxiliary power line EVSS2 may overlap the first auxiliary power line EVSS1 with the buffer layer 120 and the gate insulating layer 130 interposed therebetween. The second auxiliary power line EVSS2 may include a lower second auxiliary power line EVSSc and an upper second auxiliary power line EVSSd. The second auxiliary power line EVSS2 may provide the contact pad CP with a low potential voltage supplied from the display driving circuit unit 210 through the pad electrode PE disposed on one edge of the substrate 110. .

이와 같이, 제1 및 제2 보조 전원 라인(EVSS1, EVSS2)은 보조 배선(AL)과 전기적으로 연결됨으로써, 컨택 패드(CP)와 연결되는 전극들의 두께의 합을 증가시킬 수 있다. 따라서, 제1 및 제2 보조 전원 라인(EVSS1, EVSS2)은 보조 배선(AL)과 전기적으로 연결됨으로써, 컨택 패드(CP)와 연결되는 전극들의 전체 저항을 감소시킬 수 있다.In this way, the first and second auxiliary power lines EVSS1 and EVSS2 are electrically connected to the auxiliary wiring AL to increase the sum of the thicknesses of the electrodes connected to the contact pad CP. Accordingly, the first and second auxiliary power lines EVSS1 and EVSS2 are electrically connected to the auxiliary wiring AL, thereby reducing the overall resistance of the electrodes connected to the contact pad CP.

보조 배선(AL)은 평탄화층(160) 상에서 소스 전극(SE) 및 드레인 전극(DE)과 서로 이격되게 배치될 수 있다. 그리고, 보조 배선(AL)은 평탄화층(160)에 마련된 컨택홀을 통해 컨택 패드(CP)와 전기적으로 연결될 수 있다. 구체적으로, 보조 배선(AL)은 평탄화층(160)에 마련된 컨택홀을 통해 컨택 패드(CP)와 접촉되고, 층간 절연막(140)에 마련된 컨택홀을 통해 제1 보조 전원 라인(EVSS1)과 접촉되며, 층간 절연막(140)과 버퍼층(120)에 마련된 컨택홀을 통해 제2 보조 전원 라인(EVSS2)과 접촉될 수 있다. 따라서, 컨택 패드(CP)와 연결된 보조 배선(AL)은 제1 및 제2 보조 전원 라인(EVSS1, EVSS2) 각각과 전기적으로 연결됨으로써, 컨택 패드(CP)와 연결되는 전극들의 두께의 합을 증가시킬 수 있다. 따라서, 보조 배선(AL)은 제1 및 제2 보조 전원 라인(EVSS1, EVSS2) 각각과 전기적으로 연결됨으로써, 컨택 패드(CP)와 연결되는 전극들의 전체 저항을 감소시킬 수 있다. 보조 배선(AL)은 하부 보조 배선(AL1) 및 상부 보조 배선(AL2)을 포함할 수 있다.The auxiliary wiring AL may be disposed on the planarization layer 160 to be spaced apart from the source electrode SE and the drain electrode DE. In addition, the auxiliary wire AL may be electrically connected to the contact pad CP through the contact hole provided in the planarization layer 160. Specifically, the auxiliary wiring AL contacts the contact pad CP through the contact hole provided in the planarization layer 160 and contacts the first auxiliary power line EVSS1 through the contact hole provided in the interlayer insulating layer 140. The second auxiliary power line EVSS2 may be contacted through a contact hole provided in the interlayer insulating layer 140 and the buffer layer 120. Therefore, the auxiliary wiring AL connected to the contact pad CP is electrically connected to each of the first and second auxiliary power lines EVSS1 and EVSS2, thereby increasing the sum of the thicknesses of the electrodes connected to the contact pad CP. I can do it. Accordingly, the auxiliary wiring AL may be electrically connected to each of the first and second auxiliary power lines EVSS1 and EVSS2, thereby reducing the overall resistance of the electrodes connected to the contact pad CP. The auxiliary wiring AL may include a lower auxiliary wiring AL1 and an upper auxiliary wiring AL2.

컨택 패드(CP)는 캐소드 컨택 영역(CCA)의 평탄화층(160) 상에 배치되고, 보조 배선(AL)과 전기적으로 연결될 수 있다. 컨택 패드(CP)는 평탄화층(160) 상에서 애노드 전극(AE)과 이격되게 배치될 수 있다. 그리고, 컨택 패드(CP)는 평탄화층(160)에 마련된 컨택홀을 통해 보조 배선(AL)과 전기적으로 연결될 수 있다. 컨택 패드(CP)는 제1 내지 제4 금속막(CP1, CP2, CP3, CP4)을 포함할 수 있다.The contact pad CP may be disposed on the planarization layer 160 of the cathode contact region CCA, and may be electrically connected to the auxiliary wiring AL. The contact pad CP may be disposed on the planarization layer 160 to be spaced apart from the anode electrode AE. In addition, the contact pad CP may be electrically connected to the auxiliary wiring AL through a contact hole provided in the planarization layer 160. The contact pad CP may include first to fourth metal films CP1, CP2, CP3, and CP4.

제1 금속막(CP1)은 컨택 패드(CP)의 최상부에 배치될 수 있다. 제1 금속막(CP1)은 발광층(EL) 아래에 배치될 수 있다. 구체적으로, 제1 금속막(CP1)은 제2 내지 제4 금속막(CP2, CP3, CP4)을 덮을 수 있고, 제2 내지 제4 금속막(CP2, CP3, CP4)이 외부로 노출되는 것을 방지할 수 있다. 따라서, 제1 금속막(CP1)은 제2 내지 제4 금속막(CP2, CP3, CP4)이 부식되는 것을 방지할 수 있다. 예를 들어, 제1 금속막(CP1)의 산화도는 제2 및 제3 금속막(CP2, CP3)의 산화도보다 낮을 수 있다. 그리고, 제1 금속막(CP1)은 제2 및 제3 금속막(CP2, CP3)보다 내식성이 강한 물질로 이루어질 수 있다.The first metal layer CP1 may be disposed on the top of the contact pad CP. The first metal layer CP1 may be disposed under the emission layer EL. Specifically, the first metal film CP1 may cover the second to fourth metal films CP2, CP3, and CP4, and the second to fourth metal films CP2, CP3, and CP4 are exposed to the outside. Can be prevented. Therefore, the first metal film CP1 can prevent the second to fourth metal films CP2, CP3, and CP4 from being corroded. For example, the degree of oxidation of the first metal layer CP1 may be lower than that of the second and third metal layers CP2 and CP3. In addition, the first metal film CP1 may be made of a material having stronger corrosion resistance than the second and third metal films CP2 and CP3.

일 예에 따르면, 제1 금속막(CP1)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)과 같은 투명 도전성 산화물(TCO)로 이루어질 수 있다. 그리고, 제1 금속막(CP1)은 제1 애노드 전극(AE1)과 동일한 물질로 이루어질 수 있다.According to an example, the first metal layer CP1 may be made of transparent conductive oxide (TCO), such as indium tin oxide (ITO) or indium zinc oxide (IZO). In addition, the first metal layer CP1 may be made of the same material as the first anode electrode AE1.

제2 금속막(CP2)은 제1 금속막(CP1)의 아래에 배치될 수 있다. 구체적으로, 제2 금속막(CP2)은 제1 금속막(CP1)과 제3 금속막(CP3) 사이에 형성될 수 있다. 일 예에 따르면, 제2 금속막(CP2)은 제1 및 제4 금속막(CP1, CP4)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 그리고, 제2 금속막(CP2)은 컨택 패드(CP)의 전체 저항을 줄이기 위하여, 제1 및 제4 금속막(CP1, CP4)보다 두껍게 형성될 수 있다.The second metal film CP2 may be disposed under the first metal film CP1. Specifically, the second metal film CP2 may be formed between the first metal film CP1 and the third metal film CP3. According to an example, the second metal film CP2 may be made of a metal having a relatively low resistance compared to the first and fourth metal films CP1 and CP4. In addition, the second metal layer CP2 may be formed thicker than the first and fourth metal layers CP1 and CP4 to reduce the overall resistance of the contact pad CP.

일 예에 따르면, 제2 금속막(CP2)은 반사 금속으로 이루어질 수 있다. 예를 들어, 제2 금속막(CP2)은 몰리브덴 티타늄 합금(MoTi), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 및 티타늄(Ti) 중 하나로 이루어질 수 있다. 그리고, 제2 금속막(CP2)은 제2 애노드 전극(AE2)과 동일한 물질로 이루어질 수 있다.According to an example, the second metal layer CP2 may be made of a reflective metal. For example, the second metal layer CP2 may be formed of one of molybdenum titanium alloy (MoTi), aluminum (Al), silver (Ag), molybdenum (Mo), and titanium (Ti). In addition, the second metal layer CP2 may be made of the same material as the second anode electrode AE2.

제2 금속막(CP2)의 두께는 제1 및 제4 금속막(CP1, CP4)보다 두꺼울 수 있다. 예를 들어, 제1 및 제4 금속막(CP1, CP4) 각각의 두께가 100 내지 500 옹스트롬(Å)인 경우, 제2 금속막(CP2)의 두께는 1000 내지 3000 옹스트롬(Å)일 수 있다. 구체적으로, 애노드 전극(AE) 및 컨택 패드(CP)를 이루는 물질이 평탄화층(160) 상에 마련된 후, 애노드 전극(AE) 및 컨택 패드(CP)는 에칭 공정을 통해 패터닝될 수 있다. 이 때, 컨택 패드(CP)의 에칭 공정에서, 제2 금속막(CP2)의 두께가 제1 금속막(CP1)의 두께보다 현저히 클 수 있고, 제2 금속막(CP2)의 에칭 속도(Etching rate)는 제1 금속막(CP1)의 에칭 속도(Etching rate) 보다 빠를 수 있다. 따라서, 제2 금속막(CP2) 하부의 에칭량은 제1 금속막(CP1)과 인접한 제2 금속막(CP2) 상부의 에칭량보다 많을 수 있다.The thickness of the second metal film CP2 may be thicker than the first and fourth metal films CP1 and CP4. For example, when the thickness of each of the first and fourth metal films CP1 and CP4 is 100 to 500 Angstroms, the thickness of the second metal film CP2 may be 1000 to 3000 Angstroms. . Specifically, after the material forming the anode electrode (AE) and the contact pad (CP) is provided on the planarization layer 160, the anode electrode (AE) and the contact pad (CP) may be patterned through an etching process. At this time, in the etching process of the contact pad CP, the thickness of the second metal film CP2 may be significantly greater than the thickness of the first metal film CP1, and the etching rate of the second metal film CP2 may be etched. rate) may be faster than the etching rate of the first metal layer CP1. Therefore, the etching amount under the second metal layer CP2 may be greater than the etching amount over the second metal layer CP2 adjacent to the first metal layer CP1.

제3 금속막(CP3)은 제2 금속막(CP2)의 아래에 배치될 수 있다. 구체적으로, 제3 금속막(CP3)은 제2 금속막(CP2)과 제4 금속막(CP4) 사이에 형성될 수 있다. 일 예에 따르면, 제3 금속막(CP3)은 제1 및 제4 금속막(CP1, CP4)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 그리고, 제3 금속막(CP3)은 컨택 패드(CP)의 전체 저항을 줄이기 위하여, 제1 및 제4 금속막(CP1, CP4)보다 두껍게 형성될 수 있다.The third metal film CP3 may be disposed under the second metal film CP2. Specifically, the third metal film CP3 may be formed between the second metal film CP2 and the fourth metal film CP4. According to an example, the third metal layer CP3 may be made of a metal having a relatively low resistance compared to the first and fourth metal layers CP1 and CP4. In addition, the third metal film CP3 may be formed thicker than the first and fourth metal films CP1 and CP4 to reduce the overall resistance of the contact pad CP.

컨택 패드(CP)는 캐소드 전극(CE)과 접촉되는 측면 컨택부(SC)를 포함할 수 있다. 구체적으로, 발광층(EL)은 컨택 패드(CP)의 상면과 접촉하지만, 컨택 패드(CP)의 측면 일부와 접촉되지 않을 수 있다. 예를 들어, 발광층(EL)은 제1 내지 제4 금속막(CP1, CP2, CP3, CP4) 각각의 측면과 접촉되지 않을 수 있다. 다른 예를 들어, 발광층(EL)은 제2 및 제3 금속막(CP2, CP3) 각각의 측면과 접촉되지 않을 수 있다. 또 다른 예를 들어, 발광층(EL)은 제2 금속막(CP2)의 측면과 접촉되지 않을 수 있다. 이와 같이, 발광층(EL)과 컨택 패드(CP)의 측면 형상에 따라 컨택 패드(CP) 측면의 일부와 접촉하지 않을 수 있고, 발광층(EL)과 컨택 패드(CP)의 측면이 접촉되지 않는 영역은 컨택 패드(CP)의 측면 컨택부(SC)로 정의될 수 있다. 그리고, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도보다 빠를수록, 제2 금속막(CP2)의 상면과 측면이 이루는 각도가 감소하여 발광층(EL)과 컨택 패드(CP)의 측면이 접촉되지 않는 영역이 증가할 수 있으며, 컨택 패드(CP)의 측면 컨택부(SC)의 영역이 증가할 수 있다.The contact pad CP may include a side contact portion SC in contact with the cathode electrode CE. Specifically, the light emitting layer EL is in contact with the top surface of the contact pad CP, but may not be in contact with a part of the side surface of the contact pad CP. For example, the light emitting layer EL may not contact the side surfaces of the first to fourth metal films CP1, CP2, CP3, and CP4. For another example, the emission layer EL may not contact the side surfaces of the second and third metal films CP2 and CP3, respectively. For another example, the light emitting layer EL may not contact the side surface of the second metal layer CP2. As such, depending on the side shape of the light emitting layer EL and the contact pad CP, it may not come into contact with a part of the side of the contact pad CP, and the area where the side of the light emitting layer EL and the contact pad CP do not contact May be defined as a side contact portion SC of the contact pad CP. In addition, as the etching rate of the third metal film CP3 is faster than the etching rate of the second metal film CP2, the angle between the top surface and the side surface of the second metal film CP2 decreases, thereby making contact with the light emitting layer EL. The area where the side surface of the pad CP does not contact may increase, and the area of the side contact portion SC of the contact pad CP may increase.

제3 금속막(CP3)의 두께는 제1 및 제4 금속막(CP1, CP4)보다 두꺼울 수 있다. 예를 들어, 제1 및 제4 금속막(CP1, CP4) 각각의 두께가 100 내지 500 옹스트롬(Å)인 경우, 제3 금속막(CP3)의 두께는 1000 내지 5000 옹스트롬(Å)일 수 있다. 그리고, 제3 금속막(CP3)의 두께는 제2 금속막(CP2)의 두께와 동일하거나 더 클 수 있다. 예를 들어, 제2 금속막(CP2)의 두께가 1000 내지 3000 옹스트롬(Å)인 경우, 제3 금속막(CP3)의 두께는 1000 내지 5000 옹스트롬(Å)일 수 있다. 따라서, 제3 금속막(CP3)의 두께가 제2 금속막(CP2)의 두께와 동일하거나 더 크게 형성됨으로써, 측면 컨택부(SC)의 중간부(SC_M)는 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있다. 따라서, 본 출원에 따른 표시 장치는 1000 내지 3000 옹스트롬(Å)의 두께를 갖는 제2 금속막(CP2)과 1000 내지 5000 옹스트롬(Å)의 두께를 갖는 제3 금속막(CP3)을 포함함으로써, 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1)을 감소시키는 동시에, 컨택 패드(CP) 전체의 두께를 증가시킬 수 있다.The thickness of the third metal film CP3 may be thicker than the first and fourth metal films CP1 and CP4. For example, when the thickness of each of the first and fourth metal films CP1 and CP4 is 100 to 500 Angstroms, the thickness of the third metal film CP3 may be 1000 to 5000 Angstroms. . In addition, the thickness of the third metal film CP3 may be the same as or greater than the thickness of the second metal film CP2. For example, when the thickness of the second metal film CP2 is 1000 to 3000 Angstroms, the thickness of the third metal film CP3 may be 1000 to 5000 Angstroms. Therefore, the thickness of the third metal film CP3 is equal to or greater than that of the second metal film CP2, so that the middle part SC_M of the side contact part SC is the thickness direction of the contact pad CP It may be concave based on. Accordingly, the display device according to the present application includes a second metal film CP2 having a thickness of 1000 to 3000 Angstroms and a third metal film CP3 having a thickness of 1000 to 5000 Angstroms, The angle (? 1) formed between the top surface and the side surface of the second metal layer CP2 may be reduced, and the thickness of the entire contact pad CP may be increased.

일 예에 따르면, 컨택 패드(CP)는 발광층(EL)이 측면 컨택부(SC)의 중간부(SC_M)에 접촉되지 않을 정도의 두께를 가질 수 있다. 예를 들어, 컨택 패드(CP)와 발광층(EL) 각각의 두께가 유사한 경우, 측면 컨택부(SC)의 중간부(SC_M)가 오목하게 형성되더라도 발광층(EL)이 측면 컨택부(SC)와 접촉될 수 있다. 그리고, 제2 금속막(CP2)의 두께가 두꺼워질수록, 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1)이 감소할 수 있고, 발광층(EL)이 측면 컨택부(SC)와 접촉되는 면적이 증가될 수 있다. 따라서, 본 출원에 따른 표시 장치는 제3 금속막(CP3)의 두께를 제2 금속막(CP2)의 두께보다 동일하거나 더 크게 형성함으로써, 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1)을 감소시키는 동시에, 컨택 패드(CP) 전체의 두께를 증가시킬 수 있다. 결과적으로, 본 출원에 따른 표시 장치는 발광층(EL)이 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않는 면적을 증가시킬 수 있다.According to an example, the contact pad CP may have a thickness such that the light emitting layer EL does not contact the middle portion SC_M of the side contact portion SC. For example, when the thickness of each of the contact pad CP and the light emitting layer EL is similar, the light emitting layer EL and the side contact portion SC are formed even though the middle portion SC_M of the side contact portion SC is concavely formed. Can be contacted. In addition, as the thickness of the second metal film CP2 becomes thicker, an angle (? 1) formed between the top surface and the side surface of the second metal film CP2 may decrease, and the light emitting layer EL may have a side contact portion SC ) May be increased. Accordingly, the display device according to the present application forms the same or greater than the thickness of the third metal film CP3 than the thickness of the second metal film CP2, thereby forming an angle formed by the top and side surfaces of the second metal film CP2. While reducing (? 1), the thickness of the entire contact pad CP can be increased. As a result, the display device according to the present application can increase the area where the light emitting layer EL does not contact the middle portion SC_M of the side contact portion SC.

일 예에 따르면, 애노드 전극(AE) 및 컨택 패드(CP)를 이루는 물질이 평탄화층(160) 상에 마련된 후, 애노드 전극(AE) 및 컨택 패드(CP)는 에칭 공정을 통해 패터닝될 수 있다. 그리고, 제3 금속막(CP3)의 에칭 속도(Etching rate)는 제2 금속막(CP2)의 에칭 속도(Etching rate)보다 빠를 수 있다. 예를 들어, 컨택 패드(CP)는 컨택 패드(CP)의 최상부에 배치된 제1 금속막(CP1)부터 컨택 패드(CP)의 최하부에 배치된 제4 금속막(CP4)까지 순차적으로 에칭될 수 있다. 즉, 제3 금속막(CP3)은 제2 금속막(CP2)의 하부가 에칭되어 제3 금속막(CP3)의 상부가 노출된 때부터 에칭이 시작될 수 있다. 따라서, 제3 금속막(CP3)은 제2 금속막(CP2)보다 에칭이 늦게 시작되기 때문에, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도와 동일하거나 느린 경우, 제2 금속막(CP2)의 측면은 테이퍼(Taper)진 형상을 가질 수 있다. 그리고, 제2 금속막(CP2)의 측면이 테이퍼(Taper)진 형상을 가지면, 발광층(EL)은 제2 금속막(CP2)의 측면 전체를 덮을 수 있다.According to an example, after the material constituting the anode electrode AE and the contact pad CP is provided on the planarization layer 160, the anode electrode AE and the contact pad CP may be patterned through an etching process. . In addition, the etching rate of the third metal film CP3 may be faster than the etching rate of the second metal film CP2. For example, the contact pad CP may be sequentially etched from the first metal film CP1 disposed on the top of the contact pad CP to the fourth metal film CP4 disposed on the bottom of the contact pad CP. Can be. That is, the etching of the third metal film CP3 may start from the time when the lower part of the second metal film CP2 is etched and the upper part of the third metal film CP3 is exposed. Therefore, since the etching of the third metal film CP3 starts later than that of the second metal film CP2, the etching rate of the third metal film CP3 is equal to or slower than the etching rate of the second metal film CP2. In this case, the side surface of the second metal film CP2 may have a tapered shape. In addition, when the side surface of the second metal film CP2 has a tapered shape, the light emitting layer EL may cover the entire side surface of the second metal film CP2.

하지만, 본 출원의 일 예에 따라, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도보다 빠른 경우, 제3 금속막(CP3)의 에칭이 제2 금속막(CP2)보다 늦게 시작하더라도 제3 금속막(CP3)은 아직 에칭되지 않은 제2 금속막(CP2)의 하단까지 에칭이 진행될 수 있다. 이 때, 아직 에칭되지 않은 제2 금속막(CP2)의 하단에 배치된 제3 금속막(CP3)이 먼저 에칭되면, 제2 금속막(CP2)의 하부가 제2 금속막(CP2)의 상부보다 에칭액에 노출되는 면적이 넓어질 수 있다. 따라서, 제3 금속막(CP3)은 제2 금속막(CP2)의 아래에 배치되어 제2 금속막(CP2)보다 빠르게 에칭됨으로써, 제2 금속막(CP2)의 하부에 에칭량이 적은 금속(또는 에칭 속도가 느린 금속)이 배치되는 경우보다 제2 금속막(CP2) 하부의 에칭량을 증가시킬 수 있다. 이와 같이, 제3 금속막(CP3)은 희생층의 역할을 수행할 수 있다. 예를 들어, 제3 금속막(CP3)은 구리(Cu)와 같이 에칭 속도(Etching rate)가 빠른 물질로 이루어질 수 있다. 그리고, 제2 금속막(CP2)의 하부가 제2 금속막(CP2)의 상부보다 에칭량이 많아지므로, 제2 금속막(CP2)의 측면은 역테이퍼(Reverse taper)진 형상을 가질 수 있다. 결과적으로, 측면 컨택부(SC)의 중간부(SC_M)는 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있다. 그리고, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도보다 빠를수록, 제2 금속막(CP2) 하부의 에칭량이 증가할수 있고, 측면 컨택부(SC)의 중간부(SC_M)가 더 오목해질 수 있다. 제2 금속막(CP2)의 측면이 역테이퍼(Reverse taper)진 형상을 가지면, 발광층(EL)이 제2 금속막(CP2)의 측면에 형성되지 않을 수 있고, 측면 컨택부(SC)의 중간부(SC_M)는 캐소드 전극(CE)에 별도의 전압을 인가하지 않고도 캐소드 전극(CE)의 벤트부(BNT)와 접촉될 수 있다However, according to an example of the present application, when the etching rate of the third metal film CP3 is faster than that of the second metal film CP2, the etching of the third metal film CP3 is performed by the second metal film ( Even if it starts later than CP2), the third metal film CP3 may be etched to the bottom of the second metal film CP2 that has not been etched. At this time, when the third metal film CP3 disposed on the bottom of the second metal film CP2 that has not been etched is first etched, the lower part of the second metal film CP2 is the upper part of the second metal film CP2. The area exposed to the etching solution may be wider. Therefore, the third metal film CP3 is disposed under the second metal film CP2 and is etched faster than the second metal film CP2, so that a metal (or less etching amount) is formed under the second metal film CP2. It is possible to increase the amount of etching under the second metal film CP2 than when the metal having a slow etching rate) is disposed. As such, the third metal layer CP3 may serve as a sacrificial layer. For example, the third metal layer CP3 may be made of a material having a high etching rate, such as copper (Cu). In addition, since the lower portion of the second metal layer CP2 is more etched than the upper portion of the second metal layer CP2, the side surface of the second metal layer CP2 may have a reverse taper shape. As a result, the middle portion SC_M of the side contact portion SC may be concave based on the thickness direction of the contact pad CP. And, as the etching rate of the third metal film CP3 is faster than that of the second metal film CP2, the amount of etching under the second metal film CP2 may increase, and the middle of the side contact portion SC The part SC_M may become more concave. If the side surface of the second metal film CP2 has a reverse taper shape, the light emitting layer EL may not be formed on the side surface of the second metal film CP2, and the middle of the side contact part SC The portion SC_M may be in contact with the vent portion BNT of the cathode electrode CE without applying a separate voltage to the cathode electrode CE.

도 6a 내지 도 6c에서, 측면 컨택부(SC)의 중간부(SC_M)가 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있고, 컨택 패드(CP)의 상부는 처마 형태를 가질 수 있다. 예를 들어, 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1, ?3, ?5)은 40도 내지 70도일 수 있다. 구체적으로, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도보다 빠른 경우, 제2 금속막(CP2) 하부의 에칭량이 증가될 수 있고 제2 금속막(CP2)의 측면은 역테이퍼(Reverse taper)진 형상을 가질 수 있다. 그리고, 제2 금속막(CP2)의 상면과 측면이 각(?1, ?3, ?5)이 40도 내지 70도이면, 발광층(EL)이 제2 금속막(CP2)의 측면에 형성되지 않을 수 있다. 또한, 제2 금속막(CP2)의 상면과 측면이 각(?1, ?3, ?5)이 작을수록(또는 제2 금속막(CP2)의 상면과 측면이 이루는 각이 40도에 가까워질수록), 발광층(EL)이 제2 금속막(CP2)의 측면에 형성되지 않는 면적이 증가할 수 있고, 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 컨택 면적을 증가시킬 수 있다. 여기에서, 제3 금속막(CP3)의 하면과 측면이 이루는 각(?2, ?4, ?6)은 30도 내지 60도일 수 있으나, 반드시 이에 한정되는 것은 아니다. 제3 금속막(CP3)의 하면과 측면이 이루는 각(?2, ?4, ?6)은 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1, ?3, ?5), 제2 금속막(CP2)과 제3 금속막(CP3) 각각의 두께에 따라 결정될 수 있다.6A to 6C, the middle portion SC_M of the side contact portion SC may be concave based on the thickness direction of the contact pad CP, and the upper portion of the contact pad CP may have a cornice shape. . For example, angles (? 1,? 3,? 5) formed by the top and side surfaces of the second metal layer CP2 may be 40 to 70 degrees. Specifically, when the etching rate of the third metal film CP3 is faster than that of the second metal film CP2, the etching amount under the second metal film CP2 may be increased and the second metal film CP2 The side of may have a reverse taper shape. In addition, when the angles (? 1,? 3,? 5) of the upper and side surfaces of the second metal film CP2 are 40 to 70 degrees, the light emitting layer EL is not formed on the side surfaces of the second metal film CP2. It may not. In addition, the smaller the angles (? 1,? 3,? 5) of the top and side surfaces of the second metal film CP2 (or the angle formed by the top and side surfaces of the second metal film CP2 becomes closer to 40 degrees. Collecting), the area where the light emitting layer EL is not formed on the side surface of the second metal film CP2 may increase, and the contact area between the middle part SC_M of the side contact part SC and the cathode electrode CE may be increased. Can be increased. Here, the angle (? 2,? 4,? 6) formed by the lower surface and the side surface of the third metal film CP3 may be 30 degrees to 60 degrees, but is not limited thereto. The angles (? 2,? 4,? 6) formed by the bottom and side surfaces of the third metal film CP3 are the angles (? 1,? 3,? 5) formed by the top and side surfaces of the second metal film CP2. The thickness of each of the second metal layer CP2 and the third metal layer CP3 may be determined.

이에 따라, 발광층(EL)은 처마 형태를 갖는 컨택 패드(CP)의 상부에 의하여 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않을 수 있다. 여기에서, 측면 컨택부(SC)의 중간부(SC_M)는 제2 금속막(CP2)의 측면과 제3 금속막(CP3)의 측면의 경계에 해당할 수 있다. 결과적으로, 본 출원에 따른 표시 장치는 발광층(EL)이 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않을 수 있고, 캐소드 전극(CE)에 별도의 전압을 인가하지 않고도 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 벤트부(BNT)를 접촉시킬 수 있다. 또한, 본 출원에 따른 표시 장치는 캐소드 전극(CE)에 별도의 전압을 인가하는 경우보다, 픽셀 어레이층(190)의 손상을 방지할 수 있고 캐소드 전극(CE)과 컨택 패드(CP)가 직접 접촉되는 영역을 정교하게 조절할 수 있다.Accordingly, the light emitting layer EL may not contact the middle portion SC_M of the side contact portion SC by the upper portion of the contact pad CP having the eaves shape. Here, the middle portion SC_M of the side contact portion SC may correspond to a boundary between the side surface of the second metal film CP2 and the side surface of the third metal film CP3. As a result, in the display device according to the present application, the light emitting layer EL may not contact the middle portion SC_M of the side contact portion SC, and the side contact portion without applying a separate voltage to the cathode electrode CE The intermediate portion SC_M of the SC and the vent portion BNT of the cathode electrode CE may be brought into contact. In addition, in the display device according to the present application, damage to the pixel array layer 190 can be prevented, and the cathode electrode CE and the contact pad CP are directly applied, rather than when a separate voltage is applied to the cathode electrode CE. The contact area can be precisely adjusted.

도 6a에서, 제2 및 제3 금속막(CP2, CP3)은 동일한 두께를 가질 수 있고, 제2 금속막(CP2)의 상면과 측면이 이루는 각은(?1)은 제3 금속막(CP3)의 하면과 측면이 이루는 각(?2)과 동일할 수 있다. 따라서, 발광층(EL)이 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않을 수 있고, 캐소드 전극(CE)에 별도의 전압을 인가하지 않고도 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 벤트부(BNT)를 접촉시킬 수 있다.In FIG. 6A, the second and third metal films CP2 and CP3 may have the same thickness, and an angle (? 1) formed by the top and side surfaces of the second metal film CP2 is (3) the third metal film CP3. ) May be the same as the angle formed by the lower surface and the side surface (? 2). Therefore, the light emitting layer EL may not be in contact with the middle portion SC_M of the side contact portion SC, and without applying a separate voltage to the cathode electrode CE, the middle portion SC_M of the side contact portion SC ) And the vent portion BNT of the cathode electrode CE.

도 6b에서, 제2 및 제3 금속막(CP2, CP3)은 동일한 두께를 가질 수 있고, 제2 금속막(CP2)의 상면과 측면이 이루는 각은(?3)은 제3 금속막(CP3)의 하면과 측면이 이루는 각(?4)보다 작을 수 있다. 즉, 도 6b에 도시된 측면 컨택부(SC)의 중간부(SC_M)는 도 6a에 도시된 측면 컨택부(SC)의 중간부(SC_M)보다 발광층(EL)이 접촉되기 어려운 구조를 가질 수 있다. 따라서, 도 6b에 도시된 실시예에 따른 표시 장치는 도 6a에 도시된 실시예에 따른 표시 장치보다 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 벤트부(BNT)를 용이하게 접촉시킬 수 있다.In FIG. 6B, the second and third metal films CP2 and CP3 may have the same thickness, and the angle formed by the top surface and the side surface of the second metal film CP2 (? 3) is the third metal film CP3. ) May be smaller than the angle formed by the lower surface and the side surface (? 4). That is, the middle portion SC_M of the side contact portion SC illustrated in FIG. 6B may have a structure in which the light emitting layer EL is more difficult to contact than the middle portion SC_M of the side contact portion SC illustrated in FIG. 6A. have. Accordingly, the display device according to the exemplary embodiment illustrated in FIG. 6B has a middle portion SC_M of the side contact portion SC and a vent portion BNT of the cathode electrode CE than the display device according to the exemplary embodiment illustrated in FIG. 6A. Can be easily contacted.

도 6c에서, 제3 금속막(CP3)의 두께는 제2 금속막(CP2)의 두께보다 두꺼울 수 있고, 제2 금속막(CP2)의 상면과 측면이 이루는 각은(?5)은 제3 금속막(CP3)의 하면과 측면이 이루는 각(?6)보다 작을 수 있다. 즉, 도 6c에 도시된 측면 컨택부(SC)의 중간부(SC_M)는 도 6a에 도시된 측면 컨택부(SC)의 중간부(SC_M)보다 발광층(EL)이 접촉되기 어려운 구조를 가질 수 있다. 따라서, 도 6c에 도시된 실시예에 따른 표시 장치는 도 6a에 도시된 실시예에 따른 표시 장치보다 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 벤트부(BNT)를 용이하게 접촉시킬 수 있다.In FIG. 6C, the thickness of the third metal film CP3 may be thicker than that of the second metal film CP2, and the angle formed by the top and side surfaces of the second metal film CP2 (? 5) is the third It may be smaller than the angle (? 6) formed by the lower surface and the side surface of the metal film CP3. That is, the intermediate portion SC_M of the side contact portion SC illustrated in FIG. 6C may have a structure in which the light emitting layer EL is more difficult to contact than the intermediate portion SC_M of the side contact portion SC illustrated in FIG. 6A. have. Accordingly, the display device according to the exemplary embodiment illustrated in FIG. 6C has an intermediate portion SC_M of the side contact portion SC and a vent portion BNT of the cathode electrode CE than the display device according to the exemplary embodiment illustrated in FIG. 6A. Can be easily contacted.

제4 금속막(CP4)은 평탄화층(160)의 평탄면 상에 마련될 수 있다. 구체적으로, 제4 금속막(CP4)의 산화도는 제2 및 제3 금속막(CP2, CP3)의 산화도보다 낮을 수 있다. 그리고, 제4 금속막(CP4)은 컨택 패드(CP)과 평탄화층(160) 사이의 접착력을 강화시킬 수 있다. 일 예에 따르면, 제4 금속막(CP4)은 ITO(Indium Tin Oxide) 또는 몰리브덴 티타늄 합금(MoTi)으로 이루어질 수 있다.The fourth metal layer CP4 may be provided on the flat surface of the planarization layer 160. Specifically, the degree of oxidation of the fourth metal layer CP4 may be lower than that of the second and third metal layers CP2 and CP3. In addition, the fourth metal layer CP4 may enhance adhesion between the contact pad CP and the planarization layer 160. According to an example, the fourth metal layer CP4 may be formed of ITO (Indium Tin Oxide) or molybdenum titanium alloy (MoTi).

신호 패드(SP)는 버퍼층(120) 상에 형성될 수 있다. 예를 들어, 신호 패드(SP)는 게이트 전극(GE)과 동일층에서 동일한 물질로 이루어질 수 있다. 신호 패드(SP)는 하부 신호 패드(SP1) 및 상부 신호 패드(SP2)를 포함할 수 있다.The signal pad SP may be formed on the buffer layer 120. For example, the signal pad SP may be made of the same material on the same layer as the gate electrode GE. The signal pad SP may include a lower signal pad SP1 and an upper signal pad SP2.

패드 보조 전극(PAE)은 패드 영역(PA)에 배치되어 패드 전극(PE)과 전기적으로 연결될 수 있다. 구체적으로, 패드 보조 전극(PAE)은 층간 절연막(140) 상에서 소스 전극(SE) 및 드레인 전극(DE)과 서로 이격되게 배치될 수 있다. 즉, 패드 보조 전극(PAE)은 소스 전극(SE) 및 드레인 전극(DE)과 동일층에서 동일한 물질로 이루어질 수 있다. 그리고, 패드 보조 전극(PAE)은 신호 패드(SP) 및 패드 전극(PE) 각각과 전기적으로 연결될 수 있다. 예를 들어, 패드 보조 전극(PAE)은 층간 절연막(140)에 마련된 컨택홀을 통해 신호 패드(SP)와 접촉할 수 있고, 패시베이션층(150)에 마련된 컨택홀을 통해 패드 전극(PE)과 접촉할 수 있다. 패드 보조 전극(PAE)은 하부 패드 보조 전극(PAE1) 및 상부 패드 보조 전극(PAE2)을 포함할 수 있다.The pad auxiliary electrode PAE may be disposed in the pad area PA to be electrically connected to the pad electrode PE. Specifically, the pad auxiliary electrode PAE may be disposed on the interlayer insulating layer 140 to be spaced apart from the source electrode SE and the drain electrode DE. That is, the pad auxiliary electrode PAE may be made of the same material on the same layer as the source electrode SE and the drain electrode DE. In addition, the pad auxiliary electrode PAE may be electrically connected to each of the signal pad SP and the pad electrode PE. For example, the pad auxiliary electrode PAE may contact the signal pad SP through the contact hole provided in the interlayer insulating layer 140, and the pad electrode PE and the pad electrode through the contact hole provided in the passivation layer 150. Can contact you. The pad auxiliary electrode PAE may include a lower pad auxiliary electrode PAE1 and an upper pad auxiliary electrode PAE2.

패드 전극(PE)은 패시베이션층(150) 상에 형성될 수 있고, 애노드 전극(AE) 및 컨택 패드(CP)와 동일한 물질로 이루어질 수 있다. 그리고, 패드 전극(PE)은 패드 보조 전극(PAE)과 전기적으로 연결될 수 있다. 예를 들어, 패드 전극(PE)은 패시베이션층(150)에 마련된 컨택홀을 통하여 패드 보조 전극(PAE)과 접촉할 수 있다. 패드 전극(PE)은 제1 내지 제4 패드 전극(PE1, PE2, PE3, PE4)을 포함할 수 있다.The pad electrode PE may be formed on the passivation layer 150 and may be made of the same material as the anode electrode AE and the contact pad CP. Further, the pad electrode PE may be electrically connected to the pad auxiliary electrode PAE. For example, the pad electrode PE may contact the pad auxiliary electrode PAE through a contact hole provided in the passivation layer 150. The pad electrode PE may include first to fourth pad electrodes PE1, PE2, PE3, and PE4.

제1 패드 전극(PE1)은 패드 전극(PE)의 최상부에 배치될 수 있다. 구체적으로, 제1 패드 전극(PE1)은 제2 내지 제4 패드 전극(PE2, PE3, PE4)을 덮을 수 있고, 제2 내지 제4 패드 전극(PE2, PE3, PE4)이 외부로 노출되는 것을 방지할 수 있다. 따라서, 제1 패드 전극(PE1)은 제2 내지 제4 패드 전극(PE2, PE3, PE4)이 부식되는 것을 방지할 수 있다. 예를 들어, 제1 패드 전극(PE1)의 산화도는 제2 및 제3 패드 전극(PE2, PE3)의 산화도보다 낮을 수 있다. 그리고, 제1 패드 전극(PE1)은 제2 및 제3 패드 전극(PE2, PE3)보다 내식성이 강한 물질로 이루어질 수 있다. 예를 들어, 제1 패드 전극(PE1)은 제1 애노드 전극(AE1) 및 제1 금속막(CP1)과 동일한 물질로 이루어질 수 있다.The first pad electrode PE1 may be disposed on the top of the pad electrode PE. Specifically, the first pad electrode PE1 may cover the second to fourth pad electrodes PE2, PE3, and PE4, and the second to fourth pad electrodes PE2, PE3, and PE4 may be exposed to the outside. Can be prevented. Therefore, the first pad electrode PE1 may prevent corrosion of the second to fourth pad electrodes PE2, PE3, and PE4. For example, the oxidation degree of the first pad electrode PE1 may be lower than the oxidation degree of the second and third pad electrodes PE2 and PE3. Further, the first pad electrode PE1 may be made of a material having stronger corrosion resistance than the second and third pad electrodes PE2 and PE3. For example, the first pad electrode PE1 may be made of the same material as the first anode electrode AE1 and the first metal film CP1.

제2 패드 전극(PE2)은 제1 패드 전극(PE1)의 아래에 배치될 수 있다. 구체적으로, 제2 패드 전극(PE2)은 제1 패드 전극(PE1)과 제3 패드 전극(PE3) 사이에 형성될 수 있다. 일 예에 따르면, 제2 패드 전극(PE2)은 제1 및 제4 패드 전극(PE1, PE4)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 그리고, 제2 패드 전극(PE2)은 패드 전극(PE)의 전체 저항을 줄이기 위하여, 제1 및 제4 패드 전극(PE1, PE4)보다 두껍게 형성될 수 있다. 예를 들어, 제2 패드 전극(PE2)은 제2 애노드 전극(AE2) 및 제2 금속막(CP2)과 동일한 물질로 이루어질 수 있다.The second pad electrode PE2 may be disposed under the first pad electrode PE1. Specifically, the second pad electrode PE2 may be formed between the first pad electrode PE1 and the third pad electrode PE3. According to an example, the second pad electrode PE2 may be made of a metal having a relatively low resistance compared to the first and fourth pad electrodes PE1 and PE4. In addition, the second pad electrode PE2 may be formed thicker than the first and fourth pad electrodes PE1 and PE4 to reduce the overall resistance of the pad electrode PE. For example, the second pad electrode PE2 may be made of the same material as the second anode electrode AE2 and the second metal film CP2.

제3 패드 전극(PE3)은 제2 패드 전극(PE2)의 아래에 배치될 수 있다. 구체적으로, 제3 패드 전극(PE3)은 제2 패드 전극(PE2)과 제4 패드 전극(PE4) 사이에 형성될 수 있다. 일 예에 따르면, 제3 패드 전극(PE3)은 제1 및 제4 패드 전극(PE1, PE4)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 그리고, 제3 패드 전극(PE3)은 패드 전극(PE)의 전체 저항을 줄이기 위하여, 제1 및 제4 패드 전극(PE1, PE4)보다 두껍게 형성될 수 있다. 예를 들어, 제3 패드 전극(PE3)은 제3 애노드 전극(AE3) 및 제3 금속막(CP3)과 동일한 물질로 이루어질 수 있다.The third pad electrode PE3 may be disposed under the second pad electrode PE2. Specifically, the third pad electrode PE3 may be formed between the second pad electrode PE2 and the fourth pad electrode PE4. According to an example, the third pad electrode PE3 may be made of a metal having a relatively low resistance compared to the first and fourth pad electrodes PE1 and PE4. In addition, the third pad electrode PE3 may be formed thicker than the first and fourth pad electrodes PE1 and PE4 to reduce the overall resistance of the pad electrode PE. For example, the third pad electrode PE3 may be made of the same material as the third anode electrode AE3 and the third metal film CP3.

제4 패드 전극(PE4)은 패시베이션층(150) 상에 마련될 수 있다. 구체적으로, 제4 패드 전극(PE4)의 산화도는 제2 및 제3 패드 전극(PE2, CP3)의 산화도보다 낮을 수 있다. 그리고, 제4 패드 전극(PE4)은 패드 전극(PE)과 패시베이션층(150) 사이의 접착력을 강화시킬 수 있다. 일 예에 따르면, 제4 패드 전극(PE4)은 ITO(Indium Tin Oxide) 또는 몰리브덴 티타늄 합금(MoTi)으로 이루어질 수 있다.The fourth pad electrode PE4 may be provided on the passivation layer 150. Specifically, the oxidation degree of the fourth pad electrode PE4 may be lower than that of the second and third pad electrodes PE2 and CP3. Also, the fourth pad electrode PE4 may enhance adhesion between the pad electrode PE and the passivation layer 150. According to an example, the fourth pad electrode PE4 may be formed of ITO (Indium Tin Oxide) or molybdenum titanium alloy (MoTi).

저장 커패시터(Cst)는 하부 커패시터 전극(BC), 중앙 커패시터 전극(MC), 및 상부 커패시터 전극(TC)을 포함할 수 있다. 구체적으로, 하부 커패시터 전극(BC)과 중앙 커패시터 전극(MC)은 버퍼층(120)을 사이에 두고 서로 마주할 수 있고, 중앙 커패시터 전극(MC)과 상부 커패시터 전극(TC)은 층간 절연막(140)을 사이에 두고 서로 마주할 수 있다. 따라서, 저장 커패시터(Cst)는 하부 커패시터 전극(BC)과 중앙 커패시터 전극(MC) 간에 커패시턴스를 형성하면서, 중앙 커패시터 전극(MC)과 상부 커패시터 전극(TC) 간에도 커패시턴스를 형성함으로써, 전체 커패시턴스를 증가시킬 수 있다.The storage capacitor Cst may include a lower capacitor electrode BC, a central capacitor electrode MC, and an upper capacitor electrode TC. Specifically, the lower capacitor electrode BC and the central capacitor electrode MC can face each other with the buffer layer 120 therebetween, and the central capacitor electrode MC and the upper capacitor electrode TC are interlayer insulating layers 140. Can face each other. Therefore, the storage capacitor Cst forms a capacitance between the lower capacitor electrode BC and the central capacitor electrode MC, while also forming the capacitance between the central capacitor electrode MC and the upper capacitor electrode TC, thereby increasing the overall capacitance. I can do it.

도 7은 본 출원의 제1 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타내는 공정 단면도로서, 이는 도 2에 도시된 절단선 I-I'의 공정 단면도이다.7 is a process cross-sectional view schematically showing a method of manufacturing a display device according to a first embodiment of the present application, which is a process cross-sectional view of the cutting line I-I 'shown in FIG. 2.

도 7a에서, 컨택 패드(CP)는 캐소드 컨택 영역(CCA)의 평탄화층(160) 상에 배치되고, 보조 배선(AL)과 전기적으로 연결될 수 있다. 컨택 패드(CP)는 평탄화층(160) 상에서 애노드 전극(AE)과 이격되게 배치될 수 있다. 그리고, 컨택 패드(CP)는 평탄화층(160)에 마련된 컨택홀을 통해 보조 배선(AL)과 전기적으로 연결될 수 있다. 컨택 패드(CP)는 제1 내지 제4 금속막(CP1, CP2, CP3, CP4)을 포함할 수 있다.In FIG. 7A, the contact pad CP is disposed on the planarization layer 160 of the cathode contact area CCA, and may be electrically connected to the auxiliary wiring AL. The contact pad CP may be disposed on the planarization layer 160 to be spaced apart from the anode electrode AE. In addition, the contact pad CP may be electrically connected to the auxiliary wiring AL through a contact hole provided in the planarization layer 160. The contact pad CP may include first to fourth metal films CP1, CP2, CP3, and CP4.

일 예에 따르면, 애노드 전극(AE), 패드 전극(PE), 및 컨택 패드(CP)를 이루는 물질이 평탄화층(160) 상에 마련된 후, 애노드 전극(AE), 패드 전극(PE), 및 컨택 패드(CP)는 에칭 공정을 통해 패터닝될 수 있다. 여기에서, 제2 금속막(CP2)은 몰리브덴 티타늄 합금(MoTi), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 및 티타늄(Ti) 중 하나로 이루어질 수 있고, 제3 금속막(CP3)은 구리(Cu)로 이루어질 수 있다. 그리고, 애노드 전극(AE) 및 패드 전극(PE)은 컨택 패드(CP)와 동일 공정에서 동일한 물질로 이루어지므로, 제2 애노드 전극(AE2) 및 제2 패드 전극(PE2)은 제2 금속막(CP2)과 동일한 물질로 이루어질 수 있고, 제3 애노드 전극(AE3) 및 제3 패드 전극(PE3)은 제3 금속막(CP3)과 동일한 물질로 이루어질 수 있다. 이에 따라, 제3 금속막(CP3)의 에칭 속도는 제2 금속막(CP2)의 에칭 속도보다 빠를 수 있다. 그리고, 제3 애노드 전극(AE3)의 에칭 속도는 제2 애노드 전극(AE2)의 에칭 속도보다 빠를 수 있고, 제3 패드 전극(PE3)의 에칭 속도는 제2 패드 전극(PE2)의 에칭 속도보다 빠를 수 있다. 따라서, 제3 금속막(CP3)은 제2 금속막(CP2)의 아래에 배치되어 제2 금속막(CP2)보다 빠르게 에칭됨으로써, 제2 금속막(CP2)의 하부에 에칭량이 적은 금속(또는 에칭 속도가 느린 금속)이 배치되는 경우보다 제2 금속막(CP2) 하부의 에칭량을 증가시킬 수 있다. 결과적으로, 컨택 패드(CP) 측면의 중간부는 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있다. 그리고, 애노드 전극(AE)의 양 측면 각각의 중간부는 애노드 전극(AE)의 두께 방향을 기준으로 오목할 수 있고, 패드 전극(PE)의 양 측면 각각의 중간부는 두께 방향을 기준으로 오목할 수 있다.According to an example, after the anode electrode (AE), the pad electrode (PE), and the materials forming the contact pad (CP) are provided on the planarization layer 160, the anode electrode (AE), the pad electrode (PE), and The contact pad CP may be patterned through an etching process. Here, the second metal film CP2 may be made of one of molybdenum titanium alloy (MoTi), aluminum (Al), silver (Ag), molybdenum (Mo), and titanium (Ti), and the third metal film CP3 ) May be made of copper (Cu). In addition, since the anode electrode AE and the pad electrode PE are made of the same material in the same process as the contact pad CP, the second anode electrode AE2 and the second pad electrode PE2 have a second metal film ( CP2), and the third anode electrode AE3 and the third pad electrode PE3 may be made of the same material as the third metal film CP3. Accordingly, the etching rate of the third metal film CP3 may be faster than that of the second metal film CP2. And, the etching rate of the third anode electrode AE3 may be faster than that of the second anode electrode AE2, and the etching rate of the third pad electrode PE3 may be higher than that of the second pad electrode PE2. It can be fast. Therefore, the third metal film CP3 is disposed under the second metal film CP2 and is etched faster than the second metal film CP2, so that a metal (or less etching amount) is formed under the second metal film CP2. It is possible to increase the amount of etching under the second metal film CP2 than when the metal having a slow etching rate) is disposed. As a result, the middle portion of the side surface of the contact pad CP may be concave based on the thickness direction of the contact pad CP. And, the middle portion of each side of the anode electrode AE may be concave based on the thickness direction of the anode electrode AE, and the middle portion of each side of the pad electrode PE may be concave based on the thickness direction. have.

일 예에 따르면, 애노드 전극(AE), 패드 전극(PE), 및 컨택 패드(CP)는 동일한 공정을 통해 한번에 패터닝될 수 있다. 즉, 컨택 패드(CP)의 일측면의 중간부가 컨택 패드(CP)의 두께 방향을 기준으로 오목하게 형성되는 과정에서, 컨택 패드(CP)의 일측면과 반대되는 타측면의 중간부와, 애노드 전극(AE)의 양 측면 각각의 중간부와, 패드 전극(PE)의 양 측면 각각의 중간부는 두께 방향을 기준으로 오목하게 형성될 수 있다.According to an example, the anode electrode AE, the pad electrode PE, and the contact pad CP may be patterned at once through the same process. That is, in the process in which the middle portion of one side of the contact pad CP is formed concave based on the thickness direction of the contact pad CP, the middle portion of the other side opposite to one side of the contact pad CP and the anode The middle portion of each side of the electrode AE and the middle portion of each side of the pad electrode PE may be concave based on the thickness direction.

도 7b에서, 발광층(EL)은 컨택 패드(CP)의 상면과 접촉하지만, 컨택 패드(CP)의 측면 일부와 접촉되지 않을 수 있다. 구체적으로, 측면 컨택부(SC)의 중간부(SC_M)는 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있고, 컨택 패드(CP)의 상부는 처마 형태를 가질 수 있다. 이에 따라, 발광층(EL)은 처마 형태를 갖는 컨택 패드(CP)의 상부에 의하여 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않을 수 있다.In FIG. 7B, the light emitting layer EL is in contact with the top surface of the contact pad CP, but may not be in contact with a part of the side surface of the contact pad CP. Specifically, the middle portion SC_M of the side contact portion SC may be concave based on the thickness direction of the contact pad CP, and the upper portion of the contact pad CP may have a cornice shape. Accordingly, the light emitting layer EL may not contact the middle portion SC_M of the side contact portion SC by the upper portion of the contact pad CP having the eaves shape.

도 7c에서, 캐소드 전극(CE)은 측면 컨택부(SC)와 직접 접촉하는 벤트부(BNT)를 포함할 수 있다. 구체적으로, 발광층(EL)은 측면 컨택부(SC)와 접촉되지 않을 수 있고, 캐소드 전극(CE)은 별도의 전압을 인가받지 않고도 컨택 패드(CP)의 측면 컨택부(SC)와 접촉될 수 있다.In FIG. 7C, the cathode electrode CE may include a vent portion BNT directly contacting the side contact portion SC. Specifically, the light emitting layer EL may not be in contact with the side contact portion SC, and the cathode electrode CE may be in contact with the side contact portion SC of the contact pad CP without receiving a separate voltage. have.

따라서, 본 출원에 따른 표시 장치는 캐소드 전극(CE)을 컨택 패드(CP)의 측면과 직접 접촉시킴으로써, 캐소드 전극(CE)에 공급되는 캐소드 전압(CE)의 전압 강하(IR drop)에 의한 휘도 불균일을 방지할 수 있다. 그리고, 본 출원에 따른 표시 장치는 마스크 공정 수를 저감시키고 캐소드 전극(CE)과 컨택 패드(CP)가 직접 접촉되는 영역의 개수를 조절할 수 있으며, 캐소드 전극(CE)과 컨택 패드(CP)가 직접 접촉되는 영역의 면적을 감소시켜 발광 영역을 증가시킬 수 있다. 또한, 본 출원에 따른 표시 장치는 캐소드 전극(CE)에 별도의 전압을 인가하지 않고도 컨택 패드(CP)의 측면 컨택부(SC)와 캐소드 전극(CE)의 벤트부(BNT)를 접촉시킴으로써, 캐소드 전극(CE)에 별도의 전압을 인가하는 경우보다, 픽셀 어레이층(190)의 손상을 방지할 수 있고 캐소드 전극(CE)과 컨택 패드(CP)가 직접 접촉되는 영역을 정교하게 조절할 수 있다.Therefore, in the display device according to the present application, the cathode electrode CE is brought into direct contact with the side surface of the contact pad CP, so that the luminance due to the IR drop of the cathode voltage CE supplied to the cathode electrode CE Non-uniformity can be prevented. In addition, the display device according to the present application can reduce the number of mask processes and control the number of areas in which the cathode electrode CE and the contact pad CP are in direct contact, and the cathode electrode CE and the contact pad CP are The light emitting area can be increased by reducing the area of the directly contacting area. In addition, the display device according to the present application may contact the side contact portion SC of the contact pad CP and the vent portion BNT of the cathode electrode CE without applying a separate voltage to the cathode electrode CE, Rather than when a separate voltage is applied to the cathode electrode CE, damage to the pixel array layer 190 can be prevented and an area where the cathode electrode CE and the contact pad CP are directly contacted can be precisely adjusted. .

도 8은 본 출원의 제2 실시예에 따른 표시 장치에서, 도 2의 절단선 I-I'의 단면도이다. 도 9는 도 8의 F 영역의 확대도이고, 도 10은 도 9의 G 영역의 확대도이다. 여기에서, 도 8 내지 도 10에 도시된 표시 장치는 도 4 내지 도 6의 표시 장치와 컨택 패드(CP), 애노드 전극(AE), 및 패드 전극(PE)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.8 is a cross-sectional view of the cutting line I-I 'of FIG. 2 in the display device according to the second exemplary embodiment of the present application. FIG. 9 is an enlarged view of region F of FIG. 8, and FIG. 10 is an enlarged view of region G of FIG. 9. Here, the display device illustrated in FIGS. 8 to 10 is different from the display device of FIGS. 4 to 6 and the configuration of the contact pad CP, anode electrode AE, and pad electrode PE, and the above-described display device is used. The same configuration as the configuration will be briefly described or omitted.

컨택 패드(CP)는 캐소드 컨택 영역(CCA)의 평탄화층(160) 상에 배치되고, 보조 배선(AL)과 전기적으로 연결될 수 있다. 컨택 패드(CP)는 평탄화층(160) 상에서 애노드 전극(AE)과 이격되게 배치될 수 있다. 그리고, 컨택 패드(CP)는 평탄화층(160)에 마련된 컨택홀을 통해 보조 배선(AL)과 전기적으로 연결될 수 있다. 컨택 패드(CP)는 제1 내지 제3 금속막(CP1, CP2, CP3)을 포함할 수 있다.The contact pad CP may be disposed on the planarization layer 160 of the cathode contact region CCA, and may be electrically connected to the auxiliary wiring AL. The contact pad CP may be disposed on the planarization layer 160 to be spaced apart from the anode electrode AE. In addition, the contact pad CP may be electrically connected to the auxiliary wiring AL through a contact hole provided in the planarization layer 160. The contact pad CP may include first to third metal films CP1, CP2, and CP3.

제1 금속막(CP1)은 컨택 패드(CP)의 최상부에 배치될 수 있다. 제1 금속막(CP1)은 발광층(EL) 아래에 배치될 수 있다. 구체적으로, 제1 금속막(CP1)은 제2 및 제3 금속막(CP2, CP3)을 덮을 수 있고, 제2 및 제3 금속막(CP2, CP3)이 외부로 노출되는 것을 방지할 수 있다. 따라서, 제1 금속막(CP1)은 제2 및 제3 금속막(CP2, CP3)이 부식되는 것을 방지할 수 있다. 예를 들어, 제1 금속막(CP1)의 산화도는 제2 및 제3 금속막(CP2, CP3)의 산화도보다 낮을 수 있다. 그리고, 제1 금속막(CP1)은 제2 및 제3 금속막(CP2, CP3)보다 내식성이 강한 물질로 이루어질 수 있다.The first metal layer CP1 may be disposed on the top of the contact pad CP. The first metal layer CP1 may be disposed under the emission layer EL. Specifically, the first metal film CP1 may cover the second and third metal films CP2 and CP3, and the second and third metal films CP2 and CP3 may be prevented from being exposed to the outside. . Therefore, the first metal film CP1 can prevent the second and third metal films CP2 and CP3 from being corroded. For example, the degree of oxidation of the first metal layer CP1 may be lower than that of the second and third metal layers CP2 and CP3. In addition, the first metal film CP1 may be made of a material having stronger corrosion resistance than the second and third metal films CP2 and CP3.

일 예에 따르면, 제1 금속막(CP1)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물(TCO)로 이루어질 수 있다. 그리고, 제1 금속막(CP1)은 제1 애노드 전극(AE1) 및 제1 패드 전극(PE1)과 동일한 물질로 이루어질 수 있다.According to an example, the first metal layer CP1 may be made of a transparent conductive oxide (TCO) such as Indium Tin Oxide (ITO) or Indium Zinc Oxide (IZO). In addition, the first metal layer CP1 may be made of the same material as the first anode electrode AE1 and the first pad electrode PE1.

제2 금속막(CP2)은 제1 금속막(CP1)의 아래에 배치될 수 있다. 구체적으로, 제2 금속막(CP2)은 제1 금속막(CP1)과 제3 금속막(CP3) 사이에 형성될 수 있다. 일 예에 따르면, 제2 금속막(CP2)은 제1 금속막(CP1)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 그리고, 제2 금속막(CP2)은 컨택 패드(CP)의 전체 저항을 줄이기 위하여, 제1 금속막(CP1)보다 두껍게 형성될 수 있다.The second metal film CP2 may be disposed under the first metal film CP1. Specifically, the second metal film CP2 may be formed between the first metal film CP1 and the third metal film CP3. According to an example, the second metal layer CP2 may be made of a metal having a relatively low resistance compared to the first metal layer CP1. In addition, the second metal layer CP2 may be formed thicker than the first metal layer CP1 to reduce the overall resistance of the contact pad CP.

일 예에 따르면, 제2 금속막(CP2)은 반사 금속으로 이루어질 수 있다. 예를 들어, 제2 금속막(CP2)은 몰리브덴 티타늄 합금(MoTi), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 및 티타늄(Ti) 중 하나로 이루어질 수 있다. 그리고, 제2 금속막(CP2)은 제2 애노드 전극(AE2) 및 제2 패드 전극(PE2)과 동일한 물질로 이루어질 수 있다.According to an example, the second metal layer CP2 may be made of a reflective metal. For example, the second metal layer CP2 may be formed of one of molybdenum titanium alloy (MoTi), aluminum (Al), silver (Ag), molybdenum (Mo), and titanium (Ti). In addition, the second metal layer CP2 may be made of the same material as the second anode electrode AE2 and the second pad electrode PE2.

제2 금속막(CP2)의 두께는 제1 금속막(CP1)보다 두꺼울 수 있다. 예를 들어, 제1 금속막(CP1)의 두께가 100 내지 500 옹스트롬(Å)인 경우, 제2 금속막(CP2)의 두께는 1000 내지 3000 옹스트롬(Å)일 수 있다. 구체적으로, 애노드 전극(AE) 및 컨택 패드(CP)를 이루는 물질이 평탄화층(160) 상에 마련된 후, 애노드 전극(AE) 및 컨택 패드(CP)는 에칭 공정을 통해 패터닝될 수 있다. 이 때, 컨택 패드(CP)의 에칭 공정에서, 제2 금속막(CP2)의 두께가 제1 금속막(CP1)의 두께보다 현저히 클 수 있고, 제2 금속막(CP2)의 에칭 속도(Etching rate)는 제1 금속막(CP1)의 에칭 속도(Etching rate) 보다 빠를 수 있다. 따라서, 제2 금속막(CP2) 하부의 에칭량은 제1 금속막(CP1)과 인접한 제2 금속막(CP2) 상부의 에칭량보다 많을 수 있다.The thickness of the second metal layer CP2 may be greater than that of the first metal layer CP1. For example, when the thickness of the first metal film CP1 is 100 to 500 Angstroms, the thickness of the second metal film CP2 may be 1000 to 3000 Angstroms. Specifically, after the material forming the anode electrode (AE) and the contact pad (CP) is provided on the planarization layer 160, the anode electrode (AE) and the contact pad (CP) may be patterned through an etching process. At this time, in the etching process of the contact pad CP, the thickness of the second metal film CP2 may be significantly greater than the thickness of the first metal film CP1, and the etching rate of the second metal film CP2 may be etched. rate) may be faster than the etching rate of the first metal layer CP1. Therefore, the etching amount under the second metal layer CP2 may be greater than the etching amount over the second metal layer CP2 adjacent to the first metal layer CP1.

제3 금속막(CP3)은 제2 금속막(CP2)의 아래에 배치될 수 있다. 구체적으로, 제3 금속막(CP3)은 제2 금속막(CP2)과 평탄화층(160) 사이에 형성될 수 있다. 일 예에 따르면, 제3 금속막(CP3)은 제1 금속막(CP1)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 그리고, 제3 금속막(CP3)은 컨택 패드(CP)의 전체 저항을 줄이기 위하여, 제1 금속막(CP1)보다 두껍게 형성될 수 있다.The third metal film CP3 may be disposed under the second metal film CP2. Specifically, the third metal layer CP3 may be formed between the second metal layer CP2 and the planarization layer 160. According to an example, the third metal layer CP3 may be made of a metal having a relatively low resistance compared to the first metal layer CP1. In addition, the third metal film CP3 may be formed thicker than the first metal film CP1 to reduce the overall resistance of the contact pad CP.

제3 금속막(CP3)의 두께는 제1 금속막(CP1)보다 두꺼울 수 있다. 예를 들어, 제1 금속막(CP1) 각각의 두께가 100 내지 500 옹스트롬(Å)인 경우, 제3 금속막(CP3)의 두께는 1000 내지 5000 옹스트롬(Å)일 수 있다. 그리고, 제3 금속막(CP3)의 두께는 제2 금속막(CP2)의 두께와 동일하거나 더 클 수 있다. 예를 들어, 제2 금속막(CP2)의 두께가 1000 내지 3000 옹스트롬(Å)인 경우, 제3 금속막(CP3)의 두께는 1000 내지 5000 옹스트롬(Å)일 수 있다. 따라서, 제3 금속막(CP3)의 두께가 제2 금속막(CP2)의 두께와 동일하거나 더 크게 형성됨으로써, 측면 컨택부(SC)의 중간부(SC_M)는 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있다. 따라서, 본 출원에 따른 표시 장치는 1000 내지 3000 옹스트롬(Å)의 두께를 갖는 제2 금속막(CP2)과 1000 내지 5000 옹스트롬(Å)의 두께를 갖는 제3 금속막(CP3)을 포함함으로써, 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1)을 감소시키는 동시에, 컨택 패드(CP) 전체의 두께를 증가시킬 수 있다.The thickness of the third metal layer CP3 may be greater than that of the first metal layer CP1. For example, when the thickness of each of the first metal films CP1 is 100 to 500 Angstroms, the thickness of the third metal films CP3 may be 1000 to 5000 Angstroms. In addition, the thickness of the third metal film CP3 may be the same as or greater than the thickness of the second metal film CP2. For example, when the thickness of the second metal film CP2 is 1000 to 3000 Angstroms, the thickness of the third metal film CP3 may be 1000 to 5000 Angstroms. Therefore, the thickness of the third metal film CP3 is equal to or greater than that of the second metal film CP2, so that the middle part SC_M of the side contact part SC is the thickness direction of the contact pad CP It may be concave based on. Accordingly, the display device according to the present application includes a second metal film CP2 having a thickness of 1000 to 3000 Angstroms and a third metal film CP3 having a thickness of 1000 to 5000 Angstroms, The angle (? 1) formed between the top surface and the side surface of the second metal layer CP2 may be reduced, and the thickness of the entire contact pad CP may be increased.

일 예에 따르면, 컨택 패드(CP)는 발광층(EL)이 측면 컨택부(SC)의 중간부(SC_M)에 접촉되지 않을 정도의 두께를 가질 수 있다. 예를 들어, 컨택 패드(CP)와 발광층(EL) 각각의 두께가 유사한 경우, 측면 컨택부(SC)의 중간부(SC_M)가 오목하게 형성되더라도 발광층(EL)이 측면 컨택부(SC)와 접촉될 수 있다. 그리고, 제2 금속막(CP2)의 두께가 두꺼워질수록, 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1)이 감소할 수 있고, 발광층(EL)이 측면 컨택부(SC)와 접촉되는 면적이 증가될 수 있다. 따라서, 본 출원에 따른 표시 장치는 제3 금속막(CP3)의 두께를 제2 금속막(CP2)의 두께보다 동일하거나 더 크게 형성함으로써, 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1)을 감소시키는 동시에, 컨택 패드(CP) 전체의 두께를 증가시킬 수 있다. 결과적으로, 본 출원에 따른 표시 장치는 발광층(EL)이 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않는 면적을 증가시킬 수 있다.According to an example, the contact pad CP may have a thickness such that the light emitting layer EL does not contact the middle portion SC_M of the side contact portion SC. For example, when the thickness of each of the contact pad CP and the light emitting layer EL is similar, the light emitting layer EL and the side contact portion SC are formed even though the middle portion SC_M of the side contact portion SC is concavely formed. Can be contacted. In addition, as the thickness of the second metal film CP2 becomes thicker, an angle (? 1) formed between the top surface and the side surface of the second metal film CP2 may decrease, and the light emitting layer EL may have a side contact portion SC ) May be increased. Accordingly, the display device according to the present application forms the same or greater than the thickness of the third metal film CP3 than the thickness of the second metal film CP2, thereby forming an angle formed by the top and side surfaces of the second metal film CP2. While reducing (? 1), the thickness of the entire contact pad CP can be increased. As a result, the display device according to the present application can increase the area where the light emitting layer EL does not contact the middle portion SC_M of the side contact portion SC.

컨택 패드(CP)는 캐소드 전극(CE)과 접촉되는 측면 컨택부(SC)를 포함할 수 있다. 구체적으로, 발광층(EL)은 컨택 패드(CP)의 상면과 접촉하지만, 컨택 패드(CP)의 측면 일부와 접촉되지 않을 수 있다. 예를 들어, 발광층(EL)은 제1 내지 제3 금속막(CP1, CP2, CP3) 각각의 측면과 접촉되지 않을 수 있다. 다른 예를 들어, 발광층(EL)은 제2 및 제3 금속막(CP2, CP3) 각각의 측면과 접촉되지 않을 수 있다. 또 다른 예를 들어, 발광층(EL)은 제2 금속막(CP2)의 측면과 접촉되지 않을 수 있다. 이와 같이, 발광층(EL)과 컨택 패드(CP)의 측면 형상에 따라 컨택 패드(CP) 측면의 일부와 접촉하지 않을 수 있고, 발광층(EL)과 컨택 패드(CP)의 측면이 접촉되지 않는 영역은 컨택 패드(CP)의 측면 컨택부(SC)로 정의될 수 있다. 그리고, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도보다 빠를수록, 제2 금속막(CP2)의 상면과 측면이 이루는 각도가 감소하여 발광층(EL)과 컨택 패드(CP)의 측면이 접촉되지 않는 영역이 증가할 수 있으며, 컨택 패드(CP)의 측면 컨택부(SC)의 영역이 증가할 수 있다.The contact pad CP may include a side contact portion SC in contact with the cathode electrode CE. Specifically, the light emitting layer EL is in contact with the top surface of the contact pad CP, but may not be in contact with a part of the side surface of the contact pad CP. For example, the light emitting layer EL may not contact the side surfaces of the first to third metal films CP1, CP2, and CP3. For another example, the emission layer EL may not contact the side surfaces of the second and third metal films CP2 and CP3, respectively. For another example, the light emitting layer EL may not contact the side surface of the second metal layer CP2. As such, depending on the side shape of the light emitting layer EL and the contact pad CP, it may not come into contact with a part of the side of the contact pad CP, and the area where the side of the light emitting layer EL and the contact pad CP do not contact May be defined as a side contact portion SC of the contact pad CP. In addition, as the etching rate of the third metal film CP3 is faster than the etching rate of the second metal film CP2, the angle between the top surface and the side surface of the second metal film CP2 decreases, thereby making contact with the light emitting layer EL. The area where the side surface of the pad CP does not contact may increase, and the area of the side contact portion SC of the contact pad CP may increase.

일 예에 따르면, 애노드 전극(AE) 및 컨택 패드(CP)를 이루는 물질이 평탄화층(160) 상에 마련된 후, 애노드 전극(AE) 및 컨택 패드(CP)는 에칭 공정을 통해 패터닝될 수 있다. 그리고, 제3 금속막(CP3)의 에칭 속도는 제2 금속막(CP2)의 에칭 속도보다 빠를 수 있다. 예를 들어, 컨택 패드(CP)는 컨택 패드(CP)의 최상부에 배치된 제1 금속막(CP1)부터 컨택 패드(CP)의 최하부에 배치된 제4 금속막(CP4)까지 순차적으로 에칭될 수 있다. 즉, 제3 금속막(CP3)은 제2 금속막(CP2)의 하부가 에칭되어 제3 금속막(CP3)의 상부가 노출된 때부터 에칭이 시작될 수 있다. 따라서, 제3 금속막(CP3)은 제2 금속막(CP2)보다 에칭이 늦게 시작되기 때문에, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도와 동일하거나 느린 경우, 제2 금속막(CP2)의 측면은 테이퍼(Taper)진 형상을 가질 수 있다. 그리고, 제2 금속막(CP2)의 측면이 테이퍼(Taper)진 형상을 가지면, 발광층(EL)은 제2 금속막(CP2)의 측면 전체를 덮을 수 있다.According to an example, after the material constituting the anode electrode AE and the contact pad CP is provided on the planarization layer 160, the anode electrode AE and the contact pad CP may be patterned through an etching process. . In addition, the etching rate of the third metal film CP3 may be faster than that of the second metal film CP2. For example, the contact pad CP may be sequentially etched from the first metal film CP1 disposed on the top of the contact pad CP to the fourth metal film CP4 disposed on the bottom of the contact pad CP. Can be. That is, the etching of the third metal film CP3 may start from the time when the lower part of the second metal film CP2 is etched and the upper part of the third metal film CP3 is exposed. Therefore, since the etching of the third metal film CP3 starts later than that of the second metal film CP2, the etching rate of the third metal film CP3 is equal to or slower than the etching rate of the second metal film CP2. In this case, the side surface of the second metal film CP2 may have a tapered shape. In addition, when the side surface of the second metal film CP2 has a tapered shape, the light emitting layer EL may cover the entire side surface of the second metal film CP2.

하지만, 본 출원의 일 예에 따라, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도보다 빠른 경우, 제3 금속막(CP3)의 에칭이 제2 금속막(CP2)보다 늦게 시작하더라도 제3 금속막(CP3)은 아직 에칭되지 않은 제2 금속막(CP2)의 하단까지 에칭이 진행될 수 있다. 이 때, 아직 에칭되지 않은 제2 금속막(CP2)의 하단에 배치된 제3 금속막(CP3)이 먼저 에칭되면, 제2 금속막(CP2)의 하부가 제2 금속막(CP2)의 상부보다 에칭액에 노출되는 면적이 넓어질 수 있다.However, according to an example of the present application, when the etching rate of the third metal film CP3 is faster than that of the second metal film CP2, the etching of the third metal film CP3 is performed by the second metal film ( Even if it starts later than CP2), the third metal film CP3 may be etched to the bottom of the second metal film CP2 that has not been etched. At this time, when the third metal film CP3 disposed on the bottom of the second metal film CP2 that has not been etched is first etched, the lower part of the second metal film CP2 is the upper part of the second metal film CP2. The area exposed to the etching solution may be wider.

따라서, 제3 금속막(CP3)은 제2 금속막(CP2)의 아래에 배치되어 제2 금속막(CP2)보다 빠르게 에칭됨으로써, 제2 금속막(CP2)의 하부에 에칭량이 적은 금속(또는 에칭 속도가 느린 금속)이 배치되는 경우보다 제2 금속막(CP2) 하부의 에칭량을 증가시킬 수 있다. 이와 같이, 제3 금속막(CP3)은 희생층의 역할을 수행할 수 있다. 예를 들어, 제3 금속막(CP3)은 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물(TCO)로 이루어질 수 있다. 그리고, 제2 금속막(CP2)의 하부가 제2 금속막(CP2)의 상부보다 에칭량이 많아지므로, 제2 금속막(CP2)의 측면은 역테이퍼(Reverse taper)진 형상을 가질 수 있다. 결과적으로, 측면 컨택부(SC)의 중간부(SC_M)는 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있다. 그리고, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도보다 빠를수록, 제2 금속막(CP2) 하부의 에칭량이 증가할수 있고, 측면 컨택부(SC)의 중간부(SC_M)가 더 오목해질 수 있다.Therefore, the third metal film CP3 is disposed under the second metal film CP2 and is etched faster than the second metal film CP2, so that a metal (or less etching amount) is formed under the second metal film CP2. It is possible to increase the amount of etching under the second metal film CP2 than when the metal having a slow etching rate) is disposed. As such, the third metal layer CP3 may serve as a sacrificial layer. For example, the third metal layer CP3 may be made of a transparent conductive oxide (TCO) such as Indium Zinc Oxide (IZO). In addition, since the lower portion of the second metal layer CP2 is more etched than the upper portion of the second metal layer CP2, the side surface of the second metal layer CP2 may have a reverse taper shape. As a result, the middle portion SC_M of the side contact portion SC may be concave based on the thickness direction of the contact pad CP. And, as the etching rate of the third metal film CP3 is faster than that of the second metal film CP2, the amount of etching under the second metal film CP2 may increase, and the middle of the side contact portion SC The part SC_M may become more concave.

도 10a 내지 도 10c에서, 측면 컨택부(SC)의 중간부(SC_M)가 컨택 패드(CP)의 두께 방향을 기준으로 오목할 수 있고, 컨택 패드(CP)의 상부는 처마 형태를 가질 수 있다. 예를 들어, 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1, ?3, ?5)은 40도 내지 70도일 수 있다. 구체적으로, 제3 금속막(CP3)의 에칭 속도가 제2 금속막(CP2)의 에칭 속도보다 빠른 경우, 제2 금속막(CP2) 하부의 에칭량이 증가될 수 있고 제2 금속막(CP2)의 측면은 역테이퍼(Reverse taper)진 형상을 가질 수 있다. 그리고, 제2 금속막(CP2)의 상면과 측면이 각(?1, ?3, ?5)이 40도 내지 70도이면, 발광층(EL)이 제2 금속막(CP2)의 측면에 형성되지 않을 수 있다. 또한, 제2 금속막(CP2)의 상면과 측면이 각(?1, ?3, ?5)이 작을수록(또는 제2 금속막(CP2)의 상면과 측면이 이루는 각이 40도에 가까워질수록), 발광층(EL)이 제2 금속막(CP2)의 측면에 형성되지 않는 면적이 증가할 수 있고, 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 컨택 면적을 증가시킬 수 있다. 여기에서, 제3 금속막(CP3)의 하면과 측면이 이루는 각(?2, ?4, ?6)은 30도 내지 60도일 수 있으나, 반드시 이에 한정되는 것은 아니다. 제3 금속막(CP3)의 하면과 측면이 이루는 각(?2, ?4, ?6)은 제2 금속막(CP2)의 상면과 측면이 이루는 각(?1, ?3, ?5), 제2 금속막(CP2)과 제3 금속막(CP3) 각각의 두께에 따라 결정될 수 있다.10A to 10C, the middle portion SC_M of the side contact portion SC may be concave based on the thickness direction of the contact pad CP, and the upper portion of the contact pad CP may have a cornice shape. . For example, angles (? 1,? 3,? 5) formed by the top and side surfaces of the second metal layer CP2 may be 40 to 70 degrees. Specifically, when the etching rate of the third metal film CP3 is faster than that of the second metal film CP2, the etching amount under the second metal film CP2 may be increased and the second metal film CP2 The side of may have a reverse taper shape. In addition, when the angles (? 1,? 3,? 5) of the upper and side surfaces of the second metal film CP2 are 40 to 70 degrees, the light emitting layer EL is not formed on the side surfaces of the second metal film CP2. It may not. In addition, the smaller the angles (? 1,? 3,? 5) of the top and side surfaces of the second metal film CP2 (or the angle formed by the top and side surfaces of the second metal film CP2 becomes closer to 40 degrees. Collecting), the area where the light emitting layer EL is not formed on the side surface of the second metal film CP2 may increase, and the contact area between the middle part SC_M of the side contact part SC and the cathode electrode CE may be increased. Can be increased. Here, the angle (? 2,? 4,? 6) formed by the lower surface and the side surface of the third metal film CP3 may be 30 degrees to 60 degrees, but is not limited thereto. The angles (? 2,? 4,? 6) formed by the bottom and side surfaces of the third metal film CP3 are the angles (? 1,? 3,? 5) formed by the top and side surfaces of the second metal film CP2. The thickness of each of the second metal layer CP2 and the third metal layer CP3 may be determined.

이에 따라, 발광층(EL)은 처마 형태를 갖는 컨택 패드(CP)의 상부에 의하여 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않을 수 있다. 여기에서, 측면 컨택부(SC)의 중간부(SC_M)는 제2 금속막(CP2)의 측면과 제3 금속막(CP3)의 측면의 경계에 해당할 수 있다. 결과적으로, 본 출원에 따른 표시 장치는 발광층(EL)이 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않을 수 있고, 캐소드 전극(CE)에 별도의 전압을 인가하지 않고도 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 벤트부(BNT)를 접촉시킬 수 있다. 또한, 본 출원에 따른 표시 장치는 캐소드 전극(CE)에 별도의 전압을 인가하는 경우보다, 픽셀 어레이층(190)의 손상을 방지할 수 있고 캐소드 전극(CE)과 컨택 패드(CP)가 직접 접촉되는 영역을 정교하게 조절할 수 있다.Accordingly, the light emitting layer EL may not contact the middle portion SC_M of the side contact portion SC by the upper portion of the contact pad CP having the eaves shape. Here, the middle portion SC_M of the side contact portion SC may correspond to a boundary between the side surface of the second metal film CP2 and the side surface of the third metal film CP3. As a result, in the display device according to the present application, the light emitting layer EL may not contact the middle portion SC_M of the side contact portion SC, and the side contact portion without applying a separate voltage to the cathode electrode CE The intermediate portion SC_M of the SC and the vent portion BNT of the cathode electrode CE may be brought into contact. In addition, in the display device according to the present application, damage to the pixel array layer 190 can be prevented, and the cathode electrode CE and the contact pad CP are directly applied, rather than when a separate voltage is applied to the cathode electrode CE. The contact area can be precisely adjusted.

도 10a에서, 제2 및 제3 금속막(CP2, CP3)은 동일한 두께를 가질 수 있고, 제2 금속막(CP2)의 상면과 측면이 이루는 각은(?1)은 제3 금속막(CP3)의 하면과 측면이 이루는 각(?2)과 동일할 수 있다. 따라서, 발광층(EL)이 측면 컨택부(SC)의 중간부(SC_M)와 접촉되지 않을 수 있고, 캐소드 전극(CE)에 별도의 전압을 인가하지 않고도 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 벤트부(BNT)를 접촉시킬 수 있다.In FIG. 10A, the second and third metal films CP2 and CP3 may have the same thickness, and an angle (? 1) formed by the top and side surfaces of the second metal film CP2 is (3) the third metal film CP3. ) May be the same as the angle formed by the lower surface and the side surface (? 2). Therefore, the light emitting layer EL may not be in contact with the middle portion SC_M of the side contact portion SC, and without applying a separate voltage to the cathode electrode CE, the middle portion SC_M of the side contact portion SC ) And the vent portion BNT of the cathode electrode CE.

도 10b에서, 제2 및 제3 금속막(CP2, CP3)은 동일한 두께를 가질 수 있고, 제2 금속막(CP2)의 상면과 측면이 이루는 각은(?3)은 제3 금속막(CP3)의 하면과 측면이 이루는 각(?4)보다 작을 수 있다. 즉, 도 10b에 도시된 측면 컨택부(SC)의 중간부(SC_M)는 도 10a에 도시된 측면 컨택부(SC)의 중간부(SC_M)보다 발광층(EL)이 접촉되기 어려운 구조를 가질 수 있다. 따라서, 도 10b에 도시된 실시예에 따른 표시 장치는 도 10a에 도시된 실시예에 따른 표시 장치보다 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 벤트부(BNT)를 용이하게 접촉시킬 수 있다.In FIG. 10B, the second and third metal films CP2 and CP3 may have the same thickness, and the angle formed by the top and side surfaces of the second metal film CP2 (? 3) is the third metal film CP3. ) May be smaller than the angle formed by the lower surface and the side surface (? 4). That is, the intermediate portion SC_M of the side contact portion SC illustrated in FIG. 10B may have a structure in which the light emitting layer EL is more difficult to contact than the intermediate portion SC_M of the side contact portion SC illustrated in FIG. 10A. have. Accordingly, the display device according to the exemplary embodiment illustrated in FIG. 10B has a middle portion SC_M of the side contact portion SC and a vent portion BNT of the cathode electrode CE than the display device according to the exemplary embodiment illustrated in FIG. 10A. Can be easily contacted.

도 10c에서, 제3 금속막(CP3)의 두께는 제2 금속막(CP2)의 두께보다 두꺼울 수 있고, 제2 금속막(CP2)의 상면과 측면이 이루는 각은(?5)은 제3 금속막(CP3)의 하면과 측면이 이루는 각(?6)보다 작을 수 있다. 즉, 도 10c에 도시된 측면 컨택부(SC)의 중간부(SC_M)는 도 10a에 도시된 측면 컨택부(SC)의 중간부(SC_M)보다 발광층(EL)이 접촉되기 어려운 구조를 가질 수 있다. 따라서, 도 10c에 도시된 실시예에 따른 표시 장치는 도 10a에 도시된 실시예에 따른 표시 장치보다 측면 컨택부(SC)의 중간부(SC_M)와 캐소드 전극(CE)의 벤트부(BNT)를 용이하게 접촉시킬 수 있다.In FIG. 10C, the thickness of the third metal film CP3 may be thicker than that of the second metal film CP2, and the angle formed by the top and side surfaces of the second metal film CP2 (? 5) is the third It may be smaller than the angle formed by the lower surface and the side surface of the metal film CP3 (? 6). That is, the intermediate portion SC_M of the side contact portion SC illustrated in FIG. 10C may have a structure in which the light emitting layer EL is more difficult to contact than the intermediate portion SC_M of the side contact portion SC illustrated in FIG. 10A. have. Accordingly, the display device according to the exemplary embodiment illustrated in FIG. 10C has a middle portion SC_M of the side contact portion SC and a vent portion BNT of the cathode electrode CE than the display device according to the exemplary embodiment illustrated in FIG. 10A. Can be easily contacted.

캐소드 전극(CE)은 측면 컨택부(SC)와 직접 접촉하는 벤트부(BNT)를 포함할 수 있다. 구체적으로, 캐소드 전극(CE)은 제2 금속막(CP2)의 측면과 접촉된 제1 접촉부(CNT1), 및 제3 금속막(CP3)의 측면과 접촉된 제2 접촉부(CNT2)를 포함할 수 있다. 예를 들어, 제2 접촉부(CNT2)는 제1 접촉부(CNT1)로부터 절곡될 수 있고, 벤트부(BNT)는 제1 접촉부(CNT1)와 제2 접촉부(CNT2)의 사이에서 측면 컨택부(SC)의 중간부(SC_M)와 접촉될 수 있다. 따라서, 캐소드 전극(CE)은 컨택 패드(CP)의 측면 컨택부(SC)가 오목하게 형성되기 때문에, 측면 컨택부(SC)와 접촉하기 위하여 벤트부(BNT)를 가질 수 있다.The cathode electrode CE may include a vent portion BNT directly contacting the side contact portion SC. Specifically, the cathode electrode CE may include a first contact portion CNT1 in contact with the side surface of the second metal film CP2, and a second contact portion CNT2 in contact with the side surface of the third metal film CP3. Can be. For example, the second contact portion CNT2 may be bent from the first contact portion CNT1, and the vent portion BNT may have a side contact portion SC between the first contact portion CNT1 and the second contact portion CNT2. ) May be in contact with the middle part SC_M. Therefore, the cathode electrode CE may have a vent portion BNT to contact the side contact portion SC because the side contact portion SC of the contact pad CP is formed concavely.

이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.The present application described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the technical field to which the present application pertains that various substitutions, modifications, and changes are possible without departing from the technical details of the present application. It will be clear to those who have the knowledge of Therefore, the scope of the present application is indicated by the claims, which will be described later, and all changes or modified forms derived from the meaning and scope of the claims and equivalent concepts should be interpreted to be included in the scope of the present application.

100: 표시 장치
110: 기판 120: 버퍼층
T: 트랜지스터 LS: 차광층
130: 게이트 절연막 140: 층간 절연막
150: 패시베이션층 160: 평탄화층
E: 발광 소자 AE: 애노드 전극
EL: 발광층 CE: 캐소드 전극
B: 뱅크 CP: 컨택 패드
170: 봉지층
EVSS1, EVSS2: 제1 및 제2 보조 전원 라인
AL: 보조 배선 SP: 신호 패드
PAE: 패드 보조 전극 PE: 패드 전극
Cst: 저장 커패시터
210: 표시 구동 회로부 220: 스캔 구동 회로부
100: display device
110: substrate 120: buffer layer
T: Transistor LS: Light shielding layer
130: gate insulating film 140: interlayer insulating film
150: passivation layer 160: planarization layer
E: light emitting element AE: anode electrode
EL: emitting layer CE: cathode electrode
B: Bank CP: Contact pad
170: sealing layer
EVSS1, EVSS2: first and second auxiliary power lines
AL: Auxiliary wiring SP: Signal pad
PAE: Pad auxiliary electrode PE: Pad electrode
Cst: storage capacitor
210: display driving circuit section 220: scan driving circuit section

Claims (20)

복수의 발광 영역과, 적어도 하나의 발광 영역과 인접한 캐소드 컨택 영역을 갖는 표시 영역, 및 패드 전극을 구비한 패드 영역을 포함하는 기판;
상기 복수의 발광 영역 각각에 배치된 박막 트랜지스터;
상기 박막 트랜지스터를 덮는 평탄화층;
상기 평탄화층 상에 배치되고 상기 박막 트랜지스터와 전기적으로 연결된 애노드 전극;
상기 애노드 전극 상에 배치된 발광층;
상기 발광층 상에 배치된 캐소드 전극; 및
상기 평탄화층 상에서 상기 캐소드 컨택 영역에 배치되고, 상기 캐소드 전극과 접촉된 측면 컨택부를 포함하는 컨택 패드를 포함하고,
상기 측면 컨택부의 중간부는 상기 컨택 패드의 두께 방향을 기준으로 오목한, 표시 장치.
A substrate including a plurality of light emitting regions, a display region having a cathode contact region adjacent to the at least one light emitting region, and a pad region including a pad electrode;
A thin film transistor disposed in each of the plurality of light emitting regions;
A planarization layer covering the thin film transistor;
An anode electrode disposed on the planarization layer and electrically connected to the thin film transistor;
A light emitting layer disposed on the anode electrode;
A cathode electrode disposed on the light emitting layer; And
A contact pad disposed on the planarization layer in the cathode contact region and including a side contact portion in contact with the cathode electrode,
The intermediate portion of the side contact portion is concave based on the thickness direction of the contact pad, the display device.
제 1 항에 있어서,
상기 컨택 패드는,
상기 발광층 아래에 배치된 제1 금속막;
상기 제1 금속막 아래에 배치된 제2 금속막; 및
상기 제2 금속막 아래에 배치된 제3 금속막을 포함하고,
상기 측면 컨택부의 중간부는 상기 제2 금속막의 측면과 상기 제3 금속막의 측면의 경계에 해당하는, 표시 장치.
According to claim 1,
The contact pad,
A first metal film disposed under the light emitting layer;
A second metal film disposed under the first metal film; And
And a third metal film disposed under the second metal film,
The intermediate portion of the side contact portion corresponds to a boundary between a side surface of the second metal film and a side surface of the third metal film.
제 2 항에 있어서,
상기 컨택 패드는 상기 제3 금속막과 상기 평탄화층 사이에 배치된 제4 금속막을 더 포함하는, 표시 장치.
According to claim 2,
The contact pad further includes a fourth metal layer disposed between the third metal layer and the planarization layer.
제 2 항 또는 제 3 항에 있어서,
상기 제2 금속막의 상면과 측면이 이루는 각이 작을수록, 상기 측면 컨택부의 중간부와 상기 캐소드 전극의 컨택 면적이 증가되는, 표시 장치.
The method according to claim 2 or 3,
The smaller the angle formed between the upper surface and the side surface of the second metal film, the greater the contact area between the middle portion of the side contact portion and the cathode electrode.
제 2 항 또는 제 3 항에 있어서,
상기 제2 금속막의 상면과 측면이 이루는 각은 40도 내지 70도이고, 상기 제3 금속막의 하면과 측면이 이루는 각은 30도 내지 60도인, 표시 장치.
The method according to claim 2 or 3,
The angle formed by the upper surface and the side surface of the second metal film is 40 degrees to 70 degrees, and the angle formed by the lower surface and side surface of the third metal film is 30 degrees to 60 degrees.
제 2 항에 있어서,
상기 제3 금속막은 IZO(Indium Zinc Oxide)로 이루어지는, 표시 장치.
According to claim 2,
The third metal film is made of IZO (Indium Zinc Oxide), a display device.
제 6 항에 있어서,
상기 제3 금속막의 두께는 1000 내지 5000 옹스트롬(Å)인, 표시 장치.
The method of claim 6,
The thickness of the third metal film is 1000 to 5000 Angstrom (롬), the display device.
제 3 항에 있어서,
상기 제3 금속막은 구리(Cu)로 이루어지고, 상기 제4 금속막은 ITO(Indium Tin Oxide) 또는 몰리브덴 티타늄 합금(MoTi)으로 이루어진, 표시 장치.
The method of claim 3,
The third metal layer is made of copper (Cu), and the fourth metal layer is made of Indium Tin Oxide (ITO) or Molybdenum Titanium Alloy (MoTi).
제 8 항에 있어서,
상기 제3 금속막의 두께는 1000 내지 5000 옹스트롬(Å)이고, 상기 제4 금속막의 두께는 100 내지 500 옹스트롬(Å)인, 표시 장치.
The method of claim 8,
The thickness of the third metal film is 1000 to 5000 Angstroms (Å), the thickness of the fourth metal film is 100 to 500 Angstroms (Å).
제 6 항 또는 제 8 항에 있어서,
상기 제1 금속막은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어지고, 상기 제2 금속막은 알루미늄(Al), 몰리브덴 티타늄 합금(MoTi), 은(Ag), 몰리브덴(Mo), 및 티타늄(Ti) 중 하나로 이루어지는, 표시 장치.
The method of claim 6 or 8,
The first metal film is made of Indium Tin Oxide (ITO) or Indium Zinc Oxide (IZO), and the second metal film is aluminum (Al), a molybdenum titanium alloy (MoTi), silver (Ag), molybdenum (Mo), and A display device made of one of titanium (Ti).
제 10 항에 있어서,
상기 제1 금속막의 두께는 100 내지 500 옹스트롬(Å)이고, 상기 제2 금속막의 두께는 1000 내지 3000 옹스트롬(Å)인, 표시 장치.
The method of claim 10,
The display device of claim 1, wherein the thickness of the first metal film is 100 to 500 Angstroms, and the thickness of the second metal film is 1000 to 3000 Angstroms.
제 2 항에 있어서,
상기 캐소드 전극은 상기 측면 컨택부의 중간부와 접촉된 벤트부를 포함하는, 표시 장치.
According to claim 2,
The cathode electrode includes a vent portion in contact with an intermediate portion of the side contact portion.
제 12 항에 있어서,
상기 캐소드 전극의 벤트부는,
상기 제2 금속막의 측면과 접촉된 제1 접촉부; 및
상기 제1 접촉부로부터 절곡되어 상기 제3 금속막의 측면과 접촉된 제2 접촉부를 포함하는, 표시 장치.
The method of claim 12,
The vent portion of the cathode electrode,
A first contact portion in contact with a side surface of the second metal film; And
And a second contact portion bent from the first contact portion and contacting a side surface of the third metal film.
제 1 항에 있어서,
상기 애노드 전극의 양 측면 각각의 중간부는 상기 애노드 전극의 두께 방향을 기준으로 오목한, 표시 장치.
According to claim 1,
The intermediate portion of each side surface of the anode electrode is concave based on the thickness direction of the anode electrode, the display device.
제 1 항에 있어서,
상기 패드 전극의 양 측면 각각의 중간부는 상기 패드 전극의 두께 방향을 기준으로 오목한, 표시 장치.
According to claim 1,
The middle portion of each side surface of the pad electrode is concave based on the thickness direction of the pad electrode.
제 1 항에 있어서,
상기 평탄화층에 마련된 컨택홀을 통해 상기 컨택 패드와 전기적으로 연결되는 보조 배선을 더 포함하는, 표시 장치.
According to claim 1,
And an auxiliary wire electrically connected to the contact pad through a contact hole provided in the planarization layer.
제 16 항에 있어서,
상기 박막 트랜지스터는 액티브층, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하고,
상기 보조 배선은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질로 이루어진, 표시 장치.
The method of claim 16,
The thin film transistor includes an active layer, a gate electrode, a source electrode, and a drain electrode,
The auxiliary wiring is made of the same material as the source electrode and the drain electrode, a display device.
제 17 항에 있어서,
상기 보조 배선과 전기적으로 연결되고, 상기 게이트 전극과 동일한 물질로 이루어진 제1 보조 전원 라인을 더 포함하는, 표시 장치.
The method of claim 17,
And a first auxiliary power line electrically connected to the auxiliary wiring and made of the same material as the gate electrode.
제 17 항에 있어서,
상기 기판과 상기 박막 트랜지스터 사이에 배치되고 상기 박막 트랜지스터와 중첩되는 차광층; 및
상기 보조 배선과 전기적으로 연결되고, 상기 차광층과 동일한 물질로 이루어진 제2 보조 전원 라인을 더 포함하는, 표시 장치.
The method of claim 17,
A light blocking layer disposed between the substrate and the thin film transistor and overlapping the thin film transistor; And
And a second auxiliary power line electrically connected to the auxiliary wiring and made of the same material as the light blocking layer.
제 17 항에 있어서,
상기 패드 전극과 전기적으로 연결되고, 상기 소스 전극 및 상기 드레인 전극과 동일한 물질로 이루어진 패드 보조 전극을 더 포함하고,
상기 캐소드 전극은 상기 패드 영역에서 상기 패드 보조 전극과 전기적으로 연결된, 표시 장치.
The method of claim 17,
The pad electrode is electrically connected to the pad electrode, and further includes a pad auxiliary electrode made of the same material as the source electrode and the drain electrode.
The cathode electrode is electrically connected to the pad auxiliary electrode in the pad area.
KR1020180132206A 2018-10-31 2018-10-31 Display apparatus KR102598834B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180132206A KR102598834B1 (en) 2018-10-31 2018-10-31 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180132206A KR102598834B1 (en) 2018-10-31 2018-10-31 Display apparatus

Publications (2)

Publication Number Publication Date
KR20200049223A true KR20200049223A (en) 2020-05-08
KR102598834B1 KR102598834B1 (en) 2023-11-06

Family

ID=70677802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180132206A KR102598834B1 (en) 2018-10-31 2018-10-31 Display apparatus

Country Status (1)

Country Link
KR (1) KR102598834B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4050654A1 (en) * 2020-11-13 2022-08-31 Samsung Display Co., Ltd. Display device
WO2024080669A1 (en) * 2022-10-11 2024-04-18 삼성디스플레이 주식회사 Display device and manufacturing method therefor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050099027A (en) * 2004-04-07 2005-10-13 삼성에스디아이 주식회사 Top emission oled using assistant electrode to prevent ir drop and fabricating the same
KR20070001543A (en) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 Organic electroluminescent display device
KR20150025261A (en) * 2013-08-28 2015-03-10 삼성디스플레이 주식회사 Organic light-emitting display apparatus
KR20160033571A (en) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20160141315A (en) * 2015-05-29 2016-12-08 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20170026014A (en) * 2015-08-31 2017-03-08 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20170077780A (en) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 Display device
KR20170081081A (en) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Organic light emitting display device and method for manufacturing of the same
KR20180062284A (en) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 Organic light emitting diode display

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050099027A (en) * 2004-04-07 2005-10-13 삼성에스디아이 주식회사 Top emission oled using assistant electrode to prevent ir drop and fabricating the same
KR20070001543A (en) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 Organic electroluminescent display device
KR20150025261A (en) * 2013-08-28 2015-03-10 삼성디스플레이 주식회사 Organic light-emitting display apparatus
KR20160033571A (en) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20160141315A (en) * 2015-05-29 2016-12-08 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20170026014A (en) * 2015-08-31 2017-03-08 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20170077780A (en) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 Display device
KR20170081081A (en) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Organic light emitting display device and method for manufacturing of the same
KR20180062284A (en) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 Organic light emitting diode display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4050654A1 (en) * 2020-11-13 2022-08-31 Samsung Display Co., Ltd. Display device
US11652111B2 (en) 2020-11-13 2023-05-16 Samsung Display Co., Ltd. Display device
WO2024080669A1 (en) * 2022-10-11 2024-04-18 삼성디스플레이 주식회사 Display device and manufacturing method therefor

Also Published As

Publication number Publication date
KR102598834B1 (en) 2023-11-06

Similar Documents

Publication Publication Date Title
US10749140B2 (en) Organic light-emitting display device
KR102470375B1 (en) Display apparatus
US11818945B2 (en) Transparent organic light emitting display apparatus and method of manufacturing the same
KR102482495B1 (en) Display device having a touch sensor
US10388702B2 (en) Organic light emitting display device
CN111384113B (en) Organic light emitting display device
KR20150066326A (en) Organic electroluminescent device having touch panel and method for fabricating the same
KR20210016111A (en) Display device
KR20210010696A (en) Display device
US10573205B2 (en) Flexible display device and method for manufacturing flexible display device
WO2019187151A1 (en) Display device
KR102598834B1 (en) Display apparatus
KR102678277B1 (en) Display apparatus
KR102668561B1 (en) Display apparatus and multi screen display apparatus using the same
KR102682256B1 (en) Display apparatus
KR102605559B1 (en) Display apparatus and multi screen display apparatus using the same
KR102567299B1 (en) Display apparatus
CN114597242A (en) Electroluminescent display device
KR20140077690A (en) Display device
KR102569742B1 (en) Electroluminescence light emitting display device and method of manufacturing the same
TWI479948B (en) Display panel and display apparatus
KR20200082434A (en) Display apparatus having a driving circuit and a light-emitting device
US11930688B2 (en) Display device for blocking penetration of moisture into interior while extending cathode electrode
US20240065031A1 (en) Light emitting display device
KR20220070082A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant