KR20200036729A - 파괴 시험 장치 및 파편 회수 방법 - Google Patents

파괴 시험 장치 및 파편 회수 방법 Download PDF

Info

Publication number
KR20200036729A
KR20200036729A KR1020190102954A KR20190102954A KR20200036729A KR 20200036729 A KR20200036729 A KR 20200036729A KR 1020190102954 A KR1020190102954 A KR 1020190102954A KR 20190102954 A KR20190102954 A KR 20190102954A KR 20200036729 A KR20200036729 A KR 20200036729A
Authority
KR
South Korea
Prior art keywords
chip
unit
debris
fragment
breaking
Prior art date
Application number
KR1020190102954A
Other languages
English (en)
Inventor
사카에 마츠자키
유타로 노무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200036729A publication Critical patent/KR20200036729A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/0058—Kind of property studied
    • G01N2203/006—Crack, flaws, fracture or rupture
    • G01N2203/0067—Fracture or rupture

Abstract

(과제) 파괴된 칩의 파편을 회수한다.
(해결 수단) 칩의 파괴 시험 장치로서, 칩을 파괴할 수 있는 칩 파괴 유닛과, 그 칩 파괴 유닛의 하방에 배치 형성되고, 칩 파괴 유닛에 의해 파괴된 그 칩의 파편을 유지하는 파편 유지면을 표면에 갖는 파편 회수 유닛을 구비하고, 그 칩 파괴 유닛은, 파괴되는 칩의 파괴 기점이 그 파편 회수 유닛의 그 파편 유지면에 대면하도록 그 칩을 파괴한다. 그 파편 회수 유닛의 그 파편 유지면은, 수평면을 따라도 된다. 또, 그 칩 파괴 유닛은, 연직 방향을 따른 제 1 면을 가진 제 1 칩 지지부와, 그 제 1 면에 대면하는 연직 방향을 따른 제 2 면을 가진 제 2 칩 지지부를 갖고, U 자상으로 만곡된 칩을 협지할 수 있는 칩 협지 유닛과, 그 제 1 칩 지지부와 그 제 2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 유닛을 구비해도 된다.

Description

파괴 시험 장치 및 파편 회수 방법{FRACTURE TEST APPARATUS AND DEBRIS RECOVERY METHOD}
본 발명은, 칩을 파괴하여 그 칩의 성질을 해석할 때에 사용되는 파괴 시험 장치 및 파괴된 칩의 파편을 회수하는 파편 회수 방법에 관한 것이다.
디바이스가 탑재된 칩은, 반도체 재료 등으로 형성된 웨이퍼를 분할하여 형성된다. 먼저, 웨이퍼의 표면에 서로 교차하는 복수의 분할 예정 라인을 설정하고, 그 분할 예정 라인에 의해 구획되는 영역의 각각에 IC (Integrated Circuit) 나 LSI (Large-Scale Integrated circuit) 등의 디바이스를 형성한다. 그리고, 그 분할 예정 라인을 따라서 그 웨이퍼를 분할하면, 디바이스를 갖는 개개의 칩이 형성된다.
최근, 형성된 칩이 탑재되는 전자기기 등의 소형화의 경향이 현저하여, 칩 자체에 대해서도 소형화나 박형화의 요구가 높아지고 있다. 그래서, 박형의 칩을 형성하기 위해, 웨이퍼를 분할하기 전에 웨이퍼의 이면측을 연삭하여 웨이퍼를 박화하는 경우가 있다.
그런데, 형성된 칩에 큰 충격이 가해지면, 그 칩에 크랙이나 균열 등의 손상이 생겨 디바이스의 기능이 상실되는 경우가 있다. 예를 들어, 형성된 칩의 항절 강도가 작은 경우, 그 칩에 손상이 생기기 쉬운 경향이 있다.
칩의 항절 강도는, 예를 들어, 웨이퍼를 박화할 때에 실시된 연삭에 의해 이면측에 형성된 요철 등의 형상이나, 박화된 웨이퍼의 두께, 웨이퍼를 분할했을 때에 칩의 외주 가장자리에 생기는 결손이나 크랙의 형성 상태 등에 의해 변화한다. 또, 칩의 항절 강도는, 디바이스의 패턴의 형상이나, 디바이스를 구성하는 부재의 재질 등에 의해 변화한다.
그래서, 항절 강도가 높은 칩을 제조하기 위해서, 웨이퍼를 여러 가지 가공 조건에 의해 가공하여 칩을 시작 (試作) 하고, 시작된 여러 가지 칩의 항절 강도를 평가한다. 그리고, 평가의 결과에 근거하여, 보다 바람직한 웨이퍼의 가공 조건을 선정한다. 칩의 항절 강도를 평가하는 수법에는, 예를 들어, SEMI (Semiconductor Equipment and Materials International) 규격 G86-0303 으로 규정되는 3 점 굽힘 (3-Point Bending) 법이 있다.
3 점 굽힘법에서는, 판상의 측정 대상물의 항절 강도를 측정할 때에, 2 개의 원기둥상의 지지체를 쓰러뜨려 서로 평행하게 나란히 놓고, 그 측정 대상물을 그 지지체의 측면 상에 그 지지체에 대해 고정시키지 않고 탑재한다. 그리고, 원기둥상의 압자를 그 2 개의 지지체 사이의 그 측정 대상물의 상방에, 그 2 개의 지지체에 평행하게 배치한다. 그 후, 그 압자에 의해 그 측정 대상물을 상방으로부터 가압하여 파괴하고, 그 때에 그 측정 대상물에 가해지고 있던 하중을 그 측정 대상물의 항절 강도로서 평가한다 (특허문헌 1 참조).
또한, 칩이 어떻게 파괴되어 가는지, 파괴가 진행되는 과정이나 기구가 분명하면, 항절 강도가 높아 잘 파괴되지 않는 칩을 제조할 수 있는 가공 조건을 도출하는 데 유리하다. 3 점 굽힘법에 의해 칩의 파괴가 진행되는 과정에 대해서는, 지금까지 다수의 해석이 이루어져 있으며, 그 기구도 분명해져 있다.
일본 공개특허공보 2014-222714호
최근, 두께가 30 ㎛ 이하의 매우 얇은 칩이 제조되고 있다. 이 매우 얇은 칩의 항절 강도를 평가하기 위해서 3 점 굽힘법에 의한 측정을 실시하고자 하면, 측정시에 압자로 칩을 가압해도 칩이 휘어질 뿐 칩을 파괴할 수 없다. 그 때문에, 그 칩의 항절 강도를 측정할 수 없다. 그래서, 매우 얇은 칩이라도 파괴할 수 있는 방법의 개발이 요망된다. 특정한 방법에 의해 매우 얇은 칩을 파괴할 수 있으면, 칩의 강도를 평가할 수 있다.
그리고, 3 점 굽힘법 이외의 방법에 의해 칩을 파괴하는 경우, 항절 강도가 높아 잘 파괴되지 않는 칩을 제조할 수 있는 가공 조건을 도출하기 위해서, 그 방법에 있어서 칩의 파괴가 진행되는 과정이 해석되는 것이 요망된다. 칩의 파괴가 진행되는 과정이나 기구를 해석하려면, 그 방법에 의해 파괴된 칩의 파편을 회수하여, 각 파편의 크기나 형상을 해석하는 것을 생각할 수 있다. 특히, 각 파편의 분산 상황을 파악할 수 있는 양태로 각 파편을 회수할 수 있으면, 그 칩의 파괴가 진행되는 과정이나 기구를 해석할 때에 유리해진다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 파괴된 칩의 파편을 회수할 수 있는 파괴 시험 장치 및 파편 회수 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 칩을 파괴할 수 있는 칩 파괴 유닛과, 그 칩 파괴 유닛의 하방에 배치 형성되고, 칩 파괴 유닛에 의해 파괴된 그 칩의 파편을 유지하는 파편 유지면을 표면에 갖는 파편 회수 유닛을 구비하고, 그 칩 파괴 유닛은, 파괴되는 칩의 파괴 기점이 그 파편 회수 유닛의 그 파편 유지면에 대면하도록 그 칩을 파괴하는 것을 특징으로 하는 파괴 시험 장치가 제공된다.
바람직하게는, 그 파편 회수 유닛의 그 파편 유지면은 수평면을 따른다.
또, 바람직하게는, 그 칩 파괴 유닛은, 연직 방향을 따른 제 1 면을 가진 제 1 칩 지지부와, 그 제 1 면에 대면하는 연직 방향을 따른 제 2 면을 가진 제 2 칩 지지부를 갖고, U 자상으로 만곡된 칩을 협지 (挾持) 할 수 있는 칩 협지 유닛과, 그 제 1 칩 지지부와 그 제 2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 유닛을 구비한다.
또한, 바람직하게는, 그 파편 회수 유닛의 그 파편 유지면에는, 복수의 점착 시트가 적층되어 있고, 그 복수의 점착 시트는, 개개로 박리 가능하다.
또, 본 발명의 다른 일 양태에 의하면, 칩을 파괴함으로써 생성된 파편을 회수하는 파편 회수 방법으로서, 표면에 파편 유지면을 갖는 파편 회수 유닛을 준비하는 파편 회수 유닛 준비 스텝과, 그 파편 회수 유닛의 상방에서 칩을 파괴하는 파괴 스텝과, 그 파괴 스텝에서 파괴된 칩의 파편이 낙하하여 그 파편 회수 유닛의 파편 유지면에 부착됨으로써 파편을 회수하는 회수 스텝을 구비하는 것을 특징으로 하는 파편 회수 방법이 제공된다.
본 발명의 일 양태에 관련된 파괴 시험 장치는, 칩을 파괴하는 칩 파괴 유닛의 하방에 파편 회수 유닛을 구비한다. 그 파편 회수 유닛은, 칩 파괴 유닛에 의해 파괴된 그 칩의 파편을 유지하는 파편 유지면을 표면에 갖는다. 그 파괴 시험 장치를 사용하여 칩을 파괴할 때에는, 먼저 칩 파괴 유닛에 칩을 반입하고, 그 칩 파괴 유닛에 그 칩을 파괴시킨다.
칩 파괴 유닛에 의해 파괴된 칩으로부터 생긴 파편은 하방으로 낙하하여, 파편 회수 유닛의 파편 유지면 상에 분산되고, 그 파편 회수 유닛에 유지된다. 본 발명의 일 양태에 관련된 파괴 시험 장치 및 파편 회수 방법에 의하면 파괴된 칩의 각 파편을 회수할 수 있기 때문에, 그 후, 각 파편을 관찰함으로써 각 파편의 크기나 형상, 칩이 파괴되기 전의 그 칩에 있어서의 위치 등에 관한 정보를 취득할 수 있다. 이들 정보는, 칩이 파괴되는 과정을 해석하는 데 유용하다.
또, 칩이 파괴되어 하방으로 낙하할 때, 각 파편은 파괴의 과정을 반영하여 분산된다. 본 발명의 일 양태에 관련된 파괴 시험 장치 및 파편 회수 방법에서는, 각 파편의 상대적인 위치 관계가 그 파편 유지면 상에 보존되기 때문에, 그 파편 유지면에 유지된 각 파편의 분산 상황도 해석할 수 있다. 그 때문에, 칩이 파괴되는 과정이나 기구를 보다 상세하게 해석할 수 있다.
따라서, 본 발명의 일 양태에 의하면, 파괴된 칩의 파편을 회수할 수 있는 파괴 시험 장치 및 파편 회수 방법이 제공된다.
도 1(A) 는, 칩을 모식적으로 나타내는 사시도이고, 도 1(B) 는, U 자상으로 만곡된 칩을 모식적으로 나타내는 사시도이다.
도 2 는, 칩 파괴 시험 장치를 모식적으로 나타내는 사시도이다.
도 3 은, 칩 파괴 시험 장치의 칩 협지 유닛에 협지된 칩을 모식적으로 나타내는 사시도이다.
도 4(A) 는, 이동 유닛을 작동시켜 칩의 만곡 정도를 증대시키는 모습을 모식적으로 나타내는 측면도이고, 도 4(B) 는, 칩의 파괴시의 모습을 모식적으로 나타내는 측면도이다.
도 5(A) 는, 칩의 파편을 회수한 파편 회수 유닛을 모식적으로 나타내는 상면도이고, 도 5(B) 는, 파괴된 칩의 잔존부가 파편 유지면에 첩착 (貼着) 된 파편 회수 유닛을 모식적으로 나타내는 상면도이다.
도 6(A) 는, 파편 회수 유닛과, 칩의 일례를 모식적으로 나타내는 상면도이고, 도 6(B) 는, 파편 회수 유닛과, 칩의 일례를 모식적으로 나타내는 단면도이다.
도 7 은, 파편 회수 방법의 각 스텝의 흐름을 나타내는 플로차트이다.
본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에 대해, 도면을 참조하여 설명한다. 먼저, 본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에 있어서 파괴되는 칩에 대해 설명한다. 도 1(A) 는, 칩 (1) 을 모식적으로 나타내는 사시도이다. 칩 (1) 은, 예를 들어, IC 나 LSI 등의 디바이스가 탑재된 칩을 반도체 웨이퍼로부터 제조하는 웨이퍼의 가공 방법의 개발에 있어서 시작되는 칩이다.
웨이퍼의 표면에 서로 교차하는 복수의 분할 예정 라인을 설정하고, 그 분할 예정 라인에 의해 구획된 각 영역에 디바이스를 형성하고, 그 웨이퍼를 그 분할 예정 라인을 따라서 분할하면, 디바이스가 탑재된 칩을 제작할 수 있다. 그 웨이퍼의 분할은, 예를 들어, 원환상의 절삭 블레이드를 구비한 절삭 장치, 또는, 웨이퍼를 레이저 가공하는 레이저 가공 장치에 있어서 실시된다.
그 레이저 가공 장치는, 예를 들어, 웨이퍼에 대해 흡수성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라서 조사하여, 웨이퍼의 표면에서부터 이면에 이르는 분할 홈을 어브레이션 가공에 의해 형성한다. 또는, 그 레이저 가공 장치는, 예를 들어, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라서 그 웨이퍼의 소정의 높이 위치에 집광하고, 다광자 흡수 과정에 의해 개질층을 형성한다. 그 개질층에서부터 웨이퍼의 표면 및 이면에 도달하는 크랙이 형성되면, 웨이퍼가 그 분할 예정 라인을 따라서 분할된다.
그 웨이퍼는, 예를 들어, Si 나 SiC 등의 반도체 재료에 의해 형성된다. 박형의 칩을 형성하기 위해, 그 웨이퍼를 분할하기 전에, 웨이퍼의 이면측이 연삭되어 웨이퍼가 소정의 두께로 박화된다. 웨이퍼의 연삭은, 예를 들어, 웨이퍼를 이면측에서부터 빠른 속도로 연삭하는 조 (粗) 연삭과, 웨이퍼의 이면을 평탄하게 마감하는 마무리 연삭의 2 개의 단계로 나누어 실시되어도 된다. 웨이퍼는, 예를 들어, 연삭 가공에 의해 30 ㎛ 이하의 두께로 박화된다.
또한 그 웨이퍼는, 연삭 후에 이면측이 연마되어, 보다 평탄하게 마감되어도 된다. 또, 웨이퍼는, 그 절삭 장치 또는 레이저 가공 장치에 의해, 분할 예정 라인을 따라서 이면에 도달하지 않는 깊이의 가공 홈이 표면에 형성되고, 그 후, 연삭 장치에 의해 이면측이 연삭되어 그 가공 홈의 저부가 제거됨으로써 분할되어도 된다.
칩의 항절 강도는, 예를 들어, 웨이퍼를 박화할 때에 실시된 연삭 및 연마에 의해 이면측에 형성된 요철 형상이나, 박화된 웨이퍼의 두께 등에 따라서 변화한다. 즉, 웨이퍼의 이면측의 가공 상태에 따라 칩의 항절 강도가 변화한다. 또, 칩의 항절 강도는, 웨이퍼에 형성되는 디바이스의 구조물의 재질, 형상, 및 위치에 따라서 변화하고, 나아가, 웨이퍼를 분할할 때의 가공 조건 등에 따라서 변화한다.
본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에 의해 파괴되는 칩 (1) 은, 예를 들어, 웨이퍼의 이면을 가공하는 바람직한 가공 조건을 도출하기 위해서 시작되는 칩이다. 예를 들어, 칩 (1) 은, 착안되는 특정한 가공 조건의 변화에 따른 칩의 항절 강도의 변화를 평가하여, 파괴가 진행되는 과정의 변화를 해석하는 데 적합한 양태로 시작된다.
예를 들어, 웨이퍼의 이면측을 가공하는 가공 조건에 착안하여 항절 강도가 비교적 높은 칩을 제작할 수 있는 가공 조건을 얻고자 하는 경우 등에 있어서는, 디바이스가 형성된 칩을 시작할 필요는 없다. 이 경우, 디바이스가 형성되어 있지 않은 칩 (1) 을 시작하여 항절 강도를 평가하면 충분하고, 칩 (1) 은, 표면에 디바이스가 형성되어 있지 않은 웨이퍼를 사용하여 시작된다. 디바이스가 형성되어 있지 않은 웨이퍼를 사용하면 비용을 낮게 억제할 수 있어, 효율적이다.
본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에서는, 칩 (1) 이 파괴된다. 칩 (1) 은, 예를 들어, 도 1(A) 에 나타내는 바와 같이, 사각형의 판상으로 형성된다. 칩 (1) 은, 여러 가지 가공 조건으로 시작되어 파괴된다. 시작되는 칩 (1) 은, 예를 들어, 가로 8 ㎝, 세로 1 ㎝, 두께 30 ㎛ 로 형성된다.
단, 칩 (1) 은 이것으로 한정되지 않는다. 그 칩 (1) 의 형상은, 사각형의 판상이 아니어도 된다. 또, 칩 (1) 의 표면 (1a) 에는, 디바이스가 형성되어 있지 않아도 된다. 또한, 칩 (1) 은, 반도체 재료로 형성된 웨이퍼로부터 형성되어 있지 않아도 된다. 칩 (1) 은, 예를 들어, 붕규산 유리나 소다 유리 등의 유리 기판으로부터 형성되어도 된다. 본 실시형태에 관련된 파괴 시험 장치 및 파편 회수 방법에 의하면, 예를 들어, 3 점 굽힘법에 있어서 잘 파괴되지 않는 다양한 칩 (1) 을 파괴할 수 있다.
다음으로, 본 실시형태에 관련된 파괴 시험 장치에 대해 설명한다. 도 2 는, 파괴 시험 장치 (2) 를 모식적으로 나타내는 사시도이다. 파괴 시험 장치 (2) 는, 칩 (1) 을 파괴할 수 있는 칩 파괴 유닛 (4) 과, 칩 파괴 유닛 (4) 의 하방에 배치 형성된 파편 회수 유닛 (12) 을 구비한다. 칩 파괴 유닛 (4) 은, 칩 (1) 을 협지할 수 있는 칩 협지 유닛 (6) 을 갖는다.
칩 협지 유닛 (6) 은, 연직 방향을 따른 제 1 면 (8a) 을 가진 제 1 칩 지지부 (6a) 와, 연직 방향을 따른 제 2 면 (8b) 을 가진 제 2 칩 지지부 (6b) 를 갖는다. 제 1 칩 지지부 (6a) 의 제 1 면 (8a) 과, 제 2 칩 지지부 (6b) 의 제 2 면 (8b) 은 서로 마주 본 평행한 면이다. 제 1 칩 지지부 (6a) 는, U 자상으로 만곡된 칩 (1) 의 일단 (3a) 측을 지지할 수 있고, 제 2 칩 지지부 (6b) 는, 칩 (1) 의 타단 (3b) 측을 지지할 수 있다.
제 1 칩 지지부 (6a) 의 제 1 면 (8a) 과 제 2 칩 지지부 (6b) 의 제 2 면 (8b) 에는, 실리콘 수지 등의 탄성 부재나, 칩 (1) 의 정전 흡착 기구 등이 배치 형성되어도 된다. 양 칩 지지부 (6a, 6b) 에 그 탄성 부재나 그 정전 흡착 기구 등이 배치 형성되면, 협지된 칩 (1) 의 미끄러짐이 억제되고, 또한 파괴된 후의 칩 (1) 이 양 칩 지지부 (6a, 6b) 에 의해 계속해서 유지되기 쉬워진다.
또, 칩 파괴 유닛 (4) 은, 이동 유닛 (10) 을 갖는다. 이동 유닛 (10) 은, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 각각의 기단측 (상단측) 을 지지한다. 그 이동 유닛 (10) 은, 예를 들어, 모터 등의 동력 (도시 생략) 을 구비하여, 칩 협지 유닛 (6) 의 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 를 서로 근접하는 방향으로 상대 이동시킬 수 있다.
제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 사이에 U 자상으로 만곡된 칩 (1) 을 배치 형성하고, 이동 유닛 (10) 에 의해 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 를 서로 근접하는 방향으로 이동시켜 칩 (1) 의 만곡 정도를 강하게 하면, 이윽고 칩 (1) 이 파괴된다. 본 발명의 일 양태에 관련된 파괴 시험 장치 (2) 에서는, 3 점 굽힘법에 의해 실현 가능한 만곡의 정도를 초과하여 칩 (1) 을 만곡시킬 수 있기 때문에, 3 점 굽힘법에 의해서 파괴할 수 없는 칩 (1) 을 파괴할 수 있다.
예를 들어, 이동 유닛 (10) 및 칩 협지 유닛 (6) 은, 산업용 로봇 아암에 의해 구성된다. 이 경우, 이동 유닛 (10) 의 내부에는, 예를 들어, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 가 상대 이동하는 방향을 따른 가이드 레일 (도시 생략) 이 형성된다. 그리고, 그 가이드 레일에는, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 각각의 기단측이 그 가이드 레일을 따라서 이동 가능하게 장착된다.
또한, 이동 유닛 (10) 은, 그 가이드 레일에 대해 수직인 방향을 따른 회전축부 (도시 생략) 를 구비하는 모터의 그 회전축부에 끼워 넣은 기어 (도시 생략) 를 구비한다. 또, 제 1 칩 지지부 (6a) 의 기단측 및 제 2 칩 지지부 (6b) 의 기단측에, 각각, 평판상의 막대상 부재의 일면에 복수의 이 (齒) 가 형성된 형상의 부재인 래크 (도시 생략) 가 그 가이드 레일을 따라서 형성된다. 그리고, 각각의 래크의 그 복수의 이가 그 기어에 서로 맞물리는 양태로, 2 개의 그 래크에 의해 사이에 그 기어가 끼인다.
그 모터 등의 동력을 작동시켜 그 기어를 회전시키면, 각각의 래크가 그 가이드 레일을 따라서 서로 반대 방향으로 이동하여, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 가 서로 가까워진다. 단, 이동 유닛 (10) 의 구성은 이것으로 한정되지 않는다. 예를 들어, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 일방에만 그 래크가 형성되어도 되고, 이 경우, 모터 등의 동력은, 래크가 형성된 칩 지지부만을 이동시킬 수 있다.
또는, 예를 들어, 이동 유닛 (10) 의 내부에는, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 가 서로 가까워지는 방향을 따른 볼 나사 (도시 생략) 가 배치된다. 그 볼 나사에는, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 일방의 기단측에 형성된 너트부 (도시 생략) 가 나사 결합된다. 그리고, 모터 등에 의해 그 볼 나사를 회전시키면, 그 너트부가 이동하여, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 가 서로 가까워지는 방향으로 이동한다.
칩 파괴 유닛 (4) 은, 예를 들어, 이동 유닛 (10) 의 케이싱 측면에, 제 1 칩 지지부 (6a) 의 제 1 면 (8a) 과 제 2 칩 지지부 (6b) 의 제 2 면 (8b) 과의 거리를 나타내는 스케일을 가져도 된다. 모터 등으로 구성된 동력은, 예를 들어, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 사이의 거리가 소정 거리가 되도록, 그 스케일을 참조하여 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 를 상대 이동시켜도 된다.
파편 회수 유닛 (12) 은, 예를 들어, 칩 파괴 유닛 (4) 의 소정 거리 하방에 배치 형성되고, 수평면을 따른 평판상의 기대 (14) 와, 그 기대 (14) 의 상면에 배치 형성된 점착 시트 (16) 를 구비한다. 파편 회수 유닛 (12) 과 칩 파괴 유닛 (4) 은, 지지 부재에 의해 그 소정 거리를 유지하면서 지지되어도 된다. 그 점착 시트 (16) 의 상면은 점착성을 가져, 칩 (1) 의 파편을 유지하는 파편 유지면 (18) 이 된다. 칩 파괴 유닛 (4) 에 의해 칩 (1) 을 파괴하면, 칩 (1) 의 파편이 낙하하여 파편 회수 유닛 (12) 의 파편 유지면 (18) 에 도달하고, 그 파편이 파편 유지면 (18) 에 유지된다.
칩 (1) 을 파괴할 때, 칩 (1) 의 만곡 부분의 외측에 파괴 기점 (1c) (도 4(B) 참조) 이 생기고, 그 파괴 기점 (1c) 으로부터 파편이 분산된다. 칩 (1) 을 칩 협지 유닛 (6) 에 협지시킬 때에는, 각 파편을 적절히 회수하기 위해서 파괴 기점 (1c) 을 파편 유지면 (18) 에 대면시킨다.
칩 파괴 유닛 (4) 에 의해 칩 (1) 이 파괴되었을 때에 발생하는 파편은, 파편 회수 유닛 (12) 의 파편 유지면 (18) 상에 분산된다. 이 때, 각 파편의 형상이나 크기, 분산 상황 등은, 칩 (1) 의 구조나 칩 (1) 의 파괴 방법 등에 따라 변화한다.
그 때문에, 칩 파괴 유닛 (4) 에 의한 칩 (1) 의 파괴 방법을 일정하게 하면, 발생하는 파편의 크기나 형상 등에는 무시할 수 없는 정도의 재현성이 나타난다. 특히, 칩 파괴 유닛 (4) 과 파편 회수 유닛 (12) 의 거리가 소정 거리가 되도록 이간시키고, 칩 (1) 을 칩 협지 유닛 (6) 에 소정 위치에서 협지시키면, 파편 유지면 (18) 에 첩착되는 각 파편의 상대 위치에도 무시할 수 없는 정도의 재현성이 나타난다.
칩 (1) 을 파괴한 후, 각 파편의 크기나 형상뿐만 아니라, 파편 유지면 (18) 에 있어서의 각 파편의 상대 위치를 해석함으로써 각 파편이 칩 (1) 의 어느 부분으로부터 생긴 것인지에 관한 정보가 얻어진다. 그 정보가 얻어지면, 항절 강도가 높은 칩 (1) 을 형성하기 위한 웨이퍼의 가공 조건을 더욱 상세하게 검토할 수 있다.
파편 회수 유닛 (12) 은, 각 파편의 상대적인 위치 관계를 유지하면서 각 파편을 회수할 수 있기 때문에, 각 파편의 분산 상황을 보존할 수 있다. 그리고, 파편 유지면 (18) 상에 파편이 분산된 후에 점착 시트 (16) 를 기대 (14) 로부터 박리시키면, 각 파편의 분산 상황을 보존하면서 각 파편을 반송할 수 있다. 그 때문에, 각 파편이 첩착된 점착 시트 (16) 를 각종 해석을 적절하게 실시할 수 있는 장소로 반송함으로써, 보다 정밀도가 높은 해석이 가능해진다.
그리고, 기대 (14) 의 상면에는 복수의 점착 시트 (16) 가 적층되고, 그 복수의 점착 시트 (16) 는 개개로 박리 가능하게 되어 있어도 된다. 이 경우, 칩 파괴 유닛 (4) 에 의해 파괴된 칩 (1) 의 파편이 첩착된 최상층의 점착 시트 (16) 를 박리시키면 다음 점착 시트 (16) 가 상방에 노출되기 때문에, 다음 칩 (1) 의 파괴 시험의 준비가 용이해진다.
또한, 파괴 시험 장치 (2) 는, 칩 (1) 이 파괴된 것을 검출하는 검출 유닛을 구비해도 된다. 예를 들어, 그 검출 유닛은 이동 유닛 (10) 의 모터 등의 동력에 접속되어 있어, 모터로부터 출력되는 토크를 감시한다. 칩 (1) 의 만곡이 강해질수록, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 가 받는 칩 (1) 의 반발력이 강해지기 때문에, 칩 (1) 의 반발력을 억제하고 추가로 칩 (1) 을 만곡시키기 위해서, 그 모터가 출력하는 토크는 증대되어 간다.
그리고, 칩 (1) 이 만곡에 견디지 못하고 칩 (1) 에 손상이 생기면, 칩 (1) 이 발생시키는 그 반발력이 급속히 작아져, 모터가 출력하는 토크가 급격하게 저하된다. 그 때문에, 모터가 출력하는 토크의 변화를 감시함으로써, 칩 (1) 에 생긴 파괴를 검출할 수 있다.
단, 그 검출 유닛은 이것으로 한정되지 않고, 다른 방법에 의해 칩 (1) 의 파괴가 검출되어도 된다. 예를 들어, 파괴 시험 장치 (2) 는, 그 검출 유닛으로서 진동 센서를 구비해도 된다. 이 경우, 칩 (1) 의 파괴에 수반하여 파괴 시험 장치 (2) 에 전해지는 진동을 그 진동 센서에 의해 관측함으로써 그 검출 유닛은 칩 (1) 의 파괴를 검출할 수 있다.
그리고, 그 검출 유닛은, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 의 사이에 배치된 카메라 유닛이어도 된다. 이 경우, 그 카메라 유닛에 의해 칩 (1) 의 만곡부를 촬영하고, 그 카메라 유닛에 의해 촬영된 영상에 의해 칩 (1) 의 파괴를 검출해도 된다. 또, 파괴 시험 장치 (2) 는, 검출 유닛을 구비하지 않아도 되며, 그 파괴 시험 장치 (2) 의 사용자가 육안으로 보아 칩 (1) 의 파괴를 검출해도 된다.
그 검출 유닛에 의해 칩 (1) 의 파괴를 검출할 수 있으면, 칩 (1) 의 파괴가 생겼을 때의 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 의 거리 등으로부터 칩 (1) 의 파괴가 생겼을 때의 칩 (1) 의 만곡 정도에 관한 정보가 얻어진다. 그리고, 그 정보로부터 칩 (1) 의 항절 강도의 평가가 가능해진다. 칩 (1) 의 항절 강도를 평가할 수 있으면, 칩 (1) 의 제조 방법과 칩 (1) 의 항절 강도의 관계성이 얻어지기 때문에, 항절 강도가 높은 칩 (1) 의 제조 방법을 도출할 때에 유리하다.
다음으로, 칩 (1) 을 파괴함으로써 생성된 파편을 회수하는 본 실시형태에 관련된 파편 회수 방법에 대해 설명한다. 그 파괴 회수 방법은, 예를 들어, 도 2 에 나타내는 파괴 시험 장치 (2) 에 의해 실시된다. 도 7 은, 그 파편 회수 방법의 각 스텝의 흐름을 나타내는 플로차트이다. 이하, 그 파편 회수 방법의 각 스텝에 대해 상세히 서술한다.
본 실시형태에 관련된 파편 회수 방법에서는, 먼저, 표면에 파편 유지면 (18) 을 갖는 파편 회수 유닛 (12) 을 준비하는 파편 회수 유닛 준비 스텝 (S1) 을 실시한다. 파편 회수 유닛 준비 스텝 (S1) 에서는, 예를 들어, 파괴 시험 장치 (2) 의 기대 (14) 상에 점착 시트 (16) 를 배치 형성한다. 그리고, 파편 회수 유닛 (12) 의 상방의 칩 파괴 유닛 (4) 에 의해 칩 (1) 을 파괴할 준비를 한다.
파편 회수 유닛 준비 스텝 (S1) 의 다음에, 칩 파괴 유닛 (4) 의 칩 협지 유닛 (6) 에 칩 (1) 을 협지시키는 칩 협지 스텝 (S2) 을 실시해도 된다. 칩 협지 스텝 (S2) 에서는, 칩 협지 유닛 (6) 을 이동 유닛 (10) 에 의해 조작하여, 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 를 서로 소정 거리 이간된 초기 위치로 상대 이동시킨다. 이하, 제 1 칩 지지부 (6a) 만을 이동시키고, 제 2 칩 지지부 (6b) 를 고정시키는 경우를 예로 설명한다.
그 후, 도 1(B) 에 나타내는 바와 같이 칩 (1) 을 U 자로 만곡시킨 상태에서, 칩 협지 유닛 (6) 의 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 사이에 그 칩 (1) 을 꽂아 넣는다. 도 3(A) 에, 칩 협지 유닛 (6) 에 협지된 칩 (1) 을 모식적으로 나타낸다.
또한, 나중에 칩 (1) 이 파괴되어 파편이 분산될 때에, 칩 (1) 이 협지되는 위치에 따른 파편의 분산 상황에 대한 영향을 개략 일정하게 하기 위해서, 칩 (1) 이 협지되는 위치는 항상 일정한 위치로 하는 것이 바람직하다. 복수의 칩 (1) 을 파괴하고, 각각, 파편을 회수하여 분산 상황을 해석할 때에, 칩 (1) 이 협지되는 위치가 일정하면, 각각의 칩 (1) 이 파괴되는 과정을 해석할 때에 그 위치의 차이에 따른 분산 상황에 대한 영향을 제외시키기 쉬워진다.
또, 후술하는 바와 같이, 제 1 칩 지지부 (6a) 와 제 2 칩 지지부 (6b) 를 근접시켜 칩 (1) 의 만곡 정도를 크게 하면, 칩 (1) 이 변형되어, 제 1 면 (8a) 및 제 2 면 (8b) 에 접촉하는 칩 (1) 의 이면 (1b) 의 면적이 증대된다. 이에 수반하여, 칩 (1) 의 만곡 부분이 이동 유닛 (10) 의 케이싱으로부터 멀어진다.
그래서, 칩 협지 스텝 (S2) 에서는, 칩 (1) 의 만곡 정도를 크게 하여 칩 (1) 을 파괴할 때에, 칩 (1) 이 양 칩 지지부 (6a, 6b) 사이의 영역으로부터 벗어나지 않는 위치에 칩 (1) 을 위치시킨다. 바람직하게는, 만일 칩 (1) 이 파괴되지 않고 양 칩 지지부 (6a, 6b) 가 한없이 가까워지는 경우에 있어서도 양 칩 지지부 (6a, 6b) 사이의 그 영역에 칩 (1) 의 만곡 부분이 수납되도록, 칩 (1) 이 협지된다.
본 실시형태에 관련된 파편 회수 방법에서는, 다음으로, 파편 회수 유닛 (12) 의 상방에서 칩 (1) 을 파괴하는 파괴 스텝 (S3) 을 실시한다. 그 파괴 스텝 (S3) 에서는, 이동 유닛 (10) 을 작동시켜 제 1 칩 지지부 (6a) 및 제 2 칩 지지부 (6b) 를 서로 근접하는 방향으로 상대 이동시킨다. 도 4(A) 는, 제 1 칩 지지부 (6a) 를 초기 위치 (6c) 로부터 이동시켜 제 2 칩 지지부 (6b) 에 근접시키는 모습을 모식적으로 나타내는 측면도이다.
제 1 칩 지지부 (6a) 를 제 2 칩 지지부 (6b) 에 근접시키면, 칩 (1) 이 보다 강하게 만곡되고, 이윽고 칩 (1) 이 만곡에 견디지 못하고 파괴된다. 도 4(B) 는, 칩 (1) 의 만곡 부분이 파괴되어 칩 (1) 의 파괴 기점 (1c) 으로부터 파편 (1d) 이 비산하는 모습을 모식적으로 나타내는 측면도이다.
본 실시형태에 관련된 파편 회수 방법에서는, 다음으로, 그 파괴 스텝 (S3) 에서 파괴된 칩 (1) 의 파편이 낙하하여 그 파편 회수 유닛 (12) 의 파편 유지면 (18) 에 부착됨으로써 파편을 회수하는 회수 스텝 (S4) 을 실시한다. 도 4(B) 에 나타내는 바와 같이, 칩 (1) 이 파괴되었을 때에 파괴 기점 (1c) 으로부터 생긴 칩 (1) 의 파편 (1d) 은, 파편 회수 유닛의 파편 유지면 (18) 상에 분산된다.
도 5(A) 는, 칩 (1) 의 파편 (1d) 이 파편 유지면 (18) 상에 분산된 파편 회수 유닛 (12) 을 모식적으로 나타내는 상면도이다. 파편 유지면 (18) 은, 예를 들어, 점착 시트 (16) 의 점착면이고, 파편 유지면 (18) 상에 분산된 파편 (1d) 은 점착 시트 (16) 에 첩착된다.
파편 유지면 (18) 에 있어서의 각 파편 (1d) 의 분산 상황은, 칩 (1) 이 파괴되기 전의 칩 (1) 에 있어서의 위치나, 칩 (1) 의 파괴 과정에 따라 변화한다. 그 때문에, 파편 유지면 (18) 에 있어서의 각 파편 (1d) 의 상대 위치를 해석하면, 칩 (1) 의 파괴 과정에 관한 정보를 얻는 데 유리하게 된다. 예를 들어, 파편 (1d) 이 첩착된 점착 시트 (16) 를 파편 회수 유닛 (12) 의 기대 (14) 로부터 박리시키면, 각 파편 (1d) 의 상대적인 위치 관계를 유지하면서 각 파편 (1d) 을 반송할 수 있기 때문에, 예를 들어, 파편 (1d) 의 해석에 적절한 장소로 파편 (1d) 을 반송할 수 있다.
그리고, 회수 스텝 (S4) 에서는, 파편 유지면 (18) 에, 제 1 칩 지지부 (6a) 에 지지된 칩 (1) 의 일단 (3a) 측과, 제 2 칩 지지부 (6b) 에 지지된 칩 (1) 의 타단 (3b) 측이 첩착되어도 된다. 도 5(B) 는, 파편 (1d) 이 분산된 지점의 근방에, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측이 첩착된 파편 회수 유닛 (12) 을 모식적으로 나타내는 상면도이다. 또한, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측은, 파괴 시험 장치 (2) 의 조작자의 수작업에 의해 파편 유지면 (18) 상에 첩착되어도 된다.
파괴된 칩 (1) 의 파단면에는, 칩 (1) 이 파괴되는 과정이 반영된 형상이 남는다. 그 때문에, 칩 (1) 의 파단면을 해석함으로써, 칩 (1) 의 파괴 과정의 해석에 유용한 정보가 얻어진다. 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측을 파편 (1d) 과 함께 점착 시트 (16) 에 첩착하면, 그 파편 (1d) 등의 반송이나 관리, 관찰이 용이해진다.
이상에서 설명한 바와 같이, 본 실시형태에 관련된 파편 회수 방법에 의하면, 각 파편 (1d) 을 서로의 상대적인 위치 관계를 유지하면서 회수할 수 있기 때문에, 파편 유지면 (18) 에 유지된 각 파편 (1d) 의 분산 상황을 해석할 수 있다. 그 때문에, 칩 (1) 이 파괴되는 과정을 보다 상세하게 해석할 수 있다. 칩 (1) 이 파괴되는 과정을 해석할 수 있으면, 항절 강도가 높아 잘 파괴되지 않는 칩 (1) 을 제조하는 웨이퍼의 가공 방법을 도출할 때에 유리하다.
또한, 본 발명은, 상기한 실시형태의 기재로 한정되지 않고, 여러 가지로 변경하여 실시할 수 있다. 예를 들어, 본 발명의 일 양태에 관련된 파괴 시험 장치 (2) 및 파편 회수 방법에 대해, 칩 파괴 유닛 (4) 에 의해 칩 (1) 을 파괴하고, 소정 거리 이간된 파편 회수 유닛 (12) 에 의해 파편 (1d) 을 회수하는 경우에 대해 설명했지만, 본 발명의 일 양태는 이것으로 한정되지 않는다. 즉, 파편 회수 유닛은 칩 (1) 에 첩착되어도 되고, 그 파편 회수 유닛의 파편 유지면은 만곡되어 있어도 된다.
도 6(A) 및 도 6(B) 에, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측의 각각의 이면 (1b) 에 파편 회수 유닛 (12a) 으로서 점착 테이프 (16a) 를 첩착하는 경우에 대해서 나타낸다. 도 6(A) 는, 칩 (1) 과, 파편 회수 유닛 (12a) 을 모식적으로 나타내는 상면도이고, 도 6(B) 는, 칩 (1) 과, 파편 회수 유닛 (12a) 을 모식적으로 나타내는 단면도이다.
도 6(B) 에 나타내는 바와 같이, 파편 회수 유닛 (12a) 인 점착 테이프 (16a) 는, 칩 (1) 의 이면 (1b) 에 첩착된 각 부분의 사이에서 중력에 따라 아래로 처져 있다. 그리고, 파편 유지면 (18a) 은, 수평면에 따르지 않고 만곡되어 있다. 칩 (1) 을 파괴할 때에는, 점착 테이프 (16a) 가 첩착된 칩 (1) 을 도 1(B) 에 나타내는 바와 같이 U 자상으로 만곡시켜, 예를 들어, 도 2 에 나타내는 파괴 시험 장치 (2) 로 반입하여 칩 협지 유닛 (6) 에 협지시킨다.
그리고, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측을 이동 유닛 (10) 에 의해 서로 근접시켜, 칩 (1) 의 만곡 정도를 증대시킨다. 칩 (1) 이 만곡에 견디지 못하고 만곡 부분이 파괴되면, 파괴 기점으로부터 파편 (1d) 이 생긴다. 그리고, 각 파편 (1d) 은, 파편 회수 유닛 (12a) 의 파편 유지면 (18a) 상에 분산되어 낙하하고, 점착 테이프 (16a) 에 부착된다. 이 때, 점착 테이프 (16a) 가 만곡되어 있기 때문에, 각 파편 (1d) 은 파편 유지면 (18a) 상의 보다 넓은 범위로 확산된다.
그 후, 점착 테이프 (16a) 를 테이블 등의 수평면 상에 탑재하면, 노출된 파편 유지면 (18a) 상의 전체로 확산된 상태로 각 파편 (1d) 이 분포하게 된다. 그 때문에, 개개의 파편 (1d) 의 관찰이 용이해져, 각 파편 (1d) 의 크기나 형상에 관한 정보나, 각 파편 (1d) 의 위치에 관한 정보를 보다 고정밀도로 취득할 수 있다.
그리고, 파괴된 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측은 칩 (1) 이 파괴되기 전부터 점착 테이프 (16a) 에 첩착되어 있기 때문에, 칩 (1) 이 파괴된 후, 칩 (1) 의 일단 (3a) 측과 타단 (3b) 측을 점착 테이프 (16a) 에 첩착하는 스텝을 생략할 수 있다. 그 때문에, 칩 (1) 의 파단면의 해석이 용이해진다.
또한, 칩 (1) 의 이면 (1b) 에 있어서의 점착 테이프 (16a) 가 첩착되는 영역, 및 점착 테이프 (16a) 의 점착면에 있어서의 칩 (1) 의 이면 (1b) 에 첩착되는 영역은, 소정의 영역으로 되는 것이 바람직하다. 이 경우, 파편 회수 유닛 (12a) 의 파편 유지면 (18a) 으로서 노출되는 점착 테이프 (16a) 의 점착면의 영역 및 점착 테이프 (16a) 의 형상이 일정하게 된다.
복수의 칩 (1) 을 파괴하여 파편의 분산 상황을 해석하고자 할 때, 각 칩 (1) 에 점착 테이프 (16a) 를 동일하게 첩착함으로써, 점착 테이프 (16a) 의 첩착의 방법이 파편 (1d) 의 분산 상황에 미치는 영향을 최대한 배제할 수 있다.
그리고, 상기한 실시형태에서는, 파괴 시험 장치 (2) 는 칩 (1) 을 3 점 굽힘법과는 상이한 방법에 의해 파괴하는 칩 파괴 유닛 (4) 을 구비하여, 칩 (1) 을 3 점 굽힘법과는 상이한 방법에 의해 파괴하는 경우에 대해 설명했지만, 본 발명의 일 양태는 이것으로 한정되지 않는다.
3 점 굽힘법에 의해 파괴 가능한 칩 (1) 에 대해서도, 보다 항절 강도가 높은 칩 (1) 을 제조할 수 있는 웨이퍼의 가공 방법을 도출하기 위해서, 칩 (1) 의 파괴가 진행되는 과정을 한층 더 상세하게 해석하고 싶은 경우가 있다. 그 때문에, 3 점 굽힘법에 의해 칩 (1) 을 파괴하는 경우에 있어서도 파괴된 칩 (1) 의 파편의 적절한 회수가 요망되하는 경우가 있다.
그래서, 본 발명의 일 양태에 관련된 파괴 시험 장치 (2) 가 구비하는 칩 파괴 유닛 (4) 은, 3 점 굽힘법에 의해 칩 (1) 을 파괴해도 된다. 그리고, 본 발명의 일 양태에 관련된 파편 회수 방법에서는, 파괴 스텝 (S3) 에 있어서, 칩 (1) 을 3 점 굽힘법에 의해 파괴해도 된다. 3 점 굽힘법에 의해 파괴된 칩 (1) 으로부터 생긴 각 파편 (1d) 을 파편 회수 유닛 (12) 에 의해 회수할 수 있으면, 3 점 굽힘법에 의해 칩 (1) 이 파괴되는 과정을 종래보다 상세하게 해석할 수 있다.
그 밖에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적하는 범위를 일탈하지 않는 한도 내에서 적절히 변경하여 실시할 수 있다.
1 : 칩
1a : 표면
1b : 이면
1c : 파괴 기점
1d : 파편
3a : 일단
3b : 타단
2 : 파괴 시험 장치
4 : 칩 파괴 유닛
6 : 칩 협지 유닛
6a, 6b : 칩 지지부
6c : 초기 위치
8a, 8b : 면
10 : 이동 유닛
12, 12a : 파편 회수 유닛
14 : 기대
16, 16a : 점착 시트
18, 18a : 파편 유지면

Claims (5)

  1. 칩을 파괴할 수 있는 칩 파괴 유닛과,
    그 칩 파괴 유닛의 하방에 배치 형성되고, 칩 파괴 유닛에 의해 파괴된 그 칩의 파편을 유지하는 파편 유지면을 표면에 갖는 파편 회수 유닛을 구비하고,
    그 칩 파괴 유닛은, 파괴되는 칩의 파괴 기점이 그 파편 회수 유닛의 그 파편 유지면에 대면하도록 그 칩을 파괴하는 것을 특징으로 하는 파괴 시험 장치.
  2. 제 1 항에 있어서,
    그 파편 회수 유닛의 그 파편 유지면은, 수평면을 따르는 것을 특징으로 하는 파괴 시험 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 칩 파괴 유닛은,
    연직 방향을 따른 제 1 면을 가진 제 1 칩 지지부와, 그 제 1 면에 대면하는 연직 방향을 따른 제 2 면을 가진 제 2 칩 지지부를 갖고, U 자상으로 만곡된 칩을 협지할 수 있는 칩 협지 유닛과,
    그 제 1 칩 지지부와 그 제 2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 유닛을 구비하는 것을 특징으로 하는 파괴 시험 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    그 파편 회수 유닛의 그 파편 유지면에는, 복수의 점착 시트가 적층되어 있고,
    그 복수의 점착 시트는, 개개로 박리 가능한 것을 특징으로 하는 파괴 시험 장치.
  5. 칩을 파괴함으로써 생성된 파편을 회수하는 파편 회수 방법으로서,
    표면에 파편 유지면을 갖는 파편 회수 유닛을 준비하는 파편 회수 유닛 준비 스텝과,
    그 파편 회수 유닛의 상방에서 칩을 파괴하는 파괴 스텝과,
    그 파괴 스텝에서 파괴된 칩의 파편이 낙하하여 그 파편 회수 유닛의 파편 유지면에 부착됨으로써 파편을 회수하는 회수 스텝을 구비하는 것을 특징으로 하는 파편 회수 방법.
KR1020190102954A 2018-09-28 2019-08-22 파괴 시험 장치 및 파편 회수 방법 KR20200036729A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018183296A JP7134567B2 (ja) 2018-09-28 2018-09-28 破壊試験装置、及び破片回収方法
JPJP-P-2018-183296 2018-09-28

Publications (1)

Publication Number Publication Date
KR20200036729A true KR20200036729A (ko) 2020-04-07

Family

ID=69996830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190102954A KR20200036729A (ko) 2018-09-28 2019-08-22 파괴 시험 장치 및 파편 회수 방법

Country Status (4)

Country Link
JP (1) JP7134567B2 (ko)
KR (1) KR20200036729A (ko)
CN (1) CN110970316A (ko)
TW (1) TWI807105B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112833946B (zh) * 2020-12-31 2022-07-15 深圳市展芯科技有限公司 一种芯片快速检测设备及快速检测方法
KR102542402B1 (ko) * 2023-04-14 2023-06-13 윤진성 샤르피 충격시험기
KR102633202B1 (ko) * 2023-04-14 2024-02-01 윤진성 시편가열부를 가지는 충격시험기
KR102629626B1 (ko) * 2023-04-14 2024-01-24 윤진성 시험기용 시편수집기
KR102626080B1 (ko) * 2023-04-14 2024-01-16 윤진성 충격시험기용 시편 회수 장치
KR102627832B1 (ko) * 2023-04-14 2024-01-19 윤진성 시편회수부를 가지는 충격시험기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222714A (ja) 2013-05-13 2014-11-27 信越半導体株式会社 半導体ウェーハの評価システム及び評価方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012513B2 (ja) * 1996-03-04 2000-02-21 山口日本電気株式会社 半導体装置の試験方法及び試験装置
JP3765269B2 (ja) 2001-12-26 2006-04-12 株式会社島津製作所 曲げ試験機
JP4415893B2 (ja) * 2005-04-05 2010-02-17 信越半導体株式会社 半導体ウエーハの機械的強度測定装置及び機械的強度測定方法
JP2011033376A (ja) 2009-07-30 2011-02-17 Seiko Epson Corp 試験装置、試験方法
KR20150140647A (ko) * 2013-04-15 2015-12-16 아사히 가라스 가부시키가이샤 굽힘 시험 방법, 시트물의 제조 방법, 굽힘 시험 장치, 취성 시트, 소자 장착 취성 시트 및 전자 디바이스
JP2015044633A (ja) * 2013-08-27 2015-03-12 株式会社村田製作所 チップ部品回収装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222714A (ja) 2013-05-13 2014-11-27 信越半導体株式会社 半導体ウェーハの評価システム及び評価方法

Also Published As

Publication number Publication date
JP7134567B2 (ja) 2022-09-12
TWI807105B (zh) 2023-07-01
JP2020051965A (ja) 2020-04-02
TW202013547A (zh) 2020-04-01
CN110970316A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
KR20200036729A (ko) 파괴 시험 장치 및 파편 회수 방법
CN107283078B (zh) 晶片生成方法和加工进给方向检测方法
JP7146352B2 (ja) 試験装置
JP5743291B2 (ja) 切削加工方法
US11162881B2 (en) Test apparatus
KR20160019849A (ko) 취성재료 기판의 분단방법 및 분단장치
US11402310B2 (en) Measuring apparatus for measuring a flexural strength of a test piece
KR102413288B1 (ko) 밀착 정도 검출 방법
CN112289700A (zh) 一种硅片检测方法
JP7292794B2 (ja) 試験方法及び試験装置
KR20210020767A (ko) 워크의 확인 방법, 및, 가공 방법
KR20200029348A (ko) 칩 파괴 유닛, 칩의 강도의 비교 방법
JP7266476B2 (ja) 試験装置
CN112051212A (zh) 用于检测基板中的缺陷的系统和方法
TWI678344B (zh) 裂斷裝置、基板之裂斷方法、及裂斷裝置之基板載置部用構件
JP7254002B2 (ja) 測定方法及び試験装置
CN212722576U (zh) 一种全自动晶圆裂片检验机
JP2022144842A (ja) チップ強度の試験方法、及び、試験装置
JP2023010204A (ja) 試験装置、及び、チップの試験方法
JP2023031141A (ja) 試験装置
JP3367482B2 (ja) ウェハ分割装置及びウェハ分割方法
JP2021047101A (ja) 試験装置、及び、試験方法
JPH03252151A (ja) 半導体ウエーハの評価方法
KR20060012150A (ko) 백 그라인딩 테이프 접착 장치 및 이를 이용한 백그라인딩 테이프 접착 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal