KR20190121134A - 적층 세라믹 커패시터 - Google Patents

적층 세라믹 커패시터 Download PDF

Info

Publication number
KR20190121134A
KR20190121134A KR1020180090641A KR20180090641A KR20190121134A KR 20190121134 A KR20190121134 A KR 20190121134A KR 1020180090641 A KR1020180090641 A KR 1020180090641A KR 20180090641 A KR20180090641 A KR 20180090641A KR 20190121134 A KR20190121134 A KR 20190121134A
Authority
KR
South Korea
Prior art keywords
region
dielectric
dysprosium
concentration
dielectric layer
Prior art date
Application number
KR1020180090641A
Other languages
English (en)
Inventor
권형순
차경진
조지홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180090641A priority Critical patent/KR20190121134A/ko
Publication of KR20190121134A publication Critical patent/KR20190121134A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부전극 및 제2 내부전극을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극 및 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극을 포함하며, 상기 유전체층은 내부에 디스프로슘(Dy)이 존재하지 않는 제1 영역과 제1 영역을 둘러싸는 제2 영역으로 구성된 유전체 그레인을 포함하고, 상기 유전체 그레인 중 2개의 유전체 그레인의 디스프로슘(Dy)이 존재하지 않는 제1 영역 각각의 경계 사이의 최단 거리를 L이라 하면, 상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역의 디스프로슘(Dy) 농도는 상기 제2 영역 내의 디스프로슘(Dy) 농도보다 낮은 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터 {MULTI-LAYERED CERAMIC CAPACITOR}

본 발명은 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터에 관한 것이다.

일반적으로 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.

최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.

적층 세라믹 커패시터의 소형화 및 고용량화를 동시에 달성하는 방법으로는 내부의 유전체층 및 전극층의 두께를 얇게 하여 많은 수를 적층하는 것인데, 현재 유전체층의 두께는 0.6 ㎛ 정도의 수준으로서 계속하여 얇은 수준으로 개발이 진행되고 있다.

이러한 상황에서, 유전체층의 내전압 특성 확보가 주요한 문제로 대두되고 있으며, 아울러 유전체의 절연저항 열화에 따른 불량율 증가가 문제점으로 대두되고 있다.

이러한 문제를 해결하기 위해서는 적층 세라믹 커패시터의 구조적인 측면 뿐만 아니라 유전체의 조성적인 측면에서도 높은 신뢰성을 확보할 수 있는 방법이 필요한 실정이다.

한편, 적층 세라믹 커패시터의 유전체층의 신뢰성을 확보하기 위한 방법으로서, 디스프로슘(Dy)과 같은 희토류계 원소들을 많이 첨가하는데, 디스프로슘(Dy)의 경우 주로 티탄산바륨(BaTiO3)의 A 사이트를 치환하여 산소 빈자리 공공의 농도를 줄임으로써, 쉘 영역을 구성하고, 이러한 쉘 영역은 유전체 그레인의 입계에서 전자의 흐름을 막는 장벽으로 작용하여 누설 전류를 막는 역할을 한다.

이 때, 상기 디스프로슘(Dy) 원소가 효과적으로 산소 빈자리 공공 농도를 저하시키고, 누설 전류 장벽으로써 작용하기 위해서는 유전체 그레인의 위치별 디스프로슘(Dy)의 농도의 정확한 조절이 필요한 실정이다.

일본공개특허공보 2011-256091

본 발명은 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터에 관한 것이다.

본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부전극 및 제2 내부전극을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극 및 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극을 포함하며, 상기 유전체층은 내부에 디스프로슘(Dy)이 존재하지 않는 제1 영역과 제1 영역을 둘러싸는 제2 영역으로 구성된 유전체 그레인을 포함하고, 상기 유전체 그레인 중 2개의 유전체 그레인의 디스프로슘(Dy)이 존재하지 않는 제1 영역 각각의 경계 사이의 최단 거리를 L이라 하면, 상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역의 디스프로슘(Dy) 농도는 상기 제2 영역 내의 디스프로슘(Dy) 농도보다 낮은 적층 세라믹 커패시터를 제공한다.

본 발명의 다른 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부전극 및 제2 내부전극을 포함하는 세라믹 바디를 포함하며, 상기 유전체층은 코어(core)-쉘(shell) 구조를 가지는 유전체 그레인을 포함하고, 상기 유전체 그레인은 상기 코어(core) 내부에 디스프로슘(Dy)이 존재하지 않는 제1 영역을 포함하며, 상기 제1 영역의 외측에는 상기 제1 영역을 둘러싸는 제2 영역이 배치되며, 상기 유전체 그레인 중 2개의 유전체 그레인의 디스프로슘(Dy)이 존재하지 않는 제1 영역 각각의 경계 사이의 최단 거리를 L이라 하면, 상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역의 디스프로슘(Dy) 농도는 상기 제2 영역 내의 디스프로슘(Dy) 농도보다 낮은 적층 세라믹 커패시터를 제공한다.

본 발명의 일 실시형태에 의하면, 세라믹 바디 내 유전체층이 포함하는 유전체 그레인에 있어서, 위치별 디스프로슘(Dy) 농도를 제어함으로써, 누설 전류 감소 및 절연 저항(IR) 열화를 억제하여 신뢰성 개선이 가능하다.

특히, 유전체 그레인 내부의 디스프로슘(Dy) 비존재 영역 외부의 디스프로슘(Dy) 농도와 유전체 그레인과 유전체 그레인 사이의 일정 거리 내에 존재하는 영역의 디스프로슘(Dy) 농도를 조절함으로써, 누설 전류 감소 및 절연 저항(IR) 열화를 억제하여 신뢰성 개선이 가능하다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 도 2의 'A' 영역 확대도이다.
도 4는 도 3의 'B' 영역 확대도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.

도 2는 도 1의 I-I' 단면도이다.

도 3은 도 2의 'A' 영역 확대도이다.

도 4는 도 3의 'B' 영역 확대도이다.

도 1 내지 도 4를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)는 세라믹 바디(110), 상기 세라믹 바디(110)의 내부에 형성되는 복수의 제1 및 제2 내부전극(121, 122) 및 상기 세라믹 바디(110)의 외표면에 형성되는 제1 및 제2 외부전극(131, 132)을 포함한다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.

상기 세라믹 바디(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 직방체 형상일 수 있다.

상기 세라믹 바디(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 바디의 일면 또는 상기 일면과 마주보는 타면으로 일단이 노출된다.

상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.

제1 내부전극(121)의 일단은 세라믹 바디의 일면으로 노출되고, 제2 내부전극(122)의 일단은 상기 일면과 마주보는 타면으로 노출될 수 있다.

상기 세라믹 바디(110)의 일면 및 상기 일면과 마주보는 타면에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.

상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.

상기 제1 및 제2 외부전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 제1 외부전극(131)과 다른 전위에 연결될 수 있다.

상기 제1 및 제2 외부 전극(131, 132)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 니켈(Ni), 구리(Cu), 또는 이들 합금을 이용할 수 있다.

상기 제1 및 제2 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 10 내지 50㎛ 일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.

상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.

상기 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.

상기 유전체층(111) 상에 제1 및 제2 내부전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 바디 내부에 형성될 수 있다.

유전체층(111)의 두께는 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있는데, 본 발명의 일 실시예에서 소성 후 유전체층의 두께는 1층당 바람직하게는 0.4 ㎛ 이하일 수 있다.

또한, 소성 후 상기 제1 및 제2 내부전극(121, 122)의 두께는 1층당 바람직하게는 0.4 ㎛ 이하일 수 있다.

도 3을 참조하면, 상기 유전체층(111)은 내부에 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)과 제1 영역(11a)을 둘러싸는 제2 영역(11b)으로 구성된 유전체 그레인(11)을 포함한다.

상기 유전체 그레인(11)은 ABO3로 표현되는 페롭스카이트 구조를 가진다.

상기 A는 바륨(Ba), 스트론튬(Sr), 납(Pb) 및 칼슘(Ca)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으며, 이에 제한되는 것은 아니다.

상기 B는 특별히 제한되는 것은 아니며, 상기 페롭스카이트 구조에서 B 사이트에 위치할 수 있는 물질이면 가능하며, 예를 들어 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.

상기 유전체 그레인은 BamTiO3 (0.995≤m≤1.010), (Ba1-XCax)m(Ti1-yZry)O3 (0.995≤m≤1.010, 0≤x≤0.10, 0<y≤0.20), Bam(Ti1-xZrx)O3 (0.995≤m≤1.010, x≤0.10) 혹은 상기 희토류 원소 중 하나 혹은 그 이상이 일부 고용된 BamTiO3 (0.995≤m≤1.010), (Ba1-XCax)m(Ti1-yZry)O3 (0.995≤m≤1.010, 0≤x≤0.10, 0<y≤0.20), Bam(Ti1-xZrx)O3 (0.995≤m≤1.010, x≤0.10)로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.

최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.

적층 세라믹 커패시터의 소형화 및 고용량화를 동시에 달성하는 방법으로는 내부의 유전체층 및 전극층의 두께를 얇게 하여 많은 수를 적층하는 것인데, 얇은 유전체층 및 전극층이 적용된 적층 세라믹 커패시터에서 유전체층의 내전압 특성 확보가 주요한 문제로 대두되고 있으며, 아울러 유전체의 절연저항 열화에 따른 불량율 증가가 문제점으로 대두되고 있다.

이러한 문제를 해결하기 위해서는 적층 세라믹 커패시터의 구조적인 측면 뿐만 아니라 유전체의 조성적인 측면에서도 높은 신뢰성을 확보할 수 있는 방법이 필요한 실정이다.

상기의 신뢰성 저하 문제를 개선하기 위해서는 희토류 원소가 완전 고용된 페롭스카이트 구조를 갖는 산화물을 모재로 하는 유전체 그레인을 이용하는 것이 보다 바람직하다.

즉, 적층 세라믹 커패시터의 유전체층의 두께가 얇아짐에 따라 쇼트 불량 및 신뢰성 불량 등의 문제점을 해결하기 위해서는 페롭스카이트 구조를 갖는 유전체 그레인 내부 및 경계부 등의 각 영역의 희토류 원소의 함량 분포를 조절하는 것이 요구된다.

한편, 적층 세라믹 커패시터의 유전체층의 신뢰성을 확보하기 위한 방법으로서, 디스프로슘(Dy)과 같은 희토류계 원소들을 많이 첨가하는데, 디스프로슘(Dy)의 경우 주로 티탄산바륨(BaTiO3)의 A 사이트를 치환하여 산소 빈자리 공공의 농도를 줄임으로써, 쉘 영역을 구성하고, 이러한 쉘 영역은 유전체 그레인의 입계에서 전자의 흐름을 막는 장벽으로 작용하여 누설 전류를 막는 역할을 한다.

이 때, 상기 디스프로슘(Dy) 원소가 효과적으로 산소 빈자리 공공 농도를 저하시키고, 누설 전류 장벽으로써 작용하기 위해서는 유전체 그레인의 위치별 디스프로슘(Dy)의 농도의 정확한 조절이 필요한 실정이다.

도 4를 참조하면, 상기 유전체 그레인(11) 중 2개의 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이의 최단 거리를 L이라 하면, 상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도는 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도보다 낮다.

상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)은 제1 영역(11a) 각각의 경계 사이의 최단 거리(L)의 1/2 되는 지점을 중심으로, 대칭하여 0.2 L의 거리만큼 떨어진 영역을 의미한다.

따라서, 상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)은 상기 최단 거리(L)를 나타내도록 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이를 가상의 선으로 그었을 때, 중심을 기준으로 0.4 L의 길이에 해당하는 영역을 의미한다.

상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도가 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도보다 낮도록 조절함으로써, 티탄산바륨(BaTiO3)의 A 사이트를 치환하여 산소 빈자리 공공의 농도를 줄임으로써, 누설 전류를 막아 신뢰성을 개선할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 2개의 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이의 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도는 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도의 50% 이하일 수 있다.

상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도가 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도의 50% 이하로 조절함으로써, 산소 빈자리 공공의 농도를 줄일 수 있으며, 이로 인하여 누설 전류를 막아 신뢰성을 개선할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 유전체 그레인(11)의 제2 영역(11b)은 상기 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)을 둘러싸도록 배치되며, 상기 제1 영역(11a)의 주변부로서, 디스프로슘(Dy)이 존재하는 영역을 의미한다.

또한, 상기 개의 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이의 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)은 유전체 그레인(11)에서 입계(grain boundary)를 넘어서는 영역으로서, 유전체 그레인(11)과 타 유전체 그레인(11) 사이에 위치하는 영역에서 결정된다.

본 발명의 일 실시형태에 따르면, 상기 유전체 그레인(11)은 코어(core)-쉘(shell) 구조를 가지며, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)은 상기 코어(core) 내부에 존재할 수 있다.

일반적으로, 유전체 그레인(11)이 코어(core)-쉘(shell) 구조를 가질 경우, 코어(core) 내부에는 첨가제 원소로서 희토류 등의 원소는 존재하지 않거나 존재하더라도 미량 존재한다.

따라서, 본 발명의 일 실시형태에 따르면, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)은 코어(core)-쉘(shell) 구조에서 코어(core)와 일치할 수도 있으며, 코어(core) 내부 일정 영역을 차지할 수도 있다.

또한, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)을 둘러싸는 제2 영역(11b)은 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)과 대비하기 위한 영역으로서, 디스프로슘(Dy)이 존재하는 영역으로 이해될 수 있다.

따라서, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)을 둘러싸는 제2 영역(11b)은 코어(core)-쉘(shell) 구조에서 쉘(shell)에 해당할 수 있으나, 반드시 이에 제한되는 것은 아니며, 쉘(shell)과 일치하지 않을 수도 있다.

도 3 및 4에서는 유전체 그레인(11)의 형상을 타원형으로 표시하였으나, 이는 설명의 편의를 위한 것이며, 그 형상이 도면에 도시된 것으로 한정되어서는 안되며, 완전한 구형 혹은 타원형이 아닌 구형 혹은 타원형과 유사한 형상을 가질 수 있다.

본 발명의 일 실시형태에 따르면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 초소형 고용량 제품으로서, 상기 유전체층(111)의 두께는 0.4 ㎛ 이하이고, 상기 제1 및 제2 내부전극(121, 122)의 두께는 0.4 ㎛ 이하인 것을 특징으로 하나, 반드시 이에 제한되는 것은 아니다.

즉, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 초소형 고용량 제품이기 때문에, 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께는 종래 제품에 비하여 얇은 박막으로 구성되어 있으며, 얇은 유전체층 및 전극층이 적용된 적층 세라믹 커패시터에서 유전체층의 내전압 특성 확보가 주요한 문제로 대두되고 있으며, 아울러 유전체의 절연저항 열화에 따른 불량율 증가가 문제점으로 대두되고 있다.

즉, 종래의 적층 세라믹 커패시터의 경우에는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터가 포함하는 유전체층 및 내부전극보다는 상대적으로 두꺼운 두께를 갖기 때문에, 유전체 그레인의 위치별 디스프로슘(Dy)의 농도를 본 발명의 일 실시형태와 같이 조절하지 않더라도 크게 문제되지 않았다.

그러나, 본 발명의 일 실시형태와 같이 두께가 0.4 ㎛ 이하인 박막의 유전체층 및 내부전극이 적용되는 제품에 있어서는 유전체 그레인의 위치별 디스프로슘(Dy)의 농도를 본 발명의 일 실시형태와 같이 조절하여야 한다.

즉, 본 발명의 일 실시형태에서와 같이 상기 2개의 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이의 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도가 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도의 50% 이하로 조절함으로써, 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 박막의 경우에도 산소 빈자리 공공의 농도를 줄일 수 있으며, 이로 인하여 누설 전류를 막아 신뢰성을 개선할 수 있다.

다만, 상기 박막의 의미가 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 것을 의미하는 것은 아니며, 종래의 제품보다 얇은 두께의 유전체층과 내부전극을 포함하는 개념으로 이해될 수 있다.

상기 유전체 그레인(11)은 티탄산바륨계 주성분과 상술한 바와 같이 희토류계 원소로서 디스프로슘(Dy) 부성분을 포함하며, 이외에 부성분으로서, 마그네슘(Mg)과 알루미늄(Al)을 더 포함할 수 있다.

상기 유전체 그레인은 모재 주성분으로서, 티탄산바륨(BaTiO3)을 포함하며, 상기 모재 주성분 100 몰 대비 상기 마그네슘(Mg)을 0 몰 초과 1.0 몰 이하의 함량으로 포함할 수 있다.

일반적으로 마그네슘(Mg) 산화물의 경우, 티탄산바륨에 첨가되어 유전체 그레인의 입성장을 조절하는 특성을 가지고 있는 것으로 알려져 있다.

즉, 티탄산바륨에 첨가된 마그네슘(Mg) 산화물의 함량이 많을 경우 유전체 그레인의 입성장이 억제되고, 첨가량이 적을 경우에는 오히려 비정상 입성장 입자들이 발생한다고 알려져 있다.

그러나, 유전체 그레인의 입성장을 효과적으로 제어할 수 있는 마그네슘(Mg)의 함량에 대하여는 특별히 알려져 있지 않은 상황이다.

본 발명의 일 실시형태에 따르면, 상기와 같이 유전체 그레인(11)이 모재 주성분 100몰 대비 0 몰 초과 1.0 몰 이하의 함량으로 상기 마그네슘(Mg)을 포함함으로써, 신뢰성 개선 및 고용량 확보가 가능하다.

상기 유전체 그레인(11)이 포함하는 마그네슘(Mg)의 함량이 모재 주성분 100 몰 대비 0 몰인 경우, 각 영역의 유전체 그레인이 과도하게 입성장하게 되어, 신뢰성 저하 및 요구되는 목표 용량을 얻을 수 없는 문제가 있다.

한편, 상기 유전체 그레인(11)이 포함하는 마그네슘(Mg)의 함량이 모재 주성분 100 몰 대비 1.0 몰을 초과하는 경우에는 유전체 그레인의 입성장을 과도하게 억제하게 되어, 요구되는 용량 확보가 어려운 문제가 있다.

상기 유전체 그레인(11)은 부성분 원소로서 알루미늄(Al)을 더 포함할 수 있다.

상기 유전체 그레인(11)은 모재 주성분으로서, 티탄산바륨(BaTiO3)을 포함하며, 상기 모재 주성분 100 몰 대비 상기 알루미늄(Al)을 0 몰 초과 4.0 몰 이하의 함량으로 포함할 수 있다.

상기 알루미늄(Al)은 유전체 조성물이 적용된 적층 세라믹 커패시터의 소성 온도 저하 및 고온 내전압 특성을 향상시키는 역할을 한다.

상기 알루미늄(Al)의 함량이 상기 모재 주성분 100 몰에 대하여, 4.0 몰을 초과하면 소결성 및 치밀도 저하, 2차 상 생성 등의 문제가 있을 수 있어 바람직하지 못하다.

그 외, 상기 유전체 그레인(11)은 부성분으로서, 디스프로슘(Dy) 이외의 다른 희토류 원소들을 포함할 수도 있다.

디스프로슘(Dy) 이외의 다른 희토류 원소들로서는 Y, Ho, Er, Gd, Ce, Nd, Pm, Eu, Tb, Tm, Yb, Lu 및 Sm 중 적어도 하나일 수 있다.

상기 희토류 원소들은 적층 세라믹 커패시터의 신뢰성 저하를 막는 역할을 한다.

상기 디스프로슘(Dy)을 포함하여, Y, Ho, Er, Gd, Ce, Nd, Pm, Eu, Tb, Tm, Yb, Lu 및 Sm 중 적어도 하나의 희토류 원소는 상기 모재 주성분 100 몰 대비 0 몰 초과 4.0 몰 이하의 함량으로 포함될 수 있다.

상기 희토류 원소의 함량이 4.0 몰을 초과하는 경우에는 신뢰성이 저하되거나, 유전체 그레인의 유전율이 낮아지고 고온 내전압 특성이 나빠지는 문제가 발생할 수 있다.

본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(100)는 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부전극(121) 및 제2 내부전극(122)을 포함하는 세라믹 바디(110)를 포함하며, 상기 유전체층(111)은 코어(core)-쉘(shell) 구조를 가지는 유전체 그레인(11)을 포함하고, 상기 유전체 그레인(11)은 상기 코어(core) 내부에 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)을 포함하며, 상기 제1 영역(11a)의 외측에는 상기 제1 영역(11a)을 둘러싸는 제2 영역(11b)이 배치되며, 상기 유전체 그레인(11) 중 2개의 유전체 그레인의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이의 최단 거리를 L이라 하면, 상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도는 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도보다 낮은 것을 특징으로 한다.

특히, 상기 2개의 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이의 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도는 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도의 50% 이하일 수 있다.

상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도가 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도의 50% 이하로 조절함으로써, 산소 빈자리 공공의 농도를 줄일 수 있으며, 이로 인하여 누설 전류를 막아 신뢰성을 개선할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 유전체 그레인(11)의 제2 영역(11b)은 상기 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)을 둘러싸도록 배치되며, 상기 제1 영역(11a)의 주변부로서, 디스프로슘(Dy)이 존재하는 영역을 의미한다.

또한, 상기 개의 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이의 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)은 유전체 그레인(11)에서 입계(grain boundary)를 넘어서는 영역으로서, 유전체 그레인(11)과 타 유전체 그레인(11) 사이에 위치하는 영역에서 결정된다.

본 발명의 일 실시형태에 따르면, 상기 유전체 그레인(11)은 코어(core)-쉘(shell) 구조를 가지며, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)은 상기 코어(core) 내부에 존재할 수 있다.

일반적으로, 유전체 그레인(11)이 코어(core)-쉘(shell) 구조를 가질 경우, 코어(core) 내부에는 첨가제 원소로서 희토류 등의 원소는 존재하지 않거나 존재하더라도 미량 존재한다.

따라서, 본 발명의 일 실시형태에 따르면, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)은 코어(core)-쉘(shell) 구조에서 코어(core)와 일치할 수도 있으며, 코어(core) 내부 일정 영역을 차지할 수도 있다.

또한, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)을 둘러싸는 제2 영역(11b)은 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)과 대비하기 위한 영역으로서, 디스프로슘(Dy)이 존재하는 영역으로 이해될 수 있다.

따라서, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a)을 둘러싸는 제2 영역(11b)은 코어(core)-쉘(shell) 구조에서 쉘(shell)에 해당할 수 있으나, 반드시 이에 제한되는 것은 아니며, 쉘(shell)과 일치하지 않을 수도 있다.

그 외 특징들은, 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 특징과 중복되므로 여기서는 자세한 설명을 생략하도록 한다.

이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.

본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.

상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.

상기 세라믹 분말은 BaTiO3 또는 Ca, Zr, Sn 등이 일부 고용된 (Ba,Ca)(Ti,Ca)O3, (Ba,Ca)(Ti,Zr)O3, Ba(Ti,Zr)O3, (Ba,Ca)(Ti,Sn)O3로 표현되는 주성분을 포함한다. 상기 모재 주성분은 분말 형태로 포함될 수 있다.

상기 세라믹 분말은 부성분으로서, 디스프로슘(Dy)을 포함할 수 있으며, 상기 모재 주성분 100 몰 대비 0 몰 초과 4.0 몰 이하 이하의 함량으로 포함될 수 있다.

또한, 상기 세라믹 분말은 부성분으로서, 마그네슘(Mg)을 포함할 수 있으며, 상기 모재 주성분 100 몰 대비 0 몰 초과 1.0 몰 이하의 함량으로 상기 마그네슘(Mg)을 포함한다.

또한, 상기 세라믹 분말은 부성분으로서, 알루미늄(Al)을 포함할 수 있으며, 상기 모재 주성분 100 몰 대비 0 몰 초과 4.0 몰 이하의 함량으로 상기 알루미늄(Al)을 포함한다.

다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.

상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 내부전극 패턴이 배치된 그린시트를 적층하여 세라믹 바디(110)를 만들었다.

세라믹 바디(110) 내부의 유전체층(111)과 제1 및 제2 내부전극(121, 122)은 소성 후 두께가 0.4 ㎛ 이하가 되도록 제작하였다.

다음으로, 상기 세라믹 바디의 외측에 도전성 금속 및 글라스를 포함하는 제1 및 제2 외부전극을 형성할 수 있다.

상기 도전성 금속은 특별히 제한되는 것은 아니나, 예를 들어 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.

상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.

상기 제1 및 제2 외부전극은 상기 세라믹 바디의 외측면에 형성됨으로써, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결될 수 있다.

상기 제1 및 제2 외부전극 상에 추가로 도금층을 형성할 수 있다.

상기 도금층은 특별히 제한되는 것은 아니나, 예를 들어 니켈(Ni), 주석(Sn) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 유전체층(111) 내의 유전체 그레인(11) 중 2개의 유전체 그레인(11)의 디스프로슘(Dy)이 존재하지 않는 제1 영역(11a) 각각의 경계 사이의 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역(S)의 디스프로슘(Dy) 농도가 상기 제2 영역(11b) 내의 디스프로슘(Dy) 농도의 50% 이하가 되도록 조절함으로써, 산소 빈자리 공공의 농도를 줄일 수 있으며, 이로 인하여 누설 전류를 막아 신뢰성을 개선할 수 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

11: 유전체 그레인
110: 세라믹 바디 111: 유전체층
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극

Claims (15)

  1. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부전극 및 제2 내부전극을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 외측에 배치되되, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극 및 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극;을 포함하며,
    상기 유전체층은 내부에 디스프로슘(Dy)이 존재하지 않는 제1 영역과 제1 영역을 둘러싸는 제2 영역으로 구성된 유전체 그레인을 포함하고,
    상기 유전체 그레인 중 2개의 유전체 그레인의 디스프로슘(Dy)이 존재하지 않는 제1 영역 각각의 경계 사이의 최단 거리를 L이라 하면,
    상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역의 디스프로슘(Dy) 농도는 상기 제2 영역 내의 디스프로슘(Dy) 농도보다 낮은 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역의 디스프로슘(Dy) 농도는 상기 제2 영역 내의 디스프로슘(Dy) 농도의 50% 이하인 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 유전체층의 두께는 0.4 ㎛ 이하이고, 상기 제1 및 제2 내부전극의 두께는 0.4 ㎛ 이하인 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 유전체 그레인은 마그네슘(Mg)을 포함하는 적층 세라믹 커패시터.
  5. 제4항에 있어서,
    상기 유전체 그레인은 모재 주성분으로서, 티탄산바륨(BaTiO3)을 포함하며, 상기 모재 주성분 100몰 대비 상기 마그네슘(Mg)을 0 몰 초과 1.0 몰 이하의 함량으로 포함하는 적층 세라믹 커패시터.
  6. 제1항에 있어서,
    상기 유전체 그레인은 알루미늄(Al)을 포함하는 적층 세라믹 커패시터.
  7. 제6항에 있어서,
    상기 유전체 그레인은 모재 주성분으로서, 티탄산바륨(BaTiO3)을 포함하며, 상기 모재 주성분 100몰 대비 상기 알루미늄(Al)을 0 몰 초과 4.0 몰 이하의 함량으로 포함하는 적층 세라믹 커패시터.
  8. 제1항에 있어서,
    상기 유전체 그레인은 코어(core)-쉘(shell) 구조를 가지며, 상기 디스프로슘(Dy)이 존재하지 않는 제1 영역은 상기 코어(core) 내부에 존재하는 적층 세라믹 커패시터.
  9. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부전극 및 제2 내부전극을 포함하는 세라믹 바디를 포함하며,
    상기 유전체층은 코어(core)-쉘(shell) 구조를 가지는 유전체 그레인을 포함하고,
    상기 유전체 그레인은 상기 코어(core) 내부에 디스프로슘(Dy)이 존재하지 않는 제1 영역을 포함하며, 상기 제1 영역의 외측에는 상기 제1 영역을 둘러싸는 제2 영역이 배치되며,
    상기 유전체 그레인 중 2개의 유전체 그레인의 디스프로슘(Dy)이 존재하지 않는 제1 영역 각각의 경계 사이의 최단 거리를 L이라 하면,
    상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역의 디스프로슘(Dy) 농도는 상기 제2 영역 내의 디스프로슘(Dy) 농도보다 낮은 적층 세라믹 커패시터.
  10. 제9항에 있어서,
    상기 최단 거리(L) 상의 1/2 되는 지점을 중심으로, ± 0.2L 범위 내 영역의 디스프로슘(Dy) 농도는 상기 제2 영역 내의 디스프로슘(Dy) 농도의 50% 이하인 적층 세라믹 커패시터.
  11. 제9항에 있어서,
    상기 유전체층의 두께는 0.4 ㎛ 이하이고, 상기 제1 및 제2 내부전극의 두께는 0.4 ㎛ 이하인 적층 세라믹 커패시터.
  12. 제9항에 있어서,
    상기 유전체 그레인은 마그네슘(Mg)을 포함하는 적층 세라믹 커패시터.
  13. 제12항에 있어서,
    상기 유전체 그레인은 모재 주성분으로서, 티탄산바륨(BaTiO3)을 포함하며, 상기 모재 주성분 100몰 대비 상기 마그네슘(Mg)을 0 몰 초과 1.0 몰 이하의 함량으로 포함하는 적층 세라믹 커패시터.
  14. 제9항에 있어서,
    상기 유전체 그레인은 알루미늄(Al)을 포함하는 적층 세라믹 커패시터.
  15. 제14항에 있어서,
    상기 유전체 그레인은 모재 주성분으로서, 티탄산바륨(BaTiO3)을 포함하며, 상기 모재 주성분 100몰 대비 상기 알루미늄(Al)을 0 몰 초과 4.0 몰 이하의 함량으로 포함하는 적층 세라믹 커패시터.


KR1020180090641A 2018-08-03 2018-08-03 적층 세라믹 커패시터 KR20190121134A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180090641A KR20190121134A (ko) 2018-08-03 2018-08-03 적층 세라믹 커패시터

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020180090641A KR20190121134A (ko) 2018-08-03 2018-08-03 적층 세라믹 커패시터
US16/139,632 US10541087B1 (en) 2018-08-03 2018-09-24 Multilayer ceramic capacitor including dielectric layers with different regions having different concentrations of dysprosium
JP2018180387A JP2020021920A (ja) 2018-08-03 2018-09-26 積層セラミックキャパシタ
CN201811406535.3A CN110797189A (zh) 2018-08-03 2018-11-23 多层陶瓷电容器
US16/279,117 US10535465B1 (en) 2018-08-03 2019-02-19 Multilayer ceramic capacitor including dielectric layers with different regions having different concentrations of dysprosium

Publications (1)

Publication Number Publication Date
KR20190121134A true KR20190121134A (ko) 2019-10-25

Family

ID=68420731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090641A KR20190121134A (ko) 2018-08-03 2018-08-03 적층 세라믹 커패시터

Country Status (4)

Country Link
US (2) US10541087B1 (ko)
JP (1) JP2020021920A (ko)
KR (1) KR20190121134A (ko)
CN (1) CN110797189A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011256091A (ja) 2010-06-11 2011-12-22 Murata Mfg Co Ltd 誘電体セラミックおよびそれを用いた積層セラミックコンデンサ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4326102B2 (ja) 2000-02-16 2009-09-02 太陽誘電株式会社 積層セラミックコンデンサの製造方法
TW529047B (en) * 2000-02-16 2003-04-21 Taiyo Yuden Kk Multilayer ceramic capacitor and method for the manufacture thereof
JP4110978B2 (ja) * 2003-01-24 2008-07-02 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
KR100891472B1 (ko) * 2005-03-28 2009-04-01 파나소닉 주식회사 유전체 자기 조성물, 및 이것을 이용한 콘덴서의 제조 방법
CN101346784B (zh) * 2005-12-26 2011-08-03 京瓷株式会社 层叠陶瓷电容器
CN101517672B (zh) * 2006-09-27 2012-05-16 京瓷株式会社 叠层陶瓷电容器及其制造方法
TW200839814A (en) * 2007-03-14 2008-10-01 Tdk Corp Dielectric ceramic composition and electronic device
JP4858248B2 (ja) 2007-03-14 2012-01-18 Tdk株式会社 誘電体磁器組成物および電子部品
JP4710908B2 (ja) 2008-01-10 2011-06-29 Tdk株式会社 誘電体磁器組成物および電子部品
JPWO2011125543A1 (ja) * 2010-04-02 2013-07-08 株式会社村田製作所 誘電体セラミックおよびそれを用いた積層セラミックコンデンサ
JP5531863B2 (ja) * 2010-08-31 2014-06-25 Tdk株式会社 Dielectric ceramic composition and ceramic electronic component
JP2012193072A (ja) * 2011-03-16 2012-10-11 Tdk Corp 誘電体磁器組成物
JP5696821B2 (ja) * 2013-03-19 2015-04-08 株式会社村田製作所 積層セラミックコンデンサ
JP2018107413A (ja) * 2016-12-28 2018-07-05 Tdk株式会社 Multilayer ceramic electronic components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011256091A (ja) 2010-06-11 2011-12-22 Murata Mfg Co Ltd 誘電体セラミックおよびそれを用いた積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP2020021920A (ja) 2020-02-06
US10535465B1 (en) 2020-01-14
US20200043664A1 (en) 2020-02-06
US10541087B1 (en) 2020-01-21
US20200043661A1 (en) 2020-02-06
CN110797189A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US20180190432A1 (en) Method for manufacturing multilayer ceramic capacitor
US9251959B2 (en) Multilayer ceramic condenser and method of manufacturing the same
US6522521B2 (en) Reduction-resistant dielectric ceramic compact and laminated ceramic capacitor
JP3746763B2 (ja) 耐還元性低温焼成誘電体磁器組成物、これを用いた積層セラミックキャパシター及びその製造方法
KR101729284B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR100566396B1 (ko) 유전체 세라믹 및 그 제조방법 및 적층 세라믹 커패시터
US7381464B2 (en) Dielectric ceramic composition and electronic device
JP4382598B2 (ja) Reduction-resistant dielectric ceramic composition and ultrathin multilayer ceramic capacitor
JP4805938B2 (ja) 誘電体磁器およびその製法、並びに積層セラミックコンデンサ
JP3039403B2 (ja) 積層セラミックコンデンサ
JP4991564B2 (ja) 積層セラミックコンデンサ
US6900977B2 (en) Dielectric ceramic, manufacturing method thereof, and multilayer ceramic capacitor
EP1553605A2 (en) Multilayer ceramic capacitor and its production method
JP4110978B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP2007331956A (ja) 電子部品、誘電体磁器組成物およびその製造方法
US20060276325A1 (en) Dielectric ceramic capacitor comprising non-reducible dielectric
JP3918372B2 (ja) 誘電体セラミック組成物、および積層セラミックコンデンサ
JP4821357B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
US20190080848A1 (en) Multilayer ceramic capacitor
JP5737882B2 (ja) 誘電体磁器組成物及びそれを含む積層セラミックキャパシタ
JP2007031273A (ja) 低温焼成用の誘電体磁器組成物及びこれを用いた積層セラミックコンデンサ
EP0858086A2 (en) Monolithic ceramic capacitor
KR101752196B1 (ko) 적층 세라믹 콘덴서
JP2007297258A (ja) 誘電体セラミックス及び積層セラミックコンデンサ
KR100192563B1 (ko) 모놀리식 세라믹 커패시터

Legal Events

Date Code Title Description
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant