KR20190051833A - 시뮬레이션 장치 및 프로그램 - Google Patents

시뮬레이션 장치 및 프로그램 Download PDF

Info

Publication number
KR20190051833A
KR20190051833A KR1020180133336A KR20180133336A KR20190051833A KR 20190051833 A KR20190051833 A KR 20190051833A KR 1020180133336 A KR1020180133336 A KR 1020180133336A KR 20180133336 A KR20180133336 A KR 20180133336A KR 20190051833 A KR20190051833 A KR 20190051833A
Authority
KR
South Korea
Prior art keywords
simulation
failure
unit
model
environment
Prior art date
Application number
KR1020180133336A
Other languages
English (en)
Inventor
유따까 후나바시
마사히로 고꾸보
히로히꼬 오노
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20190051833A publication Critical patent/KR20190051833A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/10—Geometric CAD
    • G06F30/15—Vehicle, aircraft or watercraft design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0243—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults model based detection method, e.g. first-principles knowledge model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3664—Environments for testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

상이한 시뮬레이션 환경에 속하는 각 모델에 대한 고장의 발생을 통합적으로 제어한다. 시뮬레이션 장치(1)는 제1 디바이스의 가상 디바이스 모델(4_1)에 대한 시뮬레이션을 행하는 시뮬레이션부(2_1)와, 상기 제1 디바이스를 사용한 처리를 행하는 제2 디바이스의 가상 디바이스 모델(4_2)에 대한 시뮬레이션을 행하는 시뮬레이션부(2_2)와, 상기 제1 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오 및 상기 제2 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오를 포함하는 시나리오 리스트(5)에 기초하여, 가상 디바이스 모델(4_1) 및 가상 디바이스 모델(4_2)의 각각에 고장을 주입하는 고장 주입 제어부(3)를 갖는다.

Description

시뮬레이션 장치 및 프로그램{SIMULATION DEVICE AND PROGRAM}
본 발명은 시뮬레이션 장치 및 프로그램에 관한 것이며, 예를 들어 가상 디바이스 모델에 고장 주입을 행하는 시뮬레이션 장치 및 프로그램에 관한 것이다.
자동차, 항공, 의료 등, 안전에 대한 요구가 매우 높은 영역 등에 있어서, 모델 베이스 개발이나 가상 개발의 환경을 사용함으로써, 실제의 디바이스가 고장난 상황을 모의한 후에서의 제품 개발이 요구되고 있다.
특허문헌 1은, 마이크로컴퓨터에 접속하는 회로의 모델에 대해, 고장 모드 정의 파일에 기재된 고장 상태의 정보를 삽입하고, 당해 삽입한 고장 상태에 대응하는 고장 주입 테스트를 행하는 고장 주입 수단을 구비하는 시뮬레이션 장치에 대하여 개시되어 있다.
일본 특허 공개 제2014-203314호 공보
근년, 계층이 상이한 복수의 시뮬레이션 환경을 통합하여, 전체의 검증을 행하고 싶다는 요구가 증가하고 있다. 그러나, 특허문헌 1에 기재된 시뮬레이션 장치에서는, 마이크로컴퓨터와 접속하는 회로의 모델에 고장을 발생시킬 수는 있지만, 상이한 시뮬레이션 환경에 속하는 다른 모델에의 고장의 발생을 제어할 수 없다. 즉, 특허문헌 1에 기재된 시뮬레이션 장치에서는, 예를 들어 테스트 실행 시에, 마이크로컴퓨터 모델 및 플랜트 모델의 양쪽에 고장을 주입할 수 없다.
그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 될 것이다.
일 실시 형태에 따르면, 시뮬레이션 장치는, 제1 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오 및 제2 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오를 포함하는 시나리오 리스트에 기초하여, 제1 디바이스의 제1 가상 디바이스 모델 및 제2 디바이스의 제2 가상 디바이스 모델의 각각에 고장을 주입하는 고장 주입 제어부를 갖는다.
상기 일 실시 형태에 따르면, 상이한 시뮬레이션 환경에 속하는 각 모델에 대한 고장의 발생을 통합적으로 제어할 수 있다.
도 1은 실시 형태의 개요에 관한 시뮬레이션 장치의 구성의 일례를 도시하는 블록도.
도 2는 실시 형태에 관한 시뮬레이션 장치의 기능 구성의 일례를 도시하는 블록도.
도 3은 실시 형태에 관한 시뮬레이션 장치의 하드웨어 구성의 일례를 도시하는 블록도.
도 4는 실시 형태 1에 관한 시뮬레이션 장치에 있어서의 고장 주입에 대하여 도시하는 모식도.
도 5는 전체 검증 제어부가 사용하는 테스트 시나리오 리스트의 일례를 나타내는 표.
도 6은 실시 형태 1에 있어서, 고장 주입 제어 슈퍼바이저가 사용하는 고장 시나리오 리스트의 일례를 나타내는 표.
도 7은 실시 형태 2에 있어서, 고장 주입 제어 슈퍼바이저가 사용하는 고장 시나리오 리스트의 일례를 나타내는 표.
도 8은 실시 형태 3에 관한 시뮬레이션 장치에 있어서의 고장 주입에 대하여 도시하는 모식도.
설명의 명확화를 위해, 이하의 기재 및 도면은, 적절히, 생략 및 간략화가 이루어져 있다. 또한, 각 도면에 있어서, 동일한 요소에는 동일한 부호가 붙여져 있고, 필요에 따라서 중복 설명은 생략되어 있다.
<실시 형태의 개요>
먼저, 실시 형태의 상세한 설명에 앞서서, 실시 형태의 개요에 대하여 설명한다. 도 1은 실시 형태의 개요에 관한 시뮬레이션 장치(1)의 구성의 일례를 도시하는 블록도이다. 도 1에 도시한 바와 같이, 시뮬레이션 장치(1)는 시뮬레이션부(2_1)와, 시뮬레이션부(2_2)와, 고장 주입 제어부(3)를 갖는다.
시뮬레이션부(2_1)(제1 시뮬레이션부)는, 제1 디바이스의 가상 디바이스 모델(4_1)(제1 가상 디바이스 모델)에 대한 시뮬레이션을 행한다. 즉, 시뮬레이션부(2_1)는, 실기인 제1 디바이스를 모델화한 가상 디바이스 모델(4_1)을 사용한 시뮬레이션을 행한다.
시뮬레이션부(2_2)(제2 시뮬레이션부)는, 제2 디바이스의 가상 디바이스 모델(4_2)(제2 가상 디바이스 모델)에 대한 시뮬레이션을 행한다. 즉, 시뮬레이션부(2_2)는, 실기인 제2 디바이스를 모델화한 가상 디바이스 모델(4_2)을 사용한 시뮬레이션을 행한다. 또한, 이 제2 디바이스는, 예를 들어 상기의 제1 디바이스를 사용한 처리를 행하는 디바이스이다. 예를 들어, 제1 디바이스는, 마이크로컴퓨터이며, 제2 디바이스는 이 마이크로컴퓨터에 의해 제어되는 플랜트여도 된다.
여기서, 시뮬레이션부(2_1)에 의한 시뮬레이션 환경과 시뮬레이션부(2_2)에 의한 시뮬레이션 환경은 서로 다르다. 예를 들어, 시뮬레이션부(2_2)에 의한 시뮬레이션 환경은, 시뮬레이션부(2_1)에 대하여 상위의 시뮬레이션 환경이며, 시뮬레이션부(2_1)에 의한 시뮬레이션 환경은, 시뮬레이션부(2_2)에 대하여 하위의 시뮬레이션 환경이다. 구체적으로는, 예를 들어 시뮬레이션부(2_1)는, SPILS(Simulated Processor In the Loop) 환경이며, 시뮬레이션부(2_2)는, MILS(Model In the Loop Simulation) 환경이다.
고장 주입 제어부(3)는, 제1 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오 및 제2 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오를 포함하는 시나리오 리스트(5)에 기초하여, 가상 디바이스 모델(4_1) 및 가상 디바이스 모델(4_2)의 각각에 고장을 주입한다.
상술한 바와 같이, 시나리오 리스트(5)에는, 속하는 시뮬레이션 환경이 서로 다른 가상 디바이스 모델(4_1, 4_2)에 대한 고장의 내용 및 발생 조건이 기재되어 있다. 그리고, 고장 주입 제어부(3)는, 이 시나리오 리스트(5)에 따라서, 가상 디바이스 모델(4_1) 및 가상 디바이스 모델(4_2)의 각각에 고장을 주입한다. 이 때문에, 시뮬레이션 장치(1)에 따르면, 상이한 시뮬레이션 환경에 속하는 각 가상 디바이스 모델에 대한 고장의 발생을 통합적으로 제어할 수 있다.
<실시 형태 1>
다음에, 실시 형태의 상세에 대하여 설명한다. 도 2는 실시 형태 1에 관한 시뮬레이션 장치(10)의 기능 구성의 일례를 도시하는 블록도이다. 시뮬레이션 장치(10)는, SPILS 환경부(100)와, MILS 환경부(200)와, 테스트 제어부(300)를 갖는다. 또한, 본 실시 형태에서는, 자동차의 모델 베이스 개발 환경(가상 개발 환경)을 예로 들어 설명하지만, 개발 대상이 자동차 이외여도 된다. 즉, 본 실시 형태에서는, 가상 디바이스 모델로서, 자동차에 사용되는 디바이스의 모델을 예로 들어 설명하지만, 자동차 이외의 개발 대상에 사용되는 디바이스의 모델이어도 된다.
MILS 환경부(200)는 MILS 환경을 제공하는 소프트웨어이며, 실기의 디바이스에 대한 가상 디바이스 모델을 사용한 시뮬레이션을 행한다. 본 실시 형태에서는, 상술한 바와 같이, 자동차의 개발을 예로 들어 설명하고 있기 때문에, MILS 환경부(200)는 자동차 모델(210) 및 각 구성 모듈의 모델(예를 들어, 차체 모듈 모델(220_1), 엔진(모터) 모듈 모델(220_2), 미션 모듈 모델(220_3), 그리고, 레이더 모듈 모델(220_4A) 및 카메라 모듈 모델(220_4B)을 포함하는 자동 운전 모듈 모델(220_4))을 사용하여, 개발 대상의 자동차 및 모듈의 시뮬레이션을 행한다. 또한, MILS 환경부(200)는 도 1의 시뮬레이션부(2_2)에 대응하고 있다. 이하, 차체 모듈 모델(220_1), 엔진(모터) 모듈 모델(220_2), 미션 모듈 모델(220_3) 및 자동 운전 모듈 모델(220_4)과 같은 구성 모듈의 모델을, 모듈 모델(220)이라 칭한다.
SPILS 환경부(100)는 SPILS 환경을 제공하는 소프트웨어이며, 실기의 디바이스에 대한 가상 디바이스 모델을 사용한 시뮬레이션을 행한다. SPILS 환경부(100)에 속하는 가상 디바이스 모델은, MILS 환경부(200)에 속하는 가상 디바이스 모델에 대응하는 실기의 제어에 사용되는 프로세서의 가상 디바이스 모델이다. 바꾸어 말하면, MILS 환경부(200)에서 모델화 대상이 되는 디바이스의 적어도 하나는, SPILS 환경부(100)에서 모델화 대상이 되는 프로세서를 사용한 처리를 행한다. 예를 들어, SPILS 환경부(100)는, 도 2에 도시한 바와 같이, 자동차의 구성 모듈의 제어를 위해 사용되는 ECU(Electronic Control Unit)의 가상 디바이스 모델인 ECU 모델(110_1, 110_2, 110_3, 110_4)을 사용하여, ECU의 동작의 시뮬레이션을 행한다. 또한, ECU 모델(110_1, 110_2, 110_3, 110_4)은, 마이크로컴퓨터 모델(111_1, 111_2, 111_3, 111_4)을 포함한다. 마이크로컴퓨터 모델(111_1, 111_2, 111_3, 111_4)은, ECU에 탑재되는 마이크로컴퓨터를 모델화한 것이다. 또한, SPILS 환경부(100)는 도 1의 시뮬레이션부(2_1)에 대응하고 있다. 이하, ECU 모델(110_1, 110_2, 110_3, 110_4)을 특별히 구별하지 않고 언급하는 경우, ECU 모델(110)이라 칭한다. 마찬가지로, 마이크로컴퓨터 모델(111_1, 111_2, 111_3, 111_4)을 특별히 구별하지 않고 언급하는 경우, 마이크로컴퓨터 모델(111)이라 칭한다.
MILS 환경부(200)는, 예를 들어 시분초를 시간축으로 하여 시뮬레이션을 실행한다. 예를 들어, MILS 환경부(200)는 밀리초 단위로, 시각을 관리한다. 또한, SPILS 환경부(100)는 마이크로컴퓨터를 동작시키기 위한 클럭의 클럭수를 시간축으로 하여 시뮬레이션을 실행한다.
테스트 제어부(300)는 가상 디바이스 모델을 사용한 시뮬레이션에 의한 테스트의 실행을 제어하는 소프트웨어이다. 테스트 제어부(300)는, 전체 검증 제어부(310)와 고장 주입 제어 슈퍼바이저(320)를 갖는다.
전체 검증 제어부(310)(테스트 제어부)는, 미리 정해진 테스트 시나리오에 따라, 가상 디바이스 모델을 동작시킴으로써 테스트를 실행한다. 구체적으로는, 전체 검증 제어부(310)는, 테스트 시나리오에 의해 정의된 동작 조건이 만족되면, 테스트 시나리오에 의해 정의된 동작 내용을 실행하도록 자동차 모델(210)을 제어한다. 자동차 모델(210)은, 전체 검증 제어부(310)의 제어 하에서, 모듈 모델(220)을 사용한 처리를 실행한다. 또한, 모듈 모델(220)은, 예를 들어 ECU 모델(110) 및 마이크로컴퓨터 모델(111)을 사용한 처리를 실행한다.
또한, 전체 검증 제어부(310)는 고장 주입 제어 슈퍼바이저(320)를 제어한다. 구체적으로는, 전체 검증 제어부(310)는 고장 주입 제어 슈퍼바이저(320)에 의한 고장 주입을 행할지 여부를 제어한다. 전체 검증 제어부(310)가, 고장을 주입하도록 고장 주입 제어 슈퍼바이저(320)를 제어한 경우, 디바이스에 고장이 발생하였을 때의 동작을 모의한 시뮬레이션이 실행된다. 즉, 이 경우, 이상계의 검증을 행하는 것이 가능해진다. 또한, 전체 검증 제어부(310)가, 고장을 주입하지 않도록 고장 주입 제어 슈퍼바이저(320)를 제어한 경우, 정상적인 디바이스의 동작을 모의한 시뮬레이션이 실행된다. 즉, 이 경우, 정상계의 검증을 행하는 것이 가능해진다.
고장 주입 제어 슈퍼바이저(320)는, 고장 시나리오 리스트(321)에 기초하여, MILS 환경부(200)의 시뮬레이션에서 사용되는 가상 디바이스 모델 및 SPILS 환경부(100)의 시뮬레이션에서 사용되는 가상 디바이스 모델의 각각에 고장을 주입한다. 여기서, 고장 시나리오 리스트(321)는, MILS 환경부(200)의 시뮬레이션에서 사용되는 가상 디바이스 모델에 의해 모델화된 디바이스에 대한 고장 내용 및 고장 발생 조건을 나타내는 시나리오 및 SPILS 환경부(100)의 시뮬레이션에서 사용되는 가상 디바이스 모델에 의해 모델화된 디바이스에 대한 고장 내용 및 고장의 발생 조건을 나타내는 시나리오를 포함한다. 또한, 고장 주입 제어 슈퍼바이저(320)에 의한 고장 주입의 상세에 대해서는 후술한다.
여기서, 시뮬레이션 장치(10)의 하드웨어 구성에 대하여 설명한다. 도 3은 실시 형태 1에 관한 시뮬레이션 장치(10)의 하드웨어 구성의 일례를 도시하는 블록도이다. 시뮬레이션 장치(10)는, 연산 장치(프로세서)로서의 CPU(Central Processing Unit)(11)와, 프로그램이나 각종 데이터를 기억하는 메모리(12)와, 키보드 등의 입력 장치(13)와, 플랫 패널 디스플레이 등의 표시 장치(14)와, 이들을 서로 접속하는 버스(15)를 갖고 있다.
메모리(12)는 예를 들어 RAM(Random Access Memory) 또는 ROM(Read Only Memory)을 포함하고 있고, MILS 환경부(200), SPILS 환경부(100) 및 테스트 제어부(300)의 처리를 기술한 프로그램, 그리고, 각 가상 디바이스 모델 등의 소프트웨어를 기억하고 있다. 즉, 시뮬레이션 장치(10)에 있어서, CPU(11)가 메모리(12)에 기억된 프로그램(소프트웨어)을 실행함으로써, MILS 환경부(200), SPILS 환경부(100) 및 테스트 제어부(300)의 상술한 처리가 행해진다.
상술한 프로그램은, 다양한 타입의 비일시적인 컴퓨터 판독 가능 매체를 사용하여 저장되어, 컴퓨터에 공급할 수 있다. 비일시적인 컴퓨터 판독 가능 매체는, 다양한 타입의 실체가 있는 기록 매체를 포함한다. 비일시적인 컴퓨터 판독 가능 매체의 예는, 자기 기록 매체(예를 들어 플렉시블 디스크, 자기 테이프, 하드디스크 드라이브), 광자기 기록 매체(예를 들어 광자기 디스크), CD-ROM(Read Only Memory), CD-R, CD-R/W, 반도체 메모리(예를 들어, 마스크 ROM, PROM(Programmable ROM), EPROM(Erasable PROM), 플래시 ROM, RAM(Random Access Memory))를 포함한다. 또한, 프로그램은, 다양한 타입의 일시적인 컴퓨터 판독 가능 매체에 의해 컴퓨터에 공급되어도 된다. 일시적인 컴퓨터 판독 가능 매체의 예는, 전기 신호, 광신호 및 전자파를 포함한다. 일시적인 컴퓨터 판독 가능 매체는, 전선 및 광파이버 등의 유선 통신로, 또는 무선 통신로를 통해, 프로그램을 컴퓨터에 공급할 수 있다.
입력 장치(13)는, 예를 들어 후술하는 테스트 시나리오 리스트 및 고장 시나리오 리스트(321)의 편집을 행할 때 등에 사용된다. 이와 같이, 테스트 제어부(300)는, 입력 장치(13)를 통해 유저로부터 입력된 정보에 따라서, 테스트 시나리오 리스트 및 고장 시나리오 리스트(321)의 내용을 설정해도 된다. 표시 장치(14)는, 예를 들어 테스트 결과를 표시할 때 등에 사용된다. 이와 같이, 테스트 제어부(300)는 테스트 결과를 표시 장치(14)에 표시해도 된다. 또한, SPILS 환경부(100), MILS 환경부(200), 또는 테스트 제어부(300)는, GUI(Graphical User Interface) 또는 CUI(Character User Interface) 등의 유저 인터페이스를 표시 장치(14)에 표시해도 된다.
다음에, 가상 디바이스 모델에 대한 고장 주입의 상세에 대하여 설명한다. 도 4는 실시 형태 1에 관한시뮬레이션 장치(10)에 있어서의 고장 주입에 대하여 도시하는 모식도이다. 또한, 도 5는 전체 검증 제어부(310)가 사용하는 테스트 시나리오 리스트의 일례를 나타내는 표이고, 도 6은 고장 주입 제어 슈퍼바이저(320)가 사용하는 고장 시나리오 리스트(321)의 일례를 나타내는 표이다. 또한, 테스트 시나리오 리스트 및 고장 주입 시나리오 리스트는, 예를 들어 메모리(12)에 미리 기억되어 있다.
MILS 환경부(200)는, 자동차 모델(210)에 의한 시뮬레이션에 있어서, 플랜트(250_1 내지 250_m)에 대한 제어(260_1 내지 260_n)를 실행한다. 제어(260_1 내지 260_n)는, 모듈 모델(220)을 사용하여 시뮬레이션된다. 도 4에서는, 일례로서, 제어(260_1)에 있어서의 처리에 주목한 도면을 도시하고 있다. 예를 들어, 제어(260_1)는, 엔진(모터) 모듈 모델(220_2)에 의한 처리(도 4의 프로세스 PR1)와 미션 모듈 모델(220_3)에 의한 처리(도 4의 프로세스 PR2)를 포함하고 있다. 또한, 도 4에 도시한 예에서는, 프로세스 PR1, PR2가 입력 IN1, IN2에 대하여 소정의 처리를 실행하고, 그 출력 OUT1, OUT2가 피드백되는 처리를 도시하고 있지만, 이에 한하지 않고, 임의의 처리의 시뮬레이션이 실행 가능한 것은 물론이다. 또한, 도 4에 도시한 예에서는, 파선으로 나타내어지는 바와 같이, 프로세스 PR1은, ECU 모델(110_1)에 의해 모델화되어 있는 ECU를 사용하는 처리를 시뮬레이션하는 프로세스이다. 마찬가지로, 도 4에 도시한 예에서는, 프로세스 PR2는, ECU 모델(110_2)에 의해 모델화되어 있는 ECU 및 ECU 모델(110_3)에 의해 모델화되어 있는 ECU를 사용하는 처리를 시뮬레이션하는 프로세스이다.
MILS 환경부(200)는 가상 디바이스 모델에 고장을 주입하기 위한 고장 주입 기능 FI1, FI2를 갖고 있다. 마찬가지로, SPILS 환경부(100)는 가상 디바이스 모델에 고장을 주입하기 위한 고장 주입 기능 FI3, FI4를 갖고 있다. 고장 주입 기능 FI1, FI2, FI3, FI4는, 예를 들어 고장 시의 동작을 가상 디바이스 모델에 반영시키는 스크립트(프로그램)이다. 도 4에 도시한 예에서는, 고장 주입 기능 FI1은, 프로세스 PR1(즉, 프로세스 PR1을 실행하는 모듈 모델(220))에 대하여 고장을 주입하는 기능이며, 고장 주입 기능 FI2는, 프로세스 PR2(즉, 프로세스 PR2를 실행하는 모듈 모델(220))에 대하여 고장을 주입하는 기능이다. 또한, 고장 주입 기능 FI3은, 마이크로컴퓨터 모델(111_1)에 대하여 고장을 주입하는 기능이며, 고장 주입 기능 FI4는, ECU 모델(110_3)에 대하여 고장을 주입하는 기능이다.
전체 검증 제어부(310)는, 예를 들어 도 5에 도시한 테스트 시나리오 리스트에 따라서, 테스트를 실행한다. 테스트 시나리오 리스트에는, 예를 들어 「요구 식별자」, 「실행 대상의 제어」, 「시각」, 「사상」 등이 기재되어 있다. 테스트 시나리오 리스트에 있어서, 「요구 식별자」는, 각 테스트 시나리오를 식별하는 식별자이다. 「실행 대상의 제어」는, 실행되는 제어를 특정하는 정보이다. 「시각」은 「사상」의 동작 조건을 나타내는 정보의 일례이며, 「사상」의 발생 시각을 나타낸다. 「사상」은, 동작 내용을 나타내는 정보이며, MILS 환경부(200)가 관리하는 시각이 테스트 시나리오 리스트의 「시각」에 도달하였을 때에 발생시키는 사상을 나타내고 있다.
전체 검증 제어부(310)는, MILS 환경부(200)가 관리하고 있는 시각(테스트 시뮬레이션 중의 시각)을 감시하고, 당해 시각이 테스트 시나리오 리스트에 기재된 시각에 도달하면, 테스트 시나리오에 있어서 정의된 사상을 실행하도록 자동차 모델(210)을 제어한다. 예를 들어, 도 5에 도시한 테스트 시나리오 리스트에 따르면, 전체 검증 제어부(310)는, MILS 환경부(200)가 관리하는 시뮬레이션 실행 중의 시각을 감시하고, 당해 시각이 시각 t1이 되면, 제어(260_1)를 기동한다. 이에 의해, 프로세스 PR1, PR2의 실행이 MILS 환경에 있어서 개시되고, 필요에 따라서, SPILS 환경에 있어서의 ECU 모델(110_1 내지 110_3)의 실행이 행해진다.
또한, 예를 들어 유저 인터페이스를 통해, 유저로부터 고장 발생을 수반하는 테스트의 실행이 지시된 경우(즉, 이상계의 검증의 실행이 지시된 경우), 전체 검증 제어부(310)는 고장 주입 제어 슈퍼바이저(320)에 고장 발생을 제어하도록 지시한다.
고장 주입 제어 슈퍼바이저(320)는, 예를 들어 도 6에 도시한 고장 시나리오 리스트에 따라서 고장 주입을 실행한다. 테스트 시나리오 리스트에는, 예를 들어 「요구 식별자」, 「고장의 주입 대상」, 「시각」, 「사상」 등이 기재되어 있다. 고장 시나리오 리스트에 있어서, 「요구 식별자」는 각 고장 시나리오를 식별하는 식별자이다. 도 6에 도시한 예에서는, 이 식별자로서, 고장 주입을 위해 사용되는 고장 주입 기능(고장 주입 기능 FI1, FI2, FI3, FI4)을 특정하는 정보가 기재되어 있다. 「고장의 주입 대상」은 고장의 주입 대상을 특정하는 정보이다. 「시각」은 고장의 발생 조건을 나타내는 정보이며, 「사상」에서 나타내어지는 고장의 발생 시각을 나타낸다. 「사상」은 고장 내용을 나타내는 정보이며, MILS 환경부(200)가 관리하는 시각이 고장 시나리오 리스트의 「시각」에 도달하였을 때에 발생시키는 사상을 나타내고 있다.
고장 주입 제어 슈퍼바이저(320)는, MILS 환경부(200)가 관리하고 있는 시각을 감시하고, 당해 시각이 고장 시나리오 리스트에 기재된 시각에 도달하면, 고장 시나리오에 있어서 정의된 사상을 실행하는 고장 주입 기능에 고장 주입의 지시를 한다. 예를 들어, 도 6에 도시한 고장 시나리오 리스트에 따르면, 고장 주입 제어 슈퍼바이저(320)는, MILS 환경부(200)가 관리하는 시뮬레이션 실행 중의 시각을 감시하고, 당해 시각이 시각 t4가 되면, 회로의 쇼트를 프로세스 PR1(프로세스 PR1을 실행하는 가상 디바이스 모델)에 있어서 발생시키도록 고장 주입 기능 FI1에 지시한다. 또한, MILS 환경부(200)의 시각이 시각 t5가 되면, 메모리의 기억값의 고착을 프로세스 PR2(프로세스 PR2를 실행하는 가상 디바이스 모델)에 있어서 발생시키도록 고장 주입 기능 FI2에 지시한다. 또한, MILS 환경부(200)의 시각이 시각 t6이 되면, 예외 처리를 마이크로컴퓨터 모델(111_1)에 있어서 발생시키도록 고장 주입 기능 FI3에 지시한다. 또한, MILS 환경부(200)의 시각이 시각 t7이 되면, 메모리의 기억값의 에러를 마이크로컴퓨터 모델(111_1)에 있어서 발생시키도록 고장 주입 기능 FI3에 지시한다. 또한, MILS 환경부(200)의 시각이 시각 t8이 되면, 회로의 단선을 ECU 모델(110_3)에 있어서 발생시키도록 고장 주입 기능 FI4에 지시한다.
이상, 실시 형태 1에 대하여 설명하였다. 실시 형태 1에 관한 시뮬레이션 장치(10)에서는, 고장 주입 제어 슈퍼바이저(320)가, 고장 시나리오 리스트에 정의된 정보에 따라서, MILS 환경의 가상 디바이스 모델 및 SPILS 환경의 가상 디바이스 모델의 각각에 고장을 주입한다. 이 때문에, 상이한 시뮬레이션 환경에 속하는 각 모델에 대한 고장의 발생을 통합적으로 제어할 수 있다. 또한, 특히, 본 실시 형태에서는, 고장 시나리오 리스트는, 고장 발생 조건으로서, MILS 환경부(200)가 관리하고 있는 시각에 있어서의 고장의 발생 타이밍(도 6의 「시각」)을 포함하고 있고, 고장 주입 제어 슈퍼바이저(320)는, MILS 환경부(200)가 관리하고 있는 시각이 이 발생 타이밍에 도달하면, 이 발생 타이밍에 관련지어져 있는 고장 내용의 고장 발생을 SPILS 환경부(100) 또는 MILS 환경부(200)에 지시한다. 이 때문에, MILS 환경 및 SPILS 환경에 의한 동기한 시뮬레이션에 있어서, 고장 발생 시의 디바이스의 동작을 모의하는 것이 가능해진다. 따라서, 상술한 바와 같이 예를 들어 차 전체를 상이한 복수의 시뮬레이션 환경을 이용하여 모델화하고 있는 경우에도, 각 가상 디바이스 모델을 공통의 시뮬레이션 모델로서 취급할 수 있어, 전체의 구성을 통합한 설계 및 검증을 용이하게 행하는 것이 가능해진다. 또한, 예를 들어 기능 안전 프로세스에 따른, 안전성을 확보하기 위한 검증도 용이하게 행할 수 있다.
또한, 고장 시나리오 리스트(321)는, 마이크로컴퓨터의 내부의 회로에 대한 고장 내용 및 고장 발생 조건을 나타내는 시나리오를 포함해도 된다. 이 경우, 본 실시 형태에 관한 시뮬레이션 장치(10)에 따르면, 시뮬레이션 시에 마이크로컴퓨터의 내부의 회로에 대한 고장을 모의할 수 있다.
<실시 형태 2>
다음에, 실시 형태 2에 대하여 설명한다. 실시 형태 1에서는, 고장 주입 제어 슈퍼바이저(320)는, 고장 발생 조건으로서, 시각을 사용하였다. 그러나, 고장 발생 조건은, 시각 이외여도 된다. 실시 형태 2는 소정의 이벤트(사상)를 고장 발생 조건으로서 사용하는 점에서, 실시 형태 1과 상이하다.
도 7은 실시 형태 2에 있어서 고장 주입 제어 슈퍼바이저(320)가 사용하는 고장 시나리오 리스트(321)의 일례를 나타내는 표이다. 도 7에 도시한 바와 같이, 본 실시 형태에서는, 고장 시나리오 리스트는, 고장 발생 조건으로서, 트리거가 되는 이벤트를 정의하고 있다. 즉, 실시 형태 1에서는, 고장 주입 제어 슈퍼바이저(320)는 타임 중심의 고장의 발생을 제어한 것에 반해, 실시 형태 2에서는 이벤트 중심의 고장의 발생을 제어한다.
또한, 트리거가 되는 이벤트로서, 실시 형태 1과 마찬가지로, 시각이 정의되어도 된다. 또한, 트리거가 되는 이벤트는, GUI 등의 유저 인터페이스로부터의 지시, 즉 유저로부터의 지시의 발생이어도 된다.
고장 주입 제어 슈퍼바이저(320)는, 예를 들어 MILS 환경부(200) 및 SPILS 환경부(100)에 있어서의 가상 디바이스 모델의 처리 상태, MILS 환경부(200)가 관리하는 시뮬레이션 실행 중의 시각, 및 유저 인터페이스를 감시하고, 고장 시나리오 리스트에 있어서 정의된 이벤트가 발생하였는지 여부를 확인한다. 그리고, 고장 시나리오 리스트에 있어서 정의된 이벤트가 발생한 경우, 고장 시나리오 리스트에 있어서 당해 이벤트에 관련지어져 있는 사상을 발생시키도록 SPILS 환경부(100) 또는 MILS 환경부(200)에 지시한다.
예를 들어, 도 7에 도시한 고장 시나리오 리스트에 따르면, 고장 주입 제어 슈퍼바이저(320)는 소정의 인터럽트 처리가 발생하면, 회로의 쇼트를 프로세스 PR1(구체적으로는, 프로세스 PR1을 실행하는 가상 디바이스 모델)에 있어서 발생시키도록 고장 주입 기능 FI1에 지시한다. 또한, 메모리로부터의 소정의 리드 처리가 발생하면, 메모리의 기억값의 고착을 프로세스 PR2(프로세스 PR2를 실행하는 가상 디바이스 모델)에 있어서 발생시키도록 고장 주입 기능 FI2에 지시한다. 또한, 메모리에의 소정의 라이트 처리가 발생하면, 예외 처리를 마이크로컴퓨터 모델(111_1)에 있어서 발생시키도록 고장 주입 기능 FI3에 지시한다. 또한, MILS 환경부(200)의 시각이 시각 t9가 되면, 메모리의 기억값의 에러를 마이크로컴퓨터 모델(111_1)에 있어서 발생시키도록 고장 주입 기능 FI3에 지시한다. 또한, GUI를 통해 지시가 입력되면, 회로의 단선을 ECU 모델(110_3)에 있어서 발생시키도록 고장 주입 기능 FI4에 지시한다.
상술한 바와 같이, 실시 형태 2에서는, 고장 시나리오 리스트는, 고장의 발생 조건으로서, SPILS 환경부(100) 또는 MILS 환경부(200)에 의한 시뮬레이션에 있어서 발생하는 소정의 이벤트(사상)를 포함한다. 그리고, 고장 주입 제어 슈퍼바이저(320)는, 이 소정의 이벤트가 발생하면, 이 이벤트에 관련지어져 있는 고장 내용의 고장의 발생을 SPILS 환경부(100) 또는 MILS 환경부(200)에 지시한다. 이 때문에, MILS 환경 및 SPILS 환경에 의한 동기한 시뮬레이션에 있어서, 다양한 양태로, 고장의 발생을 모의하는 것이 가능해진다.
또한, MILS 환경부(200)의 가상 디바이스 모델에 있어서의 고장 발생 조건이, 당해 가상 디바이스 모델에 있어서의 이벤트여도 되고, 다른 가상 디바이스 모델(MILS 환경부(200)의 다른 가상 디바이스 모델 또는 SPILS 환경부(100)의 가상 디바이스 모델)에 있어서의 이벤트여도 된다. 마찬가지로, SPILS 환경부(100)의 가상 디바이스 모델에 있어서의 고장 발생 조건이, 당해 가상 디바이스 모델에 있어서의 이벤트여도 되고, 다른 가상 디바이스 모델(SPILS 환경부(100)의 다른 가상 디바이스 모델 또는 MILS 환경부(200)의 가상 디바이스 모델)에 있어서의 이벤트여도 된다.
이 때문에, 고장 주입 제어 슈퍼바이저(320)는, 예를 들어 SPILS 환경부(100)에 의한 시뮬레이션에 있어서 소정의 이벤트가 발생하면, 이 이벤트에 관련지어져 있는 고장 내용의 고장의 발생을 MILS 환경부(200)에 지시한다. 또한, 마찬가지로, 예를 들어 고장 주입 제어 슈퍼바이저(320)는, MILS 환경부(200)에 의한 시뮬레이션에 있어서 소정의 이벤트가 발생하면, 이 이벤트에 관련지어져 있는 고장 내용의 고장의 발생을 SPILS 환경부(100)에 지시한다. 이와 같이, 본 실시 형태에서는, 상이한 시뮬레이션 환경에서 발생한 이벤트를 트리거로 하여, 가상 디바이스 모델에의 고장 주입을 행할 수 있다.
또한, 상술한 바와 같이, 고장 시나리오 리스트에 정의되는 고장 발생 조건은, 유저 인터페이스로부터의 지시여도 된다. 즉, 고장 주입 제어 슈퍼바이저(320)는, 유저 인터페이스로부터의 지시에 따라서 소정의 고장 내용의 고장의 발생을 SPILS 환경부(100) 또는 MILS 환경부(200)에 지시해도 된다. 이와 같은 구성으로 함으로써, 유저는 시뮬레이션 중에 임의의 타이밍에 고장을 발생시킬 수 있다.
<실시 형태 3>
실시 형태 1 및 실시 형태 2에서는, 테스트 제어부(300)가, MILS 환경부(200) 및 SPILS 환경부(100)와는 상이한 소프트웨어로서 구성되는 예를 설명하였다. 그러나, 테스트 제어부(300)는 시뮬레이션 환경에 내장되어도 된다. 본 실시 형태에서는, 테스트 제어부(300)가 MILS 환경부(200)에 포함되어 있다. 즉, 상술한 전체 검증 제어부(310) 및 고장 주입 제어 슈퍼바이저(320)가 MILS 환경부(200)의 기능으로서 포함되어 있다.
도 8은 실시 형태 3에 관한 시뮬레이션 장치(10)에 있어서의 고장 주입에 대하여 도시하는 모식도이다. 상술한 바와 같이, 실시 형태 3에 관한 시뮬레이션 장치(10)에서는, 테스트 제어부(300)는 MILS 환경에 있어서의 블록으로서 존재하고 있다. 또한, 이것에 수반하여, 테스트 제어부(300)는 MILS 환경에 있어서의 다른 블록인 고장 주입 기능 FI5, FI6을 통해 SPILS 환경부(100)에 있어서의 가상 디바이스 모델에 대한 고장의 주입을 제어한다. 또한, MILS 환경부(200)에 있어서의 가상 디바이스 모델에의 고장 주입은 상술한 실시 형태와 마찬가지로, 고장 주입 기능 FI1, FI2를 사용하여 행해진다.
고장 주입 기능 FI5, FI6은, SPILS 환경부(100)의 가상 디바이스 모델에 대한 고장의 주입을 중개하는 기능을 갖는 스크립트(프로그램)이다. 즉, 고장 주입 기능 FI5, FI6은 고장 주입을 위한 인터페이스이다. 고장 주입 기능 FI5, FI6은, 고장 주입 제어 슈퍼바이저(320)로부터 고장 주입의 지시를 받으면, SPILS 환경부(100)의 고장 주입 기능 FI3, FI4에 대해 고장의 주입을 지시한다.
본 실시 형태에 따르면, 고장 주입 제어 슈퍼바이저(320)에 의한 고장의 주입을, 시뮬레이션 소프트웨어의 하나의 기능으로서 실행시킬 수 있다. 또한, 본 실시 형태에서는, MILS 환경부(200)가 전체 검증 제어부(310) 및 고장 주입 제어 슈퍼바이저(320)의 양쪽을 포함하는 예에 대하여 설명하였지만, 전체 검증 제어부(310) 또는 고장 주입 제어 슈퍼바이저(320) 중 어느 한쪽만이 MILS 환경부(200)에 포함되어도 되고, SPILS 환경부(100)가 이들 중 어느 것 또는 양쪽을 포함해도 된다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 이미 설명한 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능한 것은 물론이다.
1 : 시뮬레이션 장치
2_1, 2_2 : 시뮬레이션부
3 : 고장 주입 제어부
4_1, 4_2 : 가상 디바이스 모델
5 : 시나리오 리스트
10 : 시뮬레이션 장치
100 : SPILS 환경부
110 : ECU 모델
111 : 마이크로컴퓨터 모델
200 : MILS 환경부
210 : 자동차 모델
220 : 모듈 모델
300 : 테스트 제어부
310 : 전체 검증 제어부
320 : 고장 주입 제어 슈퍼바이저
321 : 고장 시나리오 리스트

Claims (10)

  1. 제1 디바이스의 제1 가상 디바이스 모델에 대한 시뮬레이션을 행하는 제1 시뮬레이션부와,
    상기 제1 디바이스를 사용한 처리를 행하는 제2 디바이스의 제2 가상 디바이스 모델에 대한 시뮬레이션을 행하는 제2 시뮬레이션부와,
    상기 제1 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오 및 상기 제2 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오를 포함하는 시나리오 리스트에 기초하여, 상기 제1 가상 디바이스 모델 및 상기 제2 가상 디바이스 모델의 각각에 고장을 주입하는 고장 주입 제어부를 갖는 시뮬레이션 장치.
  2. 제1항에 있어서,
    상기 시나리오 리스트는, 고장의 발생 조건으로서 상기 제2 시뮬레이션부가 관리하고 있는 시각에 있어서의 고장의 발생 타이밍을 포함하고,
    상기 고장 주입 제어부는, 상기 제2 시뮬레이션부가 관리하고 있는 시각이, 상기 발생 타이밍에 도달하면, 해당 발생 타이밍에 관련지어져 있는 고장 내용의 고장의 발생을 상기 제1 시뮬레이션부 또는 상기 제2 시뮬레이션부에 지시하는 시뮬레이션 장치.
  3. 제1항에 있어서,
    상기 시나리오 리스트는, 고장의 발생 조건으로서, 상기 제1 시뮬레이션부 또는 상기 제2 시뮬레이션부에 의한 시뮬레이션에 있어서 발생하는 소정의 사상을 포함하고,
    상기 고장 주입 제어부는, 상기 소정의 사상이 발생하면, 해당 사상에 관련지어져 있는 고장 내용의 고장의 발생을 상기 제1 시뮬레이션부 또는 상기 제2 시뮬레이션부에 지시하는 시뮬레이션 장치.
  4. 제3항에 있어서,
    상기 고장 주입 제어부는, 상기 제1 시뮬레이션부에 의한 시뮬레이션에 있어서 상기 소정의 사상이 발생하면, 해당 사상에 관련지어져 있는 고장 내용의 고장의 발생을 상기 제2 시뮬레이션부에 지시하는 시뮬레이션 장치.
  5. 제1항에 있어서,
    상기 고장 주입 제어부는, 유저 인터페이스로부터의 지시에 따라서 소정의 고장 내용의 고장의 발생을 상기 제1 시뮬레이션부 또는 상기 제2 시뮬레이션부에 지시하는 시뮬레이션 장치.
  6. 제1항에 있어서,
    상기 제2 시뮬레이션부는, 상기 제1 시뮬레이션부에 대하여 상위의 시뮬레이션 환경이며, 상기 제1 시뮬레이션부는, 상기 제2 시뮬레이션부에 대하여 하위의 시뮬레이션 환경인 시뮬레이션 장치.
  7. 제6항에 있어서,
    상기 제1 시뮬레이션부는, SPILS(Simulated Processor In the Loop) 환경이며, 상기 제2 시뮬레이션부는, MILS(Model In the Loop Simulation) 환경인 시뮬레이션 장치.
  8. 제1항에 있어서,
    상기 제1 디바이스는, 마이크로컴퓨터이며,
    상기 시나리오 리스트는, 상기 마이크로컴퓨터의 내부의 회로에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오를 포함하는 시뮬레이션 장치.
  9. 제1항에 있어서,
    상기 고장 주입 제어부가, 상기 제2 시뮬레이션부의 기능으로서 포함되어 있는 시뮬레이션 장치.
  10. 제1 디바이스의 제1 가상 디바이스 모델에 대한 시뮬레이션을 행하는 제1 시뮬레이션 스텝과,
    상기 제1 디바이스를 사용한 처리를 행하는 제2 디바이스의 제2 가상 디바이스 모델에 대한 시뮬레이션을 행하는 제2 시뮬레이션 스텝과,
    상기 제1 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오 및 상기 제2 디바이스에 대한 고장의 내용 및 발생 조건을 나타내는 시나리오를 포함하는 시나리오 리스트에 기초하여, 상기 제1 가상 디바이스 모델 및 상기 제2 가상 디바이스 모델의 각각에 고장을 주입하는 고장 주입 제어 스텝을 컴퓨터에 실행시키는 프로그램.
KR1020180133336A 2017-11-07 2018-11-02 시뮬레이션 장치 및 프로그램 KR20190051833A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-214395 2017-11-07
JP2017214395A JP2019086996A (ja) 2017-11-07 2017-11-07 シミュレーション装置及びプログラム

Publications (1)

Publication Number Publication Date
KR20190051833A true KR20190051833A (ko) 2019-05-15

Family

ID=63452358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180133336A KR20190051833A (ko) 2017-11-07 2018-11-02 시뮬레이션 장치 및 프로그램

Country Status (5)

Country Link
US (1) US20190138671A1 (ko)
EP (1) EP3480699A1 (ko)
JP (1) JP2019086996A (ko)
KR (1) KR20190051833A (ko)
CN (1) CN109752968A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190079809A (ko) * 2017-12-28 2019-07-08 현대자동차주식회사 결함 주입 테스트 장치 및 그 방법
JP2019200524A (ja) * 2018-05-15 2019-11-21 ルネサスエレクトロニクス株式会社 プログラム、情報処理装置、および情報処理方法
WO2021056556A1 (zh) * 2019-09-29 2021-04-01 驭势科技（北京）有限公司 一种车载自动驾驶测试系统及测试方法
CN110687901A (zh) * 2019-10-31 2020-01-14 重庆长安汽车股份有限公司 仿真测试平台
CN111238817B (zh) * 2020-01-02 2022-09-30 北京航天测控技术有限公司 故障注入方法和系统
CN113535532B (zh) * 2020-04-14 2023-11-10 中国移动通信集团浙江有限公司 故障注入系统、方法和装置
CN113238933B (zh) * 2021-04-30 2024-03-12 阿波罗智联(北京)科技有限公司 底盘仿真方法、装置、服务器、存储介质及程序产品
JP2023012395A (ja) * 2021-07-13 2023-01-25 ルネサスエレクトロニクス株式会社 仮想開発環境装置、方法および記録媒体
CN113806862B (zh) * 2021-09-07 2022-08-30 北京三快在线科技有限公司 无人车仿真方法、装置、存储介质及电子设备
CN114822200B (zh) * 2022-04-06 2023-05-09 江汉大学 模拟断层运动配合式箱体结构以及地震断层模拟实验平台
CN117539214B (zh) * 2023-04-25 2024-08-02 北京芯思维科技有限公司 控制芯片的瞬时故障注入方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203314A (ja) 2013-04-08 2014-10-27 日立オートモティブシステムズ株式会社 Ｅｃｕシミュレーション装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080215925A1 (en) * 2007-03-02 2008-09-04 International Business Machines Corporation Distributed fault injection mechanism
CN100492032C (zh) * 2007-06-05 2009-05-27 中南大学 一种基于拓扑图的配电系统故障测试方法
US8073668B2 (en) * 2008-01-30 2011-12-06 International Business Machines Corporation Method and apparatus for testing a full system integrated circuit design by statistical fault injection using hardware-based simulation
CN102622455A (zh) * 2011-01-26 2012-08-01 北京科银京成技术有限公司 模型的故障仿真实时注入技术
CN102566567B (zh) * 2012-02-20 2015-01-07 浙江大学 一种用于发动机hils系统的ecu传感器信号故障注入装置
CN202870210U (zh) * 2012-10-24 2013-04-10 北京经纬恒润科技有限公司 一种故障注入电路及装置
CN103472385A (zh) * 2013-09-29 2013-12-25 哈尔滨工业大学 一种带故障注入功能的通用型电路故障仿真系统
CN105094109B (zh) * 2014-05-23 2018-09-04 上海通用汽车有限公司 一种故障注入装置
KR20160000758A (ko) * 2014-06-25 2016-01-05 주식회사 알티베이스 품질테스트장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203314A (ja) 2013-04-08 2014-10-27 日立オートモティブシステムズ株式会社 Ｅｃｕシミュレーション装置

Also Published As

Publication number Publication date
CN109752968A (zh) 2019-05-14
US20190138671A1 (en) 2019-05-09
JP2019086996A (ja) 2019-06-06
EP3480699A1 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
KR20190051833A (ko) 시뮬레이션 장치 및 프로그램
US8443336B2 (en) System and method for applying model-based testing to train control systems
US7895025B2 (en) Validation method for embedded systems
JP6030237B2 (ja) マイコン故障注入方法及びシステム
US10241852B2 (en) Automated qualification of a safety critical system
CN105209925A (zh) 在用于编译自动化半导体器件测试的测试计划的开发环境内实施编辑并更新功能性
RU2383926C2 (ru) Способ и система контроля робастности модели физической системы
JP2014203314A (ja) Ｅｃｕシミュレーション装置
US20180137022A1 (en) Arithmetic operation device and virtual development environment apparatus
KR102141287B1 (ko) Autosar 기반 차량 소프트웨어의 결함 테스트 방법 및 결함 테스트 시스템
Peleska Model-based avionic systems testing for the airbus family
US20190147131A1 (en) Ecu simulation device
US11934182B2 (en) Method for computer-supported simulation of operation of a machine working in an automated manner
Kaukewitsch et al. Automatic generation of RAMS analyses from model-based functional descriptions using UML state machines
CN107065820B (zh) 一种舵机信息防丢失方法及装置
CN110377332B (zh) 安全计算机平台软件程序在线换装方法
CN114218666A (zh) 一种仿真的前处理方法和装置
Oertel et al. Proving compliance of implementation models to safety specifications
US8914274B1 (en) Method and system for instruction set simulation with concurrent attachment of multiple debuggers
CN111044826A (zh) 检测方法及检测系统
Ovsiannikova et al. Formal verification of observers supervising a cyber-physical system implemented using IEC 61499
KR20240112059A (ko) 결함 주입 테스트 방법 및 장치와 결함 주입 방법
US20230315616A1 (en) Method for testing a data processing distributed to multiple programs
US20220067239A1 (en) Computer-implemented method and computerized device for testing a technical system
Liu et al. Architecture design of avionics simulation configuration control system based on AADL

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal