KR20190009167A - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR20190009167A
KR20190009167A KR1020170091057A KR20170091057A KR20190009167A KR 20190009167 A KR20190009167 A KR 20190009167A KR 1020170091057 A KR1020170091057 A KR 1020170091057A KR 20170091057 A KR20170091057 A KR 20170091057A KR 20190009167 A KR20190009167 A KR 20190009167A
Authority
KR
South Korea
Prior art keywords
layer
reflective electrode
transparent cover
edge
semiconductor layer
Prior art date
Application number
KR1020170091057A
Other languages
English (en)
Other versions
KR102302592B1 (ko
Inventor
윤주헌
심재인
김기범
손하영
신용섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170091057A priority Critical patent/KR102302592B1/ko
Priority to US15/876,435 priority patent/US10340420B2/en
Priority to CN201810791156.4A priority patent/CN109273572B/zh
Publication of KR20190009167A publication Critical patent/KR20190009167A/ko
Application granted granted Critical
Publication of KR102302592B1 publication Critical patent/KR102302592B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers

Abstract

전극의 신뢰성을 향상시키고 소자의 광 추출 효율을 향상시킬 수 있는 반도체 발광 소자를 제공한다. 본 발명에 따른 반도체 발광 소자는, 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물, 제2 반도체층의 상면을 덮는 반사 전극층, 및 반사 전극층 상에서 제2 반도체층의 상면을 덮는 투명 커버층을 포함하되, 투명 커버층은 반사 전극층의 가장자리를 덮으며 볼록한 상면을 가지는 제1 부분, 및 상기 제1 부분보다 작은 두께를 가지며 상기 제1 부분으로부터 연장되는 제2 부분으로 이루어지는 꼬리부를 가진다.

Description

반도체 발광 소자 {Semiconductor light-emitting device}
본 발명의 기술적 사상은 발광 소자에 관한 것으로, 특히 반도체층 위에 형성된 전극을 구비한 반도체 발광 소자에 관한 것이다.
반도체 발광 소자의 일종인 발광 다이오드 (light emitting diode: LED)는 백라이트 등에 사용하는 각종 광원, 조명, 신호기, 대형 디스플레이 등에 폭넓게 이용되고 있다. 조명용 LED 시장이 확대되고 그 활용 범위가 고전류, 고출력 분야로 확대됨에 따라, 모듈 또는 패키지와 같은 외부 구조체와 LED의 반도체층을 전기적으로 연결하기 위한 전극의 신뢰성을 향상시키고 소자의 광 추출 효율을 향상시키기 위한 기술 개발이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 과제는 본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 모듈 또는 패키지와 같은 외부 구조체와 LED의 반도체층을 전기적으로 연결하기 위한 전극의 신뢰성을 향상시키고 소자의 광 추출 효율을 향상시킬 수 있는 반도체 발광 소자를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 발광 소자를 제공한다.
본 발명에 따른 반도체 발광 소자는, 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물, 상기 제2 반도체층의 상면을 덮는 반사 전극층, 및 상기 반사 전극층 상에서 상기 제2 반도체층의 상면을 덮는 투명 커버층을 포함하되, 상기 투명 커버층은 상기 반사 전극층의 가장자리를 덮으며 볼록한 상면을 가지는 제1 부분, 및 상기 제1 부분보다 작은 두께를 가지며 상기 제1 부분으로부터 연장되는 제2 부분으로 이루어지는 꼬리부를 가진다.
본 발명에 따른 반도체 발광 소자는, 제1 반도체층, 활성층, 및 제2 반도체층을 포함하며, 상기 제1 반도체층의 낮은 표면부를 노출시키는 복수의 트렌치에 의하여 한정되는 메사 구조체를 가지는 발광 구조물, 상기 메사 구조체의 상기 메사 구조체의 상면을 덮으며, 상기 메사 구조체의 상면의 가장자리와 이격되는 반사 전극층, 및 상기 반사 전극층 상에서 상기 반사 전극층의 적어도 일부분 및 상기 제2 반도체층의 상면의 일부분을 덮는 투명 커버층을 포함하되, 상기 투명 커버층은, 상기 반사 전극층의 가장자리 부근에서 그 주변보다 두께가 크며, 상기 투명 커버층의 가장자리는 상기 메사 구조체의 상면의 가장자리로부터 이격되는 상기 메사 구조체 상면의 내측에 위치한다.
본 발명에 따른 반도체 발광 소자는, 제1 반도체층, 활성층, 및 제2 반도체층을 포함하며, 상기 제1 반도체층의 낮은 표면부를 노출시키는 복수의 트렌치에 의하여 한정되는 메사 구조체를 가지는 발광 구조물, 상기 메사 구조체의 상기 메사 구조체의 상면을 덮으며, 상기 메사 구조체의 상면의 가장자리와 이격되는 반사 전극층, 상기 반사 전극층 상에서, 상기 반사 전극층의 적어도 일부분 및 상기 제2 반도체층의 상면의 일부분을 덮으며 상기 메사 구조체의 상면의 가장자리와 이격되는 투명 커버층, 상기 투명 커버층 주위에서 상기 제1 반도체층의 상면 및 상기 제2 반도체층의 상면을 덮는 절연 구조물, 상기 절연 구조물을 관통하여 상기 제1 반도체층과 전기적으로 연결되는 제1 인터커넥션 도전층, 및 상기 절연 구조물을 관통하여 상기 반사 전극층과 전기적으로 연결되는 제2 인터커넥션 도전층을 포함하되, 상기 투명 커버층은, 상기 반사 전극층의 가장자리 부근에서 그 주변의 상면보다 상측으로 더 높은 레벨을 가지고 돌출되는 상면을 가지는 제1 부분, 및 상기 제1 부분으로부터 연장되며 오목한 상면을 가지는 제2 부분으로 이루어지는 꼬리부를 가진다.
본 발명의 기술적 사상에 의한 반도체 발광 소자는 반사 전극층이 투명 커버층로 캡핑되는 구조를 가진다. 따라서, 메사 구조체의 제2 반도체층과 투명 커버층과의 우수한 접착 특성에 의해 반사 전극층이 박리되거나, 반사 전극층에서 금속 물질이 이동(migration) 또는 응집(agglomeration)되는 현상이 억제되어 반사 전극층의 신뢰성을 개선할 수 있으며, 반사 전극층과 메사 구조체와의 사이의 접착력이 물리적으로 강화되어 비교적 안정적인 구조를 가질 수 있다.
또한 메사 구조체를 한정하는 복수의 트렌치를 형성하기 위하여, 별도로 마스크 패턴을 형성하지 않으므로, 반사 전극층의 가장자리와 제2 반도체층의 상면의 가장자리, 즉 메사 구조체의 상면의 가장자리 사이의 이격거리를 상대적으로 작게 할 수 있다. 따라서 반사 전극층에 의한 반사 면적이 증가하여, 반도체 발광 소자의 광 추출 효율이 향상될 수 있다.
도 1a는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자의 주요 구성을 도시한 평면 레이아웃 다이어그램이고, 도 1b는 도 1a의 B - B' 선 단면도이고, 도 1c는 도 1b의 IC 부분의 확대도이다.
도 2a, 도 3a, ...., 도 10a는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 평면도들이고, 도 2b, 도 3b, ..., 도 10b는 각각 도 2a, 도 3a, ...., 도 10a의 B - B'선 단면도이다.
도 11 내지 도 14는 각각 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자의 단면도이다.
도 15a는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자의 단면도이고, 도 15b는 XVB 부분의 확대도이다.
도 16a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 반도체 발광 소자의 주요 구성 및 그 제조 방법을 설명하기 위한 평면도이고, 도 16b는 도 16a의 B - B'선 단면도이다.
도 17은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자를 포함하는 예시적인 발광 소자 패키지를 설명하기 위한 단면도이다.
도 18은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자를 포함하는 예시적인 조광 시스템 (dimming system)을 설명하기 위한 개략적인 평면도이다.
도 19는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도 1a는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자의 주요 구성을 도시한 평면 레이아웃 다이어그램이고, 도 1b는 도 1a의 B - B' 선 단면도이고, 도 1c는 도 1b의 IC 부분의 확대도이다.
도 1a 및 도 1b를 함께 참조하면, 반도체 발광 소자(100)는 기판(102)과, 기판(102) 위에 형성된 발광 구조물(110)을 포함한다.
발광 구조물(110)은 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함한다. 발광 구조물(110)은 메사 구조체(110M)를 포함한다. 메사 구조체(110M)는 제2 반도체층(116), 활성층(114), 및 제1 반도체층(112) 각각의 일부를 제거하여 형성된 복수의 트렌치(도 7b의 118)에 의해서 한정된다. 복수의 트렌치(도 7b의 118)의 저면에서 제1 반도체층(112)의 낮은 표면부(112L)가 노출될 수 있다.
기판(102)에서 제1 반도체층(112)에 대면하는 표면에는 요철 패턴(104)이 형성되어 있다. 기판(102)의 표면에 요철 패턴(104)이 형성됨으로써, 기판(102) 위에 형성되는 반도체층들의 결정성이 향상되고 결함 밀도가 감소되어 내부 양자 효율이 개선될 수 있고, 기판(102) 표면에서의 빛의 난반사에 의한 추출 효율이 증가되어 반도체 발광 소자(100)의 광 추출 효율이 향상될 수 있다.
기판(102)은 투명 기판으로 이루어질 수 있다. 예를 들면, 기판(102)은 사파이어 (Al2O3), 질화갈륨 (GaN), 실리콘 카바이드 (SiC), 산화 갈륨 (Ga2O3), 산화리튬갈륨 (LiGaO2), 산화리튬알루미늄 (LiAlO2), 또는 산화마그네슘알루미늄 (MgAl2O4)으로 이루어질 수 있다.
예를 들면, 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)은 각각 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표시되는 질화갈륨계 화합물 반도체로 이루어질 수 있다.
일부 실시예들에서, 제1 반도체층(112)은 전원 공급에 따라 활성층(114)에 전자를 공급하는 n형 GaN 층으로 이루어질 수 있다. 상기 n형 GaN 층은 IV 족 원소로 이루어지는 n형 불순물을 포함할 수 있다. 상기 n형 불순물은 Si, Ge, Sn 등으로 이루어질 수 있다.
일부 실시예들에서, 제2 반도체층(116)은 전원 공급에 따라 활성층(114)에 정공을 공급하는 p형 GaN 층으로 이루어질 수 있다. 상기 p형 GaN 층은 II 족 원소로 이루어지는 p형 불순물을 포함할 수 있다. 일부 실시예들에서, 상기 p 형 불순물은 Mg, Zn, Be 등으로 이루어질 수 있다.
활성층(114)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 빛을 방출한다. 활성층(114)은 양자우물층 (quantum well) 및 양자장벽층(quantum barrier)이 적어도 1 회 교대로 적층된 구조를 가질 수 있다. 상기 양자우물층은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(multi-quantum well) 구조를 가질 수 있다. 일부 실시예들에서, 활성층(114)은 u-AlGaN으로 이루어질 수 있다. 다른 일부 실시예들에서, 활성층(114)은 GaN/AlGaN, InAlGaN/InAlGaN, 또는 InGaN/AlGaN 의 다중 양자 우물 구조로 이루어질 수 있다. 활성층(114)의 발광 효율을 향상시키기 위해, 활성층(114)에서의 양자우물의 깊이, 양자우물층 및 양자장벽층 쌍의 적층 수, 두께 등을 변화시킬 수 있다.
일부 실시예들에서, 반도체 발광 소자(100)는 기판(102)과 발광 구조물(110)과의 사이에 개재된 질화물 반도체 박막(도시 생략)을 더 포함할 수 있다. 상기 질화물 반도체 박막은 기판(102)과 제1 반도체층(112)과의 사이의 격자 부정합을 완화시키기 위한 버퍼층의 역할을 할 수 있다. 상기 질화물 반도체 박막은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표시되는 질화갈륨계 화합물 반도체로 이루어질 수 있다. 일부 실시예들에서, 상기 질화물 반도체 박막은 GaN 또는 AlN으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 질화물 반도체 박막은 AlGaN/AlN의 초격자층들 (superlattice layers)로 이루어질 수 있다.
반도체 발광 소자(100)는 제2 반도체층(116)의 상면을 덮는 반사 전극층(130)을 포함한다. 반사 전극층(130)은 메사 구조체(110M)의 활성층(114)에서 방출하는 광을 반사시키는 역할을 할 수 있다. 반사 전극층(130)은 활성층(114)에서 방출하는 광의 파장 영역에서 반사율이 높은 금속 또는 합금으로 이루어질 수 있다. 일부 실시예들에서, 반사 전극층(130)은 Ag, Al, 이들의 조합, 또는 이들의 합금을 포함할 수 있다. 여기서, 상기 Al 합금은 Al과, Al보다 큰 일함수를 가지는 금속을 포함할 수 있다. 다른 일부 실시예들에서, 반사 전극층(130)은 Al과, Ni, Au, Ag, Ti, Cr, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, 및 Zn 중에서 선택되는 적어도 하나의 금속, 또는 적어도 하나의 금속을 포함하는 합금으로 이루어질 수 있다. 또 다른 일부 실시예들에서, 반사 전극층(130)은 오믹 특성 및 광 반사 특성을 동시에 가지는 금속층을 포함할 수 있다. 또 다른 일부 실시예들에서, 반사 전극층(130)은 오믹 특성을 가지는 제1 금속막 (도시 생략)과, 광 반사 특성을 가지는 제2 금속막 (도시 생략)을 포함하는 다중막으로 이루어질 수 있다. 상기 제1 금속막은 Pt, Pd, Ni, Au, Ti, 또는 이들 중 적어도 하나를 포함하는 합금 또는 다중 금속막으로 이루어질 수 있다. 상기 제2 금속막은 Ag, Al, 또는 이들 중 적어도 하나를 포함하는 합금 또는 다중 금속막으로 이루어질 수 있다. 또 다른 일부 실시예들에서, 반사 전극층(130)은 광 반사 특성을 가지는 제1 금속막 (도시 생략)과, 배리어 특성을 가지는 제2 금속막 (도시 생략)을 포함하는 다중막으로 이루어질 수 있다. 상기 제1 금속막은 Ag, Al, 또는 이들 중 적어도 하나를 포함하는 합금 또는 다중 금속막으로 이루어질 수 있다. 상기 제2 금속막은 Ni, Ti, 또는 이들 중 적어도 하나를 포함하는 합금 또는 다중 금속막으로 이루어질 수 있다. 또 다른 일부 실시 예에서, 반사 전극층(130)은 제2 반도체층(116)과 접하며 접착 특성을 가지는 도전막을 더 포함할 수 있다. 상기 접착 특성을 가지는 도전막은 Ni와 같은 금속막, 또는 ITO와 같은 투명 도전막일 수 있다. 일부 실시 예에서, 예를 들면, 상기 반사 전극층(130)은 Ag/Ni/Ti 또는 Ni/Ag/Pt/Ti/Pt 적층 구조를 포함할 수 있으나, 이에 한정되는 것은 아니다.
반사 전극층(130)은 제2 반도체층(116)과 접할 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 일부 실시예들에서, 제2 반도체층(116)과 반사 전극층(130)과의 사이에 다른 반도체층(도시 생략)이 더 개재될 수도 있다.
반도체 발광 소자(100)는 반사 전극층(130)을 덮는 투명 커버층(135)을 포함한다. 투명 커버층(135)은 반사 전극층(130)의 상면 및 측면을 덮을 수 있다. 투명 커버층(135)은 반사 전극층(130)의 표면 중, 제2 반도체층(116)과 접하지 않는 나머지 표면을 덮을 수 있다. 투명 커버층(135)은 반사 전극층(130), 및 반사 전극층(130)과 인접한 제2 반도체층(116) 상면의 일부분을 함께 덮을 수 있다.
반사 전극층(130)은 제2 반도체층(116) 및 투명 커버층(135)에 의하여 포위될 수 있다. 따라서 투명 커버층(135)에 의하여 반사 전극층(130)이 제2 반도체층(116)의 상면으로부터 박리되는 것을 방지할 수 있다.
투명 커버층(135)은 메사 구조체(110M) 상면의 일부분, 즉, 제2 반도체층(116) 상면의 일부분을 덮지 않을 수 있다. 구체적으로, 투명 커버층(135)은 제2 반도체층(116) 상면 중 가장자리에 인접하는 일부분을 덮지 않을 수 있다. 따라서 투명 커버층(135)의 가장자리는 제2 반도체층(116) 상면의 가장자리와 이격될 수 있다.
일부 실시 예에서, 투명 커버층(135)은 제2 반도체층(116) 상면의 일부분을 모두 덮을 수 있다. 이 경우, 투명 커버층(135)의 가장자리는 제2 반도체층(116) 상면의 가장자리를 따라서 위치할 수 있다.
투명 커버층(135)은 예를 들면, 도전성 산화물을 포함할 수 있다. 투명 커버층(135)은 TiOx, RuOx, IrOx MgO, SnO2, MgO, ZnO, In2O3, TiTaO2, TiNbO2, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), IAZO(indium aluminum zinc oxide), GZO(gallium-doped zinc oxide), IGO(indium gallium oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(aluminum tin oxide), IWO(indium tungsten oxide), CIO(copper indium oxide), MIO(magnesium indium oxide), 및 FTO(fluorine-doped tin oxide) 중 적어도 어느 하나로 이루어질 수 있다.
반도체 발광 소자(100)는 투명 커버층(135) 주위에서 제2 반도체층(116)의 상면을 덮는 절연 구조물(140)을 포함한다. 절연 구조물(140)은 투명 커버층(135)의 일부분 및 투명 커버층(135)에 의하여 덮이지 않는 제2 반도체층(116)의 상면의 적어도 일부분을 덮을 수 있다. 절연 구조물(140)은 SiO2, Si3N4, MgF2, 또는 이들의 조합으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다.
절연 구조물(140)은 제1 반도체층(112)의 적어도 일부분과 투명 커버층(135)의 적어도 일부분을 덮지 않을 수 있다. 절연 구조물(140)은 제1 반도체층(112)의 적어도 일부분을 노출시키는 제1 콘택홀(CH1)을 한정하고, 투명 커버층(135)의 적어도 일부분을 노출시키는 제2 콘택홀(CH2)을 한정한다. 제1 콘택홀(CH1)에 의하여 제1 반도체층(112)의 제1 콘택 영역(112C)이 노출되고, 제2 콘택홀(CH2)에 의하여 투명 커버층(135)의 제2 콘택 영역(135C)이 노출될 수 있다.
절연 구조물(140)은 메사 구조체(110M)의 측면을 함께 덮을 수 있다. 절연 구조물(140)은 제1 반도체층(112) 상면의 일부분을 함께 덮을 수 있다.
반도체 발광 소자(100)는 제1 반도체층(112)의 제1 콘택 영역(112C)에 접하는 제1 인터커넥션 도전층(152)과, 투명 커버층(135)의 제2 콘택 영역(135C)에 접하는 제2 인터커넥션 도전층(154)을 포함한다. 제1 인터커넥션 도전층(152) 및 제2 인터커넥션 도전층(154)은 각각 절연 구조물(140)을 관통하여 제1 콘택 영역(112C) 및 제2 콘택 영역(135C)에 접할 수 있다. 제1 콘택 영역(112C)은 제1 인터커텍션 도전층(152)으로 덮여 있다. 제2 콘택 영역(135C)은 제2 인터커넥션 도전층(154)으로 덮여 있다.
제1 인터커넥션 도전층(152)과 제2 인터커넥션 도전층(154)은 분리 공간(150G)을 사이에 두고 서로 이격된다. 제1 인터커넥션 도전층(152) 및 제2 인터커넥션 도전층(154)은 각각 제1 반도체층(112) 및 제2 반도체층(116)에 전원을 공급하도록 전기적으로 연결될 수 있다. 일부 실시 예에서, 제1 인터커넥션 도전층(152)은 n형 전극이거나, n형 전극과 제1 반도체층(112) 사이를 전기적으로 연결할 수 있고, 제2 인터커넥션 도전층(154)은 p형 전극이거나, p형 전극과 제2 반도체층(116) 사이를 전기적으로 연결할 수 있다.
제1 인터커넥션 도전층(152)은 제1 반도체층(112)의 제1 콘택 영역(112C), 낮은 표면부(112L), 메사 구조체(110M)의 측벽 및 상면을 덮도록 연장될 수 있다. 또한, 제1 인터커넥션 도전층(152)은 메사 구조체(110M)의 상면에서 제2 반도체층(116)의 상면 중 투명 커버층(135)에 의해 덮이지 않는 영역과, 투명 커버층(135)의 상면을 덮도록 연장될 수 있다.
제1 인터커넥션 도전층(152)은 제1 반도체층(112)의 제1 콘택 영역(112C)에 접하는 제1 금속 반사막을 포함할 수 있다. 제2 인터커넥션 도전층(154)은 투명 커버층(135)의 제2 콘택 영역(135C)에 접하는 제2 금속 반사막을 포함할 수 있다. 상기 제1 금속 반사막 및 제2 금속 반사막은 각각 Al, Ag, 또는 이들의 조합으로 이루어질 수 있다.
일부 실시예들에서, 제1 인터커넥션 도전층(152) 및 제2 인터커넥션 도전층(154)은 각각 다중 금속층으로 이루어질 수 있다. 일부 실시 예에서, 제1 인터커넥션 도전층(152) 및 제2 인터커넥션 도전층(154)은 각각 금속 반사막, 금속 배리어막, 및 금속 배선막이 차레로 적층된 구조를 가질 수 있다. 상기 금속 반사막은 Al, Ag, 또는 이들의 조합으로 이루어질 수 있다. 상기 금속 배리어막은 Cr, Ti, 및 이들의 조합으로 이루어질 수 있다. 상기 금속 배선막은 Cu, Cr, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예들에서, 제1 인터커넥션 도전층(152) 및 제2 인터커넥션 도전층(154)은 각각 Al/Cr/Ti/Cu/Cr의 적층 구조, Ag/Cr/Ti/Cu/Cr의 적층 구조, Al/Cr/Ti/Cr/Ti/Cu/Cr의 적층 구조, 또는 Ag/Cr/Ti/Cr/Ti/Cu/Cr의 적층 구조를 가질 수 있으나, 본 발명의 기술적 사상이 상기 예시한 바에 한정되는 것은 아니며, 다양한 변형 및 변경이 가능하다.
도 1c를 참조하면, 투명 커버층(135)은 수평 방향에 대한 중심부 주변, 또는 제2 콘택 영역(135C)의 일부분에서 제1 두께(t1)를 가지고, 반사 전극층(130)의 가장자리 상, 또는 반사 전극층(130)의 가장자리로부터 내측의 인접하는 부분 상에서 제2 두께(t2)를 가지고, 반사 전극층(130)의 가장자리 상, 또는 반사 전극층(130)의 가장자리로부터 외측의 인접하는 부분 상에서 제3 두께(t3)를 가지고, 반사 전극층(130)의 가장자리로부터 이격된 제2 반도체층(116) 상에서 제4 두께(t4)를 가질 수 있다. 본 명세서에서 두께는 제2 반도체층(116)의 상면에 대하여 수직한 방향을 따르는 두께를 의미한다.
제1 두께(t1)는 투명 커버층(135)이 가지는 가장 큰 두께일 수 있다. 즉, 제1 두께(t1)는 제2 내지 제4 두께(t2, t3, t4)보다 큰 값을 가질 수 있다. 제2 두께(t2)는 제3 두께(t3)보다 작은 값을 가질 수 있다. 제4 두께(t4)는 제2 두께(t2) 및 제3 두께(t3)보다 작은 값을 가질 수 있다. 따라서 투명 커버층(135)은 중심부로부터 가장자리로 가면서 두께가 감소하다가 반사 전극층(130)의 가장자리 부근에서 두께가 증가한 후에 다시 가장자리로 가면서 두께가 감소하는 형상을 가질 수 있다.
구체적으로, 투명 커버층(135)은 중심부 주변에서 가장 큰 제1 두께(t1)를 가지고, 중심부로부터 가장자리로 가면서 두께가 감소하여, 반사 전극층(130)의 가장자리 상, 또는 반사 전극층(130)의 가장자리로부터 내측의 인접하는 부분 상에서 제2 두께(t2)를 가지고, 이후 다시 가장자리로 가면서 두께가 증가하여 반사 전극층(130)의 가장자리 상, 또는 반사 전극층(130)의 가장자리로부터 외측의 인접하는 부분 상에서 제3 두께(t3)를 가지고, 이후 다시 가장자리로 가면서 두께가 감소하는 형상을 가질 수 있다. 투명 커버층(135)에서 제2 두께(t2)를 가지는 부분은 제3 두께(t3)를 가지는 부분보다 투명 커버층(135)의 중심부를 향하는 내측에 위치할 수 있다.
일부 실시 예에서, 투명 커버층(135)은 중심부 주변의 일정한 영역에서 상대적으로 균일한 제1 두께(t1)를 가지는 영역을 가질 수 있다.
투명 커버층(135)은 그 가장자리에 인접하여, 반사 전극층(130)의 가장자리를 덮고 투명 커버층(135)의 가장자리를 향하여 연장되는 꼬리부(135T)를 가질 수 있다. 꼬리부(135T)는 반사 전극층(130)의 가장자리 부근에서 그 주변의 부분보다 두께가 큰 제1 부분(135X), 및 제1 부분(135X)으로부터 투명 커버층(135)의 가장자리를 향하여 연장되며 제1 부분(135C)보다 두께가 작은 제2 부분(135C)으로 이루어질 수 있다. 투명 커버층(135)의 꼬리부(135T)는 반사 전극층(130)의 가장자리를 모두 덮을 수 있다. 예를 들면, 반사 전극층(130)의 가장자리가 상대적으로 수직한 측면을 가지는 경우, 반사 전극층(130)의 가장자리의 측면은 투명 커버층(135)의 꼬리부(135T)에 의하여 모두 덮일 수 있다.
일부 실시 예에서, 투명 커버층(135)은 반사 전극층(130)의 가장자리 상, 또는 반사 전극층(130)의 가장자리로부터 외측의 인접하는 부분 상, 즉 제3 두께(t3)를 가지는 부분에서 볼록한(convex) 상면을 가질 수 있다. 일부 실시 예에서, 투명 커버층(135)은 볼록한 상면을 가지는 제1 부분(135X), 즉 제3 두께(t3)를 가지는 부분에서 주변보다 상면이 제2 반도체층(116)의 상면에 대하여 상측으로 더 높은 레벨을 가지며 돌출될 수 있다. 일부 실시 예에서, 투명 커버층(135)은 가장자리에 인접하는 부분, 즉 제4 두께(t4)를 가지는 부분에서 오목한(concave) 상면을 가지는 제2 부분(135C)을 가질 수 있다. 투명 커버층(135)에서 제2 두께(t2)를 가지는 부분은, 제3 두께(t3)를 가지는 부분, 즉 제1 부분(135X)보다 투명 커버층(135)의 중심부를 향하는 내측에 위치하는 반사 전극층(130)의 가장자리 주변의 부분 상의 부분일 수 있다.
투명 커버층(135)은 반사 전극층(130)의 가장자리 주변으로부터 투명 커버층(135)의 가장자리를 향하여 연장되는 부분에서 볼록한 상면을 가지는 제1 부분(135X)과 오목한 상면을 가지는 제2 부분(135C)을 가질 수 있다. 반사 전극층(130)의 가장자리는 투명 커버층(135)의 꼬리부(135T)를 구성하는 제1 부분(135X) 및 제2 부분(135C)에 의하여 보호되므로, 반사 전극층(130)이 제2 반도체층(116)의 상면으로부터 박리되는 것이 방지될 수 있다.
제2 반도체층(116)의 상면의 가장자리와 투명 커버층(135)의 가장자리는 제1 간격(W1)을 가지며 이격될 수 있다. 투명 커버층(135)의 가장자리와 반사 전극층(130)의 가장자리는 제2 간격(W2)을 가지며 이격될 수 있다. 일부 실시 예에서, 제1 간격(W1)은 1㎛ 이하의 값을 가질 수 있다. 일부 실시 예에서, 제2 간격(W2)은 1㎛ 이하의 값을 가질 수 있다. 제2 반도체층(116)의 상면의 가장자리와 반사 전극층(130)의 가장자리는 제1 간격(W1)과 제2 간격(W2)의 합인 제3 간격(W3)을 가지며 이격될 수 있다. 일부 실시 예에서, 2㎛ 이하의 값을 가질 수 있다. 따라서 메사 구조체(110M)의 상면, 즉 제2 반도체층(116)의 상면의 가장자리와 투명 커버층(135)의 가장자리의 이격거리인 제1 간격(W1)은, 제2 반도체층(116)의 상면의 가장자리와 반사 전극층(130)의 가장자리의 이격거리인 제3 간격(W3)보다 작은 값을 가질 수 있다.
본 발명의 기술적 사상에 의한 반도체 발광 소자(100)는 반사 전극층(130)을 덮는 투명 커버층(135)에 의하여, 반사 전극층(130)의 박리가 방지될 수 있어, 외부 구조체와 제2 반도체층(116)을 전기적으로 연결하기 위한 전극의 신뢰성이 향상될 수 있다.
또한 반사 전극층(130)의 가장자리와 제2 반도체층(116)의 상면의 가장자리, 즉 메사 구조체(110M)의 상면의 가장자리 사이의 이격거리를 상대적으로 작게 할 수 있어, 반사 전극층(130)에 의한 반사 면적이 증가하여, 반도체 발광 소자(100)의 광 추출 효율이 향상될 수 있다.
도 2a, 도 3a, ...., 도 10a는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 평면도들이고, 도 2b, 도 3b, ..., 도 10b는 각각 도 2a, 도 3a, ...., 도 10a의 B - B'선 단면도이다.
도 2a 및 도 2b를 함께 참조하면, 요철 패턴(104)을 가지는 기판(102) 상에 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 가지는 발광 구조물(110)을 형성한다. 제1 반도체층(112)은 요철 패턴(104)을 가지는 기판(102)의 표면 상에 형성한다.
발광 구조물(110)을 형성하기 위하여 MOCVD (metal organic chemical vapor deposition, MOCVD), HVPE (hydride vapor phase epitaxy), 또는 MBE (molecular beam epitaxy) 공정을 이용하여 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 차례로 형성할 수 있다. 일부 실시 예에서, 제1 반도체층(112)은 n형 반도체층일 수 있다. 일부 실시 예에서, 제2 반도체층(116)은 p형 반도체층일 수 있다.
도 3a 및 도 3b를 함께 참조하면, 발광 구조물(110) 상, 즉 제2 반도체층(116) 상에 제1 개구부(MO1)를 가지는 제1 마스크 패턴(M1)을 형성한다. 제1 마스크 패턴(M1)은 예를 들면, 네거티브 포토레지스트(negative photoresist)를 이용하여 형성할 수 있다. 제1 마스크 패턴(M1)은 상면에서 하면을 향하며 폭이 좁아지도록 테이퍼(taper)가 되어 있을 수 있다. 예를 들어, 제1 마스크 패턴(M1)은 하면보다 상면이 넓은 역사다리꼴의 단면을 가질 수 있다.
도 4a 및 도 4b를 함께 참조하면, 제1 마스크 패턴(M1)이 형성된 발광 구조물(110) 상에 반사 전극층(130)을 형성한다. 반사 전극층(130)은 제1 마스크 패턴(M1)에 의하여 덮이지 않고 노출되는 제2 반도체층(116)의 상면의 일부분을 덮도록 형성될 수 있다. 예를 들면, 반사 전극층(130)은 전자빔 증발(electron beam evaporation)을 이용하는 DVD(Directed Vapor Deposition) 공정에 의하여 형성될 수 있다. 이 경우, 반사 전극층(130)은 제1 마스크 패턴(M1)의 상면 부분에서의 제1 개구부(MO1)에 대응되는 제2 반도체층(116)의 상면의 부분에 형성될 수 있다. 즉, 반사 전극층(130)은 제1 마스크 패턴(M1)의 상면과 수직한 방향으로 중첩되지 않는 제2 반도체층(116)의 상면의 부분에 형성될 수 있다. 따라서 반사 전극층(130)은 제1 마스크 패턴(M1)의 하측 부분과 이격될 수 있다.
반사 전극층(130)을 형성하는 과정에서, 제1 마스크 패턴(M1)의 상면 상에도 반사 전극층(130)과 동일한 물질로 이루어지는 층이 형성될 수 있으나, 도 4a, 도 4b 및 이후의 도면에서는 이에 대한 도시를 생략하였다.
도 5a 및 도 5b를 함께 참조하면, 반사 전극층(130)이 형성된 발광 구조물(110) 상에 투명 물질층(135P)을 형성한다. 투명 물질층(135P)은 반사 전극층(130) 상 및 제1 마스크 패턴(M1)의 상면과 중첩되는 제2 반도체층(116)의 상면의 부분에 함께 형성될 수 있다. 예를 들면, 투명 물질층(135P)은 스퍼터링 증착 방법에 의하여 형성될 수 있다. 일부 실시 예에서, 투명 물질층(135P)은 경사진(tilted) 스퍼터링 증착 방법에 의하여 형성될 수 있다. 이 경우, 투명 물질층(135P)은 제1 마스크 패턴(M1)의 상면과 중첩되는 제2 반도체층(116)의 상면의 부분의 적어도 일부분에도 형성될 수 있다.
투명 물질층(135P)의 위치에 따른 두께의 변화 및 상면의 형상은 도 1c에서 설명한 투명 커버층(도 1c의 130)과 유사할 수 있다. 후술하겠으나, 투명 커버층(130)이 투명 물질층(135P) 중 상측 일부분 및 가장자리의 일부분이 제거된 결과물이므로, 투명 물질층(135P)도 반사 전극층(130)의 가장자리 주변에서 상대적으로 두꺼운 두께를 가지며 볼록한 상면을 가지는 부분과, 투명 물질층(135P)에 가장자리에 인접하여 상대적으로 얇은 두께를 가지며 오목한 상면을 가지는 부분을 가질 수 있다.
투명 물질층(135P)을 형성하기 위한 소스는 제1 개구부(MO1)를 통하여 제2 반도체층(116) 상으로 전달된다. 제1 마스크 패턴(M1)의 하면에 인접할수록 제2 반도체층(116)의 상면 부분의 공간이 좁아지므로, 제1 마스크 패턴(M1)의 하면에 인접할수록, 제2 반도체층(116)의 상면 상에는 상기 소스가 상대적으로 적게 전달될 수 있다. 이에 따라, 전술한 바와 같이, 투명 물질층(135P)은 반사 전극층(130)의 가장자리 주변에서 상대적으로 두꺼운 두께를 가지며 볼록한 상면을 가지는 부분과, 투명 물질층(135P)에 가장자리에 인접하여 상대적으로 얇은 두께를 가지며 오목한 상면을 가지는 부분을 가질 수 있다.
일부 실시 예에서, 제2 반도체층(116) 상으로 전달된 상기 소스가, 제1 마스크 패턴(M1)의 하면에 인접하는 부분으로 적게 전달되는 결과로 반사 전극층(130)의 가장자리 주변에 상기 소스가 상대적으로 많이 공급되어, 상기 볼록한 상면을 가지는 부분의 상면이 다른 부분보다 더 높은 레벨을 가지며 돌출될 수 있다.
투명 물질층(135P)을 형성하는 과정에서, 제1 마스크 패턴(M1)의 상면 상에도 투명 물질층(135P)과 동일한 물질로 이루어지는 층이 형성될 수 있으나, 도 5a, 도 5b, 및 이후의 도면에서는 이에 대한 도시를 생략하였다.
도 6a 및 도 6b를 참조하면, 제1 마스크 패턴(도 5a 및 도 5b의 M1)을 제거한다. 제1 마스크 패턴(M1)을 제거하는 과정에서, 반사 전극층(130)과 동일한 물질로 이루어지는 층, 및 투명 물질층(135P)과 동일한 물질로 이루어지는 층은 함께 제거될 수 있다. 즉, 반사 전극층(130)과 투명 물질층(135P)은 리프트 오프(lift-off) 방법에 의하여 형성될 수 있다.
도 7a 및 도 7b를 함께 참조하면, 투명 물질층(도 6a 및 도 6b의 135P)을 식각 마스크로 제2 반도체층(116), 활성층(114), 및 제1 반도체층(112) 각각의 일부를 식각하여 발광 구조물(110)의 메사 구조체(110M)를 한정하는 복수의 트렌치(118)을 형성한다. 복수의 트렌치(118)의 저면에서 제1 반도체층(112)의 낮은 표면부(112L)가 노출될 수 있다.
복수의 트렌치(118)를 형성하는 과정에서, 투명 물질층(135P)의 상측 일부분이 제거되어, 투명 커버층(135)이 형성될 수 있다. 투명 커버층(135)의 형상에 대해서는 도 1c에서 설명한 바, 자세한 설명은 생략하도록 한다.
투명 커버층(135)은 반사 전극층(130)의 상면 및 측면을 덮을 수 있다. 투명 커버층(135)은 반사 전극층(130), 및 반사 전극층(130)과 인접한 제2 반도체층(116) 상면의 일부분을 함께 덮을 수 있다. 투명 커버층(135)은 제2 반도체층(116) 상면 중 가장자리에 인접하는 일부분을 덮지 않을 수 있다. 제2 반도체층(116) 상면 중 투명 커버층(135)이 덮지 않는 부분은, 복수의 트렌치(118)를 형성하는 과정에서, 제2 반도체층(116) 상면을 덮는 투명 물질층(135P)의 부분이 모두 제거된 부분일 수 있다. 일부 실시 예에서, 복수의 트렌치(118)를 형성한 후에 투명 커버층(135)이 제2 반도체층(116)의 상면을 모두 덮을 수 있다.
투명 물질층(135P)에 의하여, 반사 전극층(130)은 복수의 트렌치(118)를 형성하는 식각 분위기에 노출되지 않을 수 있다. 더욱이 식각 공정이 완료되어 복수의 트렌치(118)가 형성된 후에도 투명 물질층(135P) 중 잔류하는 부분인 투명 커버층(135)이 반사 전극층(130)을 덮으므로, 반사 전극층(130)이 제2 반도체층(116)의 상면으로부터 박리되는 것을 방지할 수 있다.
복수의 트렌치(118)를 형성하기 위하여, 별도로 마스크 패턴을 형성하지 않고, 제1 마스크 패턴(도 3a 내지 도 5b의 M1)을 이용하여 형성한 투명 물질층(135P)을 식각 마스크로 사용하므로, 반사 전극층(130)의 가장자리와 제2 반도체층(116)의 상면의 가장자리, 즉 메사 구조체(110M)의 상면의 가장자리 사이의 이격거리를 상대적으로 작게 할 수 있다.
도 8a 및 도 8b를 함께 참조하면, 투명 커버층(135)이 형성된 발광 구조물(110) 상을 덮는 절연 물질층(140P)을 형성한다. 절연 물질층(140P)은 투명 커버층(135)이 형성된 발광 구조물(110)의 상면을 모두 덮도록 형성할 수 있다. 예를 들면, 절연 물질층(140P)은 투명 커버층(135)의 표면, 제2 반도체층(116)의 상면, 메사 구조체(110M)의 측면, 및 제1 반도체층(112)의 낮은 표면부(112L)를 함께 덮을 수 있다.
절연 물질층(140P)은 SiO2, Si3N4, MgF2, 또는 이들의 조합으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다. 일부 실시예들에서, 절연 물질층(140P)은 PECVD (plasma enhanced chemical vapor deposition), PVD (physical vapor deposition), 또는 스핀 코팅 (spin coating) 공정에 의해 형성될 수 있다.
일부 실시 예에서, 절연 물질층(140P)은 각각 동일한 물질로 이루어지는 막이 적층된 다층막일 수 있다. 또 다른 일부 실시 예에서, 절연 물질층(140P)은 서로 다른 구성 물질로 이루어지는 막들이 적층된 다층막일 수 있다. 또 다른 일부 실시 예에서, 절연 물질층(140P)은 서로 다른 굴절률을 가지는 적어도 2개의 막이 적층된 다층막일 수 있다. 예를 들어, 절연 물질층(140P)이 서로 다른 굴절률을 가지는 적어도 2개의 막이 적층된 다층막인 경우, 하측의 막보다 상측의 막이 큰 굴절률을 가질 수 있다.
절연 물질층(140P) 상에는 제2 개구부(MO2a, MO2b)를 가지는 제2 마스크 패턴(M2)을 형성한다. 제2 개구부(MO2a, MO2b)는 제1 반도체층(112)의 낮은 표면부(112L)의 일부분과 중첩되는 제1 서브 개구부(MO2a), 및 투명 커버층(135)의 일부분과 중첩되는 제2 서브 개구부(MO2b)를 포함할 수 있다.
도 9a 및 도 9b를 함께 참조하면, 제2 마스크 패턴(도 8a 및 도 8b의 M1)을 식각 마스크로 절연 물질층(도 8a 및 도 8b의 140P)의 일부분을 제거하여, 제1 반도체층(112)의 적어도 일부분을 노출시키는 제1 콘택홀(CH1), 및 투명 커버층(135)의 적어도 일부분을 노출시키는 제2 콘택홀(CH2)을 가지는 절연 구조물(140)을 형성한다. 제1 콘택홀(CH1)의 저면에는 제1 반도체층(112)의 낮은 표면부(112L)의 일부분인 제1 콘택 영역(112C)이 노출되고, 제2 콘택홀(CH2)의 저면에는 투명 커버층(135)의 상면의 일부분인 제2 콘택 영역(135C)이 노출될 수 있다.
도 10a 및 도 10b를 함께 참조하면, 절연 구조물(140)이 형성된 발광 구조물(110) 상을 덮는 도전 물질층(150)을 형성한다. 도전 물질층(150)은 절연 구조물(140)이 형성된 발광 구조물(110)의 상면을 모두 덮도록 형성할 수 있다. 예를 들면, 도전 물질층(150)은 절연 구조물(140)의 표면, 제1 콘택홀(CH1)의 저면에 노출되는 제1 반도체층(112)의 낮은 표면부(112L)의 부분, 및 제2 콘택홀(CH2)의 저면에 노출되는 투명 커버층(135)의 상면의 부분을 함께 덮을 수 있다.
도전 물질층(150)은 제1 콘택 영역(112C) 및 제2 콘택 영역(135C)과 접할 수 있다.
도전 물질층(150) 상에는 제3 개구부(MO3)를 가지는 제3 마스크 패턴(M3)를 형성한다.
이후, 제3 마스크 패턴(M3)을 식각 마스크로, 제3 개구부(MO3)를 통하여 절연 구조물(140)이 노출될때까지, 도전 물질층(150)의 일부분을 제거하여, 도 1a 및 도 1b에 보인 것과 분리 공간(도 1a 및 도 1b의 150G)을 사이에 두고 서로 이격되어 분리된 제1 인터커넥션 도전층(152) 및 제2 인터커넥션 도전층(154)을 형성하여, 반도체 발광 소자(도 1a 및 도 1b의 100)를 형성한다.
도 11 내지 도 14는 각각 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자의 단면도이다. 구체적으로 도 11 내지 도 14는 각각 도 1a의 B ?? B'선에 대응하는 위치의 단면도로, 도 1a 내지 도 1c에 관한 설명과 중복되는 내용은 생략될 수 있다.
도 11을 참조하면, 반도체 발광 소자(102)는 기판(102)과, 기판(102) 위에 형성된 발광 구조물(110)을 포함한다. 발광 구조물(110)은 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함한다. 발광 구조물(110)은 메사 구조체(110M)를 포함한다. 반도체 발광 소자(102)는 제2 반도체층(116)의 상면을 덮는 반사 전극층(130), 및 반사 전극층(130)을 덮는 투명 커버층(136)을 더 포함한다. 투명 커버층(136)은 반사 전극층(130)의 상면을 덮는 하부 투명 커버층(136a) 및 하부 투명 커버층(136a)의 상면을 덮는 상부 투명 커버층(136b)으로 이루어질 수 있다.
일부 실시 예에서, 하부 투명 커버층(136a)은 도전성 산화물로 이루어질 수 있다. 일부 실시 예에서, 상부 투명 커버층(136b)은 절연 물질로 이루어질 수 있다. 일부 실시 예에서, 상부 투명 커버층(136b)은 SiO2, Si3N4, MgF2, 또는 이들의 조합으로 이루어질 수 있다.
상부 투명 커버층(136b)은 제2 콘택홀(CH2)과 연통되며, 하부 투명 커버층(136a)의 일부분을 노출시키는 콘택 연장 홀(136O)을 가질 수 있다. 콘택 연장 홀(136O)에 의하여 하부 투명 커버층(136a)의 제2 콘택 영역(136C)이 노출될 수 있다. 콘택 연장 홀(136O)을 가지는 것을 제외하면, 투명 커버층(136)의 형상은 도 1a 내지 도 1c에서 설명한 투명 커버층(135)의 형상과 유사한 바, 자세한 설명은 생략하도록 한다.
반도체 발광 소자(102)는 투명 커버층(135) 주위에서 제2 반도체층(116)의 상면을 덮으며, 제1 콘택홀(CH2)과 제2 콘택홀(CH2)을 가지는 절연 구조물(140)을 포함한다. 제1 콘택홀(CH1)에 의하여 제1 반도체층(112)의 제1 콘택 영역(112C)이 노출되고, 제2 콘택홀(CH2) 및 콘택 연장 홀(136O)에 의하여 하부 투명 커버층(136)의 제2 콘택 영역(136C)이 노출될 수 있다.
반도체 발광 소자(102)는 분리 공간(150G)을 사이에 두고 서로 이격되며, 절연 구조물(140)을 관통하여 제1 반도체층(112)의 제1 콘택 영역(112C)에 접하는 제1 인터커넥션 도전층(152)과, 절연 구조물(140) 및 상부 투명 커버층(136b)을 관통하여 하부 투명 커버층(136a)의 제2 콘택 영역(136C)에 접하는 제2 인터커넥션 도전층(154)을 포함한다.
도 12를 참조하면, 반도체 발광 소자(104)는 기판(102)과, 기판(102) 위에 형성된 발광 구조물(110)을 포함한다. 발광 구조물(110)은 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함한다. 발광 구조물(110)은 메사 구조체(110M)를 포함한다. 반도체 발광 소자(102)는 제2 반도체층(116)의 상면을 덮는 반사 전극층(130), 및 반사 전극층(130)을 덮는 투명 커버층(137)을 더 포함한다.
일부 실시 예에서, 투명 커버층(137)은 절연 물질로 이루어질 수 있다. 일부 실시 예에서, 투명 커버층(137)은 SiO2, Si3N4, MgF2, 또는 이들의 조합으로 이루어질 수 있다.
투명 커버층(137)은 제2 콘택홀(CH2)과 연통되며, 반사 전극층(130)의 일부분을 노출시키는 콘택 연장 홀(137O)을 가질 수 있다. 콘택 연장 홀(136O)에 의하여 반사 전극층(130)의 제2 콘택 영역(130C)이 노출될 수 있다. 콘택 연장 홀(137O)을 가지는 것을 제외하면, 투명 커버층(137)의 형상은 도 1a 내지 도 1c에서 설명한 투명 커버층(135)의 형상과 유사한 바, 자세한 설명은 생략하도록 한다.
반도체 발광 소자(104)는 투명 커버층(137) 주위에서 제2 반도체층(116)의 상면을 덮으며, 제1 콘택홀(CH2)과 제2 콘택홀(CH2)을 가지는 절연 구조물(140)을 포함한다. 제1 콘택홀(CH1)에 의하여 제1 반도체층(112)의 제1 콘택 영역(112C)이 노출되고, 제2 콘택홀(CH2) 및 콘택 연장 홀(137O)에 의하여 하부 투명 커버층(136)의 제2 콘택 영역(136C)이 노출될 수 있다.
반도체 발광 소자(104)는 분리 공간(150G)을 사이에 두고 서로 이격되며, 절연 구조물(140)을 관통하여 제1 반도체층(112)의 제1 콘택 영역(112C)에 접하는 제1 인터커넥션 도전층(152)과, 절연 구조물(140) 및 투명 커버층(137)을 관통하여 반사 전극층(130)의 제2 콘택 영역(130C)에 접하는 제2 인터커넥션 도전층(154)을 포함한다.
도 13을 참조하면, 반도체 발광 소자(106)는 기판(102)과, 기판(102) 위에 형성된 발광 구조물(110)을 포함한다. 발광 구조물(110)은 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함한다. 발광 구조물(110)은 메사 구조체(110Ma)를 포함한다. 도 1b에 보인 반도체 발광 소자(100)의 메사 구조체(110M)와 비교하여, 반도체 발광 소자(106)의 메사 구조체(110Ma)의 측벽은 라운드된 형상을 가질 수 있다. 예를 들면, 메사 구조체(110Ma)의 측벽은 오목하도록 라운드된 형상을 가질 수 있다. 제1 반도체층(112)의 낮은 표면부(112L)는 가장자리에 인접하는 부분보다 중심부가 낮아지는 오목한 형상을 가질 수 있다.
반도체 발광 소자(106)는 제2 반도체층(116)의 상면을 덮는 반사 전극층(130), 및 반사 전극층(130)을 덮는 투명 커버층(135)을 더 포함한다. 반도체 발광 소자(106)는 투명 커버층(135) 주위에서 제2 반도체층(116)의 상면을 덮으며, 제1 콘택홀(CH2)과 제2 콘택홀(CH2)을 가지는 절연 구조물(140)을 포함한다. 제1 콘택홀(CH1)에 의하여 제1 반도체층(112)의 제1 콘택 영역(112C)이 노출되고, 제2 콘택홀(CH2)에 의하여 투명 커버층(135)의 제2 콘택 영역(135C)이 노출될 수 있다.
반도체 발광 소자(106)는 분리 공간(150G)을 사이에 두고 서로 이격되며, 절연 구조물(140)을 관통하여 제1 반도체층(112)의 제1 콘택 영역(112C)에 접하는 제1 인터커넥션 도전층(152)과, 절연 구조물(140)을 관통하여 투명 커버층(135)의 제2 콘택 영역(135C)에 접하는 제2 인터커넥션 도전층(154)을 포함한다.
도 14를 참조하면, 반도체 발광 소자(108)는 기판(102)과, 기판(102) 위에 형성된 발광 구조물(110)을 포함한다. 발광 구조물(110)은 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함한다. 발광 구조물(110)은 메사 구조체(110M)를 포함한다. 반도체 발광 소자(108)는 제2 반도체층(116)의 상면 상에 배치되며 서로 이격되는 복수의 절연 패턴(120), 및 복수의 절연 패턴(120) 및 제2 반도체층(116)의 상면을 덮는 반사 전극층(130a), 및 반사 전극층(130a)을 덮는 투명 커버층(135a)을 더 포함한다. 복수의 절연 패턴(120)은 SiO2, Si3N4, MgF2, 또는 이들의 조합으로 이루어질 수 있다.
반사 전극층(130a)은 복수의 절연 패턴(120) 각각의 상면 및 측면, 그리고 제2 반도체층(116)의 상면을 따라서 연장될 수 있다. 투명 커버층(136a)의 형상은 복수의 절연 패턴(120)의 상면이 전사되어 단차를 가지는 상면 및 하면을 가질 수 있다. 투명 커버층(136a)의 형상은, 복수의 절연 패턴(120)의 상면이 전사된 것을 제외하고, 특히 가장 자리에서의 형상이 도 1a 내지 도 1c에서 설명한 투명 커버층(135)의 형상과 유사한 바, 자세한 설명은 생략하도록 한다.
복수의 절연 패턴(120) 및 반사 전극층(130a)은 함께 ODR (omni-directional reflector) 구조체를 이룰 수 있다. 반도체 발광 소자(108)에서, 활성층(114)으로부터의 빛 중 제2 반도체층(116)의 상면으로 방출되는 빛은 복수의 절연 패턴(120) 및 반사 전극층(130a)으로 이루어지는 ODR 구조체에 의해 반사될 수 있다.
일부 실시 예에서, 복수의 절연 패턴(120) 각각은 서로 다른 굴절률을 가지는 적어도 2개의 막이 적층된 다층막일 수 있으며, 이 경우, 복수의 절연 패턴(120)을 구성하는 다층막은, 하측의 막보다 상측의 막이 큰 굴절률을 가질 수 있다.
반도체 발광 소자(108)는 투명 커버층(135a) 주위에서 제2 반도체층(116)의 상면을 덮으며, 제1 콘택홀(CH2)과 제2 콘택홀(CH2)을 가지는 절연 구조물(140)을 포함한다. 제1 콘택홀(CH1)에 의하여 제1 반도체층(112)의 제1 콘택 영역(112C)이 노출되고, 제2 콘택홀(CH2)에 의하여 투명 커버층(135a)의 제2 콘택 영역(135Ca)이 노출될 수 있다.
반도체 발광 소자(104)는 분리 공간(150G)을 사이에 두고 서로 이격되며, 절연 구조물(140)을 관통하여 제1 반도체층(112)의 제1 콘택 영역(112C)에 접하는 제1 인터커넥션 도전층(152)과, 절연 구조물(140) 및 투명 커버층(135a)을 관통하여 반사 전극층(130a)의 제2 콘택 영역(130C)에 접하는 제2 인터커넥션 도전층(154)을 포함한다.
도 15a는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자의 단면도이고, 도 15b는 XVB 부분의 확대도이다. 구체적으로, 도 15a는 도 1a의 B ?? B'선에 대응하는 위치의 단면도로, 도 1a 내지 도 1c에 관한 설명과 중복되는 내용은 생략될 수 있다.
도 15a 및 도 15b를 함께 참조하면, 반도체 발광 소자(200)는 기판(102)과, 기판(102) 위에 형성된 발광 구조물(110)을 포함한다. 발광 구조물(110)은 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함한다. 발광 구조물(110)은 메사 구조체(110M)를 포함한다. 반도체 발광 소자(200)는 제2 반도체층(116)의 상면을 덮는 반사 전극층(130b), 및 반사 전극층(130b)을 덮는 투명 커버층(135b)을 더 포함한다.
반도체 발광 소자(200)는 투명 커버층(135b) 주위에서 제2 반도체층(116)의 상면을 덮으며, 제1 콘택홀(CH2)과 제2 콘택홀(CH2)을 가지는 절연 구조물(140)을 포함한다. 제1 콘택홀(CH1)에 의하여 제1 반도체층(112)의 제1 콘택 영역(112C)이 노출되고, 제2 콘택홀(CH2)에 의하여 투명 커버층(135b)의 제2 콘택 영역(135Cb)이 노출될 수 있다.
반도체 발광 소자(104)는 분리 공간(150G)을 사이에 두고 서로 이격되며, 절연 구조물(140)을 관통하여 제1 반도체층(112)의 제1 콘택 영역(112C)에 접하는 제1 인터커넥션 도전층(152)과, 절연 구조물(140)을 관통하여 투명 커버층(135b)의 제2 콘택 영역(135Cb)에 접하는 제2 인터커넥션 도전층(154)을 포함한다.
예를 들면, 반사 전극층(130b)은 스퍼터링 증착 방법에 의하여 형성될 수 있다. 예를 들면, 반사 전극층(130b)은 경사진 스퍼터링 증착 방법에 의하여 형성될 수 있다. 반사 전극층(130b)은 가장자리에 인접하여, 가장 자리를 향하며 두께가 감소하는 제1 꼬리부(130Tb)를 가질 수 있다.
투명 커버층(135b)은 수평 방향에 대한 중심부 주변, 또는 제2 콘택 영역(135Cb)의 일부분에서 제1 두께(t1a)를 가지고, 반사 전극층(130b)의 가장자리로부터 내측의 인접하는 부분 상에서 제2 두께(t2a)를 가지고, 반사 전극층(130b)의 가장자리 상, 또는 반사 전극층(130b)의 가장자리로부터 외측의 인접하는 부분 상에서 제3 두께(t3a)를 가지고, 반사 전극층(130b)의 가장자리로부터 이격된 제2 반도체층(116) 상에서 제4 두께(t4a)를 가질 수 있다.
제1 두께(t1a)는 투명 커버층(135b)이 가지는 가장 큰 두께일 수 있다. 즉, 제1 두께(t1a)는 제2 내지 제4 두께(t2a, t3a, t4a)보다 큰 값을 가질 수 있다. 제2 두께(t2a)는 제3 두께(t3a)보다 작은 값을 가질 수 있다. 제4 두께(t4a)는 제2 두께(t2a) 및 제3 두께(t3a)보다 작은 값을 가질 수 있다. 따라서, 투명 커버층(135b)은 중심부로부터 가장자리로 가면서 두께가 감소하다가 반사 전극층(130b)의 가장자리 부근에서 두께가 증가한 후에 다시 가장자리로 가면서 두께가 감소하는 형상을 가질 수 있다.
투명 커버층(135b)은 가장자리에 인접하여, 반사 전극층(130b)의 가장자리로부터 투명 커버층(135b)의 가장자리를 향하여 연장되는 제2 꼬리부(135Tb)를 가질 수 있다. 투명 커버층(135b)의 제2 꼬리부(135Tb)는 반사 전극층(130b)의 가장자리, 특히 반사 전극층(130b)의 제1 꼬리부(130Tb)를 모두 덮을 수 있다.
일부 실시 예에서, 투명 커버층(135b)은 반사 전극층(130b)의 가장자리 상, 또는 반사 전극층(130b)의 가장자리로부터 외측의 인접하는 부분 상, 즉 제3 두께(t3a)를 가지는 부분에서 볼록한 상면을 가지는 제1 부분(135Xb)을 가질 수 있다. 일부 실시 예에서, 투명 커버층(135b)은 가장자리에 인접하는 부분에서 오목한 상면을 가지는 제2 부분(135Cb)을 가질 수 있다.
투명 커버층(135b)은 반사 전극층(130b)의 가장자리 주변으로부터 투명 커버층(135b)의 가장자리를 향하여 연장되는 부분에서 순차적으로 볼록한 상면을 가지는 제1 부분(135Xb)과 오목한 상면을 가지는 제2 부분(135Cb)을 가질 수 있다. 반사 전극층(130b)의 가장자리는 투명 커버층(135b)의 꼬리부(135Tb)를 구성하는 제1 부분(135Xb) 및 제2 부분(135Cb)에 의하여 보호되므로, 반사 전극층(130b)이 제2 반도체층(116)의 상면으로부터 박리되는 것이 방지될 수 있다.
제2 반도체층(116)의 상면의 가장자리와 투명 커버층(135b)의 가장자리는 제1 간격(W1a)을 가지며 이격될 수 있다. 투명 커버층(135b)의 가장자리와 반사 전극층(130b)의 가장자리는 제2 간격(W2a)을 가지며 이격될 수 있다. 일부 실시 예에서, 제1 간격(W1a)은 1㎛ 이하의 값을 가질 수 있다. 일부 실시 예에서, 제2 간격(W2a)은 1㎛ 이하의 값을 가질 수 있다. 제2 반도체층(116)의 상면의 가장자리와 반사 전극층(130b)의 가장자리는 제1 간격(W1a)과 제2 간격(W2a)의 합인 제3 간격(W3a)을 가지며 이격될 수 있다. 일부 실시 예에서, 2㎛ 이하의 값을 가질 수 있다.
일부 실시 예에서, 반도체 발광 소자(200)의 제3 간격(W3a)은 도 1a 내지 도 1c에서 설명한 반도체 발광 소자(100)의 제3 간격(W3)보다 작은 값을 가질 수 있다.
도 16a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 반도체 발광 소자의 주요 구성 및 그 제조 방법을 설명하기 위한 평면도이고, 도 16b는 도 16a의 B - B'선 단면도이다. 도 16a 및 도 16b에 있어서, 도 1a 및 도 1b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 16a 및 도 16b를 함께 참조하면, 반도체 발광 소자(300)는 기판(102)과, 기판(102) 위에 형성된 발광 구조물(110)을 포함한다. 발광 구조물(110)은 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함한다. 발광 구조물(110)은 메사 구조체(110M)를 포함한다. 반도체 발광 소자(102)는 제2 반도체층(116)의 상면을 덮는 반사 전극층(130), 및 반사 전극층(130)을 덮는 투명 커버층(135)을 더 포함한다.
반도체 발광 소자(300)는 투명 커버층(135) 주위에서 제2 반도체층(116)의 상면을 덮으며, 제1 콘택홀(CH2)과 제2 콘택홀(CH2)을 가지는 절연 구조물(140)을 포함한다. 제1 콘택홀(CH1)에 의하여 제1 반도체층(112)의 제1 콘택 영역(112C)이 노출되고, 제2 콘택홀(CH2)에 의하여 투명 커버층(135)의 제2 콘택 영역(135C)이 노출될 수 있다.
반도체 발광 소자(300)는 분리 공간(150G)을 사이에 두고 서로 이격되며, 제1 반도체층(112)의 제1 콘택 영역(112C)에 접하는 제1 인터커넥션 도전층(152)과, 투명 커버층(135)의 제2 콘택 영역(135C)에 접하는 제2 인터커넥션 도전층(154)을 포함한다.
반도체 발광 소자(300)는 제1 인터커넥션 도전층(152) 및 제2 인터커넥션 도전층(154)을 덮는 패시베이션층(160)과, 패시베이션층(160)에 형성된 제1 본딩 홀(160H1)을 관통하여 제1 인터커넥션 도전층(152)에 연결되는 제1 본딩 도전층(172)과, 패시베이션층(160)에 형성된 제2 본딩 홀(160H2)을 관통하여 제2 인터커넥션 도전층(154)에 연결되는 제2 본딩 도전층(174)을 더 포함한다.
제1 본딩 홀(160H1) 및 제2 본딩 홀(160H2)과, 제1 본딩 도전층(172) 및 제2 본딩 도전층(174) 각각의 평면 형상은 도 16a에 예시한 바에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경이 가능하다.
패시베이션층(160)은 실리콘 산화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
제1 본딩 도전층(172) 및 제2 본딩 도전층(174)은 각각 Au, Sn, Ni, Pb, Ag, In, Cr, Ge, Si, Ti, W, 및 Pt 중에서 선택되는 단일 물질, 또는 이들 중에서 선택되는 적어도 2 종의 물질을 포함하는 합금으로 이루어지는 단일막, 또는 이들의 조합으로 이루어지는 다중막으로 이루어질 수 있다.
일부 실시예들에서, 제1 본딩 도전층(172) 및 제2 본딩 도전층(174)은 각각 Ti 막, 제1 Ni 막, 제2 Ni 막, 및 Au 막이 차례로 적층된 다중 금속막으로 이루어질 수 있다. 여기서, 제1 Ni 막 및 제2 Ni 막은 서로 다른 퇴적 공정에 의해 형성된 Ni막들일 수 있다. 예를 들면, 상기 제1 Ni 막은 스퍼터링 공정에 의해 형성된 Ni 막이고, 상기 제2 Ni 막은 전자빔 증발을 이용하는 DVD 공정에 의해 형성된 Ni 막일 수 있으나, 본 발명의 기술적 사상이 상기 예시한 바에 한정되는 것은 아니다.
다른 일부 실시예들에서, 제1 본딩 도전층(172) 및 제2 본딩 도전층(174)은 각각 도전성 배리어층 (도시 생략), 도전성 접착층 (도시 생략), 도전성 커플링층 (도시 생략), 및 도전성 본딩층 (도시 생략) 중에서 선택되는 적어도 2 개의 층을 포함할 수 있다. 상기 도전성 배리어층은 Ti 층, 적어도 한 쌍의 Ti/Pt 이중층, 적어도 한 쌍의 Ti/W 이중층, 적어도 한 쌍의 TiN/W 이중층, 적어도 한 쌍의 W/TiW 이중층, 및 Ni 층 중에서 선택되는 적어도 하나를 포함할 수 있다. 상기 도전성 접착층은 Ti로 이루어질 수 있다. 상기 도전성 커플링층은 상기 도전성 접착층과 상기 도전성 본딩층과의 사이에 형성될 수 있으며, Ni 또는 Ni/Au로 이루어질 수 있다. 상기 도전성 본딩층은 Au-Sn 합금, Ni-Sn 합금, Ni-Au-Sn 합금, Pb-Ag-In 합금, Pb-Ag-Sn 합금, Pb-Sn 합금, Au-Ge 합금, 또는 Au-Si 합금을 포함할 수 있다. 본 발명의 기술적 사상에 의하면, 상기 제1 본딩 도전층(172) 및 제2 본딩 도전층(174)의 구성은 상기 예시된 바에 한정되는 것은 아니며, 다양한 도전 물질들의 조합이 가능하다.
필요에 따라, 도 16a 및 도 16b에 예시한 반도체 발광 소자(300)에서, 투명 커버층(135) 대신 도 11에서 예시한 투명 전극층(136)을 포함할 수 있다. 필요에 따라, 도 16a 및 도 16b에 예시한 반도체 발광 소자(300)에서, 투명 커버층(135) 대신 도 12에서 예시한 투명 전극층(137)을 포함할 수 있다. 필요에 따라, 도 16a 및 도 16b에 예시한 반도체 발광 소자(300)에서, 메사 구조체(110M) 대신 도 13에서 예시한 메사 구조체(110Ma)를 포함할 수 있다. 필요에 따라, 도 16a 및 도 16b에 예시한 반도체 발광 소자(300)는 도 14에서 예시한 복수의 절연 패턴(120)을 더 포함할 수 있으며, 반사 전극층(130) 및 투명 커버층(135) 및 대신 도 14에서 예시한 반사 전극층(130a) 및 투명 전극층(135a)을 포함할 수 있다. 필요에 따라, 도 16a 및 도 16b에 예시한 반도체 발광 소자(300)에서, 반사 전극층(130) 및 투명 커버층(135) 및 대신 도 15에서 예시한 반사 전극층(130b) 및 투명 전극층(135b)을 포함할 수 있다.
도 16a 및 도 16b에 예시한 반도체 발광 소자(300)를 제조하기 위하여, 도 2a 내지 도 10b를 참조하여 설명한 공정들을 수행한 후, 제1 인터커넥션 도전층(152) 및 제2 인터커넥션 도전층(154)을 덮는 패시베이션층(160)을 형성할 수 있다. 패시베이션층(160)을 형성하기 위하여 CVD, PVD 등 다양한 퇴적 공정을 이용할 수 있다.
그 후, 패시베이션층(160) 중 일부를 제거하여 제1 인터커넥션 도전층(152)을 노츨시키는 제1 본딩 홀(160H1)과, 제2 인터커넥션 도전층(154)을 노출시키는 제2 본딩 홀(160H2)을 형성하고, 제1 본딩 홀(160H1)을 통해 제1 인터커넥션 도전층(152)에 연결되는 제1 본딩 도전층(172)과, 제2 본딩 홀(160H2)을 통해 제2 인터커넥션 도전층(154)에 연결되는 제2 본딩 도전층(174)을 형성할 수 있다.
도 1a 내지 도 16b를 참조하여 설명한 본 발명의 기술적 사상에 의한 반도체 발광 소자(100, 102, 104, 106, 108, 200, 300)는 반사 전극층(130, 130a, 130b)이 투명 커버층(135, 135a, 135b)로 캡핑되는 구조를 가진다. 따라서, 메사 구조체(110M, 110Ma)의 제2 반도체층(116)과 투명 커버층(135, 135a, 135b)과의 우수한 접착 특성에 의해 반사 전극층(130, 130a, 130b)이 박리되거나, 반사 전극층(130, 130a, 130b)에서 금속 물질이 이동(migration) 또는 응집(agglomeration)되는 현상이 억제되어 반사 전극층(130, 130a, 130b)의 신뢰성을 개선할 수 있으며, 반사 전극층(130, 130a, 130b)과 메사 구조체(110M, 110Ma)와의 사이의 접착력이 물리적으로 강화되어 비교적 안정적인 구조를 가질 수 있다.
또한 반사 전극층(130, 130a, 130b)의 가장자리와 제2 반도체층(116)의 상면의 가장자리, 즉 메사 구조체(110M, 110Ma)의 상면의 가장자리 사이의 이격거리를 상대적으로 작게 할 수 있어, 반사 전극층(130, 130a, 130b)에 의한 반사 면적이 증가하여, 반도체 발광 소자(100, 102, 104, 106, 108, 200, 300)의 광 추출 효율이 향상될 수 있다.
도 17은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자를 포함하는 예시적인 발광 소자 패키지를 설명하기 위한 단면도이다.
도 17을 참조하면, 발광 소자 패키지(900)는 전극 패턴(912, 914)이 형성된 컵형 패키지 구조물(920)을 포함한다. 패키지 구조물(920)은 표면에 전극 패턴(912, 914)이 형성된 하부 기판(922)과, 홈부(930)를 갖는 상부 기판(924)을 포함한다.
홈부(930)의 저면에는 반도체 발광 소자(940)가 플립칩 방식으로 실장되어 있다. 반도체 발광 소자(940)는 도 1a 내지 도 16b를 참조하여 설명한 반도체 발광 소자(100, 102, 104, 106, 108, 200, 300) 및 이들로부터 본 발명의 기술적 사상의 범위 내에서 변형 및 변경된 적어도 하나의 반도체 발광 소자를 포함한다.
반도체 발광 소자(940)는 유텍틱 본딩 (eutectic bonding) 방식에 의해 전극 패턴(912, 914) 위에 고정될 수 있다. 예를 들면, 반도체 전극 패턴(912, 914)에는 도 1a 내지 도 16b를 참조하여 설명한 제1 및 제2 인터커넥션 도전층(152, 154) 또는 제1 및 제2 본딩 도전층(172, 174)이 연결될 수 있다.
홈부(930)의 내부 측벽에는 반사판(950)이 형성되어 있다. 반도체 발광 소자(940)는 반사판(950) 위에서 홈부(930) 내부를 채우는 투명 수지(960)로 덮여 있다. 투명 수지(960)의 표면에는 광 추출 효율을 향상시키기 위한 요철 패턴(962)이 형성되어 있다. 일부 실시예들에서, 요철 패턴(962)은 생략될 수 있다.
발광 소자 패키지(900)는 고출력/고효율을 갖는 청색 LED로 사용될 수 있으며, 이는 대형 디스플레이, LED TV, RGB 백색 조명, 감성 조명 등을 구현하는 데 이용될 수 있다.
도 18은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자를 포함하는 예시적인 조광 시스템 (dimming system)을 설명하기 위한 개략적인 평면도이다.
도 18을 참조하면, 조광 시스템(1000)은 구조물(1010)상에 배치된 발광 모듈(1020) 및 전원 공급부(1030)를 포함한다.
발광 모듈(1020)은 복수의 발광 소자 패키지(1024)를 포함한다. 복수의 발광 소자 패키지(1024)는 도 1a 내지 도 16b를 참조하여 설명한 반도체 발광 소자(100, 102, 104, 106, 108, 200, 300) 및 이들로부터 본 발명의 기술적 사상의 범위 내에서 변형 및 변경된 적어도 하나의 반도체 발광 소자를 포함한다.
전원 공급부(1030)는 전원이 입력되는 인터페이스(1032)와, 발광 모듈(1020)에 공급되는 전원을 제어하는 전원 제어부(1034)를 포함한다. 인터페이스(1032)는 과전류를 차단하는 퓨즈와 전자파 장애 신호를 차폐하는 전자파 차폐 필터를 포함할 수 있다. 전원 제어부(1034)는 전원으로서 교류 전원이 입력되는 경우 교류를 직류로 변환하는 정류부 및 평활화부와, 발광 모듈(1020)에 적합한 전압으로 변환시켜주는 정전압 제어부를 포함할 수 있다. 전원 공급부(1030)는 복수의 발광 소자 패키지(1024)에서의 발광량과 미리 설정된 광량과의 비교를 수행하는 피드백 회로 장치와, 원하는 휘도, 연색성 등과 같은 정보를 저장하기 위한 메모리 장치를 포함할 수 있다.
일부 실시예들에서, 조광 시스템(1000)은 화상 패널을 구비하는 액정 표시 장치 등의 디스플레이 장치에 이용되는 백라이트 유닛, 램프, 평판 조명 등의 실내 조명 가로등, 또는 간판, 표지판 등의 실외 조명 장치로 사용될 수 있다. 다른 일부 실시예들에서, 조광 시스템(1000)은 다양한 교통 수단용 조명 장치, 예를 들면 자동차, 선박, 또는 항공기용 조명 장치, TV, 냉장고 등과 같은 가전 제품, 또는 의료기기 등에 사용될 수 있다.
도 19는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 블록도이다.
도 19를 참조하면, 디스플레이 장치(1100)는 방송 수신부(1110), 영상 처리부(1120) 및 디스플레이(1130)를 포함한다.
디스플레이(1130)는, 디스플레이 패널(1140) 및 백라이트 유닛 (BLU: back light unit)(1150)을 포함한다. BLU (1150)는 빛을 발생시키는 광원들과 이 광원들을 구동시키는 구동 소자들로 구성된다.
방송 수신부(1110)는 공중(air) 또는 케이블을 통하여 무선 또는 유선으로 수신되는 방송의 채널을 선국하는 장치로서, 다수의 채널 중에서 임의의 채널을 입력 채널로 설정하고, 입력 채널로 설정된 채널의 방송 신호를 수신한다.
영상 처리부(1120)는 방송 수신부(1110)에서 출력되는 방송 컨텐츠에 대해 비디오 디코딩, 비디오 스케일링, FRC (Frame Rate Conversion) 등의 신호처리를 수행한다.
디스플레이 패널(1140)은 LCD (Liquid Crystal Display)로 구성될 수 있으나, 이에 한정되는 것은 아니다. 디스플레이 패널(1140)은 영상 처리부(1120)에서 신호 처리된 방송 컨텐츠를 표시한다. BLU(1150)는 디스플레이 패널(1140)로 빛을 투사하여 디스플레이 패널(1140)이 영상을 표시할 수 있도록 한다. BLU(1150)는 도 1a 내지 도 16b를 참조하여 설명한 반도체 발광 소자(100, 102, 104, 106, 108, 200, 300) 및 이들로부터 본 발명의 기술적 사상의 범위 내에서 변형 및 변경된 적어도 하나의 반도체 발광 소자를 포함한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
102: 기판, 104: 요철 패턴, 110: 발광 구조물, 110M, 110Ma: 메사 구조체, 112: 제1 반도체층, 114: 활성층, 116: 제2 반도체층, 120: 절연 패턴, 130, 130a, 130b: 반사 전극층, 135, 135a, 135b : 투명 커버층, 140 : 절연 구조물, 152: 제1 인터커넥션 도전층, 154: 제2 인터커넥션 도전층.

Claims (10)

  1. 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물;
    상기 제2 반도체층의 상면을 덮는 반사 전극층; 및
    상기 반사 전극층 상에서 상기 제2 반도체층의 상면을 덮는 투명 커버층;을 포함하되,
    상기 투명 커버층은,
    상기 반사 전극층의 가장자리를 덮으며 볼록한 상면을 가지는 제1 부분, 및 상기 제1 부분보다 작은 두께를 가지며 상기 제1 부분으로부터 연장되는 제2 부분으로 이루어지는 꼬리부를 가지는 것을 특징으로 하는 반도체 발광 소자.
  2. 제1 항에 있어서,
    상기 투명 커버층의 상기 제1 부분은, 상기 투명 커버층의 상기 제1 부분의 주변의 다른 부분보다 두께가 큰 것을 특징으로 하는 반도체 발광 소자.
  3. 제1 항에 있어서,
    상기 투명 커버층은, 수평 방향에 대한 중심부에서 제1 두께를 가지고, 상기 제1 부분보다 내측의 상기 반사 전극층의 가장자리 주변의 부분 상에서 상기 제1 두께보다 작은 제2 두께를 가지고, 상기 제1 부분에서 상기 제2 두께보다 크고 상기 제1 두께보다 작은 제3 두께를 가지고, 상기 제2 부분에서 상기 제3 두께보다 작은 제4 두께를 가지는 것을 특징으로 하는 반도체 발광 소자.
  4. 제1 항에 있어서,
    상기 제2 반도체층과 상기 반사 전극층 사이에 서로 이격되며 배치되며, 상기 반사 전극층과 함께 ODR (omni-directional reflector) 구조체를 이루는 복수의 절연 패턴을 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
  5. 제1 항에 있어서,
    상기 발광 구조물은 상기 제1 반도체층의 낮은 표면부를 노출시키는 복수의 트렌치에 의하여 한정되는 메사 구조체;를 포함하고,
    상기 반사 전극층의 가장자리는 상기 메사 구조체의 상면의 가장자리와 이격되는 것을 특징으로 하는 반도체 발광 소자.
  6. 제1 항에 있어서,
    상기 투명 커버층 주위에서 상기 제1 반도체층의 상면 및 상기 제2 반도체층의 상면을 덮는 절연 구조물;
    상기 절연 구조물을 관통하여 상기 제1 반도체층과 전기적으로 연결되는 제1 인터커넥션 도전층; 및
    상기 절연 구조물을 관통하여 상기 반사 전극층과 전기적으로 연결되는 제2 인터커넥션 도전층을 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
  7. 제1 반도체층, 활성층, 및 제2 반도체층을 포함하며, 상기 제1 반도체층의 낮은 표면부를 노출시키는 복수의 트렌치에 의하여 한정되는 메사 구조체를 가지는 발광 구조물;
    상기 메사 구조체의 상기 메사 구조체의 상면을 덮으며, 상기 메사 구조체의 상면의 가장자리와 이격되는 반사 전극층; 및
    상기 반사 전극층 상에서, 상기 반사 전극층의 적어도 일부분 및 상기 제2 반도체층의 상면의 일부분을 덮는 투명 커버층;을 포함하되,
    상기 투명 커버층은, 상기 반사 전극층의 가장자리 부근에서 그 주변보다 두께가 크며, 상기 투명 커버층의 가장자리는 상기 메사 구조체의 상면의 가장자리로부터 이격되는 상기 메사 구조체 상면의 내측에 위치하는 것을 특징으로 하는 반도체 발광 소자.
  8. 제7 항에 있어서,
    상기 메사 구조체의 상면의 가장자리와 상기 투명 커버층의 가장자리의 이격거리는, 상기 메사 구조체의 상면의 가장자리와 상기 반사 전극층의 가장자리의 이격거리보다 작은 값을 가지는 것을 특징으로 하는 반도체 발광 소자.
  9. 제1 반도체층, 활성층, 및 제2 반도체층을 포함하며, 상기 제1 반도체층의 낮은 표면부를 노출시키는 복수의 트렌치에 의하여 한정되는 메사 구조체를 가지는 발광 구조물;
    상기 메사 구조체의 상기 메사 구조체의 상면을 덮으며, 상기 메사 구조체의 상면의 가장자리와 이격되는 반사 전극층;
    상기 반사 전극층 상에서, 상기 반사 전극층의 적어도 일부분 및 상기 제2 반도체층의 상면의 일부분을 덮으며 상기 메사 구조체의 상면의 가장자리와 이격되는 투명 커버층;
    상기 투명 커버층 주위에서 상기 제1 반도체층의 상면 및 상기 제2 반도체층의 상면을 덮는 절연 구조물;
    상기 절연 구조물을 관통하여 상기 제1 반도체층과 전기적으로 연결되는 제1 인터커넥션 도전층; 및
    상기 절연 구조물을 관통하여 상기 반사 전극층과 전기적으로 연결되는 제2 인터커넥션 도전층을 포함하되,
    상기 투명 커버층은, 상기 반사 전극층의 가장자리 부근에서 그 주변의 상면보다 상측으로 더 높은 레벨을 가지고 돌출되는 상면을 가지는 제1 부분, 및 상기 제1 부분으로부터 연장되며 오목한 상면을 가지는 제2 부분으로 이루어지는 꼬리부를 가지는 것을 특징으로 하는 반도체 발광 소자.
  10. 제9 항에 있어서,
    상기 메사 구조체의 상면의 가장자리와 상기 반사 전극층의 가장자리의 이격거리는, 상기 메사 구조체의 상면의 가장자리와 상기 투명 커버층의 가장자리의 이격거리보다 크며, 0㎛보다 크고 2㎛보다 작은 값을 가지는 것을 특징으로 하는 반도체 발광 소자.
KR1020170091057A 2017-07-18 2017-07-18 반도체 발광 소자 KR102302592B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170091057A KR102302592B1 (ko) 2017-07-18 2017-07-18 반도체 발광 소자
US15/876,435 US10340420B2 (en) 2017-07-18 2018-01-22 Semiconductor light-emitting device having a transparent cover layer tail portion
CN201810791156.4A CN109273572B (zh) 2017-07-18 2018-07-18 半导体发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170091057A KR102302592B1 (ko) 2017-07-18 2017-07-18 반도체 발광 소자

Publications (2)

Publication Number Publication Date
KR20190009167A true KR20190009167A (ko) 2019-01-28
KR102302592B1 KR102302592B1 (ko) 2021-09-15

Family

ID=65023429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170091057A KR102302592B1 (ko) 2017-07-18 2017-07-18 반도체 발광 소자

Country Status (3)

Country Link
US (1) US10340420B2 (ko)
KR (1) KR102302592B1 (ko)
CN (1) CN109273572B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
KR20200137540A (ko) * 2019-05-30 2020-12-09 서울바이오시스 주식회사 수직형 발광 다이오드
KR20210022813A (ko) 2019-08-20 2021-03-04 삼성전자주식회사 발광 소자
JP7410261B1 (ja) 2022-12-08 2024-01-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001245A (ko) * 2006-06-29 2008-01-03 삼성전기주식회사 고휘도 질화물계 반도체 발광소자
CN101728471A (zh) * 2008-10-27 2010-06-09 Lg伊诺特有限公司 半导体发光器件
KR20140121608A (ko) * 2013-04-08 2014-10-16 서울바이오시스 주식회사 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
KR20170039491A (ko) * 2015-10-01 2017-04-11 서울바이오시스 주식회사 요철 구조를 갖는 도전성 산화물층을 포함하는 발광 소자

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69739368D1 (de) 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7291865B2 (en) * 2004-09-29 2007-11-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2007184411A (ja) 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
US7791271B2 (en) * 2006-02-24 2010-09-07 Global Oled Technology Llc Top-emitting OLED device with light-scattering layer and color-conversion
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP4535053B2 (ja) * 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8963178B2 (en) * 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
JP2012124306A (ja) 2010-12-08 2012-06-28 Toyoda Gosei Co Ltd 半導体発光素子
JP5731892B2 (ja) * 2011-04-28 2015-06-10 株式会社ジャパンディスプレイ 表示装置
JPWO2013011674A1 (ja) * 2011-07-15 2015-02-23 パナソニック株式会社 半導体発光素子
CN103988322B (zh) 2012-07-18 2016-10-12 世迈克琉明有限公司 半导体发光器件
JP6100598B2 (ja) * 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
JP6191287B2 (ja) * 2013-07-05 2017-09-06 ソニー株式会社 表示装置
JP6261927B2 (ja) 2013-09-24 2018-01-17 スタンレー電気株式会社 半導体発光素子
JP2016057533A (ja) * 2014-09-11 2016-04-21 株式会社ジャパンディスプレイ 表示装置
KR102239627B1 (ko) * 2015-03-26 2021-04-12 엘지이노텍 주식회사 발광 소자 패키지
KR102335452B1 (ko) * 2015-06-16 2021-12-07 서울바이오시스 주식회사 발광 소자
DE102015112538B4 (de) * 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
KR101725783B1 (ko) 2016-07-19 2017-04-11 고려대학교 산학협력단 광추출효율 향상을 위한 전극을 구비한 발광 다이오드 소자
KR20180069464A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 반도체 발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001245A (ko) * 2006-06-29 2008-01-03 삼성전기주식회사 고휘도 질화물계 반도체 발광소자
CN101728471A (zh) * 2008-10-27 2010-06-09 Lg伊诺特有限公司 半导体发光器件
KR20140121608A (ko) * 2013-04-08 2014-10-16 서울바이오시스 주식회사 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
KR20170039491A (ko) * 2015-10-01 2017-04-11 서울바이오시스 주식회사 요철 구조를 갖는 도전성 산화물층을 포함하는 발광 소자

Also Published As

Publication number Publication date
US10340420B2 (en) 2019-07-02
KR102302592B1 (ko) 2021-09-15
US20190027649A1 (en) 2019-01-24
CN109273572B (zh) 2022-10-04
CN109273572A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
US20210257528A1 (en) Light emitting diode
US9263652B2 (en) Semiconductor light-emitting device
EP2375459B1 (en) Light emitting device, light emitting device package, and lighting system
US20140231849A1 (en) Semiconductor light-emitting devices
KR101958419B1 (ko) 반도체 발광 소자
US8866173B2 (en) Light emitting device
CN110010737B (zh) 发光器件和照明设备
EP2378572B1 (en) Electrode configuration for a light emitting device
CN109273572B (zh) 半导体发光装置
KR20190091124A (ko) 반도체 발광소자
JP5897813B2 (ja) 発光素子
CN102148307B (zh) 发光器件
KR102370621B1 (ko) 발광 패키지 및 이를 포함하는 발광 모듈
US8933477B2 (en) Light emitting device having protrusions from a conductive support member light emitting device package, and lighting system
CN103094300A (zh) 发光器件
JP2011233893A (ja) 発光素子、発光素子パッケージ、及び照明システム
US9117975B2 (en) Light emitting device having an anti-crack layer
US20180175247A1 (en) Semiconductor light-emitting device
KR102528386B1 (ko) 반도체 소자
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR20150097990A (ko) 발광 소자 및 이를 구비한 조명 장치
KR101895300B1 (ko) 반도체 발광 소자
KR101904852B1 (ko) 발광 소자
KR20190119852A (ko) 반도체 소자
KR20170116412A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant