KR20180043320A - 비아 충전 기판과 그 제조 방법 및 전구체 - Google Patents

비아 충전 기판과 그 제조 방법 및 전구체 Download PDF

Info

Publication number
KR20180043320A
KR20180043320A KR1020187007947A KR20187007947A KR20180043320A KR 20180043320 A KR20180043320 A KR 20180043320A KR 1020187007947 A KR1020187007947 A KR 1020187007947A KR 20187007947 A KR20187007947 A KR 20187007947A KR 20180043320 A KR20180043320 A KR 20180043320A
Authority
KR
South Korea
Prior art keywords
metal
substrate
paste
metal film
layer
Prior art date
Application number
KR1020187007947A
Other languages
English (en)
Other versions
KR102082838B1 (ko
Inventor
오사무 마메자키
요코 하야시
Original Assignee
미쓰보 시베루토 가부시키 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰보 시베루토 가부시키 가이샤 filed Critical 미쓰보 시베루토 가부시키 가이샤
Publication of KR20180043320A publication Critical patent/KR20180043320A/ko
Application granted granted Critical
Publication of KR102082838B1 publication Critical patent/KR102082838B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1338Chemical vapour deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Dispersion Chemistry (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은 구멍부를 가지는 절연성 기판의 구멍부 벽면에 활성 금속을 포함하는 금속막을 형성하는 금속막 형성 공정, 소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트를, 금속막을 형성한 구멍부에 충전하는 충전 공정, 도체 페이스트가 충전된 절연성 기판을 소성하는 소성 공정을 포함하는 비아 충전 기판의 제조 방법에 관한 것이다.

Description

비아 충전 기판과 그 제조 방법 및 전구체
본 발명은 각종 전자 기기에 사용되는 표리(表裏) 도통 기판[비아(via) 충전 기판] 과 그 제조 방법 및 전구체에 관한 것이다.
종래로부터, 전자 기판은, 기능 부품의 배치나 배선 회로의 형성에 사용되고 있다. 최근, 전자 기기 또는 부품의 소형화, 고기능화 및 집적화를 위해, 절연성 기판에 관통공(비아)을 형성하고, 관통공 내에 도전 재료를 설치하여 기판 양면을 전기적으로 통전시키는 용도가 증가하고 있다. 기판 양면을 전기적으로 도통하는 방법으로서, 특허문헌 1에는, 절연성 기판의 관통공의 내벽부에 금속층으로서 Au 도금층을 형성하는 방법이 개시되어 있고, 특허문헌 2에는, 절연성 기판의 소정 위치에 형성된 대략 북형(drum shape)의 투과공을 도금 금속으로 완전히 충전하는 방법이 개시되어 있다.
그러나, 이들 방법에서는 환경 부하가 큰 도금 공정이 필요하므로, 공정이 복잡하며, 경제성도 낮다.
또한, 관통공에 금속분(金屬粉) 및 경화성 수지로 구성되는 도체 페이스트[도전성 페이스트]를 충전하고, 경화시켜 충전 비아를 얻는 방법도 알려져 있지만, 도전 재료에 수지가 함유되어 있으므로, 도전성이 낮고, 수지의 내열성에 의해 제한되므로, 기판의 내열성도 낮다.
또한, 관통공에 금속분, 무기 바인더 및 수지로 구성되는 도체 페이스트를 충전하고, 금속의 소결 온도 이상으로 가열하여 금속분을 소결하여 도전성의 충전 비아를 얻는 방법도 알려져 있고, 이 방법은, 간편성이 우수한 동시에, 수지 성분은 소성(燒成)에 의해 증발, 분해되므로, 도전성, 열전도성 및 내열성도 높다. 그러나, 비아에 도체 페이스트를 충전한 후에 소성하여 얻어지는 비아 충전 기판에는, 충전 도체(도전 비아부)와 구멍부의 벽면과의 사이에 간극이나 보이드(void)가 존재하는 경우가 있다. 이들 간극이나 보이드의 발생 원인으로서는, 구멍에 충전한 도체 페이스트의 용매 제거(건조)에 의한 수축이나, 고온 소성 시의 금속분의 소결에 의한 수축이 원인 중 일부인 것으로 추정할 수 있다.
충전 도체와 벽면과의 사이에 간극이 존재하면, 적어도 이하의 3가지의 문제가 생길 우려가 있다.
(1) 기판 표면에 충전부를 걸쳐 도전막(전극, 배선 등)을 형성한 경우, 간극의 존재에 의해 도전막이 끊어져 도전 성능의 저하나 단선을 초래할 우려가 있다.
(2) 벽면에 존재하는 간극이 벽면을 따라 서로 연결되어, 충전부의 기밀성이나 납땜 배리어성(barrier property) 등의 비투과성의 확보를 할 수 없게 될 우려가 있다(예를 들면, 기밀성이나 납땜 배리어성이 요구되는 용도).
(3) 비아 충전 기판이 후공정으로서 도금 등의 습식 공정을 거치는 경우, 약액 등이 간극 내에 침입하여, 비아부의 파열, 표면막의 기포, 변색 등의 문제점을 일으킬 우려가 있다.
그래서, 도체 페이스트를 사용한 방법에 있어서, 소성 시의 소결 수축을 억제할 수 있는 도체 페이스트가 제안되어 있고, 특허문헌 3에는, Cu 분말, 유리 분말 및 유기 비히클(organic vehicle)을 포함하고, 또한 소성에 의한 체적 변화율이 8% 이하인 Cu 도체 페이스트가 개시되어 있고, 특허문헌 4에는, Ag를 주성분으로 하고, 금속분 및 금속 나노 입자를 함유하는 도전성 금속 입자와, 유리 및/또는 무기 산화물과, 유기 비히클을 함유하고, 또한 600℃에서 소성 후의 체적 변화율이 ―5∼+10%의 범위인 도체 페이스트가 개시되어 있다. 이들 도체 페이스트를 사용하면, 표면 평활성을 향상시킬 수 있고, 또한 충전부와 기판과의 밀착력도 향상시킬 수 있다.
그러나, 이들 도체 페이스트를 사용한 경우라도, 간극이나 보이드의 발생을 완전히 없애는 것은 곤란하다. 즉, 상기 (1)∼(3)의 문제점을 완전히 해결하기 데는 이르지 않는다. 이들 간극, 보이드의 발생 원인으로서는, Cu나 Ag 등의 고도전성 금속은, 성질 상 세라믹스 기판과의 습윤성이 낮고, 소성 조건 하에서는 세라믹스 기판(구멍부 벽면)을 젖게 할 수 없으므로, 비록 소성 시의 소결 수축이 작은 도체 페이스트를 사용해도, 소결 금속과 기판 벽면 사이에 연속된 접합 계면층의 형성은 어렵다. 바꾸어 말하면, 소결 후에 충전된 도체(도전 비아부)와 구멍부 벽면과의 사이에 간극이나 보이드가 생기기 쉽다. 또한, 특허문헌 3 및 특허문헌 4에서 개시되어 있는 도체 페이스트에서는, 페이스트 중에 배합되어 있는 유리 성분이, 소성 중의 용융 유동(流動)에 의해 충전 도체(도전 비아부)와 구멍부 벽면과의 사이의 계면에 존재하고, 접합층을 형성하여 밀착력을 발현하고, 또한 간극이나 보이드의 일부를 매립하고 있다. 그러나, 유리 성분의 비율이 제한되므로, 모든 간극이나 보이드를 매립하는 것은 곤란하다. 이와 같은 벽면을 따라 존재하는 간극이나 보이드는, 벽면을 따라 서로 이어지기 쉽기 때문에, 비아 충전 기판의 기밀성이나 비침투성(액체가 침입하지 않는 특성)을 손상시키는 것으로 이어진다.
또한, 이들 도체 페이스트에서는, 유리 성분이 필수이므로, 고도로 치밀성, 도전성, 방열성을 향상시킬 수 없다.
또한, 특허문헌 5에는, 비아의 내측 벽면에, 활성 금속의 산화물층을 형성하고, 또한 이 산화물층의 내측에 상기 활성 금속으로 이루어지는 도체층을 형성하고, 내측의 비아 도체와, 비아 벽면과의 접착력 및 밀착력을 향상시키는 방법이 개시되어 있다.
그러나, 이 방법에서도, 도전 비아부와 구멍부 벽면과의 사이의 간극의 발생을 고도로 억제하는 것은 곤란하다. 즉, 도전 비아부를 형성하기 위한 도체 페이스트의 소결 수축이 크면, 도전 비아부(도체층도 포함한 도전 비아부)와 비아 벽면과의 밀착력보다도 수축 응력이 상회(上回)하고, 도전 비아부(도체층도 포함한 도전 비아부)가 비아 벽면으로부터 벗겨져 간극이 형성되고, 그 결과, 비아 충전 기판의 기밀성이나 비침투성이 손상된다. 또한, 특허문헌 5에서는 도전 비아부를 형성하기 위한 도체 페이스트의 자세한 것은 개시되어 있지 않고, 비아 충전 기판의 기밀성이나 비침투성에 대해서는 검증되어 있지 않다.
특허문헌 1 : 일본 공개특허 평5―308182호 공보 특허문헌 2 : 일본 공개특허 제2006―203112호 공보 특허문헌 3 : 일본 공개특허 제2010―108917호 공보 특허문헌 3 : 일본 공개특허 제2011―77177호 공보 특허문헌 4 : 일본 공개특허 제2009―59744호 공보
따라서, 본 발명의 목적은 보이드나 간극의 발생을 억제할 수 있는 비아 충전 기판과 그 제조 방법 및 전구체를 제공하는 것에 있다.
본 발명의 다른 목적은 기밀성(가스 배리어성), 비침투성, 도전성, 내열성, 방열성, 신뢰성이 우수하고, 도금 등의 습식 공정에도 대응할 수 있는 비아 충전 기판과 그 제조 방법 및 전구체를 제공하는 것에 있다.
본 발명자들은 상기 문제점을 해결하기 위해 예의 검토한 결과, 구멍부를 가지는 절연성 기판의 구멍부 벽면에 활성 금속을 포함하는 금속막을 형성한 후, 소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트를, 금속막을 형성한 구멍부에 충전하여 소성함으로써, 비아 충전 기판의 보이드나 간극의 발생을 억제할 수 있음을 발견하여, 본 발명을 완성하엿다.
즉, 본 발명의 비아 충전 기판의 제조 방법은 구멍부를 가지는 절연성 기판의 구멍부 벽면에 활성 금속을 포함하는 금속막을 형성하는 금속막 형성 공정, 소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트를, 금속막을 형성한 구멍부에 충전하는 충전 공정, 도체 페이스트가 충전된 절연성 기판을 소성하는 소성 공정을 포함한다. 상기 금속막 형성 공정에서, 구멍부 벽면에, Ti, Zr, Nb, Ta, Cr, Mn 및 Al로 이루어지는 군으로부터 선택된 적어도 1종의 활성 금속 또는 이 활성 금속을 포함하는 합금을 포함하는 활성 금속층을 형성해도 된다. 또한, 얻어진 활성 금속층 상에, Mo, W, Ni, Pd 및 Pt로 이루어지는 군으로부터 선택된 적어도 1종의 금속 또는 이 금속을 포함하는 합금을 포함하는 비투과층을 더 형성해도 된다. 상기 금속막 형성 공정에서, 도체 페이스트와 접촉하는 가장 표면에, 도체 페이스트에 포함되는 금속과 동일하거나 또는 합금화 가능한 금속을 포함하는 접합층을 형성해도 된다. 상기 금속막 형성 공정에서, 물리 증착법으로 금속막을 형성해도 된다. 본 발명의 제조 방법은 상기 충전 공정의 전공정으로서, 불활성 가스 분위기 중에서, 400℃ 이상, 또한 금속막을 구성하는 모든 금속 종류 중에서 가장 저융점의 금속의 융점, 및 금속막을 구성하는 합금의 융점 중 낮은 쪽의 융점 이하의 온도로 금속막(기판)을 가열하는 어닐링 공정을 더 포함해도 된다. 상기 도체 페이스트는 금속 입자 및 유기 비히클을 포함하고, 상기 금속 입자는 입경 1㎛ 미만의 금속 소립자(小粒子)와 입경 1∼50㎛의 금속 대립자(大粒子)를 포함하며, 또한 상기 유기 비히클의 비율은 페이스트 전체에 대하여 40 체적% 이하라도 된다. 상기 금속 입자는 Cu, Ag, Ni, Au, Pt 및 Al로 이루어지는 군으로부터 선택된 적어도 1종의 금속 또는 이 금속을 포함하는 합금이라도 된다. 상기 금속 소립자는 입경 100㎚ 이하의 금속 나노 입자를 포함해도 된다. 상기 도체 페이스트는 유리 성분을 포함하지 않는 것이 바람직하다. 상기 절연성 기판은 세라믹스 기판, 유리 기판, 실리콘 기판 또는 법랑 기판이라도 된다.
본 발명에는 구멍부를 가지는 절연성 기판과, 상기 구멍부 벽면에 형성된 활성 금속을 포함하는 금속막과, 이 금속막이 형성된 상기 구멍부에 충전되고, 또한 소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트를 가지는 비아 충전 기판 전구체도 포함된다.
본 발명에는 구멍부를 가지는 절연성 기판과, 상기 구멍부 벽면에 형성된 활성 금속을 포함하는 금속막과, 이 금속막이 형성된 상기 구멍부에 충전된 도체로 형성된 도전 비아부를 가지는 비아 충전 기판으로서, 상기 금속막은 활성 금속층과, 비투과층 및/또는 접합층을 포함하고, 상기 활성 금속층은 상기 절연성 기판의 구멍부 벽면에 형성되고, Ti, Zr, Nb, Ta, Cr, Mn 및 Al로 이루어지는 군으로부터 선택된 적어도 1종의 활성 금속 또는 이 활성 금속을 포함하는 합금을 포함하며, 상기 비투과층은 상기 활성 금속층 상에 형성되고, Mo, W, Ni, Pd 및 Pt로 이루어지는 군으로부터 선택된 적어도 1종의 금속 또는 이 금속을 포함하는 합금을 포함하고, 또한 상기 접합층은, 도전 비아부와 접촉하는 가장 표면에 형성되고, 상기 도체 비아부에 포함되는 금속과 동일하거나 또는 합금화 가능한 금속을 포함하는 비아 충전 기판도 포함된다. 본 발명의 비아 충전 기판에 있어서, 상기 절연성 기판은 금속 산화물을 포함하고, 또한 활성 금속층은 구멍부 벽면 측에 활성 금속의 산화물로 형성된 층을 가지고 있어도 된다.
본 발명에서는 구멍부를 가지는 절연성 기판의 구멍부 벽면에 활성 금속을 포함하는 금속막을 형성한 후, 소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트를, 금속막을 형성한 구멍부에 충전하여 소성하므로, 비아 충전 기판의 보이드나 간극의 발생을 억제할 수 있다. 그러므로, 얻어진 비아 충전 기판은, 기밀성(가스 배리어성), 비침투성, 도전성, 내열성, 방열성, 신뢰성이 우수하여, 도금 등의 습식 공정에도 대응할 수 있다.
[비아 충전 기판의 제조 방법]
본 발명의 비아 충전 기판의 제조 방법은, 구멍부를 가지는 절연성 기판의 구멍부 벽면(구멍부를 구성하는 벽면 또는 내벽면)에 활성 금속을 포함하는 금속막을 형성하는 금속막 형성 공정, 소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트를, 금속막을 형성한 구멍부에 충전하는 충전 공정, 도체 페이스트가 충전된 절연성 기판을 소성하는 소성 공정을 포함한다.
(금속막 형성 공정)
금속막 형성 공정에서, 금속막으로서는 활성 금속을 포함하는 금속층을 구멍부 벽면에 형성하고, 통상, 활성 금속층을 구멍 벽면에 형성한다. 본 발명에서는, 구멍부 벽면에 활성 금속을 포함하는 금속층을 형성함으로써, 구멍부에 충전된 도체 페이스트는 구멍부 벽면에 대한 습윤성이 현저하게 향상되어 보이드나 간극의 발생을 크게 저감할 수 있고, 또한 도전 비아부와 절연성 기판과의 사이의 밀착성도 향상되어, 보다 견고한 비아 충전을 행할 수 있다.
활성 금속으로서는 절연성 기판의 구성 성분과 반응하는 금속이나 상기 구성 성분과 화합물을 형성할 수 있는 금속이면 되고, 예를 들면, Ti, Zr, Nb, Ta, Cr, Mn, Al 등을 들 수 있다. 이들 활성 금속은, 단독으로 또는 2종 이상 조합시켜 사용할 수 있고, 2종 이상을 조합한 합금이라도 된다.
이들 활성 금속 중, Ti, Zr, Cr을 포함하는 활성 금속이 바람직하고, 통상, 이들 활성 금속 단체(單體)가 범용된다.
또한, 활성 금속은, 간편한 막 구조라도(특히, 비투과층을 형성하지 않고), 도전 비아부의 전기 특성을 저하시키지 않고 보이드나 간극의 발생을 억제할 수 있는 점에서, 후술하는 비투과층을 구성하는 배리어성 금속(특히, Mo 또는 W)과의 합금이라도 된다. 활성 금속과 배리어성 금속과의 합금에 있어서, 배리어성 금속의 비율은, 활성 금속 100 질량부에 대하여 200 질량부 이하이며, 예를 들면 1∼150 질량부, 바람직하게는 5∼150 질량부, 보다 바람직하게는 10∼100 질량부 정도이다. 배리어성 금속의 비율이 너무 많으면, 절연성 기판의 구멍부 벽면과 금속막과의 밀착성이 저하될 우려가 있다.
활성 금속층은 활성 금속을 포함하고 있으면 되고, 예를 들면, 활성 금속 화합물이라도 되지만, 통상, 활성 금속 단체, 활성 금속끼리의 합금, 활성 금속과 배리어성 금속과의 합금이다. 활성 금속 화합물로서는, 가열에 의해 용이하게 활성 금속이 생성되는 화합물(예를 들면, TiH2, ZrH2 등)이 바람직하다.
활성 금속층의 평균 두께는 예를 들면, 0.005㎛ 이상이며, 예를 들면, 0.005∼1.0㎛, 바람직하게는 0.01∼0.5㎛, 보다 바람직하게는 0.05∼0.3㎛(특히 0.08∼0.2㎛) 정도이다. 활성 금속층의 두께가 너무 얇으면, 기판과의 밀착력이 충분히 얻어지지 않아 금속막이 구멍부 벽면으로부터 벗겨져, 보이드나 간극이 발생할 우려가 있다. 한편, 활성 금속층의 두께가 너무 두꺼우면, 충전부의 도전성이 손상될 우려가 있고, 또한 비용면에 있어서 불리하다.
금속막 형성 공정에서는 상기 활성 금속층 상에 더 배리어성 금속을 포함하는 비투과층(배리어층)을 형성하는 것이 바람직하다. 본 발명에서는 상기 활성 금속층 상에 비투과층을 적층함으로써, 비투과층이 배리어층으로서 소성 시의 활성 금속과 구멍부에 충전된 도전성 금속과의 상호 확산을 방지하고, 활성 금속의 도전 비아부 내부로의 확산에 의한 전기 특성의 저하와, 도전성 금속의 활성 금속층으로의 확산 및 합금화에 의한 밀착성의 저하를 억제할 수 있어, 확산 및 합금화에 의한 활성 금속층의 구멍부 벽면으로부터의 박리(剝離)를 더욱 확실하게 방지할 수 있다.
배리어성 금속으로서는 전술한 배리어성을 가지고 있으면 특별히 한정되지 않고, 예를 들면, Mo, W, Ni, Pd, Pt 등을 들 수 있다. 이들 배리어성 금속은 단독으로 또는 2종 이상 조합시켜 사용할 수 있고, 2종 이상을 조합한 합금이라도 된다.
이들 배리어성 금속 중, Pd, Pt가 바람직하고, 통상, 이들 배리어성 금속 단체가 범용된다.
비투과층은 배리어성 금속을 포함하고 있으면 되고, 예를 들면, 배리어성 금속 화합물이라도 되지만, 통상, 배리어성 금속 단체, 배리어성 금속끼리의 합금이다.
비투과층의 평균 두께는 예를 들면, 0.01㎛ 이상이며, 예를 들면, 0.01∼0.5㎛, 바람직하게는 0.05∼0.3㎛, 보다 바람직하게는 0.1∼0.2㎛ 정도이다. 비투과층의 두께가 너무 얇으면, 활성 금속층의 효과가 저하되거나, 도전 비아부와 구멍부와의 밀착성이 저하될 우려가 있다. 비투과층의 두께가 너무 두꺼우면, 비용면에 있어서 불리하게 된다.
금속막 형성 공정에서는 도체 페이스트와 접촉하는 가장 표면에, 도체 페이스트에 포함되는 금속과 동일하거나 또는 합금화 가능한 금속을 포함하는 접합층을 형성하는 것이 바람직하다. 접합층은 예를 들면, 활성 금속층 상에 적층해도 되고, 비투과층 상에 형성해도 된다. 비투과층의 금속이 접합층의 성질도 가지는 금속인 경우에는, 비투과층은 접합층을 겸할 수 있다. 본 발명에서는 가장 표면에 접합층을 적층함으로써, 절연성 기판의 구멍부에 충전되는 도체 페이스트와 금속막을, 보이드를 형성하지 않고 높은 밀착성으로 더욱 확실하게 접합할 수 있다.
접합층을 형성하는 금속은 접합층과 접촉하는 층(비투과층 또는 활성 금속층)을 형성하는 금속과 다른 금속이며, 또한 도체 페이스트에 포함되는 금속과 동일하거나 또는 합금화 가능한 금속(접합용 금속)이면 되고, 예를 들면, Pd, Pt, Au,Ag, Cu,Ni, Al 등을 들 수 있다. 이들 접합용 금속은, 단독으로 또는 2종 이상 조합시켜 사용할 수 있고, 2종 이상을 조합한 합금이라도 된다.
이들 접합용 금속 중, 도체 페이스트에 포함되는 금속과 동일한 금속이 바람직하다. 바람직한 접합용 금속은, 예를 들면, Au,Ag, Cu,Ni, Al을 포함하는 금속이라도 되고, 통상, 이들 금속 단체가 범용된다. 이들 접합용 금속은 충전 도체로서 통상 사용되는 고도전성 금속이며, 특히, 도체 페이스트에 포함되는 금속과 동일한 경우, 습윤성 및 밀착성을 향상시킬 수 있으므로, 절연성 기판보다도 치밀하며 견고하게 밀착할 수 있다.
접합층은 접합용 금속을 포함하고 있으면 되고, 예를 들면, 접합용 금속 화합물이라도 되지만, 통상, 접합용 금속 단체, 접합용 금속끼리의 합금이다.
접합층의 평균 두께는 예를 들면, 0.01㎛ 이상이며, 예를 들면, 0.01∼0.5㎛, 바람직하게는 0.05∼0.2㎛, 보다 바람직하게는 0.08∼0.15㎛ 정도이다. 접합층의 두께가 너무 얇으면, 접합층을 형성하는 효과가 저하될 우려가 있다.
금속막 전체의 평균 두께는 예를 들면, 0.05㎛ 이상이며, 예를 들면, 0.05∼2㎛, 바람직하게는 0.1∼1㎛, 보다 바람직하게는 0.15∼0.5㎛(특히 0.2∼0.4㎛) 정도이다.
이들 금속막의 형성 방법으로서는 물리 증착법(PVD법), 화학 증착법(CVD법) 등을 이용 가능하지만, 용이하게 금속막을 형성할 수 있는 점에서, 물리 증착법이 바람직하다. 물리 증착법으로서는 예를 들면, 진공 증착법, 플래시 증착법, 전자빔 증착법, 이온 빔 증착법, 스퍼터링법, 이온 플레이팅법, 분자선 에피택시법, 레이저 아브레이션법 등을 들 수 있다. 이들 중, 물리적인 에너지가 높고, 형성된 금속막과 절연성 기판과의 사이의 밀착력을 향상시킬 수 있는 점에서, 스퍼터링법, 이온 플레이팅법이 바람직하고, 스퍼터링법이 특히 바람직하다. 스퍼터링법은 관용(慣用)의 조건 하에서 이용할 수 있다.
구멍부에 이와 같은 금속막을 형성하는 절연성 기판을 구성하는 재질은 소성 공정을 거치기 때문에, 내열성이 요구된다. 엔지니어링 플라스틱 등의 유기 재료라도 바람직하지만, 통상, 무기 재료(무기 소재)이다.
무기 재료로서는 예를 들면, 세라믹스{금속 산화물[석영, 알루미나 또는 산화 알루미늄, 지르코니아, 사파이어, 페라이트(ferrite), 티타니아 또는 산화티탄, 산화아연, 산화니오브, 물라이트(mullite), 베릴리아(beryllia) 등], 산화규소(이산화규소 등), 금속 질화물(질화알루미늄, 질화티탄 등), 질화규소, 질화붕소, 질화탄소, 금속 탄화물(탄화티탄, 탄화텅스텐 등), 탄화규소, 탄화붕소, 금속 붕소화물(붕소화티탄, 붕소화지르코늄 등), 금속 복산화물(複酸化物)[티탄산 금속염(티탄산바륨, 티탄산 스트론튬, 티탄산연, 티탄산니오브, 티탄산칼슘, 티탄산마그네슘 등), 지르콘산 금속염(지르콘산바륨, 지르콘산칼슘, 지르콘산연 등) 등] 등}, 유리 종류[소다 유리, 붕규산(borosilicate) 유리, 크라운 유리, 바륨 함유 유리, 스트론튬 함유 유리, 붕소 함유 유리, 저알칼리 유리, 무알칼리 유리, 결정화(結晶化) 투명 유리, 실리카 유리, 석영 유리, 내열 유리 등], 규소류(반도체 규소 등) 등을 들 수 있다. 무기 재료는, 이들 무기 재료와 금속과의 복합 재료(예를 들면, 법랑 등)라도 된다.
절연성 기판은 예를 들면, 세라믹스 기판, 유리 기판, 실리콘 기판, 법랑 기판 등의 내열성 기판이라도 된다. 이러한 내열성 기판 중, 알루미나 기판, 질화 알루미늄 기판, 질화 규소 기판 등의 세라믹스 기판이 바람직하다.
절연성 기판의 구멍부 벽면은 산화 처리[표면 산화 처리, 예를 들면, 방전 처리(코로나 방전 처리, 글로 방전 등), 산 처리(크롬산 처리 등), 자외선 조사 처리, 화염처리 등], 표면 요철(凹凸) 처리[용제 처리, 샌드 블라스트(sand blast) 처리 등] 등의 표면 처리가 되어 있어도 된다.
절연성 기판의 평균 두께는 용도에 따라 적절히 선택하면 되고, 예를 들면, 0.01∼10㎜, 바람직하게는 0.05∼5㎜, 보다 바람직하게는 0.1∼1㎜(특히 0.2∼0.8㎜) 정도라도 된다.
절연성 기판에는 도전 비아부를 충전하기 위한 구멍부(통상, 복수의 구멍부)가 형성되어 있고, 이 구멍부는 통상은 관통공이지만, 비관통공이라도 된다. 구멍부의 기판면 방향에 평행한 단면(斷面) 형상은 특별히 한정되지 않고, 다각형상(삼각형상, 사각형상이나 육각 형상 등) 등이라도 바람직하지만, 통상, 원형상 또는 타원형상이며, 원형상이 바람직하다.
구멍부의 평균 구멍 직경은 예를 들면, 0.05∼10㎜, 바람직하게는 0.08∼5㎜, 보다 바람직하게는 0.1∼1㎜ 정도이다.
구멍부의 형성 방법은 특별히 한정되지 않고, 레이저법, 블라스트법, 초음파법, 연삭법, 드릴법 등의 공지의 방법을 적절히 사용할 수 있다.
(어닐링 공정)
구멍부 벽면에 금속막을 형성한 절연성 기판은 충전 공정의 전공정으로서, 불활성 가스 분위기 중에서 금속막을 가열하는 어닐링 공정에 제공해도 된다. 본 발명의 제조 방법에서는, 어닐링 공정은 필수적인 공정은 아니지만, 금속막의 종류에 따라서는 어닐링 공정을 거치지 않고, 후술하는 충전 공정 및 소성 공정에 제공하여 상기 절연성 기판을 고온으로 소성하면, 소성 시에 도체 페이스트의 금속과 금속막이 합금화되어, 금속막이 도전 비아부에 입수되어 소실(消失)됨으로써, 도전 비아부와 절연성 기판과의 밀착력이 저하되거나, 접합부에 보이드가 생기거나 할 우려가 있다. 한편, 어닐링 공정에 제공함으로써, 금속막의 활성 금속은 도체 페이스트의 금속과의 합금화보다도, 절연성 기판의 구멍부 벽면과 우선적으로 반응하고, 구멍부 벽면에 견고한 금속막을 형성하여 밀착력이 향상되고, 또한 금속막 중의 상이한 금속과의 합금화도 일어난다. 그 결과, 도체 페이스트 소성 시의 금속막의 금속 성분과 도체 페이스트의 금속과의 합금화를 억제할 수 있어, 밀착력을 향상시키는 동시에 계면부의 보이드의 생성을 더욱 확실하게 막을 수 있다.
어닐링 공정에서의 가열 온도는 400℃ 이상, 또한 금속막을 구성하는 모든 금속 종류 중에서 가장 저융점의 금속의 융점, 및 금속막을 구성하는 합금의 융점 중 낮은 쪽의 융점 이하의 온도이면 되고, 금속 종류에 따라 선택할 수 있다. 구체적인 가열 온도는, 예를 들면 400∼1500℃, 바람직하게는 500∼1200℃, 보다 바람직하게는 600∼1100℃(특히 700∼1000℃) 정도이다. 가열 온도가 너무 낮으면, 금속막과 구멍부 벽면과의 밀착력을 향상시키는 효과가 작아지게 될 우려가 있고, 너무 높으면, 금속 성분이 용융 이동하여 금속막의 균일성이 저하되거나, 벽면 소지(素地)의 일부가 노출될 우려가 있다.
가열 시간은 예를 들면, 1분 이상이라도 되고, 예를 들면, 1분∼1시간, 바람직하게는 3∼30분, 보다 바람직하게는 5∼20분 정도이다. 가열 시간이 너무 짧으면, 금속막과 구멍부 벽면과의 밀착력을 향상시키는 효과가 작아지게 될 우려가 있다.
어닐링 공정은 공기 중 등의 활성 가스 분위기 하에서 행해도 바람직하지만, 활성 금속을 산화하지 않고 금속막을 효율적으로 형성하여 도전 비아부와의 밀착성을 향상시킬 수 있는 점에서, 진공 중이나 불활성 가스(예를 들면, 질소 가스, 아르곤 가스, 헬륨 가스 등) 분위기 중에서 행하는 것이 바람직하다.
(충전 공정)
충전 공정에서, 도체 페이스트(금속 페이스트 또는 도전성 페이스트)는 금속 입자를 포함해도 된다. 금속 입자를 구성하는 금속으로서는, 도전성을 가지는 금속이면, 특별히 한정되지 않지만, 예를 들면, Cu,Ag, Ni, Au,Pt, Al 등을 들 수 있다. 이들 금속은 단독으로 또는 2종 이상 조합시켜 사용할 수 있고, 2종 이상을 조합한 합금이라도 된다. 이들 중, 도전성, 신뢰성, 경제성 등의 점에서, Cu 또는 Ag가 바람직하다.
금속 입자의 평균 입경(중심 입경)은 100㎛ 이하(특히 50㎛ 이하) 정도이며, 예를 들면, 0.001∼50㎛, 바람직하게는 0.01∼20㎛, 보다 바람직하게는 0.1∼10㎛ 정도이다. 평균 입경이 너무 크면, 구멍부로의 긴밀한 충전이 곤란해질 우려가 있다.
금속 입자는 페이스트 중의 금속 함유량을 향상시킬 수 있고, 도전 비아부의 치밀성 및 도전성을 향상시킬 수 있는 점에서, 입경 1㎛ 미만(예를 들면, 1㎚ 이상 1㎛ 미만)의 금속 소립자와 입경 1∼50㎛의 금속 대립자를 포함하는 것이 바람직하다.
금속 소립자의 평균 입경(중심 입경)은 0.01∼0.9㎛(특히 0.1∼0.8㎛) 정도의 범위로부터 선택할 수 있다. 특히, 금속 소립자가 Cu 입자인 경우, 금속 소립자의 평균 입경은, 예를 들면, 0.1∼0.95㎛, 바람직하게는 0.3∼0.9㎛, 보다 바람직하게는 0.4∼0.85㎛ 정도이다. 금속 소립자가 Ag 입자인 경우, 금속 소립자의 평균 입경은, 예를 들면, 0.1∼0.8㎛, 바람직하게는 0.1∼0.5㎛, 보다 바람직하게는 0.1∼0.3㎛ 정도이다. 금속 소립자의 평균 입경이 너무 작으면, 도체 페이스트의 점도가 상승하여 취급성이 곤란해질 우려가 있고, 너무 크면, 치밀성 향상 효과가 저하될 우려가 있다.
금속 소립자는 페이스트 중의 금속 함유량을 한층 향상시킬 수 있고, 더욱 높은 치밀성을 가지는 도전 비아부를 형성할 수 있는 점에서, 입경 100㎚ 이하의 금속 나노 입자를 포함하는 것이 바람직하다. 금속 나노 입자의 평균 입경(중심 입경)은 예를 들면, 5∼80㎚, 바람직하게는 10∼60㎚, 보다 바람직하게는 15∼45㎚(특히 20∼40㎚) 정도이다. 금속 나노 입자의 평균 입경이 너무 작으면, 취급성이 곤란해질 우려가 있고, 너무 크면, 도전 비아부의 치밀성을 향상시키는 효과가 작아지게 될 우려가 있다.
금속 나노 입자는 보호 콜로이드(아세트산 등의 카르본산이나 고분자 분산제 등)를 포함하는 금속 콜로이드 입자라도 된다. 금속 콜로이드 입자로서는 예를 들면, 일본 공개특허 제2010―202943호 공보, 일본 공개특허 제2010―229544호 공보, 일본 공개특허 제2011―77177호 공보, 일본 공개특허 제2011―93297호 공보, 일본 공개특허 제2011―94233호 공보 등에 기재된 금속 콜로이드 입자 등을 이용할 수 있다.
금속 나노 입자의 비율은 금속 소립자 전체에 대하여 0∼90 질량%이라도 되고, 예를 들면 5∼90 질량%, 바람직하게는 10∼80 질량%, 보다 바람직하게는 20∼70 질량%(특히 30∼60 질량%) 정도이다. 금속 나노 입자의 비율이 너무 많으면, 부대적(付帶的)으로 함유하는 보호 콜로이드 등의 유기물도 많아지게 되어, 도체 페이스트의 소결 수축이 커지게 될 우려가 있다.
금속 대립자의 평균 입경(중심 입경)은 1.5∼30㎛(특히 2∼10㎛) 정도의 범위로부터 선택할 수 있다. 특히, 금속 대립자가 Cu 입자인 경우, 금속 대립자의 평균 입경은 예를 들면 2∼30㎛, 바람직하게는 3∼20㎛, 보다 바람직하게는 5∼10㎛ 정도이다. 금속 대립자가 Ag 입자인 경우, 금속 대립자의 평균 입경은, 예를 들면, 1.2∼20㎛, 바람직하게는 1.5∼10㎛, 보다 바람직하게는 2∼5㎛ 정도이다. 금속 대립자의 평균 입경이 너무 작으면, 도체 페이스트의 소결 수축이 커지게 될 우려가 있고, 너무 크면, 도전 비아부의 충전성이 저하될 우려가 있다.
금속 소립자와 금속 대립자와의 배합비는 체적비로서, 금속 소립자/금속 대립자=10/90∼50/50 정도의 범위로부터 선택할 수 있고, 예를 들면 15/85∼45/55, 바람직하게는 20/80∼40/60, 보다 바람직하게는 25/75∼35/65 정도이다. 금속 소립자가 금속 나노 입자를 포함하는 경우, 양자의 배합비는 체적비로서, 예를 들면, 금속 소립자/금속 대립자=20/80∼70/30, 바람직하게는 30/70∼60/40, 보다 바람직하게는 40/60∼60/40 정도이다. 그리고, 도체 페이스트에 사용하는 금속 입자의 재질이 1종류인 경우에는, 체적비는 질량비와 동일하기 때문에 질량 베이스로 배합하는 것이 바람직하지만, 비중이 상이한 2종 이상의 금속 입자를 사용하는 경우에는, 각각의 배합 체적을 질량으로 환산하여 배합하면 된다.
금속 입자의 입경의 측정 방법으로서는 레이저 회절(回折) 산란식(散亂式) 입도 분포 측정 장치나 투과형 전자 현미경(TEM)으로 측정할 수 있고, 상세하게는 후술하는 실시예에 기재된 방법으로 측정할 수 있다.
도체 페이스트는 또한 유기 비히클을 포함해도 된다. 유기 비히클에는 유기 바인더, 분산매(分散媒)(유기 용매) 등이 포함된다. 그리고, 전술한 금속 콜로이드 입자에 포함되는 보호 콜로이드(카르본산이나 고분자 분산제 등)도 유기 비히클에 포함된다. 유기 비히클은, 유기 바인더와 분산매와의 조합이어도 된다.
유기 바인더로서는 예를 들면, 열가소성 수지(올레핀계 수지, 비닐계 수지, 아크릴계 수지, 스티렌계 수지, 폴리에테르계 수지, 폴리에스테르계 수지, 폴리아미드계 수지, 셀룰로오스 유도체 등), 열경화성 수지(열경화성 아크릴계 수지, 에폭시 수지, 페놀 수지, 불포화 폴리에스테르계 수지, 폴리우레탄계 수지 등) 등을 들 수 있다. 이들 유기 바인더는 단독으로 또는 2종 이상 조합시켜 사용할 수 있다. 이들 유기 바인더 중, 아크릴계 수지(폴리메틸메타크릴레이트, 폴리부틸메타크릴레이트 등), 셀룰로오스 유도체(니트로셀루로스, 에틸셀룰로오스, 부틸셀룰로오스, 아세트산셀룰로오스 등), 폴리에테르 종류(폴리옥시메틸렌 등), 폴리비닐 종류(폴리부타디엔, 폴리이소프렌 등) 등이 범용되고, 열분해성 등의 점에서, 폴리(메타)아크릴산메틸이나 폴리(메타)아크릴산 부틸 등의 폴리(메타)아크릴산 C1―10 알킬 에스테르가 바람직하다.
분산매로서는 예를 들면, 방향족 탄화수소[파라크실렌(paraxylene) 등], 에스테르류(락트산에틸 등), 케톤류(이소포론 등), 아미드류(디메틸포름아미드 등), 지방족 알코올[옥타놀(octanol), 데카놀(decanol), 디아세톤 알코올 등], 셀로솔브류(메틸셀로솔브, 에틸셀로솔브 등), 셀로솔브 아세테이트류(에틸셀로솔브 아세테이트, 부틸셀로솔브 아세테이트 등), 카르비톨(carbitol)류[카르비톨, 메틸카르비톨, 에틸카르비톨 등], 카르비톨 아세테이트류(에틸카르비톨 아세테이트, 부틸카르비톨 아세테이트 등), 지방족 다가 알코올류(에틸렌글리콜, 디에틸렌글리콜, 디프로필렌글리콜, 부탄디올, 펜탄디올, 트리에틸렌글리콜, 글리세린 등), 지환족 알코올류[예를 들면, 시클로헥사놀 등의 시클로알카놀류; 테르피네올(terpineol), 디하이드로 테르피네올 등의 테르펜 알코올류(모노테르펜 알코올 등) 등], 방향족 알코올류(메타크레졸 등), 방향족 카르본산 에스테르류(디부틸프탈레이트, 디옥틸프탈레이트 등), 질소 함유 복소환 화합물(디메틸이미다졸, 디메틸이미다졸리디논 등) 등을 들 수 있다. 이들 분산매는, 단독으로 또는 2종 이상 조합시켜 사용할 수 있다. 이들 분산매 중, 페이스트의 유동성이나 충전성 등 점에서, 펜탄디올 등의 지방족 다가 알코올, 테르피네올 등의 지환 족알코올이 바람직하다.
유기 바인더와 분산매를 조합시키는 경우, 유기 바인더의 비율은 분산매 100 질량부에 대하여, 예를 들면 1∼200 질량부, 바람직하게는 5∼100 질량부, 보다 바람직하게는 10∼50 질량부 정도이다.
유기 비히클의 체적 비율은 페이스트 전체에 대하여 40 체적% 이하(특히 36 체적% 이하)라도 되고, 예를 들면 10∼40 체적%, 바람직하게는 15∼38 체적%, 보다 바람직하게는 20∼37 체적%(특히 25∼36 체적%) 정도이다. 유기 비히클의 체적 비율이 너무 크면, 충전 후의 건조나 소성에 의한 도체 페이스트의 수축율이 커져, 보이드나 간극이 발생할 우려가 있다.
도체 페이스트는 또한 무기 바인더를 포함해도 된다. 무기 바인더로서는, 예를 들면, 붕규산계 유리, 붕규산 아연계 유리, 비스무트(bismuth)계 유리, 납계 유리 등의 저융점 유리 등을 들 수 있다. 이들 무기 바인더는, 단독으로 또는 2종 이상 조합시켜 사용할 수 있다. 이들 무기 바인더 중, 도금 처리에 대한 내구성 등의 점에서, 붕규산계 유리 또는 붕규산 아연계 유리가 바람직하다.
무기 바인더의 질량 비율은 페이스트 전체에 대하여 10 질량% 이하이며, 예를 들면, 0.1∼10 질량%, 바람직하게는 0.2∼5 질량%, 보다 바람직하게는 0.3∼1 질량% 정도이다. 본 발명에서는 무기 바인더를 포함하고 있지 않아도, 도전 비아부와 절연성 기판의 구멍부 벽면과의 밀착성을 향상시킬 수 있다. 그러므로, 도전 비아부의 도전성을 향상시킬 수 있는 점에서, 도체 페이스트는 무기 바인더(특히 유리 성분)를 포함하지 않는 것이 바람직하다. 금속 입자를 포함하는 도체 페이스트는 통상, 배합되는 유리 성분에 의해, 세라믹스 기판 등의 절연성 기판의 구멍부 벽면과 접합되지만, 본 발명에서는, 구멍부 벽면에 기판과 견고하게 접합되어 있는 금속막(활성 금속층)이 형성되어 있으므로, 도체 페이스트는 금속 결합에 의해 벽면의 금속막과 결합하므로, 유리 성분이 불필요해진다. 유리 성분을 포함하지 않으면, 비아 충전부의 금속 함유량이 높아져, 치밀성, 도전성, 방열성을 향상시킬 수 있다.
도체 페이스트는 소성 전후의 체적 변화율이 작고, 또한 소결 후의 도체는 구멍부 벽면과 간극없이 견고하게 접합한다. 그러므로, 이 페이스트를 소성하여 얻어지는 도전 비아부 전체가 균일하며, 기밀성이 높다. 소성 전후의 체적 변화율은 예를 들면 ―10%∼20%, 바람직하게는 ―5∼15%, 보다 바람직하게는 0∼10% 정도이다. 체적 변화율이 마이너스(마이너스)의 방향으로 너무 크면(마이너스이며, 또한 절대값이 너무 크면), 소성 시의 수축에 의해 보이드나 간극이 생길 우려가 있다. 한편, 체적 변화율이 정(플러스)의 방향으로 너무 크면, 소성 후에 큰 보이드가 생기거나, 충전 비아부의 치밀성이 저하되어, 배리어성이 저하될 우려가 있다. 그리고, 범용의 도체 페이스트에서는 큰 체적 수축(체적 변화율이 마이너스)이 생기는 것에 대하여, 본 발명에서의 도체 페이스트에서는 수축되어도 10% 이하이며, 오히려 팽창 경향(체적 변화율이 플러스)에 작용하는 배합 처방인 것이 특징이다. 체적 변화율의 측정 방법으로서는, 소성 전후의 패턴 막 두께를 촉침식(觸針式) 막 두께 측정계로 측정하여 산출할 수 있고, 상세하게는 후술하는 실시예에 기재된 방법으로 측정할 수 있다.
도체 페이스트의 구멍부로의 충전 방법은 예를 들면, 스크린 인쇄법, 잉크젯 인쇄법, 요판(凹版) 인쇄법(예를 들면, 그라비아 인쇄법 등), 오프셋 인쇄법, 요판 오프셋 인쇄법, 플렉소(flexo) 인쇄법 등의 인쇄 방법이나, 롤 압입(roll press-fitting)법, 스키지(squeegee) 압입법, 프레스 압입법 등의 직접 압입법 등을 들 수 있다. 이들 방법 중, 스크린 인쇄법 등이 바람직하다.
충전 후에는 자연 건조해도 바람직하지만, 가열하여 건조해도 된다. 가열 온도는 분산매의 종류에 따라 선택할 수 있고, 예를 들면 80∼300℃, 바람직하게는 100∼250℃, 보다 바람직하게는 120∼200℃ 정도이다. 가열 시간은, 예를 들면 1∼60분, 바람직하게는 5∼40분, 보다 바람직하게는 10∼30분 정도이다.
건조한 도체 페이스트(특히 Cu 입자를 포함하는 도체 페이스트)는 그대로 소성 공정에 제공해도 바람직하지만, 소성 시의 열 소결 수축을 억제하기 위해, 소성 전에 열처리해도 된다. 소성 전의 열처리 온도는 180℃ 이상이라도 되고, 예를 들면 180∼500℃, 바람직하게는 190∼300℃, 보다 바람직하게는 200∼250℃ 정도이다. 열처리 시간은, 예를 들면, 10분∼3시간, 바람직하게는 30분∼2시간, 보다 바람직하게는 1∼1.5시간 정도이다.
(소성 공정)
소성 공정에서, 소성 온도는 도전성 페이스트 중의 금속 입자의 소결 온도 이상이면 된다. 소성 온도는 예를 들면, 500℃ 이상이라도 되고, 예를 들면 500∼1500℃, 바람직하게는 550∼1200℃, 보다 바람직하게는 600∼1000℃ 정도이다. 소성 시간은 예를 들면, 10분∼3시간, 바람직하게는 20분∼3시간, 보다 바람직하게는 30분∼2시간 정도이다.
그리고, 소성의 분위기는 금속 입자의 종류에 따라 선택할 수 있고, Ag 등의 귀금속 입자는 특별히 한정되지 않고, 공기 중이라도 바람직하지만, Cu 등의 금속 입자는, 통상, 불활성 가스(예를 들면, 질소 가스, 아르곤 가스, 헬륨 가스 등) 분위기 중이 바람직하다.
[비아 충전 기판 및 그 전구체]
본 발명의 비아 충전 기판은 상기 제조 방법에 의해 얻어지고, 절연성 기판의 양면을 전기적으로 통전시키는 비아 충전 기판이며, 상세하게는, 구멍부를 가지는 절연성 기판과, 상기 구멍부 벽면에 형성된 활성 금속을 포함하는 금속막과, 이 금속막이 형성된 상기 구멍부에 충전된 도체로 형성된 도전 비아부를 가진다. 상기 금속막은 활성 금속층을 포함하고 있는 것이 바람직하지만, 활성 금속층과, 비투과층 및/또는 접합층을 포함하는 것이 바람직하다.
상기 활성 금속층은, Ti, Zr, Nb, Ta, Cr, Mn 및 Al로 이루어지는 군으로부터 선택된 적어도 1종의 활성 금속 또는 이 활성 금속을 포함하는 합금을 포함하고, 통상, 이들 활성 금속 단체 또는 합금으로 형성되어 있다. 이 활성 금속층은 구멍부 벽면 측에 활성 금속의 산화물로 형성된 층을 가지고 있어도 되고, 예를 들면, 절연성 기판이 금속 산화물로 형성되어 있는 경우, 소성에 의해 활성 금속층의 구멍부 벽면 측에 형성된 활성 금속 산화물층이라도 된다.
상기 비투과층은 Mo, W, Ni, Pd 및 Pt로 이루어지는 군으로부터 선택된 적어도 1종의 금속 또는 이 금속을 포함하는 합금을 포함하고, 통상, 이들 활성 금속 단체 또는 합금으로 형성되어 있다.
상기 접합층은 도체 페이스트에 포함되는 금속과 동일하거나 또는 합금화 가능한 금속을 포함하고, 통상, 이와 같은 금속 단체로 형성되어 있다.
본 발명의 비아 충전 기판 전구체는 소성 공정 전의 중간체이며, 구체적으로는, 구멍부를 가지는 절연성 기판과, 상기 구멍부 벽면에 형성된 활성 금속을 포함하는 금속막과, 이 금속막이 형성된 상기 구멍부에 충전되고, 또한 소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트를 가진다.
실시예
이하에, 실시예에 기초하여 본 발명을 보다 상세하게 설명하지만, 본 발명은 이들 실시예에 의해 한정되는 것은 아니다. 그리고, 이하의 예에 있어서, 평가 시험의 측정 방법 및 도체 페이스트의 조제 방법을 이하에 나타낸다.
[기밀성]
도전 비아부의 기밀성을 헬륨 가스 누출 검출기[일본, 레이볼드(LEYBOLD)사 제조 「UL200」]에 의해 평가하였다. 상세하게는, 측정 기판을 지그(jig)에 세팅하고, 측정기의 인렛압(in-let pressure)이 5Pa가 될 때까지 진공 흡인을 행하고, 인렛압이 5Pa에 도달한 시점에서 He 가압(0.1MPa)을 30초간 행한 후, 리크량(leak amount)을 측정하여, 이하의 기준으로 평가하였다.
A: 리크량이 1×10―11 Pa·m3/sec 미만
B: 리크량이 1×10―11∼1×10―9 Pa·m3/sec
C: 리크량이 1×10―9 Pa·m3/sec를 초과한다.
[연속 치밀층의 유무]
도전 비아부와 절연성 기판의 구멍부 벽면과의 접합 상태를, 1000배의 광학 현미경으로 관찰하고, 이하의 기준으로 평가하였다.
S: 벽면과의 접합면에 「A」평가보다도 두꺼운 연속된 치밀한 금속막이 존재한다
A: 벽면과의 접합면에 연속된 치밀한 금속막이 존재한다
B: 대략 연속된 치밀 금속막이 있지만, 일부가 끊겨 있거나, 보이드가 존재한다
C: 연속된 치밀한 금속막이 존재하지 않는다.
[금속막의 두께]
형광 X선 막 두께 측정계에 의해, 5점의 평균 두께를 측정하였다.
[충전 도체와 절연성 기판과의 밀착성]
비아 내부의 충전 도체와 구멍부 벽면과의 밀착력의 직접적인 측정이 곤란하므로, 이하의 방법으로 밀착력을 평가하였다. 즉, 절연성 기판의 구멍부 벽면에 금속막을 형성하는 과정에서 절연성 기판 표면에도 동시에 형성되는 금속막을 측정 부위로 하여, 충전 도체와 절연성 기판과의 밀착성을 평가하였다. 그리고, 금속막이 형성된 절연성 기판을 어닐링 처리하는 경우에는, 어닐링 처리를 행하고나서 밀착력 평가에 제공했다.
구체적으로는, 절연성 기판 표면에 형성한 금속막 상에, 도체 페이스트를 스크린 인쇄하여 2㎜×2㎜×0.03㎜t(두께)의 도체 패턴을 형성하였다. 그리고, 소정 조건으로 소성을 행하고, 생성한 2㎜×2㎜의 소성막에 대하여, 선단부 면적 1㎟의 스터드 핀(stud pin)을 납땜에 의해 수직으로 접합하고, 시험편으로 하였다. 그 시험편(소성 기판)을 고정하고, 인장 시험기의 척부(chuck portion)로 스터드 핀을 잡고, 상승 속도 33㎜/분으로 수직 위쪽으로 인장하고, 소성막이 절연성 기판으로부터 박리될 때의 파괴 하중을 측정하였다. 그리고, 얻어진 파괴 하중의 측정값과, 소성막의 파괴 면적으로부터, 하기 식을 이용하여 밀착 강도를 산출하였다. 그리고, 측정값은 6점의 평균으로 하였다.
밀착 강도(MPa)=파괴 하중(kgf)/파괴 면적(㎟)×9.8(N/kgf).
[금속 입자의 평균 입경]
Cu 입자 및 Ag 입자의 평균 입경은, 레이저 회절 산란식 입도 분포 측정 장치에 의해 측정하고, Ag 나노 입자의 평균 입경은, 투과형 전자 현미경(TEM)으로 측정하였다.
[도체 페이스트의 체적 변화율]
도체 페이스트의 소성 전후의 체적 변화율은 소성 전후의 패턴 막 두께를 촉침식 막 두께 측정계로 측정하여 산출하였다. 상세하게는, 96% 알루미나 기판[일본, 닛코(주) 제조]의 표면에 250메쉬의 스크린판을 사용하고, 도체 페이스트를 5㎜×5㎜의 패턴 형상으로 스크린 인쇄하고, 120℃에서 20분간 가열함으로써, 도체 페이스트 중의 유기 용매를 제거하여 건조막을 얻었다. 이 건조막의 막 두께를 촉침식 막 두께 측정계(일본, 비코사 제조 「Dektak6m」)로 측정하고, 소성 전 막 두께로 하였다. 다음에, 구리 페이스트의 경우에는, 그대로 소성하는 것도 가능하지만, 경우에 따라서는 각종 열처리 온도 하에서 연속 건조로(乾燥爐)를 사용하여 공기 중에서 60분 처리한 후, 연속 소성로(燒成爐)를 사용하여 질소 분위기 하에서, 피크 온도 900℃의 조건 하에서 소성하였다. 피크 온도 하에서의 유지 시간은 10분간이었다. 소성로의 투입구로부터 출구까지의 기판의 체류 시간은 60분이었다. 한편, 은 페이스트의 경우에는 소성 전의 열처리가 불필요하였으나, 소성 온도에 따라 체적 변화율이 상이하므로, 필요에 따라 소성 온도를 변경할 수 있다. 그리고, 구리 페이스트의 소성과 마찬가지로, 소정의 피크 온도에서의 유지 시간은 10분간, 소성로에서의 체류 시간은 60분이었다. 소성 후의 패턴의 두께를 촉침식 막 두께 측정계로 측정하고, 하기 식에서 소성 전후의 막 두께 값을 비교하여, 체적 변화율(%)을 구하였다. 체적 변화율(%)이 마이너스의 수치이면, 체적은 감소(수축)하고 있는 것을 나타내고, 반대로 체적 변화율(%)이 플러스의 수치이면, 체적은 증가하고 있는 것을 나타낸다.
체적 변화율(%)=[(소성 후 막 두께―소성 전 막 두께)/소성 전 막 두께]×100.
[Cu 페이스트의 조제 방법]
(원료)
중심 입경(D50) 7㎛의 Cu 입자: 일본, 미츠이 금속 광업(주) 제조
중심 입경(D50) 0.8㎛의 Cu 입자: 일본, 미츠이 금속 광업(주) 제조
유리 입자 A: 평균 입경 3㎛의 붕규산 아연계 유리 분말, 연화점(軟化点) 565℃
유기 비히클 A: 유기 바인더인 아크릴 수지와, 유기 용매인 카르비톨 및 테르피네올의 혼합 용매(질량비 1:1)를, 유기 바인더: 유기 용매=1:2의 질량비로 혼합한 혼합물.
(Cu 페이스트의 조제예)
표 1에 나타낸 조성으로 각 성분을 배합하고, 믹서에 의해 혼합한 후, 3개의 롤로 균일하게 혼련함으로써, 도체 페이스트(Cu 페이스트)를 조제하고, 900℃에서 소성 전후의 체적 변화율을 측정하였다. 또한, 소성 전에 각종 온도로 열처리 한 경우의 체적 변화율도 측정하였다. 결과를 표 1에 나타낸다.
Figure pct00001
조제한 Cu 페이스트 중, Cu 페이스트 1의 240℃ 열처리품은 체적 변화율이 플러스 방향으로 크고, Cu 페이스트 4(소성 전에 열처리하고 있지 않은 페이스트)는 체적 변화율이 마이너스 방향으로 컸다.
[Ag 페이스트의 조제 방법]
(원료)
중심 입경(D50) 2.5㎛의 Ag 입자: 일본, 미츠이 금속 광업(주) 제조
중심 입경(D50) 0.25㎛의 Ag 입자: 일본, 미츠이 금속 광업(주) 제조
유리 입자 B: 비스무트계 유리(Bi2O3―ZnO―B2O3), 비스무트 함유량은 산화 비스무트 환산으로 81 질량%, 연화점 460℃
유기 비히클 B: 에틸 셀룰로오스 수지 10 중량% 함유의 카르비톨 용액
유기 비히클 C: 펜탄디올
그리고, 중심 입경(D50) 30㎚의 Ag 나노 입자는, 이하의 방법으로 조제하였다.
질산은 66.8g, 아세트산[일본, 와코 순약 공업(주) 제조] 10g, 고분자 분산제[일본, 빅크케미사 제조 「디스퍼빅(DISPERBYK) 190」, 친수성 유닛인 폴리에틸렌옥사이드쇄(oxide chain)와 소수성 유닛인 알킬기를 가지는 양 친매성(親媒性) 분산제, 용매: 물, 불휘발성 성분 40 질량%, 산가(酸價) 10 mgKOH/g, 아민가 0] 2g를, 이온 교환수 1000g에 투입하고, 격하게 교반하였다. 이에 2―디메틸아미노 에탄올[일본, 와코 순약 공업(주) 제조] 100g를 부가한 후, 70℃에서 2시간 가열 교반하였다. 이 반응물을 고속 원심 분리기[일본, (주) 코크산 제조 「H―200 SERIES」]를 사용하고, 7000rpm으로 1시간 원심 분리하고, 보호 콜로이드에 의해 보호된 은나노 입자가 응집된 침전물을 회수하였다. 투과형 전자 현미경(TEM)에 의한 측정에 의하면, 얻어진 은나노 입자의 중심 입경은 30㎚였다.
또한, 보호 콜로이드의 함유량을 열중량 측정 장치[TG/DTA, 일본, 세이코 인스트루먼트(주) 제조 「EXSTAR6000」]에 의해 측정한 바, 은 100 질량부에 대하여 3질량부의 함유율이었다. 그리고, TG/DTA에 의한 측정은, 1분간에 10℃의 속도로 30℃로부터 550℃까지 시료를 승온시키는 조건 하에서 행하고, 이 때의 질량 감소로부터 보호 콜로이드의 함유량을 산출하였다.
(Ag 페이스트의 조제예)
표 2에 나타낸 조성으로 각 성분을 배합하고, 믹서에 의해 혼합한 후, 3개의 롤로 균일하게 혼련함으로써, 도체 페이스트(Ag 페이스트)를 조제하고, 표 2에 나타낸 온도로 소성한 전후의 체적 변화율을 측정하였다. 결과를 표 2에 나타낸다.
Figure pct00002
조제한 Ag 페이스트 중, Ag 페이스트 4의 850℃ 소성품 및 Ag 페이스트 5의 600℃ 소성품은 체적 변화율이 ―10% 이하이며, 크게 수축되었다.
실시예 1∼실시예 37 및 비교예 1∼비교예 16
(기판의 준비)
사이즈가 50㎜×50㎜×0.5㎜t의 96% 알루미나 기판[일본, 닛코(주) 제조]을 준비하였다. 알루미나 기판에는 레이저에 의해 구멍 직경 φ0.2㎜의 스루홀(through hole)[관통공(비아)]을 다수개 형성하였다.
(구멍부 벽면으로의 금속막의 형성)
활성 금속 등의 금속 재료를, 알루미나 기판의 표면 및 스루홀의 내측 벽면에, 스퍼터링 장치[일본, 캐논 아네르바(주) 제조 「E―200S」]를 사용하여, 전압 200W, 아르곤 가스 0.5Pa, 기판의 가열 200℃의 조건 하에서 스퍼터링했다. 사용한 금속 재료 종류 및 형성된 막의 평균 두께를 표 3∼표 6에 나타낸다. 복수 종류의 금속 재료를 사용하는 경우에는, 순차적으로 스퍼터링 작업을 행하였다. 그리고, 실시예 16의 금속 종류는 Ti와 W와의 합금이다.
(어닐링 처리)
어닐링 처리를 행하는 경우에는, 스퍼터링에 의해 금속막을 형성한 후, 알루미나 기판을 질소 분위기의 연속 소성로에 투입하고, 피크 온도 900℃에서 10분간 유지하는 조건으로 어닐링 처리를 행하였다[소성로 중의 기판의 인아웃(in―out) 시간은 60분].
(금속 페이스트에 의한 비아 충전)
스루홀 기판을 스크린 인쇄기[일본, 마이크로·텍(주) 제조]의 흡착 테이블 상에 세팅하고, 기판의 아래에 금속 페이스트(Cu 페이스트 또는 Ag 페이스트)의 유출을 방지하기 위해 약 봉지를 설치하였다. 금속 페이스트를 직접 기판의 표면에 탑재하고, 인쇄 충전을 행하였다.
(건조)
충전 후의 기판을 120℃의 송풍 건조기로 20분간 건조하였다.
(소성 전 열처리)
Cu 페이스트에 있어서는, 표 3∼표 5의 「열처리 온도」란에 나타낸 온도로, 연속 건조로에서 공기 중 1시간 열처리를 행하여, 소성 시의 소결 체적 변화율을 조정하였다.
(소성)
Cu 페이스트의 경우에는 질소 분위기 하, Ag 페이스트의 경우에는 대기 하에서, 인아웃 시간 60분, 표 3∼표 6에 나타낸 피크 온도, 유지 시간 10분의 조건 하에서 소성을 행하였다. Ag 페이스트의 경우에는, 소성 온도의 조정에 의해 도체 페이스트의 소성 체적 변화율을 조정하였다.
(랩 연마)
소성 후의 기판을, 랩 연마에 의해 양면 각 0.1㎜를 연마한 후, 경면(鏡面) 연마에 의해 표면 거칠기 Ra를 0.05㎛ 이하로 하였다.
얻어진 비아 충전 기판의 평가 결과를 표 3∼표 6에 나타낸다.
Figure pct00003
Figure pct00004
Figure pct00005
Figure pct00006
표 3의 결과로부터 명백한 바와 같이, 소성 전후의 체적 변화율이 ―10%∼20%인 Cu 페이스트를 사용하여, 활성 금속층을 포함하는 금속막에 도전 비아부를 형성하면, 보이드나 간극이 없는 치밀하며, 또한 양호한 기밀성이 있는 도전 비아부가 형성되었다. 특히, 실시예 1과 실시예 2, 실시예 5와 실시예 6, 및 실시예 9와 실시예 10을 각각 비교한 결과로부터 명백한 바와 같이, 소성 전에 어닐링 처리를 행함으로써, 구멍 벽면과의 접합이 치밀하게 되어, 밀착력이 더욱 향상되었다. 또한, 배리어층 상에 또한 접합층으로서 Cu막을 형성한 실시예 5, 실시예 6은, 더욱 양호한 밀착력을 얻을 수 있었다. 한편, 배리어층을 가지고 있지 않은 실시예 12∼실시예 15는, 밀착력이 낮았다.
표 4의 결과로부터 명백한 바와 같이, 활성 금속층을 가지지 않는 비아 충전 기판에서는, 보이드나 간극이 발생하여, 기밀성이 낮았다. 또한, 충전 도체와 기판과의 사이의 밀착력도, 비교예 3 이외에는 낮았다. 비교예 3은, 페이스트 중에 배합하고 있는 유리 성분이 직접 구멍의 기판 벽면에 접촉하고, 유리 성분의 바인더 효과에 의해 밀착성을 발휘하였다. 이들 비교예는, 구멍 내의 기판 벽면에 안정적으로 밀착된 금속층이 존재하지 않으므로, 도체 페이스트를 소성할 때, 충전 금속과 기판 벽면과의 습윤성이 저하되고, 충전 금속과 벽면과의 사이에 간극이나 보이드가 쉽게 생겨, 기밀성이 저하되기 때문이다. 비교예 5∼비교예 7은, 벽면에 Pd막을 형성하였으나, Pd는 활성 금속이 아니고 세라믹스 기판과 반응하지 않으므로, 소성 시에 충전 도체와의 합금화에 의해 용이하게 기판 벽면으로부터 벗겨져, 습윤성 향상의 효과를 유지할 수 없다.
표 5의 결과로부터 명백한 바와 같이, 도체 페이스트의 소결 체적 변화율이 ―10%∼+20%의 범위에서는, 양호한 결과가 얻어졌다. 그러나, 소결 체적 변화율이 마이너스 방향으로 너무 크거나, 플러스 방향으로 너무 큰 Cu 페이스트를 사용한 비교예 8∼비교예 10에서는, 밀착력은 낮지 않지만, 보이드나 간극이 발생하여, 양호한 기밀성이 얻어지지 않았다.
표 6의 결과로부터 명백한 바와 같이, 소성 전후의 체적 변화율이 ―10%∼20%인 Ag 페이스트를 사용하여, 활성 금속층을 포함하는 금속막에 도전 비아부를 형성한 실시예 25∼실시예 37에서는, 보이드나 간극이 없는 치밀한 도전 비아부가 형성되어, 양호한 기밀성을 얻을 수 있었다. 한편, 체적 변화율이 마이너스 방향으로 너무 큰 Ag 페이스트를 사용한 비교예 11 및 비교예 12에서는, 보이드나 간극이 발생하여, 기밀성이 낮았다. 또한, 활성 금속층을 가지지 않는 비교예 13∼비교예 16에서도, 보이드나 간극이 발생하여, 기밀성이 낮았다.
실시예 38∼실시예 39
96% 알루미나 기판의 대신에 질화 알루미늄 기판[일본, (주) 마루와(MARUWA)사 제조, 열전도율 170 W/m·K]을 사용하는 이외에는 실시예 1 및 실시예 25와 마찬가지로 하여 비아 충전 기판을 제조하여, 평가한 결과, 실시예 1 및 실시예 25와 동일한 평가였다.
본 발명을 상세하게, 또한 특정한 실시형태를 참조하여 설명하였으나, 본 발명의 정신과 범위를 일탈하지 않고, 다양한 수정이나 변경을 가할 수 있는 것은, 당업자에게 있어서 명백하다.
본 출원은 2015연 9월 24일자 출원의 일본, 특허 출원 제2015―187367에 기초한 것이며, 그 내용은 여기에 참조로서 원용된다.
본 발명의 비아 충전 기판은 회로 기판, 전자 부품, 반도체 패키지의 기판 등에 사용할 수 있다.

Claims (14)

  1. 구멍부를 가지는 절연성 기판의 구멍부 벽면에 활성 금속을 포함하는 금속막을 형성하는 금속막 형성 공정;
    소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트를, 상기 금속막을 형성한 구멍부에 충전하는 충전 공정; 및
    상기 도체 페이스트가 충전된 상기 절연성 기판을 소성하는 소성 공정;을 포함하는 비아 충전 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 금속막 형성 공정에서, 상기 구멍부 벽면에, Ti, Zr, Nb, Ta, Cr, Mn 및 Al로 이루어지는 군으로부터 선택된 적어도 1종의 활성 금속 또는 상기 활성 금속을 포함하는 합금을 포함하는 활성 금속층을 형성하는, 비아 충전 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 금속막 형성 공정에서, 상기 활성 금속층 상에, Mo, W, Ni, Pd 및 Pt로 이루어지는 군으로부터 선택된 적어도 1종의 금속 또는 상기 금속을 포함하는 합금을 포함하는 비투과층을 더 형성하는, 비아 충전 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속막 형성 공정에서, 상기 도체 페이스트와 접촉하는 가장 표면에, 상기 도체 페이스트에 포함되는 금속과 동일하거나 또는 합금화 가능한 금속을 포함하는 접합층을 형성하는, 비아 충전 기판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 금속막 형성 공정에서, 물리 증착법으로 금속막을 형성하는, 비아 충전 기판의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 충전 공정의 전공정으로서, 불활성 가스 분위기 중에서, 400℃ 이상, 또한 상기 금속막을 구성하는 모든 금속 종류 중에서 가장 저융점의 금속의 융점, 및 상기 금속막을 구성하는 합금의 융점 중 낮은 쪽의 융점 이하의 온도로 상기 금속막을 가열하는 어닐링 공정를 더 포함하는 비아 충전 기판의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 도체 페이스트가 금속 입자 및 유기 비히클을 포함하고, 상기 금속 입자가 입경 1㎛ 미만의 금속 소립자(小粒子)와 입경 1∼50㎛의 금속 대립자(大粒子)를 포함하며, 또한 상기 유기 비히클의 비율이 페이스트 전체에 대하여 40 체적% 이하인, 비아 충전 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 금속 입자가, Cu, Ag, Ni, Au, Pt 및 Al로 이루어지는 군으로부터 선택된 적어도 1종의 금속 또는 상기 금속을 포함하는 합금인, 비아 충전 기판의 제조 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 금속 소립자가 입경 100㎚ 이하의 금속 나노 입자를 포함하는, 비아 충전 기판의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 도체 페이스트가 유리 성분을 포함하지 않는, 비아 충전 기판의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 절연성 기판이 세라믹스 기판, 유리 기판, 실리콘 기판 또는 법랑 기판인, 비아 충전 기판의 제조 방법.
  12. 구멍부를 가지는 절연성 기판;
    상기 구멍부 벽면에 형성된 활성 금속을 포함하는 금속막; 및
    상기 금속막이 형성된 상기 구멍부에 충전되고, 또한 소성 전후의 체적 변화율이 ―10%∼20%인 도체 페이스트;를 포함하는, 비아 충전 기판 전구체.
  13. 구멍부를 가지는 절연성 기판과, 상기 구멍부 벽면에 형성된 활성 금속을 포함하는 금속막과, 상기 금속막이 형성된 상기 구멍부에 충전된 도체로 형성된 도전 비아부를 구비하는 비아 충전 기판으로서,
    상기 금속막은 활성 금속층과, 비투과층 및/또는 접합층을 포함하고,
    상기 활성 금속층은 상기 절연성 기판의 구멍부 벽면에 형성되고, Ti, Zr, Nb, Ta, Cr, Mn 및 Al로 이루어지는 군으로부터 선택된 적어도 1종의 활성 금속 또는 상기 활성 금속을 포함하는 합금을 포함하며,
    상기 비투과층은 상기 활성 금속층 상에 형성되고, Mo, W, Ni, Pd 및 Pt로 이루어지는 군으로부터 선택된 적어도 1종의 금속 또는 상기 금속을 포함하는 합금을 포함하고, 또한
    상기 접합층은 상기 도전 비아부와 접촉하는 가장 표면에 형성되며, 상기 도전 비아부에 포함되는 금속과 동일하거나 또는 합금화 가능한 금속을 포함하는, 비아 충전 기판.
  14. 제13항에 있어서,
    상기 절연성 기판이 금속 산화물을 포함하고, 또한 상기 활성 금속층은 상기 구멍부 벽면 측에 활성 금속의 산화물로 형성된 층을 구비하는, 비아 충전 기판.
KR1020187007947A 2015-09-24 2016-09-21 비아 충전 기판과 그 제조 방법 및 전구체 KR102082838B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-187367 2015-09-24
JP2015187367A JP6541530B2 (ja) 2015-09-24 2015-09-24 ビア充填基板並びにその製造方法及び前駆体
PCT/JP2016/077805 WO2017051816A1 (ja) 2015-09-24 2016-09-21 ビア充填基板並びにその製造方法及び前駆体

Publications (2)

Publication Number Publication Date
KR20180043320A true KR20180043320A (ko) 2018-04-27
KR102082838B1 KR102082838B1 (ko) 2020-02-28

Family

ID=58386782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187007947A KR102082838B1 (ko) 2015-09-24 2016-09-21 비아 충전 기판과 그 제조 방법 및 전구체

Country Status (6)

Country Link
US (1) US10517178B2 (ko)
JP (1) JP6541530B2 (ko)
KR (1) KR102082838B1 (ko)
CN (1) CN108141966A (ko)
TW (1) TWI624203B (ko)
WO (1) WO2017051816A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623941B2 (ja) 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
US10120111B2 (en) * 2016-12-14 2018-11-06 Google Llc Thin ceramic imaging screen for camera systems
US10763165B2 (en) 2017-04-18 2020-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive powder formation method, device for forming conductive powder, and method of forming semiconductor device
JP6381731B1 (ja) * 2017-04-25 2018-08-29 株式会社マテリアル・コンセプト 銅電極を有する電子部品
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
KR102211998B1 (ko) * 2019-04-10 2021-02-04 주식회사 디아이티 상이한 열팽창 계수를 갖는 상하면을 구비한 다층 세라믹 기판 및 그의 제조 방법
JPWO2021171551A1 (ko) * 2020-02-28 2021-09-02
CN114080868A (zh) * 2020-06-05 2022-02-22 三之星机带株式会社 通孔填充基板的制造方法以及导电糊的套装
CN112018030A (zh) * 2020-08-11 2020-12-01 安徽蓝讯通信技术有限公司 一种基板通孔的填充方法
JP7424340B2 (ja) * 2021-04-02 2024-01-30 株式会社村田製作所 導電性ペースト、積層セラミックコンデンサの製造方法、積層セラミックコンデンサ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308182A (ja) 1992-04-01 1993-11-19 Nec Corp 膜回路基板の製造方法
JP2004327508A (ja) * 2003-04-22 2004-11-18 Hitachi Ltd 金属ビアホールを有する回路基板の製造方法及び回路基板
JP2006203112A (ja) 2005-01-24 2006-08-03 Tateyama Kagaku Kogyo Kk 電子素子用基板とその製造方法
JP2009059744A (ja) 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法
JP2010108917A (ja) 2008-09-30 2010-05-13 Mitsuboshi Belting Ltd スルーホール充填用銅導体ペースト、銅導体スルーホール充填基板の製造方法、銅導体スルーホール充填基板、回路基板、電子部品、半導体パッケージ
JP2011077177A (ja) 2009-09-29 2011-04-14 Mitsuboshi Belting Ltd 穴埋め用導体ペースト、導体穴埋め基板、導体穴埋め基板の製造方法、回路基板、電子部品、半導体パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892974B2 (en) * 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
TW200507218A (en) 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
US20050085084A1 (en) * 2003-10-16 2005-04-21 Chang Edward Y. Method of fabricating copper metallization on backside of gallium arsenide devices
JP4805621B2 (ja) * 2005-07-07 2011-11-02 株式会社ノリタケカンパニーリミテド 導電性ペースト
JP5014642B2 (ja) * 2006-02-16 2012-08-29 株式会社トクヤマ リード内蔵メタライズドセラミックス基板およびパッケージ
FR2928934B1 (fr) * 2008-03-20 2011-08-05 Total France Lubrifiant marin

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308182A (ja) 1992-04-01 1993-11-19 Nec Corp 膜回路基板の製造方法
JP2004327508A (ja) * 2003-04-22 2004-11-18 Hitachi Ltd 金属ビアホールを有する回路基板の製造方法及び回路基板
JP2006203112A (ja) 2005-01-24 2006-08-03 Tateyama Kagaku Kogyo Kk 電子素子用基板とその製造方法
JP2009059744A (ja) 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法
JP2010108917A (ja) 2008-09-30 2010-05-13 Mitsuboshi Belting Ltd スルーホール充填用銅導体ペースト、銅導体スルーホール充填基板の製造方法、銅導体スルーホール充填基板、回路基板、電子部品、半導体パッケージ
JP2011077177A (ja) 2009-09-29 2011-04-14 Mitsuboshi Belting Ltd 穴埋め用導体ペースト、導体穴埋め基板、導体穴埋め基板の製造方法、回路基板、電子部品、半導体パッケージ

Also Published As

Publication number Publication date
US10517178B2 (en) 2019-12-24
CN108141966A (zh) 2018-06-08
TWI624203B (zh) 2018-05-11
TW201722233A (zh) 2017-06-16
WO2017051816A1 (ja) 2017-03-30
KR102082838B1 (ko) 2020-02-28
JP6541530B2 (ja) 2019-07-10
US20180249581A1 (en) 2018-08-30
JP2017063109A (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
KR20180043320A (ko) 비아 충전 기판과 그 제조 방법 및 전구체
US9215801B2 (en) Via-holed ceramic substrate, metallized via-holed ceramic substrate, and method for manufacturing the same
US9301390B2 (en) Process for producing metallized substrate, and metallized substrate
CN113632217A (zh) 氮化硅基板、氮化硅-金属复合体、氮化硅电路基板及半导体封装件
EP3109222B1 (en) Ceramic circuit board
JP2003055034A (ja) 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
JP6774898B2 (ja) 貫通電極を有する両面配線基板及びその製造方法
US20230068210A1 (en) Brazing material, method for producing the same, and method for producing metal-ceramics bonded substrate
JP6936040B2 (ja) メタライズ基板及びその製造方法
EP3203514B1 (en) Substrate for power module with silver underlayer and power module
JP7512235B2 (ja) ビア充填基板
CN114080868A (zh) 通孔填充基板的制造方法以及导电糊的套装
JP3518841B2 (ja) 基板およびその製造方法
TW201831433A (zh) 陶瓷電路板及其製造方法
JP2012164784A (ja) 積層セラミック電子部品
JP4126588B2 (ja) 金属化層を有する窒化アルミニウム焼結体及びその製造方法
JPH10279377A (ja) メタライズ組成物およびそれを用いた窒化アルミニウム基板の製造方法
JP2019165155A (ja) 窒化アルミニウム回路基板及びその製造方法
JP2004175600A (ja) 金属化層を有する窒化アルミニウム焼結体の製造方法
JP2004014597A (ja) 金属化層を有する窒化アルミニウム焼結体の製造方法
JP2004237642A (ja) 金属化層を有するセラミックス焼結体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant