KR20170136614A - Capacitor and manufacturing method thereof - Google Patents

Capacitor and manufacturing method thereof Download PDF

Info

Publication number
KR20170136614A
KR20170136614A KR1020177032719A KR20177032719A KR20170136614A KR 20170136614 A KR20170136614 A KR 20170136614A KR 1020177032719 A KR1020177032719 A KR 1020177032719A KR 20177032719 A KR20177032719 A KR 20177032719A KR 20170136614 A KR20170136614 A KR 20170136614A
Authority
KR
South Korea
Prior art keywords
capacitor
dielectric layer
upper electrode
substrate
layer
Prior art date
Application number
KR1020177032719A
Other languages
Korean (ko)
Inventor
고이찌 간료
노리유끼 이노우에
히로마사 사에끼
다께오 아라까와
가즈오 하또리
켄 이또
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170136614A publication Critical patent/KR20170136614A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0036—Formation of the solid electrolyte layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/028—Organic semiconducting electrolytes, e.g. TCNQ

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 다공부를 갖는 도전성 금속 기재와, 다공부 위에 위치하는 유전체층과, 유전체층 위에 위치하는 상부 전극을 갖고 이루어지고, 한쪽의 주면측에만 정전 용량 형성부를 갖는 콘덴서를 제공한다.The present invention provides a capacitor having a conductive metal substrate having a multi-layered structure, a dielectric layer disposed on the dielectric layer, and an upper electrode positioned on the dielectric layer, and having a capacitance forming portion on only one main surface side.

Description

콘덴서 및 그 제조 방법Capacitor and manufacturing method thereof

본 발명은 콘덴서 및 그 제조 방법에 관한 것이다.The present invention relates to a capacitor and a manufacturing method thereof.

최근, 전자 기기의 고밀도 실장화에 수반하여, 보다 고정전 용량을 갖는 콘덴서가 요구되고 있다. 이와 같은 콘덴서로서, 예를 들어 특허문헌 1에는, 밸브 작용 금속을 포함하는 양극 기체의 표면에 유전체 산화 피막층을 갖고, 유전체 산화 피막층 위에 고체 전해질층, 또한 도전체층이 형성된 단판 콘덴서 소자를 적층한 적층형 고체 전해 콘덴서가 개시되어 있다. 또한, 콘덴서의 제조 방법으로서, 특허문헌 2에는, 밸브 작용 금속을 포함하는 다공질의 양극체를 소정의 간격으로 연속하여 형성한 후프 형상으로 하고, 이 양극체의 표면에 유전체 산화 피막층을 형성하고, 계속해서 이 유전체 산화 피막층 위에 고체 전해질층을 형성한 후, 이 고체 전해질층 위에 카본과 은 페인트를 포함하는 음극층을 형성하여 콘덴서 소자를 제작하는 고체 전해 콘덴서의 제조 방법이 개시되어 있다.2. Description of the Related Art In recent years, with the mounting of high-density electronic devices, capacitors having a fixed total capacitance are required. As such a capacitor, for example, in Patent Document 1, there is disclosed a stacked-layer type capacitor having a dielectric oxide film layer on the surface of a cathode substrate containing a valve-acting metal and a solid electrolyte layer and a conductor layer formed on the dielectric oxide film layer A solid electrolytic capacitor is disclosed. As a method for producing a capacitor, Patent Document 2 discloses a method of manufacturing a capacitor by forming a porous anode body containing a valve acting metal in a hoop shape formed continuously at a predetermined interval, forming a dielectric oxide film layer on the surface of the anode body, There is disclosed a method of manufacturing a solid electrolytic capacitor in which a solid electrolyte layer is formed on the dielectric oxide film layer and then a negative electrode layer containing carbon and silver paint is formed on the solid electrolyte layer to produce a capacitor element.

일본 특허 공개 제2010-28139호 공보Japanese Patent Application Laid-Open No. 2010-28139 일본 특허 공개 제2002-15957호 공보Japanese Patent Application Laid-Open No. 2002-15957

특허문헌 1의 콘덴서는, 양극 기판의 주위를 덮도록 유전체 산화 피막층, 고체 전해질층 및 전극층이 형성된 구조로 되어 있고, 양극 기판의 2개의 주면 및 4개의 측면 중, 1개의 측면을 제외한 5면에 상기의 층을 형성할 필요가 있기 때문에, 제조 방법이 곤란해진다.The condenser of Patent Document 1 has a structure in which a dielectric oxide film layer, a solid electrolyte layer and an electrode layer are formed so as to cover the periphery of the positive electrode substrate. Of the two main surfaces and four side surfaces of the positive electrode substrate, Since it is necessary to form the above-mentioned layer, the manufacturing method becomes difficult.

마찬가지로, 특허문헌 2의 콘덴서 제조 방법도, 양극체로서의 판의 5면에 유전체층 및 전극층을 형성할 필요가 있고, 1면을 비노출, 5면을 노출 상태로 하기 위해, 소체를 빗살 형상으로 연결시킨 구조체로서 가공할 필요가 있다. 이 경우, 빗살 형상은 평판과 비교하여 취급이 어렵고, 또한, 빗살의 창살부(빗살을 연결하는 부분)가 필요로 되어, 취득 개수도 적어진다.Similarly, in the method of manufacturing a capacitor in Patent Document 2, it is also necessary to form a dielectric layer and an electrode layer on five surfaces of a plate as an anode body. In order to uncover one surface and expose five surfaces, It is necessary to process it as a structure. In this case, the comb shape is difficult to handle as compared with the flat plate, and a grate portion (a portion connecting the comb teeth) of the comb is required, and the number of gates is also reduced.

본 발명의 목적은, 제조가 용이하고, 또한 기판의 단위 면적당의 취득 개수를 많게 할 수 있는 콘덴서 및 그 제조 방법을 제공하는 것에 있다.An object of the present invention is to provide a capacitor which is easy to manufacture and which can increase the number of substrates to be obtained per unit area and a manufacturing method thereof.

본 발명자들은, 상기 문제를 해소하기 위해 예의 검토한 결과, 콘덴서에 있어서, 도전성 금속 기재의 한쪽의 주면 위에만 정전 용량 형성부를 형성함으로써, 예를 들어 유전체층을 형성함으로써, 보다 용이하고 또한 효율적으로 콘덴서를 제조하는 것이 가능해지는 것을 발견하였다.Means for Solving the Problems The inventors of the present invention have made intensive investigations in order to solve the above problems. As a result, the present inventors have found that, by forming a dielectric layer only on one main surface of a conductive metal substrate, It has become possible to produce a polyvinyl alcohol copolymer.

본 발명의 제1 요지에 따르면,According to a first aspect of the present invention,

다공부를 갖는 도전성 금속 기재와,A conductive metal substrate having a multi-

다공부 위에 위치하는 유전체층과,A dielectric layer disposed on the dielectric layer,

유전체층 위에 위치하는 상부 전극을 갖고 이루어지고,And an upper electrode positioned on the dielectric layer,

한쪽의 주면측에만 정전 용량 형성부를 갖는 콘덴서가 제공된다.A capacitor having a capacitance forming portion on only one main surface side is provided.

본 발명의 제2 요지에 따르면,According to a second aspect of the present invention,

다공 금속층을 갖는 도전성 기판을 준비하고,A conductive substrate having a porous metal layer was prepared,

상기 도전성 기판의 한쪽의 주면에 있어서,On one main surface of the conductive substrate,

상기 다공 금속층을 분단하는 홈부를 형성하여, 복수의 다공부를 형성하고,A groove portion for dividing the porous metal layer is formed to form a plurality of pores,

상기 다공부를 덮도록 유전체층을 형성하고,Forming a dielectric layer so as to cover the above-

상기 유전체층 위에 상부 전극을 형성하는 것을 포함하는 콘덴서의 제조 방법이 제공된다.And forming an upper electrode on the dielectric layer.

본 발명에 따르면, 콘덴서의 측면에, 유전체층, 전극 등을 형성할 필요가 없고, 제조 시에 기재의 측면을 노출시킬 필요가 없으므로, 종래와 같이 기재를 빗살형상으로 할 필요가 없어, 제조가 용이하고, 또한 기재의 단위 면적당의 소자의 취득 개수가 많아진다.According to the present invention, there is no need to form a dielectric layer, an electrode, or the like on the side surface of the capacitor, and it is not necessary to expose the side surface of the base material at the time of production, And the number of elements per unit area of the substrate is increased.

도 1의 (a)는 본 발명의 하나의 실시 형태에 있어서의 콘덴서(1)의 개략 단면도이고, 도 1의 (b)는 콘덴서(1)의 도전성 금속 기판의 개략 평면도이다.
도 2의 (a)는 도 1의 콘덴서의 고공극률부의 확대도이고, 도 2의 (b)는 고공극률부에 있어서의 층 구조를 모식적으로 도시하는 도면이다.
도 3은 도 1에 도시한 콘덴서(1)의 제조 방법을 설명하는 도면이다. 도 3의 (a)는 집합 기판의 개략 사시도이고, 도 3의 (b)는 x-x선을 따른 개략 단면도이다.
도 4는 도 3에 이어지는 공정을 설명하는 도면이다. 도 4의 (a)는 집합 기판의 개략 사시도이고, 도 4의 (b)는 x-x선을 따른 개략 단면도이다.
도 5는 도 4에 이어지는 공정을 설명하는 도면이다. 도 5의 (a)는 집합 기판의 개략 사시도이고, 도 5의 (b)는 x-x선을 따른 개략 단면도이다.
도 6은 도 5에 이어지는 공정을 설명하는 도면이다. 도 6의 (a)는 집합 기판의 개략 사시도이고, 도 6의 (b)는 x-x선을 따른 개략 단면도이다.
도 7은 도 6에 이어지는 공정을 설명하는 도면이다. 도 7의 (a)는 집합 기판의 개략 사시도이고, 도 7의 (b)는 x-x선을 따른 개략 단면도이다.
도 8은 도 7에 이어지는 공정을 설명하는 도면이다. 도 8의 (a)는 집합 기판의 개략 사시도이고, 도 8의 (b)는 x-x선을 따른 개략 단면도이다.
도 9는 실시예 1의 콘덴서의 개략 단면도이다.
도 10은 실시예 3의 콘덴서의 개략 단면도이다.
도 11은 실시예 4의 콘덴서의 개략 단면도이다.Fig. 1 (a) is a schematic cross-sectional view of a capacitor 1 according to one embodiment of the present invention, and Fig. 1 (b) is a schematic plan view of a conductive metal substrate of a capacitor 1. Fig.
2 (a) is an enlarged view of the high porosity portion of the capacitor of Fig. 1, and Fig. 2 (b) is a view schematically showing the layer structure of the high porosity portion.
Fig. 3 is a view for explaining a manufacturing method of the capacitor 1 shown in Fig. Fig. 3 (a) is a schematic perspective view of the assembly substrate, and Fig. 3 (b) is a schematic cross-sectional view along the xx line.
Fig. 4 is a view for explaining the process subsequent to Fig. 3. Fig. Fig. 4 (a) is a schematic perspective view of the assembly substrate, and Fig. 4 (b) is a schematic cross-sectional view along the xx line.
Fig. 5 is a view for explaining the process subsequent to Fig. 4. Fig. 5 (a) is a schematic perspective view of the assembly board, and Fig. 5 (b) is a schematic cross-sectional view along the xx line.
Fig. 6 is a view for explaining the process subsequent to Fig. 5; 6 (a) is a schematic perspective view of the assembly substrate, and Fig. 6 (b) is a schematic cross-sectional view along the xx line.
FIG. 7 is a view for explaining the process subsequent to FIG. 6. FIG. 7 (a) is a schematic perspective view of the assembly board, and Fig. 7 (b) is a schematic cross-sectional view along the xx line.
Fig. 8 is a view for explaining the process subsequent to Fig. 7. Fig. Fig. 8A is a schematic perspective view of the assembly substrate, and Fig. 8B is a schematic cross-sectional view along the xx line.
9 is a schematic sectional view of a capacitor according to the first embodiment.
10 is a schematic cross-sectional view of a capacitor according to the third embodiment.
11 is a schematic cross-sectional view of a capacitor according to the fourth embodiment.

본 발명의 콘덴서에 대하여, 이하, 도면을 참조하면서 상세하게 설명한다. 단, 본 실시 형태의 콘덴서 및 각 구성 요소의 형상 및 배치 등은, 도시하는 예에 한정되지 않는다.The capacitor of the present invention will be described in detail below with reference to the drawings. However, the shape and arrangement of the capacitor and each constituent element of the present embodiment are not limited to those shown in the drawings.

본 실시 형태의 콘덴서(1)의 개략 단면도를 도 1의 (a)에 도시하고, 도전성 금속 기재(2)의 개략 평면도를 도 1의 (b)에 도시한다. 또한, 도전성 금속 기재(2)의 고공극률부(12)의 확대 개략 단면도를 도 2의 (a)에 도시하고, 고공극률부(12), 유전체층(4) 및 상부 전극(6)의 층 구조를 도 2의 (b)에 모식적으로 도시한다.A schematic sectional view of the capacitor 1 of the present embodiment is shown in Fig. 1 (a), and a schematic plan view of the conductive metal base 2 is shown in Fig. 1 (b). 2 (a) is an enlarged schematic sectional view of the high porosity portion 12 of the conductive metal base material 2 and shows a layer structure of the high porosity portion 12, the dielectric layer 4 and the upper electrode 6 Is schematically shown in Fig. 2 (b).

도 1의 (a), 도 1의 (b), 도 2의 (a) 및 도 2의 (b)에 도시된 바와 같이, 본 실시 형태의 콘덴서(1)는, 대략 직육면체 형상을 갖고 있고, 개략적으로는, 도전성 금속 기재(2)와, 도전성 금속 기재(2) 위에 형성된 유전체층(4)과, 유전체층(4) 위에 형성된 상부 전극(6)을 갖고 이루어진다. 도전성 금속 기재(2)는 한쪽의 주면측에 상대적으로 공극률이 높은 고공극률부(12)와, 상대적으로 공극률이 낮은 저공극률부(14)를 갖는다. 고공극률부(12)는 도전성 금속 기재(2)의 제1 면의 중앙부에 위치하고, 그 주위에는, 저공극률부(14)가 위치하고 있다. 즉, 저공극률부(14)는 고공극률부(12)를 둘러싸고 있다. 고공극률부(12)는 다공 구조를 갖고 있고, 즉, 본 발명의 다공부에 상당한다. 또한, 도전성 금속 기재(2)는 다른 쪽의 주면측에 지지부(10)를 갖는다. 즉, 고공극률부(12) 및 저공극률부(14)는 도전성 금속 기재(2)의 제1 면을 구성하고, 지지부(10)는 도전성 금속 기재(2)의 제2 면을 구성한다. 제1 면은 상기 한쪽의 주면이고, 제2 면은 상기 다른 쪽의 주면이다. 제2 면은 제1 면과 반대측의 면이다. 도 1의 (a)에 있어서, 제1 면은 도전성 금속 기재(2)의 상면이고, 제2 면은 도전성 금속 기재(2)의 하면이다. 콘덴서(1)의 말단부에 있어서, 유전체층(4)과 상부 전극(6) 사이에는 절연부(16)가 존재한다. 콘덴서(1)는 상부 전극(6) 위에 제1 외부 전극(18) 및 도전성 금속 기재(2)의 지지부(10)측의 주면 위에 제2 외부 전극(20)을 구비한다. 본 실시 형태의 콘덴서(1)에 있어서, 제1 외부 전극(18)과 상부 전극(6)은 전기적으로 접속되어 있고, 제2 외부 전극(20)과 도전성 금속 기재(2)는 전기적으로 접속되어 있다. 상부 전극(6)과, 도전성 금속 기재(2)의 고공극률부(12)는 유전체층(4)을 개재하여 대향하여 정전 용량 형성부를 형성하고, 상부 전극(6)과 도전성 기재(2)에 통전하면, 유전체층(4)에 전하를 축적할 수 있다.As shown in Figs. 1 (a), 1 (b), 2 (a) and 2 (b), the capacitor 1 of the present embodiment has a substantially rectangular parallelepiped shape, A dielectric layer 4 formed on the conductive metal substrate 2 and an upper electrode 6 formed on the dielectric layer 4. The dielectric layer 4 is formed on the dielectric layer 4, The conductive metal base 2 has a high porosity portion 12 having a relatively high porosity and a low porosity portion 14 having a relatively low porosity on one main surface side. The high porosity portion 12 is located at the center of the first surface of the conductive metal substrate 2 and the low porosity portion 14 is located around the center. That is, the low porosity portion 14 surrounds the high porosity portion 12. The high porosity portion 12 has a porous structure, which corresponds to the practice of the present invention. Further, the conductive metal base 2 has the supporting portion 10 on the other main surface side. That is, the high porosity portion 12 and the low porosity portion 14 constitute the first surface of the conductive metal substrate 2, and the support portion 10 constitutes the second surface of the conductive metal substrate 2. The first surface is the one major surface, and the second surface is the other major surface. The second surface is the surface opposite to the first surface. 1 (a), the first surface is the upper surface of the conductive metal substrate 2, and the second surface is the lower surface of the conductive metal substrate 2. At the distal end of the capacitor 1, there is an insulating portion 16 between the dielectric layer 4 and the upper electrode 6. The capacitor 1 has the first outer electrode 18 on the upper electrode 6 and the second outer electrode 20 on the main surface of the supporting portion 10 side of the conductive metal substrate 2. [ The first external electrode 18 and the upper electrode 6 are electrically connected to each other and the second external electrode 20 and the conductive metal base 2 are electrically connected to each other in the capacitor 1 of the present embodiment have. The upper electrode 6 and the high porosity portion 12 of the conductive metal substrate 2 are opposed to each other with the dielectric layer 4 interposed therebetween to form a capacitance forming portion and the upper electrode 6 and the conductive substrate 2 are energized The charge can be accumulated in the dielectric layer 4.

상기 도전성 금속 기재(2)를 구성하는 재료로서는, 금속이면 특별히 한정되지 않지만, 예를 들어 알루미늄, 탄탈륨, 니켈, 구리, 티타늄, 니오븀 및 철, 그리고 스테인리스, 두랄루민 등의 합금 등을 들 수 있다. 바람직하게는, 도전성 금속 기재(2)를 구성하는 재료는 알루미늄이다.The material constituting the conductive metal base 2 is not particularly limited as long as it is a metal, and examples thereof include aluminum, tantalum, nickel, copper, titanium, niobium and iron, and alloys such as stainless steel and duralumin. Preferably, the material constituting the conductive metal base 2 is aluminum.

상기 도전성 금속 기재(2)는 한쪽의 주면측에 고공극률부(12) 및 저공극률부(14), 그리고 다른 주면측에 지지부(10)를 갖는다.The conductive metal base 2 has a high porosity portion 12 and a low porosity portion 14 on one main surface side and a supporting portion 10 on the other main surface side.

본 명세서에 있어서, 「공극률」이란, 도전성 금속 기재에 있어서 공극이 차지하는 비율을 말한다. 당해 공극률은 하기와 같이 하여 측정할 수 있다. 또한, 상기 다공부의 공극은, 콘덴서를 제작하는 프로세스에 있어서, 최종적으로 유전체층 및 상부 전극 등으로 충전될 수 있지만, 상기 「공극률」은, 이와 같이 충전된 물질은 고려하지 않고, 충전된 개소도 공극으로 간주하여 산출한다.In the present specification, the term " void ratio " refers to the ratio of voids in the conductive metal base. The porosity can be measured as follows. The porosity of the electrode can be finally filled with a dielectric layer and an upper electrode in the process of manufacturing a capacitor. However, the " porosity " It is considered to be void and it is calculated.

먼저, 다공 금속 기재를, 수렴 이온빔(FIB : Focused Ion Beam) 가공으로 60㎚ 이하의 두께의 박편으로 가공한다. 이 박편 시료의 소정의 영역(3㎛×3㎛)을 투과형 전자 현미경(TEM : Transmission Electron Microscope)을 사용하여 촬영한다. 얻어진 화상을 화상 해석함으로써, 다공 금속 기재의 금속이 존재하는 면적을 구한다. 그리고, 하기 등식으로부터 공극률을 계산할 수 있다.First, the porous metal substrate is processed into thin flakes having a thickness of 60 nm or less by FIB (Focused Ion Beam) processing. A predetermined area (3 mu m x 3 mu m) of the thin flake sample is photographed using a transmission electron microscope (TEM). By image analysis of the obtained image, the area where the metal of the porous metal base exists is obtained. Then, the porosity can be calculated from the following equation.

공극률=((측정 면적-기재의 금속이 존재하는 면적)/측정 면적)×100Porosity = ((measured area - area where metal exists in the substrate) / measured area) x 100

본 명세서에 있어서, 「고공극률부」란, 도전성 금속 기재의 지지부 및 저공극률부보다도 공극률이 높은 부분을 의미한다.In the present specification, the term " high porosity portion " means a porosity higher than that of the support portion and the low porosity portion of the conductive metal base.

상기 고공극률부(12)는 다공 구조를 갖는다. 다공 구조를 갖는 고공극률부(12)는 도전성 금속 기재의 비표면적을 크게 하여, 콘덴서의 정전 용량을 보다 크게 한다.The high porosity portion 12 has a porous structure. The high porosity portion 12 having a porous structure increases the specific surface area of the conductive metal base material, thereby increasing the capacitance of the capacitor.

고공극률부의 공극률은, 비표면적을 크게 하여, 콘덴서의 정전 용량을 보다 크게 하는 관점에서, 바람직하게는 20％ 이상, 보다 바람직하게는 30％ 이상, 보다 더 바람직하게는 35％ 이상일 수 있다. 또한, 기계적 강도를 확보하는 관점에서, 90％ 이하가 바람직하고, 80％ 이하가 보다 바람직하다.The porosity of the high porosity portion may be preferably 20% or more, more preferably 30% or more, still more preferably 35% or more, from the viewpoint of increasing the specific surface area and increasing the capacitance of the capacitor. Further, from the viewpoint of ensuring mechanical strength, 90% or less is preferable, and 80% or less is more preferable.

고공극률부는 특별히 한정되지 않지만, 바람직하게는 30배 이상 10,000배 이하, 보다 바람직하게는 50배 이상 5,000배 이하, 예를 들어 300배 이상 600배 이하의 확면율을 갖는다. 여기에, 확면율이란, 단위 투영 면적당의 표면적을 의미한다. 단위 투영 면적당의 표면적은, BET 비표면적 측정 장치를 사용하여, 액체 질소 온도에 있어서의 질소의 흡착량으로부터 구할 수 있다.The porosity of the high porosity portion is not particularly limited, but it is preferably 30 times or more and 10,000 times or less, more preferably 50 times or more and 5,000 times or less, for example, 300 times or more and 600 times or less. Here, the detection ratio means the surface area per unit projected area. The surface area per unit projected area can be obtained from the adsorption amount of nitrogen at the liquid nitrogen temperature using a BET specific surface area measuring apparatus.

본 명세서에 있어서, 「저공극률부」란, 고공극률부와 비교하여, 공극률이 낮은 부분을 의미한다. 바람직하게는, 저공극률부의 공극률은, 고공극률부의 공극률보다도 낮고, 지지부의 공극률 이상이다.In the present specification, the term " low porosity portion " means a portion having a low porosity as compared with the high porosity portion. Preferably, the porosity of the low porosity portion is lower than the porosity of the high porosity portion, and is not less than the porosity of the support portion.

저공극률부의 공극률은 바람직하게는 20％ 이하, 보다 바람직하게는 10％ 이하이다. 또한, 저공극률부는 공극률이 0％이어도 된다. 즉, 저공극률부는 다공 구조를 갖고 있어도 되지만, 갖고 있지 않아도 된다. 저공극률부의 공극률이 낮을수록, 콘덴서의 기계적 강도가 향상된다.The porosity of the low porosity portion is preferably not more than 20%, more preferably not more than 10%. The porosity of the low porosity portion may be 0%. That is, the low porosity portion may or may not have a porous structure. The lower the porosity of the low porosity portion, the better the mechanical strength of the capacitor.

또한, 저공극률부는, 본 발명에 있어서 필수 구성 요소가 아니며, 존재하지 않아도 된다. 예를 들어, 도 1의 (a)에 있어서 저공극률부(14)가 존재하지 않고, 지지부(10)가 상방에 노출되어 있어도 된다.The low porosity portion is not an essential component in the present invention and may not be present. For example, in FIG. 1 (a), the low porosity portion 14 may not exist and the support portion 10 may be exposed upward.

본 실시 형태에 있어서는, 도전성 금속 기재는, 한쪽의 주면에 고공극률부 및 그 주위에 존재하는 저공극률부를 포함하지만, 본 발명은 이것에 한정되지 않는다. 즉, 고공극률부 및 저공극률부의 존재 위치, 설치수, 크기, 형상, 양자의 비율 등은 특별히 한정되지 않는다. 예를 들어, 도전성 금속 기재의 한쪽의 주면은 고공극률부만을 포함해도 된다. 또한, 도전성 금속 기재의 양쪽 주면에, 고공극률부가 존재해도 된다. 또한, 고공극률부와 저공극률부의 비율을 조정함으로써, 콘덴서의 정전 용량을 제어할 수 있다.In the present embodiment, the conductive metal base includes a high porosity portion on one main surface and a low porosity portion existing around the high porosity portion, but the present invention is not limited to this. That is, the location, number, size, shape, and ratio of the high porosity portion and the low porosity portion are not particularly limited. For example, one major surface of the conductive metal substrate may contain only a high porosity portion. In addition, high porosity portions may be present on both main surfaces of the conductive metal base material. Further, the capacitance of the capacitor can be controlled by adjusting the ratio of the high porosity portion and the low porosity portion.

상기 고공극률부(12)의 두께는 특별히 한정되지 않고, 목적에 따라서 적절히 선택할 수 있고, 예를 들어 10㎛ 이상 1000㎛ 이하, 바람직하게는 30㎛ 이상이며, 300㎛ 이하, 바람직하게는 150㎛ 이하, 보다 바람직하게는 80㎛ 이하, 더욱 바람직하게는 40㎛ 이하여도 된다.The thickness of the high porosity portion 12 is not particularly limited and may be appropriately selected according to the purpose. For example, the thickness is 10 占 퐉 or more and 1000 占 퐉 or less, preferably 30 占 퐉 or more and 300 占 퐉 or less, Or less, more preferably 80 占 퐉 or less, and further preferably 40 占 퐉 or less.

도전성 금속 기재의 지지부의 공극률은, 지지체로서의 기능을 발휘하기 위해 보다 작은 것이 바람직하고, 구체적으로는 10％ 이하인 것이 바람직하고, 실질적으로 공극이 존재하지 않는 것이 보다 바람직하다.The porosity of the support portion of the conductive metal base material is preferably smaller to exhibit a function as a support, more specifically 10% or less, and more preferably substantially no voids.

상기 지지부(10)의 두께는 특별히 한정되지 않지만, 콘덴서의 기계적 강도를 높이기 위해, 10㎛ 이상인 것이 바람직하고, 예를 들어 100㎛ 이상 또는 500㎛ 이상일 수 있다. 또한, 콘덴서의 저배화의 관점에서는 1000㎛ 이하인 것이 바람직하고, 예를 들어 500㎛ 이하, 바람직하게는 100㎛ 이하, 보다 바람직하게는 50㎛ 이하, 더욱 바람직하게는 30㎛ 이하일 수 있다.The thickness of the support portion 10 is not particularly limited, but is preferably 10 占 퐉 or more, for example, 100 占 퐉 or more, or 500 占 퐉 or more, in order to increase the mechanical strength of the capacitor. From the viewpoint of low condensation of the capacitor, the thickness is preferably 1000 占 퐉 or less, and may be, for example, 500 占 퐉 or less, preferably 100 占 퐉 or less, more preferably 50 占 퐉 or less, and still more preferably 30 占 퐉 or less.

도전성 금속 기재(2)의 두께는 특별히 한정되지 않지만, 목적에 따라서 적절히 선택할 수 있고, 예를 들어 200㎛ 이하, 바람직하게는 80㎛ 이하, 더욱 바람직하게는 40㎛ 이하이고, 하한은 30㎛ 이상이 바람직하다.The thickness of the conductive metal base material 2 is not particularly limited and may be appropriately selected depending on the purpose. For example, it is 200 占 퐉 or less, preferably 80 占 퐉 or less, more preferably 40 占 퐉 or less, .

도전성 금속 기재(2)의 제조 방법은 특별히 한정되지 않는다. 예를 들어, 도전성 금속 기재(2)는 적당한 금속 재료를, 다공 구조를 형성하는 방법, 다공 구조를 찌부러뜨리는(메우는) 방법, 또는 다공 구조 부분을 제거하는 방법, 혹은 이들을 조합한 방법에 의해 처리함으로써 제조할 수 있다.The method for producing the conductive metal base 2 is not particularly limited. For example, the conductive metal substrate 2 may be formed by depositing a suitable metal material on the surface of the substrate by a method of forming a porous structure, a method of crushing a porous structure, a method of removing a porous structure portion, .

도전성 금속 기재를 제조하기 위한 금속 재료는, 다공질 금속 재료(예를 들어, 에치드박) 또는 다공 구조를 갖지 않는 금속 재료(예를 들어, 금속박), 혹은 이들 재료를 조합한 재료일 수 있다. 조합하는 방법은 특별히 한정되지 않고, 예를 들어, 용접 또는 도전성 접착재 등에 의해 접합하는 방법을 들 수 있다.The metal material for producing the conductive metal base material may be a porous metal material (for example, Echthmic) or a metal material (e.g., metal foil) having no porous structure, or a material combining these materials. The method of combining is not particularly limited, and for example, a method of bonding by welding or a conductive adhesive may be used.

다공 구조를 형성하는 방법으로서는 특별히 한정되지 않지만, 예를 들어 에칭 처리를 들 수 있다.The method for forming the porous structure is not particularly limited, and for example, an etching treatment can be used.

다공 구조를 찌부러뜨리는(메우는) 방법으로서는 특별히 한정되지 않지만, 예를 들어 레이저 조사 등에 의해 금속을 용융시켜 구멍을 찌부러뜨리는 방법, 혹은, 금형 가공, 프레스 가공에 의해 압축하여 구멍을 찌부러뜨리는 방법을 들 수 있다. 상기 레이저로서는 특별히 한정되지 않지만, CO2 레이저, YAG 레이저, 엑시머 레이저, 및 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저를 들 수 있다. 보다 정밀하게 형상 및 공극률을 제어할 수 있기 때문에, 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저가 바람직하다.The method for crushing the porous structure is not particularly limited. For example, a method of crushing a hole by melting a metal by laser irradiation or the like, or a method of crushing a hole by pressing by a metal mold or a press . Examples of the laser include, but are not limited to, a CO 2 laser, a YAG laser, an excimer laser, and a full solid pulse laser such as a femtosecond laser, a picosecond laser, and a nanosecond laser. A full solid pulse laser such as a femtosecond laser, a picosecond laser, and a nanosecond laser is preferable because it can control the shape and the porosity more precisely.

다공 구조 부분을 제거하는 방법으로서는 특별히 한정되지 않지만, 예를 들어 다이서 가공이나, 레이저 어블레이션 가공을 들 수 있다. 레이저 어블레이션에 바람직한 레이저로서는, 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저를 들 수 있다. 이들 레이저를 사용함으로써, 보다 상세하게 형상 및 공극률을 제어할 수 있다.The method for removing the porous structure portion is not particularly limited, and examples thereof include dicing and laser ablation. Examples of suitable lasers for laser ablation include all-solid pulse lasers such as femtosecond lasers, picosecond lasers, and nanosecond lasers. By using these lasers, the shape and porosity can be controlled in more detail.

하나의 방법에 있어서, 도전성 금속 기재(2)는 다공질 금속 재료를 준비하고, 이 다공질 금속 기재의 지지부(10) 및 저공극률부(14)에 대응하는 개소의 구멍을 찌부러뜨림(메움)으로써 제조할 수 있다.In one method, the conductive metal base material 2 is prepared by preparing a porous metal material and crushing (filling) holes in the portions corresponding to the support portion 10 and the low porosity portion 14 of the porous metal base material can do.

지지부(10) 및 저공극률부(14)는 동시에 형성할 필요는 없고, 별개로 형성해도 된다. 예를 들어, 먼저, 다공 금속 기재의 지지부(10)에 대응하는 개소를 처리하여, 지지부(10)를 형성하고, 계속해서, 저공극률부(14)에 대응하는 개소를 처리하여, 저공극률부(14)를 형성해도 된다.The supporting portion 10 and the low porosity portion 14 are not necessarily formed at the same time, but may be formed separately. For example, first, the portion corresponding to the support portion 10 of the porous metal base is treated to form the support portion 10, and subsequently, the portion corresponding to the low porosity portion 14 is treated to form the low porosity portion 14. [ (14) may be formed.

다른 방법에 있어서, 도전성 금속 기재(2)는 다공 구조를 갖지 않는 금속 기재(예를 들어, 금속박)의 고공극률부에 대응하는 개소를 처리하여, 다공 구조를 형성함으로써 제조할 수 있다.In another method, the conductive metal base material 2 can be produced by treating a portion corresponding to a high porosity portion of a metal base material (for example, a metal foil) having no porous structure to form a porous structure.

또 다른 방법에 있어서, 저공극률부(14)를 갖지 않는 도전성 금속 기재(2)는 다공질 금속 재료의 지지부(10)에 대응하는 개소의 구멍을 찌부러뜨리고, 계속해서, 저공극률부(14)에 대응하는 개소를 제거함으로써 제조할 수 있다.In another method, the conductive metal base material 2 having no low porosity portion 14 is formed by crushing a hole corresponding to the support portion 10 of the porous metal material, And removing the corresponding portions.

본 실시 형태의 콘덴서(1)에 있어서, 고공극률부(12) 및 저공극률부(14) 위에는, 유전체층(4)이 형성되어 있다.In the capacitor 1 of the present embodiment, the dielectric layer 4 is formed on the high porosity portion 12 and the low porosity portion 14.

상기 유전체층(4)을 형성하는 재료는, 절연성이면 특별히 한정되지 않지만, 바람직하게는 AlOx(예를 들어, Al2O3), SiOx(예를 들어, SiO2), AlTiOx, SiTiOx, HfOx, TaOx, ZrOx, HfSiOx, ZrSiOx, TiZrOx, TiZrWOx, TiOx, SrTiOx, PbTiOx, BaTiOx, BaSrTiOx, BaCaTiOx, SiAlOx 등의 금속 산화물; AlNx, SiNx, AlScNx 등의 금속 질화물; 또는 AlOxNy, SiOxNy, HfSiOxNy, SiCxOyNz 등의 금속 산질화물을 들 수 있고, AlOx, SiOx, SiOxNy, HfSiOx가 바람직하다. 또한, 상기 식은 단순히 재료의 구성을 표현하는 것이며, 조성을 한정하는 것은 아니다. 즉, O 및 N에 붙여진 x, y 및 z는 0보다 큰 임의의 값이어도 되고, 금속 원소를 포함하는 각 원소의 존재 비율은 임의이다.The material forming the dielectric layer 4 is not particularly limited as long as it is an insulating material, and preferably AlO x (for example, Al 2 O 3 ), SiO x (for example, SiO 2 ), AlTiO x , SiTiO x , HfO x, TaO x, ZrO x, HfSiO x, ZrSiO x, TiZrO x, metal oxides such as TiZrWO x, TiO x, SrTiO x , PbTiO x, BaTiO x, BaSrTiO x, BaCaTiO x, SiAlO x; Metal nitrides such as AlN x , SiN x , and AlScN x ; Or a metal oxynitride such as AlO x N y , SiO x N y , HfSiO x N y and SiC x O y N z , and AlO x , SiO x , SiO x N y and HfSiO x are preferable. In addition, the above formula expresses the composition of the material simply, and does not limit the composition. That is, x, y and z attached to O and N may be any value greater than 0, and the existence ratio of each element including a metal element is arbitrary.

유전체층의 두께는 특별히 한정되지 않지만, 예를 들어 5㎚ 이상 100㎚ 이하가 바람직하고, 10㎚ 이상 50㎚ 이하가 보다 바람직하다. 유전체층의 두께를 5㎚ 이상으로 함으로써, 절연성을 높일 수 있어, 누설 전류를 작게 하는 것이 가능해진다. 또한, 유전체층의 두께를 100㎚ 이하로 함으로써, 보다 큰 정전 용량을 얻는 것이 가능해진다.The thickness of the dielectric layer is not particularly limited, but is preferably 5 nm or more and 100 nm or less, for example, and more preferably 10 nm or more and 50 nm or less. By setting the thickness of the dielectric layer to 5 nm or more, it is possible to increase the insulating property and reduce the leakage current. Further, by making the thickness of the dielectric layer 100 nm or less, it becomes possible to obtain a larger capacitance.

상기 유전체층은, 바람직하게는 기상법, 예를 들어 진공 증착법, 화학 증착(CVD : Chemical Vapor Deposition)법, 스퍼터법, 원자층 퇴적(ALD : Atomic Layer Deposition)법, 펄스 레이저 퇴적법(PLD : Pulsed Laser Deposition) 등에 의해 형성된다. 다공 부재의 세공의 세부에까지 보다 균질하고 치밀한 막을 형성할 수 있기 때문에, ALD법이 보다 바람직하다.The dielectric layer is preferably formed by a vapor deposition method such as a vacuum deposition method, a chemical vapor deposition (CVD) method, a sputtering method, an atomic layer deposition (ALD) method, a pulsed laser Deposition). The ALD method is more preferable since a more homogeneous and dense film can be formed up to the details of the pores of the porous member.

본 실시 형태의 콘덴서(1)에 있어서, 유전체층(4)의 말단부에는, 절연부(16)가 설치되어 있다. 절연부(16)를 설치함으로써, 그 위에 설치되는 상부 전극(6)과 도전성 금속 기재(2) 사이에서의 단락(쇼트)을 방지할 수 있다.In the capacitor 1 of the present embodiment, the insulating portion 16 is provided at the distal end of the dielectric layer 4. By providing the insulating portion 16, it is possible to prevent a short circuit between the upper electrode 6 and the conductive metal base 2 provided thereon.

또한, 본 실시 형태에 있어서는, 절연부(16)는 저공극률부(14) 위의 전체에 존재하지만, 이것에 한정되지 않고, 저공극률부(14)의 일부에만 존재해도 되고, 또한, 저공극률부를 초과하여, 고공극률부 위에까지 존재해도 된다.In the present embodiment, the insulating portion 16 is present on the whole of the low porosity portion 14 but is not limited thereto. The insulating portion 16 may exist only in a part of the low porosity portion 14, And may be present on the high porosity portion.

또한, 본 실시 형태에 있어서는, 절연부(16)는 유전체층(4)과 상부 전극(6) 사이에 위치하고 있지만, 이것에 한정되지 않는다. 절연부(16)는 도전성 금속 기재(2)와 상부 전극(6) 사이에 위치하고 있으면 되고, 예를 들어 저공극률부(14)와 유전체층(4) 사이, 또는, 저공극률부(14)가 존재하지 않는 경우, 지지부(10)와 유전체층(4) 사이에 위치하고 있어도 된다.In the present embodiment, the insulating portion 16 is located between the dielectric layer 4 and the upper electrode 6, but is not limited thereto. The insulating portion 16 may be disposed between the conductive metal substrate 2 and the upper electrode 6 and may be positioned between the low porosity portion 14 and the dielectric layer 4 or between the low porosity portion 14 and the dielectric layer 4, It may be located between the supporting portion 10 and the dielectric layer 4. [

절연부(16)를 형성하는 재료는, 절연성이면 특별히 한정되지 않지만, 후에 원자층 퇴적법을 이용하는 경우, 내열성을 갖는 수지가 바람직하다. 절연부(16)를 형성하는 절연성 재료로서는, 각종 유리 재료, 세라믹 재료, 폴리이미드 수지, 불소 수지가 바람직하다.The material for forming the insulating portion 16 is not particularly limited as long as it is insulating, but when using the atomic layer deposition method later, a resin having heat resistance is preferable. As the insulating material for forming the insulating portion 16, various glass materials, ceramic materials, polyimide resins, and fluororesins are preferable.

절연부(16)의 두께는 특별히 한정되지 않지만, 단부면 방전을 보다 확실하게 방지하는 관점에서, 1㎛ 이상인 것이 바람직하고, 예를 들어 3㎛ 이상 또는 5㎛ 이상인 것이 보다 바람직하다. 또한, 콘덴서의 저배화의 관점에서는, 100㎛ 이하인 것이 바람직하고, 예를 들어 50㎛ 이하, 바람직하게는 20㎛ 이하, 보다 바람직하게는 10㎛ 이하일 수 있다. 또한, 절연체부의 두께는 콘덴서 단부에 있어서의 두께를 의미한다.The thickness of the insulating portion 16 is not particularly limited, but is preferably 1 mu m or more, more preferably 3 mu m or more, or 5 mu m or more from the viewpoint of more reliably preventing the end face discharge. From the viewpoint of low condensation of the capacitor, the thickness is preferably 100 占 퐉 or less, for example, 50 占 퐉 or less, preferably 20 占 퐉 or less, and more preferably 10 占 퐉 or less. The thickness of the insulator portion means the thickness at the capacitor end portion.

절연부(16)의 폭은 특별히 한정되지 않지만, 예를 들어 제조 공정에 있어서의 정전 용량 형성부 또는 절연부에서의 크랙의 발생을 억제하는 관점에서, 바람직하게는 3㎛ 이상, 보다 바람직하게는 5㎛ 이상, 더욱 바람직하게는 10㎛ 이상일 수 있다. 또한, 보다 정전 용량을 크게 하는 관점에서는, 절연부(16)의 폭은, 바람직하게는 100㎛ 이하, 보다 바람직하게는 50㎛ 이하일 수 있다. 또한, 절연체부의 폭은, 콘덴서 단부로부터의 콘덴서 중앙 방향으로의 폭, 예를 들어 도 1의 단면도에 있어서의, 콘덴서 단부로부터 유전체층(4)과의 접촉 개소까지의 최대의 거리를 의미한다.The width of the insulating portion 16 is not particularly limited. For example, from the viewpoint of suppressing the occurrence of cracks in the electrostatic capacity forming portion or the insulating portion in the manufacturing process, the width is preferably 3 mu m or more, 5 mu m or more, and more preferably 10 mu m or more. In addition, from the viewpoint of increasing the capacitance, the width of the insulating portion 16 may be preferably 100 占 퐉 or less, and more preferably 50 占 퐉 or less. The width of the insulator section means the maximum distance from the end of the capacitor to the center of the capacitor, for example, from the end of the capacitor to the point of contact with the dielectric layer 4 in the sectional view of Fig.

또한, 본 발명의 콘덴서에 있어서, 절연부(16)는 필수 요소는 아니고, 존재하지 않아도 된다.In the capacitor of the present invention, the insulating portion 16 is not essential and may not be present.

본 실시 형태의 콘덴서(1)에 있어서, 상기 유전체층(4) 및 절연부(16) 위에는, 상부 전극(6)이 형성되어 있다.In the capacitor 1 of the present embodiment, an upper electrode 6 is formed on the dielectric layer 4 and the insulating portion 16.

상기 상부 전극(6)을 구성하는 재료는, 도전성이면 특별히 한정되지 않지만, Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, Mo, Ru, Pd, Ta 및 그들의 합금, 예를 들어 CuNi, AuNi, AuSn, 및 TiN, TiAlN, TiON, TiAlON, TaN 등의 금속 산화물, 금속 산질화물, 도전성 고분자(예를 들어, PEDOT(폴리(3,4-에틸렌디옥시티오펜)), 폴리피롤, 폴리아닐린) 등을 들 수 있고, TiN, TiON이 바람직하다.The material constituting the upper electrode 6 is not particularly limited as long as it is conductive and may be Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, , Ta and their alloys such as CuNi, AuNi, AuSn and metal oxides such as TiN, TiAlN, TiON, TiAlON and TaN, metal oxynitrides, conductive polymers (for example, PEDOT Dioxythiophene)), polypyrrole, and polyaniline), and TiN and TiON are preferable.

상부 전극의 두께는 특별히 한정되지 않지만, 예를 들어 3㎚ 이상이 바람직하고, 10㎚ 이상이 보다 바람직하다. 상부 전극의 두께를 3㎚ 이상으로 함으로써, 상부 전극 자체의 저항을 작게 할 수 있다.The thickness of the upper electrode is not particularly limited, but is preferably 3 nm or more, more preferably 10 nm or more, for example. By setting the thickness of the upper electrode to 3 nm or more, the resistance of the upper electrode itself can be reduced.

상부 전극은 ALD법에 의해 형성해도 된다. ALD법을 사용함으로써, 콘덴서의 정전 용량을 보다 크게 할 수 있다. 다른 방법으로서, 유전체층을 피복하여, 다공 금속 기재의 세공을 실질적으로 메울 수 있는, 화학 증착(CVD : Chemical Vapor Deposition)법, 도금, 바이어스 스퍼터, Sol-Gel법, 도전성 고분자 충전 등의 방법에 의해, 상부 전극을 형성해도 된다. 바람직하게는, 유전체층 위에 ALD법에 의해 도전성막을 형성하고, 그 위로부터 다른 방법에 의해, 도전성 물질, 바람직하게는 보다 전기 저항이 작은 물질로 세공을 충전하여 상부 전극을 형성해도 된다. 이와 같은 구성으로 함으로써, 효율적으로 보다 높은 정전 용량 밀도 및 낮은 등가 직렬 저항(ESR : Equivalent Series Resistance)을 얻을 수 있다.The upper electrode may be formed by the ALD method. By using the ALD method, the capacitance of the capacitor can be made larger. As another method, there is a method in which a dielectric layer is coated and the pores of the porous metal substrate are substantially filled by a chemical vapor deposition (CVD) method, a plating method, a bias sputtering method, a Sol-Gel method, , The upper electrode may be formed. Preferably, the upper electrode may be formed by forming a conductive film on the dielectric layer by the ALD method and filling the pores with a conductive material, preferably a material having a lower electrical resistance, from above. With such a configuration, a higher capacitance density and a lower equivalent series resistance (ESR) can be efficiently obtained.

또한, 상부 전극을 형성한 후, 상부 전극이 콘덴서 전극으로서의 충분한 도전성을 갖고 있지 않은 경우에는, 스퍼터법, 증착, 도금 등의 방법에 의해, 상부 전극의 표면에 추가로 Al, Cu, Ni 등을 포함하는 인출 전극층을 형성해도 된다.When the upper electrode does not have sufficient conductivity as a capacitor electrode after forming the upper electrode, Al, Cu, Ni or the like is further added to the surface of the upper electrode by a method such as sputtering, vapor deposition or plating The outgoing electrode layer may be formed.

본 실시 형태에 있어서, 상부 전극(6) 위에는 제1 외부 전극(18)이 형성되어 있다.In the present embodiment, the first external electrode 18 is formed on the upper electrode 6. [

본 실시 형태에 있어서, 도전성 금속 기재(2)의 지지부(10)측의 주표면 위에는, 제2 외부 전극(20)이 형성되어 있다.In the present embodiment, the second external electrode 20 is formed on the main surface of the conductive metal base 2 on the side of the support portion 10.

상기 제1 및 제2 외부 전극(18, 20)을 구성하는 재료는 특별히 한정되지 않지만, 예를 들어 Au, Pb, Ag, Sn, Ni, Cu 등의 금속 및 합금, 그리고 도전성 고분자 등을 들 수 있다.The material constituting the first and second external electrodes 18 and 20 is not particularly limited. For example, metals and alloys such as Au, Pb, Ag, Sn, Ni, and Cu, have.

밀착성, 납땜성, 땜납 침식성, 도전성, 와이어 본딩성, 레이저 내성 등을 고려하여, 도전성 금속 기재(2)를 구성하는 재료가 알루미늄인 경우에는, 제1 및 제2 외부 전극(18, 20)을 구성하는 재료는 Cu, Ti/Al, Ni/Au, Ti/Cu, Cu/Ni/Au, Ni/Sn, Cu/Ni/Sn이 바람직하다(여기에서, 예를 들어 Ti/Al은 Ti 피막을 형성한 위에 Al 피막이 형성되어 있는 것을 나타냄). 도전성 금속 기재(2)를 구성하는 재료가 구리인 경우에는, 제1 및 제2 외부 전극(18, 20)을 구성하는 재료는 Al, Ti/Al, Ni/Cu가 바람직하다. 또한, 도전성 금속 기재(2)를 구성하는 재료가 니켈인 경우에는, 제1 및 제2 외부 전극(18, 20)을 구성하는 재료는 Al, Ti/Al, Cu, Au, Sn이 바람직하다.When the material constituting the conductive metal substrate 2 is aluminum in consideration of adhesion, solderability, solder erosion resistance, conductivity, wire bonding property, laser resistance, etc., the first and second external electrodes 18 and 20 Preferably, the material to be constituted is Cu, Ti / Al, Ni / Au, Ti / Cu, Cu / Ni / Au, Ni / Sn and Cu / Ni / Sn Indicating that an Al film is formed on the formed film). When the material constituting the conductive metal base material 2 is copper, the material constituting the first and second external electrodes 18 and 20 is preferably Al, Ti / Al, and Ni / Cu. When the material constituting the conductive metal base material 2 is nickel, the material constituting the first and second external electrodes 18 and 20 is preferably Al, Ti / Al, Cu, Au, and Sn.

외부 전극의 형성 방법은 특별히 한정되지 않고, 예를 들어 CVD법, 전해 도금, 무전해 도금, 증착, 스퍼터법, 도전성 페이스트의 베이킹 등을 사용할 수 있고, 전해 도금, 무전해 도금, 증착, 스퍼터법 등이 바람직하다.The method of forming the external electrode is not particularly limited, and examples of the method include a CVD method, an electrolytic plating method, an electroless plating method, a vapor deposition method, a sputtering method and a baking method of an electroconductive paste. Electroplating, electroless plating, .

또한, 상기 제1 외부 전극(18) 및 제2 외부 전극(20)은 콘덴서의 상면 및 하면의 전체에 설치하고 있지만, 이것에 한정되지 않고, 각 면의 일부에만 임의의 형상 및 크기로 형성할 수 있다. 또한, 상기 제1 외부 전극(18) 및 제2 외부 전극(20)은 필수 요소가 아니고, 존재하지 않아도 된다. 이 경우, 상부 전극(6)이 제1 외부 전극으로서도 기능하고, 지지부(10)가 제2 외부 전극으로서도 기능한다. 즉, 상부 전극(6)과 지지부(10)가 한 쌍의 전극으로서 기능해도 된다. 이 경우, 상부 전극(6)이 애노드로서 기능하고, 지지부(10)가 캐소드로서 기능해도 된다. 혹은, 상부 전극(6)이 캐소드로서 기능하고, 지지부(10)가 애노드로서 기능 해도 된다.Although the first external electrode 18 and the second external electrode 20 are provided on the entire upper surface and the lower surface of the capacitor, the present invention is not limited to this, and only a part of each surface may be formed in any shape and size . In addition, the first external electrode 18 and the second external electrode 20 are not essential and may not be present. In this case, the upper electrode 6 also functions as a first external electrode, and the supporting portion 10 also functions as a second external electrode. That is, the upper electrode 6 and the supporting portion 10 may function as a pair of electrodes. In this case, the upper electrode 6 functions as an anode, and the support 10 functions as a cathode. Alternatively, the upper electrode 6 may function as a cathode, and the support 10 may function as an anode.

본 실시 형태에 있어서, 콘덴서의 말단부(바람직하게는 주변부)의 두께는, 중앙부의 두께와 동일하거나, 혹은 그것보다도 작고, 바람직하게는 동일하다. 말단부는, 적층하는 층의 수가 많고, 또한, 절단에 의한 버어 등의 발생에 의한 두께의 변화도 발생하기 쉬우므로, 두께의 변동이 커질 수 있다. 따라서, 말단부의 두께를 작게 함으로써, 콘덴서의 외형 사이즈(특히 두께)에의 영향을 작게 할 수 있다.In the present embodiment, the thickness of the distal end portion (preferably, the peripheral portion) of the condenser is equal to or smaller than the thickness of the central portion, and is preferably the same. The end portion has a large number of layers to be laminated, and the thickness tends to vary due to occurrence of burrs or the like due to cutting, so that variations in thickness may be large. Therefore, by reducing the thickness of the distal end portion, it is possible to reduce the influence on the outer size (particularly, thickness) of the capacitor.

본 발명의 콘덴서는, 저배화에 유리하고, 콘덴서의 두께는 특별히 한정되지 않지만, 예를 들어 100㎛ 이하, 바람직하게는 50㎛ 이하로 할 수 있다.The capacitor of the present invention is advantageous for low filling, and the thickness of the capacitor is not particularly limited. For example, it may be 100 占 퐉 or less, preferably 50 占 퐉 or less.

본 실시 형태에 있어서, 콘덴서는 대략 직육면체 형상이지만, 본 발명은 이것에 한정되지 않는다. 본 발명의 콘덴서는 임의의 형상으로 할 수 있고, 예를 들어 평면 형상이 원 형상, 타원 형상, 또한 라운딩 처리된 사각형 등이어도 된다.In the present embodiment, the capacitor has a substantially rectangular parallelepiped shape, but the present invention is not limited to this. The capacitor of the present invention may have any shape, and may be, for example, a circular shape, an ellipse shape, or a rectangle subjected to a rounding process.

이상, 본 실시 형태의 콘덴서(1)에 대하여 설명하였지만, 본 발명의 콘덴서는 다양한 개변이 가능하다.Although the capacitor 1 of the present embodiment has been described above, the capacitor of the present invention can be variously modified.

예를 들어, 각 층의 사이에, 층간의 밀착성을 높이는 위한 층, 또는, 각 층간의 성분의 확산을 방지하기 위한 버퍼층 등을 갖고 있어도 된다. 또한, 콘덴서의 측면 등에, 보호층을 갖고 있어도 된다.For example, a layer for enhancing the adhesion between the layers or a buffer layer for preventing the diffusion of components between the respective layers may be provided between the respective layers. Further, a protective layer may be provided on the side surface of the capacitor or the like.

또한, 상기 실시 형태에 있어서는, 콘덴서의 말단부는, 도전성 금속 기재(2), 유전체층(4), 절연부(16), 상부 전극(6)의 순으로 설치되어 있지만, 본 발명은 이것에 한정되지 않는다. 예를 들어, 그 설치순은, 절연부(16)가 상부 전극(6)과 도전성 금속 기재(2) 사이에 위치하는 한 특별히 한정되지 않고, 예를 들어, 도전성 금속 기재(2), 절연부(16), 유전체층(4), 상부 전극(6)의 순으로 설치 해도 된다. 콘덴서의 말단부에 있어서의 도전성 금속 기재(2)는 고공극률부(12), 저공극률부(14) 또는 지지부(10) 중 어느 것, 혹은 이들의 조합이어도 된다. 예를 들어, 콘덴서의 말단부에 있어서, 지지부(10), 저공극률부(14), 절연부(16), 유전체층(4), 상부 전극(6)의 순, 지지부(10), 저공극률부(14), 유전체층(4), 절연부(16), 상부 전극(6)의 순, 지지부(10), 절연부(16), 유전체층(4), 상부 전극(6)의 순, 지지부(10), 유전체층(4), 절연부(16), 상부 전극(6)의 순으로 설치해도 된다.Although the conductive metal base 2, the dielectric layer 4, the insulating portion 16, and the upper electrode 6 are provided in this order in the above embodiment, the present invention is not limited thereto Do not. For example, the mounting order is not particularly limited as long as the insulating portion 16 is located between the upper electrode 6 and the conductive metal base 2, and for example, the conductive metal base 2, the insulating portion 16, the dielectric layer 4, and the upper electrode 6 in this order. The conductive metal base 2 at the distal end of the condenser may be any of the high porosity portion 12, the low porosity portion 14, or the support portion 10, or a combination thereof. For example, at the distal end of the capacitor, the supporting portion 10, the low porosity portion 14, the insulating portion 16, the dielectric layer 4, the upper electrode 6, The supporting portion 10, the insulating portion 16, the dielectric layer 4 and the upper electrode 6 of the dielectric layer 4, the dielectric layer 4, the insulating portion 16, and the upper electrode 6, The dielectric layer 4, the insulating portion 16, and the upper electrode 6 in this order.

또한, 상기 실시 형태의 콘덴서(1)는 콘덴서의 연부에까지 상부 전극 및 외부 전극이 존재하지만, 본 발명은 이것에 한정되지 않는다. 하나의 형태에 있어서, 상부 전극(바람직하게는, 상부 전극 및 제1 외부 전극)은 콘덴서의 연부로부터 이격하여 설치된다. 이와 같이 설치함으로써 단부면 방전을 방지할 수 있다. 즉, 상부 전극은 다공부 모두를 덮도록 형성되어 있지 않아도 되고, 상부 전극은 고공극률부만을 덮도록 형성되어 있어도 된다.In the capacitor 1 of the above embodiment, the upper electrode and the outer electrode exist in the edge portion of the capacitor, but the present invention is not limited to this. In one form, the upper electrode (preferably, the upper electrode and the first outer electrode) is spaced from the edge of the capacitor. By providing such a configuration, the end surface discharge can be prevented. That is, the upper electrode may not be formed so as to cover all the pores, and the upper electrode may be formed to cover only the high porosity portion.

본 발명의 콘덴서는 구성이 심플하기 때문에 제조가 용이하다. 특히, 종래와 같이 기재의 5개의 면을 노출시키고, 1개의 면을 노출시키지 않도록 하여 가공할 필요가 없다. 따라서, 기판을 빗살 형상으로 할 필요가 없고, 1개의 의사 집합 기판으로서 제조할 수 있으므로, 제조 중의 취급이 용이하고, 또한 기판의 단위 면적당의 취득 개수도 많아진다. 또한, 본 발명의 콘덴서는, 필수 요소가 한쪽의 주면에만 다공부를 갖는 도전성 금속 기재와, 다공부 위에 위치하는 유전체층과, 유전체층 위에 위치하는 상부 전극만이므로, 적층하는 층의 수를 적게 할 수 있어, 저배화, 소형화가 용이하다. 또한, 본 발명의 콘덴서는, 외부 전극을 콘덴서의 주표면에 형성할 수 있으므로, 전극 면적을 크게 할 수 있다. 또한, 외부 전극과 유전체층까지의 도통로의 길이가 짧아, 저항을 작게 할 수 있는 점에서도 유리하다.The capacitor of the present invention is easy to manufacture because of its simple structure. In particular, it is not necessary to expose five surfaces of the base material and to process them so as not to expose one surface as in the prior art. Therefore, it is not necessary to form the substrate in a comb shape, and the substrate can be manufactured as one pseudo-assembly substrate, so that handling during manufacturing is easy and the number of substrates to be obtained per unit area is increased. In addition, since the capacitor of the present invention is a conductive metal substrate having essential elements only on one main surface, a dielectric layer positioned on the dielectric layer, and an upper electrode located on the dielectric layer, the number of layers to be laminated can be reduced Therefore, it is easy to reduce the size and size. Further, in the capacitor of the present invention, since the external electrode can be formed on the main surface of the capacitor, the electrode area can be increased. In addition, the length of the conduction path from the external electrode to the dielectric layer is short, which is also advantageous in that the resistance can be reduced.

본 발명의 콘덴서는, 회로 기판에의 내장용 부품으로서 적합하게 사용할 수 있다. 본 발명의 콘덴서는, 전극이 콘덴서의 주표면에 있어, 큰 전극 면적을 확보할 수 있으므로, 회로 기판에의 내장용 부품으로서 사용한 경우, 전기 접속을 위한 레이저 천공 가공이 용이해진다.The capacitor of the present invention can be suitably used as a component for embedding in a circuit board. In the capacitor of the present invention, since the electrode is on the main surface of the capacitor, a large electrode area can be ensured, and laser drilling for electrical connection becomes easy when used as a component for embedding in a circuit board.

본 발명의 콘덴서는,In the capacitor of the present invention,

한쪽의 주면에 다공 금속층을 갖는 판 형상의 도전성 기판을 준비하고,A plate-shaped conductive substrate having a porous metal layer on one main surface was prepared,

상기 다공 금속층을 분단하는 홈부를 형성하여, 복수의 다공부를 형성하고,A groove portion for dividing the porous metal layer is formed to form a plurality of pores,

상기 다공부를 덮도록 유전체층을 형성하고,Forming a dielectric layer so as to cover the above-

상기 유전체층 위에 상부 전극을 형성하는 것을 포함하는 방법에 의해 제조할 수 있다.And forming an upper electrode on the dielectric layer.

이하에, 도면을 참조하여, 상기한 실시 형태의 콘덴서(1)의 제조 프로세스를 구체적으로 설명한다. 또한, 도 3∼도 8에 있어서, (a)는 콘덴서 소체의 집합 기판의 사시도를 모식적으로 도시하고, (b)는 집합 기판의 x-x선을 따른 단면도를 모식적으로 도시한다.Hereinafter, with reference to the drawings, the manufacturing process of the capacitor 1 according to the above embodiment will be described in detail. 3 to 8, (a) schematically shows a perspective view of the assembly substrate of the capacitor element body, and (b) schematically shows a cross-sectional view along the x-x line of the assembly substrate.

도 3에 도시된 바와 같이, 먼저, 도전성 기판(22)을 준비한다. 도전성 기판(22)을 구성하는 재료로서는, 예를 들어 알루미늄, 탄탈륨, 니켈, 구리, 티타늄, 니오븀 및 철, 그리고 스테인리스, 두랄루민 등의 합금 등을 들 수 있다. 바람직하게는, 도전성 금속 기판(22)을 구성하는 재료는 알루미늄이다. 도전성 기판(22)은 한쪽의 주면측에 다공 금속층(24)을 갖고, 다른 주면측에 지지층(26)을 갖는다. 즉, 도전성 기판(22)의 일면은 다공 금속층(24)을 포함하고, 도전성 기판(22)의 상기 일면과 반대측의 면은 지지층(26)을 포함하고 있다. 다공 금속층(24)의 공극률은 지지층(26)의 공극률보다도 크다. 또한, 다공 금속층(24)의 확면율은, 지지층(26)의 확면율보다도 크다. 즉, 다공 금속층(24)은 지지층(26)보다도 비표면적이 크다.As shown in Fig. 3, first, a conductive substrate 22 is prepared. Examples of the material constituting the conductive substrate 22 include aluminum, tantalum, nickel, copper, titanium, niobium and iron, and alloys such as stainless steel and duralumin. Preferably, the material constituting the conductive metal substrate 22 is aluminum. The conductive substrate 22 has a porous metal layer 24 on one main surface side and a supporting layer 26 on the other main surface side. That is, one side of the conductive substrate 22 includes the porous metal layer 24, and the side opposite to the one side of the conductive substrate 22 includes the supporting layer 26. The porosity of the porous metal layer 24 is greater than the porosity of the support layer 26. In addition, the magnification ratio of the porous metal layer 24 is larger than the magnification ratio of the supporting layer 26. That is, the porous metal layer 24 has a larger specific surface area than the support layer 26.

다음에, 도 4에 도시된 바와 같이, 다공 금속층(24)의 일부의 영역의 구멍을 찌부러뜨려, 홈부(28)를 형성하여, 다공 금속층을 분단한다. 분단된 다공 금속층은 고공극률부(12)에 대응한다. 홈부는 고공극률부(12)끼리의 사이에 형성되며, 홈부의 저면은 다공 금속층(24)을 찌부러뜨림으로써 형성된 저공극률부(14)를 포함한다. 홈부의 형성 방법은, 상기한 구멍을 찌부러뜨리는 방법으로서 기재한 것을 사용할 수 있다. 즉, 홈부의 형성 방법은, 금형 가공, 프레스 가공에 의해 압축하여 찌부러뜨리는 방법, 레이저 등으로 금속을 용융시켜 구멍을 찌부러뜨리는 방법을 사용할 수 있다. 또한, 다른 형태에 있어서, 다공 금속층(24)의 일부를 제거하여 홈부를 형성하는 경우에는, 다이서, 레이저 등으로 제거하는 방법을 사용할 수 있다.Next, as shown in Fig. 4, a hole in a region of a part of the porous metal layer 24 is crushed to form a groove 28, and the porous metal layer is divided. The divided porous metal layer corresponds to the high porosity portion 12. The groove portion is formed between the high porosity portions 12 and the bottom surface of the groove portion includes the low porosity portion 14 formed by crushing the porous metal layer 24. As the method of forming the groove portion, those described as a method of crushing the above-mentioned hole can be used. That is, the method of forming the groove portion may be a method of pressing and crushing by metal working, press working, a method of melting a metal by laser or the like and crushing the hole. In another embodiment, when a part of the porous metal layer 24 is removed to form a groove, a method of removing by a dicer, a laser or the like can be used.

다음에, 도 5에 도시된 바와 같이, 상기에서 얻어진 기판 위에, 기상법, 바람직하게는 ALD법에 의해, 유전체층(30)을 형성한다.Next, as shown in Fig. 5, a dielectric layer 30 is formed on the substrate obtained above by a vapor phase method, preferably an ALD method.

다음에, 도 6에 도시된 바와 같이, 홈부(28)에 절연부(32)를 형성한다. 절연부(32)의 형성 방법은, 홈부(28)에, 에어식 디스펜서, 제트 디스펜서, 잉크젯, 스크린 인쇄, 정전 도포 방법 등을 사용하여 절연성 재료(예를 들어 수지)를 홈부(28)에 충전 혹은 홈부(28)의 저면에 도포함으로써 행할 수 있다. 절연성 재료의 충전은, 홈부의 깊이 도중까지의 충전이 바람직하다. 이와 같이 충전량을 조정함으로써, 도포량의 변동이 발생한 경우라도, 홈부로부터 절연 재료가 흘러넘치는 것을 방지하여, 두께 변동을 방지할 수 있다.Next, as shown in Fig. 6, the insulating portion 32 is formed in the trench 28. As shown in Fig. The insulating portion 32 is formed by filling an insulating material (for example, a resin) into the groove portion 28 by using an air type dispenser, a jet dispenser, an ink jet, a screen printing, Or on the bottom surface of the trench 28. The filling of the insulating material is preferably performed up to the depth of the groove portion. By adjusting the charged amount in this way, it is possible to prevent the insulating material from overflowing from the groove portion and to prevent the thickness variation even when the applied amount fluctuates.

다음에, 도 7에 도시된 바와 같이, 상기에서 얻어진 기판 위 전체에, 상부 전극(34)을 형성한다. 상부 전극(34)은 ALD법, CVD법, 도금, 바이어스 스퍼터, Sol-Gel법, 도전성 고분자 충전 등의 방법에 의해 형성할 수 있다. 또한, 이들 방법은 조합하여 사용할 수 있다. 예를 들어, 먼저 ALD법에 의해 도전성막을 형성하고, 그 위로부터 다른 방법에 의해 세공을 충전하여 상부 전극을 형성해도 된다.Next, as shown in Fig. 7, an upper electrode 34 is formed on the entire upper surface of the substrate obtained above. The upper electrode 34 can be formed by an ALD method, a CVD method, a plating method, a bias sputtering method, a Sol-Gel method, or a conductive polymer filling method. These methods can be used in combination. For example, the conductive film may be first formed by the ALD method, and the upper electrode may be formed by filling the pores with another method from above.

다음에, 도 8에 도시된 바와 같이, 상기에서 얻어진 기판 전체에, 외부 전극(36)을 형성한다. 외부 전극의 형성 방법으로서는 특별히 한정되지 않지만, 예를 들어 스퍼터법, 증착, 전해 도금, 무전해 도금 등을 들 수 있다. 도 8에서는, 다공부의 구멍은 외부 전극(36)에 의해 충전되어 있지만, 구멍의 일부 또는 전부는 공극 상태 그대로여도 된다.Next, as shown in Fig. 8, an external electrode 36 is formed on the entire surface of the substrate obtained above. The method of forming the external electrode is not particularly limited, and examples thereof include a sputtering method, vapor deposition, electrolytic plating, electroless plating, and the like. In Fig. 8, although the holes of the porous portion are filled with the external electrode 36, part or all of the holes may remain in a state of a gap.

상기에서 얻어진 기판을, 도 8에 도시한 y-y선을 따라서 절단함으로써, 본 발명의 콘덴서를 얻을 수 있다. 절단 방법은 특별히 한정되지 않지만, 예를 들어 레이저에 의한 절단, 금형에 의한 펀칭 가공, 다이서, 초경날, 슬리터, 피나클날에 의한 커트 등의 단독 및 조합에 의해 절단할 수 있다. 또한, 이 절단에 의해 외부 전극(36)도 분단되어, 제1 외부 전극과 제2 외부 전극이 형성된다.By cutting the substrate obtained above along the y-y line shown in Fig. 8, the capacitor of the present invention can be obtained. The cutting method is not particularly limited. For example, cutting can be performed by laser cutting, punching by a die, cutting by a dicer, a hard blade, a slitter, a cut by a pinnacle blade, or the like. In addition, by this cutting, the outer electrode 36 is also divided so that the first outer electrode and the second outer electrode are formed.

또한, 본 발명의 콘덴서는, 절연부 및 외부 전극은 임의의 요소이므로, 이들이 존재하지 않는 경우, 본 발명의 콘덴서 제조 방법은, 당연히, 절연부 및 외부 전극의 형성 공정을 포함하지 않는다.Further, in the capacitor of the present invention, since the insulating portion and the external electrode are optional elements, the method of manufacturing the capacitor of the present invention naturally does not include the step of forming the insulating portion and the external electrode.

도 3∼도 8로부터 명백해지는 바와 같이, 본 발명의 콘덴서의 제조 방법에 의하면, 제2 외부 전극의 형성 이외는 도전성 기판의 편면만을 가공함으로써 제조할 수 있다. 따라서, 도전성 기판을 빗살 형상으로 할 필요는 없고, 집합 기판 형상으로 할 수 있으므로, 제조 시의 취급이 용이하고, 또한, 기판의 단위 면적당의 콘덴서의 취득 개수가 많아진다.As is clear from Figs. 3 to 8, according to the method for producing a capacitor of the present invention, the method can be produced by processing only one surface of the conductive substrate except for the formation of the second external electrode. Therefore, it is not necessary to form the conductive substrate in a comb shape, and it can be formed into an aggregated substrate shape, so that handling at the time of manufacturing is easy, and the number of capacitors per unit area of the substrate is increased.

이상, 본 발명의 콘덴서 및 그 제조 방법을, 상기 실시 형태의 콘덴서(1)에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 다양한 개변이 가능하다.The capacitor of the present invention and its manufacturing method have been described above with respect to the capacitor 1 of the above embodiment, but the present invention is not limited to this, and various modifications are possible.

실시예Example

(실시예 1)(Example 1)

도전성 기판으로서, 두께 80㎛, 편측의 면만 60㎛의 두께의 다공 금속층이 형성된, 확면율 약 200배의 시판되고 있는 알루미늄 전해 콘덴서용 알루미늄 에치드박을 준비하였다(도 3에 대응). 즉, 본 실시예에서는, 지지층 및 다공 금속층은 알루미늄으로 형성되어 있다. 상기 알루미늄 에치드박을, 나노초 펄스 파이버 레이저 장치를 사용하여 처리하여, 다공 금속층의 일부를 제거하여, 홈부를 형성하였다(도 4에 대응 : 단, 저공극률부(14)는 레이저에 의해 제거되어 실질적으로 존재하지 않음).A commercially available aluminum etch solution for aluminum electrolytic capacitors, having a porous metal layer with a thickness of 80 mu m and a thickness of only 60 mu m on one side, was prepared as a conductive substrate (corresponding to Fig. 3). That is, in this embodiment, the support layer and the porous metal layer are formed of aluminum. The aluminum etch dewax was treated with a nanosecond pulse fiber laser device to remove a part of the porous metal layer to form a groove portion (corresponding to Fig. 4: the low porosity portion 14 was removed by a laser to be substantially ≪ / RTI >

다음에, 원자층 퇴적법에 의해, 20㎚의 AlOx의 성막을 행하여, 유전체층을 형성하였다(도 5에 대응). 계속해서, 홈 내에 폴리이미드 수지를, 에어식 디스펜서 장치를 사용하여, 홈부의 깊이 20㎛를 남기고 충전하여, 절연부(두께 40㎛)를 형성하였다(도 6에 대응).Next, a 20 nm AlO x film was formed by atomic layer deposition to form a dielectric layer (corresponding to Fig. 5). Subsequently, a polyimide resin was filled in the grooves using an air-type dispenser so as to leave a depth of 20 mu m in the groove portion, thereby forming an insulating portion (thickness: 40 mu m) (corresponding to Fig. 6).

계속해서, 기판 위 전체에, 원자층 퇴적법을 사용하여, 상부 전극으로서 TiN막을 형성하였다(도 7에 대응). 다음에, 도금의 전처리로서, 얻어진 기판의 하면(지지부측)을 징케이트 처리하고, 계속해서, 무전해 Ni 도금을 형성하였다. 계속해서, 무전해 도금법에 의해, 기판 전체를 Cu 도금하여, 제1 및 제2 외부 전극을 형성하였다(도 8에 대응).Subsequently, a TiN film was formed as an upper electrode on the entire surface of the substrate by atomic layer deposition (corresponding to Fig. 7). Next, as a pretreatment for plating, the lower surface (supporting portion side) of the obtained substrate was subjected to a zinc plating treatment, and subsequently electroless Ni plating was formed. Subsequently, the entire substrate was plated with Cu by electroless plating to form first and second external electrodes (corresponding to Fig. 8).

얻어진 기판은, 복수의 콘덴서가 존재한 집합 기판으로 되어 있고, 이것을 홈부의 중심부(도 8의 y-y선에 대응)를, 나노초 펄스 파이버 레이저 장치를 사용하여 커트함으로써, 도 9에 도시한 바와 같은 개별의 콘덴서를 얻었다. 얻어진 콘덴서의 크기는, 높이 치수가 97㎛, 폭 및 길이 치수가 0.7㎜이었다.The resultant substrate is an aggregate substrate in which a plurality of capacitors exist and is cut by using a nanosecond pulse fiber laser device at the central portion of the groove portion (corresponding to the yy line in Fig. 8) Of a capacitor. The dimensions of the obtained capacitor were 97 mu m in height dimension and 0.7 mm in width and length dimension.

(실시예 2)(Example 2)

홈부의 형성을 금형으로 압축함으로써 형성한 것 이외는, 실시예 1과 마찬가지로 하여, 도 1에 도시된 콘덴서를 제작하였다. 실시예 2의 콘덴서는, 홈부를, 다공 금속층을 압축함으로써 형성하고 있으므로, 홈부에 대응하는 개소에, 저공극률부가 존재한다.The capacitor shown in Fig. 1 was fabricated in the same manner as in Example 1, except that the formation of the groove portion was formed by pressing with a mold. Since the capacitor of the second embodiment is formed by compressing the porous metal layer, the low porosity portion exists in the portion corresponding to the groove portion.

(실시예 3)(Example 3)

절연부를 형성하고, 계속해서, 유전체층을 형성한 것 이외는, 실시예 1과 마찬가지로 하여, 도 10에 도시된 콘덴서를 제작하였다. 실시예 3의 콘덴서는, 콘덴서 말단부에 있어서, 지지부, 절연부, 유전체층, 상부 전극의 순으로 적층되어 있다.A capacitor shown in Fig. 10 was fabricated in the same manner as in Example 1 except that an insulating portion was formed and a dielectric layer was subsequently formed. In the capacitor of Example 3, the supporting portion, the insulating portion, the dielectric layer, and the upper electrode are stacked in this order at the capacitor end portion.

(실시예 4)(Example 4)

절연부를 형성하고, 계속해서, 유전체층을 형성한 것 이외는, 실시예 2와 마찬가지로 하여, 도 11에 도시된 콘덴서를 제작하였다. 실시예 4의 콘덴서는, 콘덴서 말단부에 있어서, 지지부, 저공극률부, 절연부, 유전체층, 상부 전극의 순으로 적층되어 있다.A capacitor shown in Fig. 11 was fabricated in the same manner as in Example 2 except that an insulating portion was formed and a dielectric layer was subsequently formed. The capacitor of Example 4 is laminated in the order of the supporting portion, the low porosity portion, the insulating portion, the dielectric layer, and the upper electrode in the condenser end portion.

(실시예 5∼13)(Examples 5 to 13)

도전성 기판으로서, 두께 30㎛, 편측의 면에 20㎛의 두께의 다공 금속층이 형성된, 확면율 약 200배의 시판되고 있는 알루미늄 전해 콘덴서용 알루미늄 에치드박을 준비하였다. 즉, 본 실시예에서는, 지지층 및 다공 금속층은 알루미늄으로 형성되어 있다. 상기 알루미늄 에치드박을, 나노초 펄스 파이버 레이저 장치를 사용하여 어블레이션 처리하여, 다공 금속층의 일부를 제거하여, 홈부를 형성하였다(단, 저공극률부는 레이저에 의해 제거되어 실질적으로 존재하지 않음). 형성한 홈부의 폭(절연부의 폭)은 개편화 후에 3㎛, 5㎛ 또는 10㎛로 되도록 조정하여, 3종의 집합 기판을 얻었다.A commercially available aluminum etch solution for aluminum electrolytic capacitors, having a thickness of 30 占 퐉 and a porous metal layer of 20 占 퐉 in thickness on one side, was prepared as a conductive substrate. That is, in this embodiment, the support layer and the porous metal layer are formed of aluminum. The aluminum etch dew was ablated by using a nanosecond pulse fiber laser device to remove a part of the porous metal layer to form a groove (however, the low porosity portion was removed by laser and was not substantially present). The width of the formed groove portion (width of the insulating portion) was adjusted to 3 占 퐉, 5 占 퐉, or 10 占 퐉 after discretization, thereby obtaining three types of collective substrates.

계속해서, 각종 집합 기판의 홈 내에 폴리이미드 수지를, 에어식 디스펜서 장치를 사용하여, 절연층을 형성하였다. 절연층의 두께를, 3㎛, 5㎛ 또는 10㎛로 되도록 도포하여, 상기의 3종의 집합 기판에 대하여, 각각 3종의 집합 기판을 얻었다(합계 9종).Subsequently, an insulating layer was formed by using a polyimide resin and an air-type dispenser in the grooves of the various assembly substrates. The thickness of the insulating layer was 3 m, 5 m or 10 m so as to obtain three kinds of collective substrates for each of the above three kinds of collective substrates (total 9 kinds).

다음에, 원자층 퇴적법에 의해, 20㎚의 AlOx의 성막을 행하여, 유전체층을 형성하였다. 계속해서, 기판 위 전체에, 원자층 퇴적법을 사용하여, 상부 전극으로서 TiN막을 형성하였다.Next, a 20 nm AlO x film was formed by atomic layer deposition to form a dielectric layer. Subsequently, a TiN film was formed as an upper electrode on the entire surface of the substrate by atomic layer deposition.

다음에, 도금의 전처리로서, 얻어진 기판의 하면(지지부측)을 징케이트 처리하고, 계속해서, 무전해 도금법에 의해, 상부 전극 위에 막 두께 5㎛의 Ni 피막, 또한 그 위에 막 두께 3㎛의 Sn 피막을 형성하여, 제1 및 제2 외부 전극을 형성하였다.Next, as a pretreatment for plating, the lower surface (support portion side) of the obtained substrate was subjected to a sizing treatment, and then an electroless plating process was performed to form an Ni film having a thickness of 5 占 퐉 on the upper electrode, Sn film to form the first and second external electrodes.

얻어진 기판은, 복수의 콘덴서가 존재한 집합 기판으로 되어 있고, 이것을, 홈부의 중심부를 나노초 펄스 파이버 레이저 장치를 사용하여 커트함으로써, 도 10에 도시한 바와 같은 구조를 갖는 실시예 5∼13의 시료(콘덴서)를 얻었다. 얻어진 콘덴서의 크기는, 높이 치수가 47㎛, 폭 및 길이 치수가 0.7㎜이었다.The resulting substrate was an aggregate substrate in which a plurality of capacitors were present. The center portion of the groove portion was cut using a nanosecond pulse fiber laser device to obtain a sample of Examples 5 to 13 having the structure shown in Fig. 10 (Capacitor). The obtained capacitor had a height dimension of 47 mu m, and a width and a length dimension of 0.7 mm.

(평가)(evaluation)

ㆍ공극률ㆍ Porosity

상기에서 얻어진 실시예 5∼13의 각 시료로부터 임의로 2개를 추출하고, 도전성 금속 기재의 공극률을 다음과 같이 하여 측정하였다.Two samples were arbitrarily extracted from each of the samples of Examples 5 to 13 obtained above and the porosity of the conductive metal base material was measured as follows.

먼저, FIB(Focused Ion Beam; 집속 이온빔) 장치(세이코 인스트루먼츠사제, SMI 3050SE)를 사용하고, FIB 픽업법에 의해 도전성 금속 기재의 고공극률부의 대략 중앙부를 가공하여, 두께가 약 50㎚로 되도록 박편화함으로써, 측정 시료를 제작하였다. 또한, 박편화할 때에 생성되는 FIB 대미지층은, Ar 이온 밀링 장치(GATAN사제, PIPS model691)를 사용하여 제거하였다.First, a substantially central portion of the high porosity portion of the conductive metal base was processed by FIB pickup method using a FIB (Focused Ion Beam) (SMI 3050SE, manufactured by Seiko Instruments Inc.) Thereby preparing a measurement sample. In addition, the FIB damage layer generated in the flaking was removed by using an Ar ion milling apparatus (PIPS model691 manufactured by GATAN CO., LTD.).

계속해서, 주사 투과 전자 현미경(니혼덴시사제 JEM-2200FS)을 사용하고, 세로 : 3㎛, 가로 : 3㎛를 촬상 영역으로 하고, 각 시료의 임의의 5개소에 대하여 촬상하였다. 그리고, 이 촬상된 화상을 해석하여, Al의 존재 영역의 면적(이하, 「존재 면적」이라 함) a1을 구하고, 이 존재 면적 a1과 측정 면적 a2(=3㎛×3㎛)로부터 수학식 1에 기초하여, 고공극률부의 영역의 개별 공극률 x를 산출하였다.Subsequently, a scanning transmission electron microscope (JEM-2200FS, manufactured by JEOL Ltd.) was used, and images were taken at arbitrary five points in each sample with the length of 3 mu m and the width of 3 mu m as the imaging region. Then, the captured image is analyzed to obtain the area (hereinafter referred to as the " existing area ") a1 of the existing area of Al and from the existing area a1 and the measured area a2 (= 3 m x 3 m) , The individual porosity x of the region of the high porosity portion was calculated.

Figure pct00001
Figure pct00001

그리고, 5개소의 개별 공극률 x의 평균값을 구하고, 또한 시료 2개의 평균을 구하고, 이 평균값을 각 시료의 고공극부의 공극률로 하였다. 결과를 표 1에 나타낸다.Then, the average value of the individual porosities x at five places was obtained, and the average of the two samples was obtained, and this average value was defined as the porosity of the high porosity portion of each sample. The results are shown in Table 1.

ㆍ양품률ㆍ Good product rate

실시예 5∼13의 각 시료 100개에 대하여, 콘덴서의 단자간에 DC1V의 직류 전압을 인가하고, 쇼트의 유무를 확인하고, 쇼트가 발생하지 않은 시료를 양품으로 하여, 그 양품률을 구하였다. 결과를 표 1에 나타낸다.For each of the samples of Examples 5 to 13, a DC voltage of 1 V DC was applied between the terminals of the capacitors, and the presence or absence of short-circuiting was confirmed, and samples without short-circuiting were evaluated as good products. The results are shown in Table 1.

ㆍ절연 파괴 전압ㆍ Breakdown voltage

실시예 5∼13의 각 시료 5개에 대하여, 콘덴서의 단자간에 인가되는 직류 전압을 서서히 승압시켜, 시료에 흐르는 전류가 1㎃를 초과하였을 때의 전압, 즉 절연 파괴 전압을 측정하였다. 시료 5개의 평균을 구하고, 이 평균값을 각 시료의 절연 파괴 전압으로 하였다. 결과를 표 1에 나타낸다.For each of the samples of Examples 5 to 13, the DC voltage applied across the terminals of the capacitor was gradually increased to measure the voltage when the current flowing in the sample exceeded 1 mA, that is, the dielectric breakdown voltage. The average of five samples was obtained, and the average value was used as the dielectric breakdown voltage of each sample. The results are shown in Table 1.

Figure pct00002
Figure pct00002

상기의 결과로부터, 절연부를 도전성 금속 기재와 상부 전극 사이에 형성함으로써, 양품률을 높일 수 있고, 또한, 도전성 금속 기재와 상부 전극 사이의 절연성을 높일 수 있는 것이 확인되었다. 또한, 절연부의 폭 치수를 5㎛ 이상으로 함으로써, 양품률을 높일 수 있는 것이 확인되었다. 또한, 절연부의 두께 치수를 5㎛ 이상으로 함으로써, 도전성 금속 기재와 상부 전극 사이의 절연성을 높일 수 있는 것이 확인되었다.From the above results, it was confirmed that by forming the insulating portion between the conductive metal base and the upper electrode, the yield can be increased and the insulating property between the conductive metal base and the upper electrode can be increased. Further, it was confirmed that by setting the width dimension of the insulating portion to be 5 占 퐉 or more, it is possible to increase the yield. It was also confirmed that the insulating property between the conductive metal substrate and the upper electrode can be increased by making the thickness dimension of the insulating portion 5 mu m or more.

본 발명의 콘덴서는, 매우 안정적이며 신뢰성이 높으므로, 다양한 전자 기기에 적합하게 사용된다. 본 발명의 콘덴서는, 기판 위에 실장되어 전자 부품으로서 사용된다. 혹은, 본 발명의 콘덴서는, 기판이나 인터포저 내에 매립되어 전자 부품으로서 사용된다.The capacitor of the present invention is very stable and highly reliable, and thus is suitably used for various electronic apparatuses. The capacitor of the present invention is mounted on a substrate and used as an electronic component. Alternatively, the capacitor of the present invention is embedded in a substrate or interposer and used as an electronic part.

1 : 콘덴서
2 : 도전성 금속 기재
4 : 유전체층
6 : 상부 전극
10 : 지지부
12 : 고공극률부
14 : 저공극률부
16 : 절연부
18 : 제1 외부 전극
20 : 제2 외부 전극
22 : 도전성 기판
24 : 다공 금속층
26 : 지지층
28 : 홈부
30 : 유전체층
32 : 절연부
34 : 상부 전극
36 : 외부 전극1: Capacitor
2: conductive metal substrate
4: dielectric layer
6: upper electrode
10: Support
12: High Porosity Part
14: Low porosity part
16:
18: first external electrode
20: second outer electrode
22: conductive substrate
24: porous metal layer
26: Support layer
28: Groove
30: dielectric layer
32:
34: upper electrode
36: external electrode

Claims (10)

다공부를 갖는 도전성 금속 기재와,
다공부 위에 위치하는 유전체층과,
유전체층 위에 위치하는 상부 전극을 갖고 이루어지고,
한쪽의 주면측에만 정전 용량 형성부를 갖는 콘덴서.A conductive metal substrate having a multi-
A dielectric layer disposed on the dielectric layer,
And an upper electrode positioned on the dielectric layer,
And a capacitor having a capacitance forming portion on only one main surface side. 제1항에 있어서,
한쪽의 주면에만 다공부를 갖는 도전성 금속 기재와,
다공부 위에 위치하는 유전체층과,
유전체층 위에 위치하는 상부 전극을 갖고 이루어지는 것을 특징으로 하는 콘덴서.The method according to claim 1,
A conductive metal base material having only one main surface,
A dielectric layer disposed on the dielectric layer,
And an upper electrode located on the dielectric layer. 제1항 또는 제2항에 있어서,
유전체층이 원자층 퇴적법에 의해 형성되어 있는 것을 특징으로 하는 콘덴서.3. The method according to claim 1 or 2,
Wherein the dielectric layer is formed by an atomic layer deposition method. 제1항 내지 제3항 중 어느 한 항에 있어서,
상부 전극이 원자층 퇴적법에 의해 형성되어 있는 것을 특징으로 하는 콘덴서.4. The method according to any one of claims 1 to 3,
Wherein the upper electrode is formed by atomic layer deposition. 제1항 내지 제4항 중 어느 한 항에 있어서,
도전성 금속 기재는 다공부보다도 공극률이 낮은 저공극률부를 갖는 콘덴서.5. The method according to any one of claims 1 to 4,
The conductive metal substrate has a low porosity portion having a porosity lower than porosity. 제1항 내지 제5항 중 어느 한 한에 있어서,
상부 전극이 콘덴서의 연부(緣部)로부터 이격되어 있는 것을 특징으로 하는 콘덴서.6. The method according to any one of claims 1 to 5,
And the upper electrode is spaced apart from the edge of the capacitor. 제1항 내지 제6항 중 어느 한 항에 있어서,
콘덴서의 말단부에 있어서, 도전성 금속 기재와 상부 전극 사이의 어느 것의 개소에, 절연부가 존재하는 것을 특징으로 하는 콘덴서.7. The method according to any one of claims 1 to 6,
Characterized in that at the terminal end of the capacitor, there is an insulating portion at any position between the conductive metal base and the upper electrode. 제7항에 있어서,
콘덴서의 말단부에 있어서, 도전성 금속 기재, 유전체층, 절연부 및 상부 전극이, 이 순서로 배치되어 있는 것을 특징으로 하는 콘덴서.8. The method of claim 7,
Wherein a conductive metal base, a dielectric layer, an insulating portion, and an upper electrode are arranged in this order at the distal end of the capacitor. 제7항에 있어서,
콘덴서의 말단부에 있어서, 도전성 금속 기재, 절연부, 유전체층 및 상부 전극이, 이 순서로 배치되어 있는 것을 특징으로 하는 콘덴서.8. The method of claim 7,
Wherein a conductive metal base, an insulating portion, a dielectric layer, and an upper electrode are arranged in this order at the distal end of the capacitor. 다공 금속층을 갖는 도전성 기판을 준비하고,
상기 도전성 기판의 한쪽의 주면에 있어서,
상기 다공 금속층을 분단하는 홈부를 형성하여, 복수의 다공부를 형성하고,
상기 다공부를 덮도록 유전체층을 형성하고,
상기 유전체층 위에 상부 전극을 형성하는 것을 포함하는 콘덴서의 제조 방법.A conductive substrate having a porous metal layer was prepared,
On one main surface of the conductive substrate,
A groove portion for dividing the porous metal layer is formed to form a plurality of pores,
Forming a dielectric layer so as to cover the above-
And forming an upper electrode on the dielectric layer.
KR1020177032719A 2015-05-12 2016-04-28 Capacitor and manufacturing method thereof KR20170136614A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-097538 2015-05-12
JP2015097538 2015-05-12
PCT/JP2016/063418 WO2016181865A1 (en) 2015-05-12 2016-04-28 Capacitor and method for manufacturing same

Publications (1)

Publication Number Publication Date
KR20170136614A true KR20170136614A (en) 2017-12-11

Family

ID=57248008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177032719A KR20170136614A (en) 2015-05-12 2016-04-28 Capacitor and manufacturing method thereof

Country Status (7)

Country Link
US (1) US20180047517A1 (en)
EP (1) EP3297008A4 (en)
JP (1) JPWO2016181865A1 (en)
KR (1) KR20170136614A (en)
CN (1) CN107533918A (en)
TW (1) TWI616912B (en)
WO (1) WO2016181865A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698892B (en) 2017-03-24 2020-07-11 日商村田製作所股份有限公司 Capacitor
KR101973438B1 (en) * 2017-07-19 2019-04-29 삼성전기주식회사 Capacitor Component
KR102460748B1 (en) * 2017-09-21 2022-10-31 삼성전기주식회사 Capacitor Component
JP7151764B2 (en) * 2018-06-11 2022-10-12 株式会社村田製作所 Capacitor array, composite electronic component, method for manufacturing capacitor array, and method for manufacturing composite electronic component
WO2020106406A1 (en) * 2018-11-19 2020-05-28 Avx Corporation Solid electrolytic capacitor for a tantalum embedded microchip
WO2021039053A1 (en) 2019-08-27 2021-03-04 株式会社村田製作所 Capacitor, connection structure, and method for manufacturing capacitor
CN113436889A (en) * 2021-04-28 2021-09-24 西安交通大学 Cathode conductive film of solid aluminum electrolytic capacitor and preparation method and application thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398762B2 (en) * 2001-12-18 2008-07-15 Ford Global Technologies, Llc Vehicle control system
CN1934145B (en) * 2004-03-17 2011-01-19 帝斯曼知识产权资产管理有限公司 Polimerization catalyst comprising an amidine ligand
JP2008507847A (en) * 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー Capacitor with high energy storage density and low ESR
JP4461386B2 (en) * 2005-10-31 2010-05-12 Ｔｄｋ株式会社 Thin film device and manufacturing method thereof
US7745281B2 (en) * 2007-03-07 2010-06-29 Kemet Electronics Corporation Thin solid electrolytic capacitor embeddable in a substrate
JP2009081429A (en) * 2007-09-05 2009-04-16 Tosoh Corp High dielectric thin film capacitor and its production process
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
JP2009267232A (en) * 2008-04-28 2009-11-12 Shin Etsu Polymer Co Ltd Capacitor, and manufacturing method thereof
JP5294900B2 (en) * 2009-01-23 2013-09-18 三洋電機株式会社 Solid electrolytic capacitor
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP2012043960A (en) * 2010-08-19 2012-03-01 Panasonic Corp Electrolytic capacitor manufacturing method and electrolytic capacitor
DE102010063718A1 (en) * 2010-12-21 2012-06-21 Siemens Aktiengesellschaft Dielectric layer for an electrical component, dielectric component with a dielectric layer and method for producing a dielectric component with a dielectric layer
WO2012144316A1 (en) * 2011-04-20 2012-10-26 株式会社村田製作所 Solid-state electrolyte capacitor manufacturing method and solid-state electrolyte capacitor

Also Published As

Publication number Publication date
CN107533918A (en) 2018-01-02
US20180047517A1 (en) 2018-02-15
EP3297008A1 (en) 2018-03-21
WO2016181865A1 (en) 2016-11-17
TWI616912B (en) 2018-03-01
JPWO2016181865A1 (en) 2018-03-15
EP3297008A4 (en) 2018-11-21
TW201703077A (en) 2017-01-16

Similar Documents

Publication Publication Date Title
KR101887793B1 (en) Capacitor
KR101906693B1 (en) Capacitor
KR20170136614A (en) Capacitor and manufacturing method thereof
CN108074738B (en) Capacitor and method for manufacturing capacitor
CN107710362B (en) Capacitor
US20180158611A1 (en) Capacitor and method for manufacturing the same
US9865400B2 (en) Capacitor
US20180114640A1 (en) Capacitor
US11114242B2 (en) Capacitor having an oxide film on a surface of a conductive metal base material
TWI612544B (en) Capacitors and electronic parts
TWI621222B (en) Capacitor film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application