KR20170082556A - 집적 회로들을 위한 전력 관리 시스템 - Google Patents

집적 회로들을 위한 전력 관리 시스템 Download PDF

Info

Publication number
KR20170082556A
KR20170082556A KR1020177014743A KR20177014743A KR20170082556A KR 20170082556 A KR20170082556 A KR 20170082556A KR 1020177014743 A KR1020177014743 A KR 1020177014743A KR 20177014743 A KR20177014743 A KR 20177014743A KR 20170082556 A KR20170082556 A KR 20170082556A
Authority
KR
South Korea
Prior art keywords
die
adc
voltage
power supply
programmable
Prior art date
Application number
KR1020177014743A
Other languages
English (en)
Other versions
KR102384904B1 (ko
Inventor
오스틴 에이치. 레세아
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20170082556A publication Critical patent/KR20170082556A/ko
Application granted granted Critical
Publication of KR102384904B1 publication Critical patent/KR102384904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

장치는 IC 다이(130) 상에 배치된 복수의 프로그램가능한 하드웨어 리소스들(136, 250) 및 ADC(analog-to-digital converter)(132)를 포함한다. ADC(132)는 IC 다이(130)의 하나 또는 그 초과의 아날로그 파라미터들의 값들을 양자화하도록 구성된다. 장치는 또한, 구성 데이터 세트에 대한 응답으로 프로그램가능한 하드웨어 리소스들(136, 250)을 프로그래밍하도록 구성되는 구성 제어 회로(138)를 포함한다. 프로그램가능한 하드웨어 리소스들(136, 250)은, 구성 데이터에 의해 특정된 회로들의 세트를 구현하고 아날로그 파라미터들을 샘플링하기 위해 ADC(132)를 IC 다이(130)의 각각의 노드들에 연결하도록 프로그래밍된다. 장치는 또한, ADC(132)에 결합되고 ADC(132)로부터의 하나 또는 그 초과의 아날로그 파라미터들의 양자화된 값들에 기초하여 제어 신호(124)를 생성하도록 구성되는 인터페이스 회로(134)를 포함한다. 인터페이스 회로(134)는 IC 다이(130)의 전력 단자(122)에 결합된 전력 공급장치(110)에 제어 신호(124)를 출력한다.

Description

집적 회로들을 위한 전력 관리 시스템{POWER MANAGEMENT SYSTEM FOR INTEGRATED CIRCUITS}
본 개시내용은 전반적으로 집적 회로들에 관한 것이며, 보다 구체적으로, 집적 회로들의 전력 관리에 관한 것이다.
프로그램가능한 IC(integrated circuit)들은 특정된 로직 기능들을 수행하도록 프로그래밍될 수 있는 디바이스들이다. 프로그램가능한 IC의 일 타입인, FPGA(field programmable gate array)는 통상적으로 프로그램가능한 타일들의 어레이를 포함한다. 이러한 프로그램가능한 타일들은, 예를 들어, IOB(input/output block)들, CLB(configurable logic block)들, BRAM(dedicated random access memory block)들, 승산기들, DSP(digital signal processing block)들, 프로세서들, 클록 관리자들, DLL(delay lock loop)들, 버스 또는 네트워크 인터페이스들, 이를 테면, PCIe(Peripheral Component Interconnect Express) 및 이더넷 등을 포함할 수 있는 다양한 타입들의 로직 블록들을 포함한다.
각각의 프로그램가능한 타일은 통상적으로 프로그램가능한 상호접속부 및 프로그램가능한 로직 둘 모두를 포함한다. 프로그램가능한 상호접속부는 통상적으로 PIP(programmable interconnect point)들에 의해 상호접속된 다양한 길이들의 많은 수의 상호접속부 라인들을 포함한다. 프로그램가능한 로직은, 예를 들어, 함수 발생기들, 레지스터들, 산술 로직 등을 포함할 수 있는 프로그램가능한 엘리먼트들을 이용하여 사용자 설계의 로직을 구현한다.
프로그램가능한 상호접속부들 및 프로그램가능한 로직은 통상적으로, 프로그램가능한 엘리먼트들이 구성되는 방법을 정의하는 내부 구성 메모리 셀들에 구성 데이터의 스트림을 로딩함으로써 프로그래밍된다. 구성 데이터는 메모리(예를 들어, 외부 PROM)로부터 판독되거나 외부 디바이스에 의해 FPGA에 기록될 수 있다. 그런 다음, 개별 메모리 셀들의 집합 상태(collective state)들이 FPGA의 기능을 결정한다.
일부 프로그램가능한 IC들은 프로그램 코드를 실행할 수 있는 임베딩된 프로세서를 포함한다. 프로세서는, 프로그램가능한 로직 회로와 프로그램가능한 상호접속부 회로를 포함하는 동일한 다이의 부분으로서 제조될 수 있으며, 또한 총괄적으로 IC의 "프로그램가능한 회로"로도 지칭된다. 프로세서 내에서 프로그램 코드의 실행은, IC 상에서 이용가능할 수 있는 프로그램가능한 회로를 "프로그래밍"하거나 "구성"하는 것과는 구분될 수 있다는 것을 인식해야 한다. IC의 프로그램가능한 회로를 프로그래밍하거나 구성하는 동작은 프로그램가능한 회로 내의 구성 데이터에 의해 특정되는 상이한 물리적 회로의 구현을 초래한다.
IC 다이 상에 배치된 복수의 프로그램가능한 하드웨어 리소스들 및 ADC(analog-to-digital converter)를 포함하는 장치가 개시된다. ADC는 IC 다이의 하나 또는 그 초과의 아날로그 파라미터들의 값들을 양자화하도록 구성된다. 구성 제어 회로가 또한 IC 다이 상에 배치된다. 구성 데이터의 세트에 대한 응답으로, 구성 제어 회로는 구성 데이터의 세트에 의해 특정된 회로들의 세트를 구현하도록 프로그램가능한 하드웨어 리소스들을 프로그래밍한다. 구성 제어 회로에 의한 프로그래밍은 또한, 프로그램가능한 하드웨어 리소스들로 하여금 하나 또는 그 초과의 아날로그 파라미터들의 샘플링을 위해 ADC를 IC 다이의 각각의 노드들에 연결하게 한다. 장치는 또한, ADC에 결합되고 ADC로부터의 하나 또는 그 초과의 아날로그 파라미터들의 양자화된 값들에 기초하여 제어 신호를 생성하도록 구성되는 인터페이스 회로를 포함한다. 인터페이스 회로는 제어 신호를 IC 다이의 전력 단자에 결합된 전력 공급장치에 출력한다.
또한, 마스터-슬레이브 통신 인터페이스들의 계층적 어레인지먼트를 포함하는 장치가 개시된다. 장치는 제 1 다이 상에 배치되고 제 1 마스터 통신 인터페이스를 포함하는 탑-레벨 전력 관리 회로를 포함한다. 장치는 또한 하나 또는 그 초과의 추가 다이들 상에 배치된 시스템을 포함한다. 시스템은, 제 1 마스터 통신 인터페이스에 통신가능하게 결합된 제 1 슬레이브 통신 인터페이스, 및 제 2 마스터 통신 인터페이스를 갖는 시스템-레벨 전력 관리 회로를 포함한다. 시스템은 또한 하나 또는 그 초과의 서브-시스템 회로들을 포함한다. 서브-시스템 회로들은 제 2 마스터 통신 인터페이스에 통신가능하게 결합된 각각의 슬레이브 통신 인터페이스들을 갖는다.
다음의 상세한 설명과 청구항들을 고려하여 다른 특징들이 인식될 것이다.
개시된 회로들 및 장치들의 다양한 양상들 및 특징들은 다음의 상세한 설명의 검토 시 그리고 도면들을 참조하여 명백해질 것이다.
도 1은 IC 다이 상의 전력을 제어하기 위한 제 1 어레인지먼트를 도시한다.
도 2는 IC 다이 상의 전력을 제어하기 위한 제 2 어레인지먼트를 도시한다.
도 3은 IC 다이 상에 배치된 ADC를 사용하여 전압을 제어하기 위한 제 1 프로세스를 도시한다.
도 4는 IC 다이 상에 배치된 ADC를 사용하여 전압을 제어하기 위한 제 2 프로세스를 도시한다.
도 5는 IC 다이 상에 배치된 ADC를 사용하여 전압을 제어하기 위한 제 3 프로세스를 도시한다.
도 6은 하나 또는 그 초과의 구현들과 일치하는, 마스터-슬레이브 통신 인터페이스들의 계층적 어레인지먼트를 갖는 장치를 도시한다.
도 7은 하나 또는 그 초과의 구현들에 따라, 전력을 제어하도록 구성될 수 있는 프로그램가능한 IC를 도시한다.
다음 설명에서, 본원에 제시된 특정 예들을 설명하기 위해 다수의 특정 상세들이 제시된다. 그러나, 당업자에게는, 하나 또는 그 초과의 다른 예들 및/또는 이러한 예들의 변형들이 아래에 주어진 모든 특정 상세들 없이 실시될 수 있다는 것이 명백할 것이다. 다른 예들에서, 잘 알려진 특징들은 본원의 예들의 설명을 모호하게 하지 않기 위해 상세히 설명되지 않았다.
집적 회로 제조의 리소그래피 프로세스의 변화로 인해, 동일한 설계의 상이한 IC들이 상이하게 동작할 수 있으며, 다양한 PVT(process, voltage, and temperature) 코너들에서 상이한 성능을 나타낼 수 있다. 예를 들어, 제 1 PVT 코너에서 허용가능한 성능 레벨들을 나타내는 IC는, 그럼에도 불구하고, 동적으로 유도될 수 있는 다른 PVT 코너들에서는 성능 저하들을 나타낼 수 있다. 전압 스케일링으로도 지칭되는 프로세스를 사용하면, 원하는 성능을 달성하도록 전압이 증가되거나 감소될 수 있다. 예를 들어, 고속 디바이스들은 보다 낮은 전압들에 의해 지정 타이밍 요건을 충족시킬 수 있고, 저속 디바이스들은 특정된 타이밍 요건을 달성하기 위해 더 높은 전압을 요구할 수 있다. 다른 예로서, 전압은, IC의 동작 온도가 변화함에 따라 원하는 성능을 유지하도록 조정될 수 있다.
동작 동안 IC에 의해 나타나는 아날로그 동작 파라미터들에 기초하여 IC 공급 전압 IC를 조정하는 전력 조절을 위한 방법들 및 회로들이 개시된다. 아날로그 동작 파라미터들은, 온-다이 ADC(analog to digital converter)을 사용하여 샘플링되고, IC에 공급 전압을 제공하는데 사용되는 전력 공급장치를 조정하는 피드백/제어 신호들을 생성하는데 사용된다. 전력 공급장치를 통해 공급 전압을 조정함으로써, 온-다이 차지 펌프들 및/또는 전압 조절기들에 필요한 회로가 감소되거나 제거될 수 있다.
일부 구현들에서, 장치는 IC 다이 상에 배치된 프로그램가능한 하드웨어 리소스들 및 ADC(analog-to-digital converter)를 포함한다. ADC는 IC 다이의 하나 또는 그 초과의 아날로그 파라미터들의 값들을 양자화하도록 구성된다. 또한, 장치는 구성 데이터 세트에 대한 응답으로 프로그램가능한 하드웨어 리소스들을 프로그래밍하도록 구성되는 구성 제어 회로를 포함한다. 프로그램가능한 하드웨어 리소스들은, 구성 데이터에 의해 특정된 회로들의 세트를 구현하고 아날로그 파라미터들의 샘플링을 위해 ADC를 IC 다이의 각각의 노드들에 연결하도록 프로그래밍된다. 장치는 또한, ADC에 결합되고 ADC로부터의 하나 또는 그 초과의 아날로그 파라미터들의 양자화된 값들에 기초하여 제어 신호를 생성하도록 구성되는 인터페이스 회로를 포함한다. 인터페이스 회로는 제어 신호를 IC 다이의 전력 단자에 결합된 전력 공급장치에 출력한다. 다양한 구현들에서, 양자화된 값들이 IC 다이 상의 다수의 ADC들로부터 인터페이스에 제공될 수 있다. 설명의 용이함을 위해, 예들은 주로, 인터페이스 회로에 양자화된 값을 제공하는 단일 ADC를 참조하여 논의될 수 있다.
ADC는, 예를 들어, IC 또는 I/O 단자의 내부 노드의 전압, 온도, 스위칭 속도 및/또는 레이턴시를 포함하는 IC의 다양한 아날로그 파라미터들을 양자화하도록 구성될 수 있다. 일 구현에서, 인터페이스 회로는 ADC에 의해 양자화된 아날로그 파라미터들에 기초하여 하나 또는 그 초과의 전력 관리 기능들을 수행하도록 구성된 로직 회로를 포함한다. 예를 들어, 인터페이스 회로는 ADC에 의해 양자화된 아날로그 파라미터들이 에러를 나타내는 것에 대한 응답으로 IC를 리셋하거나 또는 셧다운하도록 구성될 수 있다.
다른 예로서, 인터페이스 회로는 ADC에 의해 양자화된 전압과 타겟 전압 간의 차에 기초하여 전력 공급장치로 출력된 제어 신호를 조정하도록 구성된다. 타겟 전압은, 예를 들어, 비휘발성 메모리에 저장된 값에 의해 또는 구성 제어 회로에 의해 수신된 구성 데이터의 세트로 표시될 수 있다. 다른 예로서, 인터페이스 회로는 양자화된 아날로그 파라미터(들)의 상이한 값들에 대해 상이한 타겟 전압들을 나타내는 LUT(look up table)를 사용하여 타겟 전압을 결정할 수 있다. 예를 들어, LUT는 IC 상에서 측정된 다양한 온도들 또는 전압들에 대한 타겟 전압들을 나타낼 수 있다.
일부 구현들에서, 인터페이스 회로는 전압원에 제공된 제어 신호를 조정하여 IC에 제공되는 전압을 조정하고 ADC에 의해 양자화된 전압을 미리결정된 전압 범위 내에서 유지하도록 구성될 수 있다. 미리결정된 전압 범위는, 예를 들어, IC 다이 상에 배치된 비휘발성 메모리에서, IC 다이에 연결된 외부 메모리에서, 또는 구성 제어 회로에 의해 수신된 구성 데이터에서 특정될 수 있다.
일부 구현들에서, 인터페이스 회로는, 양자화된 전압 값이 미리결정된 전압 범위 밖에 있는 것에 대한 응답으로 다양한 동작들을 수행하도록 구성될 수 있다. 일례로, 경보 신호는, 양자화된 값이 범위 밖에 있는 것에 대한 응답으로 생성될 수 있다. 다른 예로서, IC 다이는, 양자화된 값이 범위 밖에 있는 것에 대한 응답으로 IC 다이의 전력 낮추거나 또는 IC를 안전 모드에 둘 수 있다.
일부 구현들에서, 인터페이스 회로는 IC 다이 상의 IR 강하를 보상하기 위해, 제어 신호를 통해, IC에 제공되는 전압을 조정하도록 구성된다. IR 강하는, 공급 전압이 IC의 전력 분배 네트워크를 통해 분배될 때 공급 전압의 전압 강하를 지칭한다. 전력 분배 네트워크를 통한 IR 강하는, 전력 분배 네트워크에 의해 전력이 공급되는 회로 부하가 증가함에 따라 증가할 수 있다. 예를 들어, 프로그램가능한 IC 상에서, 프로그램가능한 리소스들이 프로그래밍되어 구성 데이터에 의해 특정된 회로들의 세트를 구현한 후 IR 강하가 증가할 수 있다.
일 예시적 구현에서, 인터페이스 회로는, IC 다이가 파워 온되는 것에 대한 응답으로 그리고 프로그램가능한 하드웨어 리소스들을 프로그래밍하기 전에 전력 분배 노드에서 전압의 제 1 양자화된 값을 리트리빙한다. 프로그램가능한 하드웨어 리소스들을 프로그래밍한 후, 인터페이스 회로는 전력 분배 노드의 전압의 제 2 양자화된 값을 리트리빙한다. 인터페이스 회로는 제 1 양자화된 값과 제 2 양자화된 값 간의 차에 기초하여 전력 공급장치에 대한 타겟 전압을 결정한다.
일부 구현들에서, 인터페이스 회로는 제어 신호에 추가하여 또는 제어 신호 대신에, ADC에 의해 양자화된 값들과 같은 하나 또는 그 초과의 상태 파라미터들을 전력 공급장치에 통신할 수 있다. 전력 공급장치는, 상태 파라미터들에 기초하여 전력 공급장치에 의해 생성된 전압을 조정하는 로직 회로를 포함할 수 있다. 예를 들어, 전력 공급장치는, 상태 파라미터들에 의해 표시되는 IC의 온도가 임계 값을 초과하는 것에 대한 응답으로 IC를 파워 오프하도록 구성될 수 있다.
상이한 구현들은, ADC와 인터페이스 회로 사이에서 그리고 인터페이스 회로와 전력 공급장치 사이에서 데이터를 통신하도록 다양한 통신 회로들 및/또는 프로토콜들을 사용할 수 있다. 일부 구현들에서, 회로들은 마스터-슬레이브 통신 인터페이스들의 계층적 어레인지먼트를 사용하여 통신하도록 구성된다. 일 예시적인 구현에서, IC 다이 상의 인터페이스 회로는 전력 공급장치의 제 1 마스터 통신 인터페이스에 제어 신호를 제공하도록 구성된 제 1 슬레이브 통신 인터페이스를 포함한다. IC 다이 상의 인터페이스 회로는 또한 제 2 마스터 통신 인터페이스를 포함한다. IC 다이 상의 제 2 슬레이브 통신 인터페이스는 ADC로부터의 하나 또는 그 초과의 아날로그 파라미터들의 양자화된 값들을 제 2 마스터 통신 인터페이스에 제공하도록 구성된다.
이제 도면들을 참조하면, 도 1은 IC 다이 상의 전력을 제어하기 위한 제 1 회로 어레인지먼트를 도시한다. 회로 어레인지먼트(100)는 IC(130) 및 프로그램가능한 전력 공급장치(110)를 포함한다. 프로그램가능한 전력 공급장치(110)는 공급 전압(120)을 IC(130)의 전력 단자(122)에 제공하도록 구성된다. IC(130)는 IC(130) 상의 하나 또는 그 초과의 서브-회로들의 전압, 온도, 또는 상태와 같은 다양한 아날로그 파라미터들을 양자화하도록 구성된 ADC(132)를 포함한다. IC(130)는 ADC(132)와 통신가능하게 결합되고 ADC(132)에 의해 양자화된 파라미터 값들에 기초하여 제어 신호(124)를 생성하도록 구성된 인터페이스 회로(134)를 포함한다. 인터페이스 회로(134)는 제어 신호(124)를 프로그램가능한 전력 공급장치(110)에 출력한다. 제어 신호(124)는, IC(130)의 전력 공급장치 단자에 제공된 공급 전압(120)을 조정할 것을 프로그램가능한 전력 공급장치(110)에 지시한다.
이 예에서, IC(130)는 프로그램가능한 하드웨어 리소스들(136)의 세트 및 구성 제어 회로(138)를 포함한다. 구성 제어 회로(138)는, 구성 데이터(140)의 세트에 특정된 회로들을 구현하도록, 프로그램가능한 하드웨어 리소스들(136)을 프로그래밍하도록 구성된다. 일부 구현들에서, 프로그램가능한 하드웨어 리소스들(136)의 프로그래밍은 또한, 하나 또는 그 초과의 아날로그 파라미터 값들을 ADC(132)로 라우팅하도록, 프로그램가능한 라우팅 리소스들을 구성할 수 있다. 예를 들어, 구성 데이터는, 프로그램가능한 하드웨어 리소스들(136)로 하여금 전압을 IC(130)의 특정 노드로부터 ADC(132)로 라우팅하게 할 수 있다. 일부 구현들에서, 구성 제어 회로(138)는 또한, 제어 신호(124)를 생성하기 위해 인터페이스 회로(134)에 의해 사용되는 기능을 지정하거나 조정할 수 있다.
이 예에서, ADC(132) 및 인터페이스 회로(134)는 프로그램가능한 하드웨어 리소스들(136)의 세트와는 별개인 것으로 도시되어 있다. 그러나, 일부 구현들에서, ADC(132) 및/또는 인터페이스 회로(134)는 세트의 프로그램가능한 하드웨어 리소스들(136) 중 하나일 수 있거나, 프로그램가능한 하드웨어 리소스들(136)의 서브세트로부터 구현될 수 있다.
도 2는 IC 다이 상의 전력을 제어하기 위한 제 2 회로 어레인지먼트를 도시한다. 회로 어레인지먼트(200)는 IC(230) 및 프로그램가능한 전력 공급장치(210)를 포함한다. 프로그램가능한 전력 공급장치(210)는 입력 제어 신호(224)의 함수로써 공급 전압(220)을 생성하고 공급 전압(220)을 IC(230)의 전력 단자(222)에 제공하도록 구성된다. IC(230)는 IC(230) 상의 하나 또는 그 초과의 서브-회로들의 전압, 온도, 또는 상태와 같은 다양한 아날로그 파라미터들을 양자화하도록 구성된 ADC(232)를 포함한다. IC(230)는 ADC(232)와 통신가능하게 결합되고 ADC(232)에 의해 양자화된 파라미터 값들에 기초하여 제어 신호(224)를 생성하도록 구성된 인터페이스 회로(234)를 포함한다. 인터페이스 회로(234)는 제어 신호(224)를 프로그램가능한 전력 공급장치(210)에 출력한다.
이 예에서, 인터페이스 회로(234)는 LUT(240)를 사용하여 IC(230)에 대한 타겟 전압을 결정하도록 구성된 로직 회로(236)를 포함한다. LUT(240)는, 예를 들어, ADC(232)에 의해 양자화된 아날로그 파라미터들의 값들의 다양한 조합들에 대한 각각의 타겟 전압들을 지정할 수 있다.
대안으로 또는 추가적으로, 인터페이스 회로(234) 내 로직 회로(236)는 ADC에 의해 양자화된 아날로그 파라미터들에 기초하여 하나 또는 그 초과의 전력 관리 기능들을 수행하도록 구성될 수 있다. 예를 들어, 로직 회로(236)는 ADC(232)에 의해 양자화된 아날로그 파라미터들이 에러를 나타내는 것에 대한 응답으로 IC(230)를 리셋하거나 또는 셧다운하도록 구성될 수 있다. 다른 예로서, 로직 회로(236)는, 양자화된 온도 파라미터가 임계 값을 초과하는 것에 대한 응답으로 공급 전압(220)을 감소시키도록 제어 신호(224)를 셋팅하도록 구성될 수 있다.
이 예에서, IC(230)는 프로그램가능한 하드웨어 리소스들(250)의 세트 및 프로그램가능한 하드웨어 리소스들(250)을 프로그래밍하여 구성 데이터(254)의 세트에 특정된 회로들을 구현하도록 구성된 구성 제어 회로(252)를 포함한다. 일부 구현들에서, 프로그램가능한 하드웨어 리소스들(250)의 프로그래밍은 또한, 하나 또는 그 초과의 아날로그 파라미터 값들을 ADC(232)로 라우팅하도록 프로그램가능한 라우팅 리소스들을 구성할 수 있다. 부가적으로 또는 대안으로, 구성 제어 회로(252)는 인터페이스 회로(234)의 로직 회로(236)에 의해 수행되는 기능들을 지정하거나 조정할 수 있다. 예를 들어, 구성 제어 회로(252)는 구성 데이터에 의해 특정된 기능에 따라 타겟 전압을 결정하거나 또는 제어 신호(224)를 조정하도록 로직 회로(236)를 구성할 수 있다. 유사하게, 일부 구현들에서, 구성 제어 회로(252)는 구성 데이터(254)에 따라 LUT(240)를 생성하거나 또는 조정할 수 있다.
이 예에서, ADC(232) 및 인터페이스 회로(234), 및 LUT(240)는 프로그램가능한 하드웨어 리소스들(136)의 세트와는 별개인 것으로 도시되어 있다. 그러나, 일부 구현들에서, ADC(232), 인터페이스 회로(234) 및/또는 LUT(240)는 프로그램가능한 하드웨어 리소스들(250)을 사용하여 구현될 수 있다.
다른 구현들에서, 인터페이스 회로는 IC 상의 ADC에 의해 양자화된 아날로그 파라미터 값들에 기초하여 공급 전압을 조정하기 위해 다양한 프로세스를 활용할 수 있다. 도 3, 도 4 및 도 5는 IC에 제공된 공급 전압을 제어하기 위해 IC 상의 인터페이스 회로에 의해 수행될 수 있는 몇몇 예시적인 프로세스들을 도시한다.
도 3은 IC에 제공되는 공급 전압을 제어하기 위한 제 1 예시적 프로세스를 도시한다. IC가 파워 온되는 경우, 블록(302)에서, IC에 디폴트 전압을 제공하도록 전력 공급장치가 셋팅된다. 블록(304)에서, IC 상의 전압은 IC 상에 배치된 온-칩 ADC로 측정된다. 전압이 최소 전압 및 최대 전압에 의해 한정되는 원하는 전압 범위 내에 있는 동안, 결정 블록(306)은 블록(304)에서의 전압 측정을 반복할 것을 프로세스에 지시한다.
블록(304)에서 측정된 전압이 전압 범위 밖에 있는 경우, 결정 블록(306)은 프로세스를 블록(308)으로 지시한다. 블록(308)에서, 전압을 원하는 전압 범위로 되돌리기 위해 전력 공급장치가 조정된다. 선택적으로, 프로세스는, 전압이 원하는 전압 범위 밖에 있는 것에 대한 응답으로 경보 신호를 생성할 수 있다. 측정하는 것 및 조정하는 것은, 전압이 원하는 전압 범위 내에 있을 때까지, 블록들(304, 306 및 308)에서 반복된다.
도 4는 IC에 제공되는 공급 전압을 제어하기 위한 제 2 예시적 프로세스를 도시한다. IC가 파워 온되는 경우, 블록(402)에서, IC에 디폴트 전압을 제공하도록 전력 공급장치가 셋팅된다. 블록(404)에서, IC 상의 노드의 제 1 전압(V1)이 IC 상에 배치된 온-칩 ADC에 의해 측정된다. 블록(406)에서, 프로그램가능한 하드웨어 리소스들은 구성 데이터의 세트에 따라 프로그래밍된다. 프로그램가능한 하드웨어 리소스들의 프로그래밍은 IC 상의 전력 분배 라인들 상에서 부하를 증가시키고 전력 분배 라인들 상에서 나타나는 IR 강하를 증가시킬 수 있다. 블록(408)에서, 노드의 제 2 전압(V2)이 ADC에 의해 측정된다. 블록(410)에서, 전력 공급장치에 의해 제공되는 전압은, 제 1 전압과 제 2 전압 사이의 차에 의해 나타나는 증가된 IR 강하를 보상하도록 조정된다. 일부 구현들에서, 프로세스는 블록(408)에서의 노드 상의 전압(V2)의 측정을 반복하고, V2와 V1 사이의 차에 기초하여 블록(410)에서 전압의 조정을 반복할 수 있다.
도 5는 IC에 제공되는 공급 전압을 제어하기 위한 제 3 예시적 프로세스를 도시한다. IC가 파워 온되는 경우, 블록(502)에서, IC에 디폴트 전압을 제공하도록 전력 공급장치가 셋팅된다. 블록(504)에서, IC의 하나 또는 그 초과의 동작 파라미터들은 IC 상에 배치된 ADC를 사용하여 측정된다. 블록(506)에서, 타겟 전압은 측정된 파라미터 값(들)을 사용하여 LUT로부터 결정된다. 도 2를 참조하여 설명한 바와 같이, LUT는 블록(504)에서 측정된 동작 파라미터들의 상이한 값들에 대해 각각의 타겟 전압들을 지정할 수 있다. 블록(508)에서, IC에 타겟 전압을 제공하기 위해, 제어 또는 피드백 신호를 통해 전력 공급장치가 셋팅된다.
앞에서 설명된 바와 같이, 상이한 구현들은, IC 상의 인터페이스 회로와 ADC 사이에서 그리고 IC에 연결된 전력 공급장치와 인터페이스 회로 사이에서 데이터를 통신하도록 다양한 통신 회로들 및/또는 프로토콜들을 사용할 수 있다. 도 6은 하나 또는 그 초과의 구현들과 일치하는, 마스터 및 슬레이브 통신 인터페이스들의 계층적 어레인지먼트를 갖는 장치를 도시한다. 장치(600)는 제 1 다이 상에 있고 제 1 마스터 통신 인터페이스(612)를 포함하는 TLPM(top-level power management) 회로(TLPM)(610)를 포함한다. TLPM(610)은 제 1 마스터 통신 인터페이스(612)를 통해 장치(600) 내의 하나 또는 그 초과의 시스템들을 제어하고 그리고/또는 모니터링하도록 구성된다. 시스템들 각각은, 탑-레벨 TLPM(610)과 동일한 IC 패키지에 또는 TLPM(610)을 포함하는 IC 패키지와는 별개인 IC 패키지들에 포함될 수 있는 하나 또는 그 초과의 추가 다이들 상에 배치된다. 이 예에서, 장치(600)는, TLPM(610)에 의해 제어되고 그리고/또는 모니터링되는 하나의 시스템(630)을 포함한다. 그러나, 일부 구현들에서, TLPM(610)은 추가 시스템들을 제어하고 그리고/또는 모니터링하도록 구성될 수 있다. 이 예에서, 시스템은, 제 1 마스터 통신 인터페이스(612)에 통신가능하게 결합된 제 1 슬레이브 통신 인터페이스(642)를 갖는 SLPM(system-level power management) 회로(640)를 포함한다. TLPM(610) 및 SLPM(640)은 마스터 통신 인터페이스(612) 및 슬레이브 통신 인터페이스(642)를 통해 데이터(614)를 통신한다.
SLPM(640)은 또한 제 2 마스터 통신 인터페이스(644)를 포함한다. SLPM(640)은 제 2 마스터 통신 인터페이스(644)를 통해 시스템(630)의 하나 또는 그 초과의 서브-시스템들(650 및 660)을 제어하고 그리고/또는 모니터링하도록 구성된다. 서브-시스템들(650 및 660)은 동일한 IC 다이 SLPM(640) 상에 또는 개별 IC 다이들 상에 배치될 수 있다. 서브-시스템들(650 및 660) 각각은 각각의 전력 서브-시스템-레벨 전력 관리 회로(652 또는 662)를 포함한다. 서브-시스템-레벨 전력 관리 회로(652 및 662) 각각은, 제 2 마스터 통신 인터페이스(644)에 통신가능하게 결합된 각각의 슬레이브 통신 인터페이스(654 및 664)를 포함한다. 서브-시스템-레벨 전력 관리 회로들(652 및 662)은 슬레이브 통신 인터페이스들(654 및 664)을 통해 SLPM(640)과 데이터를 통신한다. 예를 들어, 서브-시스템-레벨 전력 관리 회로들(652 및 662)을 통해, SLPM(640)은 서브-시스템들(650 및 660)에 포함된 전압 조절기들을 조정하거나 서브-시스템들(650 및 660)에 포함된 센서들로부터 수집된 상태 파라미터 데이터를 리트리브할 수 있다. 일부 구현들에서, 서브-시스템-레벨 전력 관리 회로들(예를 들어, 652)은 또한, 서브-시스템(예를 들어, 650)에 포함된 하나 또는 그 초과의 제 3 슬레이브 회로들과 통신하기 위한 다른 마스터 인터페이스(미도시)를 포함할 수 있다.
다른 구현들에서, 마스터 및 슬레이브 통신 인터페이스들(612, 642, 644, 654 및 664)은, 예를 들어, SMBus(System Management Bus) 및 AXI(Advanced Microcontroller Bus Architecture)를 포함하는 다양한 통신 프로토콜들을 사용하여 데이터를 통신할 수 있다. 일부 구현들에서, 마스터 및 슬레이브 통신 인터페이스들은, PMBus(Power Management Bus) 프로토콜을 사용하여 통신하도록 구성된다. PMBus는 시스템에서 전력의 디지털 관리에 유용한 커맨드들을 이용하는 SMBus의 변형이다. PMBus는, 마스터 통신 인터페이스로 하여금 슬레이브 통신 인터페이스들로 제어 커맨드들을 이슈하게 하거나 또는 슬레이브 통신 인터페이스들로부터 상태 파라미터들을 요청하게 한다. PMBus는 다수의 시스템들을 제어하기 위한 중앙 회로를 갖는 디바이스들에서 특히 유용하다. 그러나, 디바이스들 및 애플리케이션의 복잡성이 증가함에 따라, 제어 또는 모니터링이 필요한 모든 서브-시스템들과 인터페이스하도록 중앙 회로를 설계하는 것이 항상 실현가능한 것은 아니다. 도 6에 도시된 계층적 어레인지먼트는 제어 또는 모니터링 회로들을 구현하는데 필요한 복잡성을 감소시킬 수 있다.
예시적인 예로서, TLPM(610)은, 모든 회로들이 정확하게 동작하는 것을 보장하기 위해서 장치(600) 내의 모든 시스템들의 동작 상태를 모니터링하도록 구성될 수 있다. 시스템(630)의 경우, 이는 몇 개의 독립적인 서브-시스템들의 모니터링을 필요로 할 수 있다. 그러나, 서브-시스템들(650, 660)과 TLPM(610) 사이에서 상태 질의들 및 응답들을 중계하는 것이 지나치게 부담될 수 있다. 일부 구현들에서, SLPM(640)은 서브-시스템들(650 및 660) 내의 전력 관리 회로들(652 및 662)로부터 동작 상태들을 리트리빙하고 시스템(630)의 전체 동작 상태를 결정하도록 구성될 수 있다. SLPM(640)은 그런다음 전체 동작 상태를 TLPM(610)에 제공할 수 있다.
일부 구현들에서, 도 1 및 도 2에 도시된 회로들은 도 6에 도시된 마스터 및 슬레이브 통신 인터페이스들의 계층적 어레인지먼트를 사용하여 통신할 수 있다. 예를 들어, 프로그램가능한 전력 공급장치(110)는 TLPM(610)을 포함할 수 있고, 인터페이스 회로(134)는 SLPM(640)을 포함할 수 있다. IC(130)의 서브-시스템은 ADC(132), 및 이 ADC(132)와 인터페이스 회로 사이에서 SLPM(640)을 통해 데이터를 통신하도록 구성된 슬레이브 회로(654)를 포함할 수 있다.
SLPM(640)은, 슬레이브 통신 인터페이스(642)를 통해 프로그램가능한 전력 공급장치(110)의 탑-레벨 제어 회로(610)와 전력-관련 파라미터 데이터를 통신할 수 있다. SLPM(640)은 제 2 마스터 통신 인터페이스(644)를 통해 ADC(132)와 전력-관련 파라미터 데이터를 통신할 수 있다.
도 7은 하나 또는 그 초과의 구현들에 따라 구성될 수 있는 프로그램가능한 IC(702)를 도시한다. 프로그램가능한 IC는 또한, 프로세싱 서브-시스템(710) 및 프로그램가능한 로직 서브-시스템(730)을 포함하는 SOC(System-on-chip)으로 지칭될 수 있다. 프로세싱 서브-시스템(710)은, 사용자 프로그램의 실행을 통해, 사용자 설계의 소프트웨어 부분을 구현하도록 프로그래밍될 수 있다. 이 프로그램은 구성 데이터의 세트의 일부로서 지정되거나 또는 온-칩 또는 오프-칩 데이터 저장소 디바이스로부터 리트리빙될 수 있다. 프로세싱 서브 시스템(710)은 사용자 설계(714)의 소프트웨어 구현을 실행하기 위한 다양한 프로세싱 회로들(712)을 포함할 수 있다. 프로세싱 회로들(712)은, 예를 들어, 하나 또는 그 초과의 프로세서 코어들, FPU(floating point unit)들, 인터럽트 프로세싱 유닛, 온 칩-메모리, 메모리 캐시들, 및/또는 캐시 코히어런트 상호접속부를 포함할 수 있다. 다양한 구현들에서, 프로세싱 서브-시스템(710)은 또한, 예를 들어, 서브-시스템 내의 회로들의 온도 또는 동작 전압을 포함하는 하나 또는 그 초과의 아날로그 동작 파라미터들을 측정하도록 구성된 센서(716)를 포함할 수 있다.
프로그램가능한 IC(702)의 프로그램가능한 로직 서브-시스템(730)은 사용자 설계의 하드웨어 부분을 구현하도록 프로그래밍될 수 있다. 예를 들어, 프로그램가능한 로직 서브-시스템은, 구성 데이터의 세트에서 특정된 회로들의 세트를 구현하도록 프로그래밍될 수 있는 다수의 프로그램가능한 로직 회로들(732)을 포함할 수 있다. 프로그램가능한 로직 회로들(732)은 프로그램가능한 상호접속부 회로들, 프로그램가능한 로직 회로들, 및 구성 메모리 셀들을 포함한다. 프로그램가능한 로직은, 예를 들어, 함수 발생기들, 레지스터들, 산술 로직 등을 포함할 수 있는 프로그램가능한 엘리먼트들을 이용하여 사용자 설계의 로직을 구현한다. 프로그램가능한 상호접속부 회로들은 PIP(programmable interconnect point)들에 의해 상호접속된 다양한 길이들의 많은 수의 상호접속부 라인들을 포함할 수 있다. 다양한 구현들에서, 프로그램가능한 로직 서브-시스템(730)은 또한, 예를 들어, 서브-시스템 내의 회로들의 온도 또는 동작 전압을 포함하는 하나 또는 그 초과의 아날로그 동작 파라미터들을 측정하도록 구성된 센서(736)를 포함할 수 있다.
프로그램가능한 로직 회로들(732)은, 프로그램가능한 상호접속부 회로들 및 프로그램가능한 로직 회로들이 어떻게 구성되는지를 정의하는 구성 데이터의 세트를 구성 메모리 셀들에 로딩함으로써 프로그래밍될 수 있다. 그런 다음, 개별 메모리 셀들의 집합 상태(collective state)들이 프로그램가능한 로직 회로들(732)의 기능을 결정한다. 구성 데이터는 메모리(예를 들어, 외부 PROM)로부터 판독되거나 외부 디바이스에 의해 프로그램가능한 IC(702)에 기록될 수 있다. 일부 구현들에서, 구성 데이터가, 프로그램가능한 로직 서브-시스템(730)에 포함된 구성 제어기(734)에 의해 구성 메모리 셀들에 로딩될 수 있다. 일부 다른 구현들에서, 구성 데이터는 프로세싱 서브-시스템(710)에 의해 실행되는 스타트-업(start-up) 프로세스에 의해 구성 메모리 셀들로 로딩될 수 있다.
프로그램가능한 IC(702)는, 프로세싱 서브-시스템(710)을 프로그램가능한 로직 서브-시스템(730) 내에서 구현되는 회로와 상호연결하는 다양한 회로들을 포함할 수 있다. 회로들과 서브-시스템들 간의 연결들은 도 7에서 라인들로 도시된다. 다양한 연결들은 단일 또는 다중-비트 신호 라인들일 수 있으며, 단방향 또는 양방향일 수 있다. 이 예에서, 프로그램가능한 IC(702)는 프로세싱 서브-시스템(710) 및 프로그램가능한 로직 서브-시스템(730)의 다양한 데이터 포트들 사이에서 데이터 신호들을 라우팅할 수 있는 코어 스위치(726)를 포함한다. 코어 스위치(726)는 또한, 프로그램가능한 로직 또는 프로세싱 서브-시스템들(710 및 730) 중 하나와 프로그램가능한 IC의 다양한 다른 회로들, 이를 테면, 내부 데이터 버스 사이에서 데이터 신호들을 라우팅할 수 있다. 대안으로 또는 추가적으로, 프로세싱 서브-시스템(710)은 코어 스위치(726)를 우회하여 프로그램가능한 로직 서브-시스템과 직접 연결하는 인터페이스를 포함할 수 있다. 이러한 인터페이스는, 예를 들어, ARM에 의해 발표된 AMBA AXI 프로토콜 사양(AXI)을 사용하여 구현될 수 있다.
일부 구현들에서, 프로세싱 서브-시스템(710) 및 프로그램가능한 로직 서브-시스템(730)은 또한 메모리 제어기(721)를 통해 온-칩 메모리(722) 또는 오프-칩 메모리(미도시)의 메모리 위치들에 대해 판독하거나 또는 기록할 수 있다. 메모리 제어기(721)는, DDR(Dual Data Rate) 2, DDR3, LP(Low Power) DDR2 타입들의 메모리, 16-bit인지, 32-bit인지, ECC를 지닌 16-bit인지 여부 등을 포함하는 (그러나 이것으로 제한되지 않음) 하나 또는 그 초과의 상이한 타입들의 메모리 회로들과 통신하도록 구현될 수 있다. 메모리 제어기(721)가 통신할 수 있는 상이한 메모리 타입들의 리스트는 오직 설명의 목적으로만 제공되며, 제한적이거나 또는 포괄적인 것으로 의도되지 않는다. 도 7에 도시된 바와 같이, 프로그램가능한 IC(702)는, 특정 메모리 위치들에 액세스하기 위해 서브-시스템들(710 및 730)에 의해 사용된 가상 메모리 어드레스들을 메모리 제어기(721)에 의해 사용된 물리적 메모리 어드레스들로 변환하는 변환 룩-어사이드 버퍼(724) 및 메모리 관리 유닛(720)을 포함할 수 있다.
프로그램가능한 IC는 외부 회로들과의 데이터의 통신을 위한 I/O(input/output) 서브-시스템(750)을 포함할 수 있다. I/O 서브-시스템(750)은, 예를 들어, 플래시 메모리 타입 I/O 디바이스들, 고성능 I/O 디바이스들, 저성능 인터페이스들, 디버깅 I/O 디바이스들, 및/또는 RAM I/O 디바이스들을 포함하는, 다양한 타입들의 I/O 디바이스들 또는 인터페이스들을 포함할 수 있다.
I/O 서브-시스템(750)은 760A 및 760B로 도시된 하나 또는 그 초과의 플래시 메모리 인터페이스들(760)을 포함할 수 있다. 예를 들어, 플래시 메모리 인터페이스들(760) 중 하나 또는 그 초과의 것은 4-비트 통신을 위해 구성된 QSPI(Quad-Serial Peripheral Interface)로 구현될 수 있다. 플래시 메모리 인터페이스들(760) 중 하나 또는 그 초과의 것은 병렬 8-비트 NOR/SRAM 타입의 인터페이스로서 구현될 수 있다. 플래시 메모리 인터페이스들(760) 중 하나 또는 그 초과의 것은 8-비트 및/또는 16-비트 통신을 위해 구성된 NAND 인터페이스로서 구현될 수 있다. 설명된 특정 인터페이스들은 제한이 아닌 예시의 목적으로 제공된다는 것을 이해해야 한다. 상이한 비트 폭들을 갖는 다른 인터페이스들이 사용될 수 있다.
I/O 서브-시스템(750)은 플래시 메모리 인터페이스들(760)보다 더 높은 성능 레벨을 제공하는 하나 또는 그 초과의 인터페이스들(762)을 포함할 수 있다. 인터페이스들(762A-762C) 각각은, 각각 DMA 제어기(764A-764C)에 결합될 수 있다. 예를 들어, 인터페이스들(762) 중 하나 또는 그 초과의 것은 USB(Universal Serial Bus) 타입의 인터페이스로서 구현될 수 있다. 인터페이스들(762) 중 하나 또는 그 초과의 것은 기가비트 이더넷 타입의 인터페이스로서 구현될 수 있다. 인터페이스들(762) 중 하나 또는 그 초과의 것은 SD(Secure Digital) 타입의 인터페이스로서 구현될 수 있다.
I/O 서브-시스템(750)은 또한, 인터페이스들(762)보다 더 낮은 성능 레벨을 제공하는 인터페이스들(766A-766D)과 같은 하나 또는 그 초과의 인터페이스들(766)을 포함할 수 있다. 예를 들어, 인터페이스들(766) 중 하나 또는 그 초과의 것은 GPIO(General Purpose I/O) 타입의 인터페이스로서 구현될 수 있다. 인터페이스들(766) 중 하나 또는 그 초과의 것은 UART(Universal Asynchronous Receiver/Transmitter) 타입의 인터페이스로서 구현될 수 있다. 인터페이스들(766) 중 하나 또는 그 초과의 것이 SPI(Serial Peripheral Interface) 버스 타입의 인터페이스의 형태로 구현될 수 있다. 인터페이스들(766) 중 하나 또는 그 초과의 것이 CAN(Controller-Area-Network) 타입의 인터페이스 및/또는 I2C 타입의 인터페이스의 형태로 구현될 수 있다.
I/O 서브-시스템(750)은 하나 또는 그 초과의 디버그 인터페이스들(768), 이를 테면, PJTAG(processor JTAG) 인터페이스(768A) 및 트레이스 인터페이스(768B)를 포함할 수 있다. PJTAG 인터페이스(768A)는 프로그램가능한 IC(702)에 대한 외부 디버그 인터페이스를 제공할 수 있다. 트레이스 인터페이스(768B)는 프로세싱 서브-시스템(710) 또는 프로그램가능한 로직 서브-시스템(730)으로부터 디버그, 예를 들어, 트레이스, 정보를 수신하기 위한 포트를 제공할 수 있다.
도시된 바와 같이, 인터페이스들(760, 762, 766 및 768) 각각이 멀티플렉서(770)에 결합될 수 있다. 멀티플렉서(770)는, 프로그램가능한 IC(702)의 외부 핀들, 예를 들어, 프로그램가능한 IC(702)가 내부에 배치되는 패키지의 볼들로 직접 라우팅되거나 또는 패키지의 볼들에 결합될 수 있는 복수의 출력들을 제공한다. 예를 들어, 프로그램가능한 IC(702)의 I/O 핀들은 인터페이스들(760, 762, 766 및 768) 사이에서 공유될 수 있다. 사용자는, 인터페이스들(760-768) 중 어느 것이 사용될지 그리고 이에 따라 멀티플렉서(770)를 통해 프로그램가능한 IC(702)의 I/O 핀들에 결합될지를 선택하기 위해 구성 데이터의 세트를 통해 멀티플렉서(770)를 구성할 수 있다. I/O 서브-시스템(750)은 또한, 인터페이스들(762-768)을 프로그램가능한 로직 서브-시스템의 프로그램가능한 로직 회로들에 연결하기 위한 FMIO(fabric multiplexer I/O) 인터페이스(미도시)를 포함할 수 있다. 추가적으로 또는 대안으로, 프로그램가능한 로직 서브-시스템(730)은 프로그램가능한 로직 내에서 하나 또는 그 초과의 I/O 회로들을 구현하도록 구성될 수 있다. 일부 구현들에서, 프로그램가능한 IC(702)는 또한 전력 및/또는 안전 관리를 위한 다양한 회로들을 갖는 서브-시스템(740)을 포함할 수 있다. 예를 들어, 서브-시스템(740)은 프로그램가능한 IC(702)의 다양한 서브-시스템들에 전력을 공급하는데 사용되는 하나 또는 그 초과의 전압 도메인들을 모니터링하고 유지하도록 구성된 전력 관리 유닛(746)을 포함할 수 있다. 일부 구현들에서, 전력 관리 유닛은, 제어 신호를 생성하여, 예를 들어, 인터페이스들(760, 762, 766 및 768)을 통해 프로그램가능한 IC(702)에 결합된 전력 공급장치에 출력하도록 구성된다. 도 1 및 도 2를 참조하여 설명된 바와 같이, 제어 신호는 프로그램가능한 IC의 하나 또는 그 초과의 파라미터들에 기초하여 전력 공급장치의 전압을 조정하도록 셋팅될 수 있다. 일부 구현들에서, 전력 관리 유닛(746)은, 유휴 상태일 경우, 사용 중인 서브-시스템들에 대한 전력 공급을 디스에이블시키지 않으면서, 전력 소모를 감소시키기 위해 개별 서브-시스템들의 전력을 디스에이블할 수 있다.
서브-시스템(740)은 또한 정확한 동작을 보장하기 위해 서브-시스템들의 상태를 모니터링하는 안전 회로들을 포함할 수 있다. 예를 들어, 서브-시스템(740)은 프로그램가능한 IC의 다양한 서브-시스템들 또는 회로들에 대한 안전 기능들을 수행하도록 구성된 하나 또는 그 초과의 하드-와이어드 안전 회로들(741)을 포함할 수 있다. 서브-시스템(740)은 또한 프로그램가능한 IC의 다양한 서브-시스템들 또는 회로들에 대한 다양한 소프트웨어-기반 안전 기능들을 실행하도록 구성된 하나 또는 그 초과의 실시간 프로세서들(742)을 포함할 수 있다.
서브-시스템(740)은 프로그램가능한 IC(예컨대, 전압, 온도, 클록들 및/또는 데이터/제어 신호들)의 다양한 동작 파라미터들을 모니터링하도록 구성된 하나 또는 그 초과의 센서들 또는 검출기들(미도시)을 포함할 수 있다. 이 예에서, 서브-시스템(740)은, 프로그램가능한 IC 상의 다양한 센서들 또는 검출기들, 이를 테면, 센서들(716 및 736)에 의해 생성된, 하나 또는 그 초과의 아날로그 신호들을 양자화하는데 사용될 수 있는 ADC(749)를 포함한다. 아날로그 신호들은, 다양한 하드와이어드 또는 프로그램가능한 라우팅 리소스들, 이를 테면, 코어 스위치(726) 또는 상호접속부 스위치(748)를 통해 센서들(716 및 736)로부터 ADC(749)로 라우팅될 수 있다.
ADC(749)로 그리고 ADC(749)로부터의 데이터 흐름이 상호접속부 스위치(748)에 의해 제어된다. 상호접속부 스위치(748)는 양자화된 값들을 상태 레지스터들(744)에 저장함으로써 양자화된 값들을 직접적으로 또는 간접적으로 ADC로부터 전력 관리 유닛(746)으로 제공하도록 셋팅될 수 있다. 상태 레지스터들은, 예를 들어, 하드-와이어드 안전 회로들(741), 실시간 프로세서(742), 또는 전력 관리 유닛(746)에 의해 액세스될 수 있다.
안전 기능들은, 하나 또는 그 초과의 서브-시스템들 또는 회로들의 에러들의 검출, 방지, 및/또는 완화를 용이하게 하기 위해 여러 서브-시스템들의 상태를 모니터링하고 다양한 조치들을 수행할 수 있다. 일부 구현들에서, 안전 기능들은, 상태 레지스터들이 에러를 나타내는 값들을 갖는 것에 대한 응답으로 조치를 취할 수 있다. 예를 들어, 안전 기능은 에러를 검출하는 것에 대한 응답으로 경보를 생성할 수 있다. 다른 예로서, 안전 기능은, 도 1 및 도 2을 참조하여 설명된 바와 같이, 서브-시스템을 복원하여 동작을 정정하도록 시도하기 위해 개별 서브-시스템을 리셋할 수 있다.
모니터링될 서브-시스템들 또는 회로들 및 서브-시스템들이 리셋되는 조건들은 메모리(743)에 저장된 안전 방침에 지정될 수 있다. 안전 서브-시스템에 의해 수행되는 안전 방침은 비휘발성 메모리에 하드코딩되거나 또는 스타트업 시에 메모리에 저장될 수 있다. 일부 구현들에서, 안전 방침은 사용자 구성가능할 수 있고, 예를 들어, 구성 데이터의 세트의 서브세트에 제공될 수 있다.
서브-시스템(740)은, 다양한 서브-시스템들을 상호접속시키기 위해 사용될 수 있는 상호접속부 스위치 네트워크(748)를 포함한다. 예를 들어, 상호접속부 스위치 네트워크(748)는 다양한 서브-시스템들(710, 730 및 740)을 I/O 서브-시스템(750)의 다양한 인터페이스들에 연결하도록 구성될 수 있다. 일부 애플리케이션들에서, 상호접속부 스위치 네트워크(748)는 또한, 실시간 프로세서들(742)을 모니터링될 서브-시스템들로부터 분리시키기 위해서 하드-와이어드 안전 회로들(741) 또는 실시간 안전 프로세서들(742)의 하나 또는 그 초과의 안전 기능들에 의해 제어될 수 있다. 이러한 분리는, 실시간 프로세서들(742)이 다른 서브-시스템들에서 발생하는 에러들에 의해 영향을 받지 않는 것을 보장하기 위해서 특정 애플리케이션 표준들(예를 들어, IEC-61508 SIL3 또는 ISO-26262 표준들)에 의해 요구될 수 있다. 일부 애플리케이션들에서, 상호접속부 스위치 네트워크(748)는 또한, 랜덤 결함(fault)들에 대한 보호를 제공하도록 (예를 들어, ECC 또는 패리티에 의해) 보호될 수 있다. 일부 애플리케이션들에서, 상호접속부 스위치 네트워크(748)는 상호접속부 스위치 네트워크(748)를 테스트하기 위해 주기적으로 수행되는 소프트웨어-기반 테스트들에 의해 보호될 수 있다.
일부 구현들에서, 하드-와이어드 안전 회로들(741)의 리던던트 하드-와이어드 회로들에 의해 몇몇 안전 기능들이 수행될 수 있다. 예를 들어, 전력 관리 유닛(746)은 하드-와이어드 안전 회로들(741)의 3중 모듈러 리던던트 회로에 의해 수행되는 안전 기능에 의해 보호될 수 있다. 예를 들어, 안전 서브-시스템의 하드-와이어드 회로들은 프로그램가능한 IC의 전력 관리 유닛을 모니터하도록 구성된 3중 모듈러 리던던트 회로를 포함할 수 있다. 다른 예로서, 프로그램가능한 IC는 (예를 들어, 프로세싱 서브-시스템(710)의 리셋 동안) 프로그램가능한 로직 회로들의 의도되지 않은 재구성을 방지하도록 구성된 구성 보안 유닛을 포함할 수 있다. 구성 보안 유닛은 유사하게 3중 모듈러 리던던트 회로들에 의해 보호될 수 있다.
일례로, IC 다이 상에 배치된 복수의 프로그램가능한 하드웨어 리소스들 및 ADC(analog-to-digital converter)를 포함할 수 있는 장치가 개시된다. 일부 이러한 장치는, IC(integrated circuit) 다이 상에 배치된 복수의 프로그램가능한 하드웨어 리소스들; IC 다이 상에 배치되고 IC 다이의 하나 또는 그 초과의 아날로그 파라미터들의 값들을 양자화하도록 구성되는 ADC(analog-to-digital converter); IC 다이 상에 배치되며, 구성 데이터의 세트에 대한 응답으로, 구성 데이터의 세트에 의해 특정된 회로들의 세트를 구현하도록 프로그램가능한 하드웨어 리소스들을 프로그래밍하고 그리고 하나 또는 그 초과의 아날로그 파라미터들의 샘플링을 위해 ADC를 IC 다이의 각각의 노드들에 연결하도록 구성되는 구성 제어 회로; 및 ADC에 결합되며, ADC로부터의 하나 또는 그 초과의 아날로그 파라미터들의 양자화된 값들에 기초하여 제어 신호를 생성하고 그리고 제어 신호를 IC 다이의 전력 단자에 결합된 전력 공급장치에 출력하도록 구성되는 인터페이스 회로를 포함할 수 있다.
일부 이러한 장치에서, ADC는 IC 다이의 전력 분배 노드의 적어도 하나의 전압을 양자화하도록 구성될 수 있다.
일부 이러한 장치에서, 인터페이스 회로는, ADC에 의해 양자화된 전압과 타겟 전압 사이의 차에 기초하여 제어 신호를 조정하도록 구성 및 배열될 수 있다.
일부 이러한 장치에서, 인터페이스 회로는 양자화된 하나 또는 그 초과의 아날로그 파라미터들의 상이한 값들에 대해 상이한 타겟 전압들을 나타내는 룩 업 테이블로부터 타겟 전압을 결정하도록 구성될 수 있다.
일부 이러한 장치에서, 인터페이스 회로는, IC 다이가 파워 온되는 것에 대한 응답으로, 그리고 프로그램가능한 하드웨어 리소스들을 프로그래밍하기 전에, 전력 분배 노드의 전압의 제 1 양자화 값을 저장하고; 프로그램가능한 하드웨어 리소스들을 프로그래밍한 후에, 전력 분배 노드의 전압의 제 2 양자화 값을 저장하고; 그리고 제 1 양자화된 값과 제 2 양자화된 값 사이의 차에 기초하여 목표 전압을 결정하도록 추가로 구성될 수 있다.
일부 이러한 장치에서, 인터페이스 회로는, IC 다이 상에 배치된 비휘발성 메모리에 특정된 범위 내에서 ADC에 의해 양자화된 전압을 유지하기 위해 제어 신호를 조정하도록 구성 및 배열될 수 있다.
일부 이러한 장치에서, 인터페이스 회로는, 양자화된 값이 범위 밖에 있는 것에 대한 응답으로 경보 신호를 생성하도록 구성될 수 있다.
일부 이러한 장치에서, 전력 공급장치는 전력 단자에 결합될 수 있다.
일부 이러한 장치에서, 전력 공급장치는, 전력 공급장치에 의해 IC 다이의 전력 단자에 제공되는 전압을 제어 신호에 기초하여 조정하도록 구성될 수 있다.
일부 이러한 장치에서, 인터페이스 회로는 전력 공급장치에 양자화된 값들 중 적어도 하나를 제공하도록 구성될 수 있고; 전력 공급장치는 양자화된 값들 중 적어도 하나에 기초하여 전력 공급장치에 의해 IC 다이의 전력 단자에 제공되는 전압을 조정하도록 구성된다.
일부 이러한 장치에서, IC 다이의 하나 또는 그 초과의 아날로그 파라미터들은 IC 다이 내의 전력 분배 노드의 전압을 포함할 수 있다.
일부 이러한 장치에서, IC 다이의 하나 또는 그 초과의 아날로그 파라미터들은 IC 다이의 입력 또는 출력 단자의 전압을 포함할 수 있다.
일부 이러한 장치에서, IC 다이는 온도 센서를 더 포함할 수 있고; 하나 또는 그 초과의 아날로그 파라미터들은 온도 센서에 의해 출력된 아날로그 온도 신호를 포함한다.
일부 이러한 장치에서, 인터페이스 회로는 전력 공급장치의 제 1 마스터 통신 인터페이스에 제어 신호를 제공하도록 구성된 제 1 슬레이브 통신 인터페이스, 및 제 2 마스터 통신 인터페이스를 포함할 수 있고; 장치는 ADC에 결합된 제 2 슬레이브 통신 인터페이스 및 ADC로부터의 하나 또는 그 초과의 아날로그 파라미터들의 양자화된 값들을 제 2 마스터 통신 인터페이스로 제공하도록 구성된 제 2 마스터 통신 인터페이스를 더 포함한다.
일부 이러한 장치에서, 제 1 슬레이브 통신 인터페이스는, 제 1 마스터 통신 인터페이스로부터 프롬프트를 수신하는 것에 대한 응답으로 전력 공급장치에서 제어 신호를 제 1 마스터 통신 인터페이스에 제공하도록 구성될 수 있다.
일부 이러한 장치는, IC 다이 상에 배치되어 IC 다이의 적어도 하나의 추가 파라미터들의 값을 양자화하도록 구성된 제 2 ADC; 및 제 2 마스터 통신 인터페이스에 결합되고 제 2 ADC로부터의 적어도 하나의 추가적인 파라미터들의 양자화된 값을 제 2 마스터 통신 인터페이스에 제공하도록 구성된 제 3 슬레이브 통신 인터페이스를 더 포함할 수 있다.
다른 예로, 다른 장치가 개시된다. 이러한 장치는 제 1 다이 상에 배치되고 제 1 마스터 통신 인터페이스를 포함하는 탑-레벨 전력 관리 회로; 및 하나 또는 그 초과의 추가적인 다이들 상에 배치된 시스템을 포함하고, 시스템은, 제 1 마스터 통신 인터페이스에 통신가능하게 결합된 제 1 슬레이브 통신 인터페이스, 및 제 2 마스터 통신 인터페이스를 갖는 시스템-레벨 전력 관리 회로; 및 제 2 마스터 통신 인터페이스에 통신가능하게 결합된 각각의 슬레이브 통신 인터페이스들을 갖는 하나 또는 그 초과의 서브-시스템 전력 관리 회로들을 포함한다.
이러한 장치에서, 시스템-레벨 전력 관리 회로는, 제 1 슬레이브 통신 인터페이스를 통해 전력-관련 파라미터 데이터를 탑-레벨 전력 관리 회로와 통신하고; 그리고 제 2 마스터 통신 인터페이스를 통해 전력-관련 파라미터 데이터를 서브-시스템 전력 관리 회로들과 통신하도록 구성될 수 있다.
이러한 장치에서, 시스템 레벨 전력 관리 회로는 추가로, 제 2 마스터 통신 인터페이스를 통해 서브-시스템 전력 관리 회로들로부터 동작 상태를 리트리빙하고; 서브-시스템 회로들로부터 리트리빙된 동작 상태 파라미터들에 기초하여 시스템의 전체 동작 상태를 결정하고; 그리고 제 1 슬레이브 통신 인터페이스를 통해 시스템의 전체 동작 상태를 탑-레벨 전력 관리 회로로 통신하도록 구성될 수 있다.
이러한 장치에서, 마스터 및 슬레이브 통신 인터페이스들은 전력 관리 제어 커맨드들의 세트를 갖는 통신 프로토콜을 사용하여 통신하도록 구성될 수 있다.
방법들 및 회로들은 다양한 시스템들 및 응용예(application)들에 적용가능할 것으로 사료된다. 다른 양상들 및 특징들은 명세서를 고려함으로써 당업자에게 명백해질 것이다. 예를 들어, 양상들 및 특징들이 개별적인 도면들에서 몇몇 경우들로 설명될 수 있지만, 조합이 명시적으로 도시되거나 또는 조합으로서 명시적으로 설명되지 않더라도, 일 도면으로부터의 특징들이 다른 도면의 특징들과 결합될 수 있다는 것을 인식할 것이다. 본 명세서 및 도면들은 단지 예시들로서 고려되며, 본 발명의 진정한 범위는 다음의 청구항들에 의해 나타내어지는 것으로 의도된다.

Claims (15)

  1. 장치로서,
    IC(integrated circuit) 다이 상에 배치된 복수의 프로그램가능한 하드웨어 리소스들;
    상기 IC 다이 상에 배치되고 상기 IC 다이의 하나 또는 그 초과의 아날로그 파라미터들의 값들을 양자화하도록 구성되는 ADC(analog-to-digital converter);
    상기 IC 다이 상에 배치되며, 구성 데이터의 세트에 대한 응답으로, 상기 구성 데이터의 세트에 의해 특정된 회로들의 세트를 구현하도록 상기 프로그램가능한 하드웨어 리소스들을 프로그래밍하고, 그리고 상기 하나 또는 그 초과의 아날로그 파라미터들을 샘플링하기 위해 상기 ADC를 상기 IC 다이의 각각의 노드들에 연결하도록 구성되는 구성 제어 회로; 및
    상기 ADC에 결합되며, 상기 ADC로부터의 상기 하나 또는 그 초과의 아날로그 파라미터들의 양자화된 값들에 기초하여 제어 신호를 생성하고, 그리고 상기 제어 신호를 상기 IC 다이의 전력 단자에 결합된 전력 공급장치에 출력하도록 구성되는 인터페이스 회로를 포함하는, 장치.
  2. 제 1 항에 있어서,
    상기 ADC는 상기 IC 다이의 전력 분배 노드의 적어도 하나의 전압을 양자화하도록 구성되는, 장치.
  3. 제 2 항에 있어서,
    상기 인터페이스 회로는, 상기 ADC에 의해 양자화된 전압과 타겟 전압 사이의 차에 기초하여 상기 제어 신호를 조정하도록 구성 및 배열되는, 장치.
  4. 제 3 항에 있어서,
    상기 인터페이스 회로는 양자화된 하나 또는 그 초과의 아날로그 파라미터들의 상이한 값들에 대해 상이한 타겟 전압들을 나타내는 룩 업 테이블로부터 타겟 전압을 결정하도록 구성되는, 장치.
  5. 제 3 항에 있어서,
    상기 인터페이스 회로는 추가로,
    상기 IC 다이가 파워 온되는 것에 대한 응답으로 그리고 상기 프로그램가능한 하드웨어 리소스들을 프로그래밍하기 전에, 상기 전력 분배 노드의 전압의 제 1 양자화된 값을 저장하고;
    상기 프로그램가능한 하드웨어 리소스들을 프로그래밍한 후, 상기 전력 분배 노드의 전압의 제 2 양자화된 값을 저장하고; 그리고
    상기 제 1 양자화된 값과 상기 제 2 양자화된 값들 간의 차에 기초하여 상기 타겟 전압을 결정하도록 구성되는, 장치.
  6. 제 2 항에 있어서,
    상기 인터페이스 회로는, 상기 IC 다이 상에 배치된 비휘발성 메모리에 특정된 범위 내에서 상기 ADC에 의해 양자화된 전압을 유지하기 위해 상기 제어 신호를 조정하도록 구성 및 배열되는, 장치.
  7. 제 6 항에 있어서,
    상기 인터페이스 회로는, 상기 양자화된 값이 상기 범위 밖에 있는 것에 대한 응답으로 경보 신호를 생성하도록 구성되는, 장치.
  8. 제 1 항에 있어서,
    상기 전력 단자에 결합된 상기 전력 공급장치를 더 포함하는, 장치.
  9. 제 8 항에 있어서,
    상기 전력 공급장치는, 상기 제어 신호에 기초하여 상기 전력 공급장치에 의해 상기 IC 다이의 상기 전력 단자에 제공되는 전압을 조정하도록 구성되는, 장치.
  10. 제 8 항에 있어서,
    상기 인터페이스 회로는 양자화된 값들 중 적어도 하나를 상기 전력 공급장치에 제공하도록 구성되고; 그리고
    상기 전력 공급장치는, 상기 양자화된 값들 중 적어도 하나에 기초하여 상기 전력 공급장치에 의해 상기 IC 다이의 상기 전력 단자에 제공되는 전압을 조정하도록 구성되는, 장치.
  11. 제 1 항에 있어서,
    상기 IC 다이의 상기 하나 또는 그 초과의 아날로그 파라미터들은 상기 IC 다이 내의 전력 분배 노드의 전압을 포함하는, 장치.
  12. 제 1 항에 있어서,
    상기 IC 다이의 상기 하나 또는 그 초과의 아날로그 파라미터들은 상기 IC 다이의 입력 또는 출력 단자의 전압을 포함하는, 장치.
  13. 제 1 항에 있어서,
    상기 IC 다이는 온도 센서를 더 포함하고; 그리고
    상기 하나 또는 그 초과의 아날로그 파라미터들은 상기 온도 센서에 의해 출력된 아날로그 온도 신호를 포함하는, 장치.
  14. 제 1 항에 있어서,
    상기 인터페이스 회로는 상기 전력 공급장치의 제 1 마스터 통신 인터페이스에 상기 제어 신호를 제공하도록 구성된 제 1 슬레이브 통신 인터페이스, 및 제 2 마스터 통신 인터페이스를 포함하고; 그리고
    상기 장치는 상기 ADC에 결합된 제 2 슬레이브 통신 인터페이스 및 상기 ADC로부터 상기 제 2 마스터 통신 인터페이스로의 상기 하나 또는 그 초과의 아날로그 파라미터들의 상기 양자화된 값들을 제공하도록 구성된 상기 제 2 마스터 통신 인터페이스를 더 포함하는, 장치.
  15. 제 14 항에 있어서,
    상기 제 1 슬레이브 통신 인터페이스는, 제 1 마스터 통신 인터페이스로부터 프롬프트를 수신하는 것에 대한 응답으로 상기 전력 공급장치에서 상기 제어 신호를 상기 제 1 마스터 통신 인터페이스에 제공하도록 구성되는, 장치.
KR1020177014743A 2014-11-12 2015-10-28 집적 회로들을 위한 전력 관리 시스템 KR102384904B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/539,697 2014-11-12
US14/539,697 US9419624B2 (en) 2014-11-12 2014-11-12 Power management system for integrated circuits
PCT/US2015/057772 WO2016077073A1 (en) 2014-11-12 2015-10-28 Power management system for integrated circuits

Publications (2)

Publication Number Publication Date
KR20170082556A true KR20170082556A (ko) 2017-07-14
KR102384904B1 KR102384904B1 (ko) 2022-04-07

Family

ID=54478997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177014743A KR102384904B1 (ko) 2014-11-12 2015-10-28 집적 회로들을 위한 전력 관리 시스템

Country Status (6)

Country Link
US (1) US9419624B2 (ko)
EP (2) EP3664298B1 (ko)
JP (1) JP6501882B2 (ko)
KR (1) KR102384904B1 (ko)
CN (1) CN107112994B (ko)
WO (1) WO2016077073A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141937B2 (en) * 2016-08-09 2018-11-27 Andapt, Inc. Pulse-width modulation (PWM) control loop for power application
US10289178B1 (en) 2017-04-04 2019-05-14 Xilinx, Inc. Configurable single event latch-up (SEL) and electrical overvoltage stress (EOS) detection circuit
US10033395B1 (en) 2017-08-23 2018-07-24 Xilinx, Inc. Systems and methods for analog to digital conversion
US11041211B2 (en) 2018-02-22 2021-06-22 Xilinx, Inc. Power distribution for active-on-active die stack with reduced resistance
JP2020048022A (ja) 2018-09-18 2020-03-26 株式会社東芝 半導体集積回路及び再構成半導体システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237083A1 (en) * 2003-07-31 2005-10-27 Actel Corporation, A California Corporation Programmable system on a chip
US7142009B1 (en) * 2004-09-15 2006-11-28 Altera Corporation Adaptive power supply voltage regulation for programmable logic
US8461869B1 (en) * 2011-08-19 2013-06-11 Altera Corporation Apparatus for configuring performance of field programmable gate arrays and associated methods

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832286A (en) 1991-12-04 1998-11-03 Sharp Kabushiki Kaisha Power control apparatus for digital electronic device
US5583457A (en) 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5362989A (en) 1992-12-16 1994-11-08 Alliedsignal Inc. Electrical isolation for power-saving purposes
US5612892A (en) 1993-12-16 1997-03-18 Intel Corporation Method and structure for improving power consumption on a component while maintaining high operating frequency
US5682107A (en) 1994-04-01 1997-10-28 Xilinx, Inc. FPGA architecture with repeatable tiles including routing matrices and logic matrices
US5519663A (en) 1994-09-28 1996-05-21 Sci Systems, Inc. Preservation system for volatile memory with nonvolatile backup memory
US5615162A (en) 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
US5671149A (en) 1995-01-11 1997-09-23 Dell Usa, L.P. Programmable board mounted voltage regulators
US5712790A (en) 1995-04-11 1998-01-27 International Business Machines Corporation Method of power reduction in pla's
US5701441A (en) 1995-08-18 1997-12-23 Xilinx, Inc. Computer-implemented method of optimizing a design in a time multiplexed programmable logic device
US5801548A (en) 1996-04-11 1998-09-01 Xilinx Inc Configurable performance-optimized programmable logic device
US5811962A (en) 1997-02-27 1998-09-22 International Business Machines Corporation Power supply control circuit
US5914873A (en) 1997-06-30 1999-06-22 Advanced Micro Devices Distributed voltage converter apparatus and method for high power microprocessor with array connections
US6038386A (en) 1997-08-21 2000-03-14 Xilinx, Inc. Method for controlling power and slew in a programmable logic device
US6208171B1 (en) 1998-04-20 2001-03-27 Nec Corporation Semiconductor integrated circuit device with low power consumption and simple manufacturing steps
US6169419B1 (en) 1998-09-10 2001-01-02 Intel Corporation Method and apparatus for reducing standby leakage current using a transistor stack effect
US6160418A (en) 1999-01-14 2000-12-12 Xilinx, Inc. Integrated circuit with selectively disabled logic blocks
US6172518B1 (en) 1999-07-23 2001-01-09 Xilinx, Inc. Method of minimizing power use in programmable logic devices
JP2001110184A (ja) 1999-10-14 2001-04-20 Hitachi Ltd 半導体装置
TW594563B (en) 2000-07-19 2004-06-21 Micro Star Int Co Ltd Programming method and equipment of programmable apparatus for circuit board without power supplying
US6466049B1 (en) 2000-09-14 2002-10-15 Xilinx, Inc. Clock enable control circuit for flip flops
US6577158B2 (en) 2001-01-31 2003-06-10 Stmicroelectronics, Inc. Interconnect circuitry for implementing bit-swap functions in a field programmable gate array and method of operation
GB0103837D0 (en) 2001-02-16 2001-04-04 Nallatech Ltd Programmable power supply for field programmable gate array modules
US6489804B1 (en) 2001-06-01 2002-12-03 Sun Microsystems, Inc. Method for coupling logic blocks using low threshold pass transistors
WO2003014902A1 (en) 2001-08-10 2003-02-20 Shakti Systems, Inc. Distributed power supply architecture
US6711719B2 (en) 2001-08-13 2004-03-23 International Business Machines Corporation Method and apparatus for reducing power consumption in VLSI circuit designs
US6583645B1 (en) 2001-08-27 2003-06-24 Xilinx, Inc. Field programmable optical arrays
US6888235B2 (en) 2001-09-26 2005-05-03 Molex Incorporated Power delivery system for integrated circuits utilizing discrete capacitors
US6631502B2 (en) 2002-01-16 2003-10-07 International Business Machines Corporation Method of analyzing integrated circuit power distribution in chips containing voltage islands
US20040004239A1 (en) 2002-07-08 2004-01-08 Madurawe Raminda U. Three dimensional integrated circuits
US7003620B2 (en) 2002-11-26 2006-02-21 M-Systems Flash Disk Pioneers Ltd. Appliance, including a flash memory, that is robust under power failure
US6920627B2 (en) 2002-12-13 2005-07-19 Xilinx, Inc. Reconfiguration of a programmable logic device using internal control
US6930510B2 (en) 2003-03-03 2005-08-16 Xilinx, Inc. FPGA architecture with mixed interconnect resources optimized for fast and low-power routing and methods of utilizing the same
US6950998B1 (en) 2003-04-22 2005-09-27 Xilinx, Inc. Place-and-route with power analysis
US7078932B2 (en) 2003-04-25 2006-07-18 Stmicroelectronics Pvt. Ltd. Programmable logic device with reduced power consumption
US7080341B2 (en) 2003-09-09 2006-07-18 Robert Eisenstadt Apparatus and method for integrated circuit power management
US7098689B1 (en) 2003-09-19 2006-08-29 Xilinx, Inc. Disabling unused/inactive resources in programmable logic devices for static power reduction
US7504854B1 (en) 2003-09-19 2009-03-17 Xilinx, Inc. Regulating unused/inactive resources in programmable logic devices for static power reduction
US7549139B1 (en) 2003-09-19 2009-06-16 Xilinx, Inc. Tuning programmable logic devices for low-power design implementation
US7498836B1 (en) 2003-09-19 2009-03-03 Xilinx, Inc. Programmable low power modes for embedded memory blocks
US7581124B1 (en) 2003-09-19 2009-08-25 Xilinx, Inc. Method and mechanism for controlling power consumption of an integrated circuit
US6940307B1 (en) 2003-10-22 2005-09-06 Altera Corporation Integrated circuits with reduced standby power consumption
US7315951B2 (en) 2003-10-27 2008-01-01 Nortel Networks Corporation High speed non-volatile electronic memory configuration
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7400167B2 (en) * 2005-08-16 2008-07-15 Altera Corporation Apparatus and methods for optimizing the performance of programmable logic devices
US7112997B1 (en) 2004-05-19 2006-09-26 Altera Corporation Apparatus and methods for multi-gate silicon-on-insulator transistors
WO2006026645A2 (en) 2004-08-30 2006-03-09 Silicon Storage Technology, Inc. Systems and methods for providing nonvolatile memory management in wireless phones
US7135886B2 (en) 2004-09-20 2006-11-14 Klp International, Ltd. Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control
KR100632952B1 (ko) 2004-09-30 2006-10-11 삼성전자주식회사 정전으로 인한 프로그램 페일의 유무를 판별할 수 있는방법 및 장치
US7498839B1 (en) 2004-10-22 2009-03-03 Xilinx, Inc. Low power zones for programmable logic devices
US20060119382A1 (en) 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
US7295051B2 (en) 2005-06-15 2007-11-13 Cypress Semiconductor Corp. System and method for monitoring a power supply level
US7498835B1 (en) 2005-11-04 2009-03-03 Xilinx, Inc. Implementation of low power standby modes for integrated circuits
US7345944B1 (en) 2006-01-11 2008-03-18 Xilinx, Inc. Programmable detection of power failure in an integrated circuit
US7992020B1 (en) * 2008-03-05 2011-08-02 Xilinx, Inc. Power management with packaged multi-die integrated circuit
US8130027B1 (en) 2009-01-22 2012-03-06 Xilinx, Inc. Apparatus and method for the detection and compensation of integrated circuit performance variation
US9015023B2 (en) * 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
US8612789B2 (en) * 2011-01-13 2013-12-17 Xilinx, Inc. Power management within an integrated circuit
WO2013048447A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Maintaining operational stability on a system on a chip
US20140223217A1 (en) * 2013-02-01 2014-08-07 Broadcom Corporation Power and system management information visibility

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237083A1 (en) * 2003-07-31 2005-10-27 Actel Corporation, A California Corporation Programmable system on a chip
US7142009B1 (en) * 2004-09-15 2006-11-28 Altera Corporation Adaptive power supply voltage regulation for programmable logic
US8461869B1 (en) * 2011-08-19 2013-06-11 Altera Corporation Apparatus for configuring performance of field programmable gate arrays and associated methods

Also Published As

Publication number Publication date
CN107112994A (zh) 2017-08-29
EP3219015B1 (en) 2019-10-23
US20160134289A1 (en) 2016-05-12
CN107112994B (zh) 2020-11-24
EP3664298B1 (en) 2022-04-27
EP3219015A1 (en) 2017-09-20
JP2017536041A (ja) 2017-11-30
JP6501882B2 (ja) 2019-04-17
WO2016077073A1 (en) 2016-05-19
KR102384904B1 (ko) 2022-04-07
US9419624B2 (en) 2016-08-16
EP3664298A1 (en) 2020-06-10

Similar Documents

Publication Publication Date Title
KR102386719B1 (ko) 안전 서브-시스템을 가지는 프로그램가능 ic
US8937496B1 (en) Clock monitor
KR102384904B1 (ko) 집적 회로들을 위한 전력 관리 시스템
US9652252B1 (en) System and method for power based selection of boot images
US9503058B1 (en) Relaxation oscillator
KR101606247B1 (ko) 집적 회로 내에서의 전력 관리
US9632869B1 (en) Error correction for interconnect circuits
US9529686B1 (en) Error protection for bus interconnect circuits
US8595555B1 (en) Debugging an integrated circuit with an embedded processor
TW201617780A (zh) 用於追蹤電力領域狀態之電力追蹤埠
US9222976B1 (en) Methods and circuits for debugging multiple IC packages
US9130566B1 (en) Programmable IC with power fault tolerance
US9495239B1 (en) User-configurable error handling
KR102386662B1 (ko) 서브시스템 전력 관리 제어
US9531351B1 (en) Configurable latch circuit
US9252751B2 (en) Apparatus and method for preventing multiple resets
US10288496B1 (en) Ring oscillator for temperature or voltage sensing
US9362904B2 (en) Devices and method for testing power-on reset voltage

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant