KR20170074075A - A carrier substrates for a printer circuit board - Google Patents

A carrier substrates for a printer circuit board Download PDF

Info

Publication number
KR20170074075A
KR20170074075A KR1020150183125A KR20150183125A KR20170074075A KR 20170074075 A KR20170074075 A KR 20170074075A KR 1020150183125 A KR1020150183125 A KR 1020150183125A KR 20150183125 A KR20150183125 A KR 20150183125A KR 20170074075 A KR20170074075 A KR 20170074075A
Authority
KR
South Korea
Prior art keywords
layer
invar
metal layer
insulating layer
circuit board
Prior art date
Application number
KR1020150183125A
Other languages
Korean (ko)
Inventor
류정걸
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150183125A priority Critical patent/KR20170074075A/en
Publication of KR20170074075A publication Critical patent/KR20170074075A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 캐리어 기판 및 이를 포함하는 인쇄회로기판에 관한 것이다. 본 발명의 실시예에 따른 캐리어 기판은 절연층, 상기 절연층 상에 적층되는 인바층, 상기 인바층 상에 적층되는 제1 금속층을 포함한다.The present invention relates to a carrier substrate and a printed circuit board including the carrier substrate. A carrier substrate according to an embodiment of the present invention includes an insulating layer, an invar layer stacked on the insulating layer, and a first metal layer stacked on the invar layer.

Description

캐리어 기판{A CARRIER SUBSTRATES FOR A PRINTER CIRCUIT BOARD}A CARRIER SUBSTRATES FOR A PRINTER CIRCUIT BOARD

본 발명은 캐리어 기판에 관한 것이다.The present invention relates to a carrier substrate.

전자 기기의 소형화 및 고성능화의 요구에 따라, 전자 기기에 장착되는 인쇄회로기판 또한 소형화 및 박판화 기술이 요구되고 있다.In accordance with the demand for miniaturization and high performance of electronic equipment, a printed circuit board mounted on an electronic device is also required to have a miniaturization and thinning technology.

인쇄회로기판의 소형화 및 박판화를 도모하기 위해 코어을 사용하지 않는 코어리스 기판이 개발되고 있다. A coreless substrate which does not use a core has been developed in order to make a printed circuit board smaller and thinner.

코어리스 기판은 코어가 기판 내에 포함되지 않는 기판으로, 종래에 코어를 사용한 기판보다 코어의 두께가 감소되어 인쇄회로기판의 박형화에 유리하다. The coreless substrate is a substrate in which the core is not included in the substrate, and the thickness of the core is reduced compared to a substrate using a core in the past, which is advantageous for reducing the thickness of the printed circuit board.

대한민국 공개특허공보 제2013-0001015호 (2013.01.03)Korean Patent Laid-Open Publication No. 2013-0001015 (2013.01.03)

본 발명의 일측면에 따르면 이형력이 개선된 캐리어 기판을 제공하기 위한 것이다.According to an aspect of the present invention, there is provided a carrier substrate having improved releasing force.

본 발명의 일 측면에 따르면, 절연층과의 이형력을 개선하기 위하여 절연층 상에 인바층, 인바층 상에 제1 금속층이 형성되는 캐리어 기판을 제공한다.According to an aspect of the present invention, there is provided a carrier substrate having a first metal layer formed on an insulator layer and an invar layer on an insulating layer to improve a releasing force with an insulating layer.

도 1은 본 발명의 제1 실시예에 따른 캐리어 기판을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 캐리어 기판을 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 캐리어 기판을 개략적으로 나타내는 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 캐리어 기판을 개략적으로 나타내는 단면도이다.
도 5는 본 발명의 제5 실시예에 따른 캐리어 기판을 개략적으로 나타내는 단면도이다.
도 6은 본 발명의 제6 실시예에 따른 캐리어 기판을 개략적으로 나타내는 단면도이다.
도 7 내지 도 15는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정 나타내는 도면이다.
도 16는 본 발명의 제 1 실시예에 따른 인쇄회로기판이 캐리어 기판에 적층된 상태를 개략적으로 나타낸 도면이다.
도 17은 본 발명의 제 2 실시예에 따른 인쇄회로기판이 캐리어 기판에 적층된 상태를 개략적으로 나타낸 도면이다.1 is a cross-sectional view schematically showing a carrier substrate according to a first embodiment of the present invention.
2 is a cross-sectional view schematically showing a carrier substrate according to a second embodiment of the present invention.
3 is a cross-sectional view schematically showing a carrier substrate according to a third embodiment of the present invention.
4 is a cross-sectional view schematically showing a carrier substrate according to a fourth embodiment of the present invention.
5 is a cross-sectional view schematically showing a carrier substrate according to a fifth embodiment of the present invention.
6 is a cross-sectional view schematically showing a carrier substrate according to a sixth embodiment of the present invention.
7 to 15 are views showing a manufacturing process of a printed circuit board according to an embodiment of the present invention.
16 is a view schematically showing a state in which a printed circuit board according to the first embodiment of the present invention is laminated on a carrier substrate.
17 is a view schematically showing a state in which a printed circuit board according to a second embodiment of the present invention is laminated on a carrier substrate.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.In the present application, when a component is referred to as "comprising ", it means that it can include other components as well, without excluding other components unless specifically stated otherwise. Also, throughout the specification, the term "on" means to be located above or below the object portion, and does not necessarily mean that the object is located on the upper side with respect to the gravitational direction.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.The sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, and thus the present invention is not necessarily limited to those shown in the drawings.

본 발명에 따른 캐리어 기판 및 이를 이용하여 제조되는 인쇄회로기판의 제조방법을 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.The carrier substrate according to the present invention and the method of manufacturing a printed circuit board manufactured using the same will be described in detail with reference to the accompanying drawings, wherein like reference numerals designate identical or corresponding elements in the same And a detailed description thereof will be omitted.

캐리어 기판은 코어리스 인쇄회로기판 제조 시 빌드업층을 지지하는 수단으로 이용되며, 최종적으로 제거되어 코어를 포함하지 않은 코어리스 인쇄회로기판을 형성할 수 있게 한다.The carrier substrate is used as a means for supporting the build-up layer in manufacturing a coreless printed circuit board, and is finally removed to form a coreless printed circuit board that does not include a core.

이하에서는, 캐리어 기판 및 그 캐리어 기판을 이용한 인쇄회로기판의 제조공정을 보다 상세히 설명한다. Hereinafter, a carrier substrate and a manufacturing process of a printed circuit board using the carrier substrate will be described in more detail.

캐리어carrier 기판 Board

도 1은 본 발명의 제1 실시예에 따른 캐리어 기판(100)을 개략적으로 나타내는 단면도이고, 도 2는 본 발명의 제2 실시예에 따른 캐리어 기판(200)을 개략적으로 나타내는 단면도이다.FIG. 1 is a cross-sectional view schematically showing a carrier substrate 100 according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view schematically showing a carrier substrate 200 according to a second embodiment of the present invention.

도 1 내지 도 2를 참조하면, 캐리어 기판(100, 200)은 절연층(10), 인바층(20), 제1 금속층(30)을 포함하는 것을 확인할 수 있다. 1 and 2, it can be seen that the carrier substrates 100 and 200 include the insulating layer 10, the invar layer 20, and the first metal layer 30.

절연층(10)은 강성을 위해 수지에 글래스 크로스(glass cloth) 또는 페브릭 크로스(febric cloth) 등의 유리섬유, 또는 탄소섬유가 함침된 프리프레그 재질로 형성될 수 있으며, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등이 필요에 따라 선택되어 사용될 수 있다. The insulating layer 10 may be formed of a glass fiber such as glass cloth or febric cloth or a prepreg material impregnated with carbon fiber for the rigidity and may be formed of an epoxy resin, Urethane resin, silicone resin, polyimide resin, and the like can be selected and used as needed.

또한, 절연층(10)은 반경화 상태(B stage) 또는 플렉서블(flexible) 한 재질로 형성되어 인바층(20) 및 제1 금속층(30)과 접합될 수 있다.The insulating layer 10 may be formed in a semi-cured state (B stage) or a flexible material so as to be bonded to the invar layer 20 and the first metal layer 30.

절연층(10)이 플렉서블(flexible) 한 재질로 형성하는 경우 후술할 roll to roll 공정으로 이용될 수 있으며, 인바층(20) 및 제1 금속층(30)이 전해 도금 방식으로 적층되는 경우 roll to roll 방식의 공정이 용이하게 진행될 수 있다. When the insulating layer 10 is formed of a flexible material, it can be used in a roll-to-roll process to be described later. In the case where the invar layer 20 and the first metal layer 30 are laminated by electrolytic plating, roll process can be easily performed.

인바층(20)은 절연층(10) 상에 적층되고, 제1 금속층(30)은 인바층(20) 상에 적층될 수 있다.The invar layer 20 may be deposited on the insulating layer 10 and the first metal layer 30 may be deposited on the invar layer 20. [

인바층(20)은 제1 금속층(30)보다 강성이 높고, 절연층(10)과의 밀착력은 제1 금속층(30)보다 낮을 수 있다. The invar layer 20 has higher rigidity than the first metal layer 30 and the adhesion with the insulating layer 10 can be lower than that of the first metal layer 30. [

예를 들면, 제1 금속층(30)은 금(Au), 은(Ag), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni), 몰리브덴(Mo), 구리(copper)로 형성되는 층이거나 또는 상기 금속이 2이상으로 형성된 합금층 일 수 있으나, 바람직하게는 구리(copper) 층일 수 있다. For example, the first metal layer 30 may be formed of a metal such as Au, Ag, Fe, Ti, Sn, Ni, Mo, Or an alloy layer formed of two or more of the metals, but it may be a copper layer.

인바층(20)은 강성이 높아 인쇄회로기판의 적층 과정에서 기판이 휘는 문제를 개선할 수 있다. The invar layer 20 has a high rigidity, which can improve the problem of bending the substrate in the process of stacking the printed circuit board.

인쇄회로기판의 배선층은 인쇄회로기판 내에서 비대칭으로 형성되는 것이 일반적이며, 실장 되는 전자 소자 등도 인쇄회로기판의 특정 부분에 치우치게 배치되어 제조 공정 중 인쇄회로기판이 휘는 문제의 원인이 될 수 있다. In general, the wiring layer of the printed circuit board is formed asymmetrically in the printed circuit board, and the electronic elements to be mounted are disposed at a specific portion of the printed circuit board in a biased manner, which may cause the printed circuit board to bend during the manufacturing process.

인바(invar)는 인장강도가 60kg/mm2, 연신율 25~50%, 비중 7.99의 성질을 갖는 Fe-Ni 의 합금이며, 열 팽창 계수가 0.0000008/℃ 정도로 극히 낮은 물질로서, 캐리어 기판(100)에 이용되는 경우 고온 제조 공정에서 발생하는 인쇄회로기판의 휨(warpage) 문제 또한 개선할 수 있다. The invar is an Fe-Ni alloy having a tensile strength of 60 kg / mm 2 , an elongation of 25 to 50% and a specific gravity of 7.99 and an extremely low thermal expansion coefficient of about 0.0000008 / The warpage problem of the printed circuit board in the high temperature manufacturing process can be also improved.

더 나아가, 인바(invar)는 강성 및 열팽창 계수를 고려하여 철과 니켈의 합금 비율을 달리하여 형성될 수도 있다.Furthermore, the invar may be formed by varying the alloy ratios of iron and nickel in consideration of the stiffness and the thermal expansion coefficient.

예를 들면, 인바(invar)의 철(Fe)과 니켈(Ni)의 함량 비율이 각각 64%, 36%인 반면, 본 발명 실시예에 따르면 일정 범위에서 함량 비율을 달리 형성할 수 있다. For example, the content ratios of invar iron (Fe) and nickel (Ni) are 64% and 36%, respectively, whereas according to the embodiment of the present invention, the content ratios can be varied within a certain range.

철과 니켈의 구성 비율은 캐리어 기판(100, 200) 상에 적층되는 인쇄회로기판의 중량에 따라 강도 및 CTE를 고려하여 달리 형성될 수 있다.The composition ratio of iron and nickel may be different depending on the strength and CTE depending on the weight of the printed circuit board stacked on the carrier substrates 100 and 200.

또한, 본 발명의 일 실시예에 따른 인바(invar)는 Ni 의 5%를 Co 로 치환한 초인바(super invar)를 포함하는 개념이며, 마찬가지로, 강도를 개선하고 CTE를 보다 낮추기 위해 철(Fe), 니켈(Ni) 및 코발트(Co)의 함량 비율이 달리 형성될 수 있다.In addition, the invar according to an embodiment of the present invention is a concept including a super invar that Co is substituted for 5% of Ni. Likewise, in order to improve the strength and lower the CTE, iron (Fe ), Nickel (Ni) and cobalt (Co) may be formed in different proportions.

인바층(20)과 절연층(10)의 밀착력은 현저히 작은 물질로 형성될 수 있다. 바람직하게는, 인바층(20)이 인바(invar)층인 경우 인바(invar)와 절연층(10) 간의 밀착력이 현저히 작게 형성될 수 있다. The adhesion between the invar layer 20 and the insulating layer 10 can be formed with a remarkably small material. Preferably, when the invar layer 20 is an invar layer, the adhesion between the invar and the insulating layer 10 may be significantly reduced.

따라서, 인바(invar)와 절연층(10)은 약한 외력의 작용만으로도 용이하게 분리될 수 있다.Therefore, the invar and the insulating layer 10 can be easily separated even by the action of a weak external force.

예를 들면, 인바층(20)은 절연층(10)으로부터 분리되기 위해 절연층(10)과의 경계면에 경계면과 평행한 방향으로 약한 외력의 작용만으로 분리될 수 있다. For example, the invar layer 20 can be separated only by the action of weak external force in the direction parallel to the interface with the interface with the insulating layer 10 to be separated from the insulating layer 10.

한편, 인바층(20)은 제1 금속층(30)의 일단으로부터 내측 방향으로 이격되도록 형성되어, 절연층(10)에 의해 매립될 수 있다.On the other hand, the invar layer 20 is formed to be spaced inward from one end of the first metal layer 30 and can be buried by the insulating layer 10.

인바층(20)은 제1 금속층(30)의 일단으로부터 내측 방향으로 이격되도록 형성되어 일단으로부터 이격된 거리(W)는 절단면이 형성될 위치와 관계가 있으며 이는 후술한다. The invava layer 20 is formed to be spaced inward from one end of the first metal layer 30 so that the distance W separated from one end is related to the position at which the cut surface is to be formed, which will be described later.

인바층(20)이 제1 금속층(30)의 일단으로부터 내측 방향으로 이격된 상태에서 절연층(10)에 의해 매립되기 위해서는 일면은 제1 금속층(30)과 접하고 주변에 절연층(10)이 형성되어, 절연층(10)의 일부분(A)(도 2 참조)이 제1 금속층(30)과 접하는 상태가 되어야 한다. In order to be buried by the insulating layer 10 in a state where the invar layer 20 is spaced inward from one end of the first metal layer 30, one surface of the insulating layer 10 is in contact with the first metal layer 30, So that a portion A (see FIG. 2) of the insulating layer 10 should be in contact with the first metal layer 30.

인바층(20)은 외부로 노출되지 않도록 제1 금속층(30)과 절연층(10)에 매립됨으로써, 인바층(20)과 제1 금속층(30)이 분리되어 wet 공정에 따른 층간 용액 침투 문제는 개선될 수 있다.The invava layer 20 is buried in the first metal layer 30 and the insulating layer 10 so as not to be exposed to the outside so that the invar layer 20 and the first metal layer 30 are separated from each other, Can be improved.

더 나아가, 제1 금속층(30)과 절연층(10)의 밀착력을 높이기 위해 제1 금속층(30)과 절연층(10) 사이에는 점착 물질 또는 접착 물질이 게재될 수 있다.In order to increase the adhesion between the first metal layer 30 and the insulating layer 10, an adhesive material or an adhesive material may be disposed between the first metal layer 30 and the insulating layer 10.

예를 들면, 점착 물질 또는 접착 물질은 폴리에틸렌테레프탈레이트, 폴리메틸펜텐과 같은 고분자 물질이 이용될 수 있으며, 불소계, 실리콘계의 물질이 이용될 수 있다.For example, the adhesive material or the adhesive material may be a polymer material such as polyethylene terephthalate or polymethylpentene, and a fluorine-based material or a silicon-based material may be used.

한편, 인바층(20)을 매립시킨 절연층(10) 및 제1 금속층(30)의 횡단면적은 동일하게 형성될 수 있다. On the other hand, the cross-sectional area of the insulating layer 10 and the first metal layer 30 in which the invar layer 20 is buried can be formed to be the same.

반면, 인쇄회로기판에 형성되는 배선층, 전자 소자의 중량에 따라 인바층(20)의 두께(I)는 절연층(10)의 두께(D)와 상이하게 형성될 수 있으며, 제1 금속층(30)의 두께(M)와도 상이하게 형성될 수 있다.On the other hand, the thickness I of the passivation layer 20 may be different from the thickness D of the insulating layer 10 depending on the weight of the wiring layer and the electronic device formed on the printed circuit board, And the thickness (M) of the substrate.

인바층(20)의 두께는 0.5~30um 범위에서 형성될 수 있으며, 제1 금속층(30)의 두께는 0.5~1.5 um 범위에서 형성될 수 있다. The thickness of the invar layer 20 may be in the range of 0.5 to 30 um, and the thickness of the first metal layer 30 may be in the range of 0.5 to 1.5 um.

인바층(20) 또는 제1 금속층(30)의 두께가 각 각 0.5~30um 또는 0.5~1.5 um 범위로 형성되기 위해 전해 도금 방식이 이용될 수 있다.An electrolytic plating method may be used so that the thickness of the invar layer 20 or the first metal layer 30 is 0.5 to 30 탆 or 0.5 to 1.5 탆 each.

또한, 인바층(20) 및 제1 금속층(30)은 한 쌍으로 형성되고, 인바층(20) 및 제1 금속층(30)은 절연층(10)을 중심으로 대칭으로 형성되어, 각각의 제1 금속층(30) 상에 인쇄회로기판이 적층될 수 있다. The invar layer 20 and the first metal layer 30 are formed symmetrically with respect to the insulating layer 10 so that the first metal layer 30 and the second metal layer 30 are symmetrically formed, 1 < / RTI > metal layer 30 may be laminated to the printed circuit board.

도 3은 본 발명의 제3 실시예에 따른 캐리어 기판(300)을 개략적으로 나타내는 단면도이다.3 is a cross-sectional view schematically showing a carrier substrate 300 according to a third embodiment of the present invention.

도 2 및 도 3을 참조하면, 도 3에 도시된 인바층(20)의 두께(I')는 도 2에 도시된 인바층(20)의 두께(I) 보다 두껍게 형성된 것을 확인할 수 있다(I' 〉I). 2 and 3, it can be seen that the thickness I 'of the invar layer 20 shown in FIG. 3 is formed thicker than the thickness I of the invar layer 20 shown in FIG. 2 'I).

인바층(20)의 두께(I, I')는 캐리어 기판(300) 상에 형성되는 회로 패턴층, 절연층의 층수, 전자소자의 중량에 따라 달리 형성될 수 있으며, 회로 패턴층 및 절연층의 층수, 전자소자의 중량이 무거워 질수록 두껍게 형성되는 것이 바람직하다. The thicknesses I and I 'of the invar layer 20 may be different depending on the circuit pattern layer formed on the carrier substrate 300, the number of layers of the insulating layer, and the weight of the electronic device, And the thickness of the electronic device is increased as the weight of the electronic device increases.

한편, 도 3에 도시된 인바층(20)의 폭은 인바층(20)보다 좁게 형성된 것을 확인할 수 있다(W'〉W).Meanwhile, it can be seen that the width of the invar layer 20 shown in FIG. 3 is narrower than that of the invar layer 20 (W '> W).

인바층(20)의 폭이 좁아질수록 제1 금속층(30)과 절연층(10)의 접촉 면적이 넓어져, 제1 금속층(30)과 절연층(30)의 접합 강도가 보다 개선될 수 있다.The contact area between the first metal layer 30 and the insulating layer 10 is widened as the width of the invar layer 20 is narrowed so that the bonding strength between the first metal layer 30 and the insulating layer 30 can be further improved have.

도 4는 본 발명의 제4 실시예에 따른 캐리어 기판(400)을 개략적으로 나타내는 단면도이고, 도 5는 본 발명의 제5 실시예에 따른 캐리어 기판(500)을 개략적으로 나타내는 단면도이다.FIG. 4 is a cross-sectional view schematically showing a carrier substrate 400 according to a fourth embodiment of the present invention, and FIG. 5 is a cross-sectional view schematically showing a carrier substrate 500 according to a fifth embodiment of the present invention.

도 4 내지 도 5를 참조하면, 절연층(10)과 인바층(20) 사이에 형성되는 유연층(50)을 더 포함할 수 있다.4 to 5, a flexible layer 50 may be further formed between the insulating layer 10 and the invar layer 20.

유연층(50)은 마찰력이 매우 낮은 물질이며, 절연층(10)과 인바층(20) 사이에 형성되어 계면 간 마찰력을 보다 감소시킬 수 있다. 예를 들면, 유연층(50)은 오일 등과 같은 유성물질을 포함하며 그 재질이 제한되지 않는다. The flexible layer 50 is a material with a very low frictional force and may be formed between the insulating layer 10 and the invar layer 20 to further reduce interfacial frictional force. For example, the flexible layer 50 includes an oily material such as oil and the like, and the material thereof is not limited.

또한, 유연층(50)은 부분적으로 형성될 수 있다. 도 4에 도시된 바와 같이 유연층(50)은 인바층(20)의 일면에만 형성될 수 있으며, 도 5에 도시된 바와 같이 측면을 포함하여 형성될 수 있다. Further, the flexible layer 50 may be partially formed. As shown in FIG. 4, the flexible layer 50 may be formed on only one side of the invar layer 20, and may include side surfaces as shown in FIG.

더 나아가, 유연층(50)은 인바층(20) 및 제1 금속층(30) 사이에 형성될 수도 있다. Further, the flexible layer 50 may be formed between the invar layer 20 and the first metal layer 30.

그 외에도 유연층(50)은 절연층(10)의 중심부분 또는 외곽부분 또는 중심의 일부분 및 외곽부분이 동시에 형성될 수도 있어 제조 공정의 편의성에 따라 필요한 위치에 형성될 수 있다. In addition, the flexible layer 50 may be formed at a necessary position depending on the convenience of the manufacturing process, because the center portion or the outer portion or the center portion and the outer portion of the insulating layer 10 may be formed at the same time.

도 6은 본 발명의 제6 실시예에 따른 캐리어 기판(600)을 개략적으로 나타내는 단면도이다.6 is a cross-sectional view schematically showing a carrier substrate 600 according to a sixth embodiment of the present invention.

도 6을 참조하면, 본 발명의 제6 실시예에 따른 캐리어 기판(600)은 이형층(45) 및 제2 금속층(40)을 더 포함하는 것을 확인할 수 있다.Referring to FIG. 6, the carrier substrate 600 according to the sixth embodiment of the present invention further includes a release layer 45 and a second metal layer 40.

이형층(45)은 제1 금속층(30) 상에 형성될 수 있으며, 제2 금속층(40)은 이형층(45) 상에 형성될 수 있다.The release layer 45 may be formed on the first metal layer 30 and the second metal layer 40 may be formed on the release layer 45.

제2 금속층(40)은 캐리어 기판(600) 상에 형성되는 인쇄회로기판에 있어서, 후술할 회로 패턴(1)이 형성될 수 있다. The second metal layer 40 is a printed circuit board formed on the carrier substrate 600, and a circuit pattern 1 to be described later can be formed.

이하에서는, 본 발명의 실시예에 따른 캐리어 기판을 이용하여 인쇄회로기판을 제조하는 공정에 대하여 설명한다. Hereinafter, a process for manufacturing a printed circuit board using a carrier substrate according to an embodiment of the present invention will be described.

인쇄회로기판의 제조공정 Manufacturing process of printed circuit board

도 7 내지 도 15는 본 발명의 일 실시예에 따른 인쇄회로기판(10000)의 제조공정 나타내는 도면이다.7 to 15 are views showing a manufacturing process of a printed circuit board 10000 according to an embodiment of the present invention.

도 7을 참조하면, 일 실시예에 따른 인쇄회로기판(10000)의 제조공정은 제1 금속층(30) 상에 인바층(20)이 적층하는 단계가 수행될 수 있다. Referring to FIG. 7, in the manufacturing process of the printed circuit board 10000 according to an embodiment, the step of laminating the invar layer 20 on the first metal layer 30 may be performed.

제1 금속층(30) 상에 인바층(20)을 적층하는 단계에서, 인바층(20)은 제1 금속층(30)의 일단으로부터 내측에 이격되어 형성되도록 인바층(20)의 길이가 제1 금속층(30)의 길이보다 짧게 형성되는 것이 바람직하다.In the step of laminating the invar layer 20 on the first metal layer 30, the invar layer 20 is formed so as to be spaced inwardly from one end of the first metal layer 30, It is preferable that the length of the metal layer 30 is shorter than the length of the metal layer 30.

인바층(20) 또는 제1 금속층(30)은 압연에 의해 적층되어 형성될 수도 있지만, 전해 도금 방식으로 제1 금속층(30)이 형성된 후 인바층(20)이 적층될 수 있다. The invar layer 20 or the first metal layer 30 may be laminated by rolling, but the passivation layer 20 may be laminated after the first metal layer 30 is formed by electrolytic plating.

전해 도금 방식에 의해 인바층(20)의 두께는 0.5 ~ 30μm로 형성될 수 있으며, 제1 금속층의 두께는 0.5 ~ 1.5μm로 형성될 수 있다. 따라서, 전해 도금 방식은 압연에 의해 형성하는 것보다 금속층의 두께를 박형으로 제조할 수 있다. The thickness of the invar layer 20 may be 0.5 to 30 mu m by the electrolytic plating method, and the thickness of the first metal layer may be 0.5 to 1.5 mu m. Therefore, in the electrolytic plating method, the thickness of the metal layer can be made thinner than that formed by rolling.

더 나아가, 전해 도금 방식을 이용하여 인바층이 인바(invar)로 형성되는 경우 철(Fe)과 니켈(Ni)의 함량 비율 조절이 보다 용이하다. 또한, 코발트(Co) 등을 포함하여 초인바(super invar)를 구현하는 것이 보다 용이하다. Further, when the invar layer is formed as an invar using the electrolytic plating method, it is easier to control the content ratio of iron (Fe) and nickel (Ni). In addition, it is easier to implement a super invar including cobalt (Co) and the like.

제1 금속층(30) 상에 인바층(20)을 적층하는 단계는 반복적으로 수행될 수 있다.The step of laminating the invar layer 20 on the first metal layer 30 can be repeatedly performed.

도 8을 참조하면, 절연층(10)을 중심으로 인바층(20) 및 제1 금속층(30)이 대칭으로 적층되는 단계가 수행될 수 있다.Referring to FIG. 8, a step in which the invar layer 20 and the first metal layer 30 are laminated symmetrically about the insulating layer 10 may be performed.

도 9를 참조하면, 제1 금속층(30) 상에는 회로 패턴(1)을 형성하는 단계가 수행될 수 있으며, 도 10을 참조하면, 회로 패턴(1) 상에 절연층(60)을 형성하는 단계가 수행될 수 있다.Referring to FIG. 9, a step of forming a circuit pattern 1 may be performed on the first metal layer 30. Referring to FIG. 10, a step of forming an insulating layer 60 on the circuit pattern 1 Can be performed.

제1 금속층(30) 상에 회로 패턴(1)을 형성하는 단계에서 회로 패턴(1)은 캐리어 기판(100)이 제거되면, 절연층(60)에 대하여 일면만 노출되는 임베디드 회로 패턴이 형성될 수 있다.In the step of forming the circuit pattern 1 on the first metal layer 30, when the carrier substrate 100 is removed, the circuit pattern 1 is formed with an embedded circuit pattern exposed only on one side of the insulating layer 60 .

제1 금속층(30) 상에 회로 패턴(1)이 형성하는 단계에서 회로 패턴(1)은 제1 금속층(30)이 아닌 캐리어 기판(600)에 포함된 제2 금속층(40)의 일부가 에칭(etching)되어 형성될 수 있다.In the step of forming the circuit pattern 1 on the first metal layer 30, the circuit pattern 1 is formed such that a part of the second metal layer 40 included in the carrier substrate 600, not the first metal layer 30, or may be formed by etching.

도 11을 참조하면, 절연층(60) 형성 후 회로 패턴(1)과 전기적으로 연결될 수 있는 비아(3)가 절연층(60) 내에 형성될 수 있으며, 비아(3) 상 회로 패턴(5)이 형성되어, 회로 패턴(1)과 회로 패턴(5) 간 전기적 연결을 가능하게 할 수 있다.11, a via 3 which can be electrically connected to the circuit pattern 1 after the formation of the insulating layer 60 can be formed in the insulating layer 60 and the circuit pattern 5 on the via 3 can be formed, So that the electrical connection between the circuit pattern 1 and the circuit pattern 5 can be made possible.

또한, 도 12를 참조하면, 인쇄회로기판(10000)에서 인바층(20)이 제1 금속층(30)의 일단으로부터 내측으로 이격된 부분의 종단면(C') 또는 보다 내측에 형성된 부분의 종단면을 절단하는 단계를 수행할 수 있다(도 12). 12, a longitudinal section C 'of a portion of the printed circuit board 10000 in which the invar layer 20 is spaced inwardly from one end of the first metal layer 30 or a longitudinal section of a portion formed on the inward side of the first metal layer 30 A cutting step can be performed (Fig. 12).

인쇄회로기판(10000)의 종단면(C')을 절단하는 단계에서 절연층(10)과 제1 금속층(30)이 접착된 부분이 제거되어 절연층(10)과 제1 금속층(30)을 별도로 분리하는 공정이 요구되지 않는다. The portion where the insulating layer 10 and the first metal layer 30 are bonded is removed at the step of cutting the longitudinal section C 'of the printed circuit board 10000 to separate the insulating layer 10 and the first metal layer 30 separately No separation process is required.

한편, 도 13을 참조하면, 절연층(10)과 인바층(20)은 절연층(10)과 인바층(20) 계면의 밀착력 현저하게 낮아, 인바층(20)의 변형 없이 적은 외력의 작용만으로 분리될 수 있다.13, the insulating layer 10 and the invar layer 20 have a remarkably low adhesion force with respect to the interface between the insulating layer 10 and the invar layer 20, . ≪ / RTI >

예를 들면, 절연층(10)과 인바층(20)의 층 간에 블레이드를 이용하여 적은 면적으로 틈을 형성한 후 결합면과 평행한 방향으로 공기가 주입되면, 상호 분리될 수 있다. For example, when a gap is formed between the insulating layer 10 and the layer of the invar layer 20 by using a blade with a small area and air is injected in a direction parallel to the coupling surface, they can be separated from each other.

인바층(20)은 염화철(FeCl), 염화제일철(FeCl2), 염화제이철 (FeCl3 · 6H2O)을 이용하여 선택적으로 에칭될 수 있다.Invar layer 20 can be selectively etched by using a ferric chloride (FeCl), ferrous chloride (FeCl 2), ferric chloride (FeCl 3 · 6H 2 O) .

또한, invar와 제1 금속층(30) 사이에 추가적으로 고온 이형층이 형성되어, 고온 공정에 의해 인바층(20)이 제거될 수 있다. In addition, an additional hot release layer may be formed between the invar and the first metal layer 30 so that the invar layer 20 can be removed by a high temperature process.

도 14를 참조하면, 제1 금속층(30)이 제거되는 단계가 수행될 수 있다. 제1 금속층(30)이 제거되면, 회로 패턴(1)은 절연층(60)에 매립되어 일면만 노출될 수 있다. Referring to FIG. 14, the step of removing the first metal layer 30 may be performed. When the first metal layer 30 is removed, the circuit pattern 1 can be buried in the insulating layer 60 and exposed only on one side.

도 15를 참조하면, 회로 패턴(5)의 보호를 위하여 절연층(60) 상에 솔더레지스트와 같은 보호층(70)이 더 형성될 수 있으며 도면에는 도시되지 않았지만 회로 패턴 또는 절연층이 추가 적층될 수 있다. 15, a protective layer 70 such as a solder resist may be further formed on the insulating layer 60 for protecting the circuit pattern 5, and a circuit pattern or an insulating layer may be additionally formed .

전자 소자의 배치를 위해 절연층의 일부가 관통되어 형성된 관통홀이 더 형성될 수도 있다. A through hole may be further formed in which a part of the insulating layer is penetrated to arrange the electronic device.

도 16는 본 발명의 제 1 실시예에 따른 인쇄회로기판(10000)이 캐리어 기판에 적층된 상태를 개략적으로 나타낸 도면이고, 도 17은 본 발명의 제 2 실시예에 따른 인쇄회로기판(20000)이 캐리어 기판에 적층된 상태를 개략적으로 나타낸 도면이다.FIG. 16 is a view schematically showing a state in which the printed circuit board 10000 according to the first embodiment of the present invention is laminated on a carrier substrate, FIG. 17 is a perspective view showing a printed circuit board 20000 according to the second embodiment of the present invention, Are stacked on the carrier substrate.

도 16 및 도 17을 참조하면, 제2 실시예에 따른 인쇄회로기판(20000)의 절연층및 회로패턴의 적층수가 제1 실시예에 따른 인쇄회로기판(10000)보다 높게 형성된 것을 확인할 수 있다. 따라서, 이에 대응하여 캐리어 기판에 형성된 인바층(20)의 두께도 보다 두껍게 형성된 것을 확인할 수 있다. 16 and 17, it can be seen that the number of layers of the insulating layer and the circuit pattern of the printed circuit board 20000 according to the second embodiment is higher than that of the printed circuit board 10000 according to the first embodiment. Accordingly, it can be confirmed that the thickness of the invar layer 20 formed on the carrier substrate is correspondingly increased.

따라서, 본 발명의 실시예에 따른 인쇄회로기판(10000, 20000)은 캐리어 기판 상에 적층되는 절연층 또는 회로 패턴의 층 수에 따라 상호 다른 두께의 인바층(20)이 적용될 수 있다.Accordingly, the printed circuit boards 10000 and 20000 according to the embodiment of the present invention can be applied to the insulating layer 20 or the inverter layer 20 having different thicknesses depending on the number of layers of the circuit pattern stacked on the carrier substrate.

한편, 상술한 바와 같이 발명의 실시예들에 따른 캐리어 기판은 절연층 상에 형성되는 금속층의 밀착력을 상호 달리 형성하여 절연층과 금속층간 분리되는 계면에서 분리를 용이하게 할 수 있다. As described above, the carrier substrate according to the embodiments of the present invention can easily separate the metal layer formed on the insulating layer from each other at the interface between the insulating layer and the metal layer.

또한, 기판 보호를 위해서 절연층과 제1 금속층이 인바층을 매립한 상태에서 접착됨으로써, wet 공정 시 캐리어 기판 내부로 화학 약품이 침투되는 것을 방지할 수 있다. In addition, since the insulating layer and the first metal layer are adhered to each other in a buried state in order to protect the substrate, it is possible to prevent the chemicals from penetrating into the carrier substrate during the wet process.

더 나아가, 인바와 같은 강성이 높고 및 열팽창 계수가 낮은 금속을 캐리어 기판에 사용함으로써 제조 과정에서 발생하는 인쇄회로기판의 휨 문제를 최소화할 수 있다. Furthermore, by using a metal having a high rigidity and low thermal expansion coefficient such as Invar for a carrier substrate, it is possible to minimize the problem of bending of the printed circuit board that occurs during the manufacturing process.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록, 본 발명의 일 실시예를 상세히 설명한다. 아울러, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지기술에 대한 상세한 설명은 생략한다.Hereinafter, embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

1: 회로 패턴
10: 절연층
20: 인바층
30: 제1 금속층
40: 제2 금속층
45: 이형층
50: 유연층
70: 보호층
100, 200, 300, 400, 500: 캐리어 부재
10000, 20000: 인쇄회로기판1: Circuit pattern
10: Insulation layer
20: Invar Layer
30: first metal layer
40: second metal layer
45:
50: flexible layer
70: Protective layer
100, 200, 300, 400, 500: carrier member
10000, 20000: printed circuit board

Claims (13)

절연층;
상기 절연층 상에 적층되는 인바층;
상기 인바층 상에 적층되는 제1 금속층;을 포함하는, 캐리어 기판.
Insulating layer;
An invar layer deposited on the insulating layer;
And a first metal layer stacked on the invar layer.
제1항에 있어서,
상기 인바층은
상기 제1 금속층의 일단으로부터 내측 방향으로 이격되도록 형성되어 상기 절연층에 의해 매립되는, 캐리어 기판.
The method according to claim 1,
The invar layer
Wherein the first metal layer is formed to be spaced inward from one end of the first metal layer and is buried by the insulating layer.
제1항에 있어서,
상기 제1 금속층은 구리(copper)층인, 캐리어 기판.
The method according to claim 1,
Wherein the first metal layer is a copper layer.
제1항에 있어서,
상기 인바층과 상기 절연층 사이에 형성되는 유연층;을 더 포함하는 캐리어 기판.The method according to claim 1,
And a flexible layer formed between the invar layer and the insulating layer. 제4항에 있어서,
상기 유연층은 상기 절연층의 일면 또는 상기 인바층의 일면에 부분적으로 형성되는, 캐리어 기판.
5. The method of claim 4,
Wherein the flexible layer is partially formed on one surface of the insulating layer or on one surface of the invar layer.
제1항에 있어서,
상기 제1 금속층 상에 형성되는 이형층;을 더 포함하는, 캐리어 기판.
The method according to claim 1,
And a release layer formed on the first metal layer.
제6항에 있어서,
상기 이형층 상에 형성되는 제2 금속층;을 더 포함하는, 캐리어 기판.
The method according to claim 6,
And a second metal layer formed on the release layer.
제2항에 있어서,
상기 절연층 및 상기 제1 금속층의 횡단면적은 동일하게 형성되는, 캐리어 기판.
3. The method of claim 2,
Wherein the insulating layer and the first metal layer have the same cross sectional area.
제1항에 있어서,
상기 인바층의 두께는 상기 절연층의 두께와 상이한, 캐리어 기판.
The method according to claim 1,
Wherein the thickness of the invar layer is different from the thickness of the insulating layer.
제1항에 있어서,
상기 인바층의 두께는 상기 제1 금속층의 두께와 상이한, 캐리어 기판.
The method according to claim 1,
Wherein the thickness of the invar layer is different from the thickness of the first metal layer.
제1항에 있어서,
상기 인바층의 두께는 0.5 ~ 30μm 인, 캐리어 기판.
The method according to claim 1,
Wherein the thickness of the invar layer is 0.5 to 30 占 퐉.
제1항에 있어서,
상기 제1 금속층의 두께는 0.5 ~ 1.5μm 인, 캐리어 기판.
The method according to claim 1,
Wherein the thickness of the first metal layer is 0.5 to 1.5 占 퐉.
제1항 내지 제12항 중 어느 한 항에 있어서,
상기 인바층 및 상기 제1 금속층은 한 쌍으로 형성되고,
상기 인바층 및 상기 제1 금속층은 상기 절연층을 중심으로 대칭으로 형성되는, 캐리어 기판. 13. The method according to any one of claims 1 to 12,
The invar layer and the first metal layer are formed in a pair,
Wherein the invar layer and the first metal layer are formed symmetrically about the insulating layer.
KR1020150183125A 2015-12-21 2015-12-21 A carrier substrates for a printer circuit board KR20170074075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150183125A KR20170074075A (en) 2015-12-21 2015-12-21 A carrier substrates for a printer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150183125A KR20170074075A (en) 2015-12-21 2015-12-21 A carrier substrates for a printer circuit board

Publications (1)

Publication Number Publication Date
KR20170074075A true KR20170074075A (en) 2017-06-29

Family

ID=59280044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150183125A KR20170074075A (en) 2015-12-21 2015-12-21 A carrier substrates for a printer circuit board

Country Status (1)

Country Link
KR (1) KR20170074075A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102127757B1 (en) * 2020-01-28 2020-06-29 와이엠티 주식회사 Multi-layer structure for manufacturing circuit board and manufacturing method of circuit board
KR20200101875A (en) * 2019-02-20 2020-08-28 가부시끼가이샤 도시바 Carrier and method of producing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200101875A (en) * 2019-02-20 2020-08-28 가부시끼가이샤 도시바 Carrier and method of producing semiconductor device
CN111599738A (en) * 2019-02-20 2020-08-28 铠侠股份有限公司 Carrier and method for manufacturing semiconductor device
KR102127757B1 (en) * 2020-01-28 2020-06-29 와이엠티 주식회사 Multi-layer structure for manufacturing circuit board and manufacturing method of circuit board

Similar Documents

Publication Publication Date Title
US20080257586A1 (en) Flexible circuit structure with stretchability and method of manufacturing the same
WO2009090879A1 (en) Three-dimensional wiring board
US20140027163A1 (en) Printed circuit board and method for manufacturing the same
JP5240293B2 (en) Circuit board
CN106031310B (en) Copper clad laminate and multilayer printed circuit board with matcoveredn
KR101506794B1 (en) Printed curcuit board and manufacture method
KR20170074075A (en) A carrier substrates for a printer circuit board
JP4086768B2 (en) Manufacturing method of flexible circuit board
US8415200B2 (en) Method for manufacturing semiconductor package
US9485863B2 (en) Carrier and method for fabricating coreless packaging substrate
KR101059630B1 (en) Printed circuit board having dummy pattern and manufacturing method thereof
KR20130064654A (en) The printed circuit board and the method for manufacturing the same
KR101055488B1 (en) Carrier for manufacturing printed circuit board, manufacturing method thereof and manufacturing method of printed circuit board using same
JP5098572B2 (en) Metal foil-clad laminate and multilayer printed wiring board
KR20090003880A (en) Buried pattern board and manufacturing method thereof
US20150143694A1 (en) Carrier for manufacturing printed circuit board and manufacturing method thereof, and method for manufacturing printed circuit board
US20150096797A1 (en) Package board and method of manufacturing the same
KR20120028566A (en) Carrier member and method of manufacturing pcb using the same
KR101305570B1 (en) Fabricating method of printed circuit board
EP2934073A1 (en) Printed circuit board and method of manufacturing same
JP2009241597A (en) Substrate material and substrate
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
JP4610384B2 (en) Circuit board and manufacturing method thereof
JP5625635B2 (en) MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, PREPREG, METAL FILMS WITH RESIN, RESIN FILM
KR102466206B1 (en) Printed circuit board