KR20170061916A - 발광 소자 및 이를 구비한 발광 소자 패키지 - Google Patents

발광 소자 및 이를 구비한 발광 소자 패키지 Download PDF

Info

Publication number
KR20170061916A
KR20170061916A KR1020150167089A KR20150167089A KR20170061916A KR 20170061916 A KR20170061916 A KR 20170061916A KR 1020150167089 A KR1020150167089 A KR 1020150167089A KR 20150167089 A KR20150167089 A KR 20150167089A KR 20170061916 A KR20170061916 A KR 20170061916A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
light
region
emitting structure
Prior art date
Application number
KR1020150167089A
Other languages
English (en)
Other versions
KR102451107B1 (ko
Inventor
한영헌
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150167089A priority Critical patent/KR102451107B1/ko
Publication of KR20170061916A publication Critical patent/KR20170061916A/ko
Application granted granted Critical
Publication of KR102451107B1 publication Critical patent/KR102451107B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자에 관한 것이다.
실시 예에 개시된 발광 소자는, 제1두께를 갖는 제1영역과, 상기 제1영역보다 얇은 제2두께를 갖는 제2영역을 갖는 기판; 상기 제1영역 상에 배치되며, 제1반도체층, 제1광을 방출하는 제1활성층 및 제2반도체층을 포함하는 제1발광 구조물; 및 상기 제2영역 상에 배치되며, 제3반도체층, 제2광을 방출하는 제2활성층 및 제4반도체층을 포함하는 제2발광 구조물을 포함하며, 상기 제2광은 제1광보다 단 파장의 피크 파장을 가지며, 상기 제1반도체층과 상기 제3반도체층은 동일한 조성을 갖는 반도체를 포함한다.

Description

발광 소자 및 이를 구비한 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE HAVING THEREOF}
실시 예는 발광소자에 관한 것이다.
발광 소자, 예컨대 발광 다이오드(Light Emitting Diode)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.
발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.
발광 다이오드는 실내 및 실외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등, 지시등과 같은 조명 장치의 광원으로서 사용이 증가하고 있다.
실시 예는 기판의 두께가 서로 다른 발광 소자를 제공한다.
실시 예는 기판의 두께가 서로 다른 영역 상에 발광 구조물이 각각 배치된 발광 소자를 제공한다.
실시 예는 기판의 두께가 서로 다른 영역 상에 배치된 발광 구조물로부터 방출된 광의 파장이 상이한 발광 소자를 제공한다.
실시 예는 기판의 두께가 상대적으로 얇은 영역 상에 배치된 발광 구조물로부터 방출된 광은 두께가 상대적으로 두꺼운 영역 상에 배치된 발광 구조물로부터 방출된 광보다 단 파장의 광을 방출하는 발광 소자를 제공한다.
실시 예는 기판의 두께 차이를 갖는 영역 상에 배치된 발광 구조물들의 인듐 조성은 상이한 발광 소자를 제공한다.
실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성이 개선될 수 있다.
실시 예에 따른 발광 소자는, 제1두께를 갖는 제1영역과, 상기 제1영역보다 얇은 제2두께를 갖는 제2영역을 갖는 기판; 상기 제1영역 상에 배치되며, 제1반도체층, 제1광을 방출하는 제1활성층 및 제2반도체층을 포함하는 제1발광 구조물; 및 상기 제2영역 상에 배치되며, 제3반도체층, 제2광을 방출하는 제2활성층 및 제4반도체층을 포함하는 제2발광 구조물을 포함하며, 상기 제2광은 제1광보다 단 파장의 피크 파장을 가지며, 상기 제1반도체층과 상기 제3반도체층은 동일한 조성을 갖는 반도체를 포함한다.
실시 예에 의하면, 하나의 기판 상에 배치된 발광 소자는 서로 다른 피크 파장을 발광할 수 있다.
실시 예에 의하면, 하나의 기판 상에 배치된 발광 소자는 서로 다른 컬러의 광을 발광할 수 있다.
실시 예는 발광 소자의 발광 효율을 개선시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광 소자를 나타낸 사시도이다.
도 2는 도 1의 발광 소자의 측 단면도이다.
도 3은 도 2의 발광 소자의 제1발광 구조물을 나타낸 도면이다.
도 4는 도 3의 제1발광 구조물의 활성층의 예를 나타낸 도면이다.
도 5는 도 2의 발광 소자의 제2발광 구조물을 나타낸 도면이다.
도 6은 도 5의 제2발광 구조물의 활성층의 예를 나타낸 도면이다.
도 7은 제2실시 예에 따른 발광 소자를 나타낸 사시도이다.
도 8은 도 7의 발광 소자의 측 단면도이다ㅏ.
도 9는 제3실시 예에 따른 발광 소자의 측 단면도이다.
도 10은 제4실시 예에 따른 발광 소자의 측 단면도이다.
도 11 내지 도 16은 실시 예에 따른 기판의 리세스의 예를 나타낸 도면이다.
도 17 내지 도 21은 실시 예에 따른 발광 소자 제조 과정을 나타낸 도면이다.
도 22는 실시 예에 따른 발광 소자로부터 방출된 스펙트럼을 나타낸 도면이다.
도 23은 실시 예에 따른 기판의 두께 차이에 따른 성장 온도 및 인듐 조성 차이를 나타낸 도면이다.
도 24는 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
<발광소자>
도 1은 제1실시 예에 따른 발광 소자를 나타낸 사시도이고, 도 2는 도 1의 발광 소자의 측 단면도이며, 도 3은 도 2의 발광 소자의 제1발광 구조물을 나타낸 도면이고, 도 4는 도 3의 제1발광 구조물의 활성층의 예를 나타낸 도면이고, 도 5는 도 2의 발광 소자의 제2발광 구조물을 나타낸 도면이며, 도 6은 도 5의 제2발광 구조물의 활성층의 예를 나타낸 도면이다.
도 1 내지 도 6을 참조하면, 실시예에 따른 발광 소자(100)는 기판(10), 상기 기판(10)의 제1두께(T1)를 갖는 제1영역(11) 위에 제1광을 발생하는 제1발광 구조물(50), 상기 기판(10)의 제2두께(T3)를 갖는 제2영역(13) 위에 제2광을 발생하는 제2발광 구조물(70)을 포함한다.
상기 기판(10)은 예를 들어, 투광성 기판, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(10)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있다. 상기 기판(10)의 상면 및/또는 하면에는 복수의 돌출부(미도시)가 형성될 수 있으며, 상기 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며, 그 배열 형태는 스트라이프(stripe) 형태 또는 매트릭스 형태로 배열될 수 있다. 상기 돌출부는 광 추출 효율을 개선시켜 줄 수 있다. 상기 기판(10)은 반도체층이 성장된 성장 기판일 수 있다.
상기 기판(10)은 서로 다른 두께를 갖는 적어도 2개의 영역을 포함할 수 있다. 상기 기판(10)의 제1영역(11)은 제1두께(T1)를 가지며, 상기 제2영역(13)은 상기 제1두께(T1)보다 얇은 제2두께(T3)를 갖는다. 상기 제1두께(T1)는 150㎛ 이상일 수 있으며, 상기 제1두께(T1)가 150㎛ 미만인 경우 제2광을 방출하는 제2발광 구조물(70)을 제공하는 데 어려움이 있다.
상기 기판(10)은 리세스(10A)를 포함할 수 있다. 상기 리세스(10A)는 상기 제1영역(11)으로부터 오목하게 함몰된 영역이거나 단차진 영역일 수 있다. 상기 리세스(10A) 내에는 제2영역(13)이 배치될 수 있다.
상기 제2영역(13)의 제2두께(T3)는 상기 제2발광 구조물(70)을 지지할 수 있는 두께 이상일 수 있으며, 예컨대 30㎛ 이상일 수 있다. 상기 제2두께(T3)가 30㎛ 미만인 경우 핸들링이 어렵고 휨 발생이 발생될 수 있는 문제가 있다.
상기 기판(10)의 제2두께(T3)는 상기 제1두께(T1)와의 차이(T2)가 50㎛ 이상, 예컨대 80㎛ 내지 120㎛ 범위일 수 있다. 상기 제1두께(T1)와 상기 제2두께(T3)의 차이(T2)는 리세스(10A)의 깊이로서, 상기 제2발광 구조물(70)의 두께의 10배 이상 예컨대, 15배 내지 25배 범위일 수 있다. 상기 제1두께(T1)와 상기 제2두께(T3)의 차이(T2)가 상기 범위보다 작을 경우, 상기 제1발광 구조물(50)로부터 방출된 제1광과 상기 제2발광 구조물(70)로부터 방출된 제2광의 피크 파장의 차이가 없을 수 있으며, 상기 범위보다 클 경우 컬러 차이에 대한 개선 효과가 작을 수 있다.
상기 기판(10)의 제1영역(11)과 제2영역(13) 사이의 측벽 영역(12)은 상기 제2영역(13)의 상면에 수평한 직선에 대해 경사진 면으로 형성될 수 있다.
상기 제1발광 구조물(50)은 상기 제2발광 구조물(70)로부터 방출된 제2광의 피크 파장보다 장 파장의 제1광을 방출할 수 있다. 상기 제2발광 구조물(70)은 상기 제1발광 구조물(50)로부터 방출된 제1광의 컬러와 다른 컬러의 제2광을 방출할 수 있다. 예를 들어, 상기 제1발광 구조물(50)은 녹색 광을 발광하며, 상기 제2발광 구조물(70)은 청색 광을 방출할 수 있다. 다른 예로서, 상기 제1발광 구조물(50)과 상기 제2발광 구조물(70)은 동일한 컬러 내에서 서로 다른 피크 파장을 발광할 수 있으며, 예컨대 제2발광 구조물(70)은 제1발광 구조물(50)의 청색 광보다 단 파장의 청색 광을 방출할 수 있다.
상기 제1발광 구조물(50)의 길이(B2)는 상기 기판(10)의 길이(B1)와 동일하거나 좁을 수 있다. 상기 제2발광 구조물(70)의 길이(B4)는 상기 기판(10)의 길이(B1)와 동일하거나 좁을 수 있다. 상기 제1발광 구조물(50)의 길이(B2)는 너비(B3)와 동일하거나 다를 수 있다. 상기 제2발광 구조물(70)의 길이(B4)는 너비(B5)와 동일하거나 다를 수 있다. 이러한 제1 및 제2발광 구조물(50,70)의 사이즈는 변경될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(10) 상에는 유전체층(30)이 배치되며, 상기 유전체층(30)은 상기 기판(10)의 표면상에 배치될 수 있다. 상기 유전체층(30)은 SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성되어 단층 또는 다층으로 형성될 수 있다. 상기 유전체층(30)은 상기 기판(10)의 제1영역(11) 상에 제1오픈 영역(31)을 가지며, 상기 제1오픈 영역(31) 상에는 제1발광 구조물(50)이 배치된다. 상기 유전체층(30)은 상기 기판(10)의 제2영역(13) 상에 제2오픈 영역(32)을 가지며, 상기 제2오픈 영역(32) 상에는 제2발광 구조물(70)이 배치된다. 상기 제1발광 구조물(50)은 상기 유전체층(30)의 두께보다 두껍게 형성될 수 있으며, 상기 유전체층(30)의 제1오픈 영역(31)과 상기 제1오픈 영역(31)의 외측 상면 상에 배치될 수 있다. 상기 제2발광 구조물(70)은 상기 유전체층(30)의 두께보다 두껍게 형성될 수 있으며, 상기 유전체층(30)의 제2오픈 영역(32)의 외측 상면 상에 배치될 수 있다. 상기 제1오픈 영역(31)과 제2오픈 영역(32)의 너비(D1,D2)는 동일하거나 상이할 수 있으며 상기 제1,2발광 구조물(50,70)의 너비보다는 좁을 수 있다.
상기 제1영역(11)의 너비(A1)는 제2영역(13)의 너비(A2)보다 넓을 수 있으며, 측벽 영역(12)의 너비(A3)보다는 넓을 수 있으며, 이에 대해 한정하지는 않는다.
도 2 및 도 3과 같이, 상기 제1발광 구조물(50)은, 제1반도체층(52), 상기 제1반도체층(52) 상에 제1활성층(53), 상기 제1활성층(53) 상에 제1전자 차단층(54), 및 상기 제1전자 차단층(54) 상에 배치된 제2 반도체층(55)을 포함할 수 있다. 상기 제1발광 구조물(50)은 상기 제1반도체층(52)과 상기 기판(10) 사이에 제1버퍼층(51)을 더 포함할 수 있다. 상기 제1발광 구조물(50)은 II족 내지 VI족 원소의 화합물 반도체로 형성될 수 있다. 상기 제1발광 구조물(50)은 칩으로 정의될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1버퍼층(51), 제1반도체층(52) 및 상기 제2반도체층(55) 중 적어도 하나 또는 모두는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1버퍼층(51), 제1반도체층(52) 및 제2반도체층(55) 중 적어도 하나 또는 모두는 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, 및 ZnO와 같은 재료 중 적어도 하나를 포함할 수 있다.
상기 제1반도체층(52) 및 상기 제2반도체층(55) 중 적어도 하나 또는 모두는 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, 및 ZnO와 같은 화합물 반도체가 단층 또는 다층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1버퍼층(51)은 n형 및 p형 도펀트를 포함하지 않거나, n형 또는 p형 도펀트를 포함할 수 있다. 상기 제1버퍼층(51)은 기판(10)과의 격자 상수 차이를 줄여줄 수 있다. 상기 제1버퍼층(51)은 버퍼층 또는/및 언도프된 반도체층을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1반도체층(52)은 n형 도펀트가 첨가된 n형 반도체층이 단층 또는 다층으로 배치될 수 있으며, 상기 제2반도체층(55)은 p형 도펀트가 첨가된 p형 반도체층이 단층 또는 다층으로 배치될 수 있다. 상기 n형 도펀트는 Si, Ge, Sn, Se, Te 중 적어도 하나를 포함하며, 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 포함할 수 있다. 다른 예로서, 상기 제1반도체층(52)에는 p형 도펀트가 첨가될 수 있고, 상기 제2반도체층(55)에는 n형 도펀트가 첨가될 수 있다.
상기 제1반도체층(52)에는 제1전극이 연결될 수 있고, 상기 제2반도체층(55) 상에는 전극층 및 제2전극 중 적어도 하나가 배치될 수 있다. 상기 제1 및 제2전극은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나를 포함하여 단층 또는 다층으로 형성될 수 있다. 상기 전극층은 상기 제2반도체층(55)과 접촉되는 층으로서, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag, Ti, Pt, Sn, W, Cu 등의 금속을 이용할 수 있으며 단층 또는 다층으로 형성할 수 있다.
상기 제1활성층(53)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다. 상기 제1활성층(53)은 화합물 반도체로 구현될 수 있으며, 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 제1활성층(53)은 상기 제1반도체층(52)을 통해서 주입되는 전자(또는 정공)와 상기 제2반도체층(55)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 제1활성층(53)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 제1활성층(53)은 자외선, 청색, 녹색 및 적색 중 적어도 하나의 피크 파장을 갖는 제1광을 발광할 수 있으며, 예컨대 자외선, 청색 또는 녹색의 피크 파장을 발광할 수 있다.
상기 제1전자 차단층(54)은 AlN계 반도체를 포함할 수 있다. 예를 들어, 상기 제1전자 차단층(54)은 AlGaN계 반도체로 형성되어, 상기 제1활성층(53)을 통해 오버플로우(overflow)되는 전자를 차단하게 된다.
상기 제1활성층(53)은 다중 우물 구조로 구현된 경우, 도 4와 같이 복수의 제1우물층(3)과 복수의 제1장벽층(4)을 포함한다. 상기 제1활성층(53)은 제1우물층(3)과 제1장벽층(4)이 교대로 배치되며, 상기 제1우물층(3)과 상기 제1장벽층(4)의 페어는 2주기 내지 30주기를 가질 수 있다. 상기 제1우물층(3)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 제1장벽층(4)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 제1우물층(3)과 제1장벽층(4)의 주기는 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함할 수 있다.
상기 제1장벽층(4)은 상기 제1우물층(3)의 밴드 갭(G1)보다 넓은 밴드 갭(G2)을 갖는 물질을 포함할 수 있다. 상기 제1장벽층(4)은 상기 제1우물층(3)의 두께보다 두꺼운 두께를 가지고 주입되는 전자의 장벽 역할을 수행한다. 상기 제1우물층(3)이 InGaN계 반도체인 경우, 상기 제1우물층(3)의 인듐(In) 조성은 상기 제1장벽층(4)의 인듐 조성보다 높은 조성을 갖는다. 상기 제1장벽층(4)은 인듐 조성이 없을 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1장벽층(4)이 AlGaN계 반도체인 경우, 상기 제1장벽층(4)의 알루미늄(Al)의 조성은 상기 제1우물층(3)의 알루미늄(Al) 조성보다 높은 조성을 가질 수 있으며, 상기 제1우물층(3)은 알루미늄 조성이 없을 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 제1장벽층(4) 중 적어도 하나는 도펀트를 포함할 수 있으며, 예컨대 n형 및 p형 도펀트 중 적어도 하나를 포함할 수 있다. 상기 제1장벽층(4)은 n형 도펀트가 첨가된 경우, n형의 반도체층이 될 수 있다. 상기 제1장벽층(4)이 n형 반도체층인 경우, 제1활성층(53)으로 주입되는 전자의 주입 효율이 증가될 수 있다.
한편, 도 2 및 도 5와 같이, 상기 제2발광 구조물(70)은, 제3반도체층(72), 상기 제3반도체층(72) 상에 제2활성층(73), 상기 제2활성층(73) 상에 제2전자 차단층(74), 및 상기 제2전자 차단층(74) 상에 배치된 제4반도체층(75)을 포함할 수 있다. 상기 제2발광 구조물(70)은 상기 제3반도체층(72)과 상기 기판(10) 사이에 제2버퍼층(71)을 더 포함할 수 있다. 상기 제2발광 구조물(70)은 II족 내지 VI족 원소의 화합물 반도체로 형성될 수 있다. 상기 제2발광 구조물(70)은 칩으로 정의될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2버퍼층(71), 제3반도체층(72) 및 상기 제4반도체층(75) 중 적어도 하나 또는 모두는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2버퍼층(71), 제3반도체층(72) 및 제4반도체층(75) 중 적어도 하나 또는 모두는 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, 및 ZnO와 같은 재료 중 적어도 하나를 포함할 수 있다.
상기 제3반도체층(72) 및 상기 제4반도체층(75) 중 적어도 하나 또는 모두는 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, 및 ZnO와 같은 화합물 반도체가 단층 또는 다층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2버퍼층(71)은 n형 및 p형 도펀트를 포함하지 않거나, n형 또는 p형 도펀트를 포함할 수 있다. 상기 제2버퍼층(71)은 기판(10)과의 격자 상수 차이를 줄여줄 수 있다. 상기 제2버퍼층(71)은 버퍼층 또는/및 언도프된 반도체층을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제3반도체층(72)은 n형 도펀트가 첨가된 n형 반도체층이 단층 또는 다층으로 배치될 수 있으며, 상기 제4반도체층(75)은 p형 도펀트가 첨가된 p형 반도체층이 단층 또는 다층으로 배치될 수 있다. 상기 n형 도펀트는 Si, Ge, Sn, Se, Te 중 적어도 하나를 포함하며, 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 포함할 수 있다. 다른 예로서, 상기 제1반도체층에는 p형 도펀트가 첨가될 수 있고, 상기 제2반도체층에는 n형 도펀트가 첨가될 수 있다.
상기 제3반도체층(72)에는 제1전극이 연결될 수 있고, 상기 제4반도체층(75) 상에는 전극층 및 제2전극 중 적어도 하나가 배치될 수 있다. 상기 제1 및 제2전극은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나를 포함하여 단층 또는 다층으로 형성될 수 있다. 상기 전극층은 상기 제4반도체층(75)과 접촉되는 층으로서, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag, Ti, Pt, Sn, W, Cu 등의 금속을 이용할 수 있으며 단층 또는 다층으로 형성할 수 있다.
도 3 및 도 5와 같이, 상기 제1버퍼층(51) 및 제2버퍼층(71)은 동일한 반도체를 갖고 동일한 두께로 형성될 수 있다. 상기 제1반도체층(52)과 제3반도체층(72)은 GaN, 또는 AlGaN 반도체층인 경우, 동일한 반도체를 갖고 동일한 두께로 형성될 수 있다. 상기 제2반도체층(55)과 제4반도체층(75)은 GaN, 또는 AlGaN 반도체층인 경우 동일한 반도체이며 동일한 두께로 형성될 수 있다.
상기 제2활성층(73)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다. 상기 제2활성층(73)은 화합물 반도체로 구현될 수 있으며, 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 제2활성층(73)은 상기 제3반도체층(72)을 통해서 주입되는 전자(또는 정공)와 상기 제4반도체층(75)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 제2활성층(73)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 제2활성층(73)은 자외선, 청색, 녹색 및 적색 중 적어도 하나의 피크 파장을 갖는 제2광을 발광할 수 있으며, 예컨대 상기 제1활성층(도 4의 53)의 제1광의 피크 파장보다 단 파장 예컨대, 자외선, 청색이거나 녹색의 제2광을 발광할 수 있다.
상기 제2전자 차단층(74)은 AlN계 반도체를 포함할 수 있다. 예를 들어, 상기 제2전자 차단층(74)은 AlGaN계 반도체로 형성되어, 상기 제2활성층(73)을 통해 오버플로우(overflow)되는 전자를 차단하게 된다.
상기 제2전자 차단층(74)이 AlN, GaN 또는 AlGaN인 경우, 상기 제1전자 차단층(54)과 동일한 반도체로 형성될 수 있고, 상기 제1전자 차단층(54)의 두께와 동일한 두께를 가질 수 있다.
상기 제2활성층(73)은 다중 우물 구조로 구현된 경우, 도 6과 같이 복수의 제2우물층(6)과 복수의 제2장벽층(7)을 포함한다. 상기 제2활성층(73)은 제2우물층(6)과 제2장벽층(7)이 교대로 배치되며, 상기 제2우물층(6)과 상기 제2장벽층(7)의 페어는 2주기 내지 30주기를 가질 수 있다. 상기 제2우물층(6)은 예컨대, InaAlbGa1-a-bN (0<a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 제2장벽층(7)은 예컨대, InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 제2우물층(6)과 제2장벽층(7)의 주기는 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함할 수 있다.
상기 제2장벽층(7)은 상기 제2우물층(6)의 밴드 갭(G6)보다 넓은 밴드 갭(G7)을 갖는 물질을 포함할 수 있다. 상기 제2장벽층(7)은 상기 제2우물층(6)의 두께보다 두꺼운 두께를 가지고 주입되는 전자의 장벽 역할을 수행한다.
상기 제2우물층(6)이 InGaN계 반도체인 경우, 상기 제2우물층(6)의 인듐(In) 조성은 상기 제2장벽층(7)의 인듐 조성보다 높은 조성을 갖는다. 상기 제2장벽층(7)은 인듐 조성이 없을 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2장벽층(7)이 AlGaN계 반도체인 경우, 상기 제2장벽층(7)의 알루미늄(Al)의 조성은 상기 제2우물층(6)의 알루미늄(Al) 조성보다 높은 조성을 가질 수 있으며, 상기 제2우물층(6)은 알루미늄 조성이 없을 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 제2장벽층(7) 중 적어도 하나는 도펀트를 포함할 수 있으며, 예컨대 n형 및 p형 도펀트 중 적어도 하나를 포함할 수 있다. 상기 제2장벽층(7)은 n형 도펀트가 첨가된 경우, n형의 반도체층이 될 수 있다. 상기 제2장벽층(7)이 n형 반도체층인 경우, 제2활성층(73)으로 주입되는 전자의 주입 효율이 증가될 수 있다. 상기 제2장벽층(7)이 GaN, 또는 AlGaN인 경우, 도 4의 제1장벽층(4)의 반도체와 동일한 반도체로 형성될 수 있다. 또한 상기 제2장벽층(7)은 상기 제1장벽층(4)와 동일한 두께로 형성될 수 있다.
도 4 및 도 6을 참조하면, 상기 제1활성층(53)에서 제1우물층(3)의 우물 깊이(H1)는 상기 제2활성층(73)에서 제2우물층(6)의 우물 깊이(H2)보다 깊을 수 있다. 상기 제1우물층(3)의 인듐 조성은 상기 제2우물층(6)의 인듐 조성보다 클 수 있다. 반대로, 상기 제2우물층(6)의 인듐 조성은 상기 제1우물층(3)의 인듐 조성보다 작을 수 있다. 상기 제1우물층(3)이 InGaN인 경우, Inx의 조성은 상기 제2우물층(6)의 인듐 조성(Ina, x>a) 보다 클 수 있으며, 상기 제1우물층(3)의 인듐(Inx) 조성은 0.02≤x≤0.3 범위를 만족하며, 상기 제2우물층(6)의 인듐(Ina) 조성은 0.02≤x≤0.3 범위를 만족한다. 상기 제1우물층(3)의 인듐(Inx) 조성은 제1광의 피크 파장에 따라 달라질 수 있고, 상기 제2우물층(6)의 인듐(Ina) 조성은 도 2에서 기판(10)의 두께 차이(T2)와 제2광의 피크 파장에 따라 달라질 수 있다.
상기 제1활성층(53)이 녹색의 피크 파장 예컨대, 도 22와 같은 500nm 내지 550nm 범위의 제1광(W1)을 발광한 경우, 상기 제2활성층(73)은 청색의 피크 파장 예컨대, 도 22와 같은 460nm 내지 500nm 범위의 제2광(W2)을 발광할 수 있다. 또는 상기 제1활성층(53)이 청색 피크 파장의 제1광을 발광한 경우, 상기 제2활성층(73)은 상기 제1활성층(53)의 청색 피크 파장보다 단 파장인 청색 파장의 제2광을 발광할 수 있다.
다른 예로서, 상기 제1우물층(3)이 InGaN인 경우, Inx의 조성은 상기 제2우물층(6)의 인듐 조성(Ina, x>a) 보다 클 수 있으며, 상기 제1우물층(3)의 인듐(Inx) 조성은 0.02≤x≤0.3 범위를 만족하며, 상기 제2우물층(6)의 인듐(Ina) 조성은 0≤a≤0.1 범위를 만족한다. 이 경우, 상기 제1활성층(53)이 청색 또는 녹색 파장의 제1광을 발광하며, 상기 제2활성층(73)은 자외선 파장 예컨대, UV-A(예: 320nm 내지 399nm) 또는 UV-B 파장(예: 290nm 내지 319nm)의 제2광을 발광할 수 있다.
실시 예는 제1발광 구조물(50)로부터 방출된 제1광과, 상기 제2발광 구조물(70)로부터 방출된 제2광이 서로 다른 피크 파장 예컨대, 제2광이 제1광보다 단 파장으로 발광할 수 있다. 또한 실시 예는 하나의 기판(10) 상에 배치된 제1발광 구조물(50)과 제2발광 구조물(70)에 의해 서로 다른 피크 파장 또는 서로 다른 컬러를 발광하게 함으로써, 별도의 발광 칩을 추가하지 않아도 되며 형광체의 종류를 다양하게 하지 않을 수 있는 효과가 있다.
상기 발광 소자는 제1 및 제2발광 구조물(50,70) 중 어느 하나의 위 또는 모두에 배치된 형광체를 갖는 몰딩 부재 또는 형광 필름이 배치될 수 있다. 상기 형광체는 황색 형광체 또는 적색 형광체를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 7은 제2실시 예에 따른 발광 소자를 나타낸 도면이며, 도 8은 도 7의 발광 소자의 측 단면도이다.
도 7 및 도 8을 참조하면, 발광 소자는 기판(10)의 제1영역(11) 상에 제1발광 구조물(50), 제2영역(13) 상에 제2발광 구조물(70), 제3영역(11A) 상에 제3발광 구조물(50A)을 포함할 수 있다. 상기 기판(10)의 제1영역(11)과 제3영역(11A)은 상기 제2영역(13)과의 두께 차이(T2)가 50㎛ 이상, 예컨대 80㎛ 내지 120㎛ 범위일 수 있다. 상기 기판(10)의 제1영역(11)과 제3영역(11A)은 동일한 두께(T1)를 가질 수 있다. 이에 따라 상기 제1발광 구조물(50)과 제3발광 구조물(50A)은 서로 동일한 제1광의 피크 파장을 발광하며, 상기 제2발광 구조물(70)은 제1광보다 단 파장인 제2광의 피크 파장을 발광할 수 있다. 상기 제3발광 구조물(50A)은 제1실시 예의 제1발광 구조물(50)을 참조하기로 한다. 상기 제1발광 구조물(50)과 제3발광 구조물(50A)은 청색 또는 녹색의 제1광을 발광하며, 상기 제2발광 구조물(70)은 자외선 또는 청색의 제2광을 발광할 수 있다.
상기 기판(10)의 제2영역(13)은 제1영역(11)과 제3영역(11A) 사이에 배치된다. 상기 제2영역(13)은 상기 제1영역(11)과 제3영역(11A)의 상면으로부터 함몰된 리세스(10B) 내에 배치될 수 있다. 상기 기판(10)의 제1영역(11)과 제3영역(11A)은 서로 마주보거나 상기 제2발광 구조물(70)의 광 축에 대해 서로 반대측 위치에 배치될 수 있다. 상기 제2영역(13)과 제1영역(11) 및 제2영역(11A) 사이의 측벽 영역(12,12A)은 경사진 면을 제공될 수 있다.
이러한 발광 소자는 제1광을 방출하는 복수의 발광 구조물(50,50A)와 제2광을 방출하는 발광 구조물(70)이 개수 비율이 N:1 (N≥2)로 배치될 수 있다. 따라서, 복수의 제1 및 제3발광 구조물(50,50A)에 의해 방출된 제1광의 광도는 개선될 수 있다.
도 9는 제3실시 예에 따른 발광 소자를 나타낸 도면이다.
도 9를 참조하면, 발광 소자는 기판(10)의 제1영역(11) 상에 제1발광 구조물(70A), 제2영역(13A) 상에 제2발광 구조물(70)을 포함한다. 상기 기판(10)의 리세스(10C)의 아래에는 제2영역(13A) 상에 제2발광 구조물(70)이 배치된다.
상기 기판(10)의 제1영역(11)은 상기 제2영역(13)과의 두께 차이(T4)가 30㎛ 이상, 예컨대 50㎛ 내지 80㎛ 범위일 수 있다. 상기 제1발광 구조물(70A)은 녹색에 인접한 청색의 제1광을 발광하며, 상기 제2발광 구조물(70)은 자외선에 인접한 청색의 제2광을 발광할 수 있다. 상기 제2발광 구조물(70)은 상기 제1발광 구조물(70A)보다 깊게 배치되므로, 제2발광 구조물(70)의 제2활성층(도 6의 73)의 우물층의 인듐 조성이 제1활성층(도 4의 53)의 우물층의 인듐 조성보다 작을 수 있다. 이에 따라 제2발광 구조물(70)의 제2광은 제1발광 구조물(70A)의 청색의 제1광에 비해 단 파장인 청색 광을 발광할 수 있다.
이러한 실시 예는 제1실시 예와 비교하여, 두 발광 구조물(70A,70)의 활성층(도 3-6의 53,73)의 우물층에서의 인듐 차이를 작게 하여, 서로 다른 청색 파장을 발광할 수 있도록 하였다. 다른 예로서, 상기 제1 및 제2발광 구조물(70A,70)은 서로 다른 피크 파장의 녹색 파장을 발광할 수도 있다.
도 10은 제4실시 예에 따른 발광 소자를 나타낸 도면이다.
도 10을 참조하면, 발광 소자는 기판(10)의 제1영역(11) 상에 제1발광 구조물(50), 제2영역(13) 상에 제2발광 구조물(70) 및 제3영역(14) 상에 제3발광 구조물(50C)이 배치된다. 상기 기판(10)의 제2영역(13)은 리세스(10D) 내에서 제1영역(11)의 제1두께(T1) 및 제3영역(14)의 제3두께(T5)보다 얇은 제2두께(T3)를 가질 수 있다.
상기 기판(10)의 제3영역(14)의 제3두께(T5)는 제2영역(13)의 제2두께(T3)보다 두껍고 제1영역(11)의 제1두께(T1)보다 얇을 수 있다. 상기 제1두께(T1)와 제2두께(T3)의 차이(T2)는 제2두께(T3)와 제3두께의 차이(T4)보다 크다. 상기 제3발광 구조물(50C)의 활성층(53C)의 우물층의 인듐 조성은 제1발광 구조물(50)의 활성층(53)의 우물층의 인듐 조성보다 작고 제2발광 구조물(70)의 활성층(73)의 우물층의 인듐 조성보다 클 수 있다. 이에 따라 제1발광 구조물(50)에서는 녹색의 제1광이 발생되면, 상기 제2발광 구조물(70)은 청색의 제2광이 발생되며, 상기 제3발광 구조물(50C)은 청색의 제3광이 발생될 수 있다. 상기 제2광은 상기 제3광보다 단 파장일 수 있다.
이러한 발광 소자는 청색 광을 방출하는 복수의 발광 구조물(70,50C)와 제1광을 방출하는 발광 구조물(50)이 개수 비율이 N:1 (N≥2)로 배치될 수 있다. 따라서, 복수의 제2 및 제3발광 구조물(50C,70)에 의해 방출된 제2광의 광도는 개선될 수 있다.
상기 발광 소자는 백색 광이 구현될 때, 청색의 제2 및 제3광과 녹색의 제1광에 의해 쿨 화이트를 개선시켜 줄 수 있다.
도 11 내지 도 16은 기판의 리세스 형상을 나타낸 도면이다.
도 11을 참조하면, 기판(10)의 리세스(10B) 내에는 제2발광 구조물(70)이 배치되며, 상기 리세스(10B)의 양측으로 제1 및 제3발광 구조물(50,50A)이 배치될 수 있다. 상기 기판(10)의 너비(B1)와 제1,2,3발광 구조물(50,70,50A)의 길이(B1)가 동일할 수 있다.
도 12 및 도 13을 참조하면, 기판(10)의 리세스(10B)는 다각형 형상 예컨대, 사각형 또는 육각형 형상일 수 있으며, 상기 리세스(10B) 내에 제2발광 구조물(70)이 배치되고 상기 리세스(10B)의 외측으로 제1발광 구조물(50)이 배치될 수 있다. 상기 제1발광 구조물(50)은 상기 제2발광 구조물(70)의 상부 둘레를 따라 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2발광 구조물(70)의 외 형상은 다각형 형상 예컨대 사각형 또는 육각형 형상일 수 있다.
도 14를 참조하면, 기판(10)의 리세스(10B)는 형상이 원 형상일 수 있으며, 상기 리세스(10B) 내에 제2발광 구조물(70)이 배치되고, 상기 기판(10) 상에는 상기 제2발광 구조물(70)의 상부 둘레에 제1발광 구조물(50)이 배치될 수 있다.
도 15를 참조하면, 기판(10)의 리세스(10B)는 형상이 원 형상일 수 있으며, 상기 리세스(10B) 내에 제2발광 구조물(70)이 다각형 형상으로 배치될 수 있다. 상기 기판(10) 상에는 상기 제2발광 구조물(70)의 상부 둘레에 제1발광 구조물(50)이 배치될 수 있다.
도 11 내지 도 15를 참조하면, 상기 기판(10) 상에 형성된 발광 구조물들의 외 형상은 유전체층(30)의 오픈 영역의 형상에 따라 달라질 수 있으며, 이에 대해 한정하지는 않는다.
도 16을 참조하면, 기판(10) 상에 제1 및 제3발광 구조물(50,50A)이 배치되고, 상기 기판(10)의 리세스(10B) 내에 제2발광 구조물(70)이 배치된다. 상기 리세스(10B) 및 제2발광 구조물(70)의 외 형상은 다각형 형상 예컨대, 동일한 육각형 형상일 수 있다.
이러한 리세스(10B)의 외 형상은 다각 형상이거나 원 형상 또는 타원 형상일 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 리세스(10B)의 둘레에 배치된 측벽 영역은 경사진 면이거나 수직한 면일 수 있으며, 이에 대해 한정하지는 않는다.
도 17내지 도 21은 실시 예에 따른 발광 소자의 제조 과정을 설명한 도면이다.
도 17을 참조하면, 기판(10)에 리세스(10A)를 형성한다. 상기 리세스(10A)는 상기 기판(10)의 상면으로부터 소정 깊이(예: T2)로 형성될 수 있다. 상기 리세스(10A)는 상기 기판(10)의 표면에 대해 마스킹한 후 상기 리세스(10A) 영역에 대해 습식 에칭 또는/및 건식 에칭을 수행하여, 소정 깊이로 형성할 수 있다.
도 18을 참조하면, 상기 기판(10)에 리세스(10A)가 형성되면, 상기 기판(10) 상에 유전체층(30)을 형성하고, 상기 유전체층(30)에 발광 구조물의 형성을 위한 오픈 영역(31,32,33)을 배치하게 된다. 상기 오픈 영역(31,32,33)은 기판(10)의 제1영역(11) 상에 배치된 제1오픈 영역(31), 리세스(10A) 아래의 제2영역(13) 상에 배치된 제2오픈 영역(32), 제3영역(11A) 상에 배치된 제3오픈 영역(33)을 포함할 수 있다.
도 19를 참조하면, 상기 기판(10) 상에 반도체층을 성장하게 된다. 상기 기판(10) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다.
상기 유전체층(30)의 제1 내지 제3오픈 영역(31,32,33)에는 버퍼층(61)이 형성되며, 상기 버퍼층(61) 상에 제1반도체층(62)이 형성될 수 있다. 상기 제1반도체층(62)은 상기 제1 내지 제3오픈 영역(31,32,33)을 벗어나 유전체층(30)의 상면으로 연장될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1영역(11) 및 제2영역(13) 상의 버퍼층(61)은 동일한 반도체를 갖고 동일한 두께로 형성될 수 있다. 상기 제1영역(11) 및 제2영역(13) 상의 제1반도체층(62)이 GaN, 또는 AlGaN 반도체층인 경우, 동일한 반도체를 갖고 동일한 두께로 형성될 수 있다.
도20과 같이, 상기 제1반도체층(62)이 성장되면, 활성층(63,63A)을 성장하게 된다. 이때 상기 활성층(63,63A)은 700도 내지 1000도 범위의 온도에서 성장하게 되는데, 상기 활성층(63,63A)의 우물층의 성장 시 질소, 또는/및 수소를 캐리어 가스 사용하고, 분위기 가스 NH3와 TMGa(TFGa), 및 TMln을 공급하여 성장하게 된다. 이때 상기 기판(10)의 제1영역(11)과 제2영역(13) 간의 두께 차이에 의한 온도 차이가 발생하게 되며, 예컨대 제2영역(13)의 온도가 제1영역(11)의 온도보다 더 높아질 수 있다. 상기 기판(10)의 제1영역(11)과 제2영역(13) 간의 온도 차이에 의해 상기 제2영역(13) 상에 성장된 제2활성층(63A)의 우물층과 상기 제1영역(11) 상에 성장된 제1활성층(63)의 우물층 간의 인듐 조성 차이가 발생될 수 있다.
여기서, 도 23과 같이 상기 기판의 리세스 깊이가 T2에 가까울수록 온도 차이(?T)는 점차 증가하게 되며, 이때의 인듐 조성(Gap: GIn)은 더 커지게 된다. 즉, 인듐 조성이 상기 리세스의 깊이가 깊어질수록 더 작아지게 된다. 여기서, 상기 온도 차이(?T)는 상기 리세스 깊이에 따라 상이하지만, 15도 이상 예컨대, 20도 내지 30도 범위일 수 있으며, 이에 대해 한정하지는 않는다.
따라서, 상기 제2우물층(63A)의 우물층의 인듐 조성은 상기 제1활성층(63)의 우물층의 인듐 조성보다 작아지게 된다. 이러한 제1 및 제2활성층(63,63A)이 성장되면, 상기 제1 및 제2활성층(63,63A)의 우물층 간의 인듐 조성 차이에 의해, 상기 제1 및 제2활성층(63,63A)에서는 상이한 피크 파장을 발광하게 된다. 즉, 제1활성층(63)은 녹색이나 장 파장의 청색의 제1광이 방출되며, 상기 제2활성층(63A)은 자외선 광이나 단 파장의 청색의 제2광이 방출될 수 있다.
이후, 도 21과 같이 상기 제1활성층(63)과 제2활성층(63A) 상에 전자 차단층(64) 및 제2반도체층(65)을 성장하게 된다. 상기 제1 및 제2활성층(63,63A) 상에 배치된 전자 차단층(64)이 AlN계 반도체층인 경우, 동일한 반도체 및 동일한 두께로 형성될 수 있다. 또한 상기 제2반도체층(65)이 GaN, 또는 AlGaN 반도체층인 경우 동일한 반도체이며 동일한 두께로 형성될 수 있다.
그리고, 상기 제2반도체층(65)이 성장되면, 메사 에칭을 통해 제1반도체층(62)을 노출시켜 제 1전극을 형성하고 상기 제2반도체층(65) 상에 전극층 및 제2전극 중 적어도 하나를 형성할 수 있다.
이후, 기판(10)을 단일 칩 크기(C1,C2)로 커팅하여 사용하게 되며, 이때 제1발광 구조물(60)과 제2발광 구조물(60A)이 1대1 개수를 갖는 크기이거나, 제1발광 구조물(60)과 제2발광 구조물(60A)의 개수가 2대 1인 크기로 커팅할 수 있다.
실시 예의 발광 소자는 하나의 기판(10) 즉, 성장 기판 상에 서로 다른 피크 파장 또는 서로 다른 컬러의 광을 방출하는 발광 구조물들(60,60A)이 소정의 간격을 갖고 배치됨으로써, 발광 소자의 광도를 개선시켜 줄 수 있고, 형광체의 종류를 줄여줄 수 있고, 추가적인 칩을 탑재하지 않아도 되는 효과가 있다.
<발광소자 패키지>
도 24는 실시 예에 따른 발광소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 24를 참조하면, 발광 소자 패키지는 캐비티(115)를 갖는 몸체(110), 상기 몸체(110) 상에 배치된 제1 내지 제3리드 프레임(121,123,125), 실시 예에 따른 발광 소자(100), 와이어들(91) 및 몰딩 부재(130)를 포함한다.
상기 몸체(110)는 전도성 또는 절연성의 재질을 포함할 수 있다. 상기 몸체(110)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 상기 몸체(110)는 폴리프탈아미드(PPA: Polyphthalamide), 또는 에폭시와 같은 수지 재질로 이루어질 수 있다.
상기 몸체(110)는 상부가 개방되고, 측면과 바닥으로 이루어진 캐비티(cavity)(115)를 갖는다. 상기 캐비티(115)는 상기 몸체(110)의 상면으로부터 오목한 컵(cup) 구조 또는 리세스(recess) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 내지 제3리드 프레임(121,123,125)는 상기 캐비티(115)의 바닥에서 서로 이격되며, 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다.
상기 발광 소자(100)는 상기 제1리드 프레임(121)의 위에 배치될 수 있으며, 예컨대 제1 내지 제3리드 프레임(121,123,125)과 와이어(91)를 통해 연결될 수 있다.
상기 발광 소자(100)는 복수의 발광 구조물(50,70)에 의해 서로 다른 피크 파장 예컨대 녹색/청색 광을 발광하거나, 자외선 광/녹색 광을 발광하거나, 자외선 광/청색 광을 발광하거나, 단파장의 청색/장파장의 청색 광을 발광할 수 있다.
상기 몸체(110)의 캐비티(115)에는 몰딩 부재(130)가 배치되며, 상기 몰딩 부재(130)는 실리콘 또는 에폭시와 같은 투광성 수지층을 포함하며, 단층 또는 다층으로 형성될 수 있다. 상기 몰딩 부재(130) 또는 상기 발광 소자(100) 상에는 방출되는 빛의 파장을 변화하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 발광 소자(100)에서 방출되는 광의 일부를 여기시켜 다른 파장의 광으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(130)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 몸체(110)의 상부에는 렌즈가 더 형성될 수 있으며, 상기 렌즈는 오목 또는/및 볼록 렌즈의 구조를 포함할 수 있으며, 발광 소자(100)가 방출하는 광의 배광(light distribution)을 조절할 수 있다.
상기 발광 소자 패키지 내에는 보호 소자가 배치될 수 있다. 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있다.
실시 예에 따른 발광 소자 또는 발광 소자 패키지는, 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 하나 또는 복수의 발광소자 또는 발광소자 패키지를 갖는 표시 장치와 같은 어셈블리일 수 있다. 실시 예에 개시된 발광 소자 또는/및 발광 소자 패키지는 조명 장치에 적용될 수 있으며, 상기 조명 장치는 실내등, 실외등, 가로등, 자동차 램프, 이동 또는 고정장치의 전조등 또는 후미등, 지시등와 같은 장치를 포함한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 기판
10A,10B,10C,10D: 리세스
30: 유전체층
50,50A,50B,50C,70: 발광 구조물
51,61,71: 버퍼층
52,62: 제1반도체층
53,63,73: 활성층
54,64,74: 전자 차단층
55,65: 제2반도체층
72: 제3반도체층
75: 제4반도체층
3,6: 우물층
4,7: 장벽층

Claims (6)

  1. 제1두께를 갖는 제1영역과, 상기 제1영역보다 얇은 제2두께를 갖는 제2영역을 갖는 기판;
    상기 제1영역 상에 배치되며, 제1반도체층, 제1광을 방출하는 제1활성층 및 제2반도체층을 포함하는 제1발광 구조물; 및
    상기 제2영역 상에 배치되며, 제3반도체층, 제2광을 방출하는 제2활성층 및 제4반도체층을 포함하는 제2발광 구조물을 포함하며,
    상기 제2광은 제1광보다 단 파장의 피크 파장이며,
    상기 제1반도체층과 상기 제3반도체층은 동일한 조성을 갖는 반도체를 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 기판 상에 상기 제1발광 구조물이 배치된 제1오픈 영역과, 상기 제2발광 구조물이 배치된 제2오픈 영역을 갖는 유전체층을 포함하며,
    상기 기판은 절연 기판을 포함하는 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제1활성층은 복수의 제1우물층 및 제1장벽층을 포함하며,
    상기 제2활성층은 복수의 제2우물층 및 제2장벽층을 포함하며,
    상기 제2우물층은 상기 제1우물층의 인듐 조성보다 낮은 인듐 조성을 갖고,
    상기 제1광 및 제2광은 서로 다른 피크 파장의 청색 광 또는 서로 다른 컬러의 광을 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 제2반도체층과 상기 제4반도체층은 동일한 조성을 갖는 반도체를 포함하며,
    상기 제1장벽층 및 제2장벽층은 동일한 조성의 반도체를 포함하는 발광 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 기판은 상기 제1영역보다 함몰된 리세스를 포함하며,
    상기 리세스 아래에는 상기 제2발광 구조물이 배치되는 발광 소자.
  6. 몸체;
    상기 몸체 상에 복수의 리드 전극; 및
    상기 복수의 리드 전극 중 적어도 하나의 위에 발광 소자;
    상기 발광 소자 상에 형광체가 첨가된 몰딩 부재를 포함하며,
    상기 발광 소자는 청구항 제1항 또는 제2항 중 어느 하나의 발광 소자를 포함하는 발광 소자 패키지.
KR1020150167089A 2015-11-27 2015-11-27 발광 소자 및 이를 구비한 발광 소자 패키지 KR102451107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150167089A KR102451107B1 (ko) 2015-11-27 2015-11-27 발광 소자 및 이를 구비한 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167089A KR102451107B1 (ko) 2015-11-27 2015-11-27 발광 소자 및 이를 구비한 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20170061916A true KR20170061916A (ko) 2017-06-07
KR102451107B1 KR102451107B1 (ko) 2022-10-05

Family

ID=59223581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167089A KR102451107B1 (ko) 2015-11-27 2015-11-27 발광 소자 및 이를 구비한 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102451107B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158958A (ja) * 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 発光装置
JP2011096740A (ja) * 2009-10-27 2011-05-12 Panasonic Electric Works Co Ltd 発光装置
KR20110057541A (ko) * 2009-11-24 2011-06-01 삼성엘이디 주식회사 질화물 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158958A (ja) * 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 発光装置
JP2011096740A (ja) * 2009-10-27 2011-05-12 Panasonic Electric Works Co Ltd 発光装置
KR20110057541A (ko) * 2009-11-24 2011-06-01 삼성엘이디 주식회사 질화물 반도체 발광소자

Also Published As

Publication number Publication date
KR102451107B1 (ko) 2022-10-05

Similar Documents

Publication Publication Date Title
US20190140137A1 (en) Light-emitting device, light-emitting device package, and light-emitting module
KR101778161B1 (ko) 발광소자
US10374124B2 (en) Light emitting device, method for manufacturing light emitting device and lighting system having same
US9911901B2 (en) Light emitting device having buffer layer with graded composition
KR102175345B1 (ko) 발광소자 및 조명시스템
US8829538B2 (en) Light emitting device package
KR20150010146A (ko) 발광소자 및 조명시스템
US10199540B2 (en) Light emitting diode, light emitting diode package including same, and lighting system including same
US10385266B2 (en) Phosphor composition, light emitting element package comprising same, and lighting system
US10546974B2 (en) Light-emitting device
US10510925B2 (en) Light-emitting device and lighting system comprising same
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102451107B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR102181404B1 (ko) 발광소자 및 조명시스템
KR102153125B1 (ko) 발광소자 및 조명시스템
KR102346649B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR20180051848A (ko) 반도체 소자
KR102392779B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR20170120878A (ko) 발광모듈 및 의료기기
KR102403958B1 (ko) 발광소자
KR102413435B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR102181398B1 (ko) 발광소자 및 조명시스템
KR102302321B1 (ko) 발광 소자

Legal Events

Date Code Title Description
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant