KR20170002618A - 반사성 기판 상의 가요성 회로 - Google Patents

반사성 기판 상의 가요성 회로 Download PDF

Info

Publication number
KR20170002618A
KR20170002618A KR1020167034575A KR20167034575A KR20170002618A KR 20170002618 A KR20170002618 A KR 20170002618A KR 1020167034575 A KR1020167034575 A KR 1020167034575A KR 20167034575 A KR20167034575 A KR 20167034575A KR 20170002618 A KR20170002618 A KR 20170002618A
Authority
KR
South Korea
Prior art keywords
electrically conductive
conductive metal
flexible circuit
circuit
film
Prior art date
Application number
KR1020167034575A
Other languages
English (en)
Inventor
마이클 에이 마이스
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20170002618A publication Critical patent/KR20170002618A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Led Device Packages (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 저온 솔더 페이스트를 사용하여 리플로우 온도를 견딜 수 있는 비전도성 다층 반사기 기판 상에, 반사성 기판의 뒤틀림을 일으키지 않고서, 전기 회로를 생성하기 위한 재료 및 방법을 기술한다. 본 재료 및 방법은 실리콘 폴리옥사미드 중합체 또는 공중합체를 기재로 한 신규한 반사성 미러 필름의 사용을 포함하는데, 이는 이러한 온도에서 반사 또는 다른 필름 특성에 대한 손상 없이 반사율을 유지할 수 있다.

Description

반사성 기판 상의 가요성 회로{FLEXIBLE CIRCUIT ON REFLECTIVE SUBSTRATE}
많은 조명 응용에서는, 고효율 광원을 생성하기 위하여 LED를 반사성 표면과 조합하는 것이 바람직하다. 장착된 LED를 갖는 전형적인 회로 기판은 백색 잉크, 에폭시, 또는 페인트와 같은 반사 재료로 코팅될 수 있지만, 이러한 표면은 전형적으로 단지 70% 내지 90% 범위의 반사율 값을 갖는다. 게다가, 이러한 유형의 표면은 일반적으로 확산 반사성이고, 산란 광은 실제로 일부 조명 시스템에서 효율을 감소시킬 수 있다. 금속과 같은 경면 반사성 표면은 반사된 광을 상보적인 방향(complimentary direction)으로 지향시키고 그럼으로써 효율을 증가시키는 것을 도울 수 있다. 그러나, 회로 기판의 표면에 반사성 금속 코팅을 적용하는 것은 금속이 회로 기판 전도체들을 단락(short out)시킬 수 있기 때문에 문제가 될 수 있다.
본 발명은 저온 솔더 페이스트를 사용하여 리플로우 온도를 견딜 수 있는 비전도성 다층 반사기 기판 상에, 반사성 기판의 뒤틀림을 일으키지 않고서, 전기 회로를 생성하기 위한 재료 및 방법을 기술한다. 본 재료 및 방법은 실리콘 폴리옥사미드 중합체 또는 공중합체를 기재로 한 신규한 반사성 미러 필름의 사용을 포함하는데, 이는 이러한 온도에서 반사 또는 다른 필름 특성에 대한 손상 없이 반사율을 유지할 수 있다. 일 태양에서, 본 발명은, 제1 중합체 재료와 제2 중합체 재료의 교번하는 층들을 가지며, 각각의 재료는 상이한 굴절률을 갖고, 제1 및 제2 중합체 재료 중 적어도 하나는 폴리다이오가노실록산 폴리옥사미드 블록 공중합체를 포함하는, 가시광 반사성 필름; 및 가시광 반사성 필름 상에 회로 패턴으로 배치된 전기 전도성 금속을 포함하는 가요성 회로를 제공한다.
다른 태양에서, 본 발명은 전기 전도성 금속을 필름의 주 표면 상에 침착하는 단계 - 필름은 제1 중합체 재료와 제2 중합체 재료의 교번하는 층들을 가지며, 각각의 재료는 상이한 굴절률을 갖고, 제1 및 제2 중합체 재료 중 적어도 하나는 폴리다이오가노실록산 폴리옥사미드 블록 공중합체를 포함함 -; 및 전기 전도성 금속을 패턴화하여 회로를 형성하는 단계를 포함하는 방법을 제공한다.
상기 개요는 본 발명의 각각의 개시된 실시 형태 또는 모든 구현 형태를 기술하고자 하는 것은 아니다. 이하의 도면 및 상세한 설명은 예시적인 실시 형태를 더욱 구체적으로 예시한다.
본 명세서 전체에 걸쳐, 첨부 도면을 참조하며, 첨부 도면에서 유사한 도면 부호는 유사한 요소를 지시한다.
도 1a는 반사성 기판 상의 가요성 회로의 사시도를 도시한다.
도 1b는 도 1a의 단면 A-A'을 통과하는 개략 단면도를 도시한다.
도면은 반드시 축척대로 작성된 것은 아니다. 도면에 사용된 유사한 도면 부호는 유사한 구성요소를 지칭한다. 그러나, 주어진 도면에서 구성요소를 지칭하기 위한 도면 부호의 사용은 동일한 도면 부호로 표기된 다른 도면의 그 구성요소를 제한하도록 의도되지 않는다는 것이 이해될 것이다.
본 발명은 저온 솔더 페이스트를 사용하여 리플로우 온도를 견딜 수 있는 비전도성 다층 반사기 기판 상에, 반사성 기판의 뒤틀림을 일으키지 않고서, 전기 회로를 생성하기 위한 재료 및 방법을 기술한다. 전자 회로는 중합체 필름, 플레이트, 및 복합 회로 기판과 같은 다양한 전기 비전도성 기판 상에 제조될 수 있다. 일부 응용의 경우, 고도로 반사성인 기재 상에 회로를 제조하는 것이 특히 바람직할 수 있다.
비금속 중합체 다층 간섭 미러, 예컨대 쓰리엠 향상된 경면 반사기(3M Enhanced Specular Reflector(ESR))가 전도체들을 단락시키지 않고서 전기 회로를 지지하는 표면으로서 사용될 수 있다. 그러나, ESR 필름은 전형적으로, ESR 필름을 손상시킬 수 있는 솔더 리플로우 온도를 피하기 위하여, 회로가 제조된 후에 적용된다. ESR 필름에 대한 손상은 약 130℃만큼이나 낮은 온도에서 일어날 수 있는데, 이러한 온도는 일반적으로 솔더 리플로우 온도보다 훨씬 더 낮은 온도이다. 게다가, 2차 작업으로서의 ESR 필름의 절단 및 적용은 회로 조립체에 상당한 비용을 추가시킬 수 있다.
하기 설명에서는, 본 명세서의 일부를 형성하고 예시로서 도시된 첨부 도면을 참조한다. 다른 실시 형태가 고려되고 본 발명의 범주 또는 사상으로부터 벗어나지 않고서 이루어질 수 있음이 이해되어야 한다. 따라서, 하기 상세한 설명은 제한적 의미로 취해져서는 안 된다.
본 명세서에 사용되는 모든 과학 및 기술 용어는 달리 명시되지 않는 한 당업계에서 통상적으로 사용되는 의미를 갖는다. 본 명세서에 제공된 정의는 본 명세서에 빈번하게 사용되는 소정 용어의 이해를 용이하게 하기 위한 것이며 본 발명의 범주를 제한하고자 하는 것은 아니다.
달리 지시되지 않는 한, 본 명세서 및 청구범위에 사용되는 특징부 크기, 양 및 물리적 특성을 표현하는 모든 수치는 모든 경우 용어 "약"에 의해 수식되는 것으로 이해되어야 한다. 따라서, 반대로 지시되지 않는 한, 이어지는 명세서 및 첨부된 청구 범위에 기술된 수치 파라미터는 본 명세서에 개시된 교시 내용을 이용하는 당업자가 얻고자 하는 원하는 특성에 따라 변할 수 있는 근사치이다.
본 명세서 및 첨부된 청구범위에 사용된 바와 같이, 단수 형태("a", "an" 및 "the")는, 그 내용이 명백히 달리 지시하지 않는 한, 복수의 지시 대상을 갖는 실시 형태를 포함한다. 본 명세서 및 첨부된 청구범위에 사용되는 바와 같이, 용어 "또는"은 일반적으로, 그 내용이 명백히 달리 지시하지 않는 한, 그의 의미에 있어서 "및/또는"을 포함하는 것으로 사용된다.
"하부", "상부", "바로 아래에", "아래에", "보다 위에", 및 "상부에"를 포함하지만 이로 한정되지 않는 공간적으로 관련된 용어는 본 명세서에 사용되는 경우, 구성요소(들)의 서로에 대한 공간적 관계를 기술하기 위한 용이한 설명을 위해 사용된다. 그러한 공간적으로 관련된 용어는 도면에 도시되고, 본 명세서에 기술된 특정 배향 이외에 사용 또는 작동 시 장치의 상이한 배향을 포함한다. 예를 들어, 도면에 도시된 물체가 반전되거나 뒤집히면, 다른 요소 아래에 또는 밑에 있는 것으로 이전에 기술된 부분이 그들 다른 요소 위에 있을 것이다.
본 명세서에 사용되는 바와 같이, 예를 들어 요소, 구성요소 또는 층이 다른 요소, 구성요소 또는 층과 "일치하는 계면"을 형성하는 것으로서, 또는 "그 상에" 있거나, "그에 연결"되거나, "그와 결합"되거나, "그와 접촉"하는 것으로서 기재될 때, 그것이, 예를 들어 그 특정 요소, 구성요소 또는 층 상에 직접 있거나, 그에 직접 연결되거나, 그와 직접 결합되거나, 그와 직접 접촉할 수 있거나, 또는 개재 요소, 구성요소 또는 층이 그 특정 요소, 구성요소 또는 층 상에 있거나, 그에 연결되거나, 그와 결합되거나, 그와 접촉할 수 있다. 예를 들어, 요소, 구성요소 또는 층이 "직접 다른 요소 상에" 있거나, "그에 직접 연결"되거나, "그와 직접 결합"되거나, "그와 직접 접촉"하는 것으로 지칭될 때, 예를 들어 개재되는 요소, 구성요소 또는 층이 존재하지 않는다.
본 명세서에 사용되는 바와 같이, "갖는다", "갖는", "함유하다", "함유하는", "포함하다", "포함하는" 등은 그의 개방형 의미로 사용되며, 일반적으로 "을 포함하지만 이로 한정되지 않음"을 의미한다. 용어 "로 이루어진" 및 "로 본질적으로 이루어진"은 용어 "포함하는" 등에 포함됨이 이해될 것이다.
본 발명은 다수의 저온 솔더 페이스트에 대해 대략 135℃일 수 있는 리플로우 온도를 견딜 수 있는 재료를 사용하여 신규한 다층 광학 필름을 제조함으로써 비금속 중합체 다층 간섭 미러 필름(즉, 가시광 반사성 필름) 상에 직접 가요성 전자 회로를 제조하는 기법을 제공한다. 대표적인 솔더 페이스트 예에는, 미국 오하이오주 웨스트레이크 소재의 노드슨 이에프디 코포레이션(Nordson EFD Corporation)에 의해 공급되고, 또한 미국 뉴욕주 우티카 소재의 인듐 코포레이션 오브 아메리카(Indium Corporation of America)로부터 입수가능한 바와 같은, 비스무트 및 주석의 대략 58/42 비의 합금이 포함되는데, 이는 138℃의 리플로우 온도를 갖는다. 일부 경우에, 신규한 다층 광학 필름은 150℃ 이하의 리플로우 온도를 견딜 수 있는데, 이에는, 예를 들어 52/48 비의 Sn/In(리플로우 131℃); 58/42 비의 Sn/In(리플로우 145℃); 99.3/0.7 비의 In/Ga(리플로우 150℃); 95/5 비의 In/Bi(리플로우 150℃); 57/42/1 비의 Bi/Sn/Ag(리플로우 140℃); 및 97/3 비의 In/Ag(리플로우 143℃); 및 미국 뉴욕주 우티카 소재의 인듐 코포레이션 오브 아메리카로부터 입수가능한 기타와 같은 몇몇 무연 솔더 페이스트가 포함될 수 있다.
일 특정 실시 형태에서, 본 기법은 실리콘 폴리옥사미드 중합체 또는 공중합체를 기재로 한 신규한 반사성 미러 필름의 사용을 포함하는데, 이는 이러한 온도에서, 반사성 기판 상에의 가요성 회로 생성에 필요한 조건, 반사 또는 다른 필름 특성에 대한 손상 없이 반사율을 유지할 수 있다. 실리콘 폴리옥사미드 중합체 또는 공중합체는, 예를 들어 발명의 명칭이 폴리다이오가노실록산 폴리옥사미드 공중합체(POLYDIORGANOSILOXANE POLYOXAMIDE COPOLYMERS)인 미국 특허 제7,501,184호; 발명의 명칭이 열가소성 실리콘 블록 공중합체를 포함하는 다층 필름(MULTILAYER FILMS INCLUDING THERMOPLASTIC SILICONE BLOCK COPOLYMERS)인 미국 특허 제7,820,297호; 및 발명의 명칭이 열가소성 실리콘 블록 공중합체를 포함하는 필름(FILMS INCLUDING THERMOPLASTIC SILICONE BLOCK COPOLYMERS)인 미국 특허 제8,067,094호에 기재된 것들과 같은 필름을 포함한다.
전자기기 산업에서, 반사성 표면을 갖는 LED 회로는 핸드헬드 및 모바일 디바이스로부터 랩톱, 모니터, TV 및 조명기구에 이르기까지 매우 다양한 LCD 디스플레이 응용에서 효율적인 광 엔진(light engine)으로서의 역할을 할 수 있다. 광 엔진을 더 효율적이게 함으로써, 제조업자는 시스템 효율을 증가시키고, 비용을 감소시키고, 휘도를 개선할 수 있다. 일반 조명을 위한 조명 시스템에서, 전자 회로와 반사기를 조합함으로써 부품수(part count)를 감소시킬 수 있고 또한 효율을 개선할 수 있다. 반사성 기판 상의 가요성 회로의 추가적인 응용은, 예를 들어 태양 에너지 및 다른 센서 응용을 포함할 수 있는데, 본 발명은 단일 필름으로 반사 기능 및 전기적 기능 둘 모두를 제공할 수 있는 시트를 가능하게 하기 때문이다.
도 1a는 본 발명의 일 태양에 따른 반사성 기판 상의 가요성 회로(100)의 사시도를 도시한다. 반사성 기판 상의 가요성 회로(100)는 제1 주 표면(112) 및 반대측의 제2 주 표면(114)을 갖는 중합체 다층 간섭 반사기(110)를 포함한다. 전기 전도성 금속(120)이 제1 주 표면(112) 상에 회로 패턴(본 명세서에서는, 전기 전도성 금속(120)에서의 불연속부(break)로 나타냄)으로 배치된다. 예를 들어 LED(135)를 포함하는 전기 구성요소(130)가 솔더 조인트(solder joint)(140)를 사용하여 전기 전도성 금속(120)에 전기 접속된다. 반사성 기판(100) 내의 국소적으로 가열된 영역(115)은 솔더 조인트(140)에서의 접속부의 솔더링으로부터 발생되고, 일부 경우에는, 예를 들어 리플로우 솔더링 공정 동안 중합체 다층 간섭 반사기(110) 전체를 통해 연장될 수 있다.
도 1b는 본 발명의 일 태양에 따른, 도 1a의 단면 A-A'을 통과하는 개략 단면도를 도시한다. 도 1b에서, 단면은 중합체 다층 간섭 반사기(110)의 제1 주 표면(112) 상에 직접 침착된 회로 패턴의 전기 전도성 금속(120)을 보여준다. 일부 경우에, 본 명세서의 어딘가 다른 곳에 기재된 바와 같이, 전기 전도성 금속(120)의 접착을 돕기 위하여 타이 층(tie layer)(도시되지 않음)이 중합체 간섭 반사기(110)의 제1 주 표면(112) 상에 침착될 수 있다. 일부 경우에는, 본 명세서의 어딘가 다른 곳에 기재된 바와 같이, 전기 전도성 금속(120)과 중합체 간섭 반사기(110) 이들 둘을 함께 접착하기 위하여 전기 전도성 금속(120)과 중합체 간섭 반사기(110)의 제1 주 표면(112) 사이에 접착제 층(도시되지 않음)이 배치될 수 있다.
국소적으로 가열된 영역(115)은 일반적으로 중합체 다층 간섭 반사기(110)의 두께를 통해 연장되어, 중합체 다층 간섭 반사기(110)를 포함하는 수십 내지 수백개의 교번하는 중합체 층들의 뒤틀림을 가져올 수 있으며, 이는 반사율, 특히 경면 반사율의 감소를 초래할 수 있다. 본 발명은, 고려되는 솔더 리플로우 온도에 있어서, 성능 열화가 일어나지 않도록 하는, 중합체 다층 간섭 반사기(110)를 형성하는 내열성 재료에 관한 것이다.
반사성 기판 상에 가요성 회로를 제조하기 위한 공정 단계들은 이른바 "접착제 부착(adhesively attached) 플렉스 회로" 및/또는 "무접착제 플렉스 회로"를 제조하는 데 사용되는 것으로 당업계에 알려진 단계를 포함한다. 일부 경우에, 예를 들어, 접착제 부착 플렉스 회로는, 당업자에게 알려진 바와 같이, 집합적으로 패턴화되고 반사성 기판의 주 표면에 접착제로 부착될 수 있는 접착제 배킹을 갖는 전도성 금속 트레이스를 포함할 수 있다.
일부 경우에, 접착제 부착 플렉스 회로 및 무접착제 플렉스 회로 둘 모두는, 예를 들어 스퍼터링, 증착, 플라즈마 침착, 또는 e-빔 증발을 포함한 다양한 기법들 중 하나를 사용함으로써 반사성 기판 상에 침착된 선택적인 전도성 접착-촉진 "타이" 층을 포함할 수 있다. 일부 경우에, "타이" 층은, 당업자에게 알려진 바와 같이, 반사성 기판의 외부 표면에 잘 접착되는 용이하게 침착되는 금속, 예컨대 크롬, 니켈-크롬, 및 기타를 포함할 수 있다. 일 특정 실시 형태에서, "타이" 층은 약 5 nm 내지 약 30 nm, 또는 약 5 nm 내지 약 20 nm, 또는 약 10 nm 내지 약 15 nm 범위의 두께로 침착될 수 있다.
일부 경우에, 무접착제 플렉스 회로가 바람직할 수 있고, 금속 "시드(seed)" 층을 포함할 수 있는데, 이는 이어서 선택적으로 임의의 유사한 기법에 의해 "타이" 층 상에 침착될 수 있으며; 이러한 "시드" 층은 전형적으로 가요성 회로의 전도체들을 도금하기 위한 전도성 베이스로서 사용될 수 있고, 가요성 회로와 동일한 금속 또는 상이한 금속일 수 있다. 일 특정 실시 형태에서, "시드" 층은 약 50 nm 내지 약 500 nm, 또는 약 50 nm 내지 약 200 nm, 또는 약 100 nm 내지 약 150 nm 범위의 두께로 침착될 수 있다. 일부 경우에, 시드 층은 15 nm만큼이나 작은 두께로 침착될 수 있고, 여전히 허용가능한 도금을 가져온다. 일부 경우에, 가요성 회로의 전기 전도성 금속 및/또는 "시드" 층은 구리, 은, 알루미늄, 주석, 금, 또는 이들의 합금 또는 조합을 포함할 수 있다. 일부 경우에, 전기 전도성 금속은 적어도 두 가지 금속, 예를 들어 은 및 구리의 라미네이트를 포함할 수 있다.
전기 전도성 금속은 임의의 알려진 기법에 의해, 예를 들어 전기도금 또는 무전해 도금을 사용함으로써 접착 촉진 "타이" 층 및/또는 "시드" 층 상에 적어도 하나의 금속을 도금함으로써 침착될 수 있다. 일 특정 실시 형태에서, 전기 전도성 금속은 약 2 마이크로미터 내지 약 50 마이크로미터, 또는 약 2 마이크로미터 내지 약 25 마이크로미터, 또는 약 10 마이크로미터 내지 약 20 마이크로미터 범위의 두께로 침착될 수 있다.
이어서, 전기 전도성 금속은, 일반적으로 사용되는 패턴화 기법들 중 임의의 기법, 예컨대 포토레지스트를 적용하는 단계, 포토레지스트를 패턴화하는 단계, 전기 전도성 금속을 에칭하는 단계, 및 포토레지스트를 제거하는 단계를 포함하는 기법에 의해 회로를 형성하도록 패턴화될 수 있다. 이어서, 적어도 하나의 전자 구성요소가 반사성 기판 상의 전기 전도성 금속 회로에 솔더링될 수 있다.
실시예
비교예
쓰리엠 컴퍼니(3M Company)로부터 입수가능한 ESR 필름 중합체 반사기 상에 전자 회로를 생성하기 위한 여러 시도가 이루어졌다. 공정 단계들은, 이른바 "무접착제 플렉스 회로", 예를 들어 금속 필름의 접착제 라미네이션에 의하는 것 대신에 중합체 기판 상에 금속을 도금함으로써 생성된 중합체 기판 상의 구리를 제조하는 데 사용된 것들과 유사하였다. 이 공정에서의 첫 번째 단계는, 당업자에게 알려진 바와 같이, 기판 중합체에 접합될 금속 및 공정을 사용하여 전도성 "타이" 층을 ESR 필름 상에 스퍼터 코팅하는 것이었다. 대략 10 nm의 크롬을 표면 상에 스퍼터 코팅하고, 이어서 구리를 약 100 nm 두께로 스퍼터링하고, 마지막으로 구리로 약 12 내지 20 마이크로미터 두께로 도금함으로써 전도성 ESR 미러 필름을 제조하였다. 이어서, 생성된 "광학 플렉스"를 종래의 회로 패턴 공정을 사용하여 패턴화 및 에칭하였다. 생성된 회로는 그의 미러 표면을 유지하였는데, 이는 패턴화된 전도성 트레이스를 지지한다.
이어서, 이들 ESR 기판 회로를 솔더링성(solder-ability)에 대해 시험하였으며, 63/37 비의 주석/납 솔더를 사용하여 대략 550℉(288℃)로 설정된 솔더 인두(solder iron)로 핸드 솔더링이 가능함을 알아내었다. 그러나, 더 높은 온도의 무연 솔더, 예컨대 96.5/3/0.5 비의 주석/은/구리 솔더에 대한 시험은 더 어려웠는데, 솔더링이 단지, 파인 포인트 솔더링 인두를 사용하고 단지 인두의 선단이 구리 도금과 접촉될 때에만 가능하였기 때문이다. ESR 필름 기판과의 임의의 접촉은 즉각적인 구멍 또는 결함을 가져왔다.
리플로우 공정에서 저온 주석/비스무트 솔더 페이스트를 사용하는 시험은 미러 표면이 심하게 주름지게 하여 반사 특성을 감소시켰다. 이 공정을 변형시키기 위한 여러 시도가 이루어졌지만, ESR 필름은 138℃인 솔더 페이스트의 리플로우 온도보다 약 10℃ 더 낮은 온도에서 주름이 생겼다. 사용된 솔더 페이스트는, (미국 오하이오주 웨스트레이크 소재의 노드슨 이에프디 코포레이션으로부터 입수가능한) 리플로우 온도가 138℃인, 58/42 비를 갖는 비스무트 및 주석의 합금(Bi/Sn) 솔더 페이스트 조성물이었다.
실시예 1
미국 특허 제7,820,297호에 기재된 절차에 따라 제조된, 고굴절률 재료 및 스킨으로서의 폴리에틸렌 테레프탈레이트(PET)와, 저굴절률 재료로서의 폴리다이오가노실록산 폴리옥사미드 열가소성 실리콘 탄성중합체의 275개의 교번하는 층들을 갖는 실리콘 폴리옥사미드계 미러를 가시광 반사성 필름으로서 사용하였다. 약 5 nm 크롬의 "타이" 층을 실리콘 폴리옥사미드계 미러 상에 침착하고, 이어서 약 250 nm 구리의 "시드" 층을 "타이" 층 상에 침착하였으며, 이들 둘 모두는 E-빔 증발 공급원과 함께 배치 코팅기(batch coater)를 사용하여 행하였다. 이어서, 구리를 전기도금 공정을 사용하여 대략 18 내지 20 마이크로미터 구리 두께로 도금하였다. LED 회로를 구리 표면 및 필름 상에 패턴화하였다. 회로는 대략 230 mm 길이였고, 대략 1 mm 폭이고 대략 10 mm 이격된 2개의 전력 버스들을 갖고 있어서 버스들 사이에서 이어지는 LED 회로를 접속시켰다. 필름을 염화제2철 배스(bath) 중에서 에칭하여 패턴화되지 않은 구리를 제거하고, 이어서 과망간산칼륨 및 수산화칼륨의 혼합물 중에서 에칭하여 크롬 층을 제거하고, LED의 부착에 적합한 반사성 기판 상의 가요성 회로를 생성하였다.
이어서, 반사성 기판 상의 가요성 회로를 쓰리엠 컴퍼니로부터 입수가능한 TC 2810 열전도성 에폭시를 사용하여 알루미늄 시트에 라미네이팅하였다. (미국 오하이오주 웨스트레이크 소재의 노드슨 이에프디 코포레이션으로부터 입수가능한) 리플로우 온도가 138℃인, 58/42 비를 갖는 Bi/Sn 솔더 페이스트 조성물을 회로의 구성요소 패드 상에 침착하였다. LED 회로에 6개의 오스람 오슬론 LED(Osram Oslon LED)를 직렬로 구성하였다. 이들 LED를 페이스트 내에 배치하고 150℃의 온도로 가열하였다. 회로를 냉각시키고 시험하였으며, 이들 LED는 전력공급되고 조명될 수 있었다. 미러 필름의 표면은 손상되지 않은 것으로 나타났으며 여전히 경면 반사율을 보여주었다.
하기는 본 발명의 실시 형태의 목록이다.
항목 1은 제1 중합체 재료와 제2 중합체 재료의 교번하는 층들을 가지며, 각각의 재료는 상이한 굴절률을 갖고, 제1 및 제2 중합체 재료 중 적어도 하나는 폴리다이오가노실록산 폴리옥사미드 블록 공중합체를 포함하는, 가시광 반사성 필름; 및 가시광 반사성 필름 상에 회로 패턴으로 배치된 전기 전도성 금속을 포함하는 가요성 회로이다.
항목 2는 제1 중합체 재료와 제2 중합체 재료 사이의 굴절률의 차이가 약 0.05 초과인, 항목 1의 가요성 회로이다.
항목 3은 제1 및 제2 중합체 재료 각각이 실리콘 폴리옥사미드 블록 공중합체를 포함하는, 항목 1 또는 항목 2의 가요성 회로이다.
항목 4는 제1 및 제2 중합체 재료 중 적어도 하나가 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), PET/실리콘 폴리옥사미드 블록 공중합체, PEN/실리콘 폴리옥사미드 블록 공중합체, PMMA/실리콘 폴리옥사미드 블록 공중합체 또는 이들의 조합을 포함하는, 항목 1 내지 항목 3의 가요성 회로이다.
항목 5는 전기 전도성 금속이 구리, 은, 알루미늄, 주석, 금, 또는 이들의 합금 또는 조합을 포함하는, 항목 1 내지 항목 4의 가요성 회로이다.
항목 6은 전기 전도성 금속이 적어도 두 가지 금속의 라미네이트를 포함하는, 항목 1 내지 항목 5의 가요성 회로이다.
항목 7은 적어도 두 가지 금속의 라미네이트가 은 및 구리를 포함하는, 항목 6의 가요성 회로이다.
항목 8은 가시광 반사성 필름이 전기 비전도성인, 항목 1 내지 항목 7의 가요성 회로이다.
항목 9는 전기 전도성 금속에 솔더링된 적어도 하나의 전자 구성요소를 추가로 포함하는, 항목 1 내지 항목 8의 가요성 회로이다.
항목 10은 적어도 하나의 전자 구성요소가 발광 다이오드(LED)를 포함하는, 항목 9의 가요성 회로이다.
항목 11은 솔더가 융점이 약 150C 이하인 저온 솔더인, 항목 9 또는 항목 10의 가요성 회로이다.
항목 12는 솔더가 융점이 약 138C 이하인 저온 솔더인, 항목 9 내지 항목 11의 가요성 회로이다.
항목 13은 솔더가 주석 및 비스무트의 혼합물을 포함하는, 항목 9 내지 항목 12의 가요성 회로이다.
항목 14는 솔더링된 전자 구성요소를 둘러싸는 가시광 반사성 필름이 가시적으로 뒤틀리지 않은, 항목 9 내지 항목 13의 가요성 회로이다.
항목 15는 가시광 반사성 필름과 전기 전도성 금속 사이에 배치된 접착 촉진 타이 층을 추가로 포함하는, 항목 1 내지 항목 14의 가요성 회로이다.
항목 16은 접착 촉진 타이 층이 크롬을 포함하는, 제15항의 가요성 회로이다.
항목 17은 가시광 반사성 필름과 전기 전도성 금속 사이에 배치된 접착제를 추가로 포함하는, 항목 1 내지 항목 16의 가요성 회로이다.
항목 18은 전기 전도성 금속을 필름의 주 표면 상에 침착하는 단계 - 필름은 제1 중합체 재료와 제2 중합체 재료의 교번하는 층들을 포함하며, 각각의 재료는 상이한 굴절률을 갖고, 제1 및 제2 중합체 재료 중 적어도 하나는 폴리다이오가노실록산 폴리옥사미드 블록 공중합체를 포함함 -; 및 전기 전도성 금속을 패턴화하여 회로를 형성하는 단계를 포함하는 방법이다.
항목 19는 전기 전도성 금속을 침착하기 전에 접착 촉진 타이 층을 필름의 주 표면 상에 침착하는 단계를 추가로 포함하는, 항목 18의 방법이다.
항목 20은 접착 촉진 타이 층을 침착하는 단계가 스퍼터링, 증착, 플라즈마 침착, 또는 e-빔 증발을 포함하는, 항목 19의 방법이다.
항목 21은 전기 전도성 금속이, 전기 전도성 금속을 필름의 주 표면에 접착하는 접착제 층을 포함하는, 항목 18의 방법이다.
항목 22는 전기 전도성 금속을 침착하는 단계가 적어도 하나의 금속을 접착 촉진 타이 층 상에 도금하는 단계를 포함하는, 항목 18 내지 항목 21의 방법이다.
항목 23은 도금하는 단계가 전기도금을 포함하는, 항목 22의 방법이다.
항목 24는 전기 전도성 금속을 패턴화하는 단계가 포토레지스트를 적용하는 단계, 포토레지스트를 패턴화하는 단계, 전기 전도성 금속을 에칭하는 단계, 및 포토레지스트를 제거하는 단계를 포함하는, 항목 18 내지 항목 23의 방법이다.
항목 25는 적어도 하나의 전기 구성요소를 회로에 솔더링하는 단계를 추가로 포함하는, 항목 18 내지 항목 24의 방법이다.
달리 지시되지 않는 한, 본 명세서 및 청구범위에 사용되는 특징부 크기, 양 및 물리적 특성을 표현하는 모든 숫자는 용어 "약"에 의해 수식되는 것으로 이해되어야 한다. 따라서, 반대로 지시되지 않는 한, 전술한 명세서 및 첨부된 청구 범위에 기술된 수치 파라미터는 본 명세서에 개시된 교시 내용을 이용하는 당업자가 얻고자 하는 원하는 특성에 따라 변할 수 있는 근사치이다.
본 명세서에 인용된 모든 참고문헌 및 간행물은, 그것들이 본 발명과 직접적으로 모순될 수 있는 경우를 제외하고는, 명백히 본 발명에 전체적으로 본 명세서에 참고로 포함된다. 특정 실시 형태가 본 명세서에 예시 및 기술되어 있지만, 당업자는 본 발명의 범주로부터 벗어나지 않고서 다양한 대안 및/또는 등가의 구현 형태가 도시 및 기술된 특정 실시 형태를 대신할 수 있다는 것을 이해할 것이다. 본 출원은 본 명세서에 논의된 특정 실시 형태의 임의의 개조 또는 변형을 포함하도록 의도된다. 따라서, 본 발명은 청구범위 및 그것의 등가물에 의해서만 제한되는 것으로 의도된다.

Claims (25)

  1. 제1 중합체 재료와 제2 중합체 재료의 교번하는 층들을 가지며, 각각의 재료는 상이한 굴절률을 갖고, 제1 및 제2 중합체 재료 중 적어도 하나는 폴리다이오가노실록산 폴리옥사미드 블록 공중합체를 포함하는, 가시광 반사성 필름; 및
    가시광 반사성 필름 상에 회로 패턴으로 배치된 전기 전도성 금속을 포함하는 가요성 회로.
  2. 제1항에 있어서, 제1 중합체 재료와 제2 중합체 재료 사이의 굴절률의 차이가 약 0.05 초과인 가요성 회로.
  3. 제1항에 있어서, 제1 및 제2 중합체 재료 각각이 실리콘 폴리옥사미드 블록 공중합체를 포함하는 가요성 회로.
  4. 제1항에 있어서, 제1 및 제2 중합체 재료 중 적어도 하나는 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), PET/실리콘 폴리옥사미드 블록 공중합체, PEN/실리콘 폴리옥사미드 블록 공중합체, PMMA/실리콘 폴리옥사미드 블록 공중합체 또는 이들의 조합을 포함하는 가요성 회로.
  5. 제1항에 있어서, 전기 전도성 금속은 구리, 은, 알루미늄, 주석, 금, 또는 이들의 합금 또는 조합을 포함하는 가요성 회로.
  6. 제1항에 있어서, 전기 전도성 금속은 적어도 두 가지 금속의 라미네이트를 포함하는 가요성 회로.
  7. 제6항에 있어서, 적어도 두 가지 금속의 라미네이트는 은 및 구리를 포함하는 가요성 회로.
  8. 제1항에 있어서, 가시광 반사성 필름은 전기 비전도성인 가요성 회로.
  9. 제1항에 있어서, 전기 전도성 금속에 솔더링된 적어도 하나의 전자 구성요소를 추가로 포함하는 가요성 회로.
  10. 제9항에 있어서, 적어도 하나의 전자 구성요소는 발광 다이오드(LED)를 포함하는 가요성 회로.
  11. 제9항에 있어서, 솔더는 융점이 약 150C 이하인 저온 솔더인 가요성 회로.
  12. 제9항에 있어서, 솔더는 융점이 약 138C 이하인 저온 솔더인 가요성 회로.
  13. 제12항에 있어서, 솔더는 주석 및 비스무트의 혼합물을 포함하는 가요성 회로.
  14. 제9항에 있어서, 솔더링된 전자 구성요소를 둘러싸는 가시광 반사성 필름은 가시적으로 뒤틀리지 않은 가요성 회로.
  15. 제1항에 있어서, 가시광 반사성 필름과 전기 전도성 금속 사이에 배치된 접착 촉진 타이 층을 추가로 포함하는 가요성 회로.
  16. 제15항에 있어서, 접착 촉진 타이 층은 크롬을 포함하는 가요성 회로.
  17. 제1항에 있어서, 가시광 반사성 필름과 전기 전도성 금속 사이에 배치된 접착제를 추가로 포함하는 가요성 회로.
  18. 전기 전도성 금속을 필름의 주 표면 상에 침착하는 단계 - 필름은
    제1 중합체 재료와 제2 중합체 재료의 교번하는 층들을 포함하며, 각각의 재료는 상이한 굴절률을 갖고, 제1 및 제2 중합체 재료 중 적어도 하나는 폴리다이오가노실록산 폴리옥사미드 블록 공중합체를 포함함 -; 및
    전기 전도성 금속을 패턴화하여 회로를 형성하는 단계를 포함하는 방법.
  19. 제18항에 있어서, 전기 전도성 금속을 침착하기 전에 접착 촉진 타이 층을 필름의 주 표면 상에 침착하는 단계를 추가로 포함하는 방법.
  20. 제19항에 있어서, 접착 촉진 타이 층을 침착하는 단계는 스퍼터링, 증착, 플라즈마 침착, 또는 e-빔 증발을 포함하는 방법.
  21. 제18항에 있어서, 전기 전도성 금속은, 전기 전도성 금속을 필름의 주 표면에 접착하는 접착제 층을 포함하는 방법.
  22. 제18항에 있어서, 전기 전도성 금속을 침착하는 단계는 적어도 하나의 금속을 도금하는 단계를 포함하는 방법.
  23. 제22항에 있어서, 도금하는 단계는 전기도금을 포함하는 방법.
  24. 제18항에 있어서, 전기 전도성 금속을 패턴화하는 단계는 포토레지스트를 적용하는 단계, 포토레지스트를 패턴화하는 단계, 전기 전도성 금속을 에칭하는 단계, 및 포토레지스트를 제거하는 단계를 포함하는 방법.
  25. 제18항에 있어서, 적어도 하나의 전기 구성요소를 회로에 솔더링하는 단계를 추가로 포함하는 방법.
KR1020167034575A 2014-05-15 2015-04-02 반사성 기판 상의 가요성 회로 KR20170002618A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461993390P 2014-05-15 2014-05-15
US61/993,390 2014-05-15
PCT/US2015/024052 WO2015175108A1 (en) 2014-05-15 2015-04-02 Flexible circuit on reflective substrate

Publications (1)

Publication Number Publication Date
KR20170002618A true KR20170002618A (ko) 2017-01-06

Family

ID=54480399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167034575A KR20170002618A (ko) 2014-05-15 2015-04-02 반사성 기판 상의 가요성 회로

Country Status (8)

Country Link
US (1) US20170077357A1 (ko)
EP (1) EP3143647A4 (ko)
JP (1) JP2017518636A (ko)
KR (1) KR20170002618A (ko)
CN (1) CN106463594A (ko)
SG (1) SG11201609088VA (ko)
TW (1) TW201607383A (ko)
WO (1) WO2015175108A1 (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116235A1 (en) * 2003-12-02 2005-06-02 Schultz John C. Illumination assembly
KR20130064140A (ko) * 2005-03-12 2013-06-17 쓰리엠 이노베이티브 프로퍼티즈 컴파니 조명 장치 및 이를 제조하는 방법
EP2860213B1 (en) * 2005-12-23 2016-09-07 3M Innovative Properties Company Multilayer films including thermoplastic silicone block copolymers
US8067094B2 (en) * 2005-12-23 2011-11-29 3M Innovative Properties Company Films including thermoplastic silicone block copolymers
US8581393B2 (en) * 2006-09-21 2013-11-12 3M Innovative Properties Company Thermally conductive LED assembly
US7700967B2 (en) * 2007-05-25 2010-04-20 Philips Lumileds Lighting Company Llc Illumination device with a wavelength converting element held by a support structure having an aperture
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
CN102712140B (zh) * 2010-01-13 2015-06-03 3M创新有限公司 具有微结构化低折射率纳米空隙层的光学膜及其方法
EP2551929A4 (en) * 2010-03-23 2013-08-14 Asahi Rubber Inc SILICONE RESIN REFLECTIVE SUBSTRATE, METHOD OF MANUFACTURING SAME, AND BASE MATERIAL COMPOSITION USED IN REFLECTIVE SUBSTRATE
JP5684511B2 (ja) * 2010-08-11 2015-03-11 三菱樹脂株式会社 金属箔積層体、led搭載用基板及び光源装置
KR20130141559A (ko) * 2010-11-03 2013-12-26 쓰리엠 이노베이티브 프로퍼티즈 컴파니 열 관리를 위한 가요성 led 디바이스 및 제조 방법
CN103283047B (zh) * 2010-12-29 2017-06-16 3M创新有限公司 用于远程荧光粉led装置的荧光粉反射器组件
US9981450B2 (en) * 2012-01-13 2018-05-29 Jx Nippon Mining & Metals Corporation Copper foil composite, formed product and method of producing the same
US9099626B2 (en) * 2012-04-02 2015-08-04 Jds Uniphase Corporation Broadband dielectric reflectors for LED
EP2855144B1 (de) * 2012-06-01 2017-06-21 Covestro Deutschland AG Mehrschichtaufbau als reflektor
US20140191263A1 (en) * 2013-01-07 2014-07-10 Sabic Innovative Plastics Ip B.V. Compositions for an led reflector and articles thereof
DE102013104840A1 (de) * 2013-05-10 2014-11-13 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen

Also Published As

Publication number Publication date
CN106463594A (zh) 2017-02-22
JP2017518636A (ja) 2017-07-06
EP3143647A1 (en) 2017-03-22
TW201607383A (zh) 2016-02-16
US20170077357A1 (en) 2017-03-16
EP3143647A4 (en) 2017-09-27
SG11201609088VA (en) 2016-11-29
WO2015175108A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
TWI554149B (zh) 用於發光二極體之安裝及互連之可彎曲電路結構
US9648755B2 (en) Method for manufacturing a non-planar printed circuit board assembly
US10522521B2 (en) Illumination assembly, method of manufacturing the illumination assembly, and backlight module including the illumination assembly
JP2014003260A (ja) プリント配線板、プリント配線板集合体、プリント配線板の製造方法及び照明装置。
JP2009231584A (ja) Led基板の製造方法およびled基板
US11469357B2 (en) Reflective composite material, in particular for surface-mounted devices (SMD), and light-emitting device with a composite material of this type
US10143082B2 (en) Reflection sheet and method of manufacturing the same
CN203072249U (zh) 用于安装led灯的铝基板
EP2475232A1 (en) Lighting device and method for forming the same
KR20170002618A (ko) 반사성 기판 상의 가요성 회로
US11735684B2 (en) Method for manufacturing a light-emitting device
KR101012919B1 (ko) 접착제가 없는 연성금속 적층판 및 그 제조방법
KR100618352B1 (ko) Led 패키지 및 이를 구비한 led 어레이 모듈
US11134564B1 (en) Transparent PCB and method for manufacturing the same
CN205141012U (zh) 一种用于led灯丝的透明陶瓷基线路板
CN110662343A (zh) 高反射背光电路板结构及其制作方法
CN218975470U (zh) 一种高反射率的local dimming基板
JP2017174806A (ja) Ledエッジライト用のフレキシブル基板
CN205141010U (zh) 一种用于led灯丝的蓝宝石基线路板
CN115762352A (zh) 一种低成本led显示屏及其制作方法
TWM505061U (zh) 發光式封裝結構
JP2016054210A (ja) 配線基板および実装基板
JP2016072476A (ja) 配線基板およびその製造方法、実装基板およびその製造方法、並びに実装基板を備えた照明装置
CN105355756A (zh) 一种用于led灯丝的透明陶瓷基线路板