KR20160141035A - 반도체 발광소자 제조방법 - Google Patents

반도체 발광소자 제조방법 Download PDF

Info

Publication number
KR20160141035A
KR20160141035A KR1020150073728A KR20150073728A KR20160141035A KR 20160141035 A KR20160141035 A KR 20160141035A KR 1020150073728 A KR1020150073728 A KR 1020150073728A KR 20150073728 A KR20150073728 A KR 20150073728A KR 20160141035 A KR20160141035 A KR 20160141035A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
insulating layer
electrodes
Prior art date
Application number
KR1020150073728A
Other languages
English (en)
Other versions
KR102323250B1 (ko
Inventor
윤주헌
김연지
김용석
김태강
김태훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150073728A priority Critical patent/KR102323250B1/ko
Priority to US15/056,124 priority patent/US9466765B1/en
Publication of KR20160141035A publication Critical patent/KR20160141035A/ko
Application granted granted Critical
Publication of KR102323250B1 publication Critical patent/KR102323250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

본 발명은 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 구비하는 발광 구조물을 적층하는 단계; 상기 제1 및 제2 도전형 반도체층에 각각 제1 전극 및 제2 전극을 형성하는 단계; 상기 제1 및 제2 전극을 덮으며, 상기 제1 및 제2 전극을 각각 부분적으로 노출시키는 제1 및 제2 개구를 갖는 절연층을 형성하는 단계; 및 상기 절연층 및 상기 제1 및 제2 개구를 통해 노출된 제1 및 제2 전극의 표면을 플라즈마 처리하여, 상기 절연층의 표면에 요철을 형성하고, 상기 제1 및 제2 전극의 표면에 산소 결핍층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법을 제공한다.

Description

반도체 발광소자 제조방법{FABRICATION METHOD OF SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자 제조방법에 관한 것이다.
발광 다이오드와 같은 반도체 발광소자는, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광 다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광 다이오드를 이용한 휴대폰 키패드, 턴 시그널 램프, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광 다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으며 그 용도가 점차 넓어지고 있다.
이에 따라, 반도체 발광소자의 대량생산을 위하여 제조비용 감소시키고 제조시간을 단축시키기 위한 방법이 요청되고 있다.
이에, 당 기술분야에서는 반도체 발광소자의 제조비용을 감소시키고, 제조시간을 단축하기 위한 방안이 요구되고 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시예로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
본 발명의 일 실시예의 일 측면은 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 구비하는 발광 구조물을 적층하는 단계; 상기 제1 및 제2 도전형 반도체층에 각각 제1 전극 및 제2 전극을 형성하는 단계; 상기 제1 및 제2 전극을 덮으며, 상기 제1 및 제2 전극을 각각 부분적으로 노출시키는 제1 및 제2 개구를 갖는 절연층을 형성하는 단계; 및 상기 절연층 및 상기 제1 및 제2 개구를 통해 노출된 제1 및 제2 전극의 표면을 플라즈마 처리하여, 상기 절연층의 표면에 요철을 형성하고, 상기 제1 및 제2 전극의 표면에 산소 결핍층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법을 제공한다.
상기 플라즈마 처리는 Ar 플라즈마 처리 또는 H2 플라즈마 처리일 수 있다.
상기 절연층 표면은 적어도 5Å 이상의 제곱근 평균(RMS) 거칠기를 가질 수 있다.
상기 절연층의 적어도 일 영역과 상기 산소 결핍층을 덮는 전극 패드를 형성하는 단계를 더 포함할 수 있다.
복수의 금속층을 적층하여 상기 전극 패드를 형성할 수 있다.
상기 전극 패드는 Al 또는 Ag 및 그 합금 중 하나 이상을 포함한 물질로 형성된 금속층을 포함할 수 있다.
상기 전극 패드의 적어도 일 영역은 상기 산소 결핍층과 접촉할 수 있다.
상기 Al 또는 Ag 및 그 합금 중 하나 이상을 포함한 물질로 형성된 금속층은 상기 산소 결핍층과 접촉할 수 있다.
본 발명의 일 실시예의 다른 측면은 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 구비하는 발광 구조물을 적층하는 단계; 상기 제1 및 제2 도전형 반도체층에 각각 제1 전극 및 제2 전극을 형성하는 단계; 상기 제1 및 제2 전극을 덮으며, 상기 제1 및 제2 전극을 각각 부분적으로 노출시키는 제1 및 제2 개구를 갖는 절연층을 형성하는 단계; 및 상기 절연층의 표면 및 상기 제1 및 제2 개구를 통해 노출된 제1 및 제2 전극의 표면을 단일공정에서 플라즈마 처리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법을 제공한다.
건식 식각 공정을 이용하여 상기 제1 및 제2 개구를 형성할 수 있다.
본 발명의 일 실시예에 따르면, 전극 패드를 증착하기 위한 접착층을 생략할 수 있으며, 구동전압이 감소된 반도체 발광소자가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 평면도이다.
도 2는 도 1의 반도체 발광소자를 A-A'를 따라 절개한 측단면도이다.
도 3은 도 2의 B부분의 확대도이다.
도 4는 도 2의 C부분의 확대도이다.
도 5a 내지 도 11b는 도 1의 반도체 발광소자의 제조공정을 나타내는 주요 단계별 도면들이다.
도 12는 도 2의 솔더 패드의 변형예이다.
도 13은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타내는 단면도이다.
도 14 및 도 15는 본 발명의 일 실시예에 따른 반도체 발광소자를 조명장치에 적용한 예를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
이하에서 설명하는 발광다이오드 패키지는 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 반도체 발광소자(1)에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 평면도이고, 도 2는 도 1의 반도체 발광소자를 A-A'를 따라 절개한 측단면도이다. 도 3은 도 2의 B부분의 확대도이며, 도 4는 도 2의 C부분의 확대도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 의한 반도체 발광소자(1)는 발광다이오드 칩(10) 및, 제1 및 제2 절연층(190, 200)을 포함하여 구성될 수 있다.
발광다이오드 칩(10)은 발광 구조물(100) 및 제1 및 제2 전극(140, 150)을 포함하여 구성될 수 있으며, 제1 및 제2 전극(140, 150)이 배치된 제1 면과 상기 제1 면의 반대에 위치한 제2 면을 가질 수 있다.
발광 구조물(100)은 복수의 반도체층이 적층된 구조를 가지며, 기판(101) 상에 순차적으로 적층된 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함할 수 있다.
기판(101)은 x 방향 및 y 방향으로 연장되는 상면을 가질 수 있다. 기판(101)은 반도체 성장용 기판으로 제공될 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 질화물 반도체 성장용 기판으로 널리 이용되는 사파이어는, 전기 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
그리고, 도면에서 도시하는 것과 같이, 기판(101)의 상면, 즉, 반도체층들이 성장하는 면에는 다수의 요철 구조(102)가 형성될 수 있으며, 이러한 요철 구조(102)에 의하여 반도체층들의 결정성과 광 방출 효율 등이 향상될 수 있다. 본 실시예에서는 상기 요철 구조(102)가 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 요철 구조(102)는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 요철 구조(102)는 선택적으로 형성 및 구비될 수 있으며, 실시예에 따라서 생략될 수도 있다.
한편, 이러한 기판(101)은 실시예에 따라서 추후 제거될 수도 있다. 즉, 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 기판(101)의 분리는 레이저 리프트 오프(Laser Lift Off, LLO), 케미컬 리프트 오프(Chemical Lift Off, CLO) 등의 방식을 통해 반도체층들과 분리될 수 있다.
도면에는 도시되지 않았으나, 기판(101)의 상면에는 버퍼층이 더 구비될 수 있다. 버퍼층은 기판(101) 상에 성장되는 반도체층의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 버퍼층은, 예를 들어, 사파이어로 이루어진 기판(101)과 기판(101) 상면에 적층되는 GaN으로 이루어진 제1 도전형 반도체층(110) 사이의 격자상수 차이를 완화하여, GaN층의 결정성을 증대시킬 수 있다. 버퍼층은 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500℃ 내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다. 여기서, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미하며, 반도체층에 본래 존재하던 수준의 불순물 농도, 예컨대, 질화갈륨 반도체를 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD)를 이용하여 성장시킬 경우, 도펀트로 사용되는 Si 등이 의도하지 않더라도 약 1014~ 1018/㎤의 수준으로 포함될 수 있다. 다만, 이러한 버퍼층은 본 실시예에서 필수적인 요소는 아니며 실시예에 따라 생략될 수도 있다.
상기 기판(101) 상에 적층되는 제1 도전형 반도체층(110)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다. 그리고, 제2 도전형 반도체층(130)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다. 다만, 실시예에 따라서 제1 및 제2 도전형 반도체층(110, 130)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층(110, 130)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
제1 및 제2 도전형 반도체층(110, 130) 사이에 배치되는 활성층(120)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다. 활성층(120)은 제1 및 제2 도전형 반도체층(110, 130)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(110, 130)이 GaN계 화합물 반도체인 경우, 활성층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(120)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
상기 발광 구조물(100)은, 상기 제2 도전형 반도체층(130), 상기 활성층(120) 및 상기 제1 도전형 반도체층(110)의 일부가 식각된 식각 영역(E)과, 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 포함할 수 있다.
상기 식각 영역(E)은 상부에서 바라보았을 때 사각 형태를 갖는 상기 발광 구조물(100)의 일측면에서 이와 대향하는 타측면을 향해 소정 두께 및 길이로 절개된 틈새 구조를 가질 수 있다. 그리고, 상기 발광 구조물(100)의 사각 형태의 영역 안쪽에서 복수개가 서로 평행하게 배열되어 구비될 수 있다. 따라서, 상기 복수의 식각 영역(E)은 상기 메사 영역(M)에 의해 둘러싸이는 구조로 구비될 수 있다.
상기 식각 영역(E)으로 노출되는 상기 제1 도전형 반도체층(110)의 상부면에는 제1 전극(140)이 배치되어 상기 제1 도전형 반도체층(110)과 접속되고, 상기 복수의 메사 영역(M)의 상부면에는 제2 전극(150)이 배치되어 상기 제2 도전형 반도체층(130)과 접속될 수 있다. 상기 제1 및 제2 전극(140, 150)은 상기 발광 구조물(100)이 위치한 상기 발광다이오드 칩(10)의 제1 면에 배치될 수 있다. 따라서, 상기 제1 및 제2 전극(140, 150)은 발광다이오드 칩(10)의 동일한 면에 배치되어, 상기 발광다이오드 칩(10)이 패키지 본체에 플립 칩(flip-chip) 방식으로 실장되도록 할 수 있다. 상기 제1 및 제2 전극(140, 150)은 Au, Al 및 Ag 등과 같은 전기 전도도가 높은 물질을 포함할 수 있으며, 다층 구조를 이룰 수도 있다.
상기 제1 전극(140)은, 도 1에 도시된 것과 같이 복수의 패드부(141) 및 이보다 폭이 좁은 형태로 상기 복수의 패드부(141)로부터 각각 연장되는 복수의 핑거부(142)를 포함하며, 상기 식각 영역(E)을 따라 연장될 수 있다. 그리고, 상기 제1 전극(140)은 복수개가 상기 제1 도전형 반도체층(110) 상에 전체적으로 균일하게 분포될 수 있도록 간격을 두고 배열될 수 있다. 따라서, 상기 복수의 제1 전극(140)을 통해 상기 제1 도전형 반도체층(110)으로 주입되는 전류는 상기 제1 도전형 반도체층(110) 전체에 걸쳐 균일하게 주입될 수 있다.
상기 복수의 패드부(141)는 서로 이격되어 배치될 수 있으며, 상기 복수의 핑거부(142)는 각각 상기 복수의 패드부(141)를 연결할 수 있다. 상기 복수의 핑거부(142)는 서로 상이한 크기의 폭을 가질 수 있다. 예를 들어, 본 실시예에서와 같이 제1 전극(140)이 3개의 핑거부(142)를 가지는 경우, 어느 하나의 핑거부(142)의 폭이 상대적으로 다른 핑거부(142)의 폭 보다 클 수 있다. 이러한 어느 하나의 핑거부(142)의 폭은 상기 제1 전극(140)을 통해 주입되는 전류의 저항을 고려하여 폭의 크기를 조절할 수 있다.
도 3에 도시된 바와 같이, 상기 패드부(141) 중 제1 메탈층(310)과 접하는 영역(W2)에는 산소 결핍층(141a)이 배치된다. 상기 산소 결핍층(141a)은 상기 패드부(141)의 표면에 플라즈마(plasma)를 이용한 표면처리를 수행하여 형성될 수 있다. 플라즈마 처리는 Ar 플라즈마 처리 또는 H2 플라즈마 처리가 이용될 수 있다. 플라즈마 처리는 반복하여 수행될 수 있다. 복수회의 플라즈마 처리가 수행되는 경우에는 O2 플라즈마 처리 공정이 포함될 수 있으나, 최종 플라즈마 처리 공정은 Ar 플라즈마 처리 또는 H2 플라즈마 처리가 수행되는 것이 바람직하다. 상기 산소 결핍층(141a)은 플라즈마 처리에 의해 산소가 제거되어 산소 결핍(oxide-deplated)된 영역이 형성된 것으로, 순방향 전압(Voltage Forward, Vf)을 감소시켜 반도체 발광소자의 구동전압을 낮출 수 있는 효과가 있다.
이에 대하여 구체적으로 설명한다. 일반적으로, 발광 구조물에 배치된 제1 및 제2 전극 상에는 절연층이 배치되며, 상기 제1 및 제2 전극을 노출시키기 위해 유도 결합 플라즈마 반응 이온 식각 (ICP-RIE)과 같은 건식 식각에 의해 절연층에 개구를 형성한다. 이 과정을 통해, 노출되는 제1 및 제2 전극의 표면이 산화물로 오염되어, 반사도가 하락하고 순방향 전압이 높아지는 문제가 있었다. 본 실시예는 플라즈마 처리를 통해, 노출된 제1 및 제2 전극의 표면의 오염을 제거하고 산소 결핍층을 형성함으로써, 낮은 콘택 저항을 유지하여 순방향 전압을 감소시킬 수 있는 효과가 있다. 이를 통해, 반도체 발광소자의 휘도가 상승하고 구동전압이 낮아지는 효과가 있다. 이러한 플라즈마 처리는 후술할 제2 절연층(200)에 요철(200a)을 형성하는 플라즈마 공정과 단일공정에서 수행될 수 있다. 따라서, 별개의 공정을 통해 산소 결핍층(141a)과 요철(200a)을 형성하는 경우에 비해, 공정 적용에 소요되는 시간이 감소될 수 있다.
도 3에 도시된 바와 같이, 상기 제2 전극(150)은 반사 메탈층(151)을 포함할 수 있다. 그리고, 상기 반사 메탈층(151)을 덮는 피복 메탈층(152)을 더 포함할 수 있다. 다만, 이러한 피복 메탈층(152)은 선택적으로 구비될 수 있으며, 실시예에 따라서 생략될 수도 있다. 도 2에 도시된 바와 같이, 상기 제2 전극(150)은 상기 메사 영역(M)의 상부면을 정의하는 상기 제2 도전형 반도체층(130)의 상면을 덮는 형태로 구비될 수 있다.
도 4에 도시된 바와 같이, 제2 전극(150)도 앞서 설명한 제1 전극(140)과 동일하게 그 표면 중 일 영역(W4)에 산소 결핍층(152a)이 배치된다. 상기 산소 결핍층(152a)은 피복 메탈층(152)에 형성될 수 있으며, 피복 메탈층(152)이 구비되지 않은 경우에는 반사 메탈층(151)에 형성될 수도 있다. 제2 전극(150)의 산소 결핍층(152a)도 앞서 설명한 제1 전극(140)의 산소 결핍층(141a)와 동일한 효과가 있으며, 구체적인 설명은 생략한다.
한편, 도 2에 도시된 바와 같이, 상기 식각 영역(E)으로 노출되는 상기 활성층(120)을 덮도록 상기 메사 영역(M)의 측면을 포함하는 발광 구조물(100) 상에는 절연 물질로 이루어지는 제1 절연층(190)이 구비될 수 있다. 예를 들어, 상기 제1 절연층(190)은 SiO2, SiOxNy, TiO2, Al2O3, ZrO2 등의 물질을 포함하는 절연성 물질로 이루어질 수 있다. 또한, 상기 제1 절연층(190)은 상기 제1 및 제2 전극(140, 150)을 노출시키는 형태로 구비될 수 있다. 다만, 상기 제1 절연층(190)은 선택적으로 구비되는 것으로, 실시예에 따라서 생략될 수도 있다.
제2 절연층(200)은 상기 발광 구조물(100)을 전체적으로 덮는 구조로 상기 발광 구조물(100) 상에 구비될 수 있다. 상기 제2 절연층(200)은 기본적으로 절연 특성을 지닌 재료로 이루어질 수 있으며, 무기질 또는 유기질 물질을 사용하여 형성될 수 있다. 예를 들어, 상기 제2 절연층(200)은 에폭시계 절연 수지로 형성될 수 있다. 또한, 상기 제2 절연층(200)은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiOxNy, TiO2, Al2O3, ZrO2 등으로 이루어질 수 있다.
상기 제2 절연층(200)은 상기 제1 전극(140)과 제2 전극(150) 상에 각각 배치되는 복수의 개구(210a, 210b)를 구비할 수 있다. 구체적으로, 상기 복수의 개구(210a, 210b)는 각각 상기 제1 전극(140)과 제2 전극(150)에 대응되는 위치에 구비되는 제1 개구(210a)와 제2 개구(210b)를 포함할 수 있다. 상기 제1 개구(210a)와 제2 개구(210b)는 각각 제1 전극(140)과 제2 전극(150)을 부분적으로 노출시킬 수 있다.
특히, 상기 복수의 개구(210) 중 상기 제1 전극(140) 상에 배치되는 제1 개구(210a)는 상기 제1 전극(140)의 패드부(141)만을 외부로 노출시킬 수 있다. 따라서, 상기 제1 개구(210a)는 상기 제1 전극(140) 상에서는 상기 패드부(141)와 대응하는 위치에 배치될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 상기 제2 절연층(200)의 표면 중 적어도 일 영역(도 3의 W1, 도 4의 W3)에는 요철(200a)이 형성될 수 있다. 상기 요철(200a)은 상기 제2 절연층(200)에 플라즈마(plasma)를 이용한 표면처리를 수행하여 형성될 수 있다. 플라즈마 처리는 Ar 플라즈마 처리 또는 H2 플라즈마 처리가 이용될 수 있다. 플라즈마 처리는 반복하여 수행될 수 있다. 복수회의 플라즈마 처리가 수행되는 경우에는 O2 플라즈마 처리 공정이 포함될 수 있으나, 최종 플라즈마 처리 공정은 Ar 플라즈마 처리 또는 H2 플라즈마 처리가 수행되는 것이 바람직하다. 상기 요철(200a)은 적어도 5Å 이상의 제곱근 평균(RMS) 거칠기를 가지도록 형성될 수 있다. 상기 요철(200a)이 5Å 이하의 제곱근 평균(RMS) 거칠기를 가질 경우, 제2 절연층(200)의 표면적이 증가되는 효과가 미미하여 전극 패드(300)의 부착력이 향상되는 효과를 기대하기 어렵다. 상기 요철(200a)은, 상기 절연층(200)의 표면에 상기 절연층(200)의 적어도 일부를 가리는 마스크층을 배치한 후, 플라즈마 처리를 수행하여 형성될 수도 있다. 이와 같이, 마스크층을 추가적으로 배치하면, 플라즈마 처리만 수행한 경우에 비해 표면 거칠기가 더욱 높은 요철을 형성할 수 있다.
이와 같은 요철(200a)은 제2 절연층(200)과 후술할 전극 패드(300)가 접하는 계면의 면적을 증가시켜 상기 전극 패드(300)의 부착력을 향상시킬 수 있다. 또한 전극 패드(300)의 부착력이 향상됨에 따라, 전극 패드(300)를 증착할 때에 별도의 접착층이 필요 없으므로, 접착층에 빛이 흡수되는 문제점이 근본적으로 해소될 수 있다. 따라서, 반도체 발광소자의 휘도가 개선되는 효과를 기대할 수 있다.
이와 같이, 제2 절연층(200)에 요철(200a)을 형성하는 공정은 제1 및 제2 전극(140, 150)에 산소 결핍층(141a, 152a)를 형성하는 플라즈마 공정과 단일공정에서 수행될 수 있다. 따라서, 별개의 공정을 통해 산소 결핍층(141a)과 요철(200a)을 각각 형성하는 경우에 비해, 공정 적용에 소요되는 시간이 감소될 수 있다.
도 2에 도시된 바와 같이, 전극 패드(300)는 상기 제2 절연층(200) 상에 구비되며, 상기 복수의 개구(210a, 210b)를 통해 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130)과 각각 전기적으로 접속될 수 있다.
상기 전극 패드(300)는 상기 발광 구조물(100)의 상부면을 전체적으로 덮는 상기 제2 절연층(200)에 의해 상기 제1 및 제2 도전형 반도체층(110, 130)과 절연될 수 있다. 그리고, 상기 복수의 개구(210a, 210b)를 통해 부분적으로 노출되는 상기 제1 전극(140) 및 제2 전극(150)과 연결되어 상기 제1 및 제2 도전형 반도체층(110, 130)과 전기적으로 접속될 수 있다.
상기 전극 패드(300)와 상기 제1 및 제2 도전형 반도체층(110, 130)의 전기적 연결은 상기 제2 절연층(200)에 구비되는 상기 복수의 개구(210a, 210b)에 의해 다양하게 조절될 수 있다. 예를 들어, 상기 복수의 개구(210a, 210b)의 개수 및 배치 위치에 따라서 상기 전극 패드(300)와 상기 제1 및 제2 도전형 반도체층(110, 130)과의 전기적 연결은 다양하게 변경될 수 있다.
도 1에 도시된 바와 같이, 상기 전극 패드(300)는 제1 메탈층(310) 및 제2 메탈층(320)을 포함하여 적어도 한 쌍으로 구비될 수 있다. 즉, 상기 제1 메탈층(310)은 상기 제1 전극(140)을 통해 상기 제1 도전형 반도체층(110)과 전기적으로 접속하고, 상기 제2 메탈층(320)은 상기 제2 전극(150)을 통해 제2 도전형 반도체층(130)과 전기적으로 접속할 수 있다. 이 경우, 상기 제1 전극(140)을 노출시키는 개구(210a)는 상기 제1 메탈층(310)과 중첩되는 위치에 배치되고, 상기 제2 전극(150)을 노출시키는 개구(210b)는 상기 제2 메탈층(320)과 중첩되는 위치에 배치될 필요가 있다. 그리고, 상기 제1 및 제2 메탈층(310, 320)은 서로 분리되어 전기적으로 절연될 수 있다.
상기 전극 패드(300)는, 예를 들어, Au, Al, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있으며, 다층 구조를 이룰 수도 있다. 특히, 최근에는 광반사율을 향상시키기 위해 Al 또는 Ag와 같은 물질이 많이 사용되고 있다. 그러나, 이러한 물질은 열악한 부착성으로 인해 산화물을 포함하는 절연층 상에 증착될 경우에 박리 현상이 발생하여 쉽게 분리되는 문제점이 있었다. 이와 같이 박리 현상이 발생하면 전극 패드(300)가 절연층과 분리되어, 반도체 발광소자가 동작하지 못하게 되므로, 반도체 발광소자의 신뢰성이 낮아지는 문제가 있었다. 따라서, 이러한 문제를 해소하기 위해, 절연층 상에 Cr과 같은 물질로 이루어진 접착층을 증착한 후, 전극 패드를 형성하였으나, 이러한 접착층은 광반사율을 감소시켜 반도체 발광소자의 휘도를 감소시키는 요인으로 작용하였다. 본 실시예는 제2 절연층(200) 상에 요철(200a)를 형성함으로써, 제2 절연층(200)과 전극 패드(300)가 접하는 계면의 면적을 증가시켜 상기 전극 패드(300)의 부착력을 향상시킬 수 있다. 따라서, 별도의 접착층이 필요 없으므로, 접착층에 빛이 흡수되는 문제점이 근본적으로 해소될 수 있다. 따라서, 반도체 발광소자의 휘도가 개선되는 효과를 기대할 수 있다.
한편, 상기 제1 전극(140) 중 상기 제2 메탈층(320)이 상부에 위치하여 상기 제2 메탈층(320)과 중첩되는 위치에 배치되는 제1 전극(140)의 경우 상기 제2 메탈층(320)과 전기적으로 접속되는 것을 차단할 필요가 있다. 이를 위해 상기 제2 절연층(200)은 상기 제1 전극(140)의 패드부(141)를 노출시키는 개구(210a)를 상기 제2 메탈층(320)이 상부에 위치하는 부분에 구비하지 않을 수 있다.
구체적으로, 도 1에서 도시하는 바와 같이 제1 전극(140)이 4개의 패드부(141)와 3개의 핑거부(142)를 포함하여 이루어지는 경우, 패드부(141)를 노출시키는 개구(210a)는 제1 메탈층(310)과 중첩되는 위치에 배치되는 3개의 패드부(141) 상에만 구비되고 제2 메탈층(320)과 중첩되는 위치에 배치되는 나머지 패드부(141) 상에는 구비되지 않는다. 따라서, 제1 메탈층(310)의 하부에 위치하는 제1 전극(140)의 패드부(141)는 상기 개구(210a)를 통해 상기 제1 메탈층(310)과 접속하지만, 제2 메탈층(320)의 하부에 위치하는 패드부(141) 상에는 상기 개구(210a)가 구비되지 않아 상기 패드부(141)와 제2 메탈층(320)은 서로 전기적으로 절연될 수 있다. 결국, 제1 전극(140)과 제2 전극(150)을 각각 부분적으로 노출시키는 복수의 개구(210a, 210b)의 배열 구조를 통해서 제1 메탈층(310)은 제1 전극(140)과 접속하고, 제2 메탈층(320)은 제2 전극(150)과 접속할 수 있다.
도 2에 도시된 바와 같이, 패시베이션층(400)은 상기 전극 패드(300) 상에 구비되며, 상기 전극 패드(300)를 전체적으로 덮어 보호한다. 그리고, 상기 패시베이션층(400)은 상기 전극 패드(300)를 부분적으로 노출시키는 본딩 영역(410)을 구비할 수 있다.
상기 본딩 영역(410)은 상기 제1 메탈층(310) 및 제2 메탈층(320)을 각각 부분적으로 노출시킬 수 있도록 복수개로 구비될 수 있다. 이 경우, 상기 복수의 본딩 영역(410) 중 일부는 상기 제2 절연층(200)의 복수의 개구(210a, 210b) 중 일부와 서로 중첩되지 않는 구조로 배치될 수 있다. 예를 들어, 상기 복수의 본딩 영역(410) 중 상기 제2 메탈층(320)을 부분적으로 노출시키는 본딩 영역(410)은 상기 복수의 개구(210) 중 상기 제2 전극(150)을 부분적으로 노출시키는 개구(210b)와 서로 중첩되지 않을 수 있다. 즉, 수직 방향으로 상기 개구(210b)의 상부에는 상기 본딩 영역(410)이 위치하지 않는다. 그리고, 상기 제1 메탈층(310)을 부분 노출시키는 본딩 영역(410)은 상기 제1 전극(140)을 부분 노출시키는 개구(210a)와 부분적으로 중첩될 수 있다.
본 실시예에서는 상기 본딩 영역(410)이 4개로 구비되며 대칭 구조를 이루며 배치되는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 상기 본딩 영역(410)의 개수 및 배치 형태는 다양하게 변형될 수 있다.
상기 패시베이션층(400)은 상기 제2 절연층(200)과 동일한 재질로 이루어질 수 있다.
한편, 상기 패시베이션층(400)은 상기 본딩 영역(410)과 마찬가지로 상기 제1 및 제2 메탈층(310, 320)을 부분 노출시키는 오픈 영역(430)을 더 구비할 수 있다. 이러한 오픈 영역(430)은 반도체 발광소자를 장착하기 전에 작동 여부를 확인할 수 있도록 프로브 핀(미도시)과 접속하는 영역으로 제공될 수 있다.
솔더 패드(500)는 상기 본딩 영역(410) 내에 각각 배치될 수 있다. 상기 솔더 패드(500)는 제1 솔더 패드(510) 및 제2 솔더 패드(520)를 포함할 수 있으며, 상기 본딩 영역(410)을 통해 부분적으로 노출되는 상기 제1 및 제2 메탈층(310, 320)과 각각 연결될 수 있다. 그리고, 상기 제1 솔더 패드(510) 및 제2 솔더 패드(520)는 상기 제1 및 제2 메탈층(310, 320)을 통해 상기 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)과 각각 전기적으로 접속할 수 있다. 이러한 솔더 패드(500)는 Ni, Au, Cu 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다.
상기 제1 솔더 패드(510) 및 제2 솔더 패드(520)는, 예를 들어, UBM(Under Bump Metallurgy) 층일 수 있다. 그리고, 각각 단일 또는 복수개로 구비될 수 있다. 본 실시예에서는 제1 솔더 패드(510)와 제2 솔더 패드(520)가 각각 2개로 구비되는 것으로 예시하고 있으나 이에 한정하는 것은 아니다. 상기 제1 솔더 패드(510)와 제2 솔더 패드(520)의 개수와 배치 구조는 상기 본딩 영역(410)에 따라 조절될 수 있다.
도 2에 도시된 바와 같이, 제1 및 제2 솔더 패드(510, 520)에는 솔더 범프(S)가 배치되어, 후속 공정에서 패키지 기판에 발광다이오드 칩(10)을 실장하는데 사용될 수 있다. 이러한 솔더 범프(S)는 상기 발광다이오드 칩(10)을 패키지 기판에 플립 칩(flip-chip) 방식으로 실장하기 위한 도전성 접착물로서 Sn 솔더가 사용될 수 있으며, 이러한 Sn 솔더에는 Ag 및 Cu와 같은 물질이 미량 함유될 수 있다. 상기 솔더 패드(500)에 솔더 범프(S)를 배치하면, 도 3에 도시된 바와 같이, 솔더 패드(500)와 솔더 범프(S)의 물질이 서로 반응하여, 솔더 패드(500)에 솔더 범프(S)가 접하는 면에 금속간 화합물층(inter-metallic compound layer)(501)이 형성될 수 있다.
도 12를 참조하여 일 실시예의 제2 솔더 패드(520)의 변형예에 대해 설명한다. 이하에서는 상기 제2 솔더 패드(520)의 변형예에 대해서만 설명하나, 상기 제1 솔더 패드(510)도 동일하게 변형할 수 있다.
상기 제2 솔더 패드(520)는 제2 메탈층(320)과 솔더 범프(S)간의 계면 접합력을 증대시키고, 전기적인 통로를 제공할 수 있다. 또한, 상기 제2 솔더 패드(520)는 리플로우(reflow) 과정에서 솔더가 전극으로 확산되는 것을 방지할 수 있다. 즉, 솔더를 구성하는 성분이 상기 제2 전극 패드(520)로 스며드는 것을 차단할 수 있다.
상기 제2 솔더 패드(520)는 상기 제2 메탈층(320)의 표면과 반대에 위치하며 상기 제2 메탈층(320)의 상부에서 금속간 화합물(524)과 접하도록 배치되는 제1 면(520a) 및 상기 제1 면(520a)의 가장자리에서 연장되어 상기 제2 메탈층(320)과 연결되는 제2 면(520b)을 가질 수 있다.
상기 제1 면(520a)은 전체적으로 평평한 구조를 가지며, 상기 제2 솔더 패드(520)의 상면을 정의할 수 있다. 상기 제2 면(520b) 은 상기 제1 면(520a) 에서 상기 제2 메탈층(320)를 향해 완만하게 경사진 구조를 가지며, 상기 제2 솔더 패드(520)의 측면을 정의할 수 있다.
상기 제2 솔더 패드(520)는 상기 제2 메탈층(320)과의 전기적 접속을 위해 금속 재질로 이루어질 수 있다.
예를 들어, 상기 제2 솔더 패드(520)는 상기 제2 메탈층(320)과 접촉하는 티타늄(Ti) 층(521) 및 상기 티타늄(Ti) 층(521) 상에 배치되는 니켈(Ni) 층(522)의 다층막 구조를 가질 수 있다. 또한, 도면으로 도시하지는 않았으나 상기 제2 솔더 패드(520)는 상기 니켈 층(522) 대신에 상기 티타늄(Ti) 층(521) 상에 배치되는 구리(Cu) 층을 포함하는 다층막 구조를 가질 수도 있다.
본 변형예에서는 상기 제2 솔더 패드(520)가 티타늄(Ti)-니켈(Ni)의 다층막 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 제2 솔더 패드(520)는 상기 제2 메탈층(320)와 접촉하는 크롬(Cr) 층 및 상기 크롬(Cr) 층 상에 배치되는 니켈(Ni) 층을 포함하는 다층막 구조, 또는 크롬(Cr) 층 및 상기 크롬(Cr) 층 상에 배치되는 구리(Cu) 층을 포함하는 다층막 구조를 가질 수 있다.
또한, 본 변형예에서는 상기 제2 솔더 패드(520)가 다층막 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 제2 솔더 패드(520)는 니켈(Ni) 층 또는 구리(Cu) 층을 포함하는 단일막 구조를 가지는 것도 가능하다.
상기 제2 솔더 패드(520)는, 예를 들어, 스퍼터링(sputtering), 전자빔(e-beam) 증착, 도금(plating)과 같은 공정으로 형성될 수 있다.
상기 금속간 화합물(IMC)(20)은 상기 제2 솔더 패드(520)의 제1 면(520a) 상에 형성될 수 있다. 상기 금속간 화합물(524)은 솔더 범프(S)를 형성하는 리플로우 과정에서 형성될 수 있다. 상기 금속간 화합물(524)은, 예를 들어, 솔더 내의 주석(Sn) 성분이 제2 솔더 패드(520)의 금속, 예를 들어, 니켈(Ni)과 반응하여 형성되며, 주석-니켈의 2원계 합금을 이룰 수 있다.
상기 솔더 범프(S)는 상기 금속간 화합물(524)을 매개로 상기 제2 솔더 패드(520)와 결속(bonding)될 수 있다. 즉, 일종의 접착제 역할을 하는 상기 금속간 화합물(524)에 의해 상기 제2 솔더 패드(520) 상에 견고하게 결합될 수 있다.
상기 솔더 범프(S)는 상기 제2 솔더 패드(520) 상에 놓이는 솔더를 리플로우하여 형성될 수 있다. 상기 솔더는, 예를 들어, 일반적인 SAC305(Sn96 .5Ag3 .0Cu0 .5)가 사용될 수 있다.
상기 배리어층(523)은 상기 제2 솔더 패드(520)의 제2 면(520b) 을 덮도록 형성될 수 있다. 상기 배리어층(523)은 상기 솔더 범프(S)에 대한 젖음성(wettability)을 최소화하여 상기 금속간 화합물(524) 및 상기 솔더 범프(S)가 상기 제2 면(520b) 으로 확산되는 것을 차단할 수 있다. 이는 상기 배리어층(523)의 상기 금속간 화합물(524) 및 상기 솔더 범프(S)에 대한 젖음성(wettability)이 충분히 작도록 물질을 구성함으로써 달성할 수 있다.
상기 배리어층(523)은 상기 제2 솔더 패드(520)의 구성원소 중 적어도 하나를 함유한 산화막일 수 있다. 예를 들어, 상기 배리어층(523)은 니켈(Ni) 및 구리(Cu) 중 적어도 하나의 원소를 함유한 산화막일 수 있다.
상기 배리어층(523)은 상기 제2 솔더 패드(520)의 제2 면(520b) 을 산화시켜 형성될 수 있으며, 예를 들어, 열 산화(Thermal Oxiation) 또는 플라스마 산화(Plasma Oxidation) 공정을 수행하여 상기 UBM 층의 제2 면(520b) 을 산화시키는 방식으로 형성될 수 있다.
다음으로, 도 1의 반도체 발광소자의 제조공정에 대해 설명한다. 도 5a 내지 도 11b는 도 1의 반도체 발광소자의 제조공정을 나타내는 주요 단계별 도면들이다. 도 5a 내지 도 11b에서, 도 1 내지 도 4와 동일한 참조 부호는 동일한 부재를 나타내며, 따라서 중복되는 설명은 생략한다.
도 5a 및 도 5b를 참조하면, 도 5a는 기판(101) 상에 형성된 발광 구조물(100)의 평면도를 도시하며, 도 5b는 도 5a의 절단선 A-A'에 대응하는 단면도가 도시된다. 이하의 도 6a 내지 도 11b도 동일한 방식으로 도시된다.
먼저 기판(101) 상에 요철 구조(102)를 형성할 수 있다. 다만, 실시예에 따라 요철 구조(102)는 생략될 수 있다. 기판(101)은, 앞서 설명한 바와 같이, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다.
다음으로, 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여, 기판(101) 상에 순차적으로 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 성장시켜 복수의 반도체층의 적층구조를 갖는 발광 구조물(100)을 형성한다. 여기서, 제1 도전형 반도체층(110)과 제2 도전형 반도체층(130)은 각각 n형 반도체층 및 p형 반도체층일 수 있다. 발광 구조물(100)에서 제1 도전형 반도체층(110)과 제2 도전형 반도체층(130)의 위치는 서로 바뀔 수 있으며, 제2 도전형 반도체층(130)이 기판(101) 상에 먼저 형성될 수 있다.
도 6a 및 도 6b를 참조하면, 제1 도전형 반도체층(110)의 적어도 일부가 노출되도록 제2 도전형 반도체층(130), 활성층(120) 및 제1 도전형 반도체층(110)의 일부를 식각할 수 있다. 이에 의해 식각 영역(E)과 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 형성할 수 있다.
식각 공정은 제1 도전형 반도체층(110)이 노출되는 영역을 제외한 영역에 마스크층을 형성한 후, 습식 또는 건식을 통해 메사 영역(M)을 형성할 수 있다. 실시예에 따라, 제1 도전형 반도체층(110)은 식각되지 않고 상면만 일부 노출되도록 식각 공정이 수행될 수도 있다.
식각 공정에 의해 식각 영역(E)으로 노출되는 메사 영역(M)의 측면에는 제1 절연층(190)이 형성될 수 있다. 상기 제1 절연층(190)은 상기 메사 영역(M)의 상면 가장자리와 상기 식각 영역(E)의 바닥면을 일부 포함하여 상기 메사 영역(M)의 측면을 덮는 구조로 형성될 수 있다. 따라서, 상기 식각 영역(E)으로 노출되는 상기 활성층(120)은 상기 제1 절연층(190)에 의해 외부로 노출되지 않도록 커버될 수 있다. 다만, 이러한 제1 절연층(190)은 선택적으로 형성되는 것으로 실시예에 따라서 생략될 수도 있다.
도 7a 및 도 7b를 참조하면, 상기 식각 영역(E)과 상기 메사 영역(M) 상에 각각 제1 전극(140)과 제2 전극(150)이 형성될 수 있다. 상기 제1 전극(140)은 상기 식각 영역(E)을 따라서 연장되며, 상기 식각 영역(E)의 바닥면을 정의하는 제1 도전형 반도체층(110)과 접속할 수 있다. 그리고, 상기 제2 전극(150)은 상기 제2 도전형 반도체층(130)과 접속할 수 있다.
상기 제1 전극(140)은 복수의 패드부(141) 및 상기 패드부(141)로부터 연장되는 복수의 핑거부(142)를 포함하여 구성될 수 있다. 상기 제2 전극(150)은 반사 메탈층(151)을 포함할 수 있다. 그리고, 상기 반사 메탈층(151)을 덮는 피복 메탈층(152)을 더 포함할 수 있다. 이와 같이, 제1 전극(140)과 제2 전극(150)을 형성하면 발광다이오드 칩(10)이 준비된다.
도 8a 및 도 8b를 참조하면, 제2 절연층(200)이 상기 발광다이오드 칩(10)의 표면을 덮는 구조로 구비될 수 있다. 예를 들어, 상기 제2 절연층(200)은 에폭시계 절연 수지로 형성될 수 있다. 또한, 상기 제2 절연층(200)은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiOxNy, TiO2, Al2O3, ZrO2 등으로 이루어질 수 있다.
그리고, 복수의 개구(210a, 210b)를 통해 상기 제1 및 제2 도전형 반도체층(110, 130) 상에서 상기 제1 전극(140)과 제2 전극(150)이 부분적으로 노출될 수 있다. 상기 복수의 개구(210)는 (ICP-RIE)과 같은 건식 식각에 의해 형성될 수 있다. 앞서 설명한 바와 같이, 이러한 건식 식각 공정을 통해, 노출되는 제1 및 제2 전극의 표면(140, 150)은 건식 식각에 의해 형성되는 산화물로 오염되어, 반사도가 하락하고 순방향 전압이 높아지는 문제가 발생할 수 있다
도 9a 및 도 9b를 참조하면, 상기 제2 절연층(200)이 노출된 방향에서 플라즈마 처리를 하여, 상기 제2 절연층(200)의 표면에 요철(200a)를 형성하고, 상기 제1 및 제2 개구(210a, 210b)에 노출된 제1 및 제2 전극(140, 150) 영역에 산소 결핍층(141a, 152a)를 형성할 수 있다. 플라즈마 처리는 Ar 플라즈마 처리 또는 H2 플라즈마 처리가 이용될 수 있다. 플라즈마 처리는 반복하여 수행될 수 있다. 복수회의 플라즈마 처리가 수행되는 경우에는 O2 플라즈마 처리 공정이 포함될 수 있으나, 최종 플라즈마 처리 공정은 Ar 플라즈마 처리 또는 H2 플라즈마 처리가 수행되는 것이 바람직하다. 이와 같이, 제22 절연층(200)의 요철(200a)과 산소 결핍층(141a, 152a)은 단일공정에서 수행될 수 있다. 따라서, 별개의 공정을 통해 산소 결핍층(141a, 152a)과 요철(200a)을 각각 형성하는 경우에 비해, 공정 적용에 소요되는 시간이 감소될 수 있다.
도 10a 및 도 10b를 참조하면, 전극 패드(300)가 상기 제2 절연층(200) 상에 형성될 수 있다. 그리고, 개구(210a, 210b)를 통해 상기 노출된 상기 제1 및 제2 전극(140, 150)과 연결되어 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130)과 각각 전기적으로 접속될 수 있다.
상기 전극 패드(300)는 상기 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 사이의 전기적 절연을 위해 적어도 한 쌍으로 구비될 수 있다. 즉, 제1 메탈층(310)은 상기 제1 전극(140)을 통해 상기 제1 도전형 반도체층(110)과 전기적으로 접속하고, 제2 메탈층(320)은 상기 제2 전극(150)을 통해 상기 제2 도전형 반도체층(130)과 전기적으로 접속하며, 상기 제1 및 제2 메탈층(310, 320)은 서로 분리되어 전기적으로 절연될 수 있다.
도 11a 및 도 11b를 참조하면, 패시베이션층(400)이 상기 전극 패드(300) 상에 형성될 수 있다. 그리고, 상기 패시베이션층(400)은 본딩 영역(410)을 통해 상기 전극 패드(300)를 부분적으로 노출시킬 수 있다.
상기 본딩 영역(410)은 상기 제1 메탈층(310) 및 제2 메탈층(320)을 각각 부분적으로 노출시킬 수 있도록 복수개로 구비될 수 있다. 이 경우, 상기 복수의 본딩 영역(410) 중 일부는 상기 제2 절연층(200)의 복수의 개구(210a, 210b) 중 일부와 서로 중첩되지 않는 구조로 배치될 수 있다. 예를 들어, 도 11b에서 도시하는 바와 같이, 상기 복수의 본딩 영역(410) 중 상기 제2 메탈층(320)을 부분적으로 노출시키는 본딩 영역(410)은 상기 복수의 개구 중 상기 제2 전극(150)을 부분적으로 노출시키는 개구(210b)와 서로 중첩되지 않을 수 있다. 즉, 수직 방향으로 상기 개구(210b)의 상부에는 상기 본딩 영역(410)이 위치하지 않는다.
상기 패시베이션층(400)은 상기 제2 절연층(200)과 동일한 재질로 이루어질 수 있다. 상기 패시베이션층(400)은 상기 본딩 영역(410)과 마찬가지로 상기 제1 및 제2 메탈층(310, 320)을 각각 부분적으로 노출시키는 오픈 영역(430)을 더 구비할 수 있다. 이러한 오픈 영역(430)은 제조된 반도체 발광소자가 제품으로 출하되기 전에 동작 여부를 확인할 수 있도록 하기 위한 것으로 프로브 핀(미도시)을 상기 오픈 영역(430)으로 노출된 제1 및 제2 메탈층(310, 320)과 접속시켜 구동 전원을 공급함으로써 반도체 발광소자의 동작을 확인할 수 있다.
한편, 도 2에 도시된 바와 같이, 상기 본딩 영역(410)을 통해 부분적으로 노출되는 상기 제1 및 제2 메탈층(310, 320) 상에 각각 제1 솔더 패드(510) 및 제2 솔더 패드(520)를 포함하는 솔더 패드(500)가 형성될 수 있다. 상기 제1 솔더 패드(510) 및 제2 솔더 패드(520)는, 예를 들어, UBM(Under Bump Metallurgy) 층일 수 있다. 상기 제1 솔더 패드(510)과 제2 솔더 패드(520)의 개수와 배치 구조는 도면에 한정하지 않고 앞서 설명한 바와 같이, 다양하게 변경될 수 있다.
도 13은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타내는 개략적인 사시도이다.
도 13을 참조하면, 백라이트 유닛(1000)은 도광판(1040) 및 도광판(1040) 양측면에 제공되는 광원모듈(1010)을 포함할 수 있다. 또한, 백라이트 유닛(1000)은 도광판(1040)의 하부에 배치되는 반사판(1020)을 더 포함할 수 있다. 본 실시예의 백라이트 유닛(1000)은 에지형 백라이트 유닛일 수 있다.
실시예에 따라, 광원모듈(1010)은 도광판(1040)의 일 측면에만 제공되거나, 다른 측면에 추가적으로 제공될 수도 있다. 광원모듈(1010)은 인쇄회로기판(1001) 및 인쇄회로기판(1001) 상면에 실장된 복수의 광원(1005)을 포함할 수 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 발광 소자가 채용된 조명 장치로서 벌브형의 램프를 개략적으로 나타내는 분해 사시도이다.
도 14를 참조하면, 조명 장치(2000)는 소켓(2010), 전원부(2020), 방열부(2030), 광원모듈(2040) 및 광학부(2050)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(2040)은 발광소자 어레이를 포함할 수 있고, 전원부(2020)는 발광소자 구동부를 포함할 수 있다.
소켓(2010)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(2000)에 공급되는 전력은 소켓(2010)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(2020)는 제1 전원부(2021) 및 제2 전원부(2022)로 분리되어 조립될 수 있다. 방열부(2030)는 내부 방열부(2031) 및 외부 방열부(2032)를 포함할 수 있고, 내부 방열부(2031)는 광원모듈(2040) 및/또는 전원부(2020)와 직접 연결될 수 있고, 이를 통해 외부 방열부(2032)로 열이 전달되게 할 수 있다. 광학부(2050)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(2040)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(2040)은 전원부(2020)로부터 전력을 공급받아 광학부(2050)로 빛을 방출할 수 있다. 광원모듈(2040)은 하나 이상의 발광소자(2041), 회로기판(2042) 및 컨트롤러(2043)를 포함할 수 있고, 컨트롤러(2043)는 발광소자(2041)들의 구동 정보를 저장할 수 있다.
도 15는 본 발명의 일 실시예에 따른 반도체 발광 소자가 채용된 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
구체적으로, 조명 장치(3000)는 방열 부재(3010), 커버(3041), 광원 모듈(3050), 제1 소켓(3060) 및 제2 소켓(3070)을 포함한다. 방열 부재(3010)의 내부 또는/및 외부 표면에 다수개의 방열 핀(3020, 3031)이 요철 형태로 형성될 수 있으며, 방열 핀(3020, 3031)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(3010)의 내측에는 돌출 형태의 지지대(3032)가 형성되어 있다. 지지대(3032)에는 광원 모듈(3050)이 고정될 수 있다. 방열 부재(3010)의 양 끝단에는 걸림 턱(3033)이 형성될 수 있다.
커버(3041)에는 걸림 홈(3042)이 형성되어 있으며, 걸림 홈(3042)에는 방열 부재(3010)의 걸림 턱(3033)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(3042)과 걸림 턱(3033)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(3050)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(3050)은 인쇄회로기판(3051), 광원(3052) 및 컨트롤러(3053)를 포함할 수 있다. 전술한 바와 같이, 컨트롤러(3053)는 광원(3052)의 구동 정보를 저장할 수 있다. 인쇄회로기판(3051)에는 광원(3052)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(3052)을 동작시키기 위한 구성 요소들이 포함될 수도 있다.
제1 및 2 소켓(3060, 3070)은 한 쌍의 소켓으로서 방열 부재(3010) 및 커버(3041)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(3060)은 전극 단자(3061) 및 전원 장치(3062)를 포함할 수 있고, 제2 소켓(3070)에는 더미 단자(3071)가 배치될 수 있다. 또한, 제1 소켓(3060) 또는 제2 소켓(3070) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(3071)가 배치된 제2 소켓(3070)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(3061)가 배치된 제1 소켓(3060)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 반도체 발광소자
10: 발광다이오드 칩
100: 발광구조물
190: 제1 절연층
200: 제2 절연층
300: 전극 패드
400: 패시베이션층
500: 솔더 패드
S: 솔더 범프

Claims (10)

  1. 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 구비하는 발광 구조물을 적층하는 단계;
    상기 제1 및 제2 도전형 반도체층에 각각 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 및 제2 전극을 덮으며, 상기 제1 및 제2 전극을 각각 부분적으로 노출시키는 제1 및 제2 개구를 갖는 절연층을 형성하는 단계; 및
    상기 절연층 및 상기 제1 및 제2 개구를 통해 노출된 제1 및 제2 전극의 표면을 플라즈마 처리하여, 상기 절연층의 표면에 요철을 형성하고, 상기 제1 및 제2 전극의 표면에 산소 결핍층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  2. 제1항에 있어서,
    상기 플라즈마 처리는 Ar 플라즈마 처리 또는 H2 플라즈마 처리인 것을 특징으로 하는 반도체 발광소자 제조방법.
  3. 제1항에 있어서,
    상기 절연층 표면은 적어도 5Å 이상의 제곱근 평균(RMS) 거칠기를 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
  4. 제1항에 있어서,
    상기 절연층의 적어도 일 영역과 상기 산소 결핍층을 덮는 전극 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  5. 제4항에 있어서,
    복수의 금속층을 적층하여 상기 전극 패드를 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  6. 제5항에 있어서,
    상기 전극 패드는 Al 또는 Ag 및 그 합금 중 하나 이상을 포함한 물질로 형성된 금속층을 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  7. 제6항에 있어서,
    상기 전극 패드의 적어도 일 영역은 상기 산소 결핍층과 접촉하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  8. 제7항에 있어서,
    상기 Al 또는 Ag 및 그 합금 중 하나 이상을 포함한 물질로 형성된 금속층은 상기 산소 결핍층과 접촉하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  9. 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 구비하는 발광 구조물을 적층하는 단계;
    상기 제1 및 제2 도전형 반도체층에 각각 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 및 제2 전극을 덮으며, 상기 제1 및 제2 전극을 각각 부분적으로 노출시키는 제1 및 제2 개구를 갖는 절연층을 형성하는 단계; 및
    상기 절연층의 표면 및 상기 제1 및 제2 개구를 통해 노출된 제1 및 제2 전극의 표면을 단일공정에서 플라즈마 처리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  10. 제9항에 있어서,
    건식 식각 공정을 이용하여 상기 제1 및 제2 개구를 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.

KR1020150073728A 2015-05-27 2015-05-27 반도체 발광소자 제조방법 KR102323250B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150073728A KR102323250B1 (ko) 2015-05-27 2015-05-27 반도체 발광소자 제조방법
US15/056,124 US9466765B1 (en) 2015-05-27 2016-02-29 Method of manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150073728A KR102323250B1 (ko) 2015-05-27 2015-05-27 반도체 발광소자 제조방법

Publications (2)

Publication Number Publication Date
KR20160141035A true KR20160141035A (ko) 2016-12-08
KR102323250B1 KR102323250B1 (ko) 2021-11-09

Family

ID=57046669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150073728A KR102323250B1 (ko) 2015-05-27 2015-05-27 반도체 발광소자 제조방법

Country Status (2)

Country Link
US (1) US9466765B1 (ko)
KR (1) KR102323250B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180083159A (ko) * 2017-01-12 2018-07-20 삼성전자주식회사 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
KR20190038030A (ko) * 2017-09-29 2019-04-08 삼성전자주식회사 반도체 발광소자
WO2020159068A1 (ko) * 2019-01-31 2020-08-06 서울바이오시스주식회사 발광 다이오드
KR20200095060A (ko) * 2019-01-31 2020-08-10 서울바이오시스 주식회사 분포 브래그 반사기를 갖는 발광 다이오드
KR20200095191A (ko) * 2019-01-31 2020-08-10 서울바이오시스 주식회사 솔더 범프를 갖는 발광 다이오드
WO2023008975A1 (ko) * 2021-07-30 2023-02-02 서울바이오시스 주식회사 발광모듈 및 이를 이용한 디스플레이 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6684541B2 (ja) * 2014-01-20 2020-04-22 ローム株式会社 発光素子
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
CN110556301A (zh) * 2018-05-30 2019-12-10 住友电工光电子器件创新株式会社 半导体器件及其制造方法
TWD204008S (zh) * 2019-03-22 2020-04-11 晶元光電股份有限公司 發光裝置之部分

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176580A (ja) * 1997-12-15 1999-07-02 Sharp Corp 有機ｅｌ素子
KR20030034325A (ko) * 2001-10-22 2003-05-09 엘지.필립스 엘시디 주식회사 유기 전계발광표시소자 및 그 제조방법
JP2014179586A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光装置
KR20140125521A (ko) * 2013-04-19 2014-10-29 삼성전자주식회사 반도체 발광소자

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69739368D1 (de) 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
JP2004006498A (ja) 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
US20040198046A1 (en) * 2003-04-01 2004-10-07 Lee Yu-Chou Method for decreasing contact resistance of source/drain electrodes
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR101115533B1 (ko) 2005-11-25 2012-03-08 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100833313B1 (ko) 2006-01-02 2008-05-28 삼성전기주식회사 질화갈륨계 발광다이오드 소자 및 그의 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
JP2007220972A (ja) 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR101259992B1 (ko) 2006-06-30 2013-05-06 서울옵토디바이스주식회사 식각표면이 절연된 발광다이오드의 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR101239857B1 (ko) 2007-03-07 2013-03-06 서울옵토디바이스주식회사 반도체 발광 소자 및 그 제조 방법
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8039964B2 (en) 2008-02-27 2011-10-18 International Business Machines Corporation Fluorine depleted adhesion layer for metal interconnect structure
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20100076083A (ko) * 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
DE102010013494A1 (de) 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2011126248A2 (en) 2010-04-06 2011-10-13 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
CN103022058A (zh) * 2011-09-21 2013-04-03 索尼公司 多结太阳能电池、化合物半导体器件、光电转换元件和化合物半导体层叠层结构体
KR101350923B1 (ko) 2012-06-12 2014-01-15 순천대학교 산학협력단 반도체 발광 소자 및 그 제조 방법
KR101926361B1 (ko) * 2012-06-13 2018-12-07 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
JP5949368B2 (ja) * 2012-09-13 2016-07-06 豊田合成株式会社 半導体発光素子とその製造方法
KR20140065105A (ko) 2012-11-21 2014-05-29 서울바이오시스 주식회사 고효율 발광 다이오드
KR101958419B1 (ko) * 2013-01-29 2019-03-14 삼성전자 주식회사 반도체 발광 소자
KR102122358B1 (ko) * 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
KR102212559B1 (ko) * 2014-08-20 2021-02-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176580A (ja) * 1997-12-15 1999-07-02 Sharp Corp 有機ｅｌ素子
KR20030034325A (ko) * 2001-10-22 2003-05-09 엘지.필립스 엘시디 주식회사 유기 전계발광표시소자 및 그 제조방법
JP2014179586A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光装置
KR20140125521A (ko) * 2013-04-19 2014-10-29 삼성전자주식회사 반도체 발광소자

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180083159A (ko) * 2017-01-12 2018-07-20 삼성전자주식회사 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
KR20190038030A (ko) * 2017-09-29 2019-04-08 삼성전자주식회사 반도체 발광소자
WO2020159068A1 (ko) * 2019-01-31 2020-08-06 서울바이오시스주식회사 발광 다이오드
CN111509100A (zh) * 2019-01-31 2020-08-07 首尔伟傲世有限公司 发光二极管
KR20200095060A (ko) * 2019-01-31 2020-08-10 서울바이오시스 주식회사 분포 브래그 반사기를 갖는 발광 다이오드
KR20200095191A (ko) * 2019-01-31 2020-08-10 서울바이오시스 주식회사 솔더 범프를 갖는 발광 다이오드
WO2023008975A1 (ko) * 2021-07-30 2023-02-02 서울바이오시스 주식회사 발광모듈 및 이를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
US9466765B1 (en) 2016-10-11
KR102323250B1 (ko) 2021-11-09

Similar Documents

Publication Publication Date Title
KR102323250B1 (ko) 반도체 발광소자 제조방법
CN109728135B (zh) 半导体发光元件和发光装置及制造半导体发光元件的方法
US10573786B2 (en) Semiconductor light emitting device
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US9196812B2 (en) Semiconductor light emitting device and semiconductor light emitting apparatus having the same
US9059149B2 (en) Electronic device package and packaging substrate for the same
KR101276053B1 (ko) 반도체 발광소자 및 발광장치
KR102070089B1 (ko) 반도체 발광소자 패키지 및 이를 이용한 조명장치
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR102345751B1 (ko) 반도체 발광소자 패키지 및 그 제조 방법
KR102227769B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
US20220190207A1 (en) Semiconductor light-emitting device including a reflector layer having a multi-layered structure
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
US9406635B2 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
KR20160053329A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR102070092B1 (ko) 반도체 발광소자
JP2006073618A (ja) 光学素子およびその製造方法
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
US20050127388A1 (en) Light-emitting device and forming method thereof
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR20160029942A (ko) 반도체 발광소자
KR20230024121A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant