KR20160083574A - Gate pulse modulation device and display device using the same - Google Patents

Gate pulse modulation device and display device using the same Download PDF

Info

Publication number
KR20160083574A
KR20160083574A KR1020140195774A KR20140195774A KR20160083574A KR 20160083574 A KR20160083574 A KR 20160083574A KR 1020140195774 A KR1020140195774 A KR 1020140195774A KR 20140195774 A KR20140195774 A KR 20140195774A KR 20160083574 A KR20160083574 A KR 20160083574A
Authority
KR
South Korea
Prior art keywords
voltage
gate
gpm
gate pulse
data
Prior art date
Application number
KR1020140195774A
Other languages
Korean (ko)
Other versions
KR102286916B1 (en
Inventor
박용진
오종건
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140195774A priority Critical patent/KR102286916B1/en
Publication of KR20160083574A publication Critical patent/KR20160083574A/en
Application granted granted Critical
Publication of KR102286916B1 publication Critical patent/KR102286916B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a gate pulse modulation device and a display device using the same. The gate pulse modulation device includes a determining part which analyses an input image and detects the maximum gray scale of a first frame image; a first power source part which generates a reference voltage with a level between the voltage of the maximum gray scale and a gate high voltage, a second power source part which generates a modulation voltage between the voltage of the maximum gray scale and the reference voltage, and a control part which lowers the voltage of the gate pulse in the falling edge of the gate pulse from the high voltage of the gate pulse to the modulation voltage, and then lowers the voltage from the modulation voltage to the gate high voltage. So, a kickback voltage can be reduced.

Description

게이트 펄스 변조 장치와 이를 이용한 표시장치{GATE PULSE MODULATION DEVICE AND DISPLAY DEVICE USING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a gate pulse modulation apparatus,

본 발명은 데이터 전압 보다 높은 변조 레벨로 게이트 펄스의 폴링 에지를 변조하는 게이트 펄스 변조 장치와 이를 이용한 표시장치에 관한 것이다.
The present invention relates to a gate pulse modulation device for modulating a polling edge of a gate pulse at a modulation level higher than a data voltage and a display using the same.

평판 표시장치는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display, 이하 "OLED 표시장치"라 함), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등이 있다. The flat panel display device includes a liquid crystal display device (LCD), a plasma display panel (PDP), an organic light emitting diode (OLED) display device, And an electrophoretic display device (EPD).

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. A liquid crystal display device of an active matrix driving type displays a moving picture by using a thin film transistor (hereinafter referred to as "TFT") as a switching element.

액정표시장치는 표시패널, 표시패널에 빛을 조사하는 백라이트 유닛, 표시패널의 데이터 라인들에 데이터 전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함), 표시패널의 게이트 라인들(또는 스캔라인들)에 게이트 펄스(또는 스캔펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.A liquid crystal display device includes a display panel, a backlight unit for irradiating light to the display panel, a source drive integrated circuit (IC) for supplying a data voltage to the data lines of the display panel, A gate drive IC for supplying gate pulses (or scan pulses) to lines (or scan lines), a control circuit for controlling the ICs, a light source driving circuit for driving a light source of the backlight unit, and the like.

액티브 매트릭스 타입의 액정표시장치에서 액정셀의 전압(Vlc)은 도 1 및 도 2와 같이 킥백 전압(Kickback Voltage 또는 Feed Through Voltage, △Vp) 만큼 변동된다. 도 1에서 DATA는 데이터 신호, Vgate는 게이트 펄스의 전압이다. Vlc는 액정셀의 전압이다. In the liquid crystal display of the active matrix type, the voltage Vlc of the liquid crystal cell is varied by a kickback voltage (Kickback Voltage or Feed Through Voltage,? Vp) as shown in Figs. In Fig. 1, DATA is a data signal and Vgate is a gate pulse voltage. Vlc is the voltage of the liquid crystal cell.

킥백 전압(△Vp)이 클수록 데이터 전압과 액정셀의 전압 사이의 차이가 커져 화질이 나빠진다. 킥백 전압(△Vp)은 수학식 1과 같이 TFT(Thin Film Transistor)의 기생 용량(Parasitic Capacitance)과 게이트 펄스의 전압에 영향을 받는다. The larger the kickback voltage Vp, the larger the difference between the data voltage and the voltage of the liquid crystal cell becomes, thereby deteriorating the image quality. The kickback voltage (Vp) is affected by the parasitic capacitance of a TFT (Thin Film Transistor) and the voltage of the gate pulse as shown in Equation (1).

Figure pat00001
Figure pat00001

여기서, 'Cgs'는 TFT의 게이트와 소스 간 간의 기생 용량이다. TFT의 게이트는 표시패널의 게이트 라인과 연결되고, TFT의 소스는 액정셀의 화소 전극에 연결된다. Clc는 액정셀의 용량(Capacitance)이고, Cst는 액정셀의 스토리지 커패시터의 용량이다. VGH는 게이트 펄스의 게이트 하이 전압(Gate High voltage)이고 TFT의 문턱 전압 보다 높은 전압으로 설정된다. VGL은 게이트 펄스의 로우 전압(Gate Low voltage)이고, TFT의 문턱 전압 보다 낮은 전압으로 설정된다. Here, 'Cgs' is the parasitic capacitance between the gate and the source of the TFT. The gate of the TFT is connected to the gate line of the display panel, and the source of the TFT is connected to the pixel electrode of the liquid crystal cell. Clc is the capacitance of the liquid crystal cell, and Cst is the capacitance of the storage capacitor of the liquid crystal cell. VGH is the gate high voltage of the gate pulse and is set to a voltage higher than the threshold voltage of the TFT. VGL is the gate low voltage of the gate pulse and is set to a voltage lower than the threshold voltage of the TFT.

킥백 전압(△Vp)이 크면 액정셀의 화소 전극에 인가되는 전압이 변동되어 영상이 깜빡이는 플리커(flicker) 현상이 보일 수 있다. 킥백 전압(△Vp)을 줄이기 위하여, 게이트 펄스의 폴링 에지(falling edge)에서 게이트 하이 전압(VGH)을 변조하는 게이트 펄스 변조(Gate Pulse Modulation, GPM) 기술이 적용되고 있다. 도 1에서 VGPM은 게이트 펄스의 폴링 에지에서 VGH와 VGL 사이에서 게이트 펄스의 전압이 1차로 낮아지는 변조 레벨(이하 "GPM 레벨"이라 함)의 전압이다. If the kickback voltage Vp is large, a voltage applied to the pixel electrode of the liquid crystal cell may fluctuate and a flicker phenomenon in which the image blinks can be seen. A gate pulse modulation (GPM) technique for modulating the gate high voltage (VGH) at the falling edge of the gate pulse is applied to reduce the kickback voltage (DELTA Vp). 1, V GPM is a voltage at a modulation level (hereinafter referred to as "GPM level") at which the voltage of the gate pulse is first lowered between VGH and VGL at the falling edge of the gate pulse.

GPM 기술은 GPM 레벨에 따라 킥백 전압(△Vp)를 더 크게 할 수 있다. 예를 들어, 도 2와 같이 입력 영상의 데이터 신호 전압(또는 소스 전압(source voltage)) 이하이면 킥백 전압(△Vp)이 더 커져 플리커가 보일 수 있고 픽셀의 전압 충전량이 낮아진다.
GPM technology can make the kickback voltage (Vp) larger depending on the GPM level. For example, as shown in FIG. 2, if the data signal voltage (or the source voltage) of the input image is lower than the voltage of the input image, the kickback voltage Vp becomes larger, so that the flicker can be seen and the voltage charge of the pixel becomes lower.

본 발명은 최대 데이터 전압 보다 높은 변조 레벨로 게이트 펄스를 변조하여 어떠한 데이터 전압에서도 킥백 전압(△Vp)을 감소할 수 있는 게이트 펄스 변조 장치와 이를 이용한 표시장치를 제공한다.
The present invention provides a gate pulse modulator capable of modulating a gate pulse at a modulation level higher than a maximum data voltage to reduce a kickback voltage (DELTA Vp) at any data voltage and a display using the gate pulse modulator.

본 발명의 게이트 펄스 변조 장치는 입력 영상을 분석하여 1 프레임 영상의 최대 계조를 검출하는 판단부; 상기 최대 계조의 전압과 게이트 하이 전압 사이의 전위로 기준 전압을 발생하는 제1 전원부, 상기 최대 계조의 전압과 상기 기준 전압 사이에서 변조 전압을 발생하는 제2 전원부, 및 상기 게이트 펄스의 폴링 에지에서 상기 게이트 펄스의 전압을 상기 게이트 펄스의 하이 전압으로부터 상기 변조 전압까지 낮춘 후에 상기 변조 전압으로부터 게이트 하이 전압으로 낮추는 제어부를 포함한다. A gate pulse modulating apparatus of the present invention includes: a determining unit for analyzing an input image to detect a maximum gradation of a single frame image; A first power source for generating a reference voltage at a potential between the highest gradation voltage and the gate high voltage, a second power source for generating a modulation voltage between the highest gradation voltage and the reference voltage, And a control unit for lowering the voltage of the gate pulse from the high voltage of the gate pulse to the modulation voltage and then lowering the modulation voltage to a gate high voltage.

본 발명의 표시장치는 상기 게이트 펄스 변조 장치를 포함한다.
The display device of the present invention includes the gate pulse modulation device.

본 발명은 입력 영상 데이터를 분석하여 매 프레임 마다 최대 계조 전압 보다 높은 전압으로 변조 전압을 설정하여 GPM 기술로 게이트 펄스를 변조할 때 어떠한 데이터 전압에서도 킥백 전압(△Vp)을 감소할 수 있고 픽셀의 충전양 저하를 방지할 수 있다.
The present invention analyzes the input image data and sets a modulation voltage at a voltage higher than the maximum gradation voltage every frame to modulate the gate pulse with the GPM technique, thereby reducing the kickback voltage (Vp) at any data voltage, It is possible to prevent the charging amount from lowering.

도 1은 GPM 기술에 따라 변조된 게이트 펄스의 일 예를 보여 주는 파형도이다.
도 2는 변조 레벨이 데이터 전압 보다 낮을 때 △Vp가 낮아지는 실험 결과를 보여 주는 파형도이다.
도 3은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 4는 액정표시장치의 픽셀을 보여 주는 등가 회로도이다.
도 5는 OLED 표시장치의 픽셀을 보여 주는 등가 회로도이다.
도 6은 본 발명의 표시장치가 모바일 기기에 적용된 예를 보여 주는 도면이다.
도 7은 GPM 전압을 발생하는 회로의 일 예를 보여 주는 도면이다.
도 8은 GPM 제어부의 일 예를 보여 주는 회로도이다.
도 9는 본 발명의 실시예에 따른 다양한 형태의 게이트 펄스를 보여 주는 파형도이다. 1 is a waveform diagram showing an example of a gate pulse modulated according to the GPM technique.
2 is a waveform diagram showing an experiment result that? Vp is lowered when the modulation level is lower than the data voltage.
3 is a block diagram showing a display device according to an embodiment of the present invention.
4 is an equivalent circuit diagram showing pixels of a liquid crystal display device.
5 is an equivalent circuit diagram showing pixels of an OLED display device.
6 is a diagram showing an example in which the display device of the present invention is applied to a mobile device.
7 is a diagram showing an example of a circuit for generating a GPM voltage.
8 is a circuit diagram showing an example of a GPM control unit.
9 is a waveform diagram showing various types of gate pulses according to an embodiment of the present invention.

이하의 실시예는 액정표시장치(LCD)를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 본 발명에서 제안하는 GPM 기술은 OLED 표시장치 등 다른 표시장치에도 적용 가능하다.It should be noted that the following embodiments will be described mainly with reference to a liquid crystal display (LCD), but the present invention is not limited thereto. For example, the GPM technology proposed in the present invention is applicable to other display devices such as an OLED display device.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 구동부(102), 게이트 구동부(104), 제1 전원부(200), 제2 전원부(210), GPM 레벨 판단부(132), GPM 제어부(130) 등을 포함한다. 3 and 4, a display device according to an exemplary embodiment of the present invention includes a display panel 100, a timing controller 110, a data driver 102, a gate driver 104, a first power source 200, A second power supply unit 210, a GPM level determination unit 132, a GPM control unit 130, and the like.

표시패널(100)은 두 장의 기판 사이에 형성된 액정층을 포함한다. 표시패널(100)은 데이터 라인들(11)과 게이트 라인들(12)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 픽셀들은 컬러 구현을 위하여 적색(Red : R), 녹색(Green : G) 및 청색(Blue : B)의 서브 픽셀들로 나뉘어진다. 서브 픽셀들 각각은 도 4와 같은 등가 회로로 표현될 수 있다. 전술한 바와 같이 본 발명은 OLED 표시장치에도 적용 가능하다. 도 5는 OLED 표시장치의 서브 픽셀을 보여 주는 등가 회로도이다. OLED 표시장치의 서브 픽셀은 스위치 TFT(SWTFT), 구동 TFT(DRTFT), OLED(Organic Light Emitting Diode), 스토리지 커패시터(Storage capacitor, Cst) 등을 포함한다. The display panel 100 includes a liquid crystal layer formed between two substrates. The display panel 100 includes pixels arranged in a matrix form by an intersection structure of the data lines 11 and the gate lines 12. [ The pixels are divided into red (R), green (G) and blue (B) subpixels for color implementation. Each of the subpixels may be represented by an equivalent circuit as shown in Fig. As described above, the present invention is also applicable to OLED display devices. 5 is an equivalent circuit diagram showing subpixels of an OLED display device. The subpixel of the OLED display device includes a switch TFT (SWTFT), a driving TFT (DRTFT), an organic light emitting diode (OLED), a storage capacitor (Cst), and the like.

표시패널(100)의 하부 기판에는 TFT 어레이가 형성된다. 서브 픽셀들 각각에는 데이터 라인들(11)과 게이트 라인들(12)의 교차부에 형성된 액정셀(Clc), 액정셀들의 화소 전극에 접속된 TFT, 및 스토리지 커패시터(Cst)를 포함한다. 액정셀들(Clc)은 TFT에 접속되어 화소 전극(1)과 공통 전극(2) 사이의 전계에 의해 구동된다. 표시패널(100)의 상부 기판 상에는 블랙매트릭스, 컬러필터 등을 포함한 컬러 필터 어레이가 형성된다. 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. On the lower substrate of the display panel 100, a TFT array is formed. Each of the subpixels includes a liquid crystal cell Clc formed at the intersection of the data lines 11 and the gate lines 12, a TFT connected to the pixel electrode of the liquid crystal cells, and a storage capacitor Cst. The liquid crystal cells Clc are connected to the TFT and driven by the electric field between the pixel electrode 1 and the common electrode 2. On the upper substrate of the display panel 100, a color filter array including a black matrix, a color filter, and the like is formed. On the upper substrate and the lower substrate of the display panel 100, a polarizing plate is attached and an alignment film for setting a pre-tilt angle of the liquid crystal is formed.

공통 전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소 전극(1)과 함께 하부 유리기판 상에 형성된다. The common electrode is formed on the upper glass substrate in a vertical electric field driving method such as a TN (Twisted Nematic) mode and a VA (Vertical Alignment) mode, and a horizontal electric field such as IPS (In Plane Switching) mode and FFS (Fringe Field Switching) Is formed on the lower glass substrate together with the pixel electrode 1 in the driving method.

본 발명에서 적용 가능한 표시패널(100)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. The display panel 100 applicable to the present invention can be implemented in any liquid crystal mode as well as a TN mode, a VA mode, an IPS mode, and an FFS mode. The liquid crystal display device of the present invention can be implemented in any form such as a transmissive liquid crystal display device, a transflective liquid crystal display device, and a reflective liquid crystal display device. In a transmissive liquid crystal display device and a transflective liquid crystal display device, a backlight unit is required. The backlight unit may be implemented as a direct type backlight unit or an edge type backlight unit.

타이밍 콘트롤러(Timing controller, TCON)(110)는 호스트 시스템(Host system)(104)로부터 수신된 입력 영상의 디지털 비디오 데이터(RGB)를 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(110)는 호스트 시스템(104)으로부터 입력 영상의 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭(CLK) 등을 포함한다. 타이밍 콘트롤러(110)는 타이밍 신호를 이용하여 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 소스 타이밍 제어 신호는 데이터 구동부(102)에 전송되어 데이터 구동부(102)를 제어한다. 게이트 타이밍 제어 신호는 게이트 구동부(104)에 전송되어 게이트 구동부(104)를 제어한다. A timing controller (TCON) 110 transmits digital video data RGB of an input image received from a host system 104 to the data driver 102. The timing controller 110 receives a timing signal synchronized with the data of the input image from the host system 104. [ The timing signal includes a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal DE, and a clock CLK. The timing controller 110 generates timing control signals for controlling operation timings of the data driver 102 and the gate driver 104 using the timing signals. The source timing control signal is transmitted to the data driver 102 to control the data driver 102. The gate timing control signal is transmitted to the gate driver 104 to control the gate driver 104. [

소스 타이밍 제어 신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(102)에 내장된 시프트 레지스터의 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 데이터의 샘플링 타이밍을 제어한다. 극성제어신호(POL)는 데이터 구동부(102)로부터 출력되는 데이터 신호의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 신호의 출력 타이밍과 차지 쉐어링 타이밍(Charge sharing timing)을 제어한다. The source timing control signal includes a source start pulse (SSP), a source sampling clock (SSC), a polarity control signal (POL), and a source output enable signal (SOE) . The source start pulse SSP controls the start timing of the shift register built in the data driver 102. The source sampling clock SSC controls the sampling timing of the data. The polarity control signal POL controls the polarity of the data signal output from the data driver 102. The source output enable signal SOE controls the output timing of the data signal and the charge sharing timing.

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 시프트 레지스터의 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 시프트 레지스터의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 신호의 출력 타이밍을 정의한다. The gate timing control signal GDC includes a gate start pulse GSP, a gate shift clock GSC, a gate output enable signal GOE, and the like. The gate start pulse GSP controls the start timing of the shift register. The gate shift clock GSC controls the shift timing of the shift register. The gate output enable signal GOE defines the output timing of the gate signal.

호스트 시스템(104)은 텔레비젼 시스템, 홈 시어터 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 모바일 기기의 AP(Application Processor) 중 어느 하나로 구현될 수 있다. 호스트 시스템(104)은 입력 영상의 디지털 비디오 데이터를 표시패널(100)의 해상도에 맞게 스케일링(scaling)한다. 호스트 시스템(104)은 입력 영상의 디지털 비디오 데이터와 동기되는 타이밍 신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(110)로 전송한다.The host system 104 may be implemented as any one of a television system, a home theater system, a set-top box, a navigation system, a DVD player, a Blu-ray player, a personal computer (PC), and an AP (Application Processor) of a mobile device. The host system 104 scales the digital video data of the input image according to the resolution of the display panel 100. The host system 104 transmits timing signals (Vsync, Hsync, DE, CLK) synchronized with the digital video data of the input image to the timing controller 110.

데이터 구동부(102)는 타이밍 콘트롤러(110)로부터 수신된 입력 영상의 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 구동부(102)는 감마기준전압(VGMA)를 분압하여 감마보상전압을 발생한다. 데이터 구동부(102)는 데이터 전압을 데이터 라인들(11)로 출력한다. The data driver 102 converts the digital video data RGB of the input image received from the timing controller 110 into an analog positive / negative gamma compensation voltage to generate a data voltage. The data driver 102 divides the gamma reference voltage VGMA to generate a gamma compensation voltage. The data driver 102 outputs the data voltage to the data lines 11.

게이트 구동부(104)는 타이밍 콘트롤러(110)의 제어 하에 시프트 레지스터(shift register)를 이용하여 게이트 펄스를 순차적으로 시프트시키면서 그 게이트 펄스를 게이트 라인들(12)로 출력한다. 게이트 펄스의 전압은 VGH와 VGL 사이에서 스윙하고, 폴링 에지에서 입력 영상의 최대 계조 값에 따라 가변되는 GPM 전압 레벨(VGPM)로 변조될 수 있다. 게이트 구동부(104)의 시프트 레지스터는 GIP(Gate In Panel) 공정으로 표시패널(100)의 기판 상에 직접 형성되어 표시패널(100)에 내장될 수 있다. 이하에서, 표시패널(100)에 내장된 게이트 구동부(104)를 "GIP(Gate In Panel) 회로"로 칭한다. 본 발명의 게이트 구동부(104)는 GIP 회로에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 게이트구동부(104)의 시프트 레지스터와 레벨 쉬프터(level shifter)는 IC 칩 내에 함께 집적되어 표시패널의 기판에 접착될 수도 있다. 게이트 구동부(104)로부터 출력되는 게이트 펄스의 GPM 레벨은 GPM 레벨 판단부(132)와 GPM 제어부(130)에 의해 데이터 전압에 따라 가변된다. The gate driver 104 sequentially shifts gate pulses by using a shift register under the control of the timing controller 110 and outputs the gate pulses to the gate lines 12. The voltage of the gate pulse swings between VGH and VGL and can be modulated to a GPM voltage level (V GPM ) which varies according to the maximum gradation value of the input image at the polling edge. The shift register of the gate driver 104 may be formed directly on the substrate of the display panel 100 by a GIP (Gate In Panel) process and embedded in the display panel 100. Hereinafter, the gate driver 104 incorporated in the display panel 100 is referred to as a " GIP (Gate In Panel) circuit ". It should be noted that the gate driver 104 of the present invention is not limited to the GIP circuit. For example, the shift register and the level shifter of the gate driver 104 may be integrated together in the IC chip and bonded to the substrate of the display panel. The GPM level of the gate pulse output from the gate driver 104 is varied by the GPM level determiner 132 and the GPM controller 130 according to the data voltage.

본 발명은 입력 영상 데이터를 분석하여 매 프레임 마다 최대 계조 전압 보다 높은 전압으로 GPM 전압(VGPM)을 설정하여 GPM 기술로 게이트 펄스를 변조할 때 어떠한 데이터 전압에서도 킥백 전압(△Vp)을 감소할 수 있고 픽셀의 충전양 저하를 방지할 수 있다.The present invention analyzes the input image data and sets the GPM voltage (VGPM) at a voltage higher than the maximum gradation voltage every frame. When the gate pulse is modulated by the GPM technique, the kickback voltage (Vp) can be reduced at any data voltage Thereby preventing a decrease in the charge amount of the pixel.

제1 전원부(200)는 입력 전압을 조정함으로써 제1 기준 전압(DDVDH), 제2 기준 전압(DDVDL), 및 GPM 기준 전압(GPMV)을 발생한다. 제1 전원부(200)는 GPM 레벨 판단부(132)로부터의 GPM 기준 레벨 데이터에 응답하여 1 프레임 입력 영상의 최대 계조에 따라 가변되는 GPM 기준 전압(GPMV)을 발생한다. The first power supply unit 200 generates the first reference voltage DDVDH, the second reference voltage DDVDL, and the GPM reference voltage GPMV by adjusting the input voltage. The first power supply unit 200 generates a GPM reference voltage GPMV that varies according to the maximum gradation of the one frame input image in response to the GPM reference level data from the GPM level determination unit 132. [

제2 전원부(210)는 제1 기준 전압(DDVDH)과 제2 기준 전압(DDVDL)을 이용하여 감마기준전압(VGMA), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등을 발생한다. 제1 기준 전압(DDVDH)과 제2 기준 전압(DDVDL) 사이에서 감마 기준 전압(VGMA)이 발생된다. 또한, 제2 전원부(210)는 도 7과 같은 아날로그 스위치 회로를 이용하여 GPM 전압(VGPM)을 발생한다. The second power supply unit 210 generates the gamma reference voltage VGMA, the gate high voltage VGH and the gate low voltage VGL using the first reference voltage DDVDH and the second reference voltage DDVDL. A gamma reference voltage VGMA is generated between the first reference voltage DDVDH and the second reference voltage DDVDL. Also, the second power supply unit 210 generates the GPM voltage V GPM using the analog switch circuit shown in FIG.

제1 및 제2 전원부(200, 210)는 차지 펌프, 레귤레이터 등을 포함하는 직류-직류 변환기(DC-DC convertor)로 구현될 수 있다. The first and second power supply units 200 and 210 may be implemented as a DC-DC converter including a charge pump, a regulator, and the like.

데이터 구동부(102)로부터 출력되는 최대 데이터 전압은 제1 기준 전압(DDVDH) 이하이고, 최소 데이터 전압은 제2 기준 전압(DDVDL) 이상의 전압이다. 모바일 기기의 예를 들면, VGH는 13V, VGL은 -11V, DDVDH는 5.5V, DDVDL은 -5.5V, GND는 0V로 설정된다. The maximum data voltage output from the data driver 102 is less than or equal to the first reference voltage DDVDH and the minimum data voltage is greater than or equal to the second reference voltage DDVDL. For example, VGH is set to 13V, VGL is set to -11V, DDVDH is set to 5.5V, DDVDL is set to -5.5V, and GND is set to 0V.

제1 전원부(200)로부터 출력되는 GPM 기준 전압(GPMV)은 GPM 레벨 판단부(132)에 의해 선택된 전압으로 발생된다. 제1 전원부(200)는 모바일 기기에서 도 6과 같이 PMIC(Power Management IC)에 내장될 수 있다. The GPM reference voltage (GPMV) output from the first power source unit 200 is generated at a voltage selected by the GPM level determination unit 132. The first power source unit 200 may be embedded in a PMIC (Power Management IC) as shown in FIG. 6 in a mobile device.

GPM 레벨 판단부(132)는 호스트 시스템(120)으로부터 수신되는 입력 영상을 매 프레임 마다 분석하여 그 결과에 따라 GPM 기준 전압(GPMV)의 레벨을 선택한다. GPM 레벨 판단부(132)는 선택된 GPM 레벨을 지시하는 GPM 기준 레벨 데이터를 제1 전원부(200)로 전송한다. GPM 레벨 판단부(132)는 매 프레임마다 입력 영상을 분석하여 1 프레임 영상의 최대 계조를 판단하고 그 최대 계조에 따라 매 프레임마다 GPM 기준 레벨 데이터를 갱신(update)한다. 따라서, GPM 기준 전압(GPMV)은 1 프레임 데이터의 최대 계조 전압에 따라 가변된다. The GPM level determination unit 132 analyzes the input image received from the host system 120 every frame and selects the level of the GPM reference voltage GPMV according to the result. The GPM level determination unit 132 transmits the GPM reference level data indicating the selected GPM level to the first power source unit 200. The GPM level determination unit 132 determines the maximum gradation of one frame image by analyzing the input image every frame and updates the GPM reference level data every frame according to the maximum gradation. Therefore, the GPM reference voltage GPMV varies according to the maximum gradation voltage of one frame of data.

예를 들어, 풀 화이트 패턴(Full White Pattern)의 1 프레임 영상이 입력될 때 최대 계조 전압이 계조 255에 해당하는 5V라면, GPM 기준 전압(GPMV)은 5V ~ VGH 사이의 전압으로 선택된다. 풀 블랙 패턴(Full Black Pattern)의 1 프레임 영상이 입력될 때 최대 계조 전압이 계조 0에 해당하는 0.2V라면, GPM 기준 전압(GPMV)은 0.2V ~ VGH 사이의 전압으로 선택된다. 중간 계조 패턴의 1 프레임 영상이 입력될 때 최대 계조 전압이 계조 127에 해당하는 2.5V라면, GPM 기준 전압(GPMV)은 2.5V ~ VGH 사이의 전압으로 선택된다. 일반 이미지의 1 프레임 영상이 입력될 때 최대 계조 전압이 4V 라면, GPM 기준 전압(GPMV)은 4V ~ VGH 사이의 전압으로 선택된다. GPM 기준 전압(GPMV)은 1 프레임 영상의 최대 최대 계조의 전압 보다 높은 전압으로 발생되고, 그 최대 계조값에 비례하여 가변된다. 다시 말하여, GPM 기준 전압(GPMV)은 1 프레임 영상의 최대 계조 값이 높을 수록 높아진다. 게이트 펄스의 GPM 전압(VGPM)은 GPM 기준 전압(GPMV)과 1 프레임 영상의 최대 계조 전압 사이에서 결정된다. 따라서, GPM 기준 전압(GPMV)은 1 프레임 영상의 최대 계조 값에 비례하여 높아진다.For example, when one frame image of a full white pattern is input, if the maximum gradation voltage is 5V corresponding to the gradation 255, the GPM reference voltage GPMV is selected as a voltage between 5V and VGH. When the maximum gray scale voltage is 0.2 V corresponding to the gray level 0 when one frame image of the full black pattern is input, the GPM reference voltage GPMV is selected as a voltage between 0.2V and VGH. When the maximum gradation voltage is 2.5 V corresponding to the gray level 127 when one frame image of the halftone pattern is inputted, the GPM reference voltage GPMV is selected as a voltage between 2.5 V and VGH. When the maximum gradation voltage is 4V when one frame image of a general image is input, the GPM reference voltage (GPMV) is selected as a voltage between 4V and VGH. The GPM reference voltage GPMV is generated at a voltage higher than the voltage of the maximum maximum gradation of the one frame image and is varied in proportion to the maximum gradation value thereof. In other words, the GPM reference voltage (GPMV) increases as the maximum gradation value of one frame image becomes higher. The GPM voltage (V GPM ) of the gate pulse is determined between the GPM reference voltage (GPMV) and the maximum gradation voltage of the 1-frame image. Therefore, the GPM reference voltage GPMV increases in proportion to the maximum gradation value of one frame image.

GPM 제어부(130)는 제2 전원부(210)로부터 VGH, VGPM, 및 VGL을 입력 받아 폴링 에지가 변조된 게이트 시프트 클럭을 발생한다. 변조된 게이트 시프트 클럭의 전압은 폴링 에지에서 VGH로부터 VGPM까지 떨어진 후에 VGL 까지 낮아진다. 게이트 구동부(104)로부터 출력되는 게이트 신호는 게이트 시프트 클럭과 같은 파형으로 발생된다. 따라서, 변조된 게이트 신호는 도 9와 같이 폴링 에지에서 VGH로부터 VGPM까지 떨어진 후에 VGL 까지 낮아진다.The GPM control unit 130 receives VGH, V GPM , and VGL from the second power unit 210 and generates a gate shift clock having a polling edge modulated. The voltage of the modulated gate shift clock falls from VGH to V GPM at the falling edge to VGL. The gate signal output from the gate driver 104 is generated in the same waveform as the gate shift clock. Thus, the modulated gate signal drops to VGL after falling from VGH to V GPM at the falling edge, as shown in FIG.

도 6은 본 발명의 표시장치가 모바일 기기에 적용된 예를 보여 주는 도면이다. 6 is a diagram showing an example in which the display device of the present invention is applied to a mobile device.

도 6을 참조하면, 모바일 기기는 표시패널(104), 드라이브 IC(DIC)(300), PMIC(200), AP(120) 등을 표함한다. 표시패널(104)의 기판에는 입력 영상의 재현되는 픽셀 어레이(AA)와, 픽셀 어레이(AA) 밖의 베젤 영역에 형성된 GIP 회로(104)를 포함한다. Referring to FIG. 6, a mobile device includes a display panel 104, a drive IC (DIC) 300, a PMIC 200, and an AP 120. The substrate of the display panel 104 includes a pixel array AA that reproduces an input image and a GIP circuit 104 that is formed in a bezel area outside the pixel array AA.

AP(120)는 도 3에서 GPM 레벨 판단부(132)를 포함한다. 드라이브 IC(300)에는 도 3에서 타이밍 콘트롤러(110), 데이터 구동부(102), 게이트 구동부(104), 제2 전원부(210), GPM 제어부(130) 등을 포함한다. The AP 120 includes a GPM level determination unit 132 in FIG. The drive IC 300 includes a timing controller 110, a data driver 102, a gate driver 104, a second power supply unit 210, a GPM controller 130, and the like in FIG.

AP(120)는 입력 영상의 최대 계조에 따라 선택된 GPM 기준 레벨 데이터를 I2C와 같은 직렬 데이터 통신을 통해 PMIC(200)로 전송한다. AP(120)는 MIPI(Mobile Industry Processor Interface) 인터페이스를 통해 입력 영상의 데이터를 드라이브 IC(300)로 전송한다. 또한, AP(120)는 MIPI 인터페이스를 통해 드라이브 IC(300)의 설정 데이터를 드라이브 IC(300)로 전송한다. 설정 데이터는 드라이브 IC의 초기화 설정을 위한 데이터와, 도 7에 도시된 스위치들(S1, S2, S3)을 온/오프시키는 스위치 제어 데이터를 포함한다. The AP 120 transmits the selected GPM reference level data to the PMIC 200 through serial data communication such as I 2 C according to the maximum gradation of the input image. The AP 120 transmits data of the input image to the drive IC 300 through a Mobile Industry Processor Interface (MIPI) interface. Further, the AP 120 transmits the setting data of the drive IC 300 to the drive IC 300 through the MIPI interface. The setting data includes data for initialization setting of the drive IC and switch control data for turning on / off the switches S1, S2, S3 shown in Fig.

PMIC(200)는 GPM 기준 레벨 데이터에 따라 GPM 기준 전압(GPMV)을 발생하고, 제1 및 제2 기준 전압(DDVDH, DDVDL)과 함께 GPM 기준 전압(GPMV)을 드라이브 IC(300)에 공급한다. The PMIC 200 generates the GPM reference voltage GPMV in accordance with the GPM reference level data and supplies the GPM reference voltage GPMV together with the first and second reference voltages DDVDH and DDVDL to the drive IC 300 .

드라이브 IC(300)는 입력 영상의 데이터를 데이터 전압으로 변환하여 데이터 라인들(11)에 공급하고, 그 데이터 전압에 동기되는 게이트 펄스를 게이트 라인들(12)에 순차적으로 공급하여 입력 영상의 데이터를 픽셀들 각각에 기입한다. 특히, 드라이브 IC(300)는 입력 영상의 최대 계조 전압에 따라 가변되는 GPM 기준 전압을 입력 받아 그 GPM 기준 전압과 최대 계조 전압 사이에서 GPM 전압(VGPM)을 발생하고, 그 GPM 전압(VGPM)을 이용하여 도 9와 같이 게이트 펄스의 폴링 에지 전압을 변조한다. The drive IC 300 converts the data of the input image into data voltages and supplies the data voltages to the data lines 11. The gate ICs 300 sequentially supply gate pulses synchronized with the data voltages to the gate lines 12, Into each of the pixels. In particular, the drive IC (300) receives a voltage GPM reference which varies according to the maximum gradation voltage of input image that GPM reference voltage and between a maximum gray-scale voltage and generating a GPM voltage (V GPM), the GPM voltage (V GPM ), The poling edge voltage of the gate pulse is modulated as shown in FIG.

도 7은 제2 전원부(210)에서 GPM 전압(VGPM)을 발생하는 회로의 일 예를 보여 주는 회로도이다. 7 is a circuit diagram showing an example of a circuit for generating a GPM voltage (V GPM ) in the second power supply unit 210. Referring to FIG.

도 7을 참조하면, 제2 전원부(210)는 최대 계조 전압(Vdata_max)과 GPM 기준 전압(GPMV)을 저항(R)으로 분압하여 그 사이에서 GPM 전압(VGPM)을 선택하는 분압 회로를 포함한다. 7, the second power supply unit 210 includes a voltage divider circuit for dividing the maximum gradation voltage Vdata_max and the GPM reference voltage GPMV by the resistor R and selecting the GPM voltage V GPM therebetween do.

GPM 기준 전압(GPMV)은 VGH 이하이고 최대 계조 전압에 비례하여 가변되는 전압이다. 최대 계조 전압(Vdata_max)은 그라운드 전위(GND) 보다 높은 전압이다. 따라서, GPM 전압(VGPM)은 GND ~ VGH 사이에서 최대 계조 전압(Vdata_max) 보다 높고 GPM 기준 전압(GPMV) 보다 낮은 전압으로 선택된다. The GPM reference voltage (GPMV) is a voltage that is less than or equal to VGH and varies in proportion to the maximum gradation voltage. The maximum gradation voltage Vdata_max is higher than the ground potential GND. Therefore, the GPM voltage VGPM is selected to be higher than the maximum gradation voltage Vdata_max and lower than the GPM reference voltage GPMV between GND and VGH.

분압 회로의 분압 노드는 다수 개로 설정될 수 있고, 그 분압 노드 마다 스위치(S1, S2, S3)가 연결되어 GPM 전압(VGPM)을 더 세밀하게 선택할 수 있다. 도 3에서 호스트 시스템(120) 또는 타이밍 콘트롤러(110)는 스위치들(S1, S2, S3)의 온/오프를 제어하여 GPM 전압(VGPM)을 Vdata_max ~ GPMV 사이에서 선택할 수 있다. The voltage dividing node of the voltage dividing circuit can be set to a plurality of switches, and the switches S1, S2, and S3 can be connected to each of the divided voltage nodes to select the GPM voltage V GPM more finely. 3, the host system 120 or the timing controller 110 may control on / off of the switches S1, S2, S3 to select the GPM voltage VGPM from Vdata_max to GPMV.

도 8은 GPM 제어부(130)의 일 예를 보여 주는 회로도이다. 8 is a circuit diagram showing an example of the GPM controller 130. Referring to FIG.

도 8을 참조하면, GPM 제어부(130)는 타이밍 콘트롤러(110)의 제어 하에 스위치 소자들(T1, T2, T3)의 온/오프를 제어하는 로직 회로(131)를 포함한다. 8, the GPM control unit 130 includes a logic circuit 131 for controlling ON / OFF of the switch elements T1, T2, and T3 under the control of the timing controller 110. [

제1 트랜지스터(T1)는 로직 회로(131)의 제어 하에 턴-온되어 게이트 하이 전압(VGH)을 출력 단자에 공급한다. 제2 트랜지스터(T2)는 로직 회로(131)의 제어 하에 턴-온되어 GPM 전압(VGPM)을 출력단자에 공급한다. 제3 트랜지스터(T3)는 로직 회로(131)의 제어 하에 턴-온되어 게이트 로우 전압(VGL)을 출력단자에 공급한다. The first transistor (T1) is turned on under the control of the logic circuit (131) to supply a gate high voltage (VGH) to the output terminal. The second transistor T2 is turned on under the control of the logic circuit 131 to supply the GPM voltage V GPM to the output terminal. The third transistor T3 is turned on under the control of the logic circuit 131 to supply the gate low voltage VGL to the output terminal.

도 8의 회로는 도 9의 (a)와 같은 게이트 신호를 생성하기 위한 회로의 일 예일 뿐, GPM 제어부(130)는 이에 한정되지 않는다. 도 9와 같은 게이트 신호의 파형에 따라 스위치 소자들이 더 추가될 수 있다. 예컨대, GPM 제어부(130)는 도 9의 (b), (c), (d)와 같은 게이트 신호의 경우에 DDVDH, DDVDL, GND를 스위칭하는 스위치 소자들을 더 포함한다. The circuit of FIG. 8 is an example of a circuit for generating a gate signal as shown in FIG. 9 (a), and the GPM control unit 130 is not limited thereto. Switch elements may be further added according to the waveform of the gate signal as shown in FIG. For example, the GPM control unit 130 further includes switching elements for switching the DDVDH, DDVDL, and GND in the case of the gate signals as shown in FIGS. 9 (b), (c), and (d).

도 9는 본 발명의 실시예에 따른 게이트 펄스를 보여 주는 파형도이다. 9 is a waveform diagram showing a gate pulse according to an embodiment of the present invention.

도 9를 참조하면, 본 발명의 게이트 펄스는 폴링 에지에서 변조되어 그 전압이 VGH로부터 VGPM까지 낮아진 후에 VGPM으로부터 VGL까지 낮아진다. 또한, 게이트 펄스의 폴링 에지에서 게이트 펄스의 전압은 (b), (c), (d)와 같이 VGH에서 VGPM으로 떨어진 후, GND, DDVDL로 단계적으로 낮아진 다음, VGL로 낮아질 수 있다. Referring to FIG. 9, the gate pulse of the present invention is modulated at the falling edge and is lowered from V GPM to VGL after the voltage drops from VGH to V GPM . In addition, the voltage of the gate pulse at the poling edge of the gate pulse drops from VGH to VGPM as shown in (b), (c), and (d), then falls gradually to GND and DDVDL and then to VGL.

게이트 펄스의 라이징 에지에서 전압이 (a)와 같이 VGL로부터 VGH로 상승할 수 있다. 또한, 게이트 펄스의 라이징 에지에서 게이트 펄스의 전압이 VGL로부터 GND으로, GND로부터 DDVDH으로 그리고, DDVDH로부터 VGH로 단계적으로 상승할 수 있다. The voltage at the rising edge of the gate pulse may rise from VGL to VGH as shown in (a). In addition, in the rising edge of the gate pulse, the voltage of the gate pulse can be stepped up from VGL to GND, from GND to DDVDH, and from DDVDH to VGH.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

100 : 표시패널 102 : 데이터 구동부
104 : 게이트 구동부 110 : 타이밍 콘트롤러
120 : 호스트 시스템(AP) 130 : GPM 제어부
132 : GPM 레벨 판단부 200 : 제1 전원부(PMIC)
210 : 제2 전원부 300 : 드라이브 IC100: display panel 102: data driver
104: Gate driver 110: Timing controller
120: host system (AP) 130: GPM control unit
132: GPM level determination unit 200: first power unit (PMIC)
210: second power supply unit 300: drive IC

Claims (6)

게이트 하이 전압과 게이트 로우 전압 사이에서 스윙하는 게이트 펄스를 발생하는 게이트 변조 장치에 있어서,
입력 영상을 분석하여 1 프레임 영상의 최대 계조를 검출하는 판단부;
상기 최대 계조의 전압과 상기 게이트 하이 전압 사이의 전위로 기준 전압을 발생하는 제1 전원부;
상기 최대 계조의 전압과 상기 기준 전압 사이에서 변조 전압을 발생하는 제2 전원부; 및
상기 게이트 펄스의 폴링 에지에서 상기 게이트 펄스의 전압을 상기 게이트 펄스의 하이 전압으로부터 상기 변조 전압까지 낮춘 후에 상기 변조 전압으로부터 상기 게이트 하이 전압으로 낮추는 제어부를 포함하는 게이트 펄스 변조 장치. A gate modulation device for generating a gate pulse swinging between a gate high voltage and a gate low voltage,
A determination unit for analyzing an input image and detecting a maximum gradation of one frame image;
A first power supply for generating a reference voltage at a potential between the highest gray level voltage and the gate high voltage;
A second power supply unit for generating a modulation voltage between the maximum gradation voltage and the reference voltage; And
And a control section for lowering the voltage of the gate pulse at the polling edge of the gate pulse from the high voltage of the gate pulse to the modulation voltage and then from the modulation voltage to the gate high voltage. 제 1 항에 있어서,
상기 기준 전압이 상기 최대 계조의 전압에 비례하여 가변되는 게이트 펄스 변조 장치. The method according to claim 1,
Wherein the reference voltage is varied in proportion to the voltage of the maximum gradation. 제 1 항에 있어서,
상기 제2 전원부는,
상기 최대 계조의 전압과 상기 기준 전압 사이에서 전압 레벨이 다른 다수의 기준 전압들을 출력하는 분압회로; 및
상기 분압 회로의 분압 노드들에 연결된 스위치들을 포함하고,
상기 스위치들의 온/오프에 따라 상기 기준 전압이 선택되는 게이트 펄스 변조 장치. The method according to claim 1,
The second power supply unit,
A divider circuit for outputting a plurality of reference voltages having different voltage levels between the voltage of the maximum gradation and the reference voltage; And
Switches connected to the voltage dividing nodes of the voltage dividing circuit,
And the reference voltage is selected in accordance with ON / OFF of the switches. 데이터 라인들, 상기 데이터 라인들과 교차되는 게이트 라인들, 및 매트릭스 형태로 배치된 픽셀들이 구비된 표시패널;
입력 영상의 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들로 공급하는 데이터 구동부;
게이트 하이 전압과 게이트 로우 전압 사이에서 스윙하는 게이트 펄스를 상기 게이트 라인들에 공급하는 게이트 구동부;
입력 영상을 분석하여 1 프레임 영상의 최대 계조를 검출하는 판단부;
상기 최대 계조의 전압과 상기 게이트 하이 전압 사이의 전위로 기준 전압을 발생하는 제1 전원부;
상기 최대 계조의 전압과 상기 기준 전압 사이에서 변조 전압을 발생하는 제2 전원부; 및
상기 게이트 펄스의 폴링 에지에서 상기 게이트 펄스의 전압을 상기 게이트 펄스의 하이 전압으로부터 상기 변조 전압까지 낮춘 후에 상기 변조 전압으로부터 상기 게이트 하이 전압으로 낮추는 제어부를 포함하는 표시장치. A display panel having data lines, gate lines intersecting with the data lines, and pixels arranged in a matrix form;
A data driver for converting data of an input image into data voltages and supplying the data voltages to the data lines;
A gate driver for supplying a gate pulse swinging between a gate high voltage and a gate low voltage to the gate lines;
A determination unit for analyzing an input image and detecting a maximum gradation of one frame image;
A first power supply for generating a reference voltage at a potential between the highest gray level voltage and the gate high voltage;
A second power supply unit for generating a modulation voltage between the maximum gradation voltage and the reference voltage; And
And a control section for lowering the voltage of the gate pulse at the polling edge of the gate pulse from the high voltage of the gate pulse to the modulation voltage and then lowering the modulation voltage to the gate high voltage. 제 4 항에 있어서,
상기 기준 전압이 상기 최대 계조의 전압에 비례하여 가변되는 표시장치. 5. The method of claim 4,
Wherein the reference voltage is varied in proportion to the voltage of the maximum gradation. 제 4 항에 있어서,
상기 제2 전원부는,
상기 최대 계조의 전압과 상기 기준 전압 사이에서 전압 레벨이 다른 다수의 기준 전압들을 출력하는 분압회로; 및
상기 분압 회로의 분압 노드들에 연결된 스위치들을 포함하고,
상기 스위치들의 온/오프에 따라 상기 기준 전압이 선택되는 표시장치. 5. The method of claim 4,
The second power supply unit,
A divider circuit for outputting a plurality of reference voltages having different voltage levels between the voltage of the maximum gradation and the reference voltage; And
Switches connected to the voltage dividing nodes of the voltage dividing circuit,
And the reference voltage is selected according to on / off of the switches.
KR1020140195774A 2014-12-31 2014-12-31 Gate pulse modulation device and display device using the same KR102286916B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140195774A KR102286916B1 (en) 2014-12-31 2014-12-31 Gate pulse modulation device and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195774A KR102286916B1 (en) 2014-12-31 2014-12-31 Gate pulse modulation device and display device using the same

Publications (2)

Publication Number Publication Date
KR20160083574A true KR20160083574A (en) 2016-07-12
KR102286916B1 KR102286916B1 (en) 2021-08-09

Family

ID=56505106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195774A KR102286916B1 (en) 2014-12-31 2014-12-31 Gate pulse modulation device and display device using the same

Country Status (1)

Country Link
KR (1) KR102286916B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180122636A1 (en) * 2016-10-31 2018-05-03 Semiconductor Manufacturing International (Shanghai) Corporation Manufacturing method of semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100056147A (en) * 2008-11-19 2010-05-27 엘지디스플레이 주식회사 Liquid crystal display
KR20100096383A (en) * 2009-02-24 2010-09-02 엘지디스플레이 주식회사 Liquid crystal display
KR20110017756A (en) * 2009-08-14 2011-02-22 엘지디스플레이 주식회사 Liquid crystal display
KR20110053015A (en) * 2009-11-13 2011-05-19 엘지디스플레이 주식회사 Liquid crystal display device and method of driving the same
KR20110074352A (en) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 Display device and method for controlling gate pulse modulation
KR20130102185A (en) * 2012-03-07 2013-09-17 엘지디스플레이 주식회사 Image display device and method of driving the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100056147A (en) * 2008-11-19 2010-05-27 엘지디스플레이 주식회사 Liquid crystal display
KR20100096383A (en) * 2009-02-24 2010-09-02 엘지디스플레이 주식회사 Liquid crystal display
KR20110017756A (en) * 2009-08-14 2011-02-22 엘지디스플레이 주식회사 Liquid crystal display
KR20110053015A (en) * 2009-11-13 2011-05-19 엘지디스플레이 주식회사 Liquid crystal display device and method of driving the same
KR20110074352A (en) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 Display device and method for controlling gate pulse modulation
KR20130102185A (en) * 2012-03-07 2013-09-17 엘지디스플레이 주식회사 Image display device and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180122636A1 (en) * 2016-10-31 2018-05-03 Semiconductor Manufacturing International (Shanghai) Corporation Manufacturing method of semiconductor device
US10504728B2 (en) * 2016-10-31 2019-12-10 Semiconductor Manufacturing International (Shanghai) Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR102286916B1 (en) 2021-08-09

Similar Documents

Publication Publication Date Title
KR101793284B1 (en) Display Device And Driving Method Thereof
KR20100006790A (en) Liquid crystal display and driving method thereof
KR101255705B1 (en) Gate driving circuit, liquid crystal display using the same and driving method thereof
KR101653006B1 (en) Liquid crystal display and method of reducing power consumption thereof
KR102014854B1 (en) Liquid Crystal Display And Driving Method Thereof
KR101537415B1 (en) Liquid Crystal Display
KR20160017871A (en) Liquid Crystal Display
KR102279494B1 (en) Liquid Crystal Display
KR101846544B1 (en) Liquid crystal display device and driving method thereof
KR102276244B1 (en) Display device and method for controlling load thereof
KR101677761B1 (en) Liquid Crystal Display device
KR102286916B1 (en) Gate pulse modulation device and display device using the same
KR20110072116A (en) Liquid crystal display device and driving method the same
KR102270603B1 (en) Liquid Crystal Display
KR101476848B1 (en) Liquid Crystal Display and Driving Method thereof
US9508298B2 (en) Adaptive inversion control of liquid crystal display device
KR102037695B1 (en) Liquid crystal display device and controlling method for the same
KR20180014337A (en) Liquid crystal display device
KR101177581B1 (en) LCD and drive method thereof
KR102138593B1 (en) Liquid crystal display and driving method thereof
KR102253321B1 (en) Liquid crystal display and method for driving the same
KR102148489B1 (en) Power supplying apparatus for display device
KR101970798B1 (en) Liquid crystal display
KR102071952B1 (en) Liquid crystal display and voltage drop limitation method thereof
KR20130028612A (en) Lcd device and method for driving the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant