KR20160083366A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20160083366A
KR20160083366A KR1020140194420A KR20140194420A KR20160083366A KR 20160083366 A KR20160083366 A KR 20160083366A KR 1020140194420 A KR1020140194420 A KR 1020140194420A KR 20140194420 A KR20140194420 A KR 20140194420A KR 20160083366 A KR20160083366 A KR 20160083366A
Authority
KR
South Korea
Prior art keywords
data
channel
gate
gate electrode
electrode
Prior art date
Application number
KR1020140194420A
Other languages
Korean (ko)
Other versions
KR102261994B1 (en
Inventor
김중철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140194420A priority Critical patent/KR102261994B1/en
Publication of KR20160083366A publication Critical patent/KR20160083366A/en
Application granted granted Critical
Publication of KR102261994B1 publication Critical patent/KR102261994B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136254Checking; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

According to an embodiment of the present invention, a display device comprises: a display panel, a switching transistor for data light, and a data testing pad. The display panel in which a plurality of gate lines and a plurality data lines intersect with each other includes a pixel in every area generated by the intersection. The switching transistor for the data light applies a data signal for light to the data lines. The data testing pad is connected to the switching transistor for the data light through a signal wiring, and is in contact with an external testing device. The switching transistor for the data light comprises: a semiconductor layer, a gate electrode, a source electrode, and a drain electrode. The semiconductor layer includes a first channel and a second channel. The length of the first channel is different from the length of the second channel.

Description

표시장치 {DISPLAY DEVICE}Display device {DISPLAY DEVICE}
본 발명은 평판표시장치에 관한 것으로 특히, 점등 검사시 사용되는 점등용 스위칭 트랜지스터들의 오프 특성을 개선시킬 수 있는 표시장치에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display, and more particularly, to a display capable of improving off characteristics of switching transistors for use in a lighting test.
표시장치에는 액정표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 유기발광다이오드 표시장치(Organic Light Emitting Diode Display, OLED) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.The display device includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an organic light emitting diode (OLED) ), And most of them are commercialized and commercially available.
이러한 표시장치에서 최종적으로 드라이브 IC(Integrated Circuit) 및 FPC(Flexible Printed Circuit) 본딩(Bonding)을 수행하는 모듈 작업 전에 점등 평가가 실시된다. 이 점등 검사를 위해 표시장치의 비 표시영역에는 점등용 데이터신호가 인가되는 점등용 스위칭 트랜지스터들이 형성된다.In this display device, lighting evaluation is performed before a module operation which finally performs a drive IC (Integrated Circuit) and an FPC (Flexible Printed Circuit) bonding. For this on-state inspection, light emitting switching transistors to which a point light data signal is applied are formed in a non-display region of the display device.
도 1은 점등용 스위칭 트랜지스터들이 형성된 종래 표시장치를 나타낸 도면이고, 도 2는 점등용 스위칭 트랜지스터의 고온 및 장기간 구동 시 드레인 전류를 나타낸 그래프이고, 도 3은 표시장치의 불량을 나타낸 도면이다. FIG. 1 is a view showing a conventional display device in which switching transistors for point light are formed, FIG. 2 is a graph showing drain current in high temperature and long-time driving of a point light switching transistor, and FIG.
도 1을 참조하면, 종래 표시장치의 표시패널(10)에는 다수의 화소(P)들과, 화소(P)들로 구동용 데이터신호를 인가하기 위한 데이터 IC칩(11)과, 화소(P)들로 구동용 게이트신호를 인가하기 위한 게이트 드라이버(12)와, 화소(P)들로 점등용 데이터신호를 인가하기 위한 데이터 점등용 스위칭 트랜지스터들(13)이 형성된다. 게이트 드라이버(12) 내에는 화소(P)들로 점등용 게이트신호를 인가하기 위한 게이트 점등용 스위칭 트랜지스터들이 내장된다. 도 1에서, 'A'는 점등용 스위칭 트랜지스터들(13)로 점등용 신호들을 인가하기 위한 검사 패드들을 나타낸다. 검사 패드들(A)에는 게이트 드라이버(12) 내에 내장된 게이트 검사 패드들(VEN_GATE,V_GATE)과 데이터 검사 패드들(VEN_DATA,V_DATA(R),V_DATA(G),V_DATA(B))이 포함된다. 이러한 검사 패드들(A)은 점등 검사를 위한 프로브 검사장치 또는 에이징 공정을 위한 에이징 장치에 전기적으로 접속되어 이들로부터의 검사 신호를 각각의 신호 배선들을 통해 점등용 스위칭 트랜지스터들(13)에 인가한다. Referring to FIG. 1, a display panel 10 of a conventional display device includes a plurality of pixels P, a data IC chip 11 for applying a driving data signal to the pixels P, A gate driver 12 for applying a driving gate signal to the pixels P, and switching transistors 13 for a data point light for applying a point light data signal to the pixels P are formed. In the gate driver 12, switching transistors for a gate point light for applying an ignition gate signal to the pixels P are incorporated. In FIG. 1, 'A' denotes test pads for applying light signals to the light switch transistors 13. The test pads A include gate check pads VEN_GATE and V_GATE and data check pads VEN_DATA, V_DATA (R), V_DATA (G), and V_DATA (B) embedded in the gate driver 12 . These inspection pads A are electrically connected to a probe inspection device for lighting inspection or an aging device for an aging process and apply inspection signals from these to the lighting switching transistors 13 through respective signal lines .
그런데, 종래 표시장치는 점등용 스위칭 트랜지스터는 회로부품이 실장 된 후에는 오프시키기 위해 오프 조건의 전압(Vgs=0V)을 인가하게 된다. 도 2를 참조하면, 이렇게 Vgs=0V가 인가될 경우 고온 및 장기간 구동 시 트랜지스터의 문턱전압 변동으로 인하여 누설전류가 증가하게 된다. 따라서, 도 3에 도시된 바와 같이, 누설전류 증가는 패널의 불량을 야기시키는 문제가 있다.
However, in the conventional display device, the on-state switching transistor is applied with the off-state voltage (Vgs = 0 V) to turn off after the circuit component is mounted. Referring to FIG. 2, when Vgs = 0V is applied, the leakage current increases due to the threshold voltage variation of the transistor during high-temperature and long-term driving. Therefore, as shown in FIG. 3, the increase of the leakage current causes a problem of causing a failure of the panel.
본 발명은 점등 검사시 사용되는 점등용 스위칭 트랜지스터들의 오프 특성을 개선시킬 수 있는 표시장치를 제공한다.
The present invention provides a display device capable of improving off characteristics of switching transistors for use in a lighting test.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 표시패널, 데이터 점등용 스위칭 트랜지스터 및 데이터 검사 패드를 포함한다. 표시패널은 다수의 게이트라인들과 다수의 데이터라인들이 교차되고, 이 교차로 이루어진 영역마다 화소가 구비된다. 데이터 점등용 스위칭 트랜지스터는 데이터라인에 점등용 데이터신호를 인가한다. 데이터 검사 패드는 신호 배선을 통해 데이터 점등용 스위칭 트랜지스터에 접속되며, 외부의 검사장치와 콘택된다. 점등용 스위칭 트랜지스터는 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 반도체층은 서로 길이가 다른 제1 채널과 제2 채널을 포함한다.In order to achieve the above object, a display device according to an embodiment of the present invention includes a display panel, a switching transistor for a data point light, and a data check pad. A plurality of gate lines and a plurality of data lines are intersected with each other in the display panel, and pixels are provided for each of the intersections. A switching transistor for a data point light source applies a point light data signal to a data line. The data test pad is connected to the switching transistor for data light through the signal line and is contacted with an external test device. The point light switching transistor includes a semiconductor layer, a gate electrode, a source electrode and a drain electrode, and the semiconductor layer includes a first channel and a second channel having mutually different lengths.
게이트 전극은 제1 게이트 전극과 제2 게이트 전극을 포함하고, 제1 채널은 상기 제1 게이트 전극과 대응되고 제2 채널은 상기 제2 게이트 전극과 대응된다.The gate electrode includes a first gate electrode and a second gate electrode, wherein a first channel corresponds to the first gate electrode and a second channel corresponds to the second gate electrode.
제2 게이트 전극의 폭은 상기 제1 게이트 전극의 폭보다 크게 이루어진다.The width of the second gate electrode is larger than the width of the first gate electrode.
제2 채널은 상기 드레인 전극과 인접하며, 상기 제2 채널의 길이는 상기 제1 채널의 길이보다 길게 이루어진다.The second channel is adjacent to the drain electrode, and the length of the second channel is longer than the length of the first channel.
표시패널은 유기발광표시패널 또는 액정표시패널이다.
The display panel is an organic light emitting display panel or a liquid crystal display panel.
본 발명의 일 실시예에 따른 표시장치는 데이터 점등용 스위칭 트랜지스터를 듀얼 게이트 구조로 형성하여, 트랜지스터의 오프 시 누설전류를 감소시킬 수 있다. 또한, 드레인 전극에 인접한 제2 채널의 길이를 제1 채널의 길이보다 길게 형성하여, 트랜지스터의 오프 시 누설전류를 감소시킬 수 있다. 특히, 드레인 전극에 인접한 제2 채널에는 제1 채널보다 캐리어들이 많이 분포하기 때문에 제2 채널의 길이를 길게 형성하면 저항이 더 크게 증가하는 효과를 나타내기 때문에 누설전류를 감소시키는데 큰 기여를 할 수 있다.
A display device according to an exemplary embodiment of the present invention may form a dual gate structure of a switching transistor for a data light switch, thereby reducing a leakage current when the transistor is off. Further, the length of the second channel adjacent to the drain electrode is longer than the length of the first channel, so that the off-leakage current of the transistor can be reduced. Particularly, since carriers are distributed more in the second channel adjacent to the drain electrode than in the first channel, if the length of the second channel is long, the resistance increases more greatly, have.
도 1은 점등용 스위칭 트랜지스터들이 형성된 종래 표시장치를 나타낸 도면.
도 2는 점등용 스위칭 트랜지스터의 고온 및 장기간 구동 시 드레인 전류를 나타낸 그래프.
도 3은 표시장치의 불량을 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 표시장치를 나타낸 도면.
도 5는 본 발명의 일 실시예에 따른 표시장치의 화소를 나타낸 단면도.
도 6은 본 발명의 일 실시예에 따른 데이터 점등용 스위칭 트랜지스터를 나타낸 단면도.
Figure 1 shows a conventional display device in which switching transistors for point light are formed.
2 is a graph showing drain currents during high temperature and long-term driving of a point light switching transistor.
3 is a view showing defective display devices;
4 shows a display device according to an embodiment of the present invention.
5 is a cross-sectional view of a pixel of a display device according to an embodiment of the present invention.
6 is a cross-sectional view of a switching transistor for a data light switch according to one embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시 예들을 자세하게 설명하면 다음과 같다. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 일 실시예에 따른 표시장치를 나타낸 도면이다. 하기에서는 표시장치에 구비된 표시패널의 예로 유기발광 다이오드를 포함하는 유기발광표시패널을 예로 설명하지만 이에 한정되지 않으며 액정표시패널 등의 표시패널도 적용가능하다.4 is a view illustrating a display device according to an embodiment of the present invention. Hereinafter, an organic light emitting display panel including an organic light emitting diode will be described as an example of a display panel provided in a display device, but the present invention is not limited thereto, and a display panel such as a liquid crystal display panel is also applicable.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시장치의 표시패널(100)에는 다수의 화소(P)들과, 화소(P)들로 구동용 데이터신호를 인가하기 위한 데이터 IC칩(110)과, 화소(P)들로 구동용 게이트신호 및 검사용 게이트신호를 인가하기 위한 게이트 드라이버(120)와, 화소(P)들로 검사용 데이터신호를 인가하기 위한 데이터 점등용 스위칭 트랜지스터들(130)이 형성된다. 화소(P)들 각각은 유기발광다이오드, 구동TFT, 적어도 하나 이상의 스위치TFT, 및 스토리지 커패시터를 포함하고, 구동TFT를 통해 유기발광다이오드에 흐르는 전류량을 제어하여 계조를 표시한다. 4, a display panel 100 of a display device according to an exemplary embodiment of the present invention includes a plurality of pixels P and a data IC chip (not shown) for applying a driving data signal to the pixels P A gate driver 120 for applying a driving gate signal and an inspection gate signal to the pixels P and a switching transistor 120 for applying a data signal for inspection to the pixels P, (130) is formed. Each of the pixels P includes an organic light emitting diode, a driving TFT, at least one switch TFT, and a storage capacitor, and controls the amount of current flowing in the organic light emitting diode through the driving TFT to display a gray scale.
데이터 IC칩(110)은 COG(Chip On Glass) 방식으로 표시패널(100)의 유효표시영역 바깥의 비 표시영역에 실장된다. 이 데이터 IC칩(110)에는 데이터라인들(DL)을 구동하기 위한 데이터 드라이버와, 게이트 드라이버(120) 및 데이터 드라이버의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러가 집적화된다.The data IC chip 110 is mounted in a non-display area outside the effective display area of the display panel 100 by a COG (Chip On Glass) method. The data IC chip 110 is integrated with a data driver for driving the data lines DL and a timing controller for controlling operation timings of the gate driver 120 and the data driver.
게이트 드라이버(120)는 GIP(Gate In Panel) 방식으로 화소(P)내의 TFT들과 동일한 공정을 통해 표시패널(100)의 비 표시영역에 형성된다. 게이트 드라이버(120)는 모듈 조립 전의 점등 검사 시에 검사용 게이트신호를 화소(P)들로 인가하고, 모듈 조립 후의 정상 구동시에 구동용 게이트신호를 화소(P)들로 인가한다. 이를 위해, 게이트 드라이버(120)는 다수의 TFT들과 커패시터들을 각각 갖는 다수의 스테이지들로 구성된 쉬프트 레지스터 어레이로 이루어진다. 쉬프트 레지스터 어레이를 구성하는 스테이지들 각각은 다수의 전원 입력단자들, 다수의 클럭 입력단자들등을 구비하고, 정상 구동시에 외부로부터 인가되는 신호에 응답하여 구동용 게이트신호를 생성한다. 특히, 이 스테이지들 각각은 점등 검사시에 상기 입력단자들 중 일부가 프로브 검사장치 또는 에이징 장치가 접속될 수 있도록 구성됨으로써, 이들 장치로부터 공급되는 신호에 응답하여 점등용 게이트신호를 생성할 수 있다. 그 결과, 본 발명에서는 점등용 게이트신호를 생성하기 위한 별도의 게이트 검사 패드들과 게이트 점등용 스위칭 트랜지스터들이 요구되지 않는다. The gate driver 120 is formed in a non-display area of the display panel 100 through the same process as the TFTs in the pixel P in a GIP (Gate In Panel) method. The gate driver 120 applies the inspection gate signal to the pixels P during the lighting inspection before assembling the module and applies the driving gate signal to the pixels P at the time of normal driving after assembling the module. To this end, the gate driver 120 is comprised of a shift register array composed of a plurality of stages each having a plurality of TFTs and capacitors. Each of the stages constituting the shift register array has a plurality of power input terminals, a plurality of clock input terminals, and the like, and generates a driving gate signal in response to a signal applied from outside at the time of normal operation. In particular, each of the stages may be configured so that some of the input terminals may be connected to a probe inspection device or an aging device upon a lighting test, thereby generating a point light gate signal in response to a signal supplied from these devices . As a result, separate gate inspection pads and switching transistors for the gate point light are not required in the present invention to generate a point light gate signal.
데이터 점등용 스위칭 트랜지스터들(130)은 표시패널(100)의 비 표시영역에 형성되어 화소(P)들로 점등용 데이터신호를 인가한다. 이를 위해, 데이터 점등용 스위칭 트랜지스터들(130)은 신호 배선을 통해 데이터 검사 패드들(A)에 접속된다. 데이터 검사 패드들(A)에는 'VEN_DATA'패드, 'V_DATA(R)'패드, 'V_DATA(G)'패드, 및 'V_DATA(B)'패드등이 포함될 수 있다. 데이터 검사 패드들(A)은 점등 검사를 위한 프로브 검사장치 또는 에이징 공정을 위한 에이징 장치에 전기적으로 접속되어 이들로부터의 검사 신호를 각각의 신호 배선들을 통해 데이터 점등용 스위칭 트랜지스터들(130)에 인가한다.The data-point switching transistors 130 are formed in the non-display area of the display panel 100 to apply a point light data signal to the pixels P. To this end, the switching transistors 130 for the data light are connected to the data checking pads A via signal lines. The data check pads A may include a 'VEN_DATA' pad, a 'V_DATA (R)' pad, a 'V_DATA (G)' pad, and a 'V_DATA (B)' pad. The data test pads A are electrically connected to a probe inspecting device for lighting inspection or an aging device for an aging process so that inspection signals from the aging device are applied to the switching transistors 130 for data lightening via respective signal lines do.
이하, 본 발명의 화소들의 구조와 데이터 점등용 스위칭 트랜지스터의 구조에 대해 자세히 설명하기로 한다.Hereinafter, the structure of the pixel of the present invention and the structure of the switching transistor for data point light will be described in detail.
도 5는 본 발명의 일 실시예에 따른 표시장치의 화소를 나타낸 단면도이고, 도 6은 본 발명의 일 실시예에 따른 데이터 점등용 스위칭 트랜지스터를 나타낸 단면도이다. FIG. 5 is a cross-sectional view illustrating pixels of a display device according to an embodiment of the present invention, and FIG. 6 is a cross-sectional view illustrating a switching transistor for a data light switch according to an exemplary embodiment of the present invention.
도 5를 참조하여 본 발명의 일 실시예에 따른 표시장치(200)의 화소의 구조를 살펴보면, 기판(210) 상에 반도체층(215)이 위치한다. 반도체층(215)은 비정질 실리콘을 사용할 수 있으며, 비정질 실리콘을 결정화한 다결정 실리콘을 사용할 수도 있다. 이와는 달리, 반도체층(215)은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 또는 아연 주석 산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다. 또한, 반도체층(215)은 멜로시아닌, 프탈로시아닌, 펜타센, 티오펜폴리머 등의 저분자계 또는 고분자계 유기물로 이루어질 수도 있다. 반도체층(215) 상에 반도체층(215)을 절연시키는 게이트 절연막(220)이 위치한다. 게이트 절연막(220)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다. Referring to FIG. 5, a structure of a pixel of a display device 200 according to an embodiment of the present invention includes a semiconductor layer 215 on a substrate 210. The semiconductor layer 215 may be formed of amorphous silicon or polycrystalline silicon obtained by crystallizing amorphous silicon. Alternatively, the semiconductor layer 215 may be formed of any one of zinc oxide (ZnO), indium zinc oxide (InZnO), indium gallium zinc oxide (InGaZnO), and zinc tin oxide (ZnSnO). In addition, the semiconductor layer 215 may be made of a low molecular weight or high molecular organic material such as melocyanine, phthalocyanine, pentacene, and thiophene polymer. A gate insulating layer 220 is formed on the semiconductor layer 215 to insulate the semiconductor layer 215. The gate insulating layer 220 may be formed of a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a double layer thereof.
게이트 절연막(220) 상에 상기 반도체층(215)과 대응되도록 게이트 전극(225)이 위치한다. 게이트 전극(225)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다. 게이트 전극(225) 상에 게이트 전극(225)을 절연시키는 층간 절연막(230)이 위치한다. 게이트 절연막(230)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다. 게이트 절연막(220)과 층간 절연막(230)은 반도체층(215)의 양측 일부를 노출하는 콘택홀들(235a, 235b)이 구비된다.A gate electrode 225 is positioned on the gate insulating layer 220 to correspond to the semiconductor layer 215. The gate electrode 225 may be formed of any one selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Alloy, and may be composed of a single layer or multiple layers. An interlayer insulating film 230 for insulating the gate electrode 225 is disposed on the gate electrode 225. The gate insulating layer 230 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a double layer thereof. The gate insulating layer 220 and the interlayer insulating layer 230 are provided with contact holes 235a and 235b that expose portions of both sides of the semiconductor layer 215.
층간 절연막(230) 상에 반도체층(215)과 전기적으로 연결되는 소스 전극(240a) 및 드레인 전극(240b)이 위치한다. 소스 전극(240a) 및 드레인 전극(240b)은 게이트 절연막(220)과 층간 절연막(230)에 구비된 콘택홀들(235a, 235b)을 통해 반도체층(215)의 양측에 각각 접속된다. 소스 전극(240a) 및 드레인 전극(240b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(240a) 및 드레인 전극(240b)은 2중층으로 이루어질 수 있으며, 바람직하게 상기 2중층은 몰리브덴(Mo)/알루미늄-네오디뮴(Al-Nd), 몰리브덴(Mo)/알루미늄(Al) 또는 티타늄(Ti)/알루미늄(Al)일 수 있다. 그리고, 소스 전극(240a) 및 드레인 전극(240b)은 다중층으로 이루어질 수 있으며, 바람직하게 상기 다중층은 몰리브덴(Mo)/알루미늄-네오디뮴(Al-Nd)/몰리브덴(Mo) 또는 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층일 수 있다. A source electrode 240a and a drain electrode 240b, which are electrically connected to the semiconductor layer 215, are disposed on the interlayer insulating layer 230. The source electrode 240a and the drain electrode 240b are connected to both sides of the semiconductor layer 215 through the contact holes 235a and 235b provided in the gate insulating film 220 and the interlayer insulating film 230, The source electrode 240a and the drain electrode 240b may be formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, And may be made of any one selected or an alloy thereof. The source electrode 240a and the drain electrode 240b may be formed of a double layer. The source electrode 240a and the drain electrode 240b may be made of a double layer. Preferably, the double layer is made of molybdenum (Mo) / aluminum-neodymium (Al-Nd), molybdenum (Mo) Or titanium (Ti) / aluminum (Al). The source electrode 240a and the drain electrode 240b may be formed of a plurality of layers, and preferably the multilayer may be formed of at least one selected from the group consisting of molybdenum (Mo) / aluminum-neodymium (Al-Nd) / molybdenum (Mo) / Aluminum (Al) / titanium (Ti).
따라서, 반도체층(215), 게이트 전극(225), 소스 전극(240a) 및 드레인 전극(240b)을 포함하는 박막 트랜지스터(TFT)가 구성된다. 본 발명에서는 반도체층(215) 상에 게이트 전극(255)이 위치하는 탑 게이트형 박막 트랜지스터를 예로 설명하였지만 이에 한정되지 않으며 반도체층 하부에 게이트 전극이 위치하는 바텀 게이트형 박막 트랜지스터도 적용가능하다. Therefore, a thin film transistor (TFT) including the semiconductor layer 215, the gate electrode 225, the source electrode 240a, and the drain electrode 240b is formed. In the present invention, a top gate type thin film transistor having a gate electrode 255 on a semiconductor layer 215 is described. However, the present invention is not limited thereto, and a bottom gate type thin film transistor having a gate electrode under a semiconductor layer is also applicable.
상기 박막 트랜지스터(TFT) 상에 유기 절연막(250)이 위치한다. 유기 절연막(250)은 하부 구조의 단차를 완화시키면서 하부 구조를 보호하는 평탄화막일 수 있다. 유기 절연막(250)은 폴리이미드(polyimide), 포토아크릴(photoacryl) 등의 투명한 수지들로 이루어진다. 유기 절연막(250)에는 소스 전극(240a) 또는 드레인 전극(240b)의 일부를 노출시키는 비어홀(255)이 위치한다. 유기 절연막(250) 상에 상기 소스 전극(240a) 또는 드레인 전극(240b)과 전기적으로 연결된 화소 전극(260)이 위치한다. 화소 전극(260)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 및 그래핀(graphene)과 같은 광이 투과할 수 있는 투명도전막으로 이루어질 수 있다. An organic insulating film 250 is disposed on the thin film transistor TFT. The organic insulating layer 250 may be a planarization layer that protects the underlying structure while relieving the step of the underlying structure. The organic insulating layer 250 is made of transparent resin such as polyimide, photoacryl, or the like. A via hole 255 is formed in the organic insulating layer 250 to expose a portion of the source electrode 240a or the drain electrode 240b. A pixel electrode 260 electrically connected to the source electrode 240a or the drain electrode 240b is located on the organic insulating layer 250. [ The pixel electrode 260 may be formed of a material such as indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), zinc oxide (ZnO), indium gallium zinc oxide (IGZO), and graphene Can be made of a transparent conductive film.
화소 전극(260) 상에 화소 전극(260)을 노출시키는 개구부(265)가 구비되는 뱅크층(270)이 위치한다. 뱅크층(270)은 하부 구조의 단차를 완화시키며 발광영역을 정의하는 화소정의막일 수 있다. 뱅크층(270)은 전술한 유기 절연막(250)과 동일한 물질로 이루어질 수 있으나 이에 한정되지 않는다. 화소 전극(260) 상에 발광층(275)이 위치한다. 발광층(275)은 적색(R), 녹색(G) 및 청색(B)을 발광하는 유기물로 이루어져 풀 컬러를 구현할 수 있다. 또한, 발광층(275)은 흰색을 발광하는 유기물로 이루어져 흰색을 발광할 수 있다. 이 경우 발광층(275)에서 발광된 흰색 광은 컬러필터를 통과하여 적색, 녹색 및 청색으로 구현될 수 있다. 또한, 발광층(275)과 화소 전극(260) 사이에는 발광층(275)으로의 전자의 이동이 용이하도록 전자주입층(electron injection layer; EIL) 및 전자수송층(electron transportation layer; ETL) 중 하나 이상을 더 포함할 수 있다. 또한, 발광층(275)과 제2 전극(280) 사이에는 발광층(275)으로의 정공의 이동이 용이하도록 정공주입층(hole injection layer; HIL) 및 정공수송층(hole transportation layer; HTL) 중 하나 이상을 더 포함할 수도 있다. 발광층(275)을 포함하는 기판(210) 상에 제2 전극(280)이 위치한다. 제2 전극(280)은 일함수가 낮은 금속들로 알루미늄(Al), 은(Ag), 마그네슘(Mg), 칼슘(Ca) 또는 이들의 합금 등으로 이루어질 수 있다. 또한, 제2 전극(280)은 발광층(275)으로부터 방출되는 광을 반사할 수 있도록 500 내지 2000Å의 두께로 이루어질 수 있다. A bank layer 270 having an opening 265 for exposing the pixel electrode 260 is disposed on the pixel electrode 260. The bank layer 270 may be a pixel defining layer that alleviates a step of the underlying structure and defines a light emitting region. The bank layer 270 may be formed of the same material as the organic insulating layer 250, but is not limited thereto. A light emitting layer 275 is disposed on the pixel electrode 260. The light emitting layer 275 is made of an organic material that emits red (R), green (G), and blue (B) light to realize full color. Further, the light emitting layer 275 may be made of an organic material that emits white light, and emits white light. In this case, the white light emitted from the light emitting layer 275 may pass through the color filter and be realized as red, green, and blue. An electron injection layer (EIL) and an electron transportation layer (ETL) are formed between the light emitting layer 275 and the pixel electrode 260 to facilitate the movement of electrons to the light emitting layer 275 . A hole injection layer (HIL) and a hole transportation layer (HTL) are formed between the light emitting layer 275 and the second electrode 280 to facilitate the movement of holes to the light emitting layer 275 As shown in FIG. The second electrode 280 is located on the substrate 210 including the light emitting layer 275. The second electrode 280 may be made of a metal having a low work function such as aluminum (Al), silver (Ag), magnesium (Mg), calcium (Ca) In addition, the second electrode 280 may have a thickness of 500 to 2000 ANGSTROM so as to reflect light emitted from the light emitting layer 275.
상기와 같이, 본 발명의 일 실시예에 따른 표시장치의 화소는 박막트랜지스터(TFT), 제1 전극(260), 발광층(275) 및 제2 전극(280)으로 구성된다. 그리고, 화소에 구비된 박막트랜지스터(TFT)는 하나의 게이트 전극을 구비하는 단일 게이트 구조의 박막트랜지스터를 포함한다. 반면, 본 발명의 데이터 점등용 스위칭 트랜지스터는 듀얼 게이트 구조의 박막트랜지스터를 구비한다.As described above, the pixel of the display device according to an exemplary embodiment of the present invention includes a thin film transistor (TFT), a first electrode 260, a light emitting layer 275, and a second electrode 280. The thin film transistor (TFT) provided in the pixel includes a thin film transistor of a single gate structure having one gate electrode. On the other hand, the switching transistor for the data light of the present invention comprises a thin film transistor of a dual gate structure.
도 6을 참조하면, 본 발명의 데이터 점등용 스위칭 트랜지스터(130)는 듀얼 게이트 박막 트랜지스터의 구조를 가진다. 보다 자세하게, 기판(210) 상에 반도체층(290)이 위치하고 반도체층(290) 상에 게이트 절연막(220)이 위치하며 게이트 절연막(220) 상에 제1 게이트 전극(295a)과 제2 게이트 전극(295b)이 위치한다. 그리고, 제1 게이트 전극(295a)과 제2 게이트 전극(295b) 상에 층간 절연막(230)이 위치하고, 층간 절연막(230) 상에 소스 전극(240a)과 드레인 전극(240b)이 위치하여 콘택홀들(235a, 235b)을 통해 반도체층(290)에 각각 접속된다. Referring to FIG. 6, the data-light switching transistor 130 of the present invention has a structure of a dual gate thin film transistor. The semiconductor layer 290 is positioned on the substrate 210 and the gate insulating layer 220 is located on the semiconductor layer 290 and the first gate electrode 295a and the second gate electrode 295a are formed on the gate insulating layer 220. [ (295b). An interlayer insulating layer 230 is formed on the first gate electrode 295a and the second gate electrode 295b and a source electrode 240a and a drain electrode 240b are positioned on the interlayer insulating layer 230, Are connected to the semiconductor layer 290 through the contact holes 235a and 235b, respectively.
본 발명의 데이터 점등용 스위칭 트랜지스터(130)는 제1 게이트 전극(295a)과 제2 게이트 전극(295b)의 2개의 게이트 전극을 구비한 듀얼 게이트의 구조를 가지고, 반도체층(290)은 제1 게이트 전극(295a)과 대응되는 제1 채널(CH1)과 제2 게이트 전극(295b)과 대응되는 제2 채널(CH2)을 포함한다. 제1 게이트 전극(295a)과 제2 게이트 전극(295b)은 서로 다른 폭으로 이루어지고, 제1 게이트 전극(295a)에 대응되는 제1 채널(CH1)과 제2 게이트 전극(295b)에 대응되는 제2 채널(CH2)은 서로 다른 길이로 이루어진다. 제1 게이트 전극(295a)과 제1 채널(CH1)은 소스 전극(240a)과 인접하고 제2 게이트 전극(295b)과 제2 채널(CH2)은 드레인 전극과 인접하게 위치한다.The data-point switching transistor 130 of the present invention has a dual-gate structure including two gate electrodes of a first gate electrode 295a and a second gate electrode 295b, and the semiconductor layer 290 has a first gate structure, And includes a first channel CH1 corresponding to the gate electrode 295a and a second channel CH2 corresponding to the second gate electrode 295b. The first gate electrode 295a and the second gate electrode 295b have different widths and correspond to the first channel CH1 and the second gate electrode 295b corresponding to the first gate electrode 295a The second channel (CH2) has a different length. The first gate electrode 295a and the first channel CH1 are adjacent to the source electrode 240a and the second gate electrode 295b and the second channel CH2 are adjacent to the drain electrode.
제1 게이트 전극(295a)과 제2 게이트 전극(295b)은 동일한 전위를 가지도록 서로 연결되며, 제2 게이트 전극(295b)의 폭(W2)은 제1 게이트 전극(295a)의 폭(W1)보다 넓게 이루어진다. 따라서, 제2 게이트 전극(295b)에 대응되는 제2 채널(CH2)의 길이(L2)는 제1 게이트 전극(295a)에 대응되는 제1 채널(CH1)의 길이(L1)보다 길게 이루어진다. 종래 데이터 점등용 스위칭 트랜지스터는 단일 게이트 구조로 이루어져 오프 시 누설전류가 발생하였다. 이에 본 발명자들은 데이터 점등용 스위칭 트랜지스터를 듀얼 게이트 구조로 형성하여, 트랜지스터의 오프 시 누설전류를 감소시킬 수 있다. 또한, 드레인 전극(240b)에 인접한 제2 채널(CH2)의 길이(L2)를 제1 채널(CH1)의 길이(L1)보다 길게 형성하여, 트랜지스터의 오프 시 누설전류를 감소시킬 수 있다. 특히, 드레인 전극(240b)에 인접한 제2 채널(CH2)에는 제1 채널(CH1)보다 캐리어들이 많이 분포하기 때문에 제2 채널(CH2)의 길이(L2)를 길게 형성하면 저항이 더 크게 증가하는 효과를 나타내기 때문에 누설전류를 감소시키는데 큰 기여를 할 수 있다.The first gate electrode 295a and the second gate electrode 295b are connected to each other to have the same potential and the width W2 of the second gate electrode 295b is greater than the width W1 of the first gate electrode 295a. . The length L2 of the second channel CH2 corresponding to the second gate electrode 295b is longer than the length L1 of the first channel CH1 corresponding to the first gate electrode 295a. Conventional data light switching transistors consist of a single gate structure, resulting in a leakage current in off state. Thus, the inventors of the present invention formed a switching gate transistor for a data light switch into a dual gate structure, thereby reducing a leakage current in off-state of the transistor. The length L2 of the second channel CH2 adjacent to the drain electrode 240b may be longer than the length L1 of the first channel CH1 to reduce the off-leakage current of the transistor. Particularly, carriers are distributed more in the second channel (CH 2) adjacent to the drain electrode (240 b) than in the first channel (CH 1). Therefore, if the length (L 2) of the second channel So that the leakage current can be greatly reduced.
전술한 바와 같이, 본 발명은 듀얼 게이트 구조를 가지며 드레인 전극에 인접한 제2 채널의 길이를 길게 형성한 데이터 점등용 스위칭 트랜지스터를 구비함으로써, 데이터 점등용 스위칭 트랜지스터의 오프 시 누설전류를 감소시키고 패널의 불량을 개선할 수 있는 이점이 있다. As described above, the present invention provides a data-point lighting switching transistor having a dual-gate structure and having a long second channel adjacent to the drain electrode, thereby reducing the off-leakage current of the switching transistor for data-point lighting, There is an advantage that defectiveness can be improved.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.
100 : 표시장치 110 : 데이터 IC칩
120 : 게이트 드라이버 130 : 데이터 점등용 스위칭 트랜지스터
100: display device 110: data IC chip
120: gate driver 130: switching transistor for data light

Claims (5)

  1. 다수의 게이트라인들과 다수의 데이터라인들이 교차되고, 이 교차로 이루어진 영역마다 화소가 구비되는 표시패널;
    상기 데이터라인에 점등용 데이터신호를 인가하기 위한 데이터 점등용 스위칭 트랜지스터; 및
    신호 배선을 통해 상기 데이터 점등용 스위칭 트랜지스터에 접속되며, 외부의 검사장치와 콘택되는 데이터 검사 패드를 포함하며,
    상기 점등용 스위칭 트랜지스터는 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 상기 반도체층은 서로 길이가 다른 제1 채널과 제2 채널을 포함하는 표시장치.
    A display panel in which a plurality of gate lines and a plurality of data lines cross each other, and pixels are provided for each of the intersections;
    A switching transistor for a data point light for applying a point light data signal to the data line; And
    And a data test pad connected to the switching transistor for data point lighting via a signal line and being in contact with an external testing device,
    Wherein the light-emitting switching transistor includes a semiconductor layer, a gate electrode, a source electrode, and a drain electrode, wherein the semiconductor layer includes a first channel and a second channel having mutually different lengths.
  2. 제1 항에 있어서,
    상기 게이트 전극은 제1 게이트 전극과 제2 게이트 전극을 포함하고, 상기 제1 채널은 상기 제1 게이트 전극과 대응되고 상기 제2 채널은 상기 제2 게이트 전극과 대응되는 표시장치.
    The method according to claim 1,
    Wherein the gate electrode includes a first gate electrode and a second gate electrode, the first channel corresponds to the first gate electrode, and the second channel corresponds to the second gate electrode.
  3. 제2 항에 있어서,
    상기 제2 게이트 전극의 폭은 상기 제1 게이트 전극의 폭보다 큰 표시장치.
    3. The method of claim 2,
    And the width of the second gate electrode is larger than the width of the first gate electrode.
  4. 제3 항에 있어서,
    상기 제2 채널은 상기 드레인 전극과 인접하며, 상기 제2 채널의 길이는 상기 제1 채널의 길이보다 긴 표시장치.
    The method of claim 3,
    The second channel is adjacent to the drain electrode, and the length of the second channel is longer than the length of the first channel.
  5. 제1 항에 있어서,
    상기 표시패널은 유기발광표시패널 또는 액정표시패널인 표시장치.
    The method according to claim 1,
    Wherein the display panel is an organic light emitting display panel or a liquid crystal display panel.
KR1020140194420A 2014-12-30 2014-12-30 Display device KR102261994B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140194420A KR102261994B1 (en) 2014-12-30 2014-12-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140194420A KR102261994B1 (en) 2014-12-30 2014-12-30 Display device

Publications (2)

Publication Number Publication Date
KR20160083366A true KR20160083366A (en) 2016-07-12
KR102261994B1 KR102261994B1 (en) 2021-06-08

Family

ID=56504922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140194420A KR102261994B1 (en) 2014-12-30 2014-12-30 Display device

Country Status (1)

Country Link
KR (1) KR102261994B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019223623A1 (en) * 2018-05-24 2019-11-28 京东方科技集团股份有限公司 Display substrate, display panel and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575544B1 (en) * 2003-10-24 2006-05-03 재단법인서울대학교산학협력재단 Thin film transistor with asymmetric dual gate and method for fabricating thereof
KR20080017972A (en) * 2006-08-23 2008-02-27 삼성에스디아이 주식회사 Organic light emitting display device and mother substrate of the same
KR100916914B1 (en) * 2008-04-25 2009-09-09 삼성모바일디스플레이주식회사 Organic light emitting display device
KR101136296B1 (en) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 Thin Film Transistor Of Poly Silicon Type, Thin Film Transistor Substrate Having Thereof, And Method of Fabricating The Same
KR20140141375A (en) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 Organic Light Emitting Display Panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575544B1 (en) * 2003-10-24 2006-05-03 재단법인서울대학교산학협력재단 Thin film transistor with asymmetric dual gate and method for fabricating thereof
KR101136296B1 (en) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 Thin Film Transistor Of Poly Silicon Type, Thin Film Transistor Substrate Having Thereof, And Method of Fabricating The Same
KR20080017972A (en) * 2006-08-23 2008-02-27 삼성에스디아이 주식회사 Organic light emitting display device and mother substrate of the same
KR100916914B1 (en) * 2008-04-25 2009-09-09 삼성모바일디스플레이주식회사 Organic light emitting display device
KR20140141375A (en) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 Organic Light Emitting Display Panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019223623A1 (en) * 2018-05-24 2019-11-28 京东方科技集团股份有限公司 Display substrate, display panel and display device

Also Published As

Publication number Publication date
KR102261994B1 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
US9368762B2 (en) Active organic electroluminescence device back panel and manufacturing method thereof
US9741782B2 (en) Active matrix organic light-emitting display and display apparatus
US9559156B2 (en) Organic light emitting diode display
KR100941836B1 (en) Organic light emitting display device
KR20080073944A (en) Hybrid organic electroluminescence device and manufacturing method thereof
TWI506773B (en) Organic electroluminescent type touch display panel
US10847432B2 (en) Display device including a test unit
US10418430B2 (en) Display device
KR100712152B1 (en) Display, array substrate and method of driving display
US10446636B2 (en) Organic light emitting diode display device and method for manufacturing the same
US9954009B2 (en) Display device
KR20170078075A (en) Organic light emitting diode display device
US20210028257A1 (en) Display Device
KR101258261B1 (en) Organic Light Emitting Display Device
KR102253966B1 (en) Organic light emitting diode display device, fabricating and inspecting method thereof
KR20160083366A (en) Display device
US10950822B2 (en) Display device capable of improving light extraction efficiency
US20140027761A1 (en) Thin film transistor substrate, display thereof and manufacturing method thereof
KR102268493B1 (en) Organic light emitting diode device and method of fabricating the same
KR20160049173A (en) Display device
KR20210086275A (en) Display apparatus
KR102276242B1 (en) Organic Light Emitting Display Device
KR102270601B1 (en) Organic Light Emitting Display Device
KR20170065941A (en) Display device
JP2007003909A (en) Display device, array substrate, and driving method of display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant