KR20160035845A

KR20160035845A - Hvdc 시스템의 dc 차단 장치 및 방법

Info

Publication number: KR20160035845A
Application number: KR1020140127665A
Authority: KR
Inventors: 김학만; 조영배; 손호익; 곽주식
Original assignee: 인천대학교 산학협력단
Priority date: 2014-09-24
Filing date: 2014-09-24
Publication date: 2016-04-01
Anticipated expiration: 2034-09-24
Also published as: KR101635805B1

Abstract

본 발명은 전류 흐름 경로가 규정되는 적어도 하나 이상의 루트와 복수의 스위칭 소자를 포함하는 토폴로지(topology)에서 제1 및 제2 스위칭 소자가 DC 링크 커패시터와 직렬 연결되어 전류가 통과되는 복수의 수동소자에 형성되는 제1 루트와, 상기 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 상기 제2 스위칭 소자에 병렬 연결되는 사이리스터(thyristor)와 직렬로 연결된 복수의 수동소자에 형성되는 제2 루트와, 상기 제2 스위칭 소자에 병렬 연결되는 커패시터를 통해 제3 루트가 구성되는 토폴로지와, 기설정된 주기에 따라 각 루트별 전류값 모니터링을 통해 트립 전류 임계치 초과 여부를 체크하여 체크 결과에 따라 트립 신호를 통해 사이리스터의 동작을 제어하고, 전류 상쇄되어 영전류로 분리된 루트를 식별하여 복수의 스위칭 소자의 동작을 제어하는 제어부를 포함함을 특징으로 한다.

Description

HVDC 시스템의 DC 차단 장치 및 방법{APPARATUS AND METHOD FOR BREAKING DC CURRENT IN HVDC SYSTEM}

본 발명은 IGBT(Insulated Gate Bipolar Mode Transistor) 기반의 정류기 및 인버터를 이용한 HVDC(High-Voltage Direct Current) 시스템의 DC 차단에 관한 것이다.

AC-DC 전력 변환은 상이한 주파수로 동작하는 AC 네트워크를 상호 접속하기 위해 필요로 하는 전력 전송망에서 이용된다.

이러한 전력 전송망에 있어서 요구되는 변환을 행하기 위해 AC 전력과 DC 전력 간의 각 인터페이스에는 컨버터를 필요로 하며, 이러한 컨버터 기반 전압형 HVDC를 이용한 송전시스템의 적용이 확대되어 가는 추세이다.

그러나 전압형 HVDC 시스템에서 DC 선로 사고 시 고장전류가 AC 측에서 DC 측으로 전이되는 문제가 발생하므로 전력 네트워크의 안정성 향상을 위한 DC 차단기가 필요한 실정이다.

본 발명은 DC 선로 사고 시 고장전류 차단을 통한 전력 네트워크의 안정성 향상을 위한 기술을 제공하고자 한다.

본 발명의 일 견지에 따르면, 전류 흐름 경로가 규정되는 적어도 하나 이상의 루트와 복수의 스위칭 소자를 포함하는 토폴로지(topology)에서 제1 및 제2 스위칭 소자가 DC 링크 커패시터와 직렬 연결되어 전류가 통과되는 복수의 수동소자에 형성되는 제1 루트와, 상기 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 상기 제2 스위칭 소자에 병렬 연결되는 사이리스터(thyristor)와 직렬로 연결된 복수의 수동소자에 형성되는 제2 루트와, 상기 제2 스위칭 소자에 병렬 연결되는 커패시터를 통해 제3 루트가 구성되는 토폴로지와, 기설정된 주기에 따라 각 루트별 전류값 모니터링을 통해 트립 전류 임계치 초과 여부를 체크하여 체크 결과에 따라 트립 신호를 통해 사이리스터의 동작을 제어하고, 전류 상쇄되어 영전류로 분리된 루트를 식별하여 복수의 스위칭 소자의 동작을 제어하는 제어부를 포함함을 특징으로 한다.

본 발명의 다른 견지에 따르면, 전류 흐름 경로가 규정되는 적어도 하나 이상의 루트와 복수의 스위칭 소자를 포함하는 토폴로지(topology)에서 기설정된 주기에 따라 복수의 루트별 전류값을 모니터링하는 과정과, 상기 복수의 루트에서 제1 루트 내 전류값에 대한 기설정된 트립 전류 임계치 초과 여부를 판단하여 임계치가 초과된 경우 트립 신호를 발생하는 과정과, 발생된 상기 트립 신호에 의해 상기 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 제2 스위칭 소자에 병렬 연결되는 사이리스터(thyristor)가 턴온(turn on)되는 과정과, 상기 사이리스터가 턴온된 토폴로지 내 제2 루트 내 전류를 모니터링하고, 모니터링 결과 영전류 발생 시 상기 제2 스위칭 소자와, 상기 제2 루트 형성에 연계되는 제3 스위칭 소자가 개방되고, 제3 루트 형성에 연계되는 제4 스위칭 소자가 닫히는 과정과, 상기 제3 루트 내 전류를 모니터링하고, 모니터링 결과 영전류 발생 시 제1 스위칭 소자를 개방하는 과정을 포함함을 특징으로 한다.

본 발명은 DC 선로 사고 시 기존의 역전류 주입방식에서 변형된 토폴로지를 이용하여 고장전류 차단하는 시간 단축과 최대 고장전류를 감소시키는 효과가 있다.

도 1은 HVDC 시스템에서 본 발명의 일 실시 예에 따른 DC 차단 장치를 개략적으로 도시한 구성도.
도 2는 본 발명의 일 실시 예에 따른 DC 회로와 DC 차단 장치의 등가 회로의 구성도.
도 3은 본 발명의 일 실시 예에 따른 HVDC 시스템의 DC 차단 방법에 관한 전체 흐름도.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데, 이는 본 발명에 있어서 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.

본 발명은 IGBT 기반의 정류기 및 인버터를 이용한 HVDC(High-Voltage Direct Current) 시스템에 관한 것으로, 더욱 상세하게는 DC 선로 사고 시 고장전류 차단을 통한 전력 네트워크의 안정성 향상을 위한 복수의 루프가 형성되는 토폴로지(topology)에서 이상 전류 발생 시 복수의 스위칭 소자를 제어하여 미리 충/방전된 각 커패시터와 인덕터 간의 고주파 역전류(inverse current)를 발생시키고, 발생된 고주파 역전류를 DC 선로에 주입하고 DC 선로에 흐르는 전류를 제로크로싱(zero crossing)시켜 DC 전류를 차단하는 방법으로써 DC 전류의 차단 시간 단축과 최대 고장전류를 최소화하는 기술을 제공하고자 한다.

이하, 본 발명의 일 실시 예에 따른 HVDC(High-Voltage Direct Current)시스템과 DC 차단 장치의 구성을 도 1 내지 도 2를 참조하여 자세히 살펴보기로 한다.

우선, 도 1은 HVDC 시스템에서 본 발명의 일 실시 예에 따른 DC 차단 장치를 개략적으로 도시한 구성도이다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 HVCD 시스템은, 프리휠링 다이오드를 구비한 IGBT 기반의 컨버터 변환을 이용한 송전 시스템으로, 독립적인 유/무효 전력 제어 가능하고, 별도의 장치 없이 블랙 스타트(black start)가 가능하며, 정류기(rectifier, 110), DC 차단 장치(112), DC 선로(118) 및 인버터(inverter, 120)를 포함한다.

상기 정류기(110)은, 복수의 IGBT로 구성되어 상기 복수의 IGBT에 입력된 교류를 직류로 변환시킨다.

상기 인버터(120)는 복수의 IGBT로 구성되어 정류기(110)로부터 변환된 직류를 교류로 변환한다.

상기 DC 차단 장치(112)는 전압형 HVDC 시스템에서 DC 선로(118) 사고 시 고장전류가 AC 측에서 DC 측으로 전이되는 것을 차단하기 위한 것으로, 고 DC 전류가 검출되면, 개방 혹은 닫힘 상태를 가지는 복수의 스위칭 소자 제어를 통해 HVDC 시스템 내의 DC 전류를 상쇄시키거나 차단한다. 이때, 상기 고 DC 전류는 기설정된 트립 전류 임계치 초과 여부에 따라 고(high) 성분이 판단되는 것으로, 본 발명이 적용된 DC 차단 장치(112)는 임계치가 초과되는 트립 전류가 발생되면 사이리스터에 입력되는 트립 신호에 따라 미리 충전된 커패시터(

)와 인덕터(

) 간의 고주파 역전류를 발생시키고, 고주파 역전류를 DC 선로(118)에 주입시켜 DC 선로(118)에 흐르는 전류를 상쇄시킨다.

상기 역전류 주입방식은 DC 선로(118) 사고에 의해 높은 고장전류가 야기될 경우 보조회로에 의해 발생하는 고주파 전류를 기반으로 복수의 스위칭 소자(114, 115)를 개방 혹은 닫히도록 스위칭 제어하여 DC 차단 장치(112)에서 루트별 흐르는 전류의 양을 거의 영전류로 저감시켜, DC 선로(118)의 사고가 HVDC 시스템 내 컨버터로부터 분리되게 한다.

이때, 상기 스위칭 소자(115)와 병렬로 연결된 사이리스터에 입력되는 기설정된 트립 전류 이상의 전류에 의해 사이리스터가 턴온(turn-on)되어 고주파 역전류가 보조회로(116)에서 메인 루트 경로의 주 회로(117)로 주입되고, 주입된 전류로 인하여 상기 주 회로(117)에 흐르는 전류가 영전류(zero current)로 됨에 따라서 DC 선로(118)의 사고가 HVDC 시스템 내 컨버터로부터 분리된다. 분리된 전류가 영점에 도달하게 되면 제2 스위칭 소자(115)는 개방되어 복수의 루트가 형성되는 토폴로지 내 모든 고장전류가 보조회로(116)측으로 흐르게 되고 상승한 고장전류가 감소하여 전류의 방향이 바뀌는 순간에 상기 사이리스터(119)는 역방향 전압으로 인하여 턴오프되고, 이로 인해 주 전송회로(117)의 전류가 0이 됨에 따라 제1 스위칭 소자(114)가 턴오프된다.

이와 같이 본 발명에 따른 DC 차단 장치(112)는 DC 네트워크의 사고검출 시 각각의 루트가 단계적으로 형성되도록 복수의 스위칭 소자를 동작한다.

여기서, 도 2를 참조하면, 도 2는 본 발명의 일 실시 예에 따른 HVDC 시스템의 DC 차단 장치의 등가 회로의 구성을 보인 것으로, 도 2에 도시된 바와 같이 본 발명이 적용된 DC 차단 장치는 제1 루트(20), 제2 루트(22) 및 제3 루트(24)를 구성하는 토폴로지(topology)이고, 상기 토폴로지는 기설정된 주기에 따라 각 루트별 전류값 모니터링을 통해 트립 전류 임계치 초과 여부를 체크하여 체크 결과에 따라 트립 신호를 통해 사이리스터의 동작을 제어하고, 전류 상쇄되어 영전류로 분리된 루트를 식별하여 복수의 스위칭 소자의 동작을 제어하는 제어부(미도시)를 통해 제어된다. 상기 제어부는 DC 차단 장치에 구비되거나 혹은 상기 DC 차단 장치가 적용되는 시스템에 마이크로 프로세서 형태로 구비될 수 있으나 이에 본 발명이 한정되지 않음을 밝혀 두는 바이다.

계속해서, 상기 제1 루트(20)는 DC 선로와 적어도 하나 이상의 AC 네트워크를 상호 연결시키고, 상기 AC 네트워크와 DC 선로 간의 전력 변환을 위한 전류 흐름 경로를 제어하는 복수의 스위칭 소자(216, 218)와 DC 링크의 커패시터(210)와, 상기 복수의 스위칭 소자(216, 218)에서 제1 스위칭 소자(216)와 제1 컨버터(210) 간 직렬 연결되어 전류가 통과되는 복수의 수동소자(212, 214)에 형성된다.

여기서, 상기 루트는 전류 흐름 경로 형성이고, 상기 위상 소자에 직렬 혹은 병렬 접속된 각 스위칭 소자는 각 전압원 컨버터의 정상적인 동작을 재개시키도록 DC측 고장을 분리 후에 단선을 제거하도록 개방 또는 닫힘 동작을 수행한다.

상기 제2 루트(22)는 상기 제1 루트(20) 내 전류 상쇄 시 개방 상태를 유지하는 상기 제2 스위칭 소자(218)에 병렬 연결되어 사이리스터(thyristor, 224)와 직렬로 연결된 복수의 수동소자(220, 222)에 형성된다.

이때, 상기 제2 스위칭 소자(218)는, 상기 제1 루트(218) 내 기설정된 트립 전류 임계치 초과 시 생성되어 사이리스터(224)로 입력되는 트립 신호로 턴-온(turn on)된 사이리스터를 통해 고주파 역전류가 상기 제1 루트(20)로 주입되고, 주입된 전류에 의해 상기 제1 루트(20) 내 전류가 상쇄되는 경우 개방된다.

상기 사이리스터(224)는 상기 제1 루트(20)에서 검출된 전류가 기설정된 트립(trip)전류 이상 여부에 따라 턴온된다.

계속해서, 상기 제3 루트(24)는 상기 제3 스위칭 소자(226)에 병렬 연결되어 제1 스위칭 소자(216)와 루트를 형성한다.

여기서, 상기 제2 루트(22)에서의 커패시터(

, 230)는 충전 상태이고, 제3 루트(24)에서의 커패시터(

, 232)는 방전 상태이다.

상기 복수의 루트(20, 22, 24) 생성 초기에 제2 루트(22) 형성에 연계되는 스위칭 소자(226)는 닫힘 상태를 유지하고, 기설정된 트립 전류 기반 트립 신호 발생 시 턴온되는 사이리스터(224)에 의해 전류가 영(zero)이 될 때 개방상태를 유지하고, 상기 제3 루트(24) 내 방전 커패시터(232)는 사이리스터(224)가 턴온되어 제2 루프(22) 형성에 연계된 스위칭 소자(226)가 개방 상태인 경우 충전된다.

이와 같이, 본 발명이 적용된 HVDC 시스템의 DC 차단 장치는 DC 네트워크의 사고 시 높은 고장전류를 야기시키는 경우, 각 루트별 스위칭 소자는 해당 루트에 영전류을 제공하도록 제어 가능하다.

더욱 상세하게는, 역전류 주입 방식을 이용한 DC 차단 장치는, 제1 루트(20)가 형성된 주 회로에서 초기 전류가 순환되고, DC 선로 사고 시 발생 시 사고지점과 DC 링크의 전위차에 의해 DC 전류는 급격하게 증가하고, 기설정된 트립 전류 이상의 전류가 흐르면 트립 신호를 생성한다.

생성된 트립 신호는 제2 루트(22)가 형성되는 회로에 포함된 사이리스터(224)에 입력되고, 상기 사이리스터(224)는 턴온되어 제2 루트(22)에서 고주파 역전류가 제1 루프(20)가 형성된 주 회로로 주입된다.

여기서, 상기 제1 루트(20), 제2 루트(22) 내 각 스위칭 소자(216, 218)는 닫힌 상태를 유지한다.

상기 제1 루트(20)가 형성된 주 회로 내 주입된 전류로 인하여 주 회로에 흐르는 전류가 영점을 도달하게 되면 제2 스위칭 소자(218)는 개방되고, 상기 제1 루프(20)가 형성된 주 회로는 단선된다.

이후, 제3 및 제4 스위칭 소자(226, 228)를 동시에 턴오프, 턴온 동작을 각각 수행한다. 고장전류는 제2 루트 내 커패시터(

, 230)에서 제3 루트 내 커패시터(

, 232)로 전환되고, 제3 루트에 의해 고장전류가 흐르게 될 경우 상기 제3 루트(24) 내 전류는 하기의 식으로 도출된다.

(여기서,

: 초기 전류,

,

)

이상 본 발명의 일 실시 예에 따른 HVDC 시스템의 DC 차단 장치의 구성을 살펴보았다.

이하, 본 발명의 일 실시 예에 따른 HVDC 시스템의 DC 차단 방법에 대해 도 3을 참조하여 자세히 살펴보기로 한다.

도 3은 본 발명의 일 실시 예에 따른 HVDC 시스템의 DC 차단 방법에 관한 전체 흐름도이다.

도 3을 참조하면, 먼저 310 과정에서는 전류 흐름 경로가 규정되는 적어도 하나 이상의 루트와 복수의 스위칭 소자를 포함하는 토폴로지(topology)에서 기설정된 주기에 따라 복수의 루트별 전류값을 모니터링한다.

312 과정에서 상기 복수의 루트에서 제1 루트 내 전류값에 대한 기설정된 트립 전류 임계치 초과 여부를 판단한다.

이때, 상기 제1 루트는 복수의 스위칭 소자를 포함하고, DC 선로와 적어도 하나 이상의 AC 네트워크를 상호 연결시키고, 상기 AC 네트워크와 DC 선로 간의 전력 변환을 위한 전류 흐름 경로를 제어한다.

판단 결과 임계치가 초과된 경우 314 과정으로 이동하여 제어부의 제어 하에 트립 신호를 발생하고, 316 과정에서는 발생된 상기 트립 신호에 의해 상기 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 제2 스위칭 소자에 병렬 연결되는 사이리스터(thyristor)가 턴온된다.

상기 사이리스터는 제1 루트에서 모니터링된 전류가 기설정된 트립(trip) 전류 이상 여부에 따라 트립 신호 발생에 의해 턴온되는 것으로, 발생된 트립 신호가 입력되면 해당 사이리스터가 턴온되어 전류 흐름의 경로가 전환된다.

318 과정에서는 상기 사이리스터가 턴온된 토폴로지 내 제2 루트 내 전류를 모니터링한다.

상기 제2 루트는 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 상기 제2 스위칭 소자에 병렬 연결되는 사이리스터(thyristor)와 직렬로 연결된 복수의 수동소자에 형성된다.

모니터링 결과 영전류 발생 시 120 과정으로 이동하여 상기 제2 스위칭 소자와, 상기 제2 루트 형성에 연계되는 제3 스위칭 소자가 개방되고, 제3 루트 형성에 연계되는 제4 스위칭 소자가 닫힌 상태를 유지한다.

상기 제3 루트는 직렬로 연결되어 일대일 페어링된 커패시터와 스위칭 소자가 각각 병렬로 연결되어 형성된다.

이때, 상기 복수의 루트 생성 초기에 상기 제2 루트 형성에 연계되는 커패시터는 충전 상태이고, 상기 충전 상태 커패시터에 병렬 연결된 커패시터는 방전된 상태이다.

상기 제3 루트 내 커패시터는 사이리스터가 턴온되어 제2 루트의 고주파 역전류로 인하여 상기 제1 루트 내 고장전류의 제로크로싱(zero crossing)이 발생 후 제2 스위칭 소자가 개방 상태인 경우 충전된다.

322 과정에서는 상기 제3 루트 내 전류를 모니터링하고, 모니터링 결과 영전류 발생 시 324 과정으로 이동하여 제1 스위칭 소자를 개방한다.

상기와 같이 본 발명에 따른 HVDC 시스템의 DC 차단 방법 및 장치에 관한 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.

110: 정류기 112: DC 차단 장치
118: DC 선로 120: 인버터

Claims

전류 흐름 경로가 규정되는 적어도 하나 이상의 루트와 복수의 스위칭 소자를 포함하는 토폴로지(topology)에서 제1 및 제2 스위칭 소자가 DC 링크 커패시터와 직렬 연결되어 전류가 통과되는 복수의 수동소자에 형성되는 제1 루트와,
상기 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 상기 제2 스위칭 소자에 병렬 연결되는 사이리스터(thyristor)와 직렬로 연결된 복수의 수동소자에 형성되는 제2 루트와,
상기 제2 스위칭 소자에 병렬 연결되는 커패시터를 통해 제3 루트가 구성되는 토폴로지와,
기설정된 주기에 따라 각 루트별 전류값 모니터링을 통해 트립 전류 임계치 초과 여부를 체크하여 체크 결과에 따라 트립 신호를 통해 사이리스터의 동작을 제어하고, 전류 상쇄되어 영전류로 분리된 루트를 식별하여 복수의 스위칭 소자의 동작을 제어하는 제어부를 포함함을 특징으로 하는 HVDC(High-Voltage Direct Current) 시스템의 DC 차단 장치.
제1항에 있어서, 상기 제2 스위칭 소자는,
상기 제어부의 제어 하에 제1 루트 내 기설정된 트립 전류 임계치 초과 시 생성되어 사이리스터로 입력되는 트립 신호에 의해 턴-온(turn-on)된 사이리스터를 통해 고주파 역전류가 상기 제1 루트로 주입되어 주입된 전류에 의해 상기 제1 루트 내 전류가 상쇄되는 경우 개방됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치.
제1항에 있어서, 상기 사이리스터는,
상기 제1 루트에서 검출된 전류가 기설정된 트립(trip) 전류 이상에 따라 턴-온(turn on)됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치.
제1항에 있어서, 상기 제3 루트는,
상기 제2 및 제3 스위칭 소자 개방 시 상기 제2 루트와 병렬로 연결되는 커패시터와 스위칭 소자를 통해 형성됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치.
제4항에 있어서, 상기 제2 루트와 병렬로 연결된 커패시터는 루트 형성 초기에 방전 상태임을 특징으로 하는 HVDC 시스템의 DC 차단 장치.
제4항에 있어서,
복수의 루트 생성 초기에 제2 루트 형성에 연계되는 제3 스위칭 소자는 닫힘 상태를 유지하고, 기설정된 트립 전류 기반 트립 신호 발생 시 턴온되는 사이리스터에 의해 상기 제 2루트에 흐르는 전류가 제로크로싱(zero crossing) 할 때 개방 상태를 유지함을 특징으로 하는 HVDC 시스템의 DC 차단 장치.
제4항에 있어서, 상기 제3 루트 내 커패시터는 사이리스터가 턴온되어 제2 루트 형성에 연계된 제3 스위칭 소자가 개방 상태인 경우 충전됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치.
제7항에 있어서, 상기 제3 스위칭 소자 개방에 의해 제3 루트에 흐르는 전류는 하기의 식으로 도출됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치.

(여기서,
: 초기 전류,
,
,
,
,
)
전류 흐름 경로가 규정되는 적어도 하나 이상의 루트와 복수의 스위칭 소자를 포함하는 토폴로지(topology)에서 기설정된 주기에 따라 복수의 루트별 전류값을 모니터링하는 과정과,
상기 복수의 루트에서 제1 루트 내 전류값에 대한 기설정된 트립 전류 임계치 초과 여부를 판단하여 임계치가 초과된 경우 트립 신호를 발생하는 과정과,
발생된 상기 트립 신호에 의해 상기 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 제2 스위칭 소자에 병렬 연결되는 사이리스터(thyristor)가 턴온되는 과정과,
상기 사이리스터가 턴온된 토폴로지 내 제2 루트 내 전류를 모니터링하고, 모니터링 결과 영전류 발생 시 상기 제2 스위칭 소자와, 상기 제2 루트 형성에 연계되는 제3 스위칭 소자가 개방되고, 제3 루트 형성에 연계되는 제4 스위칭 소자가 닫히는 과정과,
상기 제3 루트 내 전류를 모니터링하고, 모니터링 결과 영전류 발생 시 제1 스위칭 소자를 개방하는 과정을 포함함을 특징으로 하는 HVDC 시스템의 DC 차단 방법.
제8항에 있어서, 상기 제1 루트는,
복수의 스위칭 소자를 포함하고, DC 선로와 적어도 하나 이상의 AC 네트워크를 상호 연결시키고, 상기 AC 네트워크와 DC 선로 간의 전력 변환을 위한 전류 흐름 경로를 제어함을 특징으로 하는 HVDC 시스템의 DC 차단 방법.
제8항에 있어서, 상기 제3 루트는,
직렬로 연결되어 일대일 페어링된 커패시터와 스위칭 소자가 각각 병렬로 연결되어 형성되며, 상기 복수의 루트 생성 초기에 상기 제2 루트 형성에 연계되는 커패시터는 충전 상태이고, 상기 충전 상태 커패시터에 병렬 연결된 커패시터는 방전된 상태임을 특징으로 하는 HVDC 시스템의 DC 차단 방법.
제10항에 있어서,
상기 제3 루트 내 커패시터는 사이리스터가 턴온되어 제2 루트의 고주파 역전류로 인하여 상기 제1 루트 내 고장전류의 제로크로싱(zero crossing)이 발생 후 제2 스위칭 소자가 개방 상태인 경우 충전됨을 특징으로 하는 HVDC 시스템의 DC 차단 방법.