KR20160034148A - Handler for testing semiconductor device - Google Patents
Handler for testing semiconductor device Download PDFInfo
- Publication number
- KR20160034148A KR20160034148A KR1020140127863A KR20140127863A KR20160034148A KR 20160034148 A KR20160034148 A KR 20160034148A KR 1020140127863 A KR1020140127863 A KR 1020140127863A KR 20140127863 A KR20140127863 A KR 20140127863A KR 20160034148 A KR20160034148 A KR 20160034148A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- support portion
- handler
- semiconductor
- loading
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 생산된 반도체소자의 테스트 시에 사용되는 반도체소자 테스트용 핸들러에 관한 것이다.
The present invention relates to a handler for testing semiconductor devices used in testing semiconductor devices produced.
반도체소자 테스트용 핸들러(이하 '핸들러'라 약칭 함)는 소정의 제조공정을 거쳐 제조된 반도체소자들을 고객트레이(customer tray)로부터 인출한 후 테스터(tester)에 전기적으로 연결하고, 테스트(test)가 종료되면 테스트(test) 결과에 따라 반도체소자를 분류하여 빈 고객트레이로 인입시키는 장비이다.A handler for testing a semiconductor device (hereinafter referred to as a " handler ") is a handler for testing semiconductor devices manufactured through a predetermined manufacturing process from a customer tray, electrically connecting the semiconductor devices to a tester, The semiconductor device is classified according to the test result and is introduced into the empty customer tray.
핸들러는 반도체소자의 종류, 테스트 목적이나 환경 등 그 사용 목적에 따라 대한민국 공개특허 10-2009-0012667호에서 제시된 형태나 10-2002-0077596호에서 제시된 형태 등 다양한 형태로 진화하여 왔다.The handler has evolved into various forms depending on the kind of the semiconductor device, the purpose of test, the environment, and the like, as shown in Korean Patent Laid-open No. 10-2009-0012667 or 10-2002-0077596.
일반적으로 반도체소자는 전기적인 특성이 테스트된다. 그리고 전기적 특성에 대한 테스트가 완료된 반도체소자에 대하여 필요에 따라 2차 테스트가 수행되기도 한다.Semiconductor devices are generally tested for electrical properties. Secondary tests may be performed on semiconductor devices that have been tested for electrical characteristics as needed.
2차 테스트는 전기적인 특성에 대한 테스트 결과에서 불량으로 판정된 반도체소자에 대한 리테스트(retest)일 수도 있고, 전기적인 특성이 아닌 다른 특성에 대한 테스트일 수도 있다. 여기서 전기적인 특성이 아닌 다른 특성에 대한 2차 테스트로서 부팅 테스트를 예로 들 수 있다.The secondary test may be a retest for a semiconductor device determined to be defective in a test result for an electrical characteristic, or may be a test for a characteristic other than an electrical characteristic. An example of a boot test is a secondary test of characteristics other than electrical characteristics.
반도체소자들 중에는 스마트폰을 부팅시키는 기능을 가지는 종류의 것(이하 '부팅용 반도체소자'라 함)이 있다. 부팅용 반도체소자는 전기적 특성 테스트를 거친 후 부팅 기능이 테스트되어야만 한다. 따라서 부팅용 반도체소자의 테스트는 2단계에 걸쳐 이루어진다. 먼저 제1 단계로 전기적 특성을 테스트하고, 제2 단계로 제1 단계에서 양품으로 판정된 부팅용 반도체소자들에 대하여 부팅 기능을 테스트한다. 여기서 제1 단계에서는 전기적 특성 테스트에 필요한 핸들러가 이용되고, 제2 단계에서는 부팅 기능 테스트에 필요한 핸들러가 이용된다.Among the semiconductor devices, there is a type (hereinafter, referred to as 'booting semiconductor device') having a function of booting a smart phone. The bootable semiconductor device must be tested for electrical characteristics and then tested for bootability. Therefore, the test of the semiconductor device for booting is performed in two steps. First, the electrical characteristics are tested as a first step, and as a second step, a booting function is tested for the booting semiconductor devices determined to be good in the first step. Here, a handler necessary for the electrical characteristic test is used in the first step, and a handler necessary for the boot function test is used in the second step.
위와 같이 1차 테스트와 2차 테스트가 동일한 특성에 대한 테스트인 경우에는, 1차 테스트 후 2차 테스트가 수행됨으로써 2차 테스트에 필요한 시간이 더 필요하다.If the primary test and the secondary test are the same characteristics as described above, the secondary test is performed after the primary test, so that more time is required for the secondary test.
또한, 1차 테스트와 2차 테스트가 서로 다른 특성에 대한 테스트인 경우에는, 2개의 핸들러를 이용해야 하기 때문에 1차 테스트 후 2차 테스트용 핸들러로 부팅용 반도체소자를 공급하기 위한 시간과 인력이 필요하다.In addition, when the primary test and the secondary test are tests for different characteristics, it is necessary to use two handlers. Therefore, the time and manpower for supplying the boot semiconductor device to the secondary test handler after the primary test need.
본 발명의 목적은 1차 테스트와 2차 테스트가 자동화된 하나의 공정 내에서 연속적으로 이루어질 수 있는 기술을 제공하는 것이다.
It is an object of the present invention to provide a technique in which the primary test and the secondary test can be carried out continuously in one automated process.
위와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 테스트용 핸들러는, 반도체소자에 대하여 1차 테스트를 지원하는 제1 지원 부분; 및 상기 제1 지원 부분의 지원에 따라 1차 테스트가 완료된 반도체소자에 대하여 2차 테스트를 지원하는 하는 제2 지원 부분; 을 포함하며, 상기 제2 지원 부분은 1차 테스트가 완료된 후 자동화된 공정을 통해 상기 제1 지원 부분으로부터 온 반도체소자들에 대하여 2차 테스트를 지원한다.According to an aspect of the present invention, there is provided a handler for testing a semiconductor device, comprising: a first support part for supporting a first test on a semiconductor device; And a second support portion for supporting a second test for a semiconductor device for which a first test has been completed according to the support of the first support portion; Wherein the second support portion supports a second test on the semiconductor elements from the first support portion through an automated process after the first test is completed.
상기 제1 지원 부분은, 테스트위치를 지나 왕복 이동하며, 1차 테스트가 이루어져야 할 반도체소자들이 안착되는 테스트 셔틀; 고객트레이로부터 상기 테스트 셔틀로 반도체소자를 이동시키는 제1 소자 이동기; 테스트위치에 있는 상기 테스트 셔틀에 안착된 반도체소자를 테스트소켓에 전기적으로 연결시키는 연결기; 1차 테스트가 완료된 반도체소자들을 1차 테스트의 결과에 따라 분류하면서, 반도체소자들을 상기 테스트 셔틀로부터 요구되는 위치들로 이동시키는 제2 소자 이동기; 를 포함한다.The first support portion includes a test shuttle in which the semiconductor elements to be subjected to the first test are seated; A first device mover for moving the semiconductor device from the customer tray to the test shuttle; A connector for electrically connecting the semiconductor device seated in the test shuttle in the test position to the test socket; A second device mover for moving the semiconductor devices from the test shuttle to the required positions while classifying the semiconductor devices subjected to the first test according to the result of the first test; .
상기 제2 소자 이동기는 상기 제1 지원 부분에서 1차 테스트가 완료된 반도체소자들 중 일부를 상기 제2 지원 부분으로 이동시키고, 상기 제2 지원 부분에서 2차 테스트가 완료된 반도체소자들을 2차 테스트의 결과에 따라 분류한다.The second device mover moves some of the semiconductor devices subjected to the first test in the first support portion to the second support portion and transfers the semiconductor devices completed in the second support portion to the second support portion Classify according to the result.
상기 제1 지원 부분은 부팅용 반도체소자의 전기적인 특성에 대한 테스트를 지원하고, 상기 제2 지원 부분은 부팅용 반도체소자의 부팅 기능에 대한 테스트를 지원한다. The first support portion supports testing of the electrical characteristics of the booting semiconductor device and the second support portion supports testing of the booting function of the booting semiconductor device.
상기 제2 지원 부분은, 상기 제1 지원 부분으로부터 오는 반도체소자와 전기적으로 접속됨으로써 반도체소자의 2차 테스트가 이루어질 수 있도록 하는 소켓 모듈; 상기 제1 지원 부분으로부터 오는 반도체소자가 적재되는 적재 모듈; 및 상기 적재 모듈에 적재된 반도체소자를 상기 소켓 모듈에 전기적으로 연결시켜 2차 테스트가 이루어질 수 있게 하고, 2차 테스트가 완료된 반도체소자를 상기 적재 모듈에 적재시키는 연결 모듈; 을 포함한다.The second support portion includes a socket module for enabling a secondary test of the semiconductor device to be made by being electrically connected to the semiconductor element coming from the first support portion; A loading module on which semiconductor elements coming from the first support portion are loaded; And a connection module for electrically connecting the semiconductor device mounted on the stacking module to the socket module to allow a second test to be performed and to load the semiconductor device after the second testing on the stacking module. .
상기 소켓 모듈은 상기 적재 모듈 및 상기 연결 모듈의 하방에 구비된다.The socket module is provided below the stack module and the connection module.
상기 적재 모듈은, 반도체소자가 적재될 수 있는 적재 보트; 상기 적재 보트를 제1 수평 방향으로 이동시키는 제1 보트 이동기; 상기 적재 보트를 제2 수평 방향으로 이동시키는 제2 보트 이동기; 및 상기 적재 보트를 승강시키는 보트 승강기; 를 포함하고, 상기 제1 수평 방향과 상기 제2 수평 방향은 직교한다.The loading module includes: a loading boat on which semiconductor elements can be loaded; A first boat mover for moving the loading boat in a first horizontal direction; A second boat mover for moving the loading boat in a second horizontal direction; And a boat elevator for raising and lowering the loading boat; And the first horizontal direction and the second horizontal direction are orthogonal.
상기 적재 모듈은, 반도체소자가 적재될 수 있는 한 쌍의 적재 보트; 상기 한 쌍의 적재 보트를 제1 수평 방향으로 이동시키는 제1 보트 이동기; 상기 한 쌍의 적재 보트 간의 간격을 제2 수평 방향으로 좁히거나 벌리는 제2 보트 이동기; 및 상기 한 쌍의 적재 보트를 승강시키는 보트 승강기; 를 포함하고, 상기 제1 수평 방향과 상기 제2 수평 방향은 직교한다.The loading module comprises: a pair of loading boats on which semiconductor elements can be loaded; A first boat mover for moving the pair of loading boats in a first horizontal direction; A second boat mover for narrowing or opening the gap between the pair of loading boats in a second horizontal direction; And a boat elevator for raising and lowering the pair of loading boats; And the first horizontal direction and the second horizontal direction are orthogonal.
상기 소켓 모듈은 상기 적재 모듈과 동일 평면상에 나란히 배치될 수 있다.The socket module may be arranged side by side on the same plane as the stacking module.
상기 연결 모듈은, 반도체소자를 파지하는 파지기; 및 상기 파지기를 승강시킴으로써 상기 파지기에 파지된 반도체소자가 상기 소켓 모듈에 전기적으로 연결될 수 있게 하는 승강기; 를 포함한다.The connecting module includes: a holding device for gripping semiconductor elements; And an elevator for elevating and lowering the gripper to allow the semiconductor device held by the gripper to be electrically connected to the socket module; .
상기 제2 지원 부분은 2차 테스트에 의해 등급별로 분류된 반도체소자들 중 일부의 반도체소자들이 적재될 수 있는 적어도 하나 이상의 분류 트레이를 구비한다.
The second support portion includes at least one sorting tray on which semiconductor elements of some of the semiconductor elements classified by the second test can be loaded.
본 발명에 따르면 다음과 같은 효과가 있다.The present invention has the following effects.
첫째, 1차 테스트와 2차 테스트 사이에 인력의 개입이 없어진다.First, there is no human intervention between the primary and secondary tests.
둘째, 1차 테스트와 2차 테스트가 자동화된 하나의 공정 내에서 연속적으로 이루어지기 때문에 처리 시간이 줄어든다. 더 나아가 뒤의 물량에 대한 1차 테스트가 수행되는 동안에 앞의 물량에 대한 2차 테스트가 이루어질 수 있기 때문에 처리 시간이 더욱 줄어든다. Second, the processing time is reduced because the primary and secondary tests are performed continuously within an automated process. Furthermore, the processing time is further reduced since a secondary test for the previous quantity of water can be made while the primary test for the subsequent quantity of water is carried out.
따라서 궁극적으로 생산성이 향상된다.Ultimately, productivity is improved.
특히, 양산 전에 반도체 설계 과정에서 생산되는 소량의 반도체소자에 대하여 간단하게 부팅 테스트를 진행할 수 있기 때문에 부팅 테스트용 대용량 핸들러의 수요를 줄일 수 있어서 테스트를 위한 설비 구축에 필요한 자금을 절약할 수 있다.In particular, since a small amount of semiconductor devices manufactured in the semiconductor design process can be easily booted before the mass production, the demand for the large-capacity handler for the boot test can be reduced, thereby saving money required for the construction of the test equipment.
또한, 제1 지원 부분과 제2 지원 부분이 구성(제2 소자 이동기나 트레이 이송기 등)을 서로 공유할 수 있기 때문에 생산단가를 절감시킬 수 있다.
In addition, since the first support portion and the second support portion can share the configuration (the second element mobile unit, the tray conveyor, and the like) with each other, the production cost can be reduced.
도1은 본 발명의 제1 실시예에 따른 반도체소자 테스트용 핸들러에 대한 개념적인 평면도이다.
도2는 도1의 핸들러에 적용된 제2 지원 부분의 주요 부위에 대한 개략적인 배치도이다.
도3은 도2에서 적재 모듈을 발췌한 발췌도이다.
도4는 도2에서 연결 모듈을 발췌한 발췌도이다.
도5 내지 도11은 도1의 핸들러의 작동을 설명하기 위한 참조도이다.
도12는 도1의 핸들러에서 분류 트레이 부분을 변형한 예이다.
도13은 본 발명이 제2 실시예에 따른 반도체소자 테스트용 핸들러의 제2 지원 부분의 주요 부위에 대한 개략적인 배치도이다.
도14 내지 도16은 도13의 핸들러의 주요 부위에 대한 작동을 설명하기 위한 참조도이다.
1 is a conceptual plan view of a handler for testing semiconductor devices according to a first embodiment of the present invention.
Fig. 2 is a schematic layout diagram of a main portion of a second support portion applied to the handler of Fig. 1;
FIG. 3 is an excerpt of a loading module in FIG. 2; FIG.
Fig. 4 is an excerpt of an excerpt of the connection module in Fig.
Figs. 5 to 11 are reference views for explaining the operation of the handler of Fig. 1. Fig.
Fig. 12 is an example in which the sorting tray portion is modified in the handler of Fig.
Fig. 13 is a schematic layout diagram of a main portion of a second support portion of a handler for testing a semiconductor device according to the second embodiment of the present invention. Fig.
Figs. 14 to 16 are reference views for explaining the operation of the main part of the handler of Fig. 13; Fig.
이하 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다. 설명의 간결함을 위해 중복되는 설명은 생략하거나 압축한다.
Hereinafter, preferred embodiments according to the present invention will be described with reference to the drawings. For the sake of brevity, redundant descriptions are omitted or compressed.
<제1 실시예>≪
도1은 본 발명의 제1 실시예에 따른 핸들러(100)에 대한 개념적인 평면도이다.1 is a conceptual plan view of a
도1에서와 같이 본 발명에 따른 핸들러(100)는 제1 지원 부분(110), 제2 지원 부분(120) 및 제어기(130)를 구비한다.1, the
제1 지원 부분(110)은 1차 테스트인 반도체소자들의 전기적인 특성에 대한 테스트를 지원한다. 본 명세서에서 '지원'이라 함은 테스트될 반도체소자들을 테스터에 전기적으로 연결시키고, 테스트가 완료된 반도체소자들을 테스트 결과에 따라 등급별로 분류하는 작업을 의미한다.The
제1 지원 부분(110)은 한 쌍의 적재판(111a, 111b), 한 쌍의 테스트 셔틀(112a, 112b), 제1 소자 이동기(113), 연결기(114), 제2 소자 이동기(115), 트레이 이송기(116), 공급 스택커(117a), 제1 수납 스택커(117b, 117c, 117d), 제2 수납 스택커(117e), 대기 스택커(117f), 제1 트레이 이동기(118a), 제2 트레이 이동기(118b, 118c, 118d), 제3 트레이 이동기(118e) 및 제4 트레이 이동기(118f)를 포함한다.The
적재판(111a, 111b)에는 부팅용 반도체소자들이 적재될 수 있다. 이러한 적재판(111a, 111b)은 히터를 가질 수 있다. 따라서 적재된 반도체소자들을 전기적인 특성 테스트(이하 '특성 테스트'라 함)에 필요한 온도로 가열시킬 수 있다. 물론, 상온 테스트 시에는 히터의 가동이 중지되며, 필요에 따라서는 하나의 적재판만이 구비될 수도 있고, 3개 이상의 적재판이 구비될 수도 있다.The booting semiconductor elements can be loaded in the
테스트 셔틀(112a, 112b)에는 반도체소자가 적재될 수 있다. 테스트 셔틀(112a, 112b)은 테스트위치(TP)를 지나 좌우 수평 방향으로 왕복 이동(점선 화살표 a1, a2 참조) 가능하다. 마찬가지로 필요에 따라서 테스트 셔틀은 하나만 구비될 수도 있고 3개 이상 구비될 수도 있다.Semiconductor devices may be loaded in the
제1 소자 이동기(113)는 인출위치(WP)에 있는 고객트레이(CT)로부터 반도체소자를 인출한 후 적재판(111a, 111b)에 적재시킨다. 그리고 제1 소자 이동기(113)는 적재판(111a, 111b)에 있는 반도체소자를 테스트위치(TP)를 기준으로 현재 좌측에 위치한 테스트 셔틀(112a, 112b)로 이동시킨다. 물론, 상온 테스트에서는 반도체소자가 적재판(111a, 111b)을 거칠 필요가 없을 수 있으므로, 실시하기에 따라서는 제1 소자 이동기(113)가 인출위치(WP)에 있는 고객트레이(CT)로부터 테스트위치(TP)를 기준으로 현재 좌측 에 위치한 테스트 셔틀(112a, 112b)로 반도체소자를 직접 이동시키도록 구현할 수도 있다. 이상과 같은 작업을 수행할 수 있도록 제1 소자 이동기(113)는 좌우 방향 및 전후 방향으로 이동(점선 화살표 b, c 참조) 가능하게 구비된다.The first element
연결기(114)는 테스트위치(TP)에 있는 테스트 셔틀(112a, 112b)에 적재된 반도체소자를 그 하방의 테스트소켓(TS)에 전기적으로 연결시킨다. 여기서 반도체소자와 테스트소켓(TS) 간의 전기적인 연결은 연결기(114)가 테스트 셔틀(112a, 112b)에 적재된 반도체소자를 하방으로 가압함으로써 이루어진다. 물론, 반도체소자는 테스트소켓(TS)을 통해 테스터에 전기적으로 연결된다.The
제2 소자 이동기(115)는 테스트위치(TP)를 기준으로 현재 우측 편에 위치한 테스트 셔틀(112a, 112b)에 있는 테스트 완료된 반도체소자들을 테스트 결과에 따라 분류하면서 리테스트위치(RP), 인입위치(IP), 고정위치(FP)에 있는 고객트레이(CT)로 인입시킨다. 리테스트위치(RP)는 리테스트(Retest) 대상인 반도체소자가 고객트레이(CT)로 인입되는 위치이다. 인입위치(IP)는 테스트를 통과한 반도체소자가 고객트레이(CT)로 인입되는 위치이다. 고정위치(FP)는 테스트를 통과하거나 리테스트 대상 외의 반도체소자들이 고객트레이(CT)로 인입되는 위치이다. 제2 소자 이동기(150)는 좌우 방향 및 전후 방향으로 이동(점선 화살표 d, e 참조) 가능하게 구비된다. 이를 통해 제2 소자 이동기(150)가 상하 방향으로 이동하여 반도체소자를 파지 또는 해제할 수 있다. 참고로 리테스트위치(RP), 인입위치(IP), 고정위치(FP)의 역할이나 상호 위치는 사용자의 필요에 따라 변경될 수 있다. 그리고 리테스트위치(RP)나 고정위치(FP)는 필요에 따라서 생략될 수도 있다. The
트레이 이송기(116)는 인출위치(WP), 수납위치(AP), 리테스트위치(RP), 인입위치(IP) 및 대기위치(SP) 간에 고객트레이(CT)를 이송시킨다. 이를 위해 트레이 이송기(116)는 좌우 방향으로 이동(점선 화살표 f 참조) 가능하게 구비된다.The
공급 스택커(117a), 제1 수납 스택커(117b, 117c, 117d), 제2 수납 스택커(117e), 대기 스택커(117f)와 같은 스택커들의 구조와 제1 트레이 이동기(118a), 제2 트레이 이동기(118b, 118c, 118d), 제3 트레이 이동기(118e) 및 제4 트레이 이동기(118f)와 같은 트레이 이동기들의 구조는 본 출원인의 선 특허 출원 10-2013-0052809호 및 10-2013-0055510호에 제시된 기술 사항이다. 따라서 이하의 설명에서 그들의 구조 및 작동에 관한 자세한 설명은 생략한다.The structure of the stackers such as the
공급 스택커(117a)는 테스트되어야 할 반도체소자가 적재된 고객트레이(CT)를 수용한다. 이러한 공급 스택커(117a)에 적층된 고객트레이(CT)들은 제1 트레이 이동기(118a)에 의해 한 장씩 인출위치(WP)로 보내진다. 물론 공급 스택커도 2개 이상 구비될 수 있다.The
제1 수납 스택커(117b, 117c, 117d)는 제2 트레이 이동기(118b, 118c, 118d)의 작동에 의해 리테스트위치(RF)나 인입위치(IP)에서 오는 고객트레이(CT)를 수용한다.The
제2 수납 스택커(117e)는 제1 소자 이동기(113)에 의해 인출위치(WP)상에서 적재되어 있던 반도체소자들이 모두 인출된 후 수납위치(AP)를 거쳐 오는 고객트레이(CT)를 수용한다.The
대기 스택커(117f)는 리테스트위치(RP)나 인입위치(IP)로 이송될 고객트레이(CT)가 대기하는 대기위치(SP)로 공급될 빈 고객트레이(CT)들을 수용한다. 즉, 대기 스택커(117f)에 수용 적재된 빈 고객트레이(CT)는 제4 트레이 이동기(118f)에 의해 한 장씩 대기위치(SP)로 이동된다. 그리고 대기위치(SP)에 있는 고객트레이(CT)는 트레이 이송기(116)에 의해 리테스트위치(RP)나 인입위치(IP) 또는 분류위치(CP)로 이송된다.The
제1 트레이 이동기(118a)는 공급 스택커(117a)에 수용 적재되어 있는 고객트레이(CT)를 한 장씩 인출위치(WP)로 보낸다.The
제2 트레이 이동기(118b, 118c, 118d)는 리테스트위치(RF)나 인입위치(IP)에 있는 고객트레이(CT)를 제1 수납 스택커(117b, 117c, 117d)로 가져온다.The
제3 트레이 이동기(118e)는 수납위치(AP)에 있는 고객트레이(CT)를 제2 수납 스택커(117e)로 이동시킨다.The
제4 트레이 이동기(118f)는 대기 스택커(117f)에 수용된 빈 고객트레이(CT)를 한 장씩 대기위치(SP)로 보낸다.
The
한편, 제2 지원 부분(120)은 2차 테스트인 반도체소자들의 부팅 기능에 대한 테스트를 지원한다. 이를 위해 제2 지원 부분(120)은, 도1 및 도2에서와 같이 소켓 모듈(121), 적재 모듈(122), 한 쌍의 연결 모듈(123a, 123b), 5개의 분류 트레이(124a 내지 124e), 제3 수납 스택커(125), 제5 트레이 이동기(126)를 포함한다.On the other hand, the
소켓 모듈(121)은 제1 지원 부분(110)으로부터 오는 반도체소자를 부팅 테스트하기 위해 마련된다. 소켓 모듈(121)은 2개의 연결 소켓(121a, 121b)을 가진다. 반도체소자는 연결 소켓(121a, 121b)에 전기적으로 연결됨으로써 부팅 테스트가 이루어질 수 있다. 여기서 연결 소켓은 실시하기에 따라서 1개만으로 구비될 수도 있고, 3개 이상 구비될 수도 있다. The
적재 모듈(122)은 발췌된 도3에서와 같이 한 쌍의 적재 보트(122a-1, 122a-2), 한 쌍의 제1 보트 이동기(122b-1, 122b-2), 제2 보트 이동기(122c) 및 보트 승강기(122d)를 포함한다.The
한 쌍의 적재 보트(122a-1, 122a-2)는 각각 반도체소자가 안착될 수 있는 2개의 안착홈(AS', AS)이 형성되어 있다. 여기서 하나의 적재 보트(122a-1, 122a-2)에 형성된 2개의 안착홈(AS', AS)은 제1 수평 방향인 좌우 방향(이하 'X축 방향'이라 함)으로 이웃한다. 이러한 한 쌍의 적재 보트(122a-1, 122a-2)는 X축 방향으로 이동 가능하도록 제1 보트 이동기(122b-1, 122b-2)에 결합되어 있다. 물론 필요에 따라서 적재 보트는 1개 또는 3개 이상 구비될 수도 있다.The pair of
한 쌍의 제1 보트 이동기(122b-1, 122b-2)는 한 쌍의 적재 보트(122a-1, 122a-2)를 X축 방향으로 이동시킨다. 이러한 한 쌍의 제1 보트 이동기(122b-1, 122b-2)는 제2 수평 방향인 전후 방향(이하 'Y축 방향'이라 함)으로 이동 가능하도록 제2 보트 이동기(122c)에 결합된다.The pair of
제2 보트 이동기(122c)는 한 쌍의 적재 보트(122a-1, 122a-2) 상호 간의 간격을 Y축 방향으로 좁히거나 벌리기 위해 한 쌍의 제1 보트 이동기(122b-1, 122b-2) 상호 간의 간격을 좁히거나 벌린다. 즉, 제2 보트 이동기(122c)가 작동하면, 한 쌍의 제1 보트 이동기(122b-1, 122b-2)가 상호 반대 방향으로 이동하게 되고, 그에 따라 한 쌍의 제1 보트 이동기(122b-1, 122b-2)에 결합된 한 쌍의 적재 보트(122a-1, 122a-2)가 상호 반대 방향으로 이동함으로써 한 쌍의 적재 보트(122a-1, 122a-2) 상호 간의 간격이 좁아지거나 벌어지게 된다.The
보트 승강기(122d)는 제2 보트 이동기(122c)를 상하 방향(이하 'Z축 방향'이라 함)으로 승강시킴으로써 궁극적으로 한 쌍의 적재 보트(122a-1, 122a-2)를 Z축 방향으로 승강시킨다.The
한 쌍의 연결 모듈(123a, 123b)은 소켓 모듈(121)의 상측에 구비된다. 이러한 한 쌍의 연결 모듈(123a, 123b)은 각각 발췌된 도4에서와 같이 파지기(123a-1, 123b-1) 및 승강기(123a-2, 123b-2)를 포함한다.The pair of
파지기(123a-1, 123b-1)는 반도체소자를 파지하거나 파지를 해제한다. 여기서 파지기(123a-1, 123b-1)는 히터(H)를 구비하고 있어서 파지한 반도체소자를 일정 온도로 가열시킬 수도 있다. 그리고 실시하기에 따라서 히터(H)는 생략될 수도 있고, 탈착 가능하게 구비될 수도 있으며, 테스트 조건에 따라서 온(ON)/오프(OFF) 가능하게 구비될 수도 있다.The
승강기(123a-2, 123b-2)는 파지기(123a-1, 123b-1)를 Z축 방향으로 승강시킨다.The
본 실시예에서는 공간 절약을 위해 소켓 모듈(121)이 적재 보트(122a-1, 122a-2)와 한 쌍의 연결 모듈(123a, 123b)의 하방에 위치하고 있고, 파지기(123a-1, 123b-1)가 수평 이동 없이 승강만 가능하도록 구성된다. 따라서 적재 보트(122a-1, 122a-2)가 제1 수평 방향과 제2 수평 방향으로 이동하고, 승강될 수 있어야 한다. 이에 대해서는 차후 구체적으로 설명한다.In this embodiment, the
5개의 분류 트레이(124a 내지 124e)는 부팅 테스트가 완료된 반도체소자들 중 2 내지 6 등급의 반도체소자들이 적재된다. 참고로 1 등급의 반도체소자는 분류위치(CP)에 있는 고객트레이(CT)에 적재되며, 6 등급에서 1 등급으로 올라갈수록 제품이 더욱 양호해지는 예를 들고 있다. 물론, 실시하기에 따라서는 부팅 테스트가 완료된 반도체소자들을 2개 이상의 등급으로 나누면 족하고, 그에 따라 분류 트레이의 개수도 달라질 수 있다. 즉, 분류 트레이는 실시하기에 따라서 1개 이상 구비될 수 있다. The five
제3 수납 스택커(125)는 분류 위치(CP)에 위치한 고객트레이(CT)를 수납하기 위해 마련된다.The
제5 트레이 이동기(126)는 분류 위치(CP)에 위치한 고객트레이(CT)를 제3 수납 스택커(125)에 수납시킨다.
The
제어기(130)는 제1 지원 부분(110)만이 작동되도록 하거나, 제1 지원 부분(110)과 제2 지원 부분(120)이 함께 작동되도록 제어한다. 따라서 본 발명에 따른 핸들러(100)는 전기적 특성 테스트에만 사용될 수도 있고, 전기적 특성 테스트에 이어 부팅 테스트가 이루어지도록 사용될 수도 있다.
The
계속하여 위와 같은 구성을 가지는 핸들러(100)의 작동 중 1차 테스트(전기적 특성 테스트)와 2차 테스트(부팅 테스트)가 연속적으로 이루어지는 작동에 대하여 설명한다.Subsequently, an operation in which the primary test (electrical characteristic test) and the secondary test (boot test) are continuously performed during the operation of the
먼저, 제1 트레이 이동기(118a)는 공급 스택커(117a)에 적재된 고객트레이(CT)를 한 장씩 인출위치(WP)로 이동시킨다.First, the
제1 소자 이동기(113)는 인출위치(WP)에 있는 고객트레이(CT)로부터 테스트될 반도체소자를 인출하여 적재판(111a, 111b)에 적재시킨다. 그리고 제1 소자 이동기(113)는 적재판(111a, 111b)에 적재된 반도체소자를 테스트위치(TP)를 기준으로 현재 좌측 방향에 위치한 테스트 셔틀(112a, 112b)로 이동 적재시킨다.The first element
테스트될 반도체소자가 적재된 테스트 셔틀(112a, 112b)은 우측으로 이동하여 테스트위치(TP)에 위치된다. 연결기(114)는 테스트위치(TP)의 테스트 셔틀(112a, 112b)에 적재된 반도체소자를 하방으로 가압한다. 따라서 반도체소자는 테스트소켓(TS)에 전기적으로 연결된다. 그리고 반도체소자의 전기적 특성이 테스트된다.The test shuttles 112a and 112b loaded with the semiconductor elements to be tested move to the right and are located at the test position TP. The
테스트가 종료되면 반도체소자와 테스트소켓(TS) 간의 전기적 연결이 해제되고, 테스트 셔틀(112a, 112b)은 우측 방향으로 더 이동한다. 제2 소자 이동기(115)는 테스트위치(TP)를 기준으로 현재 우측 방향에 위치한 테스트 셔틀(112a, 112b)로부터 테스트가 완료된 반도체소자를 인출한다. 그리고 제2 소자 이동기(115)는 반도체소자들을 테스트 결과에 따라 분류하면서 리테스트위치(RP), 인입위치(IP) 및 고정위치(FP)에 있는 고객트레이(CT)로 인입시킨다. 여기서 제2 소자 이동기(115)는 테스트 셔틀(112a, 112b)에 적재된 반도체소자들 중 양품으로 판정된 반도체소자들의 일부를 샘플링하여 제2 지원 부분(120)으로 이동시키기도 한다.When the test is completed, the electrical connection between the semiconductor element and the test socket (TS) is released, and the test shuttles (112a, 112b) move further to the right. The second device
한편, 인출위치(WP)에서 적재되어 있던 반도체소자들이 모두 인출된 고객트레이(CT)는 트레이 이송기(116)에 의해 수납위치(AP)로 이송된다. 그리고 수납위치(AP)에 있는 고객트레이(CT)는 제3 트레이 이동기(118e)에 의해 제2 수납 스택커(117e)로 이동 수납된다.On the other hand, the customer tray (CT) from which the semiconductor elements loaded in the draw-out position (WP) are all drawn is conveyed to the receiving position (AP) by the tray conveyor (116). And the customer tray CT in the storage position AP is moved to and stored in the
또한, 리테스트위치(RP) 및 인입위치(IP)에 있는 고객트레이(CT)에 반도체소자가 모두 채워지면, 리테스트위치(RP) 및 인입위치(IP)에 있는 고객트레이(CT)는 제2 트레이 이동기(118b, 118c, 118d)에 의해 제1 수납 스택커(117b, 117c, 117d)로 이동 수납된다. 이에 따라 리테스트위치(RP)나 인입위치(IP)로부터 고객트레이(CT)가 제거된다. 제4 트레이 이동기(118f)는 미리 대기 스택커(117f)로부터 대기 위치(SP)로 빈 고객트레이(CT)를 보낸다. 그리고 대기위치(SP)에 있는 빈 고객트레이(CT)는 트레이 이송기(116)에 의해 리테스트위치(RP)나 인입위치(IP)로 이송된다. 실시하기에 따라서는 인출위치(WP)에 있는 빈 고객트레이(CT)가 트레이 이송기(116)에 의해 대기위치(SP)로 이송되어질 수도 있고, 인출위치(WP)에 있는 빈 고객트레이(CT)가 리테스트위치(RP)나 인입위치(IP)로 직접 이송되어질 수도 있다. 또한, 트레이 이송기(116)는 인출위치(WP)나 대기위치(SP)에 있는 빈 고객 트레이(CT)를 분류 위치(CP)로 이송시킬 수도 있다.
Further, when all the semiconductor elements are filled in the customer tray CT at the retest position RP and at the retracted position IP, the customer tray CT at the retest position RP and the retracted position IP, 117c, and 117d by the first and
이어서 제2 소자 이동기(150)에 의해 테스트 셔틀(112a, 112b)로부터 샘플링되어 제2 지원 부분(120)으로 이동된 반도체소자의 부팅 테스트에 대하여 설명한다.Next, a boot test of the semiconductor device sampled from the
제2 지원 부분(120)에 의한 부팅 테스트는 제2 소자 이동기(115)가 도5에서와 같이 테스트 셔틀(112a, 112b)로부터 샘플링 한 2개의 반도체소자(D)를 적재 보트(122a-1, 122a-2)의 좌측 안착홈(AS')에 적재시키면서 시작된다.The booting test by the
도5의 상태에서 보트 승강기(122d)가 작동하여 도6에서와 같이 제2 보트 이동기(122c)를 하강시킨다. 이에 따라 제2 보트 이동기(122c)에 결합된 제1 보트 이동기(122b-1, 122b-2) 및 적재 보트(122a-1, 122a-2)가 하강한다.In the state of Fig. 5, the
도6의 상태에서 제2 보트 이동기(122c)가 작동하여 도7에서와 같이 한 쌍의 적재 보트(122a-1, 122a-2) 상호 간의 간격을 벌린다. 이와 같이 한 쌍의 적재 보트(122a-1, 122a-2) 상호 간의 간격이 벌려짐으로써 한 쌍의 적재 보트(122a-1, 122a-2)에 적재된 반도체소자(D)들이 한 쌍의 연결 모듈(123a, 123b)에 의해 적절히 파지되거나, 한 쌍의 연결 모듈(123a, 123b)에 파지된 반도체소자들이 한 쌍의 적재 보트(122a-1, 122a-2)의 안착홈(AS', AS)에 적절히 놓여 질 수 있다.In the state shown in Fig. 6, the
도7의 상태가 되면, 도8에서와 같이 연결 모듈(123a, 123b)의 파지기(123a-1, 123b-1)가 정해진 소정 거리를 하강하여 미리 부팅 테스트가 완료된 2개의 반도체소자(D)를 한 쌍의 적재 보트(122a-1, 122a-2)의 우측 안착홈(AS)에 적재시킨 후 소정 거리 상승한다.7, the
도8의 상태에서 제1 보트 이동기(122b-1, 122b-2)가 작동하여 도9에서와 같이 적재 보트(122a-1, 122a-2)를 우측 방향으로 이동시킨다.In the state of FIG. 8, the
도9의 상태가 되면, 도10에서와 같이 연결 모듈(123a, 123b)의 파지기(123a-1, 123b-1)가 정해진 소정 거리를 하강하여 적재 보트(122a-1, 122a-2)의 좌측 안착홈(AS')에 적재되어 있던 반도체소자(D)를 파지한 후 소정 거리 상승한다.9, the
도10의 상태에서 한 쌍의 적재 보트(122a-1, 122a-2)는 상호 간의 간격이 좁혀진 후 도11에서와 같이 상승한다. 이 때, 구성들 간의 간섭을 고려하여 적재 보트(122a-1, 122a-2)의 구동 순서를 설정할 수 있다. 예를 들어 설정 방법에 따라서는 적재 보트(122a-1, 122a-2) 간의 간격이 좁혀지면서 상승하도록 구현될 수 있는 것이다.In the state of FIG. 10, the pair of
위와 같이 적재 보트(122a-1, 122a-2)가 Z축으로 승강하도록 구현된 이유는 소켓 모듈(121)을 적재 보트(122a-1, 122a-2)의 하방에 구성시킴으로써 장비의 전체 크기를 최소화하여 공간을 절약하기 위함이다. 즉, 도5 내지 도11의 작동 도면에서 확인되듯, 소켓 모듈(121)이 적재 보트(122a-1, 122a-2)의 하방에 위치하기 때문에 적재 보트(122a-1, 122a-2)가 승강되도록 구현된 것이며, 연결 모듈(123a, 123b)의 파지기(123a-1, 123b-1)가 Z측 방향으로만 승강 이동하기 때문에 적재 보트(122a-1, 122a-2)가 X축 방향으로 이동하는 것이다.The reason why the
또한, 소켓 모듈(121)의 크기는 다양하므로 연결 소켓(121a, 121b)이 교환될 수 있어야 한다. 이 때, 가장 큰 연결 소켓(121a, 121b)을 기준으로 할 때에도 그 상방에 연결 모듈(123a, 123b)의 파지기(123a-1, 123b-1)가 위치되어야 하기 때문에, 적재 보트(122a-1, 122a-2)가 Y축 방향으로 좁혀지거나 벌어지게 구현되었다. 따라서 파지기(123a-1, 123b-1)가 존재하는 위치 아래에 적재 보트(122a-1, 122a-2)의 안착홈(AS', AS)이 위치할 수 있도록 적재 보트(122a-1, 122a-2) 간의 간격이 Y축 방향으로 넓혀지거나 좁혀질 수 있다.Also, since the size of the
위와 같은 적재 모듈(122)과 연결 모듈(123a, 123b)의 구조 및 동작은 좁은 공간을 효율적으로 사용하면서도 다른 구성들과의 간섭을 방지할 수 있게 한다.The structure and operation of the
그리고 제2 소자 이동기(115)는 부팅 테스트가 완료된 후 도11에서와 같이 한 쌍의 적재 보트(122a-1, 122a-2)에 적재된 상태로 상승한 반도체소자(D)들을 부팅 테스트의 결과에 따라 등급별로 분류하여 분류위치(CP)에 있는 고객트레이(CT)나 분류 트레이(124a 내지 124e)로 이동 적재시킨다.After the booting test is completed, the
또한, 도11에서와 같이 연결 모듈(123a, 123b)의 파지기(123a-1, 123b-1)는 하강함으로써 파지한 반도체소자(D)가 연결 소켓(121a, 121b)에 전기적으로 연결되게 한다. 물론, 연결 소켓(121a, 121b)에 연결된 반도체소자(D)에 대해서는 부팅 테스트가 수행된다. 물론, 본 실시예에서는 2차 테스트가 부팅테스트인 예를 들어 설명하고 있으나, 2차 테스트는 1차 테스트와 동일한 전기적 특성 테스트이거나 또 다른 테스트일 수 있다.11, the
참고로 도5에서와 같이 한 쌍의 적재 보트(122a-1, 122a-2)는 상호 좁혀진 상태에서 승강하고, 도11에서와 같이 한 쌍의 파지기(123a-1, 123b-1)도 한 쌍의 적재 보트(122a-1, 122a-2) 간의 간격이 좁혀져 있는 상태에서 하강하기 때문에, 연 연결 모듈(123a, 123b)이 적재 보트(122a-1, 122a-2)의 승강을 방해할 수 없고, 파지기(123a-1, 123b-1)가 하강하는 것에 대하여 적재 보트(122a-1, 122a-2)가 방해물로 작용할 수도 없다.
As shown in FIG. 5, the pair of
도12는 도1과는 다른 구조로 분류 트레이(124a' 내지 124e')가 구비되는 예를 보여주고 있다. 도12의 예에서는 분류 트레이(124a' 내지 124e')가 회전 테이블(127')에 고정되고, 회전 테이블(127')은 회전기(128')에 의해 회전될 수 있게 구비된다. 이러한 경우 부팅 테스트 결과에 따라 분류되는 반도체소자의 등급에 따라 회전 테이블(127')이 회전함으로써 제2 소자 이동기(115)의 동작을 단순하게 설계할 수 있는 이점이 있다.FIG. 12 shows an example in which the
참고로 분류 트레이의 경우 2차 테스트를 거친 반도체소자의 개수 및 분류의 등급수에 따라 그 크기와 모양은 달라 질 수 있다. 그에 따라 한정된 공간 속에서의 배치도 얼마든지 달라질 수 있는 것이다. 즉, 분류 트레이의 경우 생략될 수도 있고, 하나만 존재할 수도 있으며, 둘 이상으로 구비될 수도 있다.
For reference, the size and shape of the sorting tray may vary depending on the number of semiconductor devices subjected to the second test and the number of classes of the sorting. Accordingly, the arrangement in a limited space can be changed as much as possible. That is, in the case of the classification tray, it may be omitted, there may be only one, or two or more may be provided.
<제2 실시예>≪
도13은 본 발명의 제2 실시예에 따른 핸들러의 제2 지원 부분의 주요 부위에 대한 개략적인 사시도이다.13 is a schematic perspective view of a main portion of a second support portion of a handler according to a second embodiment of the present invention;
도13에서와 같이 제2 지원 부분의 주요 부위는 소켓 모듈(221), 적재 모듈(222) 및 연결 모듈(223a, 223b)을 포함한다.13, the main portion of the second support portion includes a
소켓 모듈(221)은 제1 지원 부분(제1 실시예의 제1 지원 부분과 기능 및 작용이 동일하며, 도13에서는 생략되어 있음)으로부터 오는 반도체소자를 부팅 테스트하기 위해 마련된다. 소켓 모듈(221)은 제1 실시예에서와 동일하다. 다만, 본 실시예에서는 소켓 모듈(221)이 적재 모듈(222)의 우측에 구비된다. 즉, 본 실시예에서는 소켓 모듈(221)과 적재 모듈(222)이 동일 평면상에 나란히 배치된다.The
물론, 본 실시예서도 2차 테스트를 부팅 테스트로 설명하고 있으나, 2차 테스트는 1차 테스트와 같은 전기적 특성 테스트이거나 또 다른 테스트일 수 있다.Of course, this embodiment also describes the secondary test as a boot test, but the secondary test may be an electrical characteristic test such as a primary test or another test.
적재 모듈(222)은 고정된 2개의 적재 보트(222a-1, 222a-2)를 구비한다. 그리고 2개의 적재 보트(222a-1, 222a-2)는 각각 반도체소자(D)가 안착될 수 있는 2개의 안착홈(AS', AS)이 형성되어 있다.The
한 쌍의 연결 모듈(223a, 223b)은 소켓 모듈(221)과 적재 모듈(222)의 상측에 구비된다. 이러한 한 쌍의 연결 모듈(223a, 223b)은 각각 파지기(223a-1, 223b-1), 승강기(223a-2, 223b-2) 및 수평 이동기(223a-3, 223b-3)를 포함한다.The pair of
파지기(223a-1, 223b-1)는 반도체소자를 파지하거나 파지를 해제한다. 물론, 제1 실시예에서와 같이 파지기(223a-1, 223b-1)에는 히터가 구비될 수 있다.The
승강기(223a-2, 223b-2)는 파지기(223a-1, 223b-1)를 Z축 방향으로 승강시킨다.The
수평 이동기(223a-3, 223b-3)는 파지기(223a-1, 223b-1)를 X축 방향으로 이동시킨다.The
위의 주요 부위 외에 제2 지원 부분의 나머지 구성들은 제1 실시예에서와 동일하다.In addition to the above main portions, the remaining configurations of the second support portion are the same as those in the first embodiment.
계속하여 위와 같은 주요 부위의 동작에 대하여 설명한다.Subsequently, the operation of the main part will be described.
도13에서와 같이 제1 지원 부분으로부터 온 반도체소자(D)는 적재 보트(222a-1, 222a-2)의 좌측 안착홈(AS')에 적재되고, 도14에서와 같이 연결 모듈(223a, 223b)은 2차 테스트(부팅 테스트)가 완료된 반도체소자(D)를 적재 보트(222a-1, 222a-2)의 우측 안착홈(AS)에 적재시킨다.13, the semiconductor element D from the first support portion is mounted on the left seating groove AS 'of the
도14의 상태에서 파지기(223a-1, 223b-1)가 좌측으로 이동하여 적재 보트(222a-1, 222a-2)의 좌측 안착홈(AS')에 적재된 반도체소자(D)를 파지한 후, 도15에서와 같이 우측으로 이동한다.The
도15의 상태에서 파지기(223a-1, 223b-1)가 하강하여 도16에서와 같이 파지한 반도체소자(D)가 소켓 모듈(221)에 전기적으로 연결되게 한다. 그리고 제2 테스트가 수행된다.15, the
한편, 적재 보트(222a-1, 222a-2)의 우측 안착홈(AS)에 적재된 반도체소자(D)는 2차 테스트의 결과에 따라 제1 소자 이동기에 의해 고객트레이나 분류 트레이로 이동된다.
On the other hand, the semiconductor elements D loaded in the right seating grooves AS of the
위와 같은 제1 실시예 및 제2 실시예 외에도 제2 지원 부분의 소켓 모듈, 적재 모듈, 연결 모듈은 다양한 배치 및 형태로 변형될 수 있을 것이다.In addition to the first and second embodiments, the socket module, the loading module, and the connecting module of the second support portion may be modified in various arrangements and forms.
이상의 설명은 1차 테스트가 전기적 특성 테스트이고, 2차 테스트가 부팅 테스트인 예를 들어 설명했다. 그러나 실시하기에 따라서는 1차 테스트와 2차 테스트 모두가 전기적 특성 테스트로 구현될 수도 있고, 2차 테스트가 부팅 이외의 다른 기능에 대한 테스트로 구현될 수도 있다.The above description has described an example in which the primary test is an electrical characteristic test and the secondary test is a boot test. However, depending on the implementation, both the primary test and the secondary test may be implemented as electrical characteristic tests, and the secondary tests may be implemented as tests for other functions than booting.
또한, 위의 실시예는 1차 테스트 후 샘플링된 반도체소자들에 대해서만 2차 테스트를 진행하고 있지만, 실시하기에 따라서는 1차 테스트된 모든 반도체소자들에 대해서 2차 테스트를 진행하도록 구현될 수도 있다.In the above embodiment, the second test is performed only on the sampled semiconductor devices after the first test, but it may be implemented to conduct the second test on all the semiconductor devices tested first have.
따라서 상술한 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, And the scope of the present invention should be understood as the scope of the following claims and their equivalents.
100 : 반도체소자 테스트용 핸들러
110 : 제1 지원 부분
112a, 112b : 테스트 셔틀
113 : 제1 소자 이동기
114 : 연결기
115 : 제2 소자 이동기
120 : 제2 지원 부분
121 : 소켓 모듈
122 : 적재 모듈
122a-1, 122a-2 : 적재 보트
122b-1, 122b-2 : 제1 보트 이동기
122c : 제2 보트 이동기
122d : 보트 승강기
123a, 123b : 연결 모듈
124a 내지 124e, 124a' 내지 124e' : 분류 트레이
127' : 회전 테이블
128' : 회전기100: Handler for semiconductor device test
110: first support portion
112a, 112b: test shuttle 113: first device mobile station
114: connector 115: second device mobile unit
120: second support portion
121: Socket module
122: Stacking module
122a-1, 122a-2: Loading boat
122b-1, 122b-2: a first boat mover
122c: second boat mover
122d: boat lift
123a, 123b: connection module
124a to 124e, 124a 'to 124e': sorting tray
127 ': Rotary table 128': Rotor
Claims (11)
상기 제1 지원 부분의 지원에 따라 1차 테스트가 완료된 반도체소자에 대하여 2차 테스트를 지원하는 하는 제2 지원 부분; 을 포함하며,
상기 제2 지원 부분은 1차 테스트가 완료된 후 자동화된 공정을 통해 상기 제1 지원 부분으로부터 온 반도체소자들에 대하여 2차 테스트를 지원하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.A first support portion for supporting a first test for a semiconductor device; And
A second support portion for supporting a secondary test for a semiconductor device for which a first test has been completed according to the support of the first support portion; / RTI >
Wherein the second support portion supports a secondary test on the semiconductor elements from the first support portion via an automated process after the first test is completed
Handler for testing semiconductor devices.
상기 제1 지원 부분은,
테스트위치를 지나 왕복 이동하며, 1차 테스트가 이루어져야 할 반도체소자들이 안착되는 테스트 셔틀;
고객트레이로부터 상기 테스트 셔틀로 반도체소자를 이동시키는 제1 소자 이동기;
테스트위치에 있는 상기 테스트 셔틀에 안착된 반도체소자를 테스트소켓에 전기적으로 연결시키는 연결기;
1차 테스트가 완료된 반도체소자들을 1차 테스트의 결과에 따라 분류하면서, 반도체소자들을 상기 테스트 셔틀로부터 요구되는 위치들로 이동시키는 제2 소자 이동기; 를 포함하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.The method according to claim 1,
Wherein the first support portion comprises:
A test shuttle which reciprocates past the test location and on which the semiconductor elements to be subjected to the primary test are seated;
A first device mover for moving the semiconductor device from the customer tray to the test shuttle;
A connector for electrically connecting the semiconductor device seated in the test shuttle in the test position to the test socket;
A second device mover for moving the semiconductor devices from the test shuttle to the required positions while classifying the semiconductor devices subjected to the first test according to the result of the first test; ≪ RTI ID = 0.0 >
Handler for testing semiconductor devices.
상기 제2 소자 이동기는 상기 제1 지원 부분에서 1차 테스트가 완료된 반도체소자들 중 일부를 상기 제2 지원 부분으로 이동시키고, 상기 제2 지원 부분에서 2차 테스트가 완료된 반도체소자들을 2차 테스트의 결과에 따라 분류하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.3. The method of claim 2,
The second device mover moves some of the semiconductor devices subjected to the first test in the first support portion to the second support portion and transfers the semiconductor devices completed in the second support portion to the second support portion Characterized in that it is classified according to the result
Handler for testing semiconductor devices.
상기 제1 지원 부분은 부팅용 반도체소자의 전기적인 특성에 대한 테스트를 지원하고,
상기 제2 지원 부분은 부팅용 반도체소자의 부팅 기능에 대한 테스트를 지원하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.The method according to claim 1,
The first support portion supports testing of the electrical characteristics of the booting semiconductor device,
Characterized in that the second support portion supports testing of the boot function of the booting semiconductor component
Handler for testing semiconductor devices.
상기 제2 지원 부분은,
상기 제1 지원 부분으로부터 오는 반도체소자와 전기적으로 접속됨으로써 반도체소자의 2차 테스트가 이루어질 수 있도록 하는 소켓 모듈;
상기 제1 지원 부분으로부터 오는 반도체소자가 적재되는 적재 모듈; 및
상기 적재 모듈에 적재된 반도체소자를 상기 소켓 모듈에 전기적으로 연결시켜 2차 테스트가 이루어질 수 있게 하고, 2차 테스트가 완료된 반도체소자를 상기 적재 모듈에 적재시키는 연결 모듈; 을 포함하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.The method according to claim 1,
The second support portion comprises:
A socket module that is electrically connected to the semiconductor device from the first support portion so that a secondary test of the semiconductor device can be performed;
A loading module on which semiconductor elements coming from the first support portion are loaded; And
A connection module for electrically connecting the semiconductor device loaded on the stacking module to the socket module to allow a secondary test to be performed and to load the semiconductor device after the secondary testing on the stacking module; ≪ RTI ID = 0.0 >
Handler for testing semiconductor devices.
상기 소켓 모듈은 상기 적재 모듈 및 상기 연결 모듈의 하방에 구비되는 것을 특징으로 하는
반도체소자 테스트용 핸들러.6. The method of claim 5,
Wherein the socket module is provided below the loading module and the connecting module
Handler for testing semiconductor devices.
상기 적재 모듈은,
반도체소자가 적재될 수 있는 적재 보트;
상기 적재 보트를 제1 수평 방향으로 이동시키는 제1 보트 이동기;
상기 적재 보트를 제2 수평 방향으로 이동시키는 제2 보트 이동기; 및
상기 적재 보트를 승강시키는 보트 승강기; 를 포함하고,
상기 제1 수평 방향과 상기 제2 수평 방향은 직교하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.The method according to claim 6,
Wherein the loading module comprises:
A loading boat on which semiconductor elements can be loaded;
A first boat mover for moving the loading boat in a first horizontal direction;
A second boat mover for moving the loading boat in a second horizontal direction; And
A boat elevator for raising and lowering the loading boat; Lt; / RTI >
Wherein the first horizontal direction and the second horizontal direction are orthogonal to each other
Handler for testing semiconductor devices.
상기 적재 모듈은,
반도체소자가 적재될 수 있는 한 쌍의 적재 보트;
상기 한 쌍의 적재 보트를 제1 수평 방향으로 이동시키는 제1 보트 이동기;
상기 한 쌍의 적재 보트 간의 간격을 제2 수평 방향으로 좁히거나 벌리는 제2 보트 이동기; 및
상기 한 쌍의 적재 보트를 승강시키는 보트 승강기; 를 포함하고,
상기 제1 수평 방향과 상기 제2 수평 방향은 직교하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.The method according to claim 6,
Wherein the loading module comprises:
A pair of loading boats on which semiconductor elements can be loaded;
A first boat mover for moving the pair of loading boats in a first horizontal direction;
A second boat mover for narrowing or opening the gap between the pair of loading boats in a second horizontal direction; And
A boat elevator for raising and lowering the pair of loading boats; Lt; / RTI >
Wherein the first horizontal direction and the second horizontal direction are orthogonal to each other
Handler for testing semiconductor devices.
상기 소켓 모듈은 상기 적재 모듈과 동일 평면상에 나란히 배치되는 것을 특징으로 하는
반도체소자 테스트용 핸들러.6. The method of claim 5,
Characterized in that the socket module is arranged side by side on the same plane as the stacking module
Handler for testing semiconductor devices.
상기 연결 모듈은,
반도체소자를 파지하는 파지기; 및
상기 파지기를 승강시킴으로써 상기 파지기에 파지된 반도체소자가 상기 소켓 모듈에 전기적으로 연결될 수 있게 하는 승강기; 를 포함하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.6. The method of claim 5,
The connection module includes:
A gripper for gripping semiconductor elements; And
An elevator for elevating and lowering the gripper to allow the semiconductor device held by the gripper to be electrically connected to the socket module; ≪ RTI ID = 0.0 >
Handler for testing semiconductor devices.
상기 제2 지원 부분은 2차 테스트에 의해 등급별로 분류된 반도체소자들 중 일부의 반도체소자들이 적재될 수 있는 적어도 하나 이상의 분류 트레이를 구비하는 것을 특징으로 하는
반도체소자 테스트용 핸들러.
6. The method of claim 5,
Characterized in that the second support portion comprises at least one sorting tray on which semiconductor elements of some of the semiconductor elements classified by grade by the secondary test can be loaded
Handler for testing semiconductor devices.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20140125226 | 2014-09-19 | ||
KR1020140125226 | 2014-09-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160034148A true KR20160034148A (en) | 2016-03-29 |
KR102189388B1 KR102189388B1 (en) | 2020-12-11 |
Family
ID=55661973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140127863A KR102189388B1 (en) | 2014-09-19 | 2014-09-24 | Handler for testing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102189388B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018143668A1 (en) * | 2017-01-31 | 2018-08-09 | (주)제이티 | Element sorting device |
KR20200122266A (en) | 2020-09-16 | 2020-10-27 | 주식회사 쎄믹스 | Apparatus for inspecting semiconductor devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006090748A (en) * | 2004-09-21 | 2006-04-06 | Seiko Epson Corp | Device inspection apparatus and device inspection method |
KR20120114809A (en) * | 2011-04-08 | 2012-10-17 | 세크론 주식회사 | Method of inspecting light-emitting devices |
KR20130051731A (en) * | 2011-11-10 | 2013-05-21 | 삼성전자주식회사 | Method of testing an object and apparatus for performing the same |
KR20140078015A (en) * | 2012-12-14 | 2014-06-25 | 삼성전자주식회사 | System for testing a semiconductor module |
-
2014
- 2014-09-24 KR KR1020140127863A patent/KR102189388B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006090748A (en) * | 2004-09-21 | 2006-04-06 | Seiko Epson Corp | Device inspection apparatus and device inspection method |
KR20120114809A (en) * | 2011-04-08 | 2012-10-17 | 세크론 주식회사 | Method of inspecting light-emitting devices |
KR20130051731A (en) * | 2011-11-10 | 2013-05-21 | 삼성전자주식회사 | Method of testing an object and apparatus for performing the same |
KR20140078015A (en) * | 2012-12-14 | 2014-06-25 | 삼성전자주식회사 | System for testing a semiconductor module |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018143668A1 (en) * | 2017-01-31 | 2018-08-09 | (주)제이티 | Element sorting device |
KR20200122266A (en) | 2020-09-16 | 2020-10-27 | 주식회사 쎄믹스 | Apparatus for inspecting semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
KR102189388B1 (en) | 2020-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101811662B1 (en) | Handler for testing semiconductor device and test supportion method of the same | |
US10730705B2 (en) | Loading and unloading device for a solid state disk test system | |
CN101234382A (en) | System for sorting packaged chips and method for sorting packaged chips | |
KR102269567B1 (en) | Sorting Apparatus for Semiconductor Device | |
KR102401058B1 (en) | Sorting Apparatus for Semiconductor Device | |
TWI782566B (en) | Handling system for testing electric component and adapter for mounting electronic component | |
KR20230165173A (en) | Device handler | |
KR102561144B1 (en) | Picking apparatus for handler supporting test of electronic components | |
CN102274828A (en) | Opener for test handler | |
KR20190061291A (en) | Handler for testing electronic components testpicking and method of operating the same | |
KR102120713B1 (en) | Handler for testing semiconductor device | |
KR20160034148A (en) | Handler for testing semiconductor device | |
KR100401014B1 (en) | Test Handler | |
KR100295774B1 (en) | sorting handler for burn-in test | |
KR20120108678A (en) | Device inspection apparatus | |
KR102214037B1 (en) | Electric device loading equipment | |
KR20100000270A (en) | Unit for transferring customer trays and test handler having the unit for transferring customer trays | |
KR20100105972A (en) | Test handler and device transferring apparatus thereof | |
KR102145306B1 (en) | Equipment for testing electronic device | |
TWI412762B (en) | Sorting apparatus for semiconductor device | |
KR102058442B1 (en) | Tray transfer for handler and handler | |
KR102010276B1 (en) | Handler for testing semiconductor device | |
KR20210094419A (en) | Handler for testing electronic components | |
KR20020058471A (en) | Multistacker for handler | |
KR20200057201A (en) | Handler for testing electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |