KR20160018628A - 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법 - Google Patents

싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20160018628A
KR20160018628A KR1020160010949A KR20160010949A KR20160018628A KR 20160018628 A KR20160018628 A KR 20160018628A KR 1020160010949 A KR1020160010949 A KR 1020160010949A KR 20160010949 A KR20160010949 A KR 20160010949A KR 20160018628 A KR20160018628 A KR 20160018628A
Authority
KR
South Korea
Prior art keywords
unit substrate
singulated unit
singulated
semiconductor device
semiconductor die
Prior art date
Application number
KR1020160010949A
Other languages
English (en)
Other versions
KR101849447B1 (ko
Inventor
김근수
안병준
이춘흥
김진영
강대병
아만드 로저 세인트
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Publication of KR20160018628A publication Critical patent/KR20160018628A/ko
Application granted granted Critical
Publication of KR101849447B1 publication Critical patent/KR101849447B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명의 일 실시예는 반도체 디바이스 및 그 제조 방법에 관한 것으로, 해결하고하고자 하는 기술적 과제는 양품의 싱귤레이티드 유닛 서브스트레이트만을 이용하여 반도체 디바이스를 제조함으로써 제조 수율을 향상시키는데 있다.
이를 위해 본 발명은 상면 및 하면에 형성된 회로패턴을 포함하는 싱귤레이티드 유닛 서브스트레이트; 상기 싱귤레이티드 유닛 서브스트레이트의 상면에 접속된 반도체 다이; 및, 상기 반도체 다이를 인캡슐레이션하고, 상기 싱귤레이티드 유닛 서브스트레이트의 상면을 덮는 인캡슐란트를 포함하고, 상기 싱귤레이티드 유닛 서브스트레이트의 상면 및 하면 사이의 상기 싱귤레이티드 유닛 서브스트레이트의 측면이 상기 인캡슐란트의 측면과 동일한 평면이 되도록 절단된 반도체 디바이스 및 그 제조 방법을 개시한다.

Description

싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법{Semiconductor device using singulated unit substrate and manufacturing method thereof}
본 발명의 일 실시예는 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 디바이스의 제조 방법은 서브스트레이트의 준비 단계, 서브스트레이트에 반도체 다이를 전기적으로 접속하는 단계, 반도체 다이를 인캡슐란트로 인캡슐레이션하는 단계, 서브스트레이트에 솔더볼을 본딩하는 단계, 및 서브스트레이트를 소잉 또는 절단하여 낱개의 반도체 디바이스로 분리하는 단계를 포함한다.
여기서, 통상의 서브스트레이트는 양품 유닛과 불량 유닛으로 이루어진다. 즉, 서브스트레이트는 반도체 다이가 각각 전기적으로 접속되는 다수의 유닛으로 이루어지는데, 이러한 유닛이 양품 유닛과 불량 유닛으로 구별된다.
이러한 불량 유닛에는 반도체 다이가 접속되지 않지만, 일례로 갱 몰딩 방식에서 인캡슐란트가 제공됨으로써, 서브스트레이트 중 불량 유닛은 반도체 디바이스의 생산 수율을 저하시킬 뿐만 아니라 불필요한 자재의 소비를 유발한다.
본 발명의 일 실시예는 양품의 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법를 제공한다.
본 발명의 일 실시예에 따른 반도체 디바이스는 상면 및 하면에 형성된 회로패턴을 포함하는 싱귤레이티드 유닛 서브스트레이트; 상기 싱귤레이티드 유닛 서브스트레이트의 상면에 접속된 반도체 다이; 및, 상기 반도체 다이를 인캡슐레이션하고, 상기 싱귤레이티드 유닛 서브스트레이트의 상면을 덮는 인캡슐란트를 포함하고, 상기 싱귤레이티드 유닛 서브스트레이트의 상면 및 하면 사이의 상기 싱귤레이티드 유닛 서브스트레이트의 측면이 상기 인캡슐란트의 측면과 동일한 평면이 되도록 절단된다.
상기 반도체 다이는 솔더 범프를 통하여 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속될 수 있다.
솔더 볼이 상기 싱귤레이티드 유닛 서브스트레이트의 하면에 형성된 회로패턴에 형성될 수 있다.
언더필이 상기 반도체 다이 및 상기 싱귤레이티드 유닛 서브스트레이트의 상면 사이에 형성될 수 있다.
상기 싱귤레이티드 유닛 서브스트레이트는 상기 싱귤레이티드 유닛 서브스트레이트의 상면과 하면에 형성된 회로패턴을 전기적으로 연결하는 도전성 비아를 포함할 수 있다.
상기 싱귤레이티드 유닛 서브스트레이트의 상면과 하면에 형성된 회로패턴은 절연층에 의해 분리될 수 있다.
본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 상호간 이격된 다수의 싱귤레이티드 유닛 서브스트레이트를 캐리어 상에 위치시키는 단계; 상기 다수의 싱귤레이티드 유닛 서브스트레이트에 각각 반도체 다이를 접속하는 단계; 상기 반도체 다이 및 상기 다수의 싱귤레이티드 유닛 서브스트레이트를 인캡슐란트로 인캡슐레이션하는 단계; 상기 다수의 싱귤레이티드 유닛 서브스트레이트의 하면이 노출되도록 상기 캐리어를 분리하는 단계; 및, 상기 상호간 이격된 싱귤레이티드 유닛 서브스트레이트 사이의 상기 인캡슐란트를 절단하여 낱개의 반도체 디바이스를 형성하되, 상기 싱귤레이티드 유닛 서브스트레이트의 측면이 잔존하는 상기 인캡슐란트의 측면과 동일한 평면이 되도록 하는 단계를 포함한다.
상기 절단은 워터 젯으로 수행될 수 있다.
상기 상호간 이격된 싱귤레이트 유닛 서브스트레이트 사이의 이격 거리는 10 ~ 30,000 ㎛일 수 있다.
상기 절단은 상호간 이격된 싱귤레이트 유닛 서브스트레이트 사이의 이격 거리와 같거나 더 큰 폭을 갖는 블레이드로 수행될 수 있다.
임시 필름이 상기 캐리어와 상기 싱귤레이티드 유닛 서브스트레이트의 사이에 위치될 수 있다.
상기 반도체 다이와 상기 다수의 싱귤레이티드 유닛 서브스트레이트의 사이에 상기 인캡슐란트를 주입하는 단계를 포함할 수 있다.
상기 반도체 다이를 프리프레그로 인캡슐레이션하는 단계를 포함할 수 있다.
상기 반도체 다이와 상기 다수의 싱귤레이티드 유닛 서브스트레이트의 사이에 인캡슐란트 필름을 위치시키는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 디바이스는 상면 및 하면에 형성된 회로패턴을 포함하는 싱귤레이티드 유닛 서브스트레이트; 상기 싱귤레이티드 유닛 서브스트레이트의 상면에 접속된 반도체 다이; 상기 반도체 다이와 상기 싱귤레이티드 유닛 서브스트레이트 사이에 개재된 인캡슐란트 필름; 및 상기 반도체 다이를 인캡슈레이션하는 프리프레그를 포함하고, 상기 싱귤레이티드 유닛 서브스트레이트의 상면 및 하면 사이의 상기 싱귤레이티드 유닛 서브스트레이트의 측면이 상기 인캡슐란트 필름 및 상기 프리프레그의 측면과 동일한 평면이 되도록 절단된다.
상기 반도체 다이는 솔더 범프를 통하여 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속될 수 있다.
솔더 볼이 상기 싱귤레이티드 유닛 서브스트레이트의 하면에 형성된 회로패턴에 형성될 수 있다.
언더필이 상기 반도체 다이 및 상기 싱귤레이티드 유닛 서브스트레이트의 상면 사이에 형성될 수 있다.
상기 싱귤레이티드 유닛 서브스트레이트는 상기 싱귤레이티드 유닛 서브스트레이트의 상면과 하면에 형성된 회로패턴을 전기적으로 연결하는 도전성 비아를 포함할 수 있다.
상기 싱귤레이티드 유닛 서브스트레이트의 상면과 하면에 형성된 회로패턴은 절연층에 의해 분리될 수 있다.
본 발명의 일 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스의 제조 방법은 평평한 제1면과, 상기 제1면의 반대면인 평평한 제2면을 갖는 캐리어를 준비하는 단계; 상기 캐리어의 제1면에 상호간 이격된 다수의 싱귤레이티드 유닛 서브스트레이트를 위치시키는 단계; 상기 다수의 싱귤레이티드 유닛 서브스트레이트에 각각 반도체 다이를 전기적으로 접속하는 단계; 상기 캐리어의 제1면, 상기 다수의 싱귤레이티드 유닛 서브스트레이트, 및 상기 반도체 다이를 인캡슐란트로 인캡슐레이션하는 단계; 상기 다수의 싱귤레이티드 유닛 서브스트레이트 및 인캡슐란트로부터 상기 캐리어를 분리하는 단계; 및, 상기 상호간 이격된 싱귤레이티드 유닛 서브스트레이트 사이의 인캡슐란트를 싱귤레이션하여 낱개의 반도체 디바이스로 독립시키는 단계를 포함한다.
상기 캐리어의 분리 단계 이후, 상기 다수의 싱귤레이티드 유닛 서브스트레이트에 솔더볼을 전기적으로 접속하는 단계를 더 포함할 수 있다.
상기 상호간 이격된 싱귤레이트 유닛 서브스트레이트 사이의 이격 거리는 대략 10 ~ 30,000 ㎛일 수 있다.
상기 낱개의 반도체 디바이스로 독립시키는 단계는 폭이 대략 10 ~ 30,000 ㎛인 블레이드를 이용하여 상기 인캡슐란트를 싱귤레이션하여 이루어질 수 있다.
상기 캐리어와 상기 싱귤레이티드 유닛 서브스트레이트의 사이에는 임시 필름이 더 개재될 수 있다. 상기 캐리어의 분리 단계에서 상기 임시 필름은 상기 다수의 싱귤레이티드 유닛 서브스트레이트 및 인캡슐란트로부터 분리될 수 있다.
상기 싱귤레이티드 유닛 서브스트레이트는 반도체 다이를 향하는 평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면을 연결하는 평평한 제3면을 포함하고, 상기 낱개의 반도체 디바이스로 독립시키는 단계에서 상기 싱귤레이티드 유닛 서브스트레이트의 제3면은 상기 인캡슐란트의 측면과 동일면을 이룰 수 있다.
상기 반도체 다이를 전기적으로 접속하는 단계는 솔더 범프를 이용하여 상기 반도체 다이를 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속하여 이루어지고, 상기 인캡슐레이션 단계에서 상기 인캡슐란트가 상기 싱귤레이티드 유닛 서브스트레이트와 상기 반도체 다이 사이의 틈으로 주입되어 상기 솔더 범프를 감쌀 수 있다.
본 발명의 다른 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스는 싱귤레이티드 유닛 서브스트레이트; 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속된 반도체 다이; 및, 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 연결된 반도체 다이를 인캡슐레이션하는 인캡슐란트를 포함하고, 상기 싱귤레이티드 유닛 서브스트레이트 및 상기 인캡슐란트의 측면이 동일 평면을 이룰 수 있다. 본 발명은 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속된 다수의 솔더볼을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스는 평평한 제1면과, 상기 제1면의 반대면인 평평한 제2면을 갖는 캐리어를 준비하는 단계; 상기 캐리어의 제1면에 상호간 이격된 다수의 싱귤레이티드 유닛 서브스트레이트를 위치시키는 단계; 상기 다수의 싱귤레이티드 유닛 서브스트레이트에 각각 반도체 다이를 전기적으로 접속하는 단계; 상기 캐리어의 제1면, 상기 다수의 싱귤레이티드 유닛 서브스트레이트, 및 상기 반도체 다이에 인캡슐란트 필름 및 프리프레그를 순차 적층하여 인캡슐레이션하는 단계; 상기 다수의 싱귤레이티드 유닛 서브스트레이트 및 인캡슐란트 필름으로부터 상기 캐리어를 분리하는 단계; 및, 상기 상호간 이격된 싱귤레이티드 유닛 서브스트레이트 사이의 인캡슐란트 필름 및 프리프레그를 싱귤레이션하여 낱개의 반도체 디바이스로 독립시키는 단계를 포함한다.
상기 캐리어의 분리 단계 이후, 상기 다수의 싱귤레이티드 유닛 서브스트레이트에 솔더볼을 전기적으로 접속하는 단계를 더 포함할 수 있다.
상기 상호간 이격된 싱귤레이트 유닛 서브스트레이트 사이의 이격 거리는 대략 10 ~ 30,000 ㎛일 수 있다.
상기 낱개의 반도체 디바이스로 독립시키는 단계는 폭이 대략 10 ~ 30,000 ㎛인 블레이드를 이용하여 상기 인캡슐란트 필름 및 상기 프리프레그를 싱귤레이션하여 이루어질 수 있다.
상기 캐리어와 상기 싱귤레이티드 유닛 서브스트레이트의 사이에는 임시 필름이 더 개재될 수 있다.
상기 캐리어의 분리 단계에서 상기 임시 필름은 상기 다수의 싱귤레이티드 유닛 서브스트레이트 및 인캡슐란트 필름으로부터 분리될 수 있다.
상기 싱귤레이티드 유닛 서브스트레이트는 반도체 다이를 향하는 평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면을 연결하는 평평한 제3면을 포함하고, 상기 낱개의 반도체 디바이스로 독립시키는 단계에서 상기 싱귤레이티드 유닛 서브스트레이트의 제3면은 상기 인캡슐란트 필름 및 상기 프리프레그의 측면과 동일면을 이룰 수 있다.
상기 반도체 다이를 전기적으로 접속하는 단계는 솔더 범프를 이용하여 상기 반도체 다이를 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속하여 이루어지고, 상기 인캡슐레이션 단계에서 상기 인캡슐란트 필름이 상기 싱귤레이티드 유닛 서브스트레이트와 상기 반도체 다이 사이의 틈으로 주입되어 상기 솔더 범프를 감쌀 수 있다.
본 발명의 또 다른 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스는 싱귤레이티드 유닛 서브스트레이트; 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속된 반도체 다이; 상기 싱귤레이티드 유닛 서브스트레이트와 상기 반도체 다이 사이의 틈에 주입된 인캡슐란트 필름; 및, 상기 인캡슐란트 필름 위의 상기 반도체 다이를 인캡슐레이션하는 프리프레그를 포함하고, 상기 싱귤레이티드 유닛 서브스트레이트, 상기 인캡슐란트 필름 및 상기 프리프레그의 측면이 동일 평면을 이룰 수 있다. 본 발명은 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속된 다수의 솔더볼을 더 포함할 수 있다.
본 발명의 일 실시예는 양품의 싱귤레이티드 유닛 서브스트레이트만을 이용하여 반도체 디바이스를 제조함으로써, 반도체 디바이스의 제조 수율을 향상시킬 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공한다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스의 제조 방법 중 하나의 캐리어 위에 하나의 싱귤레이티드 유닛 서브스트레이트가 안착된 상태를 도시한 평면도이다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법을 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, 본 명세서에서 사용되는 "싱귤레이티드 유닛 서브스트레이트"란 용어는 양품 및 불량품을 포함하는 다수의 유닛을 갖는 패널 서브스트레이트로부터 테스트 공정 및 소잉 공정을 통하여 테스트되고 싱귤레이션된 양품 유닛만을 의미한다. 즉, 싱귤레이티드 유닛 서브스트레이트는 불량품 유닛을 포함하지 않는다.
도 1a 내지 도 1g를 참조하면, 본 발명의 일 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법의 단면도가 도시되어 있다.
본 발명의 일 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스의 제조 방법은 캐리어의 준비 단계와, 다수의 싱귤레이티드 유닛 서브스트레이트의 위치 단계와, 반도체 다이의 접속 단계와, 인캡슐레이션 단계와, 캐리어의 분리 단계와, 솔더볼의 접속 단계와, 싱귤레이션 단계를 포함한다.
도 1a에 도시된 바와 같이, 캐리어 준비 단계에서는 대략 평평한 제1면(111)과, 제1면(111)의 반대면으로서 대략 평평한 제2면(112)을 갖는 캐리어(110)를 준비한다. 이러한 캐리어(110)는 금속, FR-4(Flame Retardant composition-4), BT(BisaleimideTriazine) 및 그 등가물 중에서 선택된 어느 하나일 수 있으나, 본 발명에서 캐리어(110)의 재질을 한정하는 것은 아니다.
더불어, 추후의 제조 공정에서 싱귤레이티드 유닛 서브스트레이트(120) 및 인캡슐란트(140)로부터 캐리어(110)가 쉽게 분리되도록, 캐리어(110)의 제1면(111)에는 임시 필름(113)이 부착될 수 있다. 이러한 임시 필름(113)은 자외선 조사 또는 열 제공에 의해 접착력이 제거되거나 약화되는 것일 수 있다. 물론, 임시 필름(113)은 상온(25℃)에서 쉽게 분리되는 것일 수도 있다.
더불어, 임시 필름(113)의 재질은 캐리어(110)의 재질과 같거나 또는 다를 수 있으며, 또한 임시 필름(113)은 캐리어(110)로부터 분리되거나 또는 일체로 형성될 수 있다.
도 1b에 도시된 바와 같이, 다수의 싱귤레이티드 유닛 서브스트레이트 위치 단계에서는 캐리어(110)의 제1면(111) 또는 임시 필름(113) 위에 상호간 이격된 다수의 싱귤레이티드 유닛 서브스트레이트(120)를 위치시킨다.
여기서, 싱귤레이티드 유닛 서브스트레이트(120)는 하기할 반도체 다이(130)를 향하는 대략 평평한 제1면(121)과, 제1면(121)의 반대면으로서 캐리어(110)를 향하는 대략 평평한 제2면(122)과, 제1,2면(121,122)을 연결하는 제3면(123)을 포함한다.
또한, 싱귤레이티드 유닛 서브스트레이트(120)는 절연층(124)을 중심으로 제1면(121)에 제1회로패턴(125a)이 형성되고, 제2면(122)이 제2회로패턴(125b)이 형성되며, 제1,2회로패턴(125a,125b)은 도전성 비아(125c)에 의해 상호간 연결될 수 있다.
이러한, 싱귤레이티드 유닛 서브스트레이트(120)는 회로패턴(125a,125b)에 문제가 없는 양품을 의미한다. 더불어, 싱귤레이티드 유닛 서브스트레이트(120)는 통상의 경성 인쇄회로기판, 연성 인쇄회로기판, 세라믹 기판 및 이의 등가물 중에서 선택된 어느 하나일 수 있으나, 본 발명에서 싱귤레이티드 유닛 서브스트레이트(120)의 종류를 한정하는 것은 아니다.
더불어, 상호간 이격된 싱귤레이티드 유닛 서브스트레이트(120) 사이의 이격 거리, 즉, 서로 다른 싱귤레이티드 유닛 서브스트레이트(120)의 제3면(123) 사이의 이격 거리는 대략 10 ~ 30,000 ㎛일 수 있다. 여기서, 이격 거리가 대략 30,000 ㎛보다 클 경우에는 제거해야할 인캡슐란트(140)의 양이 많아서 싱귤레이션 시간이 오래 걸릴 수 있다.
도 1c에 도시된 바와 같이, 반도체 다이 접속 단계에서는 반도체 다이(130)를 각각의 싱귤레이티드 유닛 서브스트레이트(120)의 제1회로패턴(125a)에 솔더 범프(131)를 이용하여 전기적으로 접속한다. 이때, 반도체 다이(130)와 싱귤레이티드 유닛 서브스트레이트(120)의 사이에는 일정한 크기의 갭(gap)이 형성될 수 있다. 물론, 반도체 다이(130)는 솔더 범프(131)가 아닌 카파 필러(미도시) 및 솔더캡(미도시)에 의해 싱귤레이티드 유닛 서브스트레이트(120)의 제1회로패턴(125a)에 연결될 수도 있다.
도 1d에 도시된 바와 같이, 인캡슐레이션 단계에서는, 캐리어(110)의 제1면(111), 싱귤레이티드 유닛 서브스트레이트(120) 및 반도체 다이(130)를 인캡슐란트(140)로 인캡슐레이션한다. 이와 같이 하여, 인캡슐란트(140)는 싱귤레이티드 유닛 서브스트레이트(120) 사이인 캐리어(110)의 제1면(111), 솔더 범프(131)와의 접속 영역을 제외한 싱귤레이티드 유닛 서브스트레이트(120)의 제1면(121) 및 제3면(123), 그리고 솔더 범프(131)와의 접속 영역을 제외한 반도체 다이(130)를 완전히 감싸게 된다.
물론, 인캡슐레이션 단계에서 인캡슐란트(140)는 싱귤레이티드 유닛 서브스트레이트(120)와 반도체 다이(130) 사이의 틈으로 주입되어, 솔더 범프(131)를 감싸게 된다.
이러한 인캡슐레이션은 통상의 이송성형(transfer molding), 사출성형(injection molding), 압축성형(compression molding), 압출성형(profile extrusion) 및 그 등가 방법 중 어느 하나로 이루어질 수 있으나, 본 발명에서 이러한 인캡슐레이션의 방법을 한정하는 것은 아니다.
물론, 이러한 인캡슐레이션 단계 전에 싱귤레이티드 유닛 서브스트레이트(120)와 반도체 다이(130) 사이의 틈으로 언더필이 미리 주입될 수도 있다.
도 1e에 도시된 바와 같이, 캐리어 분리 단계에서는 다수의 싱귤레이티드 유닛 서브스트레이트(120) 및 인캡슐란트(140)로부터 캐리어(110)를 분리한다. 이때, 다수의 싱귤레이티드 유닛 서브스트레이트(120), 인캡슐란트(140)와 캐리어(110)의 사이에 임시 필름(113)이 개재되어 있다면, 캐리어(110)의 분리 작업이 더욱 수월하다. 특히, 캐리어(110)와 임시 필름(113) 사이의 접착력이 임시 필름(113)과 인캡슐란트(140) 사이의 접착력보다 작게 되도록 설계 한다면, 캐리어(110)의 분리 작업이 더욱 쉽다. 다르게 설명하면, 캐리어(110)를 직접 인캡슐란트(140)로부터 분리하는 것보다, 캐리어(110)를 임시 필름(113)으로부터 분리하는 것이 쉽다.
더불어, 상술한 바와 같이 임시 필름(113)이 자외선 조사에 의해 접착력을 상실하는 것이라면, 임시 필름(113)에 자외선을 조사하여 다수의 싱귤레이티드 유닛 서브스트레이트(120) 및 인캡슐란트(140)로부터 임시 필름(113)을 더욱 수월하게 분리할 수 있다.
이러한 단계에 의해 싱귤레이티드 유닛 서브스트레이트(120)의 제2면(122) 및 인캡슐란트(140)의 하면이 노출된다. 특히, 싱귤레이티드 유닛 서브스트레이트(120)에 구비된 제2회로패턴(125b)이 외부로 노출된다.
도 1f에 도시된 바와 같이, 솔더볼 접속 단계에서는 다수의 싱귤레이티드 유닛 서브스트레이트(120)에 솔더볼(150)을 전기적으로 접속한다. 즉, 싱귤레이티드 유닛 서브스트레이트(120)에 구비된 제2회로패턴(125b)에 솔더볼(150)을 전기적으로 접속한다.
일례로, 제2회로패턴(125b)에 휘발성 플럭스를 돗팅하고, 휘발성 플럭스에 솔더볼(150)을 임시로 부착한 이후, 대략 150~250℃의 온도를 제공하게 되면, 플럭스는 휘발되어 없어지고, 솔더볼(150)이 제2회로패턴(125b)에 용융되어 전기적으로 접속된다.
이후, 상온(25℃)으로 냉각하게 되면, 솔더볼(150)은 표면에 장력에 의해 대략 구체 모양을 하며, 싱귤레이티드 유닛 서브스트레이트(120)에 단단하게 전기적으로 접속된다.
도 1g에 도시된 바와 같이, 싱귤레이션 단계에서는 상호간 이격된 싱귤레이티드 유닛 서브스트레이트(120) 사이의 인캡슐란트(140)를 싱귤레이션하여 제거함으로써, 독립된 낱개의 반도체 디바이스(100)가 구비되도록 한다.
이때, 낱개의 반도체 디바이스(100)로 독립시키는 단계는 폭이 대략 10 ~ 30,000 ㎛인 블레이드(소우 블레이드)(160)를 이용하여 상기 인캡슐란트(140)를 싱귤레이션하여 이루어질 수 있다. 예를 들면, 싱귤레이션은 레이저 또는 다른 직접적인 에너지 절단 장치, 워터 젯 또는 다른 절단 메커니즘을 이용하여 수행될 수 있다.
더불어, 낱개의 반도체 디바이스(100)로 독립시키는 단계에서 싱귤레이티드 유닛 서브스트레이트(120)의 제3면(123)은 인캡슐란트(140)의 측면과 동일면을 이룰 수 있다. 싱귤레이티드 유닛 서브스트레이트(120)의 이격 거리와 블레이드(160)(또는 절단기, 예를 들어 같은 소우 스트릿의 단독 절단기 또는 복수 절단기)의 폭이 거의 동일하기 때문에, 또는 블레이드(160)(또는 절단기, 예를 들어 같은 소우 스트릿의 단독 절단기 또는 복수 절단기)의 폭이 싱귤레이티드 유닛 서브스트레이트(120)의 이격 거리보다 크기 때문에, 싱귤레이티드 유닛 서브스트레이트(120)의 제3면(123)이 인캡슐란트(140)로 감싸이지 않고 외부로 노출된다. 따라서, 반도체 디바이스(100)의 크기를 더욱 작게 할 수 있다. 따라서, 반도체 디바이스(100)는 크기에 있어서 더 작아질 수 있다. 다양한 예에서, 상술한 블레이드(160)(또는 절단기)는 싱귤레이티드 유닛 서브스트레이트(120) 사이의 이격 이격 거리보다 좁음을 이해해야 한다.
한 실시예로서, 서브스트레이트(120)는 싱귤레이션 공정동안 절단되는 예상 서브스트레이트(120)의 둘레보다 큰 것일 수 있다. 예를 들면, 블레이드(160)(또는 절단기)는 서브스트레이트들 및 서브스트레이트들의 둘레들 사이의 이격 공간의 몰딩 재료를 절단하기에 충분할 정도로 넓은 것이 선택될 수 있다.
이와 같이 하여, 본 발명의 일 실시예는 양품의 싱귤레이티드 유닛 서브스트레이트(120)만을 이용하여 반도체 디바이스(100)를 제조함으로써, 반도체 디바이스(100)의 제조 수율을 거의 100%까지 향상시킬 수 있게 된다.
한편, 도 1g에 도시된 바와 같이, 본 발명에 따른 낱개 또는 독립된 반도체 디바이스(100)는 싱귤레이티드 유닛 서브스트레이트(120)와, 싱귤레이티드 유닛 서브스트레이트(120)에 솔더 범프(131)를 통하여 전기적으로 접속된 반도체 다이(130)와, 반도체 다이(130)를 인캡슐레이션하는 인캡슐란트(140)와, 싱귤레이티드 유닛 서브스트레이트(120)에 전기적으로 접속된 다수의 솔더볼(150)을 포함한다.
또한, 본 발명에 따른 반도체 디바이스(100)는 싱귤레이티드 유닛 서브스트레이트(120)의 제3면(123) 및 인캡슐란트(140)의 측면(131)이 동일 평면을 이룬다. 즉, 싱귤레이티드 유닛 서브스트레이트(120)의 제3면(123)이 인캡슐란트(140)의 측면(131)을 통해 외측으로 노출되어 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스의 제조 방법 중 하나의 캐리어 위에 하나의 싱귤레이티드 유닛 서브스트레이트가 안착된 상태가 도시되어 있다.
도시된 바와 같이, 하나의 캐리어(110) 위에는 하나의 임시 필름(113)이 부착되고, 또한 임시 필름(113) 위에는 3×3의 양품 싱귤레이티드 유닛 서브스트레이트(120)가 위치 또는 배열될 수 있다.
여기서, 임시 필름(113)에는 양품 싱귤레이티드 유닛 서브스트레이트(120)가 접착될 수 있도록 접착제 또는 점착제가 도포될 수 있다. 이러한 접착제 또는 점착제는 상술한 바와 같이 자외선 조사 또는 열에 의해 접착력을 상실하는 성질을 가질 수 있다. 물론, 접착제 또는 점착제는 상온에서 작은 힘으로 분리되는 접착력 또는 점착력을 가질 수도 있다.
또한, 반도체 다이(130)를 포함하는 3×3의 양품 싱귤레이티드 유닛 서브스트레이트(120)는 한덩어리의 인캡슐란트(140)로 인캡슐레이션될 수 있다.
비록, 도면에서는 3×3의 양품 싱귤레이티드 유닛 서브스트레이트(120)를 예로 도시하였지만, 이로서 본 발명이 한정되는 것은 아니며, 다양한 갯수의 싱귤레이티드 유닛 서브스트레이트(120)가 임시 필름(113) 위에 위치 및 배열될 수 있다.
더불어, 도면에서는 캐리어(110)의 면적과 같은 하나의 임시 필름(113)이 캐리어(110)에 접착된 것으로 도시되어 있으나, 이로서 본 발명이 한정되지 않으며, 경우에 따라 임시 필름(113)은 다수개가 구비될 수 있다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법를 도시한 단면도이다.
본 발명의 다른 실시예에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스의 제조 방법은 캐리어 준비 단계와, 다수의 싱귤레이티드 유닛 서브스트레이트 위치 단계와, 반도체 다이 접속 단계와, 인캡슐란트 필름 및 프리프레그(Preimpregnated Materials)를 이용한 인캡슐레이션 단계와, 캐리어 분리 단계와, 솔더볼 접속 단계와, 싱귤레이션 단계를 포함한다.
즉, 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법은 인캡슐레이션 단계에 있어서, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법과 다르다. 따라서, 이러한 차이점을 중심으로 설명한다.
도 3a에 도시된 바와 같이, 인캡슐란트 필름 및 프리프레그를 이용한 인캡슐레이션 단계에서는 먼저 대략 판상의 인캡슐란트 필름(241) 및 프리프레그(242)를 준비한다. 여기서, 인캡슐란트 필름(241)은 필러(실리카와 같은 무기재료)를 포함하는 열경화성 수지이며 A 또는 B-스테이지(반경화) 상태이다. 또한, 프리프레그(242)는 필러를 포함하지 않는 열경화성 수지이며 A 또는 B-스테이지(반경화) 상태이다.
여기서, A-스테이지는 수지와 경화제가 배합비에 따라 단순히 혼합만 된 상태로 경화 반응이 전혀 일어나지 않는 상태를 의미하며, B-스테이지는 수지와 경화제가 어느 정도 반응이 진행되어 점도가 급상승하여 용제(solvent)에 의해 용해되지 않고 열에 의해 용융되어 흐름성을 형성하는 상태이다.
또한, 여기서, 인캡슐란트 필름(241) 및 프리프레그(242)는 수지 경화 단계 중 B-스테이지로 경화되고 저온에서 보관하여 더 이상의 반응을 지연시킨 것을 의미한다. 이것은 대략 -18℃ 정도의 온도에서 느리나마 경화반응이 계속되므로 저장시한(shelf life) 내에 사용해야 하며 저장 시한은 경화제의 종류와 온도에 영향을 받으며 수 시간 ~ 6개월 정도가 일반적이다.
상술한 바와 같이, 인캡슐란트 필름(241) 및 프리프레그(242)는 일정 범위의 온도(대략 25℃ ~ 200℃)에 놓이게 되면 점도가 더욱 낮아져 흐름성이 좋아지나, 일정 범위의 온도를 초과하게 되면 결국은 완전 경화(C-스테이지)되는 성질을 갖는다.
여기서, C-스테이지는 수지와 경화제의 반응이 거의 끝나거나 완료된 단계로서 솔벤트나 열의 영향을 받지 않으며 소재의 완전한 경화가 이루어진 단계를 의미한다.
또한, 프리프레그(242)는 결합제를 강화섬유(reinforced fiber)에 미리 함침시킨 시트(sheet) 형태의 제품으로 복합재료 제품의 중간 재료를 의미하며, 이러한 프리프레그는 유리섬유 프리프레그, 탄소섬유 프리프레그, 하이브리드 프리프레그 또는 그 등가물이 가능하나, 본 발명에서 이를 한정하는 것은 아니다. 더불어, 프리프레그(242)는 ABF(Ajinomoto Build-up Film)도 가능하다.
도 3b에 도시된 바와 같이, 인캡슐란트 필름(241) 및 프리프레그(242)를 이용한 인캡슐레이션 단계에서는 인캡슐란트 필름(241) 및 프리프레그(242)를 캐리어(110),싱귤레이티드 유닛 서브스트레이트(120) 및 반도체 다이(130)에 적층하여 일정 온도(대략 25℃~200℃)에서 압착한다. 그러면, 인캡슐란트 필름(241)은 싱귤레이티드 유닛 서브스트레이트(120) 사이를 통해 노출된 캐리어(110)의 제1면(111)에 밀착되고, 또한 싱귤레이티드 유닛 서브스트레이트(120)와 반도체 다이(130) 사이의 틈으로 주입되어 솔더 범프(131)를 감싼다. 물론, 인캡슐란트 필름(241)은 싱귤레이티드 유닛 서브스트레이트(120) 중 솔더 범프(131)와의 접속 영역을 제외한 제1면(121) 및 제3면(123)에도 밀착된다. 더불어, 프리프레그(242)는 반도체 다이(130)의 측면 및 상면을 완전히 감쌈으로써, 반도체 다이(130)가 외부 환경으로부터 보호되도록 한다.
더불어, 이러한 단계 이후, 추가적으로 온도를 더욱 상승시키면, 인캡슐란트 필름(241) 및 프리프레그(242)는 C-스테이지로 완전히 경화되어 딱딱해진다.
도 3c에 도시된 바와 같이, 캐리어 분리 단계에서는 싱귤레이티드 유닛 서브스트레이트(120) 및 경화된 인캡슐란트 필름(241)으로부터 캐리어(110)를 박리하여 제거한다. 물론, 임시 필름(113)이 캐리어(110) 위에 구비되어 있었다면, 이러한 임시 필름(113)도 박리하여 제거한다.
도 3d에 도시된 바와 같이, 솔더볼 접속 단계에서는 싱귤레이티드 유닛 서브스트레이트(120)에 솔더볼(150)을 전기적으로 접속한다.
도 3e에 도시된 바와 같이, 싱귤레이션 단계에서는 상호간 이격된 싱귤레이티드 유닛 서브스트레이트(120) 사이의 인캡슐란트 필름(241) 및 프리프레그(242)를 블레이드(160)로 싱귤레이션하여 낱개의 반도체 디바이스(100)를 구비한다.
이때, 블레이드(160)의 폭은 싱귤레이티드 유닛 서브스트레이트(120) 사이의 폭과 동일함으로써, 싱귤레이티드 유닛 서브스트레이트(120)의 측면(제3면(123))에는 인캡슐란트 필름(241) 또는 프리프레그(242)가 존재하지 않게 된다. 즉, 싱귤레이티드 유닛 서브스트레이트(120)의 측면(제3면(123))은 인캡슐란트 필름(241) 및/또는 프리프레그(242)의 측면(241a,242a)과 동일 평면을 이룬다.
이와 같이 하여, 본 발명의 다른 실시예는 양품의 싱귤레이티드 유닛 서브스트레이트(120)만을 이용하여 반도체 디바이스(200)를 제조함으로써, 반도체 디바이스(200)의 제조 수율을 거의 100%까지 향상시킬 수 있게 된다.
한편, 도 3e에 도시된 바와 같이, 본 발명에 따른 낱개 또는 독립된 반도체 디바이스(200)는 싱귤레이티드 유닛 서브스트레이트(120)와, 싱귤레이티드 유닛 서브스트레이트(120)에 전기적으로 접속된 반도체 다이(130)와, 싱귤레이티드 유닛 서브스트레이트(120)와 반도체 다이(130) 사이의 틈에 주입된 인캡슐란트 필름(241)과, 인캡슐란트 필름(241) 위의 반도체 다이(130)를 인캡슐레이션하는 프리프레그(242)와, 싱귤레이티드 유닛 서브스트레이트(120)에 전기적으로 접속된 다수의 솔더볼(150)을 포함한다.
또한, 도 1g의 설명 부분에서 논의된 바와 같이, 반도체 디바이스(200)에서, 싱귤레이티드 유닛 서브스트레이트(120) 사이의 갭보다 넓은 블레이드(160)(또는 절단기)의 사용에 의해, 싱귤레이티드 유닛 서브스트레이트(120), 인캡슐란트 필름(241) 및 프리프레그(242)의 측면(123,241a,242a)이 동일 평면을 이룬다. 즉, 싱귤레이티드 유닛 서브스트레이트(120)의 제3면(123)이 인캡슐란트 필름(241)의 측면(241a)을 통해 외측으로 노출되어 있다. 더불어, 도 1g의 설명 부분에서 논의된 바와 같이, 서브스트레이트는 싱귤레이션 공정동안 절단되는 예상 서브스트레이트의 둘레보다 큰 것일 수 있다. 더불어, 이러한 완성된 반도체 디바이스(220)에서도 비록 프리 프레그(242)라는 용어가 사용되었으나, 이는 A 또는 B 스테이지가 아닌 C 스테이지의 완전 경화된 상태로 인식하여야 한다.
이상에서 설명한 것은 본 발명에 따른 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100,200; 본 발명에 따른 반도체 디바이스
110; 캐리어 111; 제1면
112; 제2면 113; 임시 필름
120; 싱귤레이티드 유닛 서브스트레이트
121; 제1면 122; 제2면
123; 제3면 124; 절연층
125a,125b; 회로패턴 125c; 도전성 비아
126a,126; 보호층 130; 반도체 다이
131; 솔더 범프 140; 인캡슐란트
150; 솔더볼 160; 블레이드

Claims (6)

  1. 상면 및 하면에 형성된 회로패턴을 포함하는 싱귤레이티드 유닛 서브스트레이트;
    상기 싱귤레이티드 유닛 서브스트레이트의 상면에 접속된 반도체 다이;
    상기 반도체 다이와 상기 싱귤레이티드 유닛 서브스트레이트 사이에 개재된 인캡슐란트 필름; 및
    상기 반도체 다이를 인캡슈레이션하는 프리프레그를 포함하고,
    상기 싱귤레이티드 유닛 서브스트레이트의 상면 및 하면 사이의 상기 싱귤레이티드 유닛 서브스트레이트의 측면이 상기 인캡슐란트 필름 및 상기 프리프레그의 측면과 동일한 평면이 되도록 절단된 것을 특징으로 하는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 반도체 다이는 솔더 범프를 통하여 상기 싱귤레이티드 유닛 서브스트레이트에 전기적으로 접속된 것을 특징으로 하는 반도체 디바이스.
  3. 제 1 항에 있어서,
    솔더 볼이 상기 싱귤레이티드 유닛 서브스트레이트의 하면에 형성된 회로패턴에 형성된 것을 특징으로 하는 반도체 디바이스.
  4. 제 1 항에 있어서,
    언더필이 상기 반도체 다이 및 상기 싱귤레이티드 유닛 서브스트레이트의 상면 사이에 형성된 것을 특징으로 하는 반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 싱귤레이티드 유닛 서브스트레이트는 상기 싱귤레이티드 유닛 서브스트레이트의 상면과 하면에 형성된 회로패턴을 전기적으로 연결하는 도전성 비아를 포함함을 특징으로 하는 반도체 디바이스.
  6. 제 1 항에 있어서,
    상기 싱귤레이티드 유닛 서브스트레이트의 상면과 하면에 형성된 회로패턴은 절연층에 의해 분리된 것을 특징으로 하는 반도체 디바이스.
KR1020160010949A 2014-04-17 2016-01-28 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법 KR101849447B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/255,726 2014-04-17
US14/255,726 US20150303170A1 (en) 2014-04-17 2014-04-17 Singulated unit substrate for a semicondcutor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140051887A Division KR101647548B1 (ko) 2014-04-17 2014-04-29 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160018628A true KR20160018628A (ko) 2016-02-17
KR101849447B1 KR101849447B1 (ko) 2018-04-16

Family

ID=54322649

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140051887A KR101647548B1 (ko) 2014-04-17 2014-04-29 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법
KR1020160010949A KR101849447B1 (ko) 2014-04-17 2016-01-28 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140051887A KR101647548B1 (ko) 2014-04-17 2014-04-29 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20150303170A1 (ko)
KR (2) KR101647548B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015108345A1 (de) * 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
US9741620B2 (en) * 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
KR20200130593A (ko) * 2019-05-10 2020-11-19 에스케이하이닉스 주식회사 플립 칩 패키지 제조방법 및 플립 칩 테스트 장치
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI375996B (en) * 2007-09-18 2012-11-01 Advanced Semiconductor Eng Manufacturing process and structure for a thermally enhanced package
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8367475B2 (en) * 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format

Also Published As

Publication number Publication date
US20150303170A1 (en) 2015-10-22
KR20150123128A (ko) 2015-11-03
KR101647548B1 (ko) 2016-08-10
KR101849447B1 (ko) 2018-04-16

Similar Documents

Publication Publication Date Title
KR101849447B1 (ko) 싱귤레이티드 유닛 서브스트레이트를 이용한 반도체 디바이스 및 그 제조 방법
CN103117279B (zh) 形成芯片在晶圆的总成的方法
US10354907B2 (en) Releasable carrier method
US8253258B2 (en) Semiconductor device with hollow and throughhole and method of manufacturing same
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
US20120326288A1 (en) Method of assembling semiconductor device
KR20160040110A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US10586746B2 (en) Semiconductor device and method
KR20130094336A (ko) 봉지된 다이, 이를 포함하는 마이크로일렉트로닉 패키지, 및 상기 마이크로일렉트로닉 패키지를 제조하는 방법
KR101681360B1 (ko) 전자부품 패키지의 제조방법
CN102844861A (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
KR20200106001A (ko) 양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어
US11735435B2 (en) Quad flat no lead package and method of making
TW201626470A (zh) 半導體裝置之製造方法及半導體裝置
US20060071343A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN106449436B (zh) 半导体装置的制造方法和半导体装置
US8337657B1 (en) Mechanical tape separation package and method
US20120326332A1 (en) Semiconductor device with encapsulated electrical connection elements and fabrication process thereof
CN111052367A (zh) 双面球栅阵列封装体的底部填充的控制
US9922949B2 (en) Semiconductor device and method
KR101538545B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
DE102018115746A1 (de) Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses
KR101226277B1 (ko) 반도체 패키지 및 그 제조 방법
US20080083994A1 (en) Method for producing a semiconductor component and substrate for carrying out the method
KR20230131208A (ko) 반도체 장치의 제조 방법, 배선 부착 기판, 및, 반도체장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant