KR20150104660A - Display device and method of manufacturing display device using the same - Google Patents
Display device and method of manufacturing display device using the same Download PDFInfo
- Publication number
- KR20150104660A KR20150104660A KR1020140025870A KR20140025870A KR20150104660A KR 20150104660 A KR20150104660 A KR 20150104660A KR 1020140025870 A KR1020140025870 A KR 1020140025870A KR 20140025870 A KR20140025870 A KR 20140025870A KR 20150104660 A KR20150104660 A KR 20150104660A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- light
- phase inversion
- region
- protective film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Abstract
Description
본 발명은 표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 표시 영역과 비표시영역에 배치될 접촉 구멍 형성용 마스크 패턴을 각각 다르게 형성한 노광 마스크를 이용하여 표시영역 및 비표시영역의 접촉 구멍이 동시에 형성된 표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a display device and a method of manufacturing the same, and more particularly, to a display device and a method of manufacturing the same by using an exposure mask in which a contact hole forming mask pattern to be disposed in a display area and a non- And a method of manufacturing the same.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.In general, a flat panel display such as a liquid crystal display or an organic light emitting display includes a plurality of pairs of electric field generating electrodes and an electro-optical active layer interposed therebetween. In the case of a liquid crystal display device, a liquid crystal layer is included as an electro-optical active layer, and an organic light emitting layer is included as an electro-optical active layer in an organic light emitting display device.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.One of the pair of electric field generating electrodes is usually connected to a switching element to receive an electric signal, and the electro-optic active layer converts the electric signal into an optical signal to display an image.
최근 표시장치가 대면적화, 고집적화 되어 감에 따라, 미세 패턴을 형성하기 위한 위상반전 마스크가 사용되고 있다. 바이너리(binary) 마스크에 비해 위상반전(Phase shift) 마스크는 투과 노광량은 감소하는 대신에 미세한 영역에 노광량을 집중시킬 수 있다. 단, 위상반전 마스크의 투과 노광량 자체가 감소함에 따라, 노광기에서 조사되는 노광량을 증가시켜 미세패턴을 형성한다.Recently, as the display device becomes larger in size and higher in integration, a phase inversion mask for forming a fine pattern is used. The phase shift mask can concentrate the exposure amount in a fine area instead of the transmission exposure amount in comparison with the binary mask. However, as the amount of transmittance exposure of the phase shift mask itself decreases, the exposure amount irradiated by the exposure apparatus is increased to form a fine pattern.
한편, 박막 트랜지스터 표시 기판에 게이트선, 게이트 절연막, 반도체, 데이터선 등 위에 보호막을 형성하는 구조에서, 비표시영역의 패드부에 배치된 보호막의 높이가 너무 높은 경우에 패드에 구동칩 등의 외부 회로를 접촉시키는 도전볼이 외부 회로를 밀어 올려 외부 회로와 패드간의 접촉 저항이 증가하고 이에 따라, 신호가 전송되지 않게 된다.On the other hand, in a structure in which a protective film is formed on a gate line, a gate insulating film, a semiconductor, a data line and the like on a thin film transistor display substrate, if the height of the protective film disposed on the pad portion of the non- The conductive ball which contacts the circuit pushes up the external circuit so that the contact resistance between the external circuit and the pad is increased and the signal is not transmitted.
따라서, 비표시영역의 패드부를 노출시키는 접촉 구멍을 보호막에 형성할 경우, 접촉 구멍이 형성될 위치뿐만 아니라 다른 비표시영역에 배치된 보호막을 노광시켜 보호막의 높이를 낮춘다.Therefore, when a contact hole for exposing the pad portion of the non-display region is formed on the protective film, the protective film disposed in the non-display region as well as the position where the contact hole is to be formed is exposed to lower the height of the protective film.
그러나, 표시영역에 배치될 접촉 구멍과 비표시영역에 배치될 접촉 구멍을 위상반전 마스크를 이용하여 동시에 형성할 경우, 전체 노광량을 늘리게 되면 비표시영역의 보호막이 과도하게 식각되어 보호막 하부의 배선이 노출될 가능성이 있다.However, when the contact hole to be disposed in the display region and the contact hole to be disposed in the non-display region are simultaneously formed by using the phase shift mask, if the total exposure dose is increased, the protective film in the non-display region is excessively etched, There is a possibility of exposure.
본 발명의 일례는 표시장치 및 그 제조방법을 제공하고자 한다. 이를 위하여 본 발명의 일례는 표시영역의 접촉 구멍 형성용 마스크 패턴과 비표시영역의 접촉 구멍 형성용 마스크 패턴을 위상반전물질을 이용하여 다르게 형성한 노광 마스크를 이용하여 형성한 표시장치 및 그 제조방법을 제공한다.An example of the present invention is to provide a display apparatus and a method of manufacturing the same. To this end, an example of the present invention is a display device formed by using an exposure mask in which a mask pattern for forming a contact hole in a display area and a mask pattern for forming a contact hole in a non-display area are formed using different phase inversion materials, .
본 발명의 일 실시예는 표시영역 및 비표시영역을 포함하는 기판; 상기 기판 상에 배치된 게이트 배선 및 데이터 배선; 상기 표시영역에 배치되며, 상기 게이트 배선 및 데이터 배선과 연결된 박막 트랜지스터; 상기 비표시영역에 배치된 패드; 상기 박막 트랜지스터 및 상기 패드 상에 배치된 보호막; 및 상기 박막 트랜지스터와 연결된 화소전극;을 포함하고, 상기 보호막은 상기 표시영역보다 상기 비표시영역에서 더 얇은 두께를 가지며, 상기 비표시영역의 보호막은 0.1μm 내지 1μm의 두께를 갖는 표시장치를 제공한다.An embodiment of the present invention is a display device including: a substrate including a display area and a non-display area; A gate wiring and a data wiring disposed on the substrate; A thin film transistor arranged in the display region and connected to the gate wiring and the data wiring; A pad disposed in the non-display area; A protective film disposed on the thin film transistor and the pad; And a pixel electrode connected to the thin film transistor, wherein the protective film has a thinner thickness in the non-display area than the display area, and the protective film of the non-display area has a thickness of 0.1 to 1 μm do.
본 발명의 일 실시예에 따르면, 상기 보호막은 상기 박막 트랜지스터의 드레인 전극 및 상기 패드를 노출시키는 개구부를 구비할 수 있다.According to an embodiment of the present invention, the protective layer may include a drain electrode of the thin film transistor and an opening exposing the pad.
본 발명의 일 실시예는 제1 영역 및 제2 영역을 포함하는 마스크 기판; 상기 제1 영역에 배치되며, 제1 투광부를 구비하는 제1 마스크 패턴; 및 상기 제2 영역에 배치되며, 제2 투광부 및 제2 위상반전부를 구비하는 제2 마스크 패턴을 포함하는 노광 마스크를 제공한다.An embodiment of the present invention provides a mask substrate comprising a first region and a second region; A first mask pattern disposed in the first region and having a first transparent portion; And a second mask pattern disposed in the second region, the second mask pattern having a second transparent portion and a second phase inversion portion.
본 발명의 일 실시예에 따르면, 상기 제1 마스크 패턴은 상기 제1 투광부를 둘러싸는 제1 위상반전부를 포함할 수 있다.According to an embodiment of the present invention, the first mask pattern may include a first phase inversion unit surrounding the first light-projecting unit.
본 발명의 일 실시예에 따르면, 상기 제1 투광부는 원형 또는 다각형 형상일수 있다.According to an embodiment of the present invention, the first light transmitting portion may have a circular or polygonal shape.
본 발명의 일 실시예에 따르면, 상기 제1 위상반전부의 광 투과율은 1 내지 10% 일 수 있다.According to an embodiment of the present invention, the light transmittance of the first phase inversion portion may be 1 to 10%.
본 발명의 일 실시예에 따르면, 상기 제2 위상반전부는 서로 평행하게 이격된 복수의 위상반전 패턴 및 상기 위상반전 패턴 사이에 구비된 투광영역을 포함할 수 있다.According to an embodiment of the present invention, the second phase inversion unit may include a plurality of phase inversion patterns spaced apart from each other in parallel and a light outgoing area provided between the phase inversion patterns.
본 발명의 일 실시예에 따르면, 상기 위상반전 패턴은 0.5 내지 1.2㎛의 선폭을 가지고, 상기 투광영역은 0.8 내지 1.5㎛의 선폭을 가질 수 있다.According to an embodiment of the present invention, the phase reversal pattern may have a line width of 0.5 to 1.2 mu m, and the light-transmitting region may have a line width of 0.8 to 1.5 mu m.
본 발명의 일 실시예에 따르면, 상기 위상반전 패턴 및 투광영역은 스트라이프(stripe) 형상일 수 있다.According to an embodiment of the present invention, the phase reversal pattern and the light-transmitting region may be stripe-shaped.
본 발명의 일 실시예에 따르면, 상기 제2 위상반전부는, 서로 평행하게 이격된 복수의 위상반전 패턴; 상기 위상반전 패턴 사이에 실질적으로 평행하게 배치된 광차단 패턴 및 상기 위상반전 패턴과 상기 광차단 패턴 사이에 구비된 투광영역을 포함할 수 있다.According to an embodiment of the present invention, the second phase inversion unit includes: a plurality of phase inversion patterns spaced apart from each other in parallel; A light blocking pattern disposed substantially parallel between the phase inverting patterns, and a light transmitting region provided between the phase reversing pattern and the light blocking pattern.
본 발명의 일 실시예에 따르면, 상기 위상반전 패턴, 광차단 패턴 및 투광영역은 스트라이프 형상일 수 있다.According to an embodiment of the present invention, the phase reversal pattern, the light blocking pattern, and the light transmitting region may be in a stripe shape.
본 발명의 일 실시예에 따르면, 상기 제2 위상반전부는, 서로 평행하게 이격된 적어도 하나의 위상반전 패턴; 상기 위상반전 패턴과 인접한 적어도 하나의 광차단 패턴 및 인접한 상기 위상반전 패턴과 상기 광차단 패턴들 사이에 구비된 투광영역을 포함할 수 있다.According to an embodiment of the present invention, the second phase inversion unit includes at least one phase inversion pattern spaced parallel to each other; At least one light blocking pattern adjacent to the phase inversion pattern, and a light transmitting region provided between the adjacent phase inversion pattern and the light blocking patterns.
본 발명의 일 실시예에 따르면, 상기 위상반전 패턴, 광차단 패턴 및 투광영역은 스트라이프 형상일 수 있다.According to an embodiment of the present invention, the phase reversal pattern, the light blocking pattern, and the light transmitting region may be in a stripe shape.
본 발명의 일 실시예는 표시 영역 및 비표시 영역을 포함하는 기판 상에 보호막 형성물질을 도포하는 단계; 노광 마스크를 이용하여 상기 표시 영역에 도포된 보호막 형성물질과 상기 비표시 영역에 도포된 보호막 형성물질을 서로 다른 마스크 패턴으로 노광시키는 단계; 노광된 상기 보호막 형성물질를 현상하여 접촉 구멍을 형성하는 단계; 및 잔류한 상기 보호막 형성물질을 열처리하여 보호막을 형성하는 단계;를 포함하는 표시장치의 제조방법을 제공한다.One embodiment of the present invention is a method of manufacturing a display device, comprising: applying a protective film forming material on a substrate including a display area and a non-display area; Exposing the protective film forming material coated on the display area and the protective film forming material coated on the non-display area with a mask pattern different from each other using an exposure mask; Developing the exposed protective film forming material to form contact holes; And forming a passivation layer by heat-treating the remaining passivation film-forming material.
본 발명의 일 실시예에 따르면, 상기 노광 마스크는, 제1 영역 및 제2 영역을 포함하는 마스크 기판; 상기 제1 영역에 배치되며, 제1 투광부를 구비하는 제1 마스크 패턴; 및 상기 제2 영역에 배치되며, 제2 투광부 및 제2 위상반전부를 구비하는 제2 마스크 패턴을 포함할 수 있다.According to an embodiment of the present invention, the exposure mask may include: a mask substrate including a first region and a second region; A first mask pattern disposed in the first region and having a first transparent portion; And a second mask pattern disposed in the second region and having a second transparent portion and a second phase inversion portion.
본 발명의 일 실시예에 따르면, 상기 제1 마스크 패턴은 상기 제1 투광부를 둘러싸는 제1 위상반전부를 포함할 수 있다.According to an embodiment of the present invention, the first mask pattern may include a first phase inversion unit surrounding the first light-projecting unit.
본 발명의 일 실시예에 따르면, 상기 제2 위상반전부는 서로 평행하게 이격된 복수의 위상반전 패턴 및 상기 위상반전 패턴 사이에 구비된 투광영역을 포함할 수 있다.According to an embodiment of the present invention, the second phase inversion unit may include a plurality of phase inversion patterns spaced apart from each other in parallel and a light outgoing area provided between the phase inversion patterns.
본 발명의 일 실시예에 따르면, 상기 제2 위상반전부는, 서로 평행하게 이격된 복수의 위상반전 패턴; 상기 위상반전 패턴 사이에 실질적으로 평행하게 배치된 광차단 패턴 및 상기 위상반전 패턴과 상기 광차단 패턴 사이에 구비된 투광영역을 포함할 수 있다.According to an embodiment of the present invention, the second phase inversion unit includes: a plurality of phase inversion patterns spaced apart from each other in parallel; A light blocking pattern disposed substantially parallel between the phase inverting patterns, and a light transmitting region provided between the phase reversing pattern and the light blocking pattern.
본 발명의 일 실시예에 따르면, 상기 제2 위상반전부는, 서로 평행하게 이격된 적어도 하나의 위상반전 패턴; 상기 위상반전 패턴과 인접한 적어도 하나의 광차단 패턴 및 인접한 상기 위상반전 패턴과 상기 광차단 패턴들 사이에 구비된 투광영역을 포함할 수 있다.According to an embodiment of the present invention, the second phase inversion unit includes at least one phase inversion pattern spaced parallel to each other; At least one light blocking pattern adjacent to the phase inversion pattern, and a light transmitting region provided between the adjacent phase inversion pattern and the light blocking patterns.
본 발명의 일례에 따른 표시장치는 표시영역의 미세한 접촉 구멍을 구현함과 동시에 비표시영역에 입사되는 노광량을 줄일 수 있고, 비표시영역에 배치된 보호막의 높이를 조절할 수 있고, 비표시영역에 배치된 보호막 상에 형성되는 요철 패턴의 높낮이를 낮출 수 있다.The display device according to an exemplary embodiment of the present invention can realize a fine contact hole in the display area, reduce the amount of exposure incident on the non-display area, adjust the height of the protective film disposed in the non-display area, The height of the concavo-convex pattern formed on the arranged protective film can be lowered.
도 1은 본 발명의 실시예1에 따른 표시장치를 개략적으로 도시한 평면도이다.
도 2는 바이너리 마스크와 위상반전 마스크를 투과하는 광세기를 비교한 단면도이다.
도 3은 비표시영역에 배치된 보호막 상에 생기는 요철 패턴을 나타낸 단면도이다.
도 4a 및 도4b는 본 발명의 실시예1에 따른 제1 마스크 패턴 및 제2 마스크 패턴을 나타낸 평면도 및 단면도이다.
도 5a 및 도5b는 본 발명의 실시예2에 따른 제2 마스크 패턴을 나타낸 평면도 및 단면도이다.
도 6a 및 도6b는 본 발명의 실시예3에 따른 제2 마스크 패턴을 나타낸 평면도 및 단면도이다.
도 7a 내지 도 7b는 비표시영역의 보호막 상에 조사되는 노광량을 각각의 실시예에 따라 나타낸 그래프이다.
도8은 도 1에 도시된 표시장치를 나타낸 단면도이다.
도 9a 내지 도 9c는 본 발명의 실시예1에 따른 노광 마스크를 이용하여 표시장치의 접촉 구멍을 형성하는 방법을 나타낸 단면도이다.1 is a plan view schematically showing a display device according to a first embodiment of the present invention.
2 is a cross-sectional view comparing light intensities transmitted through a binary mask and a phase inversion mask.
3 is a cross-sectional view showing a concavo-convex pattern formed on a protective film disposed in a non-display area.
4A and 4B are a plan view and a cross-sectional view illustrating a first mask pattern and a second mask pattern according to the first embodiment of the present invention.
5A and 5B are a plan view and a cross-sectional view illustrating a second mask pattern according to a second embodiment of the present invention.
6A and 6B are a plan view and a cross-sectional view showing a second mask pattern according to a third embodiment of the present invention.
7A to 7B are graphs showing the exposure amount irradiated onto the protective film of the non-display area according to the respective embodiments.
8 is a cross-sectional view showing the display device shown in Fig.
9A to 9C are cross-sectional views showing a method of forming contact holes in a display device using the exposure mask according to the first embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Thus, in some embodiments, well known process steps, well known device structures, and well-known techniques are not specifically described to avoid an undesirable interpretation of the present invention. Like reference numerals refer to like elements throughout the specification.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
이하, 도 1 내지 도 3을 참조하여, 비표시영역의 보호막 상에 형성되는 요철패턴에 대해 설명한다.Hereinafter, the concave-convex pattern formed on the protective film of the non-display area will be described with reference to Figs.
도 1은 본 발명의 실시예1에 따른 표시장치를 개략적으로 도시한 평면도이다. 도 2는 바이너리 마스크와 위상반전 마스크를 투과하는 광세기를 비교한 단면도이다. 도 3은 비표시영역에 배치된 보호막 상에 생기는 요철 패턴을 나타낸 단면도이다.1 is a plan view schematically showing a display device according to a first embodiment of the present invention. 2 is a cross-sectional view comparing light intensities transmitted through a binary mask and a phase inversion mask. 3 is a cross-sectional view showing a concavo-convex pattern formed on a protective film disposed in a non-display area.
도 1을 참조하면, 본 실시예의 표시 장치는 표시 영역(DA)과 비표시 영역(NA)으로 구분된 기판(20)을 포함한다. 기판(20)의 표시 영역(DA)에 복수의 화소들이 형성되어 화상을 표시하고, 비표시 영역(NA)에 하나 또는 그 이상의 게이트 패드(81) 및 데이터 패드(82)가 위치한다. 그러나 비표시 영역(NA)에 모두 게이트 패드(81) 및 데이터 패드(82)가 형성되는 것은 아니며, 일부 또는 전부 생략될 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 실링 부재(300)의 외측에 위치하는 비표시 영역(NA) 중 상측과 좌측에만 게이트 패드(81) 및 데이터 패드(82)가 형성될 수 있다. 게이트 패드(81) 및 데이터 패드(82)가 형성된 영역을 패드 영역이라고 명명할 수 있다.Referring to FIG. 1, the display device of the present embodiment includes a
비표시 영역(NA)에 기판(20)과 밀봉기판(도시하지 않음)의 접합을 위한 실링(sealing) 부재(300)가 위치한다. 실링 부재(300)는 열경화성 수지를 포함할 수 있으며, 예를 들어 에폭시 수지를 포함할 수 있다.A sealing
도 2를 참조하면, 위상반전 마스크(40)를 이용하여 미세패턴을 형성하는 이유는 다음과 같다.Referring to FIG. 2, the reason why the fine pattern is formed using the
바이너리 마스크(30)는 석영기판(1) 상에 개구부(3)를 구비하는 광차단막(2)이 형성된다. 위상반전 마스크(40)는 석영기판(4) 상에 개구부(6)를 구비하는 위상반전막(5)이 형성된다.The
바이너리 마스크(30)의 개구부(3)를 통과한 광의 광세기(light intensity)가 개구부(3) 영역 상에 집중된다. 그러나 도 2에 도시된 바이너리 마스크(30)의 광세기 그래프의 접선 기울기가 완만하여 미세한 패턴의 선폭에 알맞게 조정하기 어려운 단점이 있다.The light intensity of light passing through the
위상반전 마스크(40)의 개구부(6) 및 위상반전막(5)을 광이 투과하고, 특히 위상반전막(5)을 투과하는 광은 마스크로 조사되는 전체 광의 1~10%로 노광된다.The light transmitted through the
도 2에 도시된 바와 같이, 개구부(6)를 통과하는 광과 위상반전막(5)을 통과하는 광은 180도 위상차이로 인하여 상쇄간섭을 일으킨다. 이러한 상쇄간섭으로 인하여 광세기는 개구부(6)와 위상반전막(5)의 경계 영역 (도2의 I 영역 참조)에서 줄어든다.As shown in Fig. 2, the light passing through the
따라서, 위상반전 마스크(40)는 바이너리 마스크(30)에 비하여 보다 미세한 영역에 광을 집중시킬 수 있다. 다만, 위상반전 마스크(40)는 좁은 영역에 광을 집중시킬 수 있는 반면, 투과되는 노광량이 줄어들기 때문에 노광기는 광세기를 증가시켜야 한다.Therefore, the
한편, 보호막에 접촉 구멍을 형성할 경우, 표시영역의 접촉 구멍과 패드 영역의 접촉 구멍을 동시에 형성한다. 상세하게는 표시영역의 접촉 구멍 형성, 패드영역의 접촉구멍 형성 및 패드 영역의 보호막을 식각하는 공정을 하나의 노광 마스크로 동시에 진행한다. 패드 영역에서 외부 회로와 패드 간의 접속을 원활히 하기 위하여 패드 영역에 배치된 보호막은 표시 영역에 배치된 보호막에 비하여 더 식각하여 더 낮은 높이를 갖는다.On the other hand, when a contact hole is formed in the protective film, a contact hole in the display region and a contact hole in the pad region are formed at the same time. Specifically, a contact hole is formed in the display area, a contact hole is formed in the pad area, and a process of etching the protective film of the pad area is performed simultaneously with one exposure mask. In order to facilitate the connection between the external circuit and the pad in the pad region, the protective film disposed in the pad region is etched to have a lower height than the protective film disposed in the display region.
앞서 설명한 바와 같이, 미세 패턴에 맞추어 표시영역의 접촉 구멍을 형성하기 위해 위상반전 마스크(40)가 이용된다. 표시영역에 배치될 접촉 구멍과 비표시영역에 배치될 접촉 구멍을 위상반전 마스크를 이용하여 동시에 형성할 경우, 전체 노광량을 늘리게 되면 비표시영역의 보호막이 과도하게 식각되어 보호막 하부의 배선이 노출될 가능성이 있다.As described above, the
종래에 패드영역에 배치된 보호막을 식각하기 위하여 슬릿 패턴을 포함하는 바이너리 마스크를 이용하였다. 단순히 투과되는 노광량을 줄이기 위해서 슬릿 패턴의 선폭을 증가시켜 투과되는 광의 노광량을 줄일 경우에 I/C(Intensity contrast)가 증가하여 보호막 상에 요철 패턴이 발생한다.Conventionally, a binary mask including a slit pattern is used to etch a protective film disposed in a pad region. When the line width of the slit pattern is increased to reduce the amount of exposure to be simply transmitted, the intensity of I / C (intensity contrast) is increased when the amount of light to be transmitted is reduced.
I/C는 (Imax-Imin)/(Imax+Imin)(Imax: 광세기 최대값, Imin: 광세기 최소값)로서 보호막에 생기는 요철 패턴 발현도 기준값이다. I/C 값은 원래 해상도와 관련된 수치이고, I/C값이 낮을 수록 전 영역에 광이 균일하게 분포한다. 전 영역에 광이 균일하게 입사될 경우, 요철 패턴이 발생할 확률이 낮아진다. 대략 I/C가 0.12 이하의 값을 가질 때 보호막 상에 요철 패턴이 생기지 않는 다는 것이 실험적으로 입증되었다.I / C is a reference value of the concave-convex pattern generated in the protective film as (Imax-Imin) / (Imax + Imin) (Imax: maximum value of light intensity, Imin: minimum value of light intensity). The I / C value is related to the original resolution, and the lower the I / C value, the more uniform the light is distributed over the entire area. When light is uniformly incident on the entire area, the probability of occurrence of the uneven pattern is lowered. It has been experimentally proven that when the approximate I / C has a value of 0.12 or less, there is no irregular pattern on the protective film.
즉, 도 3에 도시된 바와 같이, 슬릿 패턴을 포함하는 바이너리 마스크를 이용하여 투과되는 노광량을 조절할 경우, 패드 영역에 배치된 보호막 상에 요철 패턴이 형성된다. 요철패턴은 피크(peak)와 밸리(vally)가 반복되는 구조이다. 요철패턴은 보호막 표면에 요철 모양으로 모자이크 무늬 또는 미세 슬릿 형태로 형성된다. 요철패턴의 진폭이 클 경우 보호막 하부의 배선이 노출될 가능성이 더 커진다.That is, as shown in FIG. 3, when the amount of exposure to be transmitted is controlled by using a binary mask including a slit pattern, a concavo-convex pattern is formed on the protective film disposed in the pad region. The uneven pattern is a structure in which peaks and valleys are repeated. The concavo-convex pattern is formed on the surface of the protective film in a concavo-convex shape in the form of a mosaic pattern or a fine slit. If the amplitude of the concave-convex pattern is large, the possibility that the wiring under the protective film is exposed becomes larger.
따라서, 본 발명의 실시예1에 따른 노광 마스크는 표시영역의 미세한 접촉 구멍을 형성함과 동시에 패드영역에 배치된 보호막 상에 생기는 요철 패턴을 감소시키고, 패드영역에 입사되는 광의 노광량을 줄이기 위해 도입된 것으로서, 전체적인 구성 및 효과를 도 4a 내지 도 7d과 함께 설명하면 다음과 같다.Therefore, the exposure mask according to the first embodiment of the present invention is capable of forming minute contact holes in the display area, reducing concavity and convexity patterns formed on the protective film disposed in the pad area, and reducing the amount of light incident on the pad area The overall structure and effects will be described with reference to FIGS. 4A to 7D. FIG.
도 4a 및 도4b는 본 발명의 실시예1에 따른 제1 마스크 패턴 및 제2 마스크 패턴을 나타낸 평면도 및 단면도이다. 도 5a 및 도5b는 본 발명의 실시예2에 따른 제2 마스크 패턴을 나타낸 평면도 및 단면도이다. 도 6a 및 도6b는 본 발명의 실시예3에 따른 제2 마스크 패턴을 나타낸 평면도 및 단면도이다. 도 7a 내지 도 7b는 비표시영역의 보호막 상에 조사되는 노광량을 각각의 실시예에 따라 나타낸 그래프이다.4A and 4B are a plan view and a cross-sectional view illustrating a first mask pattern and a second mask pattern according to the first embodiment of the present invention. 5A and 5B are a plan view and a cross-sectional view illustrating a second mask pattern according to a second embodiment of the present invention. 6A and 6B are a plan view and a cross-sectional view showing a second mask pattern according to a third embodiment of the present invention. 7A to 7B are graphs showing the exposure amount irradiated onto the protective film of the non-display area according to the respective embodiments.
도 4a 및 도 4b를 참조하면, 본 발명의 실시예1 에 따른 노광 마스크(400)는 제1 영역 및 제2 영역을 포함한다. 제1 영역에 표시장치의 표시영역에 형성될 패턴을 형성하는 마스크 패턴이 위치한다. 제2 영역에 표시장치의 비표시영역에 형성될 패턴을 형성하는 마스크 패턴이 위치한다. 즉, 제1 영역은 표시장치의 표시영역에 대응하는 패턴들이 배치되는 영역이고, 제2 영역은 표시장치의 비표시영역에 대응하는 패턴들이 배치되는 영역이다. 노광 마스크(400)의 전체적인 구조는 표시장치에 따라 달리 구성될 수 있고. 예를 들면, 노광 마스크(400)는 제1 영역을 제2 영역이 둘러싸는 사각형 형상을 가질 수 있다.Referring to FIGS. 4A and 4B, the
노광 마스크(400)는 제1 마스크 패턴(410) 및 제2 마스크 패턴(420)을 포함한다. 제1 마스크 패턴(410) 및 제2 마스크 패턴(420)은 석영 등의 투명한 물질로 이루어진 마스크 기판(430) 상에 형성된다.The
제1 마스크 패턴(410)은 제1 영역에 배치되며, 제1 투광부(411) 및 제1 위상반전부(412)를 포함한다. 제1 투광부(411)는 접촉 구멍이 형성될 크기에 대응하여 제작되며, 원형 또는 다각형 형상일 수 있다. 제1 투광부(411)는 제1 위상반전부(412)의 개구부에 해당한다.The
제1 위상반전부(412)는 제1 투광부(411)를 둘러싸며, 제1 위상반전부(412)의 광 투과율은 1 내지 10% 이다. 또한, 제1 위상반전부(412)는 제1 투광부(411)와 인접한 영역에서 광 투과율이 0에 근접한다. 즉, 제1 위상반전부(412)는 투과하는 광을 제1 투광부(411)를 통과하는 광과 180도 차이를 갖는 광으로 통과시켜, 제1 투광부(411)와 제1 위상반전부(412)의 인접한 영역을 투과하는 광을 상쇄간섭시킨다. 따라서, 노광 마스크(400)는 제1 마스크 패턴을 이용하여 표시영역에 배치될 미세한 접촉 구멍을 형성할 수 있다. 한편, 제1 위상반전부(421)는 몰리브덴 실리사이드(MoSi)를 기본으로 질소(N), 산소(O), 탄소(C), 중에서 1 종 이상을 조합하여 MoSiN, MoSiON, MoSiCN, MoSiO, MoSiCON) 등의 위상반전 물질을 사용한다.The first
제2 마스크 패턴(420)은 제2 영역에 배치되며, 제2 투광부(421) 및 제2 위상반전부(422)를 포함한다.The
제2 투광부(421)는 표시장치의 비표시영역에 배치될 게이트 패드 또는 데이터 패드에 외부 구동회로 배선과 연결하기 위한 접촉 구멍에 대응하는 크기를 갖는다. The second
제2 위상반전부(422)는 서로 평행하게 이격된 복수의 위상반전 패턴(423)을 포함하고, 위상반전 패턴(423) 사이에 배치된 투광영역(424)을 구비한다. 제2 위상반전부(422)는 제 2 투광부(421)를 제외한 마스크 영역에서 노광량을 제어한다.The second
위상반전 패턴(423)은 도 4a에 도시된 바와 같이, 서로 평행하게 라인(line)형상으로 이격되어 형성된다. 도 4b에 도시된 바와 같이, 투광영역(424)은 복수의 위상반전 패턴(423) 사이에 구비된 개구부일 수 있다.The
제2 마스크 패턴(420)으로 조사된 광이 제2 위상반전부(422)를 통과하는 경우, 일반적인 위상반전 마스크와 동일하게 투광영역(424)을 통과하는 광의 노광량이 줄어든다. 따라서, 제2 위상반전부(422)를 투과하는 광의 노광량이 줄어듬에 따라 비표시영역에 배치된 보호막이 과도하게 식각되지 않고, 요철 패턴도 피크 및 밸리간 높낮이 차가 작아지거나 없어진다.When the light irradiated by the
위상반전패턴(422)은 0.5~1.2㎛의 선폭을 갖고 투광영역(424)은 0.8~1.5㎛의 선폭을 갖는다.The
위상반전 패턴(423)은 몰리브덴 실리사이드(MoSi)를 기본으로 질소(N), 산소(O), 탄소(C), 중에서 1 종 이상을 조합하여 MoSiN, MoSiON, MoSiCN, MoSiO, MoSiCON) 등의 위상반전 물질로 이루어진다.The
도 5a 및 도 5b를 참조하면, 본 발명의 실시예2에 따른 제2 마스크 패턴(420)은 도 4a 및 도 4b에 도시된 제2 마스크 패턴(420)보다 광차단 패턴(425)을 더 포함한다. 상세하게는, 제2 마스크 패턴(420)은 제2 투광부(421) 및 제2 위상반전부(422)를 포함한다. 제2 위상반전부(422)는 서로 평행하게 이격된 복수의 위상반전 패턴(423), 위상반전 패턴(423) 사이에 실질적으로 평행하게 배치된 광차단 패턴(425)을 포함하고, 위상반전 패턴(423)과 광차단 패턴(425) 사이에 투광영역(424)을 구비한다.5A and 5B, the
도 5a 및 도5b에 도시된 제2 마스크 패턴(420)은 도 4a 및 도 4b에 도시된 제2 마스크 패턴(420)에 비하여 전체적인 광 투과율이 더 낮아진다. 즉, 노광 마스크는 동일한 면적대비 광을 차단하는 광차단 패턴(425)을 더 구비하기 때문이다.The
한편, 광차단 패턴(425)은 크롬(Cr)을 포함할 수 있고, 광차단 패턴(423)과 실질적으로 평행하게 스트라이프 형상일 수 있다.On the other hand, the
도 6a 및 도 6b를 참조하면, 본 발명의 실시예3에 따른 제2 마스크 패턴(420)은 도 4a 및 도 4b에 도시된 제2 마스크 패턴(420)보다 광차단 패턴을 더 포함한다. 또한, 본 발명의 실시예3에 따른 제2 마스크 패턴(420)은 도 5a 및 도 5b에 도시된 제2 마스크 패턴(420)과 달리 서로 인접한 광차단 패턴(425) 및 위상반전 패턴(423)을 포함한다.Referring to FIGS. 6A and 6B, the
상세하게는, 제2 마스크 패턴(420)은 제2 투광부(421) 및 제2 위상반전부(422)를 포함한다. 제2 위상반전부(422)는 서로 평행하게 이격된 복수의 위상반전 패턴(423) 및 위상반전 패턴(423)과 인접하여 서로 평행하게 이격된 복수의 광차단 패턴(425)을 포함하고, 적어도 한 쌍의 위상반전 패턴(423)과 광차단 패턴(425)사이에 투광영역(424)을 구비한다. 즉, 도시되지 않았지만, 복수의 위상반전 패턴과 복수의 광차단 패턴이 서로 인접하여 교대로 배치되어 하나의 패턴군을 형성하고 패턴군들사이에 투광영역(424)를 구비할 수 있다.Specifically, the
도 6a 및 도6b에 도시된 제2 마스크 패턴(420)은 도 4a 및 도 4b에 도시된 제2 마스크 패턴(420)에 비하여 전체적인 광 투과율이 더 낮아진다. 즉, 노광마스크는 동일한 면적대비 광을 차단하는 광차단 패턴(425)을 더 구비하기 때문이다.The
도 7a 내지 도 7b를 참조하여, 실시예 1 내지 실시예 3에 따른 제2 마스크 패턴을 통과한 광의 광세기를 설명하면 다음과 같다.7A to 7B, the light intensity of light passing through the second mask pattern according to the first to third embodiments will be described below.
도 7a는 종래의 슬릿 패턴을 포함하는 바이너리 마스크를 적용한 경우의 광세기 그래프이다. X축은 표시장치의 비표시영역에 배치된 보호막 위에 배치되는 마스크 패턴의 영역의 위치를 나타낸다. Y축은 통과하는 광의 광세기를 나타낸다.7A is a graph of light intensity when a binary mask including a conventional slit pattern is applied. And the X axis represents the position of the mask pattern area disposed on the protective film disposed in the non-display area of the display device. The Y axis represents the light intensity of the light passing through.
도 7a에서 11은 광차단 패턴과 투광영역의 선폭이 동일한 경우이다. 광세기가 일정하므로 11은 보호막 상에 요철 패턴은 형성되지 않지만, 최대 광세기가 0.24 수준으로 높기 때문에 보호막이 과도하게 식각될 위험이 있다. 12는 광차단 패턴과 투광영역의 선폭 비율이 2:1인 경우이다. 최대 광세기는 0.14 수준으로 낮아지지만 보호막 상에 도달되는 광세기가 마스크 패턴 영역별로 일정하지 않으므로 보호막 상에 요철 패턴이 형성된다. 13은 광차단 패턴과 투광영역의 선폭 비율이 3:1인 경우이다. 최대 광세기는 0.14수준으로 낮아지지만 보호막 상에 도달되는 광세기가 마스크 패턴 영역별로 일정하지 않으므로 보호막 상에 요철 패턴이 형성된다. 14는 광차단 패턴과 투광영역의 선폭 비율이 4:1인 경우로서, 최대 광세기는 좀더 낮아지지만 12 및 13과 동일하게 요철 패턴이 보호막 상에 형성된다.In Fig. 7A,
도 7b는 본 발명의 실시예 1에 따른 제2 마스크 패턴을 통과한 경우의 광세기 그래프이다. 도 7B에서 21은 위상반전 패턴과 투광영역의 선폭 비율이 1:1인 경우이다. 최대 광세기가 0.112 수준으로 낮아지고, 광세기가 모든 제2 마스크 패턴 영역별로 동일하므로 보호막 상에 요철 패턴도 형성되지 않는다. 21은 측정된 I/C 값도 0이 된다. 22는 위상반전 패턴과 투광영역의 선폭 비율이 2:1인 경우이다. 최대 광세기가 0.046으로 낮아지고, 광세기가 제2 마스크 패턴 영역별로 다소 차이가 있지만 도 7a의 광세기 그래프에 비해서는 다소 요철 패턴의 피크 및 밸리의 높이차가 낮아짐을 알 수 있다. 23은 위상반전패턴과 투광영역의 선폭 비율이 3:1인 경우이고, 24는 위상반전패턴과 투광영역의 선폭 비율이 4:1인 경우이다. 23의 경우 측정된 I/C 값이 0.088로 낮은 수치를 보이고, 광세기가 영역별로 고르게 나타난다. 24의 경우는 22와 비슷한 수치와 그래프 형상을 나타내고 있다. 즉, 실시예 1에 따른 제2 마스크 패턴을 적용할 경우, 보호막에 과도한 노광량이 조사되지 않고, 보호막 상에 요철 패턴이 생기지 않거나 미약하게 형성된다. 이와 같이 실시예 1는 위상반전 패턴의 선폭 비율을 조절함에 따라 요철 패턴이 형성되지 않으면서 보호막에 조사되는 노광량도 줄일 수 있다. 상기 위상반전 패턴과 투광영역의 선폭 비율은 일예에 불과하고, 제2 마스크 패턴을 투과하는 광의 노광량을 줄이면서도 광세기를 제2 마스크 패턴 영역별로 일정하게 하는 선폭 비율이면 된다.FIG. 7B is a graph of light intensity when the light passes through the second mask pattern according to the first embodiment of the present invention. FIG. In Fig. 7B,
도 7 c는 본 발명의 실시예 2에 따른 제2 마스크 패턴을 통과한 경우의 광세기 그래프이다. 도 7C에서 31은 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율이 1:1:1인 경우이다. 최대 광세기가 0.204 수준으로 낮아지고, 광세기가 제2 마스크 패턴 영역별로 다소 차이가 있으므로 보호막 상에 요철 패턴이 미약하게 형성된다. 32은 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율이 1:2:1인 경우이다. 33은 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율이 1:3:1인 경우이다. 34는 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율이 1:4:1인 경우이다. 32 내지 34는 도 7a에 비해 최대 광세기는 낮아지고, 광세기가 제2 마스크 패턴 영역별로 차이가 생겨 요철 패턴이 보호막 상에 생길 수 있다. 이와 같이 실시예 3은 위상반전 패턴의 선폭 비율을 조절함에 따라 요철 패턴이 형성되지 않으면서 보호막에 조사되는 노광량도 줄일 수 있다. 상기 31 내지 34는 일예에 불과하고, 제2 마스크 패턴을 투과하는 광의 노광량을 줄이면서도 광세기를 제2 마스크 패턴 영역별로 일정하게 하는 선폭 비율로 선정하면 된다.FIG. 7C is a graph of light intensity when the second mask pattern according to the second embodiment of the present invention is passed. FIG. In Fig. 7C,
도 7d는 본 발명의 실시예 3에 따른 제2 마스크 패턴을 통과한 경우의 광세기 그래프이다. 도 7d에서 41은 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율이 1:1:1인 경우이다. 42은 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율이 1:2:1인 경우이다. 43은 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율이 1:3:1인 경우이다. 44는 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율이 1:4:1인 경우이다. 41 내지 44는 최대 광세기가 0.085 근처 수준으로 낮아지고, 광세기가 제2 마스크 패턴 영역별로 다소 차이가 있지만 도 7a의 광세기 그래프에 비해서는 다소 요철 패턴의 피크 및 밸리의 높이차가 낮아짐을 알 수 있다. 즉, 실시예 3에 따른 제2 마스크 패턴을 적용할 경우, 보호막에 과도한 노광량이 조사되지 않고, 보호막 상에 요철 패턴이 생기지 않거나 미약하게 형성된다. 이와 같이 실시예 3는 위상반전 패턴의 선폭 비율을 조절함에 따라 요철 패턴이 형성되지 않으면서 보호막에 조사되는 노광량도 줄일 수 있다. 상기 광차단 패턴, 위상반전 패턴 및 투광영역의 선폭 비율은 일예에 불과하고, 제2 마스크 패턴을 투과하는 광의 노광량을 줄이면서도 광세기를 제2 마스크 패턴 영역별로 일정하게 하는 선폭 비율로 선정될 수 있다.FIG. 7D is a graph of light intensity when the light passes through the second mask pattern according to the third embodiment of the present invention. In Fig. 7D, numeral 41 is a case where the light blocking pattern, the phase reversal pattern, and the line width ratio of the light transmitting region are 1: 1: 1.
종합하면, 실시예 1 내지 실시예 3의 제2 마스크 패턴(420)에 포함되는 위상반전 패턴 또는 광차단 패턴의 선폭을 적절히 선택하여 비표시영역에 형성된 보호막을 원하는 노광량으로 노광할 수 있다. 또한, 비표시영역에 형성된 보호막 상에 요철 패턴이 생기는 것을 억제하고, 보호막의 과도한 식각을 방지할 수 있다.In sum, the protective film formed in the non-display area can be exposed at a desired exposure amount by appropriately selecting the line width of the phase reversal pattern or the light blocking pattern included in the
보호막(68)에 접촉 구멍(71,72, 73)을 형성하는 공정을 설명하기에 앞서, 표시장치의 구조를 도 8과 함께 설명하면 다음과 같다.Before describing the process of forming the contact holes 71, 72, and 73 in the
도8은 도 1에 도시된 표시장치를 나타낸 단면도이다.8 is a cross-sectional view showing the display device shown in Fig.
도 8를 참조하면, 유리 또는 플라스틱 등으로 이루어진 기판(20) 상에 게이트 배선(미도시) 및 게이트 전극(61)이 배치된다. 게이트 배선은 게이트 배선으로부터 돌출한 복수의 게이트 전극(gate electrode)(61)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분에 해당하는 게이트 패드(81)을 포함한다.Referring to FIG. 8, a gate wiring (not shown) and a
게이트 배선(미도시) 및 게이트 전극(61) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 만들어진 게이트 절연막(gate insulating layer)(62)이 형성되어 있다.A
게이트 절연막(62) 위에 수소화 비정질 규소(hydrogenated amorphous silicon)(이하, a-Si라함) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 반도체(63)가 형성되어 있다. 반도체(63)는 주로 세로 방향으로 뻗으며, 게이트 전극(61)을 향하여 뻗어 나온 복수의 돌출부(projection)(미도시)를 포함한다.A plurality of
상기 복수의 반도체(63)는 산화물 반도체이다. 상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 인듐(In) 및 주석(Sn)으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.The plurality of
예컨대, 상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(In-Zn-O), 아연-주석 산화물(Zn-Sn-O) 등과 같은 산화물 반도체 재료를 이용하여 만들어질 수 있다.For example, the oxide semiconductor may be an oxide based on zinc (Zn), gallium (Ga), tin (Sn), or indium (In), or a complex oxide such as zinc oxide (ZnO), indium-gallium-zinc oxide (InGaZnO4) , Indium-zinc oxide (In-Zn-O), zinc-tin oxide (Zn-Sn-O), and the like.
구체적으로, 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)를 포함하는 IGZO계의 산화물을 포함할 수 있다. 이외에도 상기 산화물 반도체는 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물을 포함할 수 있다.Specifically, the oxide semiconductor may include an oxide of an IGZO system including indium (In), gallium (Ga), zinc (Zn), and oxygen (O). The oxide semiconductor may be an In-Sn-Zn-O based metal oxide, an In-Al-Zn-O based metal oxide, a Sn-Ga-Zn-O based metal oxide, an Al- Zn-O-based metal oxide, In-O-based metal oxide, Sn-O-based metal oxide, Sn-Zn-O-based metal oxide, , And a Zn-O-based metal oxide.
반도체(63) 위에 복수의 저항성 접촉 부재(ohmic contact)(64, 65)가 형성되어 있고, 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉 부재(64, 65)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.A plurality of ohmic contacts (64, 65) are formed on the semiconductor (63) and serve to lower the contact resistance. The
저항성 접촉 부재(64, 65) 및 게이트 절연막(62) 위에 복수의 데이터 배선(data line)(미도시)과 복수의 드레인 전극(drain electrode)(67)이 형성되어 있다.A plurality of data lines (not shown) and a plurality of
각 데이터 배선(미도시)은 게이트 전극(61)을 향하여 뻗은 복수의 소스 전극(source electrode)(66)과 다른 층 또는 외부 구동회로와의 접속을 위하여 면적이 넓은 끝 부분에 해당하는 데이터 패드(82)를 포함한다.Each data line (not shown) includes a plurality of
드레인 전극(67)은 데이터 배선(미도시)과 분리되어 있고 게이트 전극(61)을 중심으로 소스 전극(66)과 마주 본다.The
구체적으로, 소스 전극(66), 드레인 전극(67) 및 데이터 배선(미도시)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금에 의하여 형성될 수 있으며, 상기 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수도 있다. 상기 다중막 구조의 예로, 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상부막으로 된 이중막, 몰리브덴(합금) 하부막과 알루미늄(합금) 중간막과 몰리브덴(합금) 상부막으로 된 삼중막을 들 수 있다.Specifically, the
하나의 게이트 전극(61), 하나의 소스 전극(66) 및 하나의 드레인 전극(67)은 반도체(63)의 돌출부(미도시)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(66)과 드레인 전극(67) 사이의 돌출부에 형성된다.One
게이트 배선(미도시), 데이터 배선(미도시), 소스 전극(66), 드레인 전극(67) 및 노출된 반도체(63) 부분 위에 보호막(68)이 형성된다. 보호막(passivation layer)(68)은 플라즈마 화학기상 증착법 (Plasma Enhanced Chemical Vapor Deposition, PECVD) 등의 증착방법으로 SiNx, SiOx와 같은 무기 절연물질, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobytane) 또는 PFCB(Perfluorocyclobytane) 등과 같은 유기 절연물질, 또는 상기 무기 절연물질과 유기 절연물질의 적층구조로 평탄화되어 형성된다.A
보호막(68)은 드레인 전극(67)을 각각 드러내는 복수의 드레인 접촉 구멍(contact hole)(71), 게이트 패드(67)를 각각 드러내는 복수의 게이트 패드 접촉 구멍(72) 및 데이터 패드(82)를 각각 드러내는 복수의 데이터 패드 접촉 구멍을 구비한다.The
표시영역에 배치된 보호막(68)보다 비표시 영역에 배치된 보호막이 낮은 높이를 가져 단차 구조를 갖는다. 이러한 단차에 의하여, 패드부 배선 본딩(OLB; Outer Lead Bonding) 공정에서 이방성 도전 입자(Anisotropic Conductive Film; ACF)에 압착력을 충분히 전달하여 패드(81, 82)와 접착력이 강화될 수 있다. The protective film disposed in the non-display area has a lower height than the
또한, 본 발명의 실시예 1 내지 실시예 3에 따른 제2 마스크 패턴을 이용하여 노광한 경우에, 비표시영역의 보호막 상면(68a)에 요철 패턴이 형성되지 않거나 미약하게 형성된다.Further, in the case of exposure using the second mask pattern according to the first to third embodiments of the present invention, the concave-convex pattern is not formed on the
따라서, 보호막(68)은 비표시영역에서 외부 구동회로와 패드(81,82)의 접속을 보장하고, 내부 회로 등의 배선을 외부로 노출시키지 않는다.Therefore, the
보호막(68) 위에 복수의 화소 전극(pixel electrode)(미도시)이 형성되어 있다. 화소 전극은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes (not shown) are formed on the
화소 전극(미도시)은 접촉 구멍(71,72)을 통하여 드레인 전극(67)과 물리적?전기적으로 연결되어 있으며, 드레인 전극(67)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(미도시)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.The pixel electrode (not shown) is physically and electrically connected to the
한편, 게이트 패드(81) 및 데이터 패드(82) 위에 접촉 구멍(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(91) 및 보조 데이터 패드(92)가 형성된다. 보조 게이트 패드(91) 및 보조 데이터 패드(92)는 패드(81, 82)와 외부 회로와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.An
한편, 본 발명이 유기 발광 표시 장치로 구성될 경우, 도시되지 않았지만, 본 발명은 화소 전극상에 형성된 유기 발광층 및 상기 유기 발광층 상에 형성된 대향 전극을 포함한다.Although not shown in the drawings, the present invention includes an organic light emitting layer formed on a pixel electrode and an opposite electrode formed on the organic light emitting layer.
화소 전극은 화소 정의막(미도시)의 개구부에 대응하도록 배치되는데, 화소 전극이 반드시 화소 정의막의 개구부에만 배치되는 것은 아니며, 화소 전극의 일부가 화소 정의막과 중첩되도록 화소 정의막 아래에 배치될 수 있다. 화소정의막은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.The pixel electrode is arranged to correspond to the opening of the pixel defining layer (not shown). The pixel electrode is not necessarily disposed only in the opening of the pixel defining layer, and a part of the pixel electrode is disposed below the pixel defining layer . The pixel defining layer may be made of a resin such as polyacrylates resin or polyimide, or a silica-based inorganic material.
화소 전극 위에는 유기 발광층이 형성되고, 유기 발광층 상에는 캐소드 전극이 되는 대향 전극이 형성된다. 이와 같이, 화소 전극, 유기 발광층 및 대향 전극을 포함하는 유기 발광 표시 장치가 형성된다.An organic light emitting layer is formed on the pixel electrode, and a counter electrode is formed on the organic light emitting layer to serve as a cathode electrode. Thus, an organic light emitting display including a pixel electrode, an organic light emitting layer, and a counter electrode is formed.
표시영역의 드레인 접촉 구멍 및 비표시 영역의 패드 접촉 구멍을 본 발명의실시예 1의 노광 마스크를 이용하여 형성하는 방법을 도 9a 내지 도 9c를 참조하여 설명한다.A method of forming the contact hole of the drain region and the pad contact hole of the non-display region using the exposure mask of Embodiment 1 of the present invention will be described with reference to FIGS. 9A to 9C.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 노광 마스크를 이용하여 표시장치의 접촉 구멍을 형성하는 방법을 나타낸 단면도이다.9A to 9C are cross-sectional views illustrating a method of forming a contact hole in a display device using an exposure mask according to an embodiment of the present invention.
먼저, 도 9a에 도시한 바와 같이, 유기 절연막으로 이루어진 보호막(68)을 도포한다. 여기서는 양성 감광성(Posi-PR)의 유기 보호막(68)을 형성하였는데, 비감광성 재료로 하여 도포할 수도 있다. 또한, 보호막(68)을 산화 규소막(SiO2) 또는 질화규소막(SiNx)등의 절연막으로 적층하여 형성할 수도 있다. 또는 상기 무기 절연 물질과 유기 절연물질의 적층구조로 평탄화되어 보호막(68)을 형성할 수도 있다. 유기막이 양성 감광막(Posi-PR)인 경우에는 빛을 받지 못한 부분이 패턴이 남게 되고 빛을 받은 부분은 일정부분 이상 제거된다.First, as shown in Fig. 9A, a
보호막(68) 상부에 광의 투과량을 조절할 수 있도록 노광 마스크(400)를 배치한다. 노광 마스크(400)는 제1 마스크 패턴(410) 및 제2 마스크 패턴(420)을 포함한다.An
제1 마스크 패턴(410)의 제1 투광부(411)는 드레인 접촉 구멍이 형성될 위치 상에 배치되고, 제1 위상반전부(412)는 드레인 접촉 구멍이 형성될 위치 주변의 보호막 상에 배치된다. 제2 마스크 패턴(420)의 제2 투광부(421)는 게이트 패드(81) 및 데이터 패드(82)를 노출시키는 접촉 구멍이 형성될 위치 상에 배치되고, 제2 위상반전부(422)는 비표시영역에 형성된 보호막 상에 배치된다.The first
따라서, 제1 투광부(411)에 조사된 광이 대부분 투과되어 드레인 접촉 구멍이 형성될 위치에 도달한다.Therefore, most of the light irradiated to the first
또한, 제2 투광부(421)에 조사된 광이 대부분 투과되어 게이트 패드(81) 및 데이터 패드(82)를 노출시키는 접촉 구멍이 형성될 위치에 도달하고, 제2 위상반전부(422)에 조사된 광의 전체 노광량 중 10% 미만의 노광량을 갖는 광이 비표시영역에 배치된 보호막 상에 조사된다.Most of the light radiated to the second
도 9b에 도시한 바와 같이, 노광된 보호막(68) 현상하여 드레인 전극(67) 및 패드(81, 82)를 드러내는 접촉구멍(71, 72, 73)을 형성한다. 또한, 비표시영역의 보호막(68)을 표시영역에 비하여 높이가 낮아지도록 일정부분 식각한다.The exposed
도 9c에 도시한 바와 같이, 게이트 절연막(62)을 식각하여 게이트 패드(81) 를 드러내는 게이트 패드 접촉 구멍(72)을 완성한다.The
이상에서 설명된 표시장치 및 그 제조방법의 실시예는 예시적인 것에 불과하며, 본 발명의 보호범위는 본 발명 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등예를 포함할 수 있다.The embodiments of the display device and the manufacturing method thereof described above are merely illustrative, and the scope of protection of the present invention may include various modifications and equivalents to those skilled in the art .
1,4:석영기판
2:광차단막
3,6:개구부
5:위상반전막
20:기판
61:게이트전극
62:게이트절연막
63:반도체
64,65:저항성 접촉 부재
66:소스 전극
67:드레인 전극
68:보호막
68a:보호막 형성물질
70:접촉 구멍
71:드레인 접촉 구멍
72:게이트 패드 접촉 구멍
73:데이터 패드 접촉 구멍
81:게이트 패드
82:데이터 패드
300:실링부재
400:노광 마스크
410:제1 마스크 패턴
411:제1 투광부
412: 제1 위상반전부
420:제2 마스크 패턴
421:제2 투광부
422:제2 위상반전부
423:위상반전 패턴
424:투광영역
425:광차단 패턴
430:마스크 기판1,4: quartz substrate 2: light blocking film
3, 6: opening 5: phase reversing film
20: substrate
61: gate electrode 62: gate insulating film
63:
66: source electrode 67: drain electrode
68:
70: contact hole 71: drain contact hole
72: gate pad contact hole 73: data pad contact hole
81: gate pad 82: data pad
300: sealing member 400: exposure mask
410: First mask pattern 411: First mask pattern
412: first phase inverting unit 420: second mask pattern
421: second transmitting portion 422: second phase inverting portion
423: Phase reversal pattern 424:
425: light blocking pattern 430: mask substrate
Claims (19)
상기 기판 상에 배치된 게이트 배선 및 데이터 배선;
상기 표시영역에 배치되며, 상기 게이트 배선 및 데이터 배선과 연결된 박막 트랜지스터;
상기 비표시영역에 배치된 패드;
상기 박막 트랜지스터 및 상기 패드 상에 배치된 보호막; 및
상기 박막 트랜지스터와 연결된 화소전극;을 포함하고,
상기 보호막은 상기 표시영역보다 상기 비표시영역에서 더 얇은 두께를 가지며, 상기 비표시영역의 보호막은 0.1μm 내지 1μm의 두께를 갖는 표시장치.A substrate including a display region and a non-display region;
A gate wiring and a data wiring disposed on the substrate;
A thin film transistor arranged in the display region and connected to the gate wiring and the data wiring;
A pad disposed in the non-display area;
A protective film disposed on the thin film transistor and the pad; And
And a pixel electrode connected to the thin film transistor,
Wherein the protective film has a thinner thickness in the non-display area than the display area, and the protective film of the non-display area has a thickness of 0.1 to 1 mu m.
상기 보호막은 상기 박막 트랜지스터의 드레인 전극 및 상기 패드를 노출시키는 개구부를 구비하는 표시장치.The method according to claim 1,
Wherein the protective film has a drain electrode of the thin film transistor and an opening exposing the pad.
상기 제1 영역에 배치되며, 제1 투광부를 구비하는 제1 마스크 패턴; 및
상기 제2 영역에 배치되며, 제2 투광부 및 제2 위상반전부를 구비하는 제2 마스크 패턴을 포함하는 노광 마스크.A mask substrate including a first region and a second region;
A first mask pattern disposed in the first region and having a first transparent portion; And
And a second mask pattern disposed in the second region, the second mask pattern having a second transparent portion and a second phase inversion portion.
상기 제1 마스크 패턴은 상기 제1 투광부를 둘러싸는 제1 위상반전부를 포함하는 노광 마스크.The method of claim 3,
Wherein the first mask pattern includes a first phase inversion portion surrounding the first light-projecting portion.
상기 제1 투광부는 원형 또는 다각형 형상인 노광 마스크.5. The method of claim 4,
Wherein the first light-transmitting portion has a circular or polygonal shape.
상기 제1 위상반전부의 광 투과율은 1 내지 10% 인 노광 마스크.5. The method of claim 4,
And the light transmittance of the first phase inversion portion is 1 to 10%.
상기 제2 위상반전부는 서로 평행하게 이격된 복수의 위상반전 패턴 및 상기 위상반전 패턴 사이에 구비된 투광영역을 포함하는 노광 마스크.The method of claim 3,
Wherein the second phase inversion section includes a plurality of phase inversion patterns spaced apart from each other in parallel and a light outgoing area provided between the phase inversion patterns.
상기 위상반전 패턴은 0.5 내지 1.2㎛의 선폭을 가지고, 상기 투광영역은 0.8 내지 1.5㎛의 선폭을 갖는 노광 마스크.The method of claim 7, wherein
The phase reversal pattern has a line width of 0.5 to 1.2 mu m, and the light-transmitting region has a line width of 0.8 to 1.5 mu m.
상기 위상반전 패턴 및 투광영역은 스트라이프(stripe) 형상인 노광 마스크.9. The method of claim 8,
Wherein the phase inversion pattern and the light-transmitting region are in a stripe shape.
상기 제2 위상반전부는,
서로 평행하게 이격된 복수의 위상반전 패턴;
상기 위상반전 패턴 사이에 실질적으로 평행하게 배치된 광차단 패턴 및
상기 위상반전 패턴과 상기 광차단 패턴 사이에 구비된 투광영역을 포함하는 노광 마스크.The method of claim 3,
Wherein the second phase inversion unit comprises:
A plurality of phase reversal patterns spaced apart from each other in parallel;
A light blocking pattern disposed substantially parallel between the phase inversion patterns and
And a light transmitting region provided between the phase inversion pattern and the light blocking pattern.
상기 위상반전 패턴, 광차단 패턴 및 투광영역은 스트라이프 형상인 노광 마스크.11. The method of claim 10,
Wherein the phase inversion pattern, the light blocking pattern, and the light transmitting region are in a stripe shape.
상기 제2 위상반전부는,
서로 평행하게 이격된 적어도 하나의 위상반전 패턴;
상기 위상반전 패턴과 인접한 적어도 하나의 광차단 패턴 및
인접한 상기 위상반전 패턴과 상기 광차단 패턴들 사이에 구비된 투광영역을 포함하는 노광 마스크.The method of claim 3,
Wherein the second phase inversion unit comprises:
At least one phase reversal pattern spaced apart from one another in parallel;
At least one light blocking pattern adjacent to the phase reversal pattern and
And a light transmitting region provided between the phase reversal pattern and the light blocking patterns adjacent to each other.
상기 위상반전 패턴, 광차단 패턴 및 투광영역은 스트라이프 형상인 노광 마스크.13. The method of claim 12,
Wherein the phase inversion pattern, the light blocking pattern, and the light transmitting region are in a stripe shape.
노광 마스크를 이용하여 상기 표시 영역에 도포된 보호막 형성물질과 상기 비표시 영역에 도포된 보호막 형성물질을 서로 다른 마스크 패턴으로 노광시키는 단계;
노광된 상기 보호막 형성물질를 현상하여 접촉 구멍을 형성하는 단계; 및
잔류한 상기 보호막 형성물질을 열처리하여 보호막을 형성하는 단계;를 포함하는 표시장치의 제조방법.Applying a protective film forming material on a substrate including a display area and a non-display area;
Exposing the protective film forming material coated on the display area and the protective film forming material coated on the non-display area with a mask pattern different from each other using an exposure mask;
Developing the exposed protective film forming material to form contact holes; And
And forming a protective film by heat treating the remaining protective film forming material.
상기 노광 마스크는,
제1 영역 및 제2 영역을 포함하는 마스크 기판;
상기 제1 영역에 배치되며, 제1 투광부를 구비하는 제1 마스크 패턴; 및
상기 제2 영역에 배치되며, 제2 투광부 및 제2 위상반전부를 구비하는 제2 마스크 패턴을 포함하는 표시장치의 제조방법.15. The method of claim 14,
In the exposure mask,
A mask substrate including a first region and a second region;
A first mask pattern disposed in the first region and having a first transparent portion; And
And a second mask pattern disposed in the second region and having a second transparent portion and a second phase inversion portion.
상기 제1 마스크 패턴은 상기 제1 투광부를 둘러싸는 제1 위상반전부를 포함하는 표시장치의 제조방법.16. The method of claim 15,
Wherein the first mask pattern includes a first phase inversion portion surrounding the first transparent portion.
상기 제2 위상반전부는 서로 평행하게 이격된 복수의 위상반전 패턴 및 상기 위상반전 패턴 사이에 구비된 투광영역을 포함하는 표시장치의 제조방법.The method of claim 15, wherein
Wherein the second phase inversion section includes a plurality of phase inversion patterns spaced apart from each other in parallel and a light outgoing area provided between the phase inversion patterns.
상기 제2 위상반전부는,
서로 평행하게 이격된 복수의 위상반전 패턴;
상기 위상반전 패턴 사이에 실질적으로 평행하게 배치된 광차단 패턴 및
상기 위상반전 패턴과 상기 광차단 패턴 사이에 구비된 투광영역을 포함하는 표시장치의 제조방법.16. The method of claim 15,
Wherein the second phase inversion unit comprises:
A plurality of phase reversal patterns spaced apart from each other in parallel;
A light blocking pattern disposed substantially parallel between the phase inversion patterns and
And a light transmitting region provided between the phase inversion pattern and the light blocking pattern.
상기 제2 위상반전부는,
서로 평행하게 이격된 적어도 하나의 위상반전 패턴;
상기 위상반전 패턴과 인접한 적어도 하나의 광차단 패턴 및
인접한 상기 위상반전 패턴과 상기 광차단 패턴들 사이에 구비된 투광영역을 포함하는 표시장치의 제조방법.16. The method of claim 15,
Wherein the second phase inversion unit comprises:
At least one phase reversal pattern spaced apart from one another in parallel;
At least one light blocking pattern adjacent to the phase reversal pattern and
And a light-transmissive region provided between the adjacent phase reversal patterns and the light intercepting patterns.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140025870A KR20150104660A (en) | 2014-03-05 | 2014-03-05 | Display device and method of manufacturing display device using the same |
| US14/604,480 US20150255493A1 (en) | 2014-03-05 | 2015-01-23 | Display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140025870A KR20150104660A (en) | 2014-03-05 | 2014-03-05 | Display device and method of manufacturing display device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150104660A true KR20150104660A (en) | 2015-09-16 |
Family
ID=54018162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140025870A KR20150104660A (en) | 2014-03-05 | 2014-03-05 | Display device and method of manufacturing display device using the same |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150255493A1 (en) |
| KR (1) | KR20150104660A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104765216B (en) * | 2015-04-30 | 2017-12-19 | 京东方科技集团股份有限公司 | Array base palte and preparation method thereof and display device |
| TWI561894B (en) * | 2015-05-29 | 2016-12-11 | Hon Hai Prec Ind Co Ltd | Manufacturing method of making electronic connection structure, tft substrate, and insulation layer |
| KR20210083804A (en) * | 2019-12-27 | 2021-07-07 | 엘지디스플레이 주식회사 | Transparent display device |
| CN113299860B (en) * | 2021-05-27 | 2023-04-28 | 京东方科技集团股份有限公司 | Display substrate and preparation method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568406B1 (en) * | 2001-12-26 | 2006-04-05 | 마츠시타 덴끼 산교 가부시키가이샤 | Method of producing a pattern |
| WO2014111983A1 (en) * | 2013-01-21 | 2014-07-24 | パナソニック株式会社 | Photomask and pattern forming method using same |
-
2014
- 2014-03-05 KR KR1020140025870A patent/KR20150104660A/en not_active Application Discontinuation
-
2015
- 2015-01-23 US US14/604,480 patent/US20150255493A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20150255493A1 (en) | 2015-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106802519B (en) | Liquid crystal display device and method for manufacturing the same | |
| US9880436B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4481759B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
| US10191331B2 (en) | Mask and method of fabricating display device using the mask | |
| US8956930B2 (en) | Process for production of thin film transistor substrate | |
| KR101569766B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR20080082253A (en) | Method of manufacturing thin film transistor substrate | |
| JP4898229B2 (en) | Optical mask and method of manufacturing thin film transistor display panel using the same | |
| US9564459B2 (en) | Liquid crystal display panel and method for manufacturing liquid crystal display panel | |
| US10018906B2 (en) | Display device and method of manufacturing the same | |
| KR20150104660A (en) | Display device and method of manufacturing display device using the same | |
| US9081243B2 (en) | TFT substrate, method for producing same, and display device | |
| KR102248240B1 (en) | Display device and method of manufacturing display device using the same | |
| KR101409704B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US9520415B2 (en) | Display device and method of fabricating the same | |
| KR20170134800A (en) | Liquid crystal display device and manufacturing method thereof | |
| KR20090073687A (en) | Mask and manufacturing method thin film transistop using the same | |
| KR102027363B1 (en) | Thin film transistor display panel and manufacturing method thereof | |
| KR102296734B1 (en) | Display device and manufacturing method thereof | |
| KR20110071594A (en) | Thin film transistor substrate and method of manufacturing the same | |
| KR20160128259A (en) | Substrate for fringe field switching mode liquid crystal display device | |
| KR20060019070A (en) | Manufacturing method of thin film transistor array panel | |
| KR20170077383A (en) | Substrate for display and display including the same | |
| KR20050102442A (en) | Thin film transistor array panel and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |