KR20150086779A - Element package and manufacturing method thereof - Google Patents

Element package and manufacturing method thereof Download PDF

Info

Publication number
KR20150086779A
KR20150086779A KR1020140006831A KR20140006831A KR20150086779A KR 20150086779 A KR20150086779 A KR 20150086779A KR 1020140006831 A KR1020140006831 A KR 1020140006831A KR 20140006831 A KR20140006831 A KR 20140006831A KR 20150086779 A KR20150086779 A KR 20150086779A
Authority
KR
South Korea
Prior art keywords
main base
groove
rti
package
bonding
Prior art date
Application number
KR1020140006831A
Other languages
Korean (ko)
Inventor
김현호
Original Assignee
재단법인 다차원 스마트 아이티 융합시스템 연구단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 다차원 스마트 아이티 융합시스템 연구단 filed Critical 재단법인 다차원 스마트 아이티 융합시스템 연구단
Priority to KR1020140006831A priority Critical patent/KR20150086779A/en
Priority to PCT/KR2015/000550 priority patent/WO2015108393A1/en
Publication of KR20150086779A publication Critical patent/KR20150086779A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

A method of manufacturing an element package includes a step of forming at least one groove on the upper side of a main base; a step of bonding an element to the groove based on the predetermined position of the element; a step of stacking an insulator on the main base to cover the element; and a step of polishing the upper side of the main base having the insulator to expose at least one of a metal electrode or bump mounted on the upper side of the element.

Description

소자 패키지 및 그 제작 방법{ELEMENT PACKAGE AND MANUFACTURING METHOD THEREOF}[0001] DESCRIPTION [0002] ELEMENT PACKAGE AND MANUFACTURING METHOD THEREOF [0003]

본 발명은 소자 패키지 및 그 제작 방법에 대한 기술로서, 구체적으로, 소자를 메인 베이스에 접착하고, 소자의 윗면에 장착된 범프(Bump)가 노출되도록 메인 베이스 위에 절연체를 적층함으로써, 소자 패키지를 제작하는 것에 관한 기술이다.
Specifically, the present invention relates to a device package and a method of manufacturing the device package. Specifically, the device package is manufactured by adhering an element to a main base, and laminating an insulator on the main base so that a bump mounted on the upper surface of the element is exposed. .

기존에는 소자 패키지는 기판 위에 소자를 접착하는 구조가 제안되었다. 예를 들어, 한국공개특허 제10-2006-0035070(공개일 2006년 4월 26일)에서는 제1 인쇄회로기판 및 제2 인쇄회로기판 각각에 소자를 접착하고, 소자가 각각 접착된 제1 인쇄회로기판을 상부 반도체 패키지로, 제2 인쇄회로기판을 하부 반도체 패키지로 형성하여, 상부 반도체 패키지를 하부 반도체 패키지에 부착함으로써, 반도체 패키지를 제작하는 기술이 개시되어 있다.Conventionally, a device package has been proposed in which a device is bonded onto a substrate. For example, in Korean Patent Laid-Open No. 10-2006-0035070 (April 26, 2006), devices are bonded to a first printed circuit board and a second printed circuit board, and a first printed Discloses a technique for manufacturing a semiconductor package by forming a circuit board as an upper semiconductor package and a second printed circuit board as a lower semiconductor package and attaching the upper semiconductor package to the lower semiconductor package.

그러나, 단순히 소자가 접착된 복수의 기판들을 복수의 층으로 적층하여 소자 패키지를 제작하는 경우, 복수의 기판들 사이의 회로 라인 패턴이 복잡하게 생성되는 문제점이 있다.However, when a plurality of substrates to which elements are bonded are stacked in a plurality of layers to fabricate an element package, a circuit line pattern between a plurality of substrates is complicated.

이에, 본 명세서에서는 단순화된 회로 라인 패턴을 가지는 소자 패키지 및 그 제작 방법에 관한 기술을 제안한다.
Thus, in the present specification, a device package having a simplified circuit line pattern and a technique for manufacturing the same are proposed.

본 발명의 실시예들은 단순화된 회로 라인 패턴을 가지는 소자 패키지 및 그 제작 방법을 제공한다.Embodiments of the present invention provide a device package having a simplified circuit line pattern and a method of fabricating the same.

또한, 본 발명의 실시예들은 소자 패키지를 제작하는 과정에서, 소자를 메인 베이스에 포함되는 적어도 하나의 홈에 접착하는 방법을 제공한다.Embodiments of the present invention also provide a method of bonding an element to at least one groove included in a main base in the course of manufacturing an element package.

또한, 본 발명의 실시예들은 소자가 접착되는 메인 베이스에 포함되는 적어도 하나의 홈을 생성하는 방법을 제공한다.Embodiments of the present invention also provide a method of creating at least one groove included in a main base to which an element is bonded.

또한, 본 발명의 실시예들은 단순화된 회로 라인 패턴을 구성하기 위한, 수직 통로를 포함하는 소자 패키지 및 그 제작 방법을 제공한다.
Embodiments of the present invention also provide a device package including a vertical channel for constructing a simplified circuit line pattern and a method of manufacturing the same.

본 발명의 일실시예에 따른 소자 패키지를 제작하는 방법은 메인 베이스의 윗면에 적어도 하나의 홈을 생성하는 단계; 미리 설정된 소자의 위치에 기초하여 상기 적어도 하나의 홈에 상기 소자를 접착하는 단계; 상기 소자가 덮이도록 상기 메인 베이스 위에 절연체를 적층하는 단계; 및 상기 소자의 윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 상기 절연체가 적층된 상기 메인 베이스의 윗면을 폴리싱(Polishing)하는 단계를 포함한다.A method of fabricating an element package according to an embodiment of the present invention includes: forming at least one groove on a top surface of a main base; Bonding the element to the at least one groove based on a position of the predetermined element; Stacking an insulator on the main base so that the device is covered; And polishing the upper surface of the main base on which the insulator is stacked so that at least one of a bump or a metal electrode mounted on the upper surface of the device is exposed.

상기 적어도 하나의 홈에 상기 소자를 접착하는 단계는 상기 미리 설정된 소자의 위치에 기초하여 상기 적어도 하나의 홈에 액체 접착제(Liquid Attach Material)를 디스펜싱(Dispensing)하는 단계; 상기 액체 접착제가 디스펜싱된 상기 적어도 하나의 홈에 상기 소자를 배치하는 단계; 및 상기 적어도 하나의 홈과 상기 소자 사이에 디스펜싱된 상기 액체 접착제를 건조하여 상기 소자를 고정시키는 단계를 포함할 수 있다.The step of bonding the device to the at least one groove may include dispensing a liquid adhesive to the at least one groove based on the position of the predetermined device. Disposing the element in the at least one groove in which the liquid adhesive is dispensed; And drying the liquid adhesive dispensed between the at least one groove and the element to fix the element.

상기 적어도 하나의 홈에 상기 소자를 배치하는 단계는 상기 적어도 하나의 홈과 상기 소자 사이에 디스펜싱된 상기 액체 접착제를 건조하기 이전에, 상기 미리 설정된 소자의 위치에 기초하여 상기 배치된 소자를 이동시키는 단계를 포함할 수 있다.Wherein the step of disposing the element in the at least one groove comprises moving the disposed element based on the position of the predetermined element prior to drying the liquid adhesive dispensed between the at least one groove and the element. . ≪ / RTI >

상기 메인 베이스의 윗면에 상기 적어도 하나의 홈을 생성하는 단계는 임프린팅(Imprinting), 드릴링(Drilling) 또는 에칭(Etching) 중 적어도 어느 하나의 방식을 이용하여 상기 적어도 하나의 홈을 생성하는 단계를 포함할 수 있다.The step of creating the at least one groove on the upper surface of the main base may include the step of creating the at least one groove using at least one of Imprinting, Drilling, and Etching .

상기 메인 베이스의 윗면에 상기 적어도 하나의 홈을 생성하는 단계는 상기 메인 베이스의 윗면에 접착제를 접착하는 단계; 및 상기 메인 베이스와 동일한 재질의 적어도 두 개의 평면 베이스를 상기 접착제가 접착된 상기 메인 베이스의 윗면에 접합하는 단계를 포함할 수 있다.The step of forming the at least one groove on the upper surface of the main base may include: bonding an adhesive to the upper surface of the main base; And bonding at least two planar bases of the same material as the main base to the upper surface of the main base to which the adhesive is adhered.

상기 메인 베이스와 동일한 재질의 적어도 두 개의 평면 베이스를 상기 메인 베이스의 윗면에 접합하여 상기 적어도 하나의 홈을 생성한 경우, 상기 적어도 하나의 홈에 상기 소자를 접착하는 단계는 상기 미리 설정된 소자의 위치에 기초하여 상기 적어도 하나의 홈에 상기 소자를 배치하는 단계; 및 상기 메인 베이스의 윗면에 접착된 상기 접착제를 건조하여 상기 소자를 고정시키는 단계를 포함할 수 있다.Wherein at least one groove is formed by bonding at least two planar bases of the same material as the main base to the upper surface of the main base to bond the device to the at least one groove, Disposing the element in the at least one groove based on the at least one groove; And drying the adhesive adhered to the upper surface of the main base to fix the device.

상기 메인 베이스의 윗면에 접착제를 접착하는 단계는 TIM(Thermal Interface Materials), 실버페이스트(Ag Paste), 메탈 본딩 또는 유테틱(Eutectic) 중 적어도 하나의 방식을 이용하여 상기 접착제를 접착하는 단계를 포함할 수 있다.The step of adhering an adhesive to the upper surface of the main base may include a step of adhering the adhesive using at least one of TIM (Thermal Interface Materials), silver paste (Ag paste), metal bonding or eutectic can do.

상기 소자 패키지를 제작하는 방법은 상기 절연체가 적층된 상기 메인 베이스 중 상기 소자가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 수직 통로를 형성하는 단계를 더 포함할 수 있다.The method of fabricating the device package may further include forming a vertical passageway in at least one portion of the remaining portion of the main base except the portion where the device is disposed.

상기 수직 통로를 형성하는 단계는 상기 수직 통로 내부에 도금 처리를 수행하는 단계를 포함할 수 있다.The step of forming the vertical passage may include performing a plating process inside the vertical passage.

상기 소자 패키지를 제작하는 방법은 상기 수직 통로를 이용하여 회로 라인 패턴을 생성하는 단계를 더 포함할 수 있다.The method of fabricating the device package may further include generating a circuit line pattern using the vertical passageway.

상기 소자 패키지를 제작하는 방법은 상기 회로 라인 패턴이 생성된 소자 패키지를 포함하는 복수의 소자 패키지들을 서로 연결하는 단계; 및 상기 연결된 복수의 소자 패키지들을 적층하여 3차원 스택 시스템을 구성하는 단계를 더 포함할 수 있다.The method of fabricating the device package includes the steps of: connecting a plurality of device packages including the device package from which the circuit line pattern is generated; And stacking the plurality of connected device packages to form a three-dimensional stack system.

상기 메인 베이스의 윗면을 폴리싱(Polishing)하는 단계는 상기 메인 베이스의 아랫면을 폴리싱하는 단계를 더 포함할 수 있다.The step of polishing the upper surface of the main base may further comprise polishing the lower surface of the main base.

본 발명의 일실시예에 따른 소자 패키지를 제작하는 방법은 미리 설정된 소자의 위치에 기초하여 메인 베이스 위에 상기 소자를 접착하는 단계; 상기 소자가 덮이도록 상기 메인 베이스 위에 절연체를 적층하는 단계; 및 상기 소자의 윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 상기 절연체가 적층된 상기 메인 베이스의 윗면을 폴리싱(Polishing)하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an element package, the method comprising: bonding the element on a main base based on a position of a predetermined element; Stacking an insulator on the main base so that the device is covered; And polishing the upper surface of the main base on which the insulator is stacked so that at least one of a bump or a metal electrode mounted on the upper surface of the device is exposed.

상기 메인 베이스 위에 상기 소자를 접착하는 단계는 상기 미리 설정된 소자의 위치에 기초하여 상기 메인 베이스 위에 액체 접착제(Liquid Attach Material)를 디스펜싱(Dispensing)하거나, 접착제를 접착하는 단계; 상기 메인 베이스에 상기 소자를 배치하는 단계; 및 상기 액체 접착제 또는 상기 접착제를 건조하여 상기 소자를 고정시키는 단계를 포함할 수 있다.The step of bonding the device on the main base may include dispensing a liquid adhesive on the main base or adhering an adhesive to the main base based on the position of the predetermined device. Disposing the element on the main base; And drying the liquid adhesive or the adhesive to fix the device.

본 발명의 일실시예에 따른 소자 패키지는 적어도 하나의 홈을 포함하는 메인 베이스; 상기 적어도 하나의 홈에 접착되는 소자; 상기 메인 베이스 위에 적층되어, 상기 소자의 측면을 감싸는 절연체를 포함하고, 상기 소자는 상기 소자의 윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 배치된다.A device package according to an embodiment of the present invention includes: a main base including at least one groove; An element bonded to the at least one groove; And an insulator laminated on the main base and surrounding a side of the device, the device being arranged such that at least one of a bump or a metal electrode mounted on an upper surface of the device is exposed.

상기 소자 패키지는 상기 절연체가 적층된 상기 메인 베이스 중 상기 소자가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 형성되는 수직 통로를 더 포함할 수 있다.The device package may further include a vertical passage formed in at least one of the remaining portions of the main base on which the insulator is stacked, except for a portion where the device is disposed.

상기 소자 패키지는 상기 수직 통로를 이용하여 생성된 회로 라인 패턴을 더 포함할 수 있다.The device package may further include a circuit line pattern created using the vertical passageway.

본 발명의 일실시예에 따른 소자 패키지는 윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 배치되는 소자; 상기 소자의 아랫면과 접착되는 메인 베이스; 및 상기 메인 베이스 위에 적층되어, 상기 소자의 측면을 감싸는 절연체를 포함한다.An element package according to an embodiment of the present invention includes: an element disposed to expose at least one of a bump or a metal electrode mounted on a top surface; A main base adhered to a lower surface of the element; And an insulator laminated on the main base and surrounding the sides of the device.

본 발명의 일실시예에 따른 3차원 스택 시스템은 적층된 복수의 소자 패키지들; 및 상기 복수의 소자 패키지들 각각에 생성되어, 상기 복수의 소자 패키지들을 서로 연결하는 회로 라인 패턴을 포함하고, 상기 복수의 소자 패키지들 각각은 윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 배치되는 소자; 상기 소자의 아랫면과 접착되는 메인 베이스; 및 상기 메인 베이스 위에 적층되어, 상기 소자의 측면을 감싸는 절연체를 포함한다.
A three-dimensional stack system according to an embodiment of the present invention includes a plurality of stacked device packages; And a circuit line pattern formed on each of the plurality of device packages and connecting the plurality of device packages to each other, wherein each of the plurality of device packages includes at least one of a bump or a metal electrode mounted on a top surface To be exposed; A main base adhered to a lower surface of the element; And an insulator laminated on the main base and surrounding the sides of the device.

본 발명의 실시예들은 단순화된 회로 라인 패턴을 가지는 소자 패키지 및 그 제작 방법을 제공할 수 있다.Embodiments of the present invention can provide a device package having a simplified circuit line pattern and a manufacturing method thereof.

또한, 본 발명의 실시예들은 소자 패키지를 제작하는 과정에서, 소자를 메인 베이스에 포함되는 적어도 하나의 홈에 접착하는 방법을 제공할 수 있다.Embodiments of the present invention can also provide a method of bonding an element to at least one groove included in a main base in the course of manufacturing an element package.

또한, 본 발명의 실시예들은 소자가 접착되는 메인 베이스에 포함되는 적어도 하나의 홈을 생성하는 방법을 제공할 수 있다.Embodiments of the present invention can also provide a method of creating at least one groove included in a main base to which a device is bonded.

또한, 본 발명의 실시예들은 단순화된 회로 라인 패턴을 구성하기 위한, 수직 통로를 포함하는 소자 패키지 및 그 제작 방법을 제공할 수 있다.
Embodiments of the present invention can also provide a device package including a vertical passage for constructing a simplified circuit line pattern and a method of manufacturing the device package.

도 1은 본 발명의 일실시예에 따른 소자 패키지를 제작하는 과정을 나타낸 도면이다.
도 2는 소자 패키지를 제작하는 과정에서, 메인 베이스에 포함되는 적어도 하나의 홈을 생성하는 과정을 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 메인 베이스에 적어도 하나의 홈을 생성하지 않고, 메인 베이스 위에 직접 소자가 접착함으로써, 소자 패키지를 제작하는 과정을 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 회로 라인 패턴이 생성된 소자 패키지를 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 소자 패키지를 제작하는 방법을 나타낸 플로우 차트이다.
도 6은 본 발명의 일실시예에 따른 접착제가 접착된 메인 베이스에 소자를 접착함으로써, 소자 패키지를 제작하는 과정을 나타낸 도면이다.
도 7은 본 발명의 일실시예에 따른 3차원 스택 시스템을 나타낸 도면이다.1 is a view illustrating a process of fabricating an element package according to an embodiment of the present invention.
2 is a view illustrating a process of forming at least one groove included in the main base in the process of manufacturing the device package.
3 is a view illustrating a process of fabricating an element package by directly bonding an element on a main base without creating at least one groove in the main base according to an embodiment of the present invention.
4 is a view showing an element package in which a circuit line pattern according to an embodiment of the present invention is created.
5 is a flowchart illustrating a method of manufacturing an element package according to an embodiment of the present invention.
6 is a view illustrating a process of manufacturing an element package by bonding an element to a main base to which an adhesive is adhered according to an embodiment of the present invention.
7 is a diagram illustrating a three-dimensional stack system according to an embodiment of the present invention.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. In addition, the same reference numerals shown in the drawings denote the same members.

도 1은 본 발명의 일실시예에 따른 소자 패키지를 제작하는 과정을 나타낸 도면이다.1 is a view illustrating a process of fabricating an element package according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일실시예에 따른 소자 패키지를 제작하는 시스템은 메인 베이스(110)의 윗면에 적어도 하나의 홈(111)을 생성한다. 여기서, 메인 베이스(110)를 구성하는 재료는 폴리머(Polymer), 글래스(Glass) 또는 실리콘(Silicon) 등을 포함할 수 있지만, 이들에 한정되지 않고, 일반적인 기판을 제작하는데 사용되는 재료를 포함할 수 있다. 또한, 소자는 LED(Light Emitting Diode), 파워 모듈, 프로세서 또는 파워 칩 중 적어도 어느 하나일 수 있다. 또한, 소자는 CIS(CMOS Image Sensor)일 수 있다. 그러나, 소자는 이들에 한정되지 않고, 일반적으로 반도체 기판에 장착 가능한 모듈들 중 어느 하나일 수 있다. Referring to FIG. 1, a system for fabricating an element package according to an embodiment of the present invention creates at least one groove 111 on the upper surface of a main base 110. Here, the material constituting the main base 110 may include, but is not limited to, a polymer, glass, or silicon, and may include materials used for manufacturing a general substrate . Also, the device may be at least one of a light emitting diode (LED), a power module, a processor, or a power chip. Also, the device may be a CIS (CMOS Image Sensor). However, the device is not limited to these, and may be any one of modules generally mountable on a semiconductor substrate.

또한, 적어도 하나의 홈(111)은 다양한 방식으로 생성될 수 있다. 이 때, 적어도 하나의 홈(111)이 생성되는 방식에 따라, 적어도 하나의 홈(111)에 소자(130)가 접착되는 과정이 구별되게 수행될 수 있다. 이에 대한 상세한 설명은 도 2를 참조하여 기재하기로 한다.Also, at least one groove 111 may be created in a variety of ways. At this time, according to the manner in which the at least one groove 111 is formed, the process of bonding the device 130 to at least one groove 111 can be performed separately. A detailed description thereof will be described with reference to Fig.

이어서, 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 적어도 하나의 홈(111)에 액체 접착제(Liquid Attach Material)(120)를 디스펜싱(Dispensing)할 수 있다.The system for fabricating the device package may then dispense a liquid adhesive (Liquid Attach Material) 120 to at least one groove 111 based on the location of the predetermined device.

그 후, 소자 패키지를 제작하는 시스템은 액체 접착제(120)가 디스펜싱된 적어도 하나의 홈(111)에 소자(130)를 배치하고, 액체 접착제(120)를 건조하여 소자(130)를 고정시킬 수 있다. 이 때, 소자 패키지를 제작하는 시스템은 적어도 하나의 홈(111)과 소자(130) 사이에 디스펜싱된 액체 접착제(120)를 건조하기 이전에, 미리 설정된 소자의 위치에 기초하여 배치된 소자(130)를 이동시킬 수 있다. 여기서, 소자(130)는 윗면에 범프(Bump)(131)를 포함할 수 있다. 또한, 도면에는 도시하지 않았지만, 소자(130)의 윗면에는 금속 전극이 위치할 수 있다.The system for fabricating the device package then places the device 130 in at least one groove 111 where the liquid adhesive 120 is dispensed and the liquid adhesive 120 to dry to secure the device 130 . At this time, the system for fabricating the element package may be configured such that before drying the dispensed liquid adhesive 120 between the at least one groove 111 and the element 130, 130 can be moved. Here, the device 130 may include a bump 131 on the upper surface thereof. Although not shown in the drawing, a metal electrode may be disposed on the upper surface of the element 130. [

소자(130)가 고정된 후, 소자 패키지를 제작하는 시스템은 소자(130)가 덮이도록 메인 베이스(110) 위에 절연체(140)를 적층한다.After the device 130 is fixed, the system for fabricating the device package stacks the insulator 140 on the main base 110 so that the device 130 is covered.

이어서, 소자 패키지를 제작하는 시스템은 소자(130)의 윗면에 장착된 범프(131) 또는 금속 전극 중 적어도 하나가 노출되도록 절연체(140)가 적층된 메인 베이스(110)의 윗면(112)을 폴리싱(Polishing)한다. 이 때, 소자 패키지를 제작하는 시스템은 메인 베이스(110)의 아랫면(113)을 폴리싱할 수 있다. 이와 같은 폴리싱은 제작된 소자 패키지의 두께를 결정하기 위하여 수행될 수 있다. 따라서, 소자 패키지를 제작하는 시스템은 미리 결정된 소자 패키지의 두께에 기초하여, 메인 베이스(110)의 아랫면(113)을 폴리싱할 수 있다.The system for fabricating the element package is formed by polishing the upper surface 112 of the main base 110 in which the insulator 140 is stacked so that at least one of the bump 131 or the metal electrode mounted on the upper surface of the element 130 is exposed, (Polishing). At this time, the system for fabricating the element package can polish the lower surface 113 of the main base 110. Such polishing may be performed to determine the thickness of the fabricated device package. Thus, the system for fabricating the device package can polish the bottom surface 113 of the main base 110 based on the thickness of the predetermined device package.

또한, 소자 패키지를 제작하는 시스템은 절연체(140)가 적층된 메인 베이스(110) 중 소자(130)가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 수직 통로(150)를 형성할 수 있다. 이 때, 수직 통로(150) 내부에는 도금 처리가 수행될 수 있다.The system for fabricating the device package may form the vertical passageway 150 in at least one portion of the main base 110 in which the insulator 140 is stacked except for the portion where the device 130 is disposed . At this time, a plating process may be performed inside the vertical passage 150.

또한, 소자 패키지를 제작하는 시스템은 수직 통로를 이용하여 회로 라인 패턴을 생성할 수 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.In addition, a system for fabricating device packages can generate circuit line patterns using vertical passageways. A detailed description thereof will be described with reference to FIG.

따라서, 위에서 상술한 과정을 거쳐 제작된 소자 패키지는, 적어도 하나의 홈(111)을 포함하는 메인 베이스(110), 적어도 하나의 홈(11)에 접착되는 소자(130) 및 메인 베이스(110) 위에 적층되어, 소자(130)의 측면을 감싸는 절연체(140)를 포함한다. 이 때, 소자(130)는 소자(130)의 윗면에 장착된 범프(131) 또는 금속 전극 중 적어도 하나가 노출되도록 배치된다. 또한, 소자 패키지는 절연체(140)가 적층된 메인 베이스(110) 중 소자(130)가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 형성되는 수직 통로(150)를 더 포함할 수 있다. 여기서, 소자 패키지는 수직 통로(150)를 이용하여 회로 라인 패턴이 생성될 수 있다.Thus, the device package manufactured through the above-described process includes a main base 110 including at least one groove 111, a device 130 bonded to at least one groove 11, and a main base 110, And includes an insulator 140 that covers the sides of the device 130. [ At this time, the element 130 is disposed such that at least one of the bump 131 or the metal electrode mounted on the upper surface of the element 130 is exposed. The device package may further include a vertical passage 150 formed in at least one portion of the remaining portion of the main base 110 in which the insulator 140 is stacked except for the portion where the device 130 is disposed. Here, the device package can be formed with a circuit line pattern using the vertical passage 150.

또한, 본 발명의 일실시예에 따른 소자 패키지는 메인 베이스(110)에 적어도 하나의 홈(111)을 생성하지 않고, 메인 베이스(110) 위에 직접 소자(130)가 접착됨으로써 제작될 수 있다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다.The device package according to an embodiment of the present invention may be manufactured by bonding the device 130 directly on the main base 110 without creating at least one groove 111 in the main base 110. [ A detailed description thereof will be described with reference to Fig.

메인 베이스(110)에 적어도 하나의 홈(111)을 생성하지 않고, 메인 베이스(110) 위에 직접 소자(130)가 접착됨으로써 제작되는 소자 패키지는 윗면에 장착된 범프(131) 또는 금속 전극 중 적어도 하나가 노출되도록 배치되는 소자(130), 소자(130)의 아랫면과 접착되는 메인 베이스(110) 및 메인 베이스(110) 위에 적층되어, 소자(130)의 측면을 감싸는 절연체(140)를 포함한다. 이 때, 소자 패키지는 절연체(140)가 적층된 메인 베이스(110) 중 소자(130)가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 형성되는 수직 통로(150)를 더 포함할 수 있다. 여기서, 소자 패키지는 수직 통로(50)를 이용하여 회로 라인 패턴이 생성될 수 있다.An element package manufactured by adhering the element 130 directly on the main base 110 without creating at least one groove 111 in the main base 110 may be formed on the bump 131 or the metal electrode A main base 110 adhered to a lower surface of the device 130 and an insulator 140 stacked on the main base 110 and surrounding the side of the device 130 . At this time, the device package may further include a vertical passage 150 formed in at least one portion of the main base 110 in which the insulator 140 is stacked, except for a portion where the device 130 is disposed . Here, the device package can be formed with a circuit line pattern using the vertical passage 50.

이와 같이, 본 발명의 일실시예에 따른 소자 패키지는 미리 설정된 소자의 위치에 기초하여 소자(130)가 메인 베이스(110)에 접착되고, 회로 라인 패턴을 생성하기 위한 수직 통로(150)를 포함함으로써, 단순화된 회로 라인 패턴을 생성할 수 있다.
As such, the device package according to one embodiment of the present invention includes a vertical passage 150 for attaching the element 130 to the main base 110 and generating a circuit line pattern based on the position of the predetermined element A simplified circuit line pattern can be generated.

도 2는 소자 패키지를 제작하는 과정에서, 메인 베이스에 포함되는 적어도 하나의 홈을 생성하는 과정을 나타낸 도면이다.2 is a view illustrating a process of forming at least one groove included in the main base in the process of manufacturing the device package.

도 2를 참조하면, 본 발명의 일실시예에 따른 소자 패키지를 제작하는 시스템은 메인 베이스(210)의 윗면에 접착제(230)를 접착한 이후, 메인 베이스(210)와 동일한 재질의 적어도 두 개의 평면 베이스(220)를 접착제(230)가 접착된 메인 베이스(210)의 윗면에 접합함으로써, 메인 베이스(210)에 포함되는 적어도 하나의 홈(211)을 생성할 수 있다. 이 때, 접착제(230)를 접착하는 과정은 TIM(Thermal Interface Materials), 실버페이스트(Ag Paste), 메탈 본딩 또는 유테틱(Eutectic) 중 적어도 하나의 방식을 이용하여 수행될 수 있다. Referring to FIG. 2, a system for manufacturing an element package according to an embodiment of the present invention includes a main base 210, an adhesive 230 attached to a top surface of the main base 210, At least one groove 211 included in the main base 210 can be formed by bonding the flat base 220 to the upper surface of the main base 210 to which the adhesive 230 is adhered. At this time, the process of bonding the adhesive 230 can be performed using at least one of TIM (Thermal Interface Materials), silver paste (Ag paste), metal bonding or eutectic.

여기서, 메인 베이스(210)와 동일한 재질의 적어도 두 개의 평면 베이스(220)를 메인 베이스(210)의 윗면에 접합하여 적어도 하나의 홈(211)을 생성한 경우, 소자 패키지를 제작하는 과정 중 적어도 하나의 홈(211)에 소자를 접착하는 과정은 다음과 같다.In the case where at least one groove 211 is formed by bonding at least two planar bases 220 of the same material as the main base 210 to the upper surface of the main base 210, A process of bonding an element to one groove 211 is as follows.

1) 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 적어도 하나의 홈(211)에 소자를 배치한다. 이 때, 적어도 하나의 홈(211)에는 이미 접착제(230)가 접착되어 있기 때문에, 별도의 접착제를 접착하거나, 액체 접착제를 디스펜싱하는 과정이 생략될 수 있다.One) The system for fabricating the element package places the element in at least one groove 211 based on the position of the predetermined element. At this time, since the adhesive 230 is already adhered to at least one groove 211, a process of bonding another adhesive or dispensing the liquid adhesive may be omitted.

2) 그 후, 소자 패키지를 제작하는 시스템은 접착제(230)를 건조하여 소자를 고정시킨다.2) The system for fabricating the device package then dries the adhesive 230 to fix the device.

또한, 소자 패키지를 제작하는 시스템은 임프린팅(Imprinting), 드릴링(Drilling) 또는 에칭(Etching) 중 적어도 어느 하나의 방식을 이용하여, 메인 베이스(210)의 일부분(230)을 제거함으로써, 메인 베이스(210)에 포함되는 적어도 하나의 홈(211)을 생성할 수 있다. 이와 같은 방식으로 적어도 하나의 홈(211)이 생성되는 경우, 적어도 하나의 홈(211)에 소자를 접착하는 과정은 도 1에서 설명한 과정에 따라 수행될 수 있다.
In addition, the system for fabricating the device package can be manufactured by removing a portion 230 of the main base 210 using at least one of imprinting, drilling, and etching, At least one groove 211 included in the groove 210 may be formed. In the case where at least one groove 211 is formed in this manner, the process of bonding the element to at least one groove 211 may be performed according to the procedure described in FIG.

도 3은 본 발명의 일실시예에 따른 메인 베이스에 적어도 하나의 홈을 생성하지 않고, 메인 베이스 위에 직접 소자가 접착함으로써, 소자 패키지를 제작하는 과정을 나타낸 도면이다.3 is a view illustrating a process of fabricating an element package by directly bonding an element on a main base without creating at least one groove in the main base according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일실시예에 따른 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 메인 베이스(310) 위에 액체 접착제(320)를 디스펜싱할 수 있다. 여기서, 메인 베이스(310)를 구성하는 재료는 폴리머, 글래스 또는 실리콘 등을 포함할 수 있지만, 이들에 한정되지 않고, 일반적인 기판을 제작하는데 사용되는 재료를 포함할 수 있다. 또한, 소자는 LED, 파워 모듈, 프로세서 또는 파워 칩 중 적어도 어느 하나일 수 있다. 또한, 소자는 CIS일 수 있다. 그러나, 소자는 이들에 한정되지 않고, 일반적으로 반도체 기판에 장착 가능한 모듈들 중 어느 하나일 수 있다.Referring to FIG. 3, a system for fabricating an element package according to an embodiment of the present invention may dispense a liquid adhesive 320 on a main base 310 based on a position of a predetermined element. Here, the material constituting the main base 310 may include a polymer, glass, silicon, or the like, but is not limited thereto, and may include a material used for manufacturing a general substrate. Also, the device may be at least one of an LED, a power module, a processor, or a power chip. Also, the device may be a CIS. However, the device is not limited to these, and may be any one of modules generally mountable on a semiconductor substrate.

이어서, 소자 패키지를 제작하는 시스템은 액체 접착제(320)가 디스펜싱된 메인 베이스(310)에 소자(330)를 배치하고, 액체 접착제(320)를 건조하여 소자(330)를 고정시킬 수 있다. 이 때, 소자 패키지를 제작하는 시스템은 액체 접착제(320)를 건조하기 이전에, 미리 설정된 소자의 위치에 기초하여 배치된 소자(330)를 이동시킬 수 있다. 여기서, 소자(330)는 윗면에 범프(Bump)(331)를 포함할 수 있다. 또한, 도면에는 도시하지 않았지만, 소자(330)는 윗면에 금속 전극을 포함할 수 있다.The system for fabricating the device package may then place the device 330 in the dispensed main base 310 and dry the liquid adhesive 320 to secure the device 330. At this time, the system for fabricating the element package can move the element 330 disposed based on the position of the predetermined element before drying the liquid adhesive 320. Fig. Here, the element 330 may include a bump 331 on the upper surface thereof. Although not shown in the drawing, the element 330 may include a metal electrode on its upper surface.

또한, 소자 패키지를 제작하는 시스템은 액체 접착제(320)를 디스펜싱하는 대신에, 접착제를 메인 베이스(310)의 전면에 접착함으로써, 소자(330)를 메인 베이스(310)에 접착할 수 있다. 이에 대한 상세한 설명은 도 6을 참조하여 기재하기로 한다.The system for manufacturing the element package can adhere the element 330 to the main base 310 by adhering the adhesive to the front surface of the main base 310 instead of dispensing the liquid adhesive 320. [ A detailed description thereof will be described with reference to Fig.

소자(330)가 고정된 후, 소자 패키지를 제작하는 시스템은 소자(330)가 덮이도록 메인 베이스(310) 위에 절연체(340)를 적층한다.After the element 330 is fixed, the system for fabricating the element package stacks the insulator 340 on the main base 310 so that the element 330 covers.

이어서, 소자 패키지를 제작하는 시스템은 소자(330)의 윗면에 장착된 범프(331) 또는 금속 전극 중 적어도 하나가 노출되도록 절연체(340)가 적층된 메인 베이스(310)의 윗면(311)을 폴리싱한다. 이 때, 소자 패키지를 제작하는 시스템은 메인 베이스(310)의 아랫면(312)을 폴리싱할 수 있다. 이와 같은 폴리싱은 제작된 소자 패키지의 두께를 결정하기 위하여 수행될 수 있다. 따라서, 소자 패키지를 제작하는 시스템은 미리 결정된 소자 패키지의 두께에 기초하여, 메인 베이스(310)의 아랫면(312)을 폴리싱할 수 있다.The system for fabricating the device package is constructed such that the upper surface 311 of the main base 310 on which the insulator 340 is stacked so that at least one of the bump 331 mounted on the upper surface of the device 330 or the metal electrode is exposed, do. At this time, the system for fabricating the element package can polish the bottom surface 312 of the main base 310. [ Such polishing may be performed to determine the thickness of the fabricated device package. Thus, the system for fabricating the device package can polish the bottom surface 312 of the main base 310 based on the thickness of the predetermined device package.

또한, 소자 패키지를 제작하는 시스템은 절연체(340)가 적층된 메인 베이스(310) 중 소자(330)가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 수직 통로(350)를 형성할 수 있다. 이 때, 수직 통로(350) 내부에는 도금 처리가 수행될 수 있다.In addition, the system for fabricating the device package may form the vertical passageway 350 in at least one portion of the main base 310 in which the insulator 340 is stacked, except for the portion where the device 330 is disposed . At this time, a plating process can be performed inside the vertical passage 350.

또한, 소자 패키지를 제작하는 시스템은 수직 통로를 이용하여 회로 라인 패턴을 생성할 수 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.
In addition, a system for fabricating device packages can generate circuit line patterns using vertical passageways. A detailed description thereof will be described with reference to FIG.

도 4는 본 발명의 일실시예에 따른 회로 라인 패턴이 생성된 소자 패키지를 나타낸 도면이다.4 is a view showing an element package in which a circuit line pattern according to an embodiment of the present invention is created.

도 4를 참조하면, 본 발명의 일실시예에 따른 소자 패키지를 제작하는 시스템은 회로 라인 패턴(410)을 생성될 수 있다. 또한, 소자 패키지를 제작하는 시스템은 추가적으로 양면 마이크로 범프(420)를 형성할 수 있다.Referring to FIG. 4, a system for fabricating an element package according to an embodiment of the present invention may generate a circuit line pattern 410. In addition, the system for fabricating the device package can additionally form a double-sided micro bump 420.

이 때, 소자 패키지를 제작하는 시스템은 양면 마이크로 범프(420)를 형성하기 이전에, 절연막 패턴(430)을 형성할 수 있다.At this time, the system for fabricating the element package can form the insulating film pattern 430 before the double-sided micro bumps 420 are formed.

따라서, 제작된 소자 패키지에는 회로 라인 패턴(410) 및 양면 마이크로 범프(420)가 포함될 수 있다. 또한, 소자 패키지에는 회로 라인 패턴(410) 및 양면 마이크로 범프(420) 뿐만 아니라, 절연막 패턴(430)이 포함될 수도 있다.Thus, the fabricated device package may include a circuit line pattern 410 and a double-sided micro bump 420. The device package may include an insulating film pattern 430 as well as the circuit line pattern 410 and the double-sided micro bumps 420.

또한, 소자 패키지는 복수 개로 제작되어, 복수의 층으로 적층됨으로써, 3차원 스택 시스템을 구성할 수 있다. 이에 대한 상세한 설명은 도 7을 참조하여 기재하기로 한다.
Further, a plurality of element packages are fabricated and stacked in a plurality of layers, whereby a three-dimensional stack system can be constituted. A detailed description thereof will be described with reference to FIG.

도 5는 본 발명의 일실시예에 따른 소자 패키지를 제작하는 방법을 나타낸 플로우 차트이다.5 is a flowchart illustrating a method of manufacturing an element package according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일실시예에 따른 소자 패키지를 제작하는 시스템은 메인 베이스의 윗면에 적어도 하나의 홈을 생성한다(510). 여기서, 소자 패키지를 제작하는 시스템은 메인 베이스의 윗면에 접착제를 접착하고, 메인 베이스와 동일한 재질의 적어도 두 개의 평면 베이스를 접착제가 접착된 메인 베이스의 윗면에 접합함으로써, 메인 베이스의 윗면에 적어도 하나의 홈을 생성할 수 있다. 이 때, 접착제가 접착되는 과정은 TIM(Thermal Interface Materials), 실버페이스트(Ag Paste), 메탈 본딩 또는 유테틱(Eutectic) 중 적어도 하나의 방식을 이용하여 수행될 수 있다.Referring to FIG. 5, a system for fabricating an element package according to an embodiment of the present invention creates at least one groove on the upper surface of the main base (510). Here, in the system for manufacturing the element package, an adhesive is adhered to the upper surface of the main base, and at least two planar bases of the same material as the main base are bonded to the upper surface of the main base to which the adhesive is adhered, Can be formed. At this time, the process of bonding the adhesive may be performed using at least one of TIM (Thermal Interface Materials), silver paste (Ag paste), metal bonding, or eutectic.

또한, 소자 패키지를 제작하는 시스템은 임프린팅(Imprinting), 드릴링(Drilling) 또는 에칭(Etching) 중 적어도 어느 하나의 방식을 이용하여 메인 베이스의 윗면에 적어도 하나의 홈을 생성할 수 있다.In addition, the system for fabricating the device package can generate at least one groove on the upper surface of the main base using at least one of imprinting, drilling, and etching.

이어서, 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 적어도 하나의 홈에 소자를 접착한다(520). 여기서, 소자 패키지를 제작하는 시스템은 적어도 하나의 홈이 생성된 방식에 따라 적어도 하나의 홈에 소자를 접착하는 과정을 구별되게 수행할 수 있다. Subsequently, the system for fabricating the device package bonds the devices to at least one groove based on the location of the predetermined device (520). Here, the system for fabricating the device package can separately perform the process of bonding the devices to at least one groove according to the manner in which at least one groove is formed.

적어도 하나의 홈이 임프린팅, 드릴링 또는 에칭 중 적어도 어느 하나의 방식을 이용하여 생성된 경우, 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 적어도 하나의 홈에 액체 접착제를 디스펜싱하며, 고정형 접착제가 디스펜싱된 적어도 하나의 홈에 소자를 배치하고, 적어도 하나의 홈과 소자 사이에 디스펜싱된 액체 접착제를 건조하여 소자를 고정시킴으로써, 적어도 하나의 홈에 소자를 접착할 수 있다. 이 때, 소자 패키지를 제작하는 시스템은 적어도 하나의 홈과 소자 사이에 디스펜싱된 액체 접착제를 건조하기 이전에, 미리 설정된 소자의 위치에 기초하여 배치된 소자를 이동시킬 수 있다.When at least one groove is created using at least one of imprinting, drilling, or etching, the system for fabricating the device package dispenses the liquid adhesive to at least one groove based on the location of the predetermined element , The device can be bonded to at least one groove by disposing the device in at least one groove where the fixed adhesive is dispensed and drying the dispensed liquid adhesive between the at least one groove and the device. At this time, the system for fabricating the element package can move the element disposed based on the position of the predetermined element before drying the dispensed liquid adhesive between the at least one groove and the element.

반면에, 적어도 하나의 홈이 메인 베이스와 동일한 재질의 적어도 두 개의 평면 베이스를 메인 베이스의 윗면에 접합하여 생성된 경우, 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 적어도 하나의 홈에 소자를 배치하고, 메인 베이스의 윗면에 접착된 접착제를 건조하여 소자를 고정시킴으로써, 적어도 하나의 홈에 소자를 접착할 수 있다.On the other hand, when at least one groove is formed by joining at least two planar bases of the same material as the main base to the upper surface of the main base, the system for fabricating the device package is provided with at least one groove And the device is fixed by drying the adhesive adhered to the upper surface of the main base so that the device can be bonded to at least one groove.

소자가 접착된 이후, 소자 패키지를 제작하는 시스템은 소자가 덮이도록 메인 베이스 위에 절연체를 적층한다(530).After the device is bonded, the system for fabricating the device package stacks (530) an insulator over the main base to cover the device.

그 후, 소자 패키지를 제작하는 시스템은 소자의 윗면에 장착된 범프 또는 금속 전극 중 적어도 하나가 노출되도록 절연체가 적층된 메인 베이스의 윗면을 폴리싱한다(540). 이 때, 소자 패키지를 제작하는 시스템은 메인 베이스의 아랫면을 폴리싱할 수 있다. 이와 같은 폴리싱은 제작된 소자 패키지의 두께를 결정하기 위하여 수행될 수 있다. 따라서, 소자 패키지를 제작하는 시스템은 미리 결정된 소자 패키지의 두께에 기초하여, 메인 베이스의 아랫면을 폴리싱할 수 있다.Thereafter, the system for fabricating the device package polishes (540) the upper surface of the main base on which the insulator is stacked so that at least one of the bump or the metal electrode mounted on the upper surface of the device is exposed. At this time, the system for fabricating the element package can polish the lower surface of the main base. Such polishing may be performed to determine the thickness of the fabricated device package. Thus, the system for fabricating the device package can polish the bottom surface of the main base, based on the thickness of the predetermined device package.

또한, 소자 패키지를 제작하는 시스템은 회로 라인 패턴을 생성하기 위하여, 절연체가 적층된 메인 베이스 중 소자가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 수직 통로를 형성할 수 있다(550). 이 때, 소자 패키지를 제작하는 시스템은 수직 통로 내부에 도금 처리를 수행할 수 있다.In addition, the system for fabricating an element package may form a vertical passage (550) in at least one portion of the remaining main base except for a portion where the element is disposed, in order to generate a circuit line pattern. At this time, the system for fabricating the element package can perform the plating process inside the vertical passage.

또한, 소자 패키지를 제작하는 시스템은 수직 통로를 이용하여 회로 라인 패턴을 생성한다(560).In addition, the system for fabricating the device package creates a circuit line pattern using vertical passages (560).

도면에는 별도로 도시하지 않았지만, 메인 베이스에 적어도 하나의 홈을 생성하지 않고, 메인 베이스 위에 직접 소자가 접착됨으로써 제작되는 과정은 다음과 같다.Although not shown in the drawing, a process of fabricating a device by directly bonding an element on a main base without creating at least one groove in the main base is as follows.

1) 본 발명의 일실시예에 따른 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 메인 베이스 위에 소자를 접착한다. 여기서, 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 메인 베이스 위에 액체 접착제를 디스펜싱하거나, 접착제를 접착하고, 메인 베이스에 소자를 배치하며, 액체 접착제 또는 접착제를 건조하여 소자를 고정시킴으로써, 메인 베이스 위에 소자를 접착할 수 있다.One) A system for fabricating an element package according to an embodiment of the present invention gathers an element on a main base based on a position of a predetermined element. Here, a system for manufacturing an element package may be configured such that a liquid adhesive is dispensed onto a main base, an adhesive is adhered, an element is disposed on a main base, and a liquid adhesive or an adhesive is dried The device can be bonded onto the main base.

2) 소자 패키지를 제작하는 시스템은 소자가 덮이도록 메인 베이스 위에 절연체를 적층한다.2) The system for fabricating the device package stacks the insulator on the main base so that the device covers.

3) 소자 패키지를 제작하는 시스템은 소자의 윗면에 장착된 범프 또는 금속 전극 중 적어도 하나가 노출되도록 절연체가 적층된 메인 베이스의 윗면을 폴리싱한다. 이 때, 메인 베이스의 아랫면 역시 폴리싱할 수 있다. 예를 들어, 소자 패키지를 제작하는 시스템은 미리 결정된 소자 패키지의 두께에 기초하여, 메인 베이스의 아랫면을 폴리싱할 수 있다.3) The system for fabricating the element package polishes the upper surface of the main base in which the insulator is stacked so that at least one of the bump or the metal electrode mounted on the upper surface of the element is exposed. At this time, the lower surface of the main base can also be polished. For example, a system for fabricating an element package can polish the underside of the main base, based on a predetermined thickness of the element package.

4) 또한, 소자 패키지를 제작하는 시스템은 회로 라인 패턴을 생성하기 위하여, 절연체가 적층된 메인 베이스 중 소자가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 수직 통로를 형성할 수 있다. 이 때, 수직 통로 내부에는 도금 처리가 수행될 수 있다.4) In addition, the system for fabricating the element package may form a vertical passage in at least one portion of the main base in which the insulator is stacked, except for the portion where the element is disposed, in order to generate the circuit line pattern. At this time, a plating process can be performed inside the vertical passage.

5) 그 후, 소자 패키지를 제작하는 시스템은 수직 통로를 이용하여 회로 라인 패턴을 생성할 수 있다.
5) The system for fabricating the device package can then use vertical passageways to create circuit line patterns.

도 6은 본 발명의 일실시예에 따른 접착제가 접착된 메인 베이스에 소자를 접착함으로써, 소자 패키지를 제작하는 과정을 나타낸 도면이다.6 is a view illustrating a process of manufacturing an element package by bonding an element to a main base to which an adhesive is adhered according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 일실시예에 다른 소자 패키지를 제작하는 시스템은 미리 설정된 소자의 위치에 기초하여 메인 베이스(610) 위에 접착제(620)를 접착할 수 있다.Referring to FIG. 6, a system for fabricating an element package according to an embodiment of the present invention may adhere an adhesive 620 on a main base 610 based on a position of a predetermined element.

이어서, 소자 패키지를 제작하는 시스템은 접착제(620)가 접착된 메인 베이스(610)에 소자(630)를 배치하고, 접착제(620)를 건조하여 소자(630)를 고정시킬 수 있다. 이 때, 소자 패키지를 제작하는 시스템은 접착제(620)를 건조하기 이전에, 미리 설정된 소자의 위치에 기초하여 배치된 소자(630)를 이동시킬 수 있다. 여기서, 소자(630)는 윗면에 범프(Bump)(631)를 포함할 수 있다. 또한, 도면에는 도시하지 않았지만, 소자(630)는 윗면에 금속 전극을 포함할 수 있다.The system for fabricating the element package may then arrange the element 630 in the main base 610 to which the adhesive 620 is adhered and dry the adhesive 620 to fix the element 630. [ At this time, the system for manufacturing the element package can move the element 630 disposed based on the position of the predetermined element before drying the adhesive 620. [ Here, the element 630 may include a bump 631 on its upper surface. Although not shown in the drawing, the element 630 may include a metal electrode on its upper surface.

소자(630)가 고정된 후, 소자 패키지를 제작하는 시스템은 소자(630)가 덮이도록 메인 베이스(610) 위에 절연체(640)를 적층한다.After the element 630 is fixed, the system for fabricating the element package stacks the insulator 640 over the main base 610 so that the element 630 is covered.

이어서, 소자 패키지를 제작하는 시스템은 소자(630)의 윗면에 장착된 범프(631) 또는 금속 전극 중 적어도 하나가 노출되도록 절연체(640)가 적층된 메인 베이스(610)의 윗면(611)을 폴리싱한다. 이 때, 소자 패키지를 제작하는 시스템은 메인 베이스(610)의 아랫면(612)을 폴리싱할 수 있다. 이와 같은 폴리싱은 제작된 소자 패키지의 두께를 결정하기 위하여 수행될 수 있다. 따라서, 소자 패키지를 제작하는 시스템은 미리 결정된 소자 패키지의 두께에 기초하여, 메인 베이스(610)의 아랫면(612)을 폴리싱할 수 있다.The system for fabricating the element package is formed by polishing the upper surface 611 of the main base 610 in which the insulator 640 is stacked so that at least one of the bump 631 or the metal electrode mounted on the upper surface of the element 630 is exposed, do. At this time, the system for fabricating the element package can polish the lower surface 612 of the main base 610. Such polishing may be performed to determine the thickness of the fabricated device package. Thus, the system for fabricating the device package can polish the bottom surface 612 of the main base 610 based on the thickness of the predetermined device package.

또한, 소자 패키지를 제작하는 시스템은 절연체(640)가 적층된 메인 베이스(610) 중 소자(630)가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 수직 통로(650)를 형성할 수 있다. 이 때, 수직 통로(650) 내부에는 도금 처리가 수행될 수 있다.In addition, the system for fabricating the device package may form the vertical passageway 650 in at least one portion of the main base 610 in which the insulator 640 is stacked, except for the portion where the device 630 is disposed . At this time, a plating process may be performed inside the vertical passage 650.

또한, 소자 패키지를 제작하는 시스템은 수직 통로를 이용하여 회로 라인 패턴을 생성할 수 있다.
In addition, a system for fabricating device packages can generate circuit line patterns using vertical passageways.

도 7은 본 발명의 일실시예에 따른 3차원 스택 시스템을 나타낸 도면이다.7 is a diagram illustrating a three-dimensional stack system according to an embodiment of the present invention.

도 7을 참조하면, 본 발명의 일실시예에 따른 소자 패키지를 제작하는 시스템은 회로 라인 패턴이 생성된 소자 패키지를 포함하는 복수의 소자 패키지들을 서로 연결하고, 연결된 복수의 소자 패키지들을 적층함으로써, 3차원 스택 시스템을 구성할 수 있다.7, a system for fabricating a device package according to an embodiment of the present invention includes a plurality of device packages including a device package including a circuit line pattern formed thereon, A three-dimensional stack system can be constructed.

예를 들어, 소자 패키지를 제작하는 시스템은 회로 라인 패턴(711) 및 양면 마이크로 범프(712)가 형성된 제1 소자 패키지(710)를 제2 소자 패키지(720)와 연결하고, 적층함으로써, 3차원 스택 시스템을 구성할 수 있다. 이 때, 제1 소자 패키지(710) 및 제2 소자 패키지(720)는 각각에 포함된 소자가 서로 마주보도록 연결되고, 적층될 수 있다. 여기서, 제1 소자 패키지(710) 및 제2 소자 패키지(720)가 연결된다는 것은 제1 소자 패키지(710)에 형성된 회로 라인 패턴(711)과 제2 소자 패키지에 형성된 회로 라인 패턴(721)이 전기적으로 서로 연결됨을 의미할 수 있다.For example, a system for fabricating an element package can be realized by connecting and stacking a first element package 710 having a circuit line pattern 711 and a double-sided micro bump 712 formed thereon with a second element package 720, Stack system can be configured. At this time, the first device package 710 and the second device package 720 may be connected and stacked so that the elements included in each of them are opposed to each other. Here, the connection of the first device package 710 and the second device package 720 means that the circuit line pattern 711 formed in the first device package 710 and the circuit line pattern 721 formed in the second device package Which means that they are electrically connected to each other.

또한, 소자 패키지를 제작하는 시스템은 회로 라인 패턴(731), 양면 마이크로 범프(732) 및 절연막 패턴(733)이 형성된 제3 소자 패키지(730)를 제4 소자 패키지(740)와 연결하고, 적층함으로써, 3차원 스택 시스템을 구성할 수 있다. 이 때, 제3 소자 패키지(730) 및 제4 소자 패키지(740)는 각각에 포함된 소자가 서로 마주보도록 연결되고, 적층될 수 있다. 여기서, 제3 소자 패키지(730) 및 제4 소자 패키지(740)가 연결된다는 것은 제3 소자 패키지(730)에 형성된 회로 라인 패턴(731)과 제4 소자 패키지에 형성된 회로 라인 패턴(741)이 전기적으로 서로 연결됨을 의미할 수 있다.
The system for fabricating the element package has a structure in which the third element package 730 having the circuit line pattern 731, the double-sided micro bumps 732 and the insulating film pattern 733 is connected to the fourth element package 740, Thus, a three-dimensional stack system can be constructed. At this time, the third device package 730 and the fourth device package 740 may be connected and stacked so that the elements included in each of them are opposed to each other. The connection of the third device package 730 and the fourth device package 740 means that the circuit line pattern 731 formed in the third device package 730 and the circuit line pattern 741 formed in the fourth device package Which means that they are electrically connected to each other.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the apparatus and components described in the embodiments may be implemented within a computer system, such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA) A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing unit may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (19)

소자 패키지를 제작하는 방법에 있어서,
메인 베이스의 윗면에 적어도 하나의 홈을 생성하는 단계;
미리 설정된 소자의 위치에 기초하여 상기 적어도 하나의 홈에 상기 소자를 접착하는 단계;
상기 소자가 덮이도록 상기 메인 베이스 위에 절연체를 적층하는 단계; 및
상기 소자의 윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 상기 절연체가 적층된 상기 메인 베이스의 윗면을 폴리싱(Polishing)하는 단계
를 포함하는 소자 패키지를 제작하는 방법.A method of fabricating an element package,
Creating at least one groove in the upper surface of the main base;
Bonding the element to the at least one groove based on a position of the predetermined element;
Stacking an insulator on the main base so that the device is covered; And
Polishing the upper surface of the main base on which the insulator is stacked so that at least one of a bump or a metal electrode mounted on the upper surface of the device is exposed;
≪ / RTI > 제1항에 있어서,
상기 적어도 하나의 홈에 상기 소자를 접착하는 단계는
상기 미리 설정된 소자의 위치에 기초하여 상기 적어도 하나의 홈에 액체 접착제(Liquid Attach Material)를 디스펜싱(Dispensing)하는 단계;
상기 액체 접착제가 디스펜싱된 상기 적어도 하나의 홈에 상기 소자를 배치하는 단계; 및
상기 적어도 하나의 홈과 상기 소자 사이에 디스펜싱된 상기 액체 접착제를 건조하여 상기 소자를 고정시키는 단계
를 포함하는 소자 패키지를 제작하는 방법.The method according to claim 1,
The step of bonding the device to the at least one groove
Disposing a liquid adhesive material on the at least one groove based on the position of the predetermined element;
Disposing the element in the at least one groove in which the liquid adhesive is dispensed; And
Drying the liquid adhesive dispensed between the at least one groove and the element to fix the element
≪ / RTI > 제2항에 있어서,
상기 적어도 하나의 홈에 상기 소자를 배치하는 단계는
상기 적어도 하나의 홈과 상기 소자 사이에 디스펜싱된 상기 액체 접착제를 건조하기 이전에, 상기 미리 설정된 소자의 위치에 기초하여 상기 배치된 소자를 이동시키는 단계
를 포함하는 소자 패키지를 제작하는 방법.3. The method of claim 2,
The step of disposing the device in the at least one groove
Moving the deployed element based on the position of the predetermined element before drying the liquid adhesive dispensed between the at least one groove and the element
≪ / RTI > 제1항에 있어서,
상기 메인 베이스의 윗면에 상기 적어도 하나의 홈을 생성하는 단계는
임프린팅(Imprinting), 드릴링(Drilling) 또는 에칭(Etching) 중 적어도 어느 하나의 방식을 이용하여 상기 적어도 하나의 홈을 생성하는 단계
를 포함하는 소자 패키지를 제작하는 방법.The method according to claim 1,
The step of creating the at least one groove on the upper surface of the main base
Forming at least one groove by using at least one of imprinting, drilling, and etching;
≪ / RTI > 제1항에 있어서,
상기 메인 베이스의 윗면에 상기 적어도 하나의 홈을 생성하는 단계는
상기 메인 베이스의 윗면에 접착제를 접착하는 단계; 및
상기 메인 베이스와 동일한 재질의 적어도 두 개의 평면 베이스를 상기 접착제가 접착된 상기 메인 베이스의 윗면에 접합하는 단계
를 포함하는 소자 패키지를 제작하는 방법.The method according to claim 1,
The step of creating the at least one groove on the upper surface of the main base
Bonding an adhesive to the upper surface of the main base; And
Bonding at least two planar bases of the same material as the main base to the upper surface of the main base to which the adhesive is adhered
≪ / RTI > 제5항에 있어서,
상기 메인 베이스와 동일한 재질의 적어도 두 개의 평면 베이스를 상기 메인 베이스의 윗면에 접합하여 상기 적어도 하나의 홈을 생성한 경우,
상기 적어도 하나의 홈에 상기 소자를 접착하는 단계는
상기 미리 설정된 소자의 위치에 기초하여 상기 적어도 하나의 홈에 상기 소자를 배치하는 단계; 및
상기 메인 베이스의 윗면에 접착된 상기 접착제를 건조하여 상기 소자를 고정시키는 단계
를 포함하는 소자 패키지를 제작하는 방법.6. The method of claim 5,
When at least two planar bases of the same material as the main base are joined to the upper surface of the main base to form the at least one groove,
The step of bonding the device to the at least one groove
Disposing the element in the at least one groove based on the position of the predetermined element; And
Drying the adhesive adhered to the upper surface of the main base to fix the device
≪ / RTI > 제5항에 있어서,
상기 메인 베이스의 윗면에 접착제를 접착하는 단계는
TIM(Thermal Interface Materials), 실버페이스트(Ag Paste), 메탈 본딩 또는 유테틱(Eutectic) 중 적어도 하나의 방식을 이용하여 상기 접착제를 접착하는 단계
를 포함하는 소자 패키지를 제작하는 방법.6. The method of claim 5,
The step of adhering the adhesive to the upper surface of the main base
A step of bonding the adhesive using at least one of a thermal interface material (TIM), a silver paste (Ag paste), a metal bonding or an eutectic
≪ / RTI > 제1항에 있어서,
상기 절연체가 적층된 상기 메인 베이스 중 상기 소자가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 수직 통로를 형성하는 단계
를 더 포함하는 소자 패키지를 제작하는 방법.The method according to claim 1,
Forming a vertical passageway in at least one of the remaining portions of the main base on which the insulator is stacked,
≪ / RTI > 제8항에 있어서,
상기 수직 통로를 형성하는 단계는
상기 수직 통로 내부에 도금 처리를 수행하는 단계
를 포함하는 소자 패키지를 제작하는 방법.9. The method of claim 8,
The step of forming the vertical passage
Performing a plating process inside the vertical passage
≪ / RTI > 제8항에 있어서,
상기 수직 통로를 이용하여 회로 라인 패턴을 생성하는 단계
를 더 포함하는 소자 패키지를 제작하는 방법.9. The method of claim 8,
Generating a circuit line pattern using the vertical passage;
≪ / RTI > 제8항에 있어서,
상기 회로 라인 패턴이 생성된 소자 패키지를 포함하는 복수의 소자 패키지들을 서로 연결하는 단계; 및
상기 연결된 복수의 소자 패키지들을 적층하여 3차원 스택 시스템을 구성하는 단계
를 더 포함하는 소자 패키지를 제작하는 방법.9. The method of claim 8,
Connecting a plurality of device packages including the device package from which the circuit line pattern is generated; And
Forming a three-dimensional stack system by stacking the plurality of connected device packages
≪ / RTI > 제1항에 있어서,
상기 메인 베이스의 윗면을 폴리싱(Polishing)하는 단계는
상기 메인 베이스의 아랫면을 폴리싱하는 단계
를 더 포함하는 소자 패키지를 제작하는 방법.The method according to claim 1,
The step of polishing the upper surface of the main base
Polishing the lower surface of the main base
≪ / RTI > 소자 패키지를 제작하는 방법에 있어서,
미리 설정된 소자의 위치에 기초하여 메인 베이스 위에 상기 소자를 접착하는 단계;
상기 소자가 덮이도록 상기 메인 베이스 위에 절연체를 적층하는 단계; 및
상기 소자의 윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 상기 절연체가 적층된 상기 메인 베이스의 윗면을 폴리싱(Polishing)하는 단계
를 포함하는 소자 패키지를 제작하는 방법.A method of fabricating an element package,
Bonding the element on a main base based on a position of a predetermined element;
Stacking an insulator on the main base so that the device is covered; And
Polishing the upper surface of the main base on which the insulator is stacked so that at least one of a bump or a metal electrode mounted on the upper surface of the device is exposed;
≪ / RTI > 제13항에 있어서,
상기 메인 베이스 위에 상기 소자를 접착하는 단계는
상기 미리 설정된 소자의 위치에 기초하여 상기 메인 베이스 위에 액체 접착제(Liquid Attach Material)를 디스펜싱(Dispensing)하거나, 접착제를 접착하는 단계;
상기 메인 베이스에 상기 소자를 배치하는 단계; 및
상기 액체 접착제 또는 상기 접착제를 건조하여 상기 소자를 고정시키는 단계
를 포함하는 소자 패키지를 제작하는 방법.14. The method of claim 13,
The step of bonding the device on the main base
Disposing a liquid adhesive on the main base or bonding an adhesive to the main base based on the position of the predetermined element;
Disposing the element on the main base; And
Drying the liquid adhesive or the adhesive to fix the device
≪ / RTI > 소자 패키지에 있어서,
적어도 하나의 홈을 포함하는 메인 베이스;
상기 적어도 하나의 홈에 접착되는 소자;
상기 메인 베이스 위에 적층되어, 상기 소자의 측면을 감싸는 절연체
를 포함하고,
상기 소자는
상기 소자의 윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 배치는 소자 패키지.In the device package,
A main base including at least one groove;
An element bonded to the at least one groove;
An insulator layer which is laminated on the main base,
Lt; / RTI >
The device
Wherein at least one of a bump or a metal electrode mounted on the upper surface of the element is exposed. 제15항에 있어서,
상기 절연체가 적층된 상기 메인 베이스 중 상기 소자가 배치되는 부분을 제외한 나머지 부분 중 적어도 하나의 부분에 형성되는 수직 통로
를 더 포함하는 소자 패키지.16. The method of claim 15,
A vertical passage formed in at least one of the remaining portions of the main base on which the insulator is stacked,
The device package further comprising: 제16항에 있어서,
상기 수직 통로를 이용하여 생성된 회로 라인 패턴
을 더 포함하는 소자 패키지.17. The method of claim 16,
The circuit line pattern generated using the vertical path
Further comprising: 소자 패키지에 있어서,
윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 배치되는 소자;
상기 소자의 아랫면과 접착되는 메인 베이스; 및
상기 메인 베이스 위에 적층되어, 상기 소자의 측면을 감싸는 절연체
를 포함하는 소자 패키지.In the device package,
Wherein at least one of a bump or a metal electrode mounted on the upper surface is exposed;
A main base adhered to a lower surface of the element; And
An insulator layer which is laminated on the main base,
≪ / RTI > 3차원 스택 시스템에 있어서,
적층된 복수의 소자 패키지들; 및
상기 복수의 소자 패키지들 각각에 생성되어, 상기 복수의 소자 패키지들을 서로 연결하는 회로 라인 패턴
을 포함하고,
상기 복수의 소자 패키지들 각각은
윗면에 장착된 범프(Bump) 또는 금속 전극 중 적어도 하나가 노출되도록 배치되는 소자;
상기 소자의 아랫면과 접착되는 메인 베이스; 및
상기 메인 베이스 위에 적층되어, 상기 소자의 측면을 감싸는 절연체
를 포함하는 3차원 스택 시스템.In a three-dimensional stack system,
A plurality of stacked element packages; And
And a circuit line pattern which is generated in each of the plurality of device packages and connects the plurality of device packages to each other,
/ RTI >
Each of the plurality of device packages
Wherein at least one of a bump or a metal electrode mounted on the upper surface is exposed;
A main base adhered to a lower surface of the element; And
An insulator layer which is laminated on the main base,
And a third stack system.
KR1020140006831A 2014-01-20 2014-01-20 Element package and manufacturing method thereof KR20150086779A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140006831A KR20150086779A (en) 2014-01-20 2014-01-20 Element package and manufacturing method thereof
PCT/KR2015/000550 WO2015108393A1 (en) 2014-01-20 2015-01-20 Element package and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140006831A KR20150086779A (en) 2014-01-20 2014-01-20 Element package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20150086779A true KR20150086779A (en) 2015-07-29

Family

ID=53543209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140006831A KR20150086779A (en) 2014-01-20 2014-01-20 Element package and manufacturing method thereof

Country Status (2)

Country Link
KR (1) KR20150086779A (en)
WO (1) WO2015108393A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065160A1 (en) * 2021-10-20 2023-04-27 庆鼎精密电子（淮安）有限公司 Embedded circuit board and manufacturing method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331146B2 (en) * 1997-05-23 2002-10-07 株式会社三井ハイテック Manufacturing method of BGA type semiconductor device
JP2002100726A (en) * 2000-09-25 2002-04-05 Hitachi Maxell Ltd Semiconductor device and method of manufacturing the same
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization

Also Published As

Publication number Publication date
WO2015108393A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
JP5426031B2 (en) Microelectronic package and manufacturing method thereof
TWI534999B (en) Image sensor chip package and method for forming the same
TWI529821B (en) Chip package and method for forming the same
CN101765911B (en) Semiconductor die having a redistribution layer
JP6061937B2 (en) Microelectronic package having stacked microelectronic devices and method of manufacturing the same
JP5289484B2 (en) Manufacturing method of stacked semiconductor device
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
JP2010245534A (en) Chip laminated package and method for manufacturing the same
TWI529887B (en) Chip package and method for forming the same
TWI646607B (en) Coreless integrated circuit packaging system and method of manufacturing same
JP2011049560A (en) Integrated circuit structure, and method of forming the same
JP6300301B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20150033937A (en) Semiconductor package and manufacturing method thereof
US20160079110A1 (en) Semiconductor package, carrier structure and fabrication method thereof
TWI503937B (en) Chip package and method for forming the same
KR20150086779A (en) Element package and manufacturing method thereof
US20130193571A1 (en) Semiconductor package and method and system for fabricating the same
JP6927179B2 (en) Laminates of electrical parts and their manufacturing methods
WO2017091276A1 (en) Provision of structural integrity in memory device
US10680033B2 (en) Chip packaging method and chip package
KR101565675B1 (en) Heat emitting package of mounting under element and substrate and manufacturing method thereof
TWI556381B (en) Semiconductor package and manufacturing method thereof
TWI750439B (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment