KR20150070651A

KR20150070651A - 전압 생성 회로 및 이를 포함하는 표시 장치

Info

Publication number: KR20150070651A
Application number: KR1020130157122A
Authority: KR
Inventors: 최형도; 김윤남; 이상영
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-12-17
Filing date: 2013-12-17
Publication date: 2015-06-25
Also published as: US9384706B2; US20150170596A1; KR102130106B1

Abstract

전압 생성 회로는 메인 전압을 복수의 구동 전압들로 분배하여 출력하는 전압 분배부, 구동 전압을 일정 시간 지연하여 구동 회로의 입력 단자에 출력하는 지연부 및 상기 구동 전압이 차단되면 상기 지연부에 충전된 전하를 접지로 방전하는 방전부를 포함한다. 상기 방전부는 접지와 연결된 제1 단자, 상기 메인 전압을 수신하는 제2 단자, 상기 구동 전압을 수신하는 제3 단자, 상기 지연부의 출력 단자와 연결된 제4 단자를 포함하는 증폭기, 및 상기 증폭기의 출력 신호를 출력하는 제5 단자와 연결된 제어 전극, 상기 지연부의 출력 단자와 연결된 제1 전극 및 상기 접지와 연결된 제2 전극을 포함하는 트랜지스터를 포함한다. 이에 따라서, 상기 메인 전압이 차단될 때 지연부의 커패시터에 잔존하는 전하를 신속하게 방전시킬 수 있다. 또한, 상기 커패시터에 비정상적인 신호에 의해 충전된 전하를 신속하게 방전시킬 수 있다. 이에 따라서, 표시 장치의 구동 신뢰성을 향상시킬 수 있다.

Description

전압 생성 회로 및 이를 포함하는 표시 장치{VOLTAGE GENERATING CIRCUIT AND DISPLAY APPARATUS HAVING THE VOLTAGE GENERATING CIRCUIT }

본 발명은 전압 생성 회로 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 구동 신뢰성을 개선하기 위한 전압 생성 회로 및 이를 포함하는 표시 장치를 제공하는 것이다.

일반적으로 표시 장치는 액정 표시 패널과 상기 액정 표시 패널을 구동하는 복수의 구동 회로들을 포함한다.

상기 액정 표시 패널은 액정 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 화소들을 포함한다. 상기 구동 회로들은 상기 게이트 라인들을 구동하는 게이트 구동회로, 상기 데이터 라인들을 구동하는 데이터 구동회로를 포함한다. 또한, 상기 구동 회로들을 구동하기 위한 복수의 구동 전압들을 생성하는 전압 생성 회로를 포함한다.

상기 표시 장치는 외부로부터 외부 전압이 인가되면 전원 온 상태가 되어 동작된다. 즉, 상기 외부 전압은 상기 전압 생성 회로에 인가되고, 상기 전압 생성 회로는 상기 외부 전압을 이용하여 상기 구동 전압들을 생성하고 각 구동 회로에 제공한다. 이에 따라서, 상기 표시 장치가 동작될 수 있다.

한편, 상기 외부 전압이 차단되면, 상기 구동 회로들에 인가되는 구동 전압들이 차단되고, 이에 따라서, 상기 표시 장치는 동작이 정지된다. 이때, 동작 상태에서 상기 구동 회로에 인가된 구동 전압이 신속하게 방전되어야 재 구동시 정상적인 구동을 할 수 있다. 상기 구동 전압이 완전히 방전되지 않으면 재 구동시 동작 순차가 위배되거나 오동작이 발생할 수 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 자기 방전 기능을 갖는 전압 생성 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 전압 생성 회로를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 전압 생성 회로는 메인 전압을 복수의 구동 전압들로 분배하여 출력하는 전압 분배부, 구동 전압을 일정 시간 지연하여 구동 회로의 입력 단자에 출력하는 지연부 및 상기 구동 전압이 차단되면 상기 지연부에 충전된 전하를 접지로 방전하는 방전부를 포함한다.

일 실시예에서, 상기 지연부는 서로 연결된 저항 소자와 커패시터를 포함하고, 상기 일정시간은 상기 저항 소자 및 커패시터의 시정수에 대응할 수 있다.

일 실시예에서, 상기 지연부의 출력 단자는 상기 저항 소자와 상기 커패시터가 연결된 노드와 연결될 수 있다.

일 실시예에서, 상기 구동 회로의 상기 입력 단자는 리셋 전압을 수신하는 리셋 단자일 수 있다.

일 실시예에서, 상기 방전부는 접지와 연결된 제1 단자, 상기 메인 전압을 수신하는 제2 단자, 상기 구동 전압을 수신하는 제3 단자, 상기 지연부의 출력 단자와 연결된 제4 단자를 포함하는 증폭기, 및 상기 증폭기의 출력 신호를 출력하는 제5 단자와 연결된 제어 전극, 상기 지연부의 출력 단자와 연결된 제1 전극 및 상기 접지와 연결된 제2 전극을 포함하는 트랜지스터를 포함할 수 있다.

일 실시예에서, 상기 증폭기는 비반전 증폭기일 수 있다.

일 실시예에서, 상기 트랜지스터는 NPN 트랜지스터일 수 있다.

일 실시예에서, 상기 트랜지스터는 NMOS 트랜지스터일 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 데이터 라인들, 복수의 게이트 라인들 및 복수의 화소들을 포함하는 표시 패널, 상기 표시 패널을 구동하는 복수의 구동 회로들을 포함하는 패널 구동부, 및 메인 전압을 이용하여 상기 복수의 구동 회로들을 구동하는 복수의 구동 전압들을 생성하는 전압 분배부, 구동 전압을 일정 시간 지연하여 구동 회로의 입력 단자에 출력하는 지연부 및 상기 구동 전압이 차단되면 상기 지연부에 충전된 전하를 접지로 방전하는 방전부를 포함하는 전압 생성 회로를 포함한다.

일 실시예에서, 상기 지연부는 직렬로 연결된 저항 소자와 커패시터를 포함할 수 있다.

일 실시예에서, 상기 지연부의 출력 단자는 상기 저항 소자와 상기 커패시터가 서로 연결된 노드와 연결될 수 있다.

일 실시예에서, 상기 방전부는 접지와 연결된 제1 단자, 상기 메인 전압을 수신하는 제2 단자, 상기 구동 전압을 수신하는 제3 단자, 상기 지연부의 출력 단자와 연결된 제4 단자를 포함하는 증폭기 및 상기 증폭기의 출력 신호를 출력하는 제5 단자와 연결된 제어 전극, 상기 지연부의 출력 단자와 연결된 제1 전극 및 상기 접지와 연결된 제2 전극을 포함하는 트랜지스터를 포함할 수 있다

일 실시예에서, 상기 증폭기는 비반전 증폭기일 수 있다.

일 실시예에서, 상기 구동 회로들은 상기 데이터 라인들을 구동하는 데이터 구동부, 상기 게이트 라인들을 구동하는 게이트 구동부 및 상기 구동 회로들의 구동 타이밍을 제어하는 타이밍 제어부를 포함할 수 있다.

일 실시예에서, 상기 지연부는 상기 전압 분배부로부터 출력된 상기 타이밍 제어부의 구동 전압을 지연하여 상기 타이밍 제어부의 리셋 단자에 인가할 수 있다.

일 실시예에서, 상기 방전부는 상기 메인 전압이 차단되면 상기 지연부의 출력 단자에 인가된 전압을 접지로 방전할 수 있다.

일 실시예에서, 상기 메인 전압이 차단되면 상기 증폭기는 상기 메인 전압이 강하된 잔여 전압으로 구동될 수 있다.

본 발명의 실시예들에 따르면, 상기 외부 전압이 차단될 때 지연부의 커패시터에 잔존하는 전하를 신속하게 방전시킬 수 있다. 또한, 상기 커패시터에 비정상적인 신호에 의해 충전된 전하를 신속하게 방전시킬 수 있다. 이에 따라서, 구동 신뢰성을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 전압 생성 회로에 대한 블록도이다.
도 3a 및 도 3b는 도 2의 전압 생성 회로의 구동 방법을 설명하기 위한 개념도이다.
도 4는 본 발명의 다른 실시예에 따른 전압 생성 회로에 대한 블록도이다.
도 5a 내지 도 5d는 비교예와 실시예에 따른 메인 전압에 대한 리셋 전압의 라이징 시간 및 폴링 시간을 설명하기 위한 파형도들이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 전압 생성 회로(200) 및 패널 구동부(600)를 포함한다. 상기 패널 구동부(600)는 복수의 구동 회로들을 포함하고, 상기 구동 회로들은 타이밍 제어부(300), 데이터 구동부(400) 및 게이트 구동부(500)를 포함할 수 있다.

상기 표시 패널(100)은 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL) 및 복수의 화소들(P)을 포함한다.

상기 데이터 라인들(DL)은 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다.

상기 게이트 라인들(GL)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다.

상기 화소들(P)은 화소 열과 화소 행을 포함하는 매트릭스 형태로 배열된다. 상기 화소 열은 상기 제1 방향(D1)으로 배열된 화소들을 포함하고, 상기 화소 열은 상기 제2 방향(D2)으로 배열된 화소들을 포함할 수 있다.

각 화소(P)는 스위칭 소자(TR), 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함할 수 있다. 상기 스위칭 소자(TR)는 게이트 라인(GL), 데이터 라인(DL) 및 상기 액정 커패시터(CLC)에 연결된다. 상기 스토리지 커패시터(CST)는 상기 액정 커패시터(CLC)에 연결된다. 상기 액정 커패시터(CLC)의 일단에는 액정 공통 전압(VCOM)이 인가되고, 상기 스토리지 커패시터(CST)에는 스토리지 공통 전압(VCST)이 인가된다. 상기 액정 공통 전압(VCOM)과 상기 스토리지 공통 전압(VCST)은 같은 전압일 수 있다.

상기 전압 생성 회로(200)는 상기 표시 장치에 포함된 복수의 구동 회로들을 구동하기 위한 복수의 구동 전압들을 생성하고, 전압 분배부(210), 지연부(230) 및 방전부(220)를 포함한다. 상기 복수의 구동 회로들은 상기 표시 패널(100), 상기 타이밍 제어부(300), 상기 데이터 구동부(400) 및 상기 게이트 구동부(500)를 포함할 수 있다.

상기 전압 분배부(210)는 외부 시스템으로부터 수신된 메인 전압(VIN)을 복수의 구동 전압들로 분배하여 출력한다. 예를 들어, 상기 구동 전압들은 상기 타이밍 제어부(300)를 구동하는 제1 구동 전압(TVDD), 상기 데이터 구동부(400)를 구동하는 제2 구동 전압(AVDD, DVDD), 상기 게이트 구동부(500)를 구동하는 제3 구동 전압(VON, VOFF) 및 상기 표시 패널(100)을 구동하는 제4 구동 전압(VCOM, VCST)을 포함할 수 있다.

상기 방전부(220)는 상기 전압 분배부(210) 각각의 출력 단자와 연결될 수 있다. 상기 방전부(220)는 상기 메인 전압(VIN)이 차단되면 상기 전압 분배부(210)의 복수의 출력 단자들을 접지로 방전한다.

상기 지연부(230)는 상기 전압 분배부(210)의 출력 단자와 이에 대응하는 구동 회로의 입력 단자에 연결된다. 상기 지연부(230)는 기설정된 구동 시간에 상기 전압 분배부(210)의 출력 단자로부터 인가된 상기 구동 전압을 해당하는 구동 회로에 제공한다.

본 실시예에 따르면, 상기 구동 전압이 로우 레벨에서 하이 레벨로 변경되는 경우, 상기 방전부(220)는 턴-오프 상태가 되고 상기 구동 전압은 상기 지연부(230)의 제어에 따라서 일정 시간 지연된 후 상기 구동 회로의 입력 단자에 인가된다. 반대로, 상기 구동 전압이 하이 레벨에서 로우 레벨로 변경된 경우, 상기 방전부(220)는 턴-온 되고 상기 지연부(230)에 충전된 전하는 접지로 방전된다. 이에 따라서 상기 구동 회로의 입력 단자에는 구동 전압이 차단된다.

또한, 상기 메인 전압(VIN)이 차단된 상태, 즉 상기 구동 전압이 로우 레벨인 상태에서, 정전기와 같이 비정상적인 신호가 지연부(230)에 충전되는 경우, 상기 방전부(220)가 턴-온 되어 상기 구동 회로의 입력 단자에 비정상적인 신호가 인가되는 것을 차단한다. 이에 따라서, 상기 구동 회로가 상기 비정상적인 신호에 의해 동작하는 것을 막을 수 있다.

상기 타이밍 제어부(300)는 외부 시스템으로부터 원시 제어 신호(OCS) 및 영상 데이터 신호(IDATA)를 수신한다.

상기 타이밍 제어부(300)는 상기 구동 회로들의 타이밍을 제어하기 위해 상기 원시 제어 신호(OCS)에 기초하여 상기 복수의 구동 회로들을 구동하기 위한 복수의 타이밍 제어 신호들을 생성한다. 예를 들어, 상기 타이밍 제어 신호들은 상기 데이터 구동부(400)의 구동을 제어하는 데이터 제어 신호(DCS) 및 상기 게이트 구동부(500)의 구동을 제어하는 게이트 제어 신호(GCS)를 포함할 수 있다. 상기 데이터 제어 신호(DCS)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 로드 신호 등을 포함할 수 있다. 상기 게이트 제어 신호(GCS)는 수직 개시 신호 및 복수의 클럭 신호들을 포함할 수 있다.

상기 타이밍 제어부(300)는 다양한 보상 알고리즘들을 통해 상기 영상 데이터 신호(IDATA)를 보정할 수 있다. 상기 보상 알고리즘들은 응답 속도를 개선하기 위한 알고리즘, 색 재현성을 개선하기 위한 알고리즘 등을 포함할 수 있다.

상기 데이터 구동부(400)는 상기 타이밍 제어부(300)로부터 수신된 영상 데이터 신호(IDATA)를 기준 감마 전압을 이용하여 데이터 전압으로 변환하고, 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 게이트 구동부(500)는 상기 게이트 구동 전압(VON, VOFF) 및 상기 게이트 제어 신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 라인(GL)에 순차적으로 게이트 신호를 출력한다.

도 2는 도 1의 전압 생성 회로에 대한 블록도이다.

도 1 및 도 2를 참조하면, 상기 전압 생성 회로(200)는 전압 분배부(210), 방전부(220) 및 지연부(230)를 포함한다.

상기 전압 분배부(210)는 저항 스트링(211)을 포함한다. 상기 전압 분배부(210)는 메인 전압(VIN)을 상기 저항 스트링(211)을 통해 분배하여 복수의 구동 전압들을 생성한다.

이하에서는 상기 전압 분배부(210)로부터 출력되는 상기 구동 전압들 중 상기 타이밍 제어부(300)에 제공되는 구동 전압(TVDD)을 예로서 상기 전압 생성 회로(200)를 설명한다.

도 2에 도시된 바와 같이, 상기 전압 분배부(210)의 제1 출력 단자(OT1)는 상기 구동 전압(TVDD)을 출력한다.

상기 방전부(220)는 증폭기(221) 및 트랜지스터(222)를 포함한다.

상기 증폭기(221)는 비반전 증폭기를 포함할 수 있다. 상기 증폭기(221)는 제1 단자(T1), 제2 단자(T2), 제3 단자(T3), 제4 단자(T4) 및 제5 단자(T5)를 포함한다. 상기 제1 단자(T1)는 접지(GND)와 연결되고, 상기 제2 단자(T2)는 상기 전압 분배부(210)의 상기 제1 출력 단자(OT1)와 연결되고, 상기 제3 단자(T3)는 상기 지연부(230)의 제2 출력 단자(OT2)와 연결되고, 상기 제4 단자(T4)는 메인 전압(VIN)을 수신하고, 상기 제5 단자(T5)는 상기 제3 단자(T3)에 수신된 신호에 대응하는 출력 신호를 출력한다. 본 실시예에 따르면, 상기 증폭기(221)는 상기 제3 단자(T3)에 수신된 신호와 위상이 같은 비반전된 신호를 상기 제5 단자(T5)를 통해 출력한다. 상기 지연부(230)의 제2 출력 단자(OT2)는 상기 타이밍 제어부(300)를 초기화하기 위한 리셋 전압을 출력한다.

상기 트랜지스터(222)는 상기 증폭기(221)의 상기 제5 단자(T5)와 연결된 제어 전극(CE), 상기 지연부(230)의 상기 제2 출력 단자(OT2)와 연결된 제1 전극(EE1) 및 접지(GND)와 연결된 제2 전극(EE2)을 포함한다. 상기 트랜지스터(222)는 NPN 트랜지스터이다.

상기 지연부(230)는 직렬로 연결된 저항 소자(R) 및 커패시터(C)를 포함한다. 예를 들어, 상기 지연부(230)는 상기 표시 장치의 구동 회로들 중 상기 타이밍 제어부(300)의 구동 순차에 대응하는 RC 시정수를 가질 수 있다. 상기 저항 소자(R)는 상기 전압 분배부(210)의 상기 제1 출력 단자(OT1)와 연결된 제1 단(E1) 및 상기 지연부(230)의 상기 제2 출력 단자(OT2)와 연결된 제2 단(E2)을 포함한다. 상기 커패시터(C)는 상기 지연부(230)의 상기 제2 출력 단자(OT2)와 연결된 제1 단(E3)과 상기 접지(GND)와 연결된 제2 단(E4)을 포함한다. 상기 지연부(230)의 제2 출력 단자(OT2)는 상기 타이밍 제어부(300)의 리셋 단자(REST)와 연결된다.

제1 출력 노드(N1)는 상기 지연부(230)의 제2 출력 단자(OT2), 상기 저항 소자(R)의 제2 단(E2), 상기 커패시터(C)의 제1 단(E3) 및 상기 트랜지스터(222)의 제1 전극(EE1)이 서로 연결된 노드이다. 제2 출력 노드(N2)는 상기 증폭기(221)의 상기 제5 단자(T5)와 상기 트랜지스터(222)의 제어 전극(CE)이 서로 연결된 노드이다.

도 3a 및 도 3b는 도 2의 전압 생성 회로의 구동 방법을 설명하기 위한 개념도이다.

도 2 및 도 3a를 참조하면, 상기 전압 생성 회로(200)는 전원 오프 상태에서, 외부 시스템으로부터 메인 전압(VIN)이 인가되면 상기 전압 생성 회로(200)에는 상기 메인 전압(VIN)이 수신된다.

상기 전압 분배부(210)는 상기 메인 전압(VIN)을 분배하여 표시 장치의 구동 회로들을 구동하기 위한 구동 전압들을 생성하여 출력한다.

예를 들어, 상기 전압 분배부(210)는 상기 타이밍 제어부(300)를 구동하기 위한 하이 레벨의 구동 전압(TVDD)을 출력한다.

상기 방전부(220)는 하이 레벨의 상기 구동 전압(TVDD)을 수신한다. 상기 증폭기(221)의 제2 단자(T2)는 하이 레벨의 상기 구동 전압(TVDD)을 수신하고, 상기 증폭기(221)의 제3 단자(T3)는 로우 레벨의 신호를 수신한다. 상기 메인 전압(VIN)이 인가되기 전 상기 전압 생성 회로(200)는 동작 오프 상태이므로 상기 타이밍 제어부(300)의 상기 리셋 단자(REST)에는 로우 레벨의 신호가 인가된다. 따라서, 상기 증폭기(221)의 제3 단자(T3)는 상기 로우 레벨의 신호를 수신한다. 상기 증폭기(221)는 비반전 구동하여 상기 제3 단자(T3)에 수신된 로우 레벨의 신호와 위상이 같은, 즉, 로우 레벨의 출력 신호를 출력한다.

즉, 상기 제2 출력 노드(N2)에는 상기 로우 레벨의 출력 신호가 인가된다. 상기 제2 출력 노드(N2)와 연결된 상기 트랜지스터(222)의 상기 제어 전극(CE)은 상기 로우 레벨의 출력 신호에 응답하여 턴-오프 상태가 된다. 따라서, 상기 방전부(220)는 동작 오프 상태가 된다.

한편, 상기 지연부(230)는 하이 레벨의 상기 구동 전압(TVDD)을 수신한다. 상기 하이 레벨의 구동 전압(TVDD)은 지연부(230)의 RC 시정수에 의해 일정 시간 지연된 후 상기 제2 출력 단자(OT2)를 통해 상기 타이밍 제어부(300)의 리셋 단자(REST)에 제공된다. 즉, 상기 리셋 단자(REST)에는 상기 하이 레벨의 리셋 전압이 인가된다. 상기 타이밍 제어부(300)는 상기 리셋 단자(REST)에 수신된 하이 레벨의 리셋 전압에 응답하여 초기화될 수 있다.

도 2 및 도 3b를 참조하면, 상기 전압 생성 회로(200)는 전원 온 상태에서 상기 외부 시스템으로부터 메인 전압(VIN)이 차단되면 상기 전압 생성 회로(00)에는 상기 메인 전압(VIN)이 차단된다.

상기 전압 분배부(210)는 상기 메인 전압(VIN)이 차단됨에 따라서, 상기 구동 전압(TVDD)이 출력하지 않는다.

이에 따라서, 상기 방전부(220)는 로우 레벨의 신호가 수신된다. 상기 증폭기(221)의 제2 단자(T2)는 로우 레벨의 신호를 수신하고, 상기 증폭기(221)의 제3 단자(T3)는 하이 레벨의 신호를 수신한다. 상기 메인 전압(VIN)이 차단되기 전 상기 전압 생성 회로(200)는 동작 온 상태이므로 상기 타이밍 제어부(300)의 상기 리셋 단자(REST)에는 하이 레벨의 신호가 인가된다. 따라서, 상기 증폭기(221)의 제3 단자(T3)는 상기 하이 레벨의 신호를 수신한다. 상기 증폭기(221)는 비반전 구동하여 상기 제3 단자(T3)에 수신된 하이 레벨의 신호와 위상이 같은, 즉, 하이 레벨의 출력 신호를 출력한다.

즉, 상기 제2 출력 노드(N2)에는 상기 하이 레벨의 출력 신호가 인가된다. 상기 제2 출력 노드(N2)와 연결된 상기 트랜지스터(222)의 상기 제어 전극(CE)은 상기 하이 레벨의 출력 신호에 응답하여 턴-온 상태가 된다. 상기 트랜지스터(222)는 턴-온 되어, 상기 제1 전극(EE1)으로 수신된 상기 하이 레벨의 신호를 상기 제2 전극(EE2)에 연결된 접지로 방전한다. 따라서, 상기 지연부(230)의 상기 커패시터(C)에 충전된 전하는 상기 트랜지스터(222)를 통해 접지로 방전된다.

또한, 상기 커패시터(C)에 충전된 전하는 상기 타이밍 제어부(300)의 리셋 단자(REST) 측으로 방전될 수 있고, 또한 상기 전압 분배부(210)의 제1 출력 단자(OT1) 측으로 방전될 수 있다.

본 실시예에 따르면, 상기 메인 전압(VIN)이 차단되는 경우, 상기 커패시터(C)에 충전된 전하는 상기 타이밍 제어부(300)의 리셋 단자(REST) 측, 상기 전압 분배부(210)의 제1 출력 단자(OT1) 측으로 방전될 수 있으며, 더불어, 상기 트랜지스터(222)를 통해서 접지로 방전될 수 있다. 상기 커패시터(C)에 충전된 전하는 복수의 방전 경로들을 통해 방전됨으로써 방전 시간을 단축시킬 수 있다. 따라서, 상기 리셋 단자(REST)의 전압을 신속하게 낮출 수 있으므로 상기 타이밍 제어부(300)의 재 시작을 정상적으로 할 수 있다.

일반적으로 상기 외부 시스템으로부터 수신되는 상기 메인 전압(VIN)은 레벨이 높고 복수의 커패시터들을 포함하는 안정화 회로에 의해 안정화된다. 상기 메인 전압(VIN)이 차단되는 경우, 상기 메인 전압(VIN)이 하이 레벨에서 로우 레벨로 떨어지는 폴링 시간은 상기 안정화 회로에 의해 상대적으로 길다. 즉, 상기 증폭기(221)는 강하된 상기 메인 전압(VIN)의 잔여 전압으로도 충분히 동작할 수 있으므로 상기 메인 전압(VIN)이 차단될 때 상기 방전부(220)는 정상적으로 동작될 수 있다.

또한, 본 실시예에 따르면, 상기 전압 생성 회로(220)가 동작 오프 상태에서, 정전기 또는 다양한 신호들의 피크 전압과 같은 비정상적인 신호에 의해 상기 커패시터(C)에 전하가 충전되는 경우에도 상기 방전부(220)는 동작될 수 있다.

예를 들면, 상기 표시 장치에 상기 메인 전압(VIN)이 인가된 상태에서 상기 전압 생성 회로(220)만 동작 오프 상태인 경우, 상기 비정상적인 신호에 의해 상기 커패시터(C)에 충전된 전하를 자기 방전하는 방법은 다음과 같다.

상기 전압 생성 회로(220)가 동작 오프 상태이므로 상기 증폭기(221)의 제2 단자(T3)에는 로우 레벨의 신호가 인가되고, 상기 증폭기(221)의 제3 단자(T3)는 상기 커패시터(C)에 충전된 전하에 의해 하이 레벨의 신호가 인가된다.

이에 따라서, 상기 증폭기(221)는 비반전 구동하여 상기 제3 단자(T3)에 수신된 상기 하이 레벨의 신호와 위상이 같은 하이 레벨의 신호를 출력한다.

즉, 상기 제2 출력 노드(N2)에는 상기 하이 레벨의 출력 신호가 인가된다. 상기 제2 출력 노드(N2)와 연결된 상기 트랜지스터(222)의 상기 제어 전극(CE)은 상기 하이 레벨의 출력 신호에 응답하여 턴-온 상태가 된다. 상기 트랜지스터(222)는 턴-온 되어, 상기 제1 전극(EE1)으로 수신된 상기 하이 레벨의 신호를 상기 제2 전극(EE2)에 연결된 접지로 방전한다. 따라서, 상기 지연부(230)의 상기 커패시터(C)에 충전된 전하는 상기 트랜지스터(222)를 통해 접지로 방전될 수 있다.

또한, 상기 커패시터(C)에 충전된 전하는 상기 타이밍 제어부(300)의 리셋 단자(REST) 측으로 방전될 수 있고, 상기 전압 분배부(210)의 제1 출력 단자(OT1) 측으로 방전될 수 있다.

따라서, 본 실시예에 따르면, 비정상적인 신호에 의해 구동 회로가 오동작 하는 것을 막을 수 있다. 예를 들어, 상기 커패시터(C)에 비정상적인 신호가 충전되는 경우 상기 구동 회로의 구동 순차가 위배되어 오동작을 일으킬 수 있으나 상기 방전부(220)의 자기 방전 기능에 의해 오동작을 막을 수 있다.

도 4는 본 발명의 다른 실시예에 따른 전압 생성 회로에 대한 블록도이다. 이하에서는 이전 실시예와 동일한 도면 부호는 동일한 도면 부호를 부여하여 설명한다.

도 1 및 도 4를 참조하면, 본 실시예에 따른 전압 생성 회로는 이전 실시예와 비교하여 트랜지스터를 제외하고는 나머지 구성 요소를 실질적으로 동일하다.

상기 전압 생성 회로(200)는 전압 분배부(210), 방전부(220) 및 지연부(230)를 포함한다.

이하에서는 상기 전압 분배부(210)로부터 출력되는 상기 구동 전압들 중 상기 타이밍 제어부(300)에 제공되는 구동 전압(TVDD)을 예로서 상기 전압 생성 회로(200)를 설명한다. 도 4에 도시된 바와 같이, 상기 전압 분배부(210)의 제1 출력 단자(OT1)는 상기 구동 전압(TVDD)을 출력한다.

상기 증폭기(221)는 비반전 증폭기를 포함할 수 있다. 상기 증폭기(221)는 제1 단자(T1), 제2 단자(T2), 제3 단자(T3), 제4 단자(T4) 및 제5 단자(T5)를 포함한다. 상기 제1 단자(T1)는 접지(GND)와 연결되고, 상기 제2 단자(T2)는 상기 전압 분배부(210)의 상기 제1 출력 단자(OT1)와 연결되고, 상기 제3 단자(T3)는 상기 지연부(230)의 제2 출력 단자(OT2)와 연결되고, 상기 제4 단자(T4)는 메인 전압(VIN)을 수신하고, 상기 제5 단자(T5)는 비반전 신호를 출력한다. 상기 지연부(230)의 제2 출력 단자(OT2)는 상기 타이밍 제어부(300)를 초기화하기 위한 리셋 전압을 출력한다.

본 실시예에 따르면, 상기 증폭기(221)는 상기 제3 단자(T3)에 수신된 입력 신호에 대해 위상이 비반전된 신호를 상기 제5 단자(T5)를 통해 출력한다.

상기 트랜지스터(222)는 상기 증폭기(221)의 상기 제5 단자(T5)와 연결된 제어 전극(CE), 상기 지연부(230)의 상기 제2 출력 단자(OT2)와 연결된 제1 전극(EE1) 및 접지(GND)와 연결된 제2 전극(EE2)을 포함한다. 상기 트랜지스터(222)는 NMOS 트랜지스터이다.

상기 지연부(230)는 서로 연결된 저항 소자(R) 및 커패시터(C)를 포함한다. 예를 들어, 상기 지연부(230)는 상기 표시 장치의 구동 회로들 중 상기 타이밍 제어부(300)의 구동 순차에 대응하는 RC 시정수를 가질 수 있다. 상기 저항 소자(R)는 상기 전압 분배부(210)의 상기 제1 출력 단자(OT1)와 연결된 제1 단(E1) 및 상기 지연부(230)의 상기 제2 출력 단자(OT2)와 연결된 제2 단(E2)을 포함한다. 상기 커패시터(C)는 상기 지연부(230)의 상기 제2 출력 단자(OT2)와 연결된 제1 단(E3)과 상기 접지(GND)와 연결된 제2 단(E4)을 포함한다. 상기 지연부(230)의 제2 출력 단자(OT2)는 상기 타이밍 제어부(300)의 리셋 단자(REST)와 연결된다.

본 실시예에 따른 상기 전압 생성 회로의 구동 방법은 도 3a 및 도 3b를 참조한 이전 실시예와 실질적으로 동일하다. 이에 반복되는 설명은 생략한다.

도 5a 내지 도 5d는 비교예와 실시예에 따른 메인 전압에 대한 리셋 전압의 라이징 시간 및 폴링 시간을 설명하기 위한 파형도들이다.

상기 실시예에 따른 전압 생성 회로는 도 2에 도시된 바와 같으며, 상기 비교예에 따른 전압 생성 회로는 상기 도 2에 도시된 전압 생성 회로와 비교하여 방전부가 생략된다.

<표>

상기 표 및 도 5a를 참조하면, 비교예에 따른 메인 전압(VIN)에 대한 리셋 전압(RS)의 라이징 시간은 약 7.1 ms 이다. 상기 표 및 도 5b를 참조하면, 비교예에 따른 메인 전압(VIN)에 대한 리셋 전압(RS)의 폴링 시간은 약 1.2 ms 이다.

이에 대응하여, 상기 표 및 도 5c를 참조하면, 실시예에 따른 메인 전압(VIN)에 대한 리셋 전압(RS)의 라이징 시간은 약 6.9 ms 이다. 상기 표 및 도 5d를 참조하면, 실시예에 따른 메인 전압(VIN)에 대한 리셋 전압(RS)의 폴링 시간은 약 0.15 ms 이다.

이상과 같이, 본 실시예에 따른 상기 리셋 전압(RS)의 라이징 시간은 비교예와 유사하다. 그러나, 본 실시예에 따른 상기 리셋 전압(RS)의 폴링 시간은 비교예에 비해 약 1/10 정도 감소함을 확인할 수 있다.

이상의 실시예들에서는 구동 회로로 타이밍 제어부를 설명하였으나, 상기 전압 생성 회로로부터 생성된 구동 전압이 인가되는 모든 구동 회로에 대해 적용될 수 있다. 또한, 구동 회로의 단자들 중 초기화를 위한 리셋 단자를 설명하였으나, 잔존하는 전하를 신속하게 방전할 필요가 있는 모든 단자에 적용될 수 있다.

본 발명의 실시예들에 따르면, 상기 메인 전압이 차단될 때 지연부의 커패시터에 잔존하는 전하를 신속하게 방전시킬 수 있다. 또한, 상기 커패시터에 비정상적인 신호에 의해 충전된 전하를 신속하게 방전시킬 수 있다. 이에 따라서, 표시 장치의 구동 신뢰성을 향상시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 표시 패널 200 : 전압 생성 회로
210 : 전압 분배부 211 : 저항 스트링
220 : 방전부 221 : 증폭기
222 : 트랜지스터 230 : 지연부
300 : 타이밍 제어부 400 : 데이터 구동부
500 : 게이트 구동부 600 : 패널 구동부

Claims

메인 전압을 복수의 구동 전압들로 분배하여 출력하는 전압 분배부;
구동 전압을 일정 시간 지연하여 구동 회로의 입력 단자에 출력하는 지연부; 및
상기 구동 전압이 차단되면 상기 지연부에 충전된 전하를 접지로 방전하는 방전부를 포함하는 전압 생성 회로.
제1항에 있어서, 상기 지연부는 서로 연결된 저항 소자와 커패시터를 포함하고, 상기 일정시간은 상기 저항 소자 및 커패시터의 시정수에 대응하는 것을 특징으로 하는 전압 생성 회로.
제2항에 있어서, 상기 지연부의 출력 단자는 상기 저항 소자와 상기 커패시터가 연결된 노드와 연결된 것을 특징으로 하는 전압 생성 회로.
제1항에 있어서, 상기 구동 회로의 상기 입력 단자는 리셋 전압을 수신하는 리셋 단자인 것을 특징으로 하는 전압 생성 회로.
제1항에 있어서, 상기 방전부는
접지와 연결된 제1 단자, 상기 메인 전압을 수신하는 제2 단자, 상기 구동 전압을 수신하는 제3 단자, 상기 지연부의 출력 단자와 연결된 제4 단자를 포함하는 증폭기; 및
상기 증폭기의 출력 신호를 출력하는 제5 단자와 연결된 제어 전극, 상기 지연부의 출력 단자와 연결된 제1 전극 및 상기 접지와 연결된 제2 전극을 포함하는 트랜지스터를 포함하는 전압 생성 회로.
제5항에 있어서, 상기 증폭기는 비반전 증폭기인 것을 특징으로 하는 전압 생성 회로.
제5항에 있어서, 상기 트랜지스터는 NPN 트랜지스터인 것을 특징으로 하는 전압 생성 회로.
제5항에 있어서, 상기 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 전압 생성 회로.
복수의 데이터 라인들, 복수의 게이트 라인들 및 복수의 화소들을 포함하는 표시 패널;
상기 표시 패널을 구동하는 복수의 구동 회로들을 포함하는 패널 구동부; 및
메인 전압을 이용하여 상기 복수의 구동 회로들을 구동하는 복수의 구동 전압들을 생성하는 전압 분배부, 구동 전압을 일정 시간 지연하여 구동 회로의 입력 단자에 출력하는 지연부 및 상기 구동 전압이 차단되면 상기 지연부에 충전된 전하를 접지로 방전하는 방전부를 포함하는 전압 생성 회로를 포함하는 표시 장치.
제9항에 있어서, 상기 지연부는 서로 연결된 저항 소자와 커패시터를 포함하는 표시 장치.
제10항에 있어서, 상기 지연부의 출력 단자는 상기 저항 소자와 상기 커패시터가 서로 연결된 노드와 연결된 것을 특징으로 하는 표시 장치.
제9항에 있어서, 상기 구동 회로의 상기 입력 단자는 리셋 전압을 수신하는 리셋 단자인 것을 특징으로 하는 전압 표시 장치.
제9항에 있어서, 상기 방전부는
접지와 연결된 제1 단자, 상기 메인 전압을 수신하는 제2 단자, 상기 구동 전압을 수신하는 제3 단자, 상기 지연부의 출력 단자와 연결된 제4 단자를 포함하는 증폭기; 및
상기 증폭기의 출력 신호를 출력하는 제5 단자와 연결된 제어 전극, 상기 지연부의 출력 단자와 연결된 제1 전극 및 상기 접지와 연결된 제2 전극을 포함하는 트랜지스터를 포함하는 표시 장치.
제13항에 있어서, 상기 증폭기는 비반전 증폭기인 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 트랜지스터는 NPN 트랜지스터인 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 구동 회로들은
상기 데이터 라인들을 구동하는 데이터 구동부;
상기 게이트 라인들을 구동하는 게이트 구동부; 및
상기 구동 회로들의 구동 타이밍을 제어하는 타이밍 제어부를 포함하는 표시 장치.
제17항에 있어서, 상기 지연부는 상기 전압 분배부로부터 출력된 상기 타이밍 제어부의 구동 전압을 지연하여 상기 타이밍 제어부의 리셋 단자에 인가하는 것을 특징으로 하는 표시 장치.
제17항에 있어서, 상기 방전부는 상기 메인 전압이 차단되면 상기 지연부의 출력 단자에 인가된 전압을 접지로 방전하는 것을 특징으로 하는 표시 장치.
제19항에 있어서, 상기 메인 전압이 차단되면 상기 증폭기는 상기 메인 전압이 강하된 잔여 전압으로 구동되는 것을 특징으로 하는 표시 장치.