KR20150053171A - n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법 - Google Patents

n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20150053171A
KR20150053171A KR1020130135026A KR20130135026A KR20150053171A KR 20150053171 A KR20150053171 A KR 20150053171A KR 1020130135026 A KR1020130135026 A KR 1020130135026A KR 20130135026 A KR20130135026 A KR 20130135026A KR 20150053171 A KR20150053171 A KR 20150053171A
Authority
KR
South Korea
Prior art keywords
oxygen
nitride semiconductor
type
electrode
added
Prior art date
Application number
KR1020130135026A
Other languages
English (en)
Other versions
KR102086360B1 (ko
Inventor
김태훈
김성준
성영규
이완호
장태성
박태영
임완태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130135026A priority Critical patent/KR102086360B1/ko
Priority to US14/336,082 priority patent/US9196487B2/en
Publication of KR20150053171A publication Critical patent/KR20150053171A/ko
Application granted granted Critical
Publication of KR102086360B1 publication Critical patent/KR102086360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명의 일 측면은, 질소 성분이 결핍된 질소공극 표면층이 형성되도록 n형 질화물 반도체의 표면을 비활성 기체 플라즈마로 처리하는 단계와, 산소가 첨가된 질화물막이 형성되도록 상기 질소공극 표면층이 형성된 표면을 산소 함유 기체 플라즈마로 처리하는 단계와, 상기 산소가 첨가된 질화물막에 전극을 형성하는 단계를 포함하는 n형 질화물 반도체의 전극 형성방법을 제공한다.

Description

n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법{METHOD FOR FORMING AN ELECTRODE ON N-TYPE NITRIDE SEMICONDUCTOR, NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACUTRING THE SAME}
본 발명은 n형 질화물 반도체의 표면에 전극을 형성하는 방법, 이를 이용하는 질화물 반도체 소자와 그 제조방법에 관한 것이다.
GaN와 같은 질화물 반도체는 다양한 전자 소자에 사용되고 있다. 특히, 반도체 발광 다이오드(Light Emitting Diode; 이하, 'LED'라고 함) 분야에서는, 질화물 반도체는 널리 사용되며, 이러한 질화물 반도체 발광소자는, 광통신 및 모바일 디스플레이, 컴퓨터 모니터 등과 같은 각종 디스플레이용 백라이트 유닛(backlight unit: BLU)에서부터 다양한 조명 장치 영역까지 그 사용이 확대되고 있는 추세이다.
질화물 반도체의 경우에, 높은 일함수로 인해 통상 사용되는 전극물질과 오믹콘택을 형성하기 어렵다는 문제가 있다. 특히, n형 GaN과 같은 n형 질화물 반도체층은 Ga 면(G-face)에서의 오믹 형성도 어려우나, N 면에서의 오믹 형성이 더 어려운 것으로 알려져 있다.
이와 같은 문제를 극복하기 위하여, n 전극의 증착 전에 n형 질화물 반도체층의 표면에 BOE 처리 또는 레이저 처리를 실행하거나, n 전극으로서 TiN과 같은 금속을 사용하는 방안이 제안되고 있다. 하지만, 여전히 충분한 오믹특성이 구현하기 어렵고, 고온의 열처리 공정이 수반될 수 있다. 고온의 열처리 공정이 수반되는 경우에 Al과 같은 금속의 어글라머레이션(agglomeration)으로 인해 리키지 패스(leakage path)를 형성하거나 공융금속의 본딩부분을 약화시킬 수 있다. 또한, 오믹특성 개선을 위해서 대체되는 Cr과 같은 금속이 반사율이 낮아 발광소자와 같은 분야에 적절하지 않다는 문제가 있다
당 기술분야에서는, n형 질화물 반도체와 오믹 콘택을 형성하기 위한 전극이 형성될 표면을 처리하는 새로운 기술이 요구되고 있다.
본 발명의 일 측면은, 질소 성분이 결핍된 질소공극 표면층이 형성되도록 n형 질화물 반도체의 표면을 비활성 기체 플라즈마로 처리하는 단계와, 산소가 첨가된 질화물막이 형성되도록 상기 질소공극 표면층이 형성된 표면을 산소 함유 기체 플라즈마로 처리하는 단계와, 상기 산소가 첨가된 질화물막에 전극을 형성하는 단계를 포함하는 n형 질화물 반도체의 전극 형성방법을 제공한다.
상기 산소가 첨가된 질화물막은 상기 비활성 기체의 원소를 불순물로 함유할 수 있다.
상기 n형 질화물 반도체는 n형 질화갈륨(GaN)일 수 있다. 이 경우에, 상기 산소가 첨가된 질화물막은 산질화 갈륨(gallium oxy-nitride)일 수 있다. 여기서, 상기 비활성 기체가 Ar일 경우, 상기 산소가 첨가된 질화물막은 Ar이 불순물로 첨가된 산질화 갈륨일 수 있다.
상기 산소 함유 기체 플라즈마로 처리하는 단계 후에, 상기 산소가 첨가된 질화물막 상에 상기 질소공극 표면층이 잔류할 수 있다. 이 경우에, 상기 전극을 형성하는 단계 전에, 상기 산소가 첨가된 질화물막으로부터 상기 잔류한 질소공극 표면층을 제거하는 단계를 더 포함할 수 있다.
본 예에서, 상기 n형 질화물 반도체는 n형 질화갈륨(GaN)이며, 상기 잔류한 질소공극 표면층은 산화 갈륨(gallium oxide)일 수 있다.
상기 비활성 기체는 He, Ne, Ar, Kr 및 Xe으로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 상기 산소 함유 기체는 O2를 포함할 수 있다. 상기 전극은 Ag 및 Al 중 적어도 하나일 수 있다.
본 발명의 다른 실시예에서, n형 질화물 반도체의 표면을 비활성 기체 플라즈마로 처리하는 단계와, 콘택영역이 마련되도록 상기 비활성 기체 플라즈마로 처리된 표면을 산소함유 기체 플라즈마로 처리하는 단계와, 상기 콘택영역 상에 전극을 형성하는 단계를 포함하는 n형 질화물 반도체의 전극 형성방법을 제공한다.
본 발명의 다른 측면은, 새로운 질화물 반도체 소자를 제공한다. 상기 질화물 반도체 소자는 n형 질화물 반도체층을 갖는 질화물 적층체와, 상기 n형 질화물 반도체층의 표면에 형성된 산소가 첨가된 질화물막과, 상기 산소가 첨가된 질화물막에 형성된 전극을 포함하며, 상기 산소가 첨가된 질화물막은 비활성 기체의 원소를 불순물로 함유할 수 있다.
상기 질화물 반도체 소자는 발광소자일 수 있다. 이 경우에, 상기 질화물 적층체는 p형 질화물 반도체층과, 상기 p형 질화물 반도체층과 상기 n형 질화물 반도체층 사이에 위치한 활성층을 더 포함할 수 있다.
상기 n형 질화물 반도체층는 n형 질화갈륨(GaN)층을 포함하며, 상기 n형 질화갈륨(GaN)층이 상기 전극이 형성되는 표면을 제공한다.
상기 산소가 첨가된 질화물막은 터널링 가능한 두께를 가질 수 있다.
본 발명의 또 다른 측면은 질화물 반도체 소자 제조방법을 제공한다. 상기 방법은, n형 질화물 반도체층을 갖는 질화물 적층체를 마련하는 단계와, 질소성분이 결핍된 질소공극 표면층이 형성되도록 n형 질화물 반도체층의 표면을 비활성 기체 플라즈마로 처리하는 단계와, 산소가 첨가된 질화물막이 형성되도록 상기 질소공극 표면층이 형성된 표면에 산소 함유 기체 플라즈마로 처리하는 단계와, 상기 산소가 첨가된 질화물막에 전극을 형성하는 단계를 포함한다.
비활성 기체 플라즈마와 산소 함유 기체 플라즈마를 이용한 표면 처리를 적용하여, n형 질화물 반도체층 표면에 산소가 첨가된 질화물막을 효과적으로 형성함으로써 오믹특성을 크게 개선할 수 있다. 이러한 표면처리 기술은 n형 질화물 반도체층의 N 면뿐만 아니라 반대면(GaN인 경우에, Ga 면)에도 유익하게 적용될 수 있다.
따라서, 다양한 구조의 질화물 반도체 소자에 유익하게 채용될 수 있으며, 구동전압을 감소시키고 효율을 향상시킬 수 있다. 특히, 반도체 발광소자에서는, n형 질화물 반도체층에 적용되는 전극물질로 반사율이 높은 금속(예, Al 또는 Ag)이 사용될 수 있으므로, 광추출 효율(즉, 광출력)을 개선시킬 수 있다.
도1은 본 발명의 일 실시예에 따른 n형 질화물 반도체의 전극형성방법을 설명하기 위한 순서도이다.
도2a 내지 도2e는 본 발명의 다른 실시예에 따른 n형 질화물 반도체의 전극형성방법을 설명하기 위한 주요 공정별 단면도이다.
도3a 내지 도3g는 본 발명의 일 실시예에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도4a 내지 도4g는 본 발명의 다른 실시예에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도5 및 도6은 각각 본 발명의 일 실시예에 따른 질화물 발광소자를 나타낸 평면도 및 측단면도이다.
도7은 본 발명의 다른 실시예에 따른 질화물 반도체 발광소자의 다른 예를 나타내는 측단면도이다.
도8은 실시예1에 따라 플라즈마 처리된 GaN 표면부근의 단면을 촬영한 TEM 사진이다.
도9a 내지 도9d는 실시예1에 따라 플라즈마 처리된 GaN 표면부근에서 위치에 따른 성분 데이터 분석결과이다.
도10a 및 도10b는 실시예1에 따라 플라즈마 처리된 GaN 표면에서 두께방향에 따른 원소분포를 나타내는 그래프이다.
도11은 실시예2에 따라 플라즈마 처리된 GaN 표면부근의 단면을 촬영한 TEM 사진이다.
도12a 내지 도12c는 실시예2에 따라 플라즈마 처리된 GaN 표면부근에서 위치에 따른 성분 데이터 분석결과이다.
도13a 및 도13b는 실시예2에 따라 플라즈마 처리된 GaN 표면에서 두께방향에 따른 원소분포를 나타내는 그래프이다.
도14는 실시예2에 따라 플라즈마 처리된 GaN 표면에 n 전극을 형성한 후에 분석한 TEM EDX 결과를 나타내는 그래프이다.
도15는 실시예1과 비교예1에 따라 제조된 질화물 반도체 발광소자의 구동전압을 비교한 그래프이다.
도16은 실시예2와 비교예2에 따라 제조된 질화물 반도체 발광소자의 구동전압을 비교한 그래프이다.
도17은 실시예2와 비교예2에 따라 제조된 질화물 반도체 발광소자의 출력을 비교한 그래프이다.
도18은 실시예3과 비교예 3 및 4에 따라 제조된 질화물 반도체 발광소자의 구동전압을 비교한 그래프이다.
도19 및 도20은 본 발명의 일 실시예에 따른 질화물 반도체 발광소자가 채용될 수 있는 백라이트 유닛의 예를 나타낸다.
도21는 본 발명의 일 실시예에 따른 질화물 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도22는 본 발명의 일 실시예에 따른 질화물 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 형태들을 다음과 같이 설명한다.
제시된 실시 형태는 여러 가지 다른 형태로 변형되거나 다른 실시 형태와 조합된 형태로 구현될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도1은 본 발명의 일 실시예에 따른 n형 질화물 반도체의 전극형성방법을 설명하기 위한 순서도이다.
도1을 참조하면, 본 실시예에 따른 n형 질화물 반도체의 전극형성방법은 n형 질화물 반도체의 표면을 비활성 기체 플라즈마로 처리하는 단계(S12)로 시작된다.
상기 n형 질화물 반도체는 n형 AlxInyGa1 -x- yN (0≤x,y<1, 0≤x+y<1)을 만족하는 3족 질화물 반도체일 수 있다. 특정예에서는, n형 질화갈륨(GaN)일 수 있으며, n형 도펀트는 C, Si, Ge, Sn 및 Pb 중 적어도 하나일 수 있다.
상기 비활성 기체는 He, Ne, Ar, Kr 및 Xe으로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 상기 비활성 기체를 이용하여 발생된 플라즈마로 상기 n형 질화물 반도체의 표면을 처리한다.
본 플라즈마 처리 과정에서, 상기 n형 질화물 반도체의 표면으로부터 소정의 깊이까지 질소공극(nitrogen vacancy)이 다수 발생되어 상기 n형 질화물 반도체의 표면 부근에 상대적으로 질소 성분이 결핍된 질소공극 표면층이 형성될 수 있다.
다음 단계(S14)에서, 산소가 첨가된 질화물막이 형성되도록 상기 비활성 기체 플라즈마로 처리된 표면을 산소함유 기체 플라즈마로 처리한다.
본 과정에서는, 앞선 비활성 기체 플라즈마 처리로 얻어진 표면 부근에서 산소가 첨가된 질화물막을 얻을 수 있다. 즉, 상기 질소공극 표면층에 산소가 침투하여 질화물 반도체와 결합하여 산소가 첨가된 질화물막이 형성될 수 있다. 상기 산소가 첨가된 질화물막은 산질화물(oxy-nitride)막을 포함한다. 예를 들어, 상기 n형 질화물 반도체가 n형 GaN인 경우에, 상기 산소가 첨가된 질화물막은 산질화 갈륨(gallium oxy-nitride)일 수 있다. 본 과정에서 형성된 산질화 갈륨은 GaOxN1 -x(0<x<0.5)으로 표현될 수 있다. 예를 들어, 산소 함유 기체로는 O2를 사용할 수 있으나, 필요에 따라 NO2와 같은 다른 형태의 산소 함유 기체를 사용할 수 있다.
이어, 다음 단계에서, 상기 산소가 첨가된 질화물막에 전극을 형성한다.
상기 전극은 Al, Ag, Ni, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Cr 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나의 금속일 수 있다. 특히, 반사율이 높지만, 종래에 오믹콘택 형성이 어려웠던 Al 또는 Ag이 유용하게 사용될 수 있다. 상기 산소가 첨가된 질화물막은 터널링 가능하도록 구성되어 n형 질화물 반도체와 전극 사이에서 오믹콘택을 구현할 수 있다. 필요에 따라, 본 전극형성공정 전에 세정을 위한 산처리를 채용할 수 있다. 이에 대한 자세한 사항은 후술하기로 한다.
이와 같이, 상기한 2 종류의 플라즈마 처리를 연속적으로 행함으로써, 오믹콘택 형성에 필요한 산질화 갈륨(GaOxN1 -x)과 같이 산소가 첨가된 질화물막은 효과적으로 형성할 수 있다. 2 종류 플라즈마 처리는 각각 다른 목적으로 채용되는 것으로 이해할 수 있다.
우선, 비활성 기체 플라즈마를 이용한 1차 플라즈마 처리 과정에서는, 다수의 질소공극을 형성하여 산소가 용이하게 주입될 수 있는 경로가 제공될 수 있다. 후속으로 진행되는 산소 함유 기체 플라즈마를 이용한 2차 플라즈마 처리 과정에서는, 1차 플라즈마 처리에서 형성된 경로를 통해서 산소를 원활하게 주입시킬 수 있고, 그 결과 산소가 첨가된 질화물막을 효과적으로 형성할 수 있다.
이와 같이, Ga-N 결합을 끊는데 있어서, 산소함유 기체 플라즈마에 비해 비활성 기체 플라즈마를 사용하는 것이 더욱 효과적이므로, 비활성 기체 플라즈마 처리 없이 산소함유 기체 플라즈마를 직접 처리할 경우보다 도1에서 설명된 2차에 걸친 플라즈마 처리 공정을 이용할 경우에 산소가 첨가된 질화물막을 더욱 효과적으로 형성할 수 있다.
상술된 플라즈마 처리에 따른 표면개질과정을 도2a 내지 도2e를 참조하여 보다 구체적으로 설명하기로 한다. 도2a 내지 도2e는 본 발명의 다른 실시예에 따른 n형 질화물 반도체의 전극형성방법을 설명하기 위한 주요 공정별 단면도이다.
도2a에 도시된 바와 같이, n형 질화물 반도체(22)를 마련한다.
상기 n형 질화물 반도체(22)는 n형 AlxInyGa1 -x- yN (0≤x,y<1, 0≤x+y<1 )을 만족하는 3족 질화물 반도체일 수 있으며, 예를 들어 n형 질화갈륨(GaN)일 수 있다. 상기 n형 질화물 반도체(22)의 n형 도펀트는 Si일 수 있으며, 이에 한정되지 않고 C, Ge, Sn 및 Pb 중 적어도 하나가 단독 또는 Si와 병행하여 사용될 수 있다.
상기 n형 질화물 반도체(22)는 전극이 형성될 콘택영역을 제공한다. 상기 n형 질화물 반도체(22)는 반도체 발광다이오드(LED)는 물론 FET(field effect transistor)와 같은 다양한 형태의 질화물 반도체 소자의 일부로서 이해될 수 있다.
본 실시예에 채용된 n형 질화물 반도체(22)가 n형 GaN인 경우에, 제1 표면(22a)이 N면이면, 반대되는 제2 표면(22b)은 Ga면일 수 있다. 일반적으로, Ga면은 성장되는 방향에 위치하는 면일 수 있다. 본 실시예에서는, 제2 표면(22b)인 Ga 면에 오믹 콘택을 형성하는 예로 설명되어 있으나, 본 전극형성방법은 N 면에 대해서도 유사하게 적용될 수 있다.
도2b에 도시된 바와 같이, 상기 n형 질화물 반도체(22)의 표면(22b)을 비활성 기체 플라즈마로 처리한다. 본 과정에서 질소 성분이 결핍된 질소공극 표면층(26)이 형성될 수 있다.
본 명세서에서 사용되는 "질소공극 표면층(26)"이란 용어는 처리된 표면 부근에 형성되는 층으로서, 질소공극의 과다 발생으로 인해 질소 성분이 결핍된 영역을 의미한다. 본 실시예에서는 비활성 기체 플라즈마 처리에 의해 질소원소와 다른 원소의 결합이 끊기면서 질소공극이 발생되어 얻어지는 표면층으로 이해될 수 있다.
상기 질소공극 표면층(26)의 두께(ta)는 플라즈마 발생 및 처리 조건에 따라 조절될 수 있다. 예를 들어, 소스파워, 플라즈마 유량, 온도, 진공도 및 노출시간 등과 같은 플라즈마 발생 및 처리 조건에 관련된 적어도 하나의 공정인자를 조절하여 원하는 두께를 갖도록 형성할 수 있다. 상기 질소공극 표면층(26)은 후속공정에서 마련된 산소가 첨가된 질화물막(예, 산질화 갈륨막)의 원하는 두께보다 큰 두께를 갖도록 형성할 수 있다. 상기 질소공극 표면층(26)의 두께(ta)는 이에 한정되지는 않으나, 약 10㎚ ∼ 약 200㎚ 범위일 수 있다.
본 단계에서, 상기 n형 질화물 반도체가 n형 GaN인 경우에, 비활성 기체 플라즈마에 의해 n형 GaN의 표면에서부터 Ga-N 결합이 끊어지게 되고, 그 결과로 질소공극이 다수 발생되어 질소공극 표면층(26)이 형성될 수 있다.
본 플라즈마 처리를 위한 비활성 기체로는 He, Ne, Ar, Kr 및 Xe으로 구성된 그룹으로부터 선택된 적어도 하나가 사용될 수 있다. 예를 등러, n형 GaN의 경우에 1차 플라즈마를 위한 비활성 기체로서 아르곤(Ar)이 사용될 수 있다.
이어, 도2c에 도시된 바와 같이, 상기 질소공극 표면층(도2b의 26)이 형성된 표면을 산소 함유 기체 플라즈마로 처리한다.
본 공정에 의해, 산소함유 기체 플라즈마 처리에 의해 상기 산소가 질소공극 표면층(26)을 통해 n형 질화물 반도체(22)에 주입될 수 있다. 비활성 기체 플라즈마 처리를 앞서 실시함으로써 본 공정에서 산소 원소가 질소공극을 통해서 질화물 반도체(22)까지 산소가 원활하게 주입될 수 있다. 그 결과, 상기 산소가 첨가된 질화물막(27)은 상기 잔류한 질소공극 표면층(26')과 상기 질화물 반도체(22)의 계면에 형성될 수 있다. 또한, 상기 잔류한 질소공극 표면층은 질소공극을 통해 산소가 주입되는 과정에서 산소와 결합하여 산화물로 변환될 수 있다.
상기 n형 질화물 반도체가 n형 GaN인 경우에, 상기 산소가 첨가된 질화물막(27)은 산질화 갈륨(gallium oxy-nitride)일 수 있으며, 이러한 산질화 갈륨은 GaOxN1-x(0<x<0.5)으로 표현될 수 있다. 또한, 상기 잔류한 질소공극 표면층(26')은 산화갈륨과 같은 산화물일 수 있으며, 이러한 산화갈륨은 GaxO1 -x(0<x<0.5)으로 표현될 수 있다.
상기 산소가 첨가된 질화물막(27)은 터널링 가능한 두께(tb)를 가질 수 있다. 이에 한정되지는 않으나, 상기 산소가 첨가된 질화물막(27)의 두께(tb)는 약 5㎚ ∼ 약 20㎚ 범위일 수 있다.
상기 산소가 첨가된 잘화물막(27)의 두께(tb)는 플라즈마 발생 및 처리 조건에 따라 조절될 수 있다. 예를 들어, 소스파워, 플라즈마 유량, 온도, 진공도 및 노출시간 등과 같은 플라즈마 발생 및 처리 조건에 관련된 적어도 하나의 공정인자를 조절하여 원하는 두께로 형성할 수 있다. 상기 잔류한 질소공극 표면층(26')의 두께(ta')는 최초 질소공극 표면층(26)의 두께(ta)과 실질적으로 동일하거나 다소 작아질 수 있다.
특히, 본 공정에서 얻어진 산소가 첨가된 질화물막(27)은 1차 플라즈마 처리공정에서 사용된 비활성 기체의 원소가 불순물로서 함유할 수 있다. 이는 1차 플라즈마 처리공정에서 질화물 반도체에 침투된 비활성 기체 원소가 잔류할 수 있기 때문이다. 이러한 비활성 기체 원소는 산소가 첨가된 질화물막의 특성에 큰 영향을 주지 않는다. 이러한 의미에서 비활성 기체 원소는 단순히 불순물로서 함유된 것으로 이해할 수 있다.
본 과정에서 플라즈마 발생에 사용되는 산소 함유 기체로는 O2를 사용할 수 있으나, 필요에 따라 NO2와 같은 다른 형태의 산소 함유 기체를 사용할 수 있다.
다음으로, 도2d에 도시된 바와 같이, 상기 산소가 첨가된 질화물막(27)으로부터 상기 잔류한 질소공극 표면층(26')을 제거할 수 있다.
이러한 선택적 제거공정은 산처리공정으로 용이하게 실현될 수 있다. 즉, 2차 플라즈마 처리 후에 잔류한 질소공극 표면층(26')과 그 아래에 위치한 산소가 첨가된 질화막(27)에 선택적 식각비가 큰 산성 식각액을 사용할 수 있다. 예를 들어, HCl을 이용하여 산화물과 같은 잔류한 질소공극 표면층(26')을 효과적으로 제거할 수 있다.
본 선택적 식각공정은 필요에 따라 생략될 수 있다. 즉, 산소 함유 기체 플라즈마 처리 후에 선택적인 식각공정 없이 바로 전극공정을 실행할 수 있다. 예를 들어, 2차 플라즈마 처리에서 잔류한 질소공극 표면층(26')이 전기적 특성에 대한 영향이 미비하거나, 산화물막과 같은 다른 부산물이 생성되더라도 매우 얇거나 그 영향이 크지 않은 경우에는, 선택적 식각공정을 생략할 수 있다.
이어, 도2e에 도시된 바와 같이, 상기 산소가 첨가된 질화물막(27)에 전극(29)을 형성한다.
상기 전극(29)은 산소가 첨가된 질화물막(27)에 의한 터널링 작용으로 상기 n형 질화물 반도체(22)와 오믹콘택될 수 있다. Al 및 Ag와 같은 반사율이 높은 금속도 전극(29)으로 채용되어 n형 질화물 반도체(22)와 오믹 콘택을 구현할 수 있다. 콘택특성을 개선하기 위해서 추가적인 열처리공정을 생략할 수도 있다.
상기 전극으로는, Al 및 Ag에 한정되지 않으며, Ni, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Cr 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나의 금속이 사용될 수 있다.
앞서 설명한 바와 같이, 본 공정에서 얻어진 산소가 첨가된 질화물막(27)은 1차 플라즈마 처리공정에서 사용된 비활성 기체의 원소가 불순물로서 함유할 수 있으며, 이러한 비활성 기체 원소의 불순물로서 함유는 산소가 첨가된 질화물막(27)이 산소함유 기체 플라즈마 처리만으로 형성되는 것이 아니라, 비활성 기체 플라즈마 처리가 함께 수행된 것임을 보여주는 것으로 이해할 수 있다.
본 전극형성방법은 다양한 질화물 반도체 소자의 n측 전극을 형성하는 방법으로 활용될 수 있다. 특히, 오믹 콘택이라는 전기적 특성 외에 다른 기능(예, 고반사율)이 추가적으로 요구되는 제품에서는, 바람직한 전극 물질이 제한되므로, 본 전극형성방법이 더욱 유익하게 사용될 수 있다.
본 전극형성방법이 채용된 질화물 반도체 소자의 제조방법의 일 예로서, 질화물 반도체 발광소자의 제조방법을 도3a 내지 도3g를 참조하여 설명하기로 한다.
도3a에 도시된 바와 같이, 기판(31) 상에 n형 질화물 반도체층(32)을 갖는 질화물 적층체(L)를 마련한다.
상기 기판(31)은 질화물 반도체를 성장하기 위한 기판일 수 있다. 예를 들어, 상기 기판(31)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 질화물 적층체(L)는 반도체 발광소자로서, 상기 n형 질화물 반도체층(32)와 함께, p형 질화물 반도체층(34)과, 상기 p형 질화물 반도체층(34)과 상기 n형 질화물 반도체층(32) 사이에 위치한 활성층(33)을 더 포함한다.
상기 질화물 적층체(L)는 AlxInyGa1 -x- yN(0≤x,y≤1, 0≤x+y≤1)일 수 있다. 상기 n형 질화물 반도체층(32)은 복수의 다른 조성의 질화물층을 포함할 수 있으며, n 콘택영역을 제공하는 영역은 n형 AlxInyGa1 -x- yN (0≤x,y<1, 0≤x+y<1 )을 만족하는 질화물 반도체일 수 있다. 예를 들어, n형 질화갈륨(GaN)일 수 있다. 상기 n형 질화물 반도체(32)의 n형 도펀트는 C, Si, Ge, Sn 및 Pb 중 적어도 하나일 수 있다.
이어, 도3b에 도시된 바와 같이, 상기 p형 질화물 반도체층(34)에 접속되도록 p측 전극(38)을 형성하고, 도3c에 도시된 바와 같이, n 전극(도3g의 39)을 형성하기 위한 영역이 노출되도록 p형 질화물 반도체층(34)과 활성층(33)의 일부영역을 제거하는 메사 에칭을 실시할 수 있다.
본 공정과 관련된 순서는 필요에 따라 다양하게 변경될 수 있다. 예를 들어, p측 전극(38)의 형성공정은 메사 에칭 공정(도3c) 후에 실시되거나, n측 전극 형성공정(도3g)과 전후 또는 동시에 실시될 수 있다.
메사 에칭된 후에 얻어진 n형 질화물 반도체층(32)의 콘택영역(C)은 일반적으로 성장방향을 향하는 면이므로, Ga 면일 수 있다. 후속 플라즈마 처리 공정에서 다른 영역의 손상을 방지하는 것을 원하는 경우에는, 도3d에 도시된 바와 같이, 상기 콘택영역(C)이 노출되도록 상기 질화물 적층체(L) 상에 마스크(M)를 형성할 수 있다.
다음으로, 도3d에 도시된 바와 같이, 질소성분이 결핍된 질소공극 표면층(36)이 형성되도록 상기 n형 질화물 반도체층(32)의 표면을 비활성 기체 플라즈마로 처리한다.
본 1차 플라즈마 처리 과정에서, 상기 n형 질화물 반도체층(32)의 표면으로부터 소정의 깊이까지 질소공극이 다수 발생되어 상기 n형 질화물 반도체층(32)의 표면 부근에 상대적으로 질소 성분이 결핍된 질소공극 표면층(36)이 형성될 수 있다.
본 단계에서는, 질소공극의 발생은 질소와 다른 원소결합이 비활성 기체 플라즈마 처리에 의해 단절되는 것으로 이해할 수 있다. 즉, n형 질화물 반도체층(32)이 n형 GaN인 경우에, 비활성 기체 플라즈마에 의해 n형 GaN의 표면에서부터 Ga-N 결합이 끊어지게 되고, 그 결과로 질소공극이 다수 발생되어 질소공극 표면층(36)이 형성될 수 있다.
본 플라즈마 처리를 위한 비활성 기체로는 He, Ne, Ar, Kr 및 Xe으로 구성된 그룹으로부터 선택된 적어도 하나가 사용될 수 있다. 예를 들어, n형 GaN의 경우에 1차 플라즈마를 위한 비활성 기체로서 Ar이 사용될 수 있다.
이어, 도3e에 도시된 바와 같이, 산소가 첨가된 질화물막(37)이 형성되도록 상기 질소공극 표면층(도3d의 36)이 형성된 표면에 산소 함유 기체 플라즈마로 처리한다.
본 공정에 의해, 산소함유 기체 플라즈마 처리에 의해 상기 산소가 질소공극 표면층(36)을 통해 n형 질화물 반도체층(32)에 주입될 수 있다. 비활성 기체 플라즈마 처리를 앞서 실시함으로써 질소공극이 형성되고 산소의 주입경로가 보장되므로, 계면에 위치한 n형 질화물 반도체(32)까지 산소가 효과적으로 주입될 수 있다.
그 결과, 산소가 질화물과 결합되어 산소가 첨가된 질화물막(37)을 형성할 수 있으며, 이러한 산소가 첨가된 질화물막(37)은 n측 전극 형성시에 오믹콘택을 보장하는 터널링층으로 작용할 수 있다. 또한, 이러한 2차 플라즈마 처리과정에 잔류한 질소공극 표면층(36')은 부분적으로 산소와 결합하여 산화물과 같은 부산물을 형성할 수 있다.
콘택영역(C)을 제공하는 n형 질화물 반도체(32)가 n형 GaN인 경우에, 상기 산소가 첨가된 질화물막(37)은 산질화 갈륨일 수 있으며, 이러한 산질화 갈륨은 GaOxN1-x(0<x<0.5)으로 표현될 수 있다. 또한, 상기 잔류한 질소공극 표면층(36')은 산화갈륨과 같은 산화물일 수 있으며, 이러한 산화갈륨은 GaxO1 -x(0<x<0.5)으로 표현될 수 있다.
상기 산소가 첨가된 질화물막에는 1차 플라즈마를 발생시키는데 사용된 비활성 기체의 원소가 불순물로 존재할 수 있다. 예를 들어, Ar 플라즈마를 사용한 경우에는, 본 플라즈마(2차 플라즈마) 처리과정에서 형성된 산질화갈륨에는 Ar이 불순물로 분포할 수 있다.
다음으로, 도3f에 도시된 바와 같이, 상기 산소가 첨가된 질화물막(37)으로부터 상기 잔류한 질소공극 표면층(36')을 제거할 수 있다.
본 선택적 제거공정은 산처리 공정으로 용이하게 구현될 수 있다. 예를 들어, HCl을 이용하여 잔류한 질소공극 표면층(36')을 효과적으로 제거하고 산소가 첨가된 질화물막(37)을 최외곽 표면으로 노출시킬 수 있다. 앞서 설명한 바와 같이, 잔류한 질소공극 표면층(36')의 형성 여부 및 그 상태에 따라, 산소 함유 기체 플라즈마 처리 후에 본 선택적인 제거공정 없이 전극공정을 수행할 수 있다.
이어, 도3g에 도시된 바와 같이, 상기 산소가 첨가된 질화물막(37)에 전극(39)을 형성한다.
상기 전극(39)은 산소가 첨가된 질화물막(37)에 의한 터널링 작용으로 상기 n형 질화물 반도체(32)와 오믹콘택될 수 있다. Al 및 Ag와 같은 반사율이 높은 금속도 전극(39)으로 채용되어 n형 질화물 반도체층(32)과 오믹 콘택을 구현할 수 있다. 콘택특성을 개선하기 위해서 추가적인 열처리공정을 생략할 수도 있다.
상기 전극으로는, Al 및 Ag에 한정되지 않으며, Ni, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Cr 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나의 금속이 사용될 수 있다.
n형 질화물 반도체층에 오믹콘택을 실현하는 질화물 반도체 소자의 제조방법은 다양한 구조의 질화물 반도체 소자에도 유익하게 적용될 수 있다. 또한, 본 제조방법은 질화물 반도체의 특정 표면에 제한되지 않고 표면에 적용될 수 있다. 예를 들어, 도3a 내지 도3g에 도시된 실시예는, 질화물 반도체(예, GaN)의 Ga면에 전극을 형성하는 소자 구조로 설명되었으나, 이와 달리 질화물 반도체(예, GaN)의 N면에 전극을 형성하는 소자 구조로도 구현될 수 있으며, 이러한 소자의 제조방법은 도4a 내지 도4g에 도시되어 있다.
도4a에 도시된 바와 같이, 성장용 기판(41) 상에 n형 질화물 반도체층(42), 활성층(43) 및 p형 질화물 반도체층(44)을 순차적으로 성장시켜 질화물 적층체(L)를 마련한다.
본 질화물 적층체((L)의 성장공정은 예컨대 MOCVD 또는 MBE 증착 공정을 이용할 수 있다. 상기 질화물 적층체(L)는 3족 질화물 반도체(AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1))일 수 있다. 질화물 반도체를 성장하기 위한 기판(41)으로는 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2 또는 LiGaO2일 수 있다
이어, 영구 기판(51)을 상기 질화물 적층체(L)에 접합시킨다. 본 실시예와 같이, 접합금속을 이용하여 접합을 실현할 수 있다. 상기 영구기판(51)은 도전성 기판으로서 예를 들어 Si 기판 또는 Si-Al 합금 기판일 수 있다.
본 실시예에서는, 도4b에 도시된 바와 같이, 상기 질화물 적층체(특히, p형 질화물 반도체층(44)) 상에 제1 접합 금속층(45a)을 형성하고, 영구기판(51)의 접합면에 제2 접합 금속층(45b)을 형성한다. 상기 제1 및 제2 접합 금속층(45a,45b)은 Ni, Pt, Au, Cu Sn, In, Zn, Bi, Au, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다.
상기 제1 및 제2 접합 금속층(45a,45b)이 마주하도록 상기 영구 기판(51)을 상기 상기 제2 도전형 반도체층(44) 상에 배치하고, 열을 인가하여 상기 제1 및 제2 접합 금속층(45a,45b)이 용융시켜 원하는 공융금속 접합층(EM)을 형성한다. 이로써, 영구기판과 질화물 적층체의 접합이 구현될 수 있다.
다음으로, 도4c에 도시된 바와 같이, 레이저 빔을 성장용 기판(41)과 n형 질화물 반도체층(42)의 계면에 조사함으로써 성장용 기판(41)을 질화물 적층체(L)로부터 분리시킬 수 있다.
이어, 도4d에 도시된 바와 같이, 질소성분이 결핍된 질소공극 표면층(46)이 형성되도록 상기 n형 질화물 반도체층(42)의 표면을 Ar과 같은 비활성 기체 플라즈마로 처리한다.
상기 n형 질화물 반도체층(42)에서, 상기 Ar 플라즈마로 처리되는 표면은 상기 성장용 기판이 제거되어 노출된 면이며, 이러한 면은 앞선 실시예와 달리, 성장방향과 반대되는 면이므로, N 면일 수 있다.
본 Ar 플라즈마 처리 과정에서, 상기 n형 질화물 반도체층(42)의 표면으로부터 소정의 깊이까지 질소공극이 다수 발생되어 상기 n형 질화물 반도체층(42)의 표면 부근에 상대적으로 질소 성분이 결핍된 질소공극 표면층(46)이 형성될 수 있다.
이어, 도4e에 도시된 바와 같이, 산소가 첨가된 질화물막(47)이 형성되도록 상기 질소공극 표면층(도4d의 46)에 산소 함유 기체 플라즈마로 처리한다.
본 산소함유 기체 플라즈마 처리 과정에서, 산소가 상기 질소공극 표면층(46)을 지나 n형 질화물 반도체층(42)에 효과적으로 주입될 수 있다. 즉, 표면에 존재하는 다수에 질소공극을 통해서 산소가 상기 n형 질화물 반도체층(42)까지 산소가 주입되어 산소가 첨가된 질화물막(47)을 형성할 수 있다. 이러한 산소가 첨가된 질화물막(47)은 n측 전극 형성시에 오믹콘택을 보장하는 터널링층을 이용될 수 있다. 이 과정에서, 잔류한 질소공극 표면층(46')도 소량의 산소와 반응할 수 있으며, 그 결과로, 잔류한 질소공극 표면층(46')은 적어도 부분적으로 산화물로 변환될 수 있다.
상기 n형 질화물 반도체(42)가 n형 GaN인 경우에, 상기 산소가 첨가된 질화물막(47)은 산질화 갈륨일 수 있으며, 이러한 산질화 갈륨은 GaOxN1 -x(0<x<0.5)으로 표현될 수 있다. 또한, 상기 잔류한 질소공극 표면층(46')은 산화 갈륨일 수 있으며, 이러한 산화 갈륨은 GaxO1 -x(0<x<0.1)으로 표현될 수 있다.
다음으로, 도4f에 도시된 바와 같이, 상기 산소가 첨가된 질화물막(47)으로부터 상기 잔류한 질소공극 표면층(46')을 제거할 수 있다.
본 선택적 제거공정은 산처리 공정으로 용이하게 구현될 수 있다. 예를 들어, HCl을 이용하여 산화물일 수 있는 잔류한 질소공극 표면층(46')을 효과적으로 제거하고 산소가 첨가된 질화물막(47)을 최외곽 표면으로 노출시킬 수 있다. 앞서 설명한 바와 같이, 잔류한 질소공극 표면층(46')의 형성 여부 및 그 상태에 따라, 산소 함유 기체 플라즈마 처리 후에 본 선택적인 제거공정 없이 전극공정을 수행할 수 있다.
이어, 도4g에 도시된 바와 같이, 상기 산소가 첨가된 질화물막(47)에 전극(48)을 형성한다.
상기 전극(48)은 산소가 첨가된 질화물막(47)에 의한 터널링 작용으로 상기 n형 질화물 반도체(42)와 오믹콘택될 수 있다. 상기 전극으로는, Al 및 Ag에 한정되지 않으며, Ni, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Cr 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나의 금속이 사용될 수 있다. 질화물 반도체 표면에 손상을 줄 수 있는 추가적인 열처리공정을 생략할 수도 있다.
본 공정에서 얻어진 산소가 첨가된 질화물막(47)은 1차 플라즈마 처리공정에서 사용된 비활성 기체의 원소(예, Ar)가 불순물로서 함유할 수 있다. 이는 1차 플라즈마 처리공정에서 n형 질화물 반도체층(42)에 주입된 비활성 기체 원소가 질소공극 표면층(46) 내부 및 n형 질화물 반도체층(42)과의 계면에서 잔류할 수 있기 때문이다.
Ar과 같은 비활성 기체 원소는 산소가 첨가된 질화물막(47)의 특성에 큰 영향을 주지 않는다. 이러한 의미에서, 플라즈마로 사용된 비활성 기체 원소는 막 특성에 영향을 주지 않는 불순물로서 함유될 수 있다. 최종 제품 단계에서는, 상술된 실시예에 따라 얻어진 산소가 첨가된 질화물막(47)에는 비활성 기체의 원소가 불순물로 존재하는 것으로 나타날 수 있다.
본 발명은 앞선 질화물 반도체 발광소자와 달리, 고전류 동작이 가능하도록 전극의 배치구조가 변경된 구조의 질화물 반도체 발광소자에도 유익하게 채용될 수 있다. 도5 및 도6은 본 발명에 채용가능한 질화물 반도체 발광소자의 다른 예로서 발광소자를 도시한 평면도 및 단면도이다. 이때, 도6는 도5의 I-I'선을 따라 절취한 단면도이다.
도5 및 도6을 참조하면, 본 질화물 반도체 발광소자(100)는 도전성 기판(110), 제1 전극(108), 절연층(130), 제2 전극(120), p형 질화물 반도체층(104), 활성층(103) 및 n형 질화물 반도체층(102)을 포함하며, 상기 각 층들은 순차적으로 적층되어 구비되어 있다.
상기 도전성 기판(110)은 전기가 흐를 수 있는 물질로 구성될 수 있다. 예를 들면, 상기 도전성 기판(110)은 Au, Ni, Cu 및 W 중 어느 하나의 금속을 포함하는 금속성 기판 또는 Si, Ge 및 GaAs 중 어느 하나를 포함하는 반도체 기판일 수 있다. 상기 도전성 기판(110) 상에는 상기 제1 전극(108)이 적층되어 구비되어 있는데,
상기 제1 전극(108)은 상기 p형 질화물 반도체층과 접속되도록 위치한다. 상기 질화물 적층체(L)에는 제1 전극(108), p형 질화물 반도체층(104) 및 활성층(103)을 관통하여 상기 n형 질화물 반도체층(102)의 일정 영역까지 연장된 콘택홀(180)이 형성된다. 상기 제2 전극(120)의 일부 영역은 상기 콘택홀(180)을 통하여 상기 절연층(130), 상기 n형 질화물 반도체층(102)과 접속될 수 있다. 이로써, 상기 도전성 기판(110)과 n형 질화물 반도체층(102)은 서로 전기적으로 연결될 수 있다.
상기 제1 전극(108) 상에는 상기 제2 전극(120)이 상기 도전성 기판(110) 및 n형 질화물 반도체층(102)을 제외한 다른 영역과는 전기적으로 절연시키기 위한 절연층(130)이 제공된다. 도6에 도시된 바와 같이, 상기 절연층(130)은 상기 제1 전극(108)과 제2 전극(120)의 사이뿐만 아니라 상기 콘택홀(180)의 측면에도 형성된다. 이로써, 상기 콘택홀(180)의 측면에 노출되는 상기 제2 전극(120), p형 질화물 반도체층(104) 및 활성층(103)과 상기 제2 전극(120)을 절연시킬 수 있다.
본 실시형태에서, 상기 콘택홀(180)에 의해 노출된 n형 질화물 반도체층(102)의 콘택영역(190)에 대해 도2a 내지 도2e에서 설명된 전극형성공정을 적용할 수 있다. 구체적인 예에서, 상기 질화물 적층체(L)에 콘택홀(180)을 형성하고 상기 절연층(130)을 형성하여 n형 질화물 반도체층(102)의 일부 영역을 노출시킨 후에 1차 플라즈마 처리로서 비활성 기체 플라즈마 처리를 적용하고(도2b 참조), 2차 플라즈마 처리로서 산소함유 기체 플라즈마 처리를 적용(도2c 참조)한다. 이러한 2차 플라즈마 처리에 의해서, 상기 n형 질화물 반도체층(102)은 후속 공정에서 형성될 제2 전극(120)과 오믹콘택을 형성할 수 있다. 필요에 따라 제2 전극(120)을 형성하기 전에, 2차 플라즈마 처리 후에 콘택영역(190)의 표면에 잔류한 질소공극 표면층(부분적으로 산소와 결합될 수 있음)을 제거하는 산처리공정(도2d 참조)을 추가적으로 적용할 수 있다.
한편, 상기 제1 전극(108)은 도6에서 도시된 바와 같이 상기 p형 질화물 반도체층(104)과 접촉되지 않은 일부 영역이 존재하여 외부로 노출된다. 이러한 노출 영역(E)을 하나 이상 구비할 수 있다. 상기 노출 영역(E) 상에는 외부 전원을 상기 제1 전극(108)에 연결하기 위한 전극패드부(119)를 구비할 수 있다.
상기 노출 영역(E)은 도6에 도시된 바와 같이 발광면적을 최대화하기 위해서 상기 질화물 반도체 발광 소자(100)의 일측 모서리에 형성할 수 있다. 상기 제1 전극(108)은 상기 p형 질화물 반도체층(104)과 오믹콘택을 이루면서도 높은 반사율을 갖는 물질이 사용될 수 있다. 이러한 제1 전극(108)물질로는 Ag, Al 및 Pt 중 어느 하나의 금속을 포함할 수 있다.
한편, 본 발명에 채용가능한 다른 질화물 반도체 발광소자는 도6에 도시된 발광소자와 달리, 콘택홀과 연결된 제2 전극이 외부로 노출될 수도 있다.
도7에 도시된 질화물 반도체 발광소자(200)는 도전성 기판(210)과 그 위에 위치하며, p형 질화물 반도체층(204), 활성층(203) 및 n형 질화물 반도체층(202)을 갖는 질화물 적층체(L)를 포함한다. 상기 p형 질화물 반도체층(204)과 도전성 기판(210) 사이에는 제1 전극(208)이 배치될 수 있으며, 앞선 실시 형태와 달리 제1 전극(208)은 도전성 기판(210)에 직접 접속된다.
상기 질화물 적층체(L)에는 앞선 실시형태와 유사하게, 상기 콘택홀(280)이 형성되어 n형 질화물 반도체층(202)의 콘택영역(290)을 노출시킬 수 있다. 상기 콘택형역은 제2 전극(220)과 연될 수 있다. 다만, 앞선 실시형태와 달리, 제2 전극층(220)이 외부로 연장되어 노출된 영역(E)을 가지며, 그 영역(E) 상에 전극패드부(219)가 형성될 수 있다. 제2 전극(220)은 절연층(230)에 의하여 활성층(203), p형 질화물 반도체층(204), 제1 전극(208), 도전성 기판(210)과 전기적으로 분리될 수 있다.
본 실시형태에서도, 앞선 실시형태와 유사하게 상기 콘택홀(280)에 의해 노출된 n형 질화물 반도체층(202)의 콘택영역(290)에 대해 도2a 내지 도2e에서 설명된 전극형성공정을 적용할 수 있다. 이러한 2차 플라즈마 처리에 의한 전극형성공정을 통하여, 상기 n형 질화물 반도체층(202)은 후속 공정에서 형성될 제2 전극(220)과 오믹콘택을 형성할 수 있다.
이하, 본 발명의 작용과 효과에 대해서, 구체적인 실시예를 참조하여 보다 상세하게 설명하기로 한다.
< 실시예 1 A>
도4g에 도시된 구조와 유사한 수직구조 질화물 반도체 발광소자를 위한 질화물 적층체를 제조하였다. 성장용 기판인 사파이어 기판을 제거한 n형 GaN의 콘택영역(N면)에 1차 플라즈마(Ar) 처리 / 2차 플라즈마(O2) 처리를 적용하였다.
구체적으로, 1차 플라즈마 처리과정에서는, 챔버압력 60atm, Ar 유량을 800sccm인 조건에서 RF 전압을 인가하여 Ar 플라즈마를 생성하여 n형 GaN 콘택영역을 처리하였다. 이어, 2차 플라즈마 처리과정에서는, 챔버압력 200atm, O2 유량을 800sccm인 조건에서 RF 전압을 인가하여 Ar 플라즈마를 생성하여 n형 GaN 콘택영역을 처리하였다.
본 실시예에 따른 플라즈마 처리 후에 n형 GaN 표면부근을 TEM으로 분석하였다. 도8은 Pt가 스퍼터된 표면 부근의 단면을 TEM으로 촬영한 사진이며, 도9a 내지 도9d는 도8에 나타난 n형 GaN 표면에서 숫자(1,2,3,4)로 표시된 포인트를 성분 분석 결과를 나타내는 그래프이다.
도9a를 참조하면, TEM 측정시 사용된 스퍼터된 금속 성분(Pt) 외에 Ga과 함께 n형 불순물인 Si와 C가 검출되었으며, N성분은 거의 검출되지 않았다. 도9d는 플라즈마 처리에 의해 영향이 미치지 않은 지점으로서 플라지마 처 전 n형 GaN과 거의 동일한 성분분석 결과로 이해할 수 있다.
도9b 및 도9c는 각각 플라즈마 처리에 의해 생성된 반응물의 성분분석 결과이다.
도9b 및 도9c(각각 포인트 2 및 3)를 참조하면, Ga이 메인성분으로 나타나며, O 성분과 N 성분도 미량으로 검출되었다. 특히, N 성분을 다른 포인트에 비해 적은 양이 검출되었다. 이와 같이, N 성분이 극히 미량이 검출된 이유는, Ar 플라즈마 처리과정에서 GaN 표면으로부터 Ga-N 결합이 단절되어 그 표면부근에 다수의 질소 공극이 발생되었기 때문으로 이해할 수 있다.
특히, 포인트 3에서의 O 성분은 포인트 2에서의 O 성분보다 상대적으로 많은 양으로 검출된 것을 확인할 수 있다. 또한, 포인트 3에서는 상대적으로 많은 양의 Ar이 검출되었다. Ar 플라즈마 처리 과정에서 Ar 원소가 포인트 3까지 주입되면서 Ga-N 결합을 단절하여 N 공극을 형성하고, 그 공극을 통해서 산소(O)가 포인트 3까지 많은 양으로 주입되었던 것으로 확인할 수 있다.
도10a 및 도10b은 상기한 성분 분석결과를 두께 방향으로 위치에 따라 나타낸 그래프이다. 도10b는 도10a에서 카운트 200 이하 영역을 확대하여 본 그래프이다.
도10a를 참조하면, 상기 GaN 반도체층의 표면(x축: 약 25㎚부근)에서부터 약 50nm 두께의 영역은 포인트 2에 해당하는 영역으로서 "BP"로 표시하였다. BP 영역에서는, N 성분은 극히 미량 검출되며, O 성분이 소량의 부분적으로 존재하는 것으로 나타났다. 이러한 BP 영역은 Ar 플라즈마 처리 후에 잔류한 질소공극 표면층(부분적으로 산소와 결합됨)으로 이해될 수 있다.
또한, BP 영역 다음으로, 약 10∼20㎚ 정도의 두께의 영역은 포인트 3에 해당하는 영역으로서 "OC"로 표시하였다. OC 영역은, N 성분이 다소 증가되는 구간으로 상대적으로 많은 O 성분이 존재하는 것으로 나타났다. 이러한 OC 영역은, 전극과 n형 GaN층 사이에 터널링층으로 제공되는 산소가 첨가된 질화물막으로 이해할 수 있다. 특히, OC 영역에서는 Ar이 상당량 검출되었다. 이는 Ar 플라즈마 처리시에 주입된 Ar이 잔류하여 얻어진 결과로 이해할 수 있다. 이와 같이, 최종 제품에서도 산소가 첨가된 질화물막은 Ar을 불순물로 함유할 수 있다.
< 실시예 2A >
도3g에 도시된 구조와 유사한 수평구조 질화물 반도체 발광소자를 위한 질화물 적층체를 제조하였다. 메사에칭으로 노출된 n형 GaN의 콘택영역(Ga면)에 실시예1A와 유사한 조건으로 1차 플라즈마(Ar) 처리 / 2차 플라즈마(O2) 처리를 적용하였다.
구체적으로, 1차 플라즈마 처리과정에서는, 챔버압력 60atm, Ar 유량을 800sccm인 조건에서 RF 전압을 인가하여 Ar 플라즈마를 생성하여 n형 GaN 콘택영역을 처리하였다. 이어, 2차 플라즈마 처리과정에서는, 챔버압력 200atm, O2 유량을 800sccm인 조건에서 RF 전압을 인가하여 Ar 플라즈마를 생성하여 n형 GaN 콘택영역을 처리하였다.
본 실시예에 따른 플라즈마 처리 후에 n형 GaN 표면부근을 TEM으로 분석하였다. 도11은 Pt가 스퍼터된 표면 부근의 단면을 TEM으로 촬영한 사진이며, 도12a 내지 도12c는 도11에 나타난 n형 GaN 표면에서 숫자(1,2,3)로 표시된 포인트를 성분 분석 결과를 나타내는 그래프이다.
도12c는 플라즈마 처리에 영향을 받지 않은 지점으로, 원래 n형 GaN와 동일한 분석 결과를 나타낸다. 반면에, 도12a를 참조하면, N 성분은 거의 검출되지 않으며 메인성분인 Ga과 함께 n형 불순물로 사용된 Si, C만이 검출되었다. 즉, 포인트1에 해당하는 표면부근에서는 Ar 플라즈마 처리과정에서 Ga-N 결합이 단절되어 다수의 질소 공극이 발생되었기 때문으로 이해할 수 있다.
한편, 도12b를 참조하면, O 성분과 함께, Ar성분이 검출되었다. 즉, Ar 플라즈마 처리 과정에서 Ar 원소가 이 지점까지 주입되었으며, 그 공극을 통해서 산소(O)가 많은 양으로 주입되어 산소가 함유된 질화물막인 것으로 이해할 수 있다.
도13a 및 도13b은 상기한 성분 분석결과를 두께 방향으로 위치에 따라 나타낸 그래프이다. 도13b는 도13a에서 카운트 200 이하 영역을 확대하여 본 그래프이다.
도13a을 참조하면, 상기 GaN 반도체층의 표면(x축: 약 25㎚부근)에서부터 약 50nm 두께의 영역은 포인트 1에 해당하는 영역으로서 "BP"로 표시하였다. BP 영역에서는, N 성분은 극히 미량 검출되며, O 성분이 소량의 부분적으로 존재하는 것으로 나타났다. 이러한 BP 영역은 Ar 플라즈마 처리 후에 잔류한 질소공극 표면층(부분적으로 산소와 결합됨)으로 이해될 수 있다.
또한, BP 영역 다음으로, 약 10∼20㎚ 정도의 두께의 영역은 포인트 2에 해당하는 영역으로서 "OC"로 표시하였다. OC 영역은, N 성분이 다소 증가되는 구간으로 상대적으로 많은 O 성분이 존재하는 것으로 나타났다. 이러한 OC 영역은, 전극과 n형 GaN층 사이에 터널링층으로 제공되는 산소가 첨가된 질화물막으로 이해할 수 있다. 특히, OC 영역에서는 Ar이 상당량 검출되었다. 이는 Ar 플라즈마 처리시에 주입된 Ar이 잔류하여 얻어진 결과로 이해할 수 있다. 이와 같이, 최종 제품에서도 산소가 첨가된 질화물막은 Ar을 불순물로 함유할 수 있다.
<실시예1B>
실시예1A에 따라 플라즈마 처리된 콘택영역에 HCl 용액을 이용하여 산처리를 한 후에, n측 전극으로서 Al/Ti를 형성함으로써 수직구조의 질화물 반도체 발광소자를 제조하였다(샘플은 각각 다른 시기에 제조된 2개의 그룹으로 구분).
도14는 실시예1A에서 얻어진 전극이 형성된 콘택영역에서 위치에 따른 TEM EDX 분석결과를 나타내는 그래프이다. 산소와 질소 성분이 함께 검출되는 영역(산소가 첨가된 질화물막: GaOxN1-x)의 표면 상에 Al층이 형성된 것을 확인할 수 있다.
<비교예1A>
실시예1A와 동일한 질화물 적층체를 이용하여 실시예1B와 동일한 조건으로 질화물 반도체 발광소자를 제조하되, n형 GaN의 표면에 어떠한 플라즈마 처리도 적용하지 않은채 Al/Ti를 이용하여 n측 전극을 형성하였다.
<비교예1B>
실시예1A와 동일한 질화물 적층체를 이용하여 실시예1B와 동일한 조건으로 질화물 반도체 발광소자를 제조하되, n형 GaN의 표면에 Ar 플라즈마 처리 없이 산소(O2) 플라즈마 처리만을 적용한 후에 Al/Ti를 이용하여 n측 전극을 형성하였다.
산소 플라즈마 발생 및 처리 조건은 실시예1A의 산소 플라즈마 발생 및 처리 조건과 동일하게 실행하였다.
실시예1B의 제1 그룹 샘플들과 비교예1A의 샘플들의 순방향 전압을 측정하여 그 결과를 도14의 그래프로 나타내었다.
도15에 나타난 바와 같이, 실시예1B의 제1 그룹과 비교예1A의 평균 순방향전압은 각각 3.11V, 3.03V로 나타났으며, 본 실시예에 따라 플라즈마 처리한 경우에,플라즈마 처리를 하지 않은 경우보다 0.08V로 구동전압이 개선된 것을 확인하였다.
다음으로, 실시예1B의 제2 그룹 샘플들과 비교예1B의 샘플들의 순방향 전압을 측정하였다. 그 결과, 실시예1B의 제2 그룹(측정모수: 8307)과 비교예1B(측정모수: 7423)의 평균 순방향전압은 각각 2.97V, 3.01V로 나타났으며, 본 실시예에 따라 플라즈마 처리한 경우에, 비활성 기체 플라즈마 처리 없이 산소 플라즈마 처리한 경우보다 0.04V로 구동전압이 개선된 것을 확인하였다.
<실시예 2B>
실시예1B에 따라 플라즈마 처리된 콘택영역에 HCl 용액을 이용하여 산처리를 한 후에, n측 전극으로서 Al/Ti를 형성함으로써 수직구조의 질화물 반도체 발광소자를 제조하였다.
<비교예 2A>
실시예1B에서 사용된 질화물 적층체를 이용하여 수평구조 질화물 반도체 발광소자를 제조하되, 콘택영역에 플라즈마 처리 없이 반사율이 우수한 Al을 n측 전극으로 형성하였다.
<비교예 2B>
실시예1B에서 사용된 질화물 적층체를 이용하여 수평구조 질화물 반도체 발광소자를 제조하되, 콘택영역에 플라즈마 처리 없이 n형 GaN과 오믹콘택을 형성할 수 있는 Cr을 n측 전극으로 형성하였다.
실시예1B에 따라 얻어진 샘플들을 비교예2A의 샘플과는 순방향 전압특성을 비교하고, 비교예2B의 샘플과는 광출력을 비교하여, 각각 도16 및 도17에 나타내었다.
도16에 나타난 바와 같이, 본 실시예에 따른 경우에, 플라즈마 처리를 하지 않은 경우(비교예2A)와 대비하여 순방향 전압이 0.4V 낮추어졌다. 즉, Al을 후속 열처리 없이도 우수한 오믹특성을 갖는 n측 전극으로 사용할 수 있으므로, 반사율이 낮은 Cr을 n측 전극으로 사용하는 경우보다도 광출력을 크게 향상시킬 수 있다(도17 참조)
<실시예 3>
도5 및 도6에 도시된 구조와 유사한 수직-수평구조 질화물 반도체 발광소자를 위한 질화물 적층체를 제조하였다. n형 GaN의 콘택영역(Ga면)에 실시예1A와 유사한 조건으로 1차 플라즈마(Ar) 처리 / 2차 플라즈마(O2) 처리를 적용하였다.
구체적으로, 1차 플라즈마 처리과정에서는, 챔버압력 60atm, Ar 유량을 800sccm인 조건에서 RF 전압을 인가하여 Ar 플라즈마를 생성하여 n형 GaN 콘택영역을 처리하였다. 이어, 2차 플라즈마 처리과정에서는, 챔버압력 200atm, O2 유량을 800sccm인 조건에서 RF 전압을 인가하여 Ar 플라즈마를 생성하여 n형 GaN 콘택영역을 처리하였다.
플라즈마 처리된 콘택영역에 HCl 용액을 이용하여 산처리를 한 후에, n측 전극으로서 Al/Ti를 형성함으로써 수직구조의 질화물 반도체 발광소자를 제조하였다.
<비교예 3>
실시예3에서 사용된 질화물 적층체를 이용하여 수직-수평구조 질화물 반도체 발광소자를 제조하되, 콘택영역에 플라즈마 처리 없이 n형 GaN과 오믹콘택을 형성할 수 있는 Al/Ti을 n측 전극으로 형성하였다.
실시예3에 따라 얻어진 샘플들을 비교예3의 샘플과는 순방향 전압특성을 비교하여 도18에 나타내었다. 왼쪽은 데이터는 어닐링 하기전에 측정된 값이며, 오른쪽은 260∼300℃에서 어닐링한 후에 측정된 값이다.
도18에 나타난 바와 같이, 본 실시예에 따른 경우에, 플라즈마 처리를 하지 않은 경우(비교예3)와 대비하여, 순방향 전압이 어닐링전에 1.23V, 어닐링한 후에 1.21V 정도 낮추어졌다.
본 발명에 따른 질화물 반도체 발광소자는 다양한 응용제품에 유익하게 적용될 수 있다.
도19 및 도20는 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자 또는 그 패키지가 채용된 백라이트 유닛의 예를 나타낸다.
도19를 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 광원(1001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자가 채용된 패키지를 이용할 수 있다.
도19의 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도20에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도21는 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자 또는 그 패키지가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도21에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(5010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술한 질화물 반도체 발광소자 또는 그 패키지를 갖는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 앞선 설명된 질화물 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시형태에서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도22는 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자 또는 그 패키지를 헤드 램프에 적용한 예를 나타낸다.
도22를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 갖는 패키지를 포함할 수 있다.
헤드 램프(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있으며, 하우징(4009)은 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (15)

  1. 질소 성분이 결핍된 질소공극 표면층이 형성되도록 n형 질화물 반도체의 표면을 비활성 기체 플라즈마로 처리하는 단계;
    산소가 첨가된 질화물막이 형성되도록 상기 질소공극 표면층이 형성된 표면을 산소 함유 기체 플라즈마로 처리하는 단계; 및
    상기 산소가 첨가된 질화물막에 전극을 형성하는 단계를 포함하는 n형 질화물 반도체의 전극 형성방법.
  2. 제1항에 있어서,
    상기 산소가 첨가된 질화물막은 상기 비활성 기체의 원소를 불순물로 함유하는 것을 특징을 하는 n형 질화물 반도체의 전극 형성방법.
  3. 제1항에 있어서,
    상기 n형 질화물 반도체는 n형 질화갈륨(GaN)인 것을 특징으로 하는 n형 질화물 반도체의 전극형성방법.
  4. 제3항에 있어서,
    상기 산소가 첨가된 질화물막은 산질화 갈륨(gallium oxy-nitride)인 것을 특징으로 하는 n형 질화물 반도체의 전극형성방법.
  5. 제4항에 있어서,
    상기 비활성 기체는 Ar이며, 상기 산소가 첨가된 질화물막은 Ar이 불순물로첨가된 산질화 갈륨인 것을 특징으로 하는 n형 질화물 반도체의 전극형성방법.
  6. 제1항 또는 제4항에 있어서,
    상기 산소 함유 기체 플라즈마로 처리하는 단계 후에, 상기 산소가 첨가된 질화물막 상에 상기 질소공극 표면층이 잔류하며,
    상기 전극을 형성하는 단계 전에, 상기 산소가 첨가된 질화물막으로부터 상기 잔류한 질소공극 표면층을 제거하는 단계를 더 포함하는 n형 질화물 반도체의 전극 형성방법.
  7. 제6항에 있어서,
    상기 n형 질화물 반도체는 n형 질화갈륨(GaN)이며, 상기 잔류한 질소공극 표면층막은 산화 갈륨인 것을 특징으로 하는 n형 질화물 반도체의 전극 형성방법.
  8. 제1항에 있어서,
    상기 비활성 기체는 He, Ne, Ar, Kr 및 Xe으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 n형 질화물 반도체의 전극 형성방법.
  9. 제1항에 있어서,
    상기 산소 함유 기체는 O2를 포함하는 것을 특징으로 하는 n형 질화물 반도체의 전극 형성방법.
  10. 제1항에 있어서,
    상기 전극은 Ag 및 Al 중 적어도 하나인 것을 특징으로 하는 n형 질화물 반도체의 전극 형성방법.
  11. n형 질화물 반도체층을 갖는 질화물 적층체;
    상기 n형 질화물 반도체층의 표면에 형성된 산소가 첨가된 질화물막; 및
    상기 산소가 첨가된 질화물막에 형성된 전극을 포함하며,
    상기 산소가 첨가된 질화물막은 비활성 기체의 원소를 불순물로 함유하는 것을 특징으로 하는 질화물 반도체 소자.
  12. 제11항에 있어서,
    상기 질화물 반도체 소자는 발광소자이며,
    상기 질화물 적층체는 p형 질화물 반도체층과, 상기 p형 질화물 반도체층과 상기 n형 질화물 반도체층 사이에 위치한 활성층을 더 포함하며,
    상기 n형 질화물 반도체층는 n형 질화갈륨(GaN)층을 포함하고,
    상기 n형 질화갈륨(GaN)층이 상기 전극이 형성되는 표면을 제공하는 것을 특징으로 하는 질화물 반도체 소자.
  13. 제12항에 있어서,
    상기 산소가 첨가된 질화물막은 터널링 가능한 두께를 갖는 것을 특징으로 하는 질화물 반도체 소자.
  14. 제12항에 있어서,
    상기 비활성 기체의 원소는 He, Ne, Ar, Kr 및 Xe으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 질화물 반도체 소자.
  15. n형 질화물 반도체층을 갖는 질화물 적층체를 마련하는 단계;
    질소성분이 결핍된 질소공극 표면층이 형성되도록 n형 질화물 반도체층의 표면을 비활성 기체 플라즈마로 처리하는 단계;
    산소가 첨가된 질화물막이 형성되도록 상기 질소공극 표면층이 형성된 표면에 산소 함유 기체 플라즈마로 처리하는 단계; 및
    상기 산소가 첨가된 질화물막에 전극을 형성하는 단계를 포함하는 질화물 반도체 소자 제조방법.


KR1020130135026A 2013-11-07 2013-11-07 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법 KR102086360B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130135026A KR102086360B1 (ko) 2013-11-07 2013-11-07 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
US14/336,082 US9196487B2 (en) 2013-11-07 2014-07-21 Method for forming electrode of n-type nitride semiconductor, nitride semiconductor device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130135026A KR102086360B1 (ko) 2013-11-07 2013-11-07 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150053171A true KR20150053171A (ko) 2015-05-15
KR102086360B1 KR102086360B1 (ko) 2020-03-09

Family

ID=53007334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130135026A KR102086360B1 (ko) 2013-11-07 2013-11-07 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US9196487B2 (ko)
KR (1) KR102086360B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835893A (zh) * 2015-05-29 2015-08-12 东南大学 基于金属氮化物半导体的氮极性面发光二极管及制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067421A (zh) * 2016-08-11 2016-11-02 成都海威华芯科技有限公司 减小氮化镓高电子迁移率晶体管欧姆接触电阻率的方法
TWI660523B (zh) * 2018-07-31 2019-05-21 國立中興大學 磊晶層的修復方法及使用該方法修復的光電元件
CN111129127A (zh) * 2019-12-23 2020-05-08 中山大学 一种提高N极性面GaN欧姆接触热稳定性及可靠性的结构及其方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
KR20060041004A (ko) * 2004-11-08 2006-05-11 삼성전기주식회사 화합물 반도체 소자의 전극 형성방법
KR100647017B1 (ko) * 2005-09-26 2006-11-23 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20090116840A (ko) * 2008-05-08 2009-11-12 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953703B2 (en) * 1991-03-18 2005-10-11 The Trustees Of Boston University Method of making a semiconductor device with exposure of sapphire substrate to activated nitrogen
DE69739368D1 (de) 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP4754164B2 (ja) * 2003-08-08 2011-08-24 株式会社光波 半導体層
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100616600B1 (ko) 2004-08-24 2006-08-28 삼성전기주식회사 수직구조 질화물 반도체 발광소자
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
KR100723150B1 (ko) 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR20080046097A (ko) * 2006-11-21 2008-05-26 삼성코닝정밀유리 주식회사 화합물 반도체 기판 및 그 전기적 특성 제어 방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR101316492B1 (ko) 2007-04-23 2013-10-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
TWI416754B (zh) 2007-07-19 2013-11-21 Epistar Corp 一發光元件
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US20100314653A1 (en) * 2008-06-06 2010-12-16 Kenji Orita Semiconductor light-emitting element
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8304271B2 (en) * 2009-05-20 2012-11-06 Jenn Hwa Huang Integrated circuit having a bulk acoustic wave device and a transistor
US20120119332A1 (en) * 2009-06-12 2012-05-17 Petar Branko Atanackovic Process for producing a semiconductor-on-sapphire article
US20120052679A1 (en) * 2010-08-31 2012-03-01 Wenting Hou Method of Fabricating an Ohmic contact to n-type Gallium Nitride
US20120104556A1 (en) * 2010-10-27 2012-05-03 Sumitomo Electric Industries, Ltd. Power device and method for manufacturing the same
JP5966289B2 (ja) * 2011-09-16 2016-08-10 富士通株式会社 半導体基板の製造方法及び半導体装置の製造方法
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
SG11201408080UA (en) * 2012-06-20 2015-01-29 Univ Nanyang Tech A light-emitting device
JP5656930B2 (ja) * 2012-07-05 2015-01-21 古河電気工業株式会社 窒化物系化合物半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
KR20060041004A (ko) * 2004-11-08 2006-05-11 삼성전기주식회사 화합물 반도체 소자의 전극 형성방법
KR100647017B1 (ko) * 2005-09-26 2006-11-23 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20090116840A (ko) * 2008-05-08 2009-11-12 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters 89, 082109-1∼082109-3(2006) [Effects of plasma treatment on the Ohmic characteristics of Ti/Al/Ti/Au contacts to n-AlGaN]* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835893A (zh) * 2015-05-29 2015-08-12 东南大学 基于金属氮化物半导体的氮极性面发光二极管及制备方法

Also Published As

Publication number Publication date
US20150126022A1 (en) 2015-05-07
KR102086360B1 (ko) 2020-03-09
US9196487B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
JP4857310B2 (ja) 半導体発光素子及びその製造方法
US9130119B2 (en) Non-polar and semi-polar light emitting devices
US9263652B2 (en) Semiconductor light-emitting device
US20140231849A1 (en) Semiconductor light-emitting devices
EP1560275B1 (en) Semiconductor light emitting devices including current spreading layers
TWI528577B (zh) 用於半導體發光裝置的接點
EP2352165B1 (en) Nitride-based semiconductor element
US9935238B2 (en) Light-emitting element and lighting system
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
US20060186552A1 (en) High reflectivity p-contacts for group lll-nitride light emitting diodes
US8154036B2 (en) Nitride semiconductor device
US11335830B2 (en) Photo-emission semiconductor device and method of manufacturing same
TW200924239A (en) Light emitting diodes with a p-type surface bonded to a transparent submount to increase light extraction efficiency
US9209254B2 (en) Structure and manufacturing method of the structure, and gallium nitride-based semiconductor light-emitting device using the structure and manufacturing method of the device
KR20150046917A (ko) 반도체 발광소자 패키지 및 이를 이용한 조명장치
US20110220945A1 (en) Light emitting device and light emitting device package having the same
TW201133922A (en) Light emitting device and method of manufacturing the same
JP2006156590A (ja) 発光ダイオード
KR20190019955A (ko) 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
EP2765618A2 (en) Semiconductor light emitting device
KR102086360B1 (ko) n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
US9941443B2 (en) Semiconductor light emitting device
JP2007207869A (ja) 窒化物半導体発光素子
CN101887937A (zh) 半导体发光元件及其制造方法、半导体元件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant